KR20200016177A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20200016177A
KR20200016177A KR1020190093720A KR20190093720A KR20200016177A KR 20200016177 A KR20200016177 A KR 20200016177A KR 1020190093720 A KR1020190093720 A KR 1020190093720A KR 20190093720 A KR20190093720 A KR 20190093720A KR 20200016177 A KR20200016177 A KR 20200016177A
Authority
KR
South Korea
Prior art keywords
wafer
polyester sheet
cutting
frame
sheet
Prior art date
Application number
KR1020190093720A
Other languages
English (en)
Inventor
시게노리 하라다
미노루 마츠자와
하야토 기우치
요시아키 요도
다로 아라카와
마사미츠 아가리
에미코 가와무라
유스케 후지이
도시키 미야이
마키코 오마에
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200016177A publication Critical patent/KR20200016177A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/255—Polyesters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2170/00—Compositions for adhesives
    • C08G2170/40—Compositions for pressure-sensitive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 품질을 저하시키지 않고 디바이스 칩을 형성하는 것을 목적으로 한다.
분할 예정 라인에 의해 구획된 표면의 각 영역에 복수의 디바이스가 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 웨이퍼의 이면과 프레임의 외주에 폴리에스테르계 시트를 배치하는 폴리에스테르계 시트 배치 공정과, 상기 폴리에스테르계 시트를 가열하여 열 압착에 의해 웨이퍼와 상기 프레임을 상기 폴리에스테르계 시트를 통해 일체화하는 일체화 공정과, 절삭 블레이드를 회전 가능하게 구비한 절삭 장치를 이용하여 상기 웨이퍼를 분할 예정 라인을 따라 절삭하여 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과, 상기 폴리에스테르계 시트를 냉각하고, 디바이스 칩을 밀어올려, 상기 디바이스 칩을 픽업하는 픽업 공정을 포함한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 복수의 디바이스가 분할 예정 라인에 의해 구획된 표면의 각 영역에 형성된 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
휴대 전화나 퍼스널 컴퓨터 등의 전자기기에 사용되는 디바이스 칩의 제조 공정에서는, 우선, 반도체 등의 재료로 이루어진 웨이퍼의 표면에 복수의 교차하는 분할 예정 라인(스트리트)을 설정한다. 그리고, 상기 분할 예정 라인에 의해 구획되는 각 영역에 IC(Integrated Circuit), LSI(Large-scale Integrated circuit) 등의 디바이스를 형성한다.
그 후, 개구를 갖는 환형의 프레임에 상기 개구를 막도록 붙여진 다이싱 테이프라고 불리는 점착 테이프를 상기 웨이퍼의 이면에 접착하여, 웨이퍼와, 점착 테이프와, 환형의 프레임이 일체로 된 프레임 유닛을 형성한다. 그리고, 프레임 유닛에 포함되는 웨이퍼를 상기 분할 예정 라인을 따라 가공하여 분할하면, 개개의 디바이스 칩이 형성된다.
웨이퍼의 분할에는, 예컨대, 절삭 장치가 사용된다. 절삭 장치는, 점착 테이프를 통해 웨이퍼를 유지하는 척 테이블, 웨이퍼를 절삭하는 절삭 유닛 등을 구비한다. 절삭 유닛은, 원환형의 지석부를 구비하는 절삭 블레이드와, 상기 절삭 블레이드의 중앙의 관통 구멍에 관통되어 절삭 블레이드를 회전시키는 스핀들을 구비한다.
웨이퍼를 절삭할 때에는, 척 테이블 위에 프레임 유닛을 얹고, 점착 테이프를 통해 척 테이블에 웨이퍼를 유지시키며, 스핀들을 회전시킴으로써 절삭 블레이드를 회전시키면서, 절삭 유닛을 정해진 높이 위치로 하강시킨다. 그리고, 척 테이블과 절삭 유닛을 척 테이블의 상면에 평행한 방향을 따라 상대 이동시켜 분할 예정 라인을 따라 절삭 블레이드로 웨이퍼를 절삭시킨다. 그렇게 하면, 웨이퍼가 분할된다.
그 후, 절삭 장치로부터 프레임 유닛을 반출하고, 점착 테이프에 자외선을 조사하는 등의 처리를 행하여 점착 테이프의 점착력을 저하시켜, 디바이스 칩을 픽업(pickup)한다. 디바이스 칩의 생산 효율이 높은 가공 장치로서, 웨이퍼의 분할과, 점착 테이프에 대한 자외선의 조사를 하나의 장치에서 연속하여 실시할 수 있는 절삭 장치가 알려져 있다(특허문헌 1 참조). 점착 테이프 상으로부터 픽업된 디바이스 칩은, 정해진 배선 기판 등에 실장된다.
[특허문헌 1] 일본 특허 제3076179호 공보
점착 테이프는, 기재층과, 상기 기재층 상에 배치된 풀층을 포함한다. 절삭 장치에서는, 웨이퍼를 확실하게 분할하기 위해, 절삭 블레이드의 하단이 웨이퍼의 하면보다 낮은 위치에 도달하도록 절삭 유닛이 정해진 높이에 위치된다. 그 때문에, 웨이퍼를 절삭하는 절삭 블레이드는, 점착 테이프의 풀층도 절삭한다. 따라서, 웨이퍼의 절삭 시에는, 웨이퍼에서 유래되는 절삭 부스러기와 함께 풀층에서 유래되는 절삭 부스러기가 발생한다.
웨이퍼의 절삭 시에는 웨이퍼나 절삭 블레이드에 절삭액이 공급되는데, 절삭에 의해 발생한 상기 절삭 부스러기가 상기 절삭액에 유입되어 웨이퍼의 표면에 확산된다. 여기서, 풀층에서 유래되는 절삭 부스러기는 디바이스의 표면에 재부착하기 쉬운 데다가, 그 후의 웨이퍼의 세정 공정 등에서 제거하는 것도 용이하지 않다. 그 때문에, 풀층에서 유래된 절삭 부스러기가 부착되면, 디바이스 칩의 품질 저하가 문제가 된다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 절삭 부스러기가 디바이스의 표면에 부착되지 않아, 디바이스 칩의 품질 저하가 억제되는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명의 일 양태에 따르면, 분할 예정 라인에 의해 구획된 표면의 각 영역에 복수의 디바이스가 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 상기 웨이퍼의 이면과 상기 프레임의 외주에 폴리에스테르계 시트를 배치하는 폴리에스테르계 시트 배치 공정과, 상기 폴리에스테르계 시트를 가열하여 열 압착에 의해 상기 웨이퍼와 상기 프레임을 상기 폴리에스테르계 시트를 통해 일체화하는 일체화 공정과, 절삭 블레이드를 회전 가능하게 구비한 절삭 장치를 이용하여 상기 웨이퍼를 분할 예정 라인을 따라 절삭하여 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과, 상기 폴리에스테르계 시트의 각 디바이스 칩에 대응하는 개개의 영역에 있어서, 상기 폴리에스테르계 시트를 냉각하고, 상기 폴리에스테르계 시트측으로부터 상기 디바이스 칩을 밀어올려, 상기 폴리에스테르계 시트로부터 상기 디바이스 칩을 픽업하는 픽업 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 일체화 공정에 있어서, 적외선의 조사에 의해 상기 열 압착을 실시한다.
또한, 바람직하게는, 상기 일체화 공정에 있어서, 일체화를 실시한 후, 상기 프레임의 외주로부터 삐져나온 폴리에스테르계 시트를 제거한다.
또한, 바람직하게는, 상기 픽업 공정에서는, 상기 폴리에스테르계 시트를 확장하여 각 디바이스 칩 사이의 간격을 넓힌다.
또한, 바람직하게는, 상기 폴리에스테르계 시트는, 폴리에틸렌테레프탈레이트 시트, 폴리에틸렌나프탈레이트 시트 중 어느 하나이다.
또한, 바람직하게는, 상기 일체화 공정에 있어서, 상기 폴리에스테르계 시트가 상기 폴리에틸렌테레프탈레이트 시트인 경우에 가열 온도는 250℃∼270℃이고, 상기 폴리에스테르계 시트가 상기 폴리에틸렌나프탈레이트 시트인 경우에 가열 온도는 160℃∼180℃이다.
또한, 바람직하게는, 상기 웨이퍼는, Si, GaN, GaAs, 유리 중 어느 하나로 구성된다.
본 발명의 일 양태에 따른 웨이퍼의 가공 방법에서는, 프레임 유닛을 형성할 때에, 풀층을 갖는 점착 테이프를 사용하지 않고, 풀층을 구비하지 않는 폴리에스테르계 시트를 이용하여 프레임과, 웨이퍼를 일체화한다. 폴리에스테르계 시트를 통해 프레임과 웨이퍼를 일체화시키는 일체화 공정은, 열 압착에 의해 실현된다.
일체화 공정을 실시한 후에는, 절삭 블레이드에 의해 웨이퍼를 절삭하여 웨이퍼를 개개의 디바이스 칩으로 분할한다. 그 후, 폴리에스테르계 시트의 각 디바이스 칩에 대응하는 개개의 영역에 있어서, 상기 폴리에스테르계 시트를 냉각하고, 상기 폴리에스테르계 시트측으로부터 상기 디바이스 칩을 밀어올려, 폴리에스테르계 시트로부터 디바이스 칩을 픽업한다. 픽업된 디바이스 칩은, 각각, 정해진 실장 대상에 실장된다. 또한, 픽업 시에 폴리에스테르계 시트를 냉각하면, 폴리에스테르계 시트가 수축하여 폴리에스테르계 시트의 박리가 용이해지기 때문에 디바이스 칩에 가해지는 부하를 경감할 수 있다.
웨이퍼를 절삭할 때, 웨이퍼 아래의 폴리에스테르계 시트에도 절삭 블레이드가 절입되기 때문에, 폴리에스테르계 시트에서 유래되는 절삭 부스러기가 발생한다. 그러나, 폴리에스테르계 시트는 풀층을 구비하지 않기 때문에, 상기 절삭 부스러기가 절삭수에 유입되어 웨이퍼의 표면 상에 확산되어도 상기 절삭 부스러기는 웨이퍼에 부착되지 않고, 그 후의 세정 공정 등을 거쳐 보다 확실하게 제거된다.
즉, 본 발명의 일 양태에 따르면, 열 압착에 의해, 풀층을 구비하지 않는 폴리에스테르계 시트를 이용한 프레임 유닛의 형성이 가능해져, 웨이퍼의 절삭 시에 점착력이 높은 절삭 부스러기가 발생하지 않아, 상기 절삭 부스러기에 의한 디바이스 칩의 품질 저하가 억제된다.
따라서, 본 발명의 일 양태에 따르면, 절삭 부스러기가 디바이스의 표면에 부착되지 않아, 디바이스 칩의 품질 저하가 억제된 웨이퍼의 가공 방법이 제공된다.
도 1은 웨이퍼를 모식적으로 나타낸 사시도이다.
도 2는 척 테이블의 유지면 상에 웨이퍼 및 프레임을 위치시키는 모습을 모식적으로 나타낸 사시도이다.
도 3은 폴리에스테르계 시트 배치 공정을 모식적으로 나타낸 사시도이다.
도 4는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 5는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 6은 일체화 공정의 일례를 모식적으로 나타낸 사시도이다.
도 7의 (a)는 폴리에스테르계 시트를 절단하는 모습을 모식적으로 나타낸 사시도이고, 도 7의 (b)는 형성된 프레임 유닛을 모식적으로 나타낸 사시도이다.
도 8은 분할 공정을 모식적으로 나타낸 사시도이다.
도 9는 픽업 장치로의 프레임 유닛의 반입을 모식적으로 나타낸 사시도이다.
도 10의 (a)는 프레임 지지대 위에 고정된 프레임 유닛을 모식적으로 나타낸 단면도이고, 도 10의 (b)는 픽업 공정을 모식적으로 나타낸 단면도이다.
첨부 도면을 참조하여, 본 발명의 일 양태에 따른 실시형태에 대해서 설명한다. 우선, 본 실시형태에 따른 가공 방법으로 가공되는 웨이퍼에 대해서 설명한다. 도 1은 웨이퍼(1)를 모식적으로 나타낸 사시도이다. 웨이퍼(1)는, 예컨대, Si(실리콘), SiC(실리콘카바이드), GaN(질화갈륨), GaAs(비소화갈륨), 혹은, 그 밖의 반도체 등의 재료, 또는, 사파이어, 유리, 석영 등의 재료로 이루어진 대략 원판형의 기판 등이다.
웨이퍼(1)의 표면(1a)은 격자형으로 배열된 복수의 분할 예정 라인(3)으로 구획된다. 또한, 웨이퍼(1)의 표면(1a)의 분할 예정 라인(3)으로 구획된 각 영역에는 IC(Integrated Circuit)나 LED(Light Emitting Diode) 등의 디바이스(5)가 형성된다. 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 웨이퍼(1)를 분할 예정 라인(3)을 따라 절삭하여 분할함으로써, 개개의 디바이스 칩을 형성한다.
웨이퍼(1)는, 절삭 장치로 절삭된다. 웨이퍼(1)를 상기 절삭 장치에 반입하기 전에, 웨이퍼(1)와 폴리에스테르계 시트와 프레임이 일체화되어, 프레임 유닛이 형성된다. 웨이퍼(1)는, 프레임 유닛의 상태로 절삭 장치에 반입되어, 절삭된다. 형성된 개개의 디바이스 칩은 폴리에스테르계 시트에 지지된다. 그 후, 폴리에스테르계 시트를 확장함으로써 디바이스 칩 사이의 간격을 넓혀, 픽업 장치에 의해 디바이스 칩을 픽업한다.
환형의 프레임(7)(도 2 등 참조)은, 예컨대, 금속 등의 재료로 형성되며, 웨이퍼(1)의 직경보다 큰 직경의 개구(7a)를 구비한다. 프레임 유닛을 형성할 때에는, 웨이퍼(1)는, 프레임(7)의 개구(7a) 내에 위치되어, 개구(7a)에 수용된다.
폴리에스테르계 시트(9)(도 3 등 참조)는, 유연성을 갖는 수지계 시트이며, 표리면이 평탄하다. 그리고, 프레임(7)의 외경(外徑)보다 큰 직경을 가지며, 풀층을 구비하지 않는다. 폴리에스테르계 시트(9)는, 디카르복시산(2개의 카르복실기를 갖는 화합물)과, 디올(2개의 히드록실기를 갖는 화합물)을 모노머로 하여 합성되는 폴리머의 시트이고, 예컨대, 폴리에틸렌테레프탈레이트 시트, 또는, 폴리에틸렌나프탈레이트 시트 등의, 가시광에 대하여 투명하거나 또는 반투명한 시트이다. 단, 폴리에스테르계 시트(9)는 이것에 한정되지 않고, 불투명하여도 좋다.
폴리에스테르계 시트(9)는, 점착성을 갖지 않기 때문에 실온에서는 웨이퍼(1) 및 프레임(7)에 접착할 수 없다. 그러나, 폴리에스테르계 시트(9)는 열가소성을 갖기 때문에, 정해진 압력을 인가하면서 웨이퍼(1) 및 프레임(7)과 접합시킨 상태로 융점 근방의 온도까지 가열하면, 부분적으로 용융하여 웨이퍼(1) 및 프레임(7)에 접착될 수 있다. 그래서, 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는 이상과 같은 열 압착에 의해, 웨이퍼(1)와 프레임(7)과 폴리에스테르계 시트(9)를 일체화하여 프레임 유닛을 형성한다.
다음에, 본 실시형태에 따른 웨이퍼(1)의 가공 방법의 각 공정에 대해서 설명한다. 우선, 웨이퍼(1)와 폴리에스테르계 시트(9)와 프레임(7)을 일체화시키기 위한 준비를 위해, 폴리에스테르계 시트 배치 공정을 실시한다. 도 2는 척 테이블(2)의 유지면(2a) 상에 웨이퍼(1) 및 프레임(7)을 위치시키는 모습을 모식적으로 나타낸 사시도이다. 도 2에 도시된 바와 같이, 폴리에스테르계 시트 배치 공정은, 상부에 유지면(2a)을 구비하는 척 테이블(2) 상에서 실시된다.
척 테이블(2)은, 상부 중앙에 프레임(7)의 외경보다 큰 직경의 다공질 부재를 구비한다. 상기 다공질 부재의 상면은, 척 테이블(2)의 유지면(2a)이 된다. 척 테이블(2)은, 도 3에 도시된 바와 같이 일단이 상기 다공질 부재에 연결된 배기로를 내부에 가지며, 상기 배기로의 타단측에는 흡인원(2b)이 배치된다. 배기로에는, 연통 상태와 절단 상태를 전환하는 전환부(2c)가 배치되고, 전환부(2c)가 연통 상태이면, 유지면(2a)에 놓여진 피유지물에, 흡인원(2b)에 의해 생긴 부압이 작용하여, 피유지물이 척 테이블(2)에 흡인 유지된다.
폴리에스테르계 시트 배치 공정에서는, 우선, 도 2에 도시된 바와 같이, 척 테이블(2)의 유지면(2a) 상에 웨이퍼(1)와 프레임(7)을 얹는다. 이때, 웨이퍼(1)의 표면(1a)측을 아래쪽으로 향하게 하여, 프레임(7)의 개구(7a) 내에 웨이퍼(1)를 위치시킨다. 다음에, 웨이퍼(1)의 이면(1b)과, 프레임(7)의 외주에 폴리에스테르계 시트(9)를 배치한다. 도 3은 폴리에스테르계 시트 배치 공정을 모식적으로 나타낸 사시도이다. 도 3에 도시된 바와 같이, 웨이퍼(1)와 프레임(7)을 덮도록 양자 위에 폴리에스테르계 시트(9)를 배치한다.
또한, 폴리에스테르계 시트 배치 공정에서는, 척 테이블(2)의 유지면(2a)보다 큰 직경의 폴리에스테르계 시트(9)가 사용된다. 이후에 실시되는 일체화 공정에서 척 테이블(2)에 의한 부압을 폴리에스테르계 시트(9)에 작용시킬 때에, 유지면(2a) 전체가 폴리에스테르계 시트(9)에 의해 덮여 있지 않으면, 부압이 간극으로부터 새어 버려, 폴리에스테르계 시트(9)에 적절하게 압력을 인가할 수 없기 때문이다.
본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 다음에, 폴리에스테르계 시트(9)를 가열하여, 열 압착에 의해 웨이퍼(1)와 상기 프레임(7)을 상기 폴리에스테르계 시트(9)를 통해 일체화하는 일체화 공정을 실시한다. 도 4는 일체화 공정의 일례를 모식적으로 나타낸 사시도이다. 도 4에서는, 가시광에 대하여 투명하거나 또는 반투명한 폴리에스테르계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다.
일체화 공정에서는, 우선, 척 테이블(2)의 전환부(2c)를 작동시켜 연통 상태로 하여 흡인원(2b)을 척 테이블(2)의 상부의 다공질 부재에 접속하고, 흡인원(2b)에 의한 부압을 폴리에스테르계 시트(9)에 작용시킨다. 그렇게 하면, 대기압에 의해 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 대하여 밀착된다.
다음에, 흡인원(2b)에 의해 폴리에스테르계 시트(9)를 흡인하면서 폴리에스테르계 시트(9)를 가열하여, 열 압착을 실시한다. 폴리에스테르계 시트(9)의 가열은, 예컨대, 도 4에 도시된 바와 같이, 척 테이블(2)의 위쪽에 배치되는 히트 건(4; heat gun)에 의해 실시된다.
히트 건(4)은, 전열선 등의 가열 수단과, 팬 등의 송풍 기구를 내부에 구비하고, 공기를 가열하여 분사할 수 있다. 부압을 폴리에스테르계 시트(9)에 작용시키면서 히트 건(4)에 의해 폴리에스테르계 시트(9)에 상면으로부터 열풍(4a)을 공급하여, 폴리에스테르계 시트(9)를 정해진 온도로 가열하면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다.
또한, 폴리에스테르계 시트(9)의 가열은, 다른 방법에 의해 실시되어도 좋고, 예컨대, 정해진 온도로 가열된 부재로 웨이퍼(1) 및 프레임(7)을 위쪽으로부터 압박함으로써 실시된다. 도 5는 일체화 공정의 다른 일례를 모식적으로 나타낸 사시도이다. 도 5에서는, 가시광에 대하여 투명 또는 반투명한 폴리에스테르계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다.
도 5에 도시된 일체화 공정에서는, 예컨대, 내부에 열원을 구비하는 히트 롤러(6; heat roller)를 사용한다. 도 5에 도시된 일체화 공정에 있어서도, 우선, 흡인원(2b)에 의한 부압을 폴리에스테르계 시트(9)에 작용시켜, 대기압에 의해 폴리에스테르계 시트(9)를 웨이퍼(1) 및 프레임(7)에 밀착시킨다.
그 후, 히트 롤러(6)를 정해진 온도로 가열하여, 척 테이블(2)의 유지면(2a)의 일단에 상기 히트 롤러(6)를 얹는다. 그리고, 히트 롤러(6)를 회전시켜, 상기 일단으로부터 타단까지 척 테이블(2) 상에서 히트 롤러(6)를 굴린다. 그렇게 하면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다. 이때, 히트 롤러(6)에 의해 폴리에스테르계 시트(9)를 밀어내리는 방향으로 힘을 인가하면, 대기압보다 큰 압력으로 열 압착이 실시된다. 또한, 히트 롤러(6)의 표면을 불소 수지로 피복하는 것이 바람직하다.
또한, 내부에 열원을 구비하고, 평평한 바닥판을 갖는 다리미(iron) 모양의 압박 부재를 히트 롤러(6) 대신에 사용하여 폴리에스테르계 시트(9)의 열 압착을 실시하여도 좋다. 이 경우, 상기 압박 부재를 정해진 온도로 가열하여 열판으로 하고, 척 테이블(2)에 유지된 폴리에스테르계 시트(9)를 상기 압박 부재로 위쪽으로부터 압박한다.
폴리에스테르계 시트(9)의 가열은, 또 다른 방법에 의해 실시되어도 좋다. 도 6은 일체화 공정의 또 다른 일례를 모식적으로 나타낸 사시도이다. 도 6에서는, 가시광에 대하여 투명하거나 또는 반투명한 폴리에스테르계 시트(9)를 통하여 시인할 수 있는 것을 파선으로 나타낸다. 도 6에 도시된 일체화 공정에서는, 척 테이블(2)의 위쪽에 배치된 적외선 램프(8)를 사용하여 폴리에스테르계 시트(9)를 가열한다. 적외선 램프(8)는, 적어도 폴리에스테르계 시트(9)의 재료가 흡수성을 갖는 파장의 적외선(8a)을 조사 가능하다.
도 6에 도시된 일체화 공정에 있어서도, 우선, 흡인원(2b)에 의한 부압을 폴리에스테르계 시트(9)에 작용시켜, 폴리에스테르계 시트(9)를 웨이퍼(1) 및 프레임(7)에 밀착시킨다. 다음에, 적외선 램프(8)를 작동시켜, 폴리에스테르계 시트(9)에 적외선(8a)을 조사하여 폴리에스테르계 시트(9)를 가열한다. 그렇게 하면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다.
어느 하나의 방법에 의해 폴리에스테르계 시트(9)가 그 융점 근방의 온도까지 가열되면, 폴리에스테르계 시트(9)가 웨이퍼(1) 및 프레임(7)에 열 압착된다. 폴리에스테르계 시트(9)를 열 압착한 후에는, 전환부(2c)를 작동시켜 척 테이블(2)의 다공질 부재를 흡인원(2b)으로부터 떼어, 척 테이블(2)에 의한 흡착을 해제한다.
다음에, 프레임(7)의 외주로부터 삐져나온 폴리에스테르계 시트(9)를 절단하여 제거한다. 도 7의 (a)는 폴리에스테르계 시트(9)를 절단하는 모습을 모식적으로 나타낸 사시도이다. 절단에는, 도 7의 (a)에 도시된 바와 같이, 원환형의 커터(10)가 사용된다. 상기 커터(10)는, 관통 구멍을 구비하고, 상기 관통 구멍에 관통된 회전축의 둘레로 회전 가능하다.
우선, 원환형의 커터(10)를 프레임(7)의 위쪽에 위치시킨다. 이때, 커터(10)의 회전축을 척 테이블(2)의 직경 방향에 맞춘다. 다음에, 커터(10)를 하강시켜 프레임(7)과 커터(10) 사이에 폴리에스테르계 시트(9)를 끼워, 폴리에스테르계 시트(9)를 절단한다. 그렇게 하면, 폴리에스테르계 시트(9)에 절단 자국(9a)이 형성된다.
또한, 프레임(7)을 따라 프레임(7)의 개구(7a)의 둘레로 커터(10)를 일주시켜, 절단 자국(9a)으로 폴리에스테르계 시트(9)의 정해진 영역을 둘러싼다. 그리고, 폴리에스테르계 시트(9)의 상기 영역을 남기도록 절단 자국(9a)의 외주측 영역의 폴리에스테르계 시트(9)를 제거한다. 그렇게 하면, 프레임(7)의 외주로부터 삐져나온 영역을 포함하여 폴리에스테르계 시트(9)의 불필요한 부분을 제거할 수 있다.
또한, 폴리에스테르계 시트의 절단에는 초음파 커터를 사용하여도 좋고, 전술한 원환형의 커터(10)를 초음파대의 주파수로 진동시키는 진동원을 상기 커터(10)에 접속하여도 좋다. 또한, 폴리에스테르계 시트(9)를 절단할 때에는, 절단을 쉽게 하기 위해 상기 폴리에스테르계 시트(9)를 냉각하여 경화시켜도 좋다. 이상에 의해, 웨이퍼(1)와 프레임(7)이 폴리에스테르계 시트(9)를 통해 일체화된 프레임 유닛(11)이 형성된다. 도 7의 (b)는 형성된 프레임 유닛(11)을 모식적으로 나타낸 사시도이다.
또한, 열 압착을 실시할 때에 폴리에스테르계 시트(9)는, 바람직하게는, 그 융점 이하의 온도로 가열된다. 가열 온도가 융점을 넘으면, 폴리에스테르계 시트(9)가 용해되어 시트의 형상을 유지할 수 없게 되는 경우가 있기 때문이다. 또한, 폴리에스테르계 시트(9)는, 바람직하게는, 그 연화점 이상의 온도로 가열된다. 가열 온도가 연화점에 도달하고 있지 않으면 열 압착을 적절하게 실시할 수 없기 때문이다. 즉, 폴리에스테르계 시트(9)는, 그 연화점 이상이면서 또한 그 융점 이하의 온도로 가열되는 것이 바람직하다.
또한, 일부의 폴리에스테르계 시트(9)는, 명확한 연화점을 갖지 않는 경우도 있다. 그래서, 열 압착을 실시할 때에 폴리에스테르계 시트(9)는, 바람직하게는, 그 융점보다 20℃ 낮은 온도 이상이며 또한 그 융점 이하의 온도로 가열된다.
또한, 예컨대, 폴리에스테르계 시트(9)가 폴리에틸렌테레프탈레이트 시트인 경우, 가열 온도는 250℃∼270℃가 된다. 또한, 상기 폴리에스테르계 시트(9)가 폴리에틸렌나프탈레이트 시트인 경우, 가열 온도는 160℃∼180℃가 된다.
여기서, 가열 온도란, 일체화 공정을 실시할 때의 폴리에스테르계 시트(9)의 온도를 말한다. 예컨대, 히트 건(4), 히트 롤러(6), 적외선 램프(8) 등의 열원에서는 출력 온도를 설정할 수 있는 기종이 실용에 제공되지만, 상기 열원을 사용하여 폴리에스테르계 시트(9)를 가열하여도, 폴리에스테르계 시트(9)의 온도가 설정된 상기 출력 온도까지 도달하지 않는 경우도 있다. 그래서, 폴리에스테르계 시트(9)를 정해진 온도로 가열하기 위해, 열원의 출력 온도를 폴리에스테르계 시트(9)의 융점보다 높게 설정하여도 좋다.
다음에, 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 프레임 유닛(11)의 상태가 된 웨이퍼(1)를 절삭 블레이드로 절삭하여 분할하는 분할 공정을 실시한다. 분할 공정은, 예컨대, 도 8에 도시된 절삭 장치로 실시된다. 도 8은 분할 공정을 모식적으로 나타낸 사시도이다.
절삭 장치(12)는, 피가공물을 절삭하는 절삭 유닛(14)과, 피가공물을 유지하는 척 테이블(도시하지 않음)을 구비한다. 절삭 유닛(14)은, 원환형의 지석부를 구비하는 절삭 블레이드(18)와, 상기 절삭 블레이드(18)의 중앙의 관통 구멍에 선단측이 관통되어 절삭 블레이드(18)를 회전시키는 스핀들(도시하지 않음)을 구비한다. 절삭 블레이드(18)는, 예컨대, 중앙에 상기 관통 구멍을 구비하는 환형 베이스와, 상기 환형 베이스의 외주부에 배치된 환형의 지석부를 구비한다.
상기 스핀들의 기단측은, 스핀들 하우징(16)의 내부에 수용된 스핀들 모터(도시하지 않음)에 접속되어 있고, 스핀들 모터를 작동시키면 절삭 블레이드(18)를 회전시킬 수 있다.
절삭 블레이드(18)에 의해 피가공물을 절삭하면, 절삭 블레이드(18)와 피가공물의 마찰에 의해 열이 발생한다. 또한, 피가공물이 절삭되면 피가공물로부터 절삭 부스러기가 발생한다. 그래서, 절삭에 의해 발생한 열 및 절삭 부스러기를 제거하기 위해, 피가공물을 절삭하는 동안, 절삭 블레이드(18) 및 피가공물에 순수 등의 절삭수가 공급된다. 절삭 유닛(14)은, 예컨대, 절삭 블레이드(18) 등에 절삭수를 공급하는 절삭수 공급 노즐(20)을 절삭 블레이드(18)의 옆쪽에 구비한다.
웨이퍼(1)를 절삭할 때에는, 척 테이블 위에 프레임 유닛(11)을 얹고, 폴리에스테르계 시트(9)를 통해 척 테이블에 웨이퍼(1)를 유지시킨다. 그리고, 척 테이블을 회전시켜 웨이퍼(1)의 분할 예정 라인(3)을 절삭 장치(12)의 가공 이송 방향에 맞춘다. 또한, 분할 예정 라인(3)의 연장선의 위쪽에 절삭 블레이드(18)가 배치되도록, 척 테이블 및 절삭 유닛(14)의 상대 위치를 조정한다.
다음에, 스핀들을 회전시킴으로써 절삭 블레이드(18)를 회전시킨다. 그리고, 절삭 유닛(14)을 정해진 높이 위치로 하강시켜, 척 테이블과 절삭 유닛(14)을 척 테이블의 상면에 평행한 방향을 따라 상대 이동시킨다. 그렇게 하면, 회전하는 절삭 블레이드(18)의 지석부가 웨이퍼(1)에 접촉하여 웨이퍼(1)가 절삭되고, 분할 예정 라인(3)을 따른 절삭 자국(3a)이 웨이퍼(1) 및 폴리에스테르계 시트(9)에 형성된다.
하나의 분할 예정 라인(3)을 따라 절삭을 실시한 후, 척 테이블 및 절삭 유닛(14)을 가공 이송 방향과는 수직인 인덱싱 이송 방향으로 이동시켜, 다른 분할 예정 라인(3)을 따라 동일하게 웨이퍼(1)의 절삭을 실시한다. 하나의 방향을 따르는 모든 분할 예정 라인(3)을 따라 절삭을 실시한 후, 척 테이블을 유지면에 수직인 축의 둘레로 회전시키고, 마찬가지로 다른 방향을 따르는 분할 예정 라인(3)을 따라 웨이퍼(1)를 절삭한다. 웨이퍼(1)의 모든 분할 예정 라인(3)을 따라 웨이퍼(1)를 절삭하면, 분할 단계가 완료된다.
절삭 장치(12)는, 절삭 유닛(14)의 근방에 세정 유닛(도시하지 않음)을 구비하여도 좋다. 절삭 유닛(14)에 의해 절삭된 웨이퍼(1)는, 상기 세정 유닛에 반송되어, 상기 세정 유닛에 의해 세정되어도 좋다. 예컨대, 세정 유닛은 프레임 유닛(11)을 유지하는 세정 테이블과, 프레임 유닛(11)의 위쪽을 왕복 이동할 수 있는 세정수 공급 노즐을 구비한다.
세정 테이블을 유지면에 수직인 축의 둘레로 회전시켜, 세정수 공급 노즐로부터 순수 등의 세정액을 웨이퍼(1)에 공급하면서, 세정수 공급 노즐을 상기 유지면의 중앙의 위쪽을 통과하는 경로로 왕복 이동시키면, 웨이퍼(1)의 표면(1a)측을 세정할 수 있다.
분할 단계를 실시하면, 웨이퍼(1)는 개개의 디바이스 칩으로 분할된다. 형성된 디바이스 칩은, 폴리에스테르계 시트(9)에 지지된다. 웨이퍼(1)를 절삭할 때에는, 웨이퍼(1)를 확실하게 분할하기 위해, 절삭 블레이드(18)의 하단의 높이 위치가 웨이퍼(1)의 이면(1b)보다 낮은 높이 위치가 되도록 절삭 유닛(14)이 정해진 높이에 위치된다. 그 때문에, 웨이퍼(1)를 절삭하면, 폴리에스테르계 시트(9)도 절삭되어, 폴리에스테르계 시트(9)에서 유래되는 절삭 부스러기가 발생한다.
프레임 유닛(11)에 폴리에스테르계 시트(9)가 아닌 점착 테이프를 사용하는 경우, 점착 테이프의 풀층에서 유래되는 절삭 부스러기가 발생한다. 이 경우, 절삭수 공급 노즐(20)로부터 분사되는 절삭수에 상기 절삭 부스러기가 유입되어, 웨이퍼(1)의 표면(1a) 상에 확산된다. 풀층에서 유래되는 절삭 부스러기는 디바이스(5)의 표면에 재부착하기 쉬운 데다가, 절삭 후에 실시되는 웨이퍼(1)의 세정 공정 등에서 제거하는 것도 용이하지 않다. 풀층에서 유래된 절삭 부스러기가 부착되면, 형성되는 디바이스 칩의 품질 저하가 문제가 된다.
이에 대하여, 본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 프레임 유닛(11)에, 풀층을 구비한 점착 테이프가 아니라, 풀층을 구비하지 않는 폴리에스테르계 시트(9)를 사용한다. 폴리에스테르계 시트(9)에서 유래되는 절삭 부스러기가 발생하여, 절삭수에 유이비되어 웨이퍼의 표면 상에 확산되어도, 상기 절삭 부스러기는 웨이퍼(1)에 부착되지 않고, 그 후의 세정 공정 등에서 보다 확실하게 제거된다. 따라서, 상기 절삭 부스러기에 의한 디바이스 칩의 품질 저하가 억제된다.
본 실시형태에 따른 웨이퍼(1)의 가공 방법에서는, 다음에, 폴리에스테르계 시트(9)로부터 개개의 상기 디바이스 칩을 픽업하는 픽업 공정을 실시한다. 픽업 공정에서는, 도 9 하부에 도시된 픽업 장치(22)를 사용한다. 도 9는 픽업 장치(22)로의 프레임 유닛(11)의 반입을 모식적으로 나타낸 사시도이다.
픽업 장치(22)는, 웨이퍼(1)의 직경보다 큰 직경을 갖는 원통형의 드럼(24)과, 프레임 지지대(30)를 포함하는 프레임 유지 유닛(26)을 구비한다. 프레임 유지 유닛(26)의 프레임 지지대(30)는, 상기 드럼(24)의 직경보다 큰 직경의 개구를 구비하고, 상기 드럼(24)의 상단부와 동일한 높이에 배치되고, 상기 드럼(24)의 상단부를 외주측으로부터 둘러싼다.
프레임 지지대(30)의 외주측에는, 클램프(28)가 배치된다. 프레임 지지대(30) 위에 프레임 유닛(11)을 얹고, 클램프(28)에 의해 프레임 유닛(11)의 프레임(7)을 파지시키면, 프레임 유닛(11)이 프레임 지지대(30)에 고정된다.
프레임 지지대(30)는, 연직 방향을 따라 신장되는 복수의 로드(32; rod)에 의해 지지되고, 각 로드(32)의 하단부에는, 상기 로드(32)를 승강시키는 에어 실린더(34)가 배치된다. 복수의 에어 실린더(34)는, 원판형의 베이스(36)에 지지된다. 각 에어 실린더(34)를 작동시키면, 프레임 지지대(30)가 드럼(24)에 대하여 하강된다.
드럼(24)의 내부에는, 폴리에스테르계 시트(9)에 지지된 디바이스 칩을 아래쪽으로부터 밀어올리는 푸시업 기구(38)가 배치된다. 푸시업 기구(38)는, 펠티에 소자 등의 냉각 기구를 내포하는 냉각부(38a)를 상단에 구비한다. 또한, 드럼(24)의 위쪽에는, 디바이스 칩을 흡인 유지할 수 있는 콜릿(40)[도 10의 (b) 참조]이 배치된다. 푸시업 기구(38) 및 콜릿(40)은, 프레임 지지대(30)의 상면을 따른 수평 방향으로 이동 가능하다. 또한, 콜릿(40)은, 전환부(40b)[도 10의 (b) 참조]를 통해 흡인원(40a)[도 10의 (b) 참조]에 접속된다.
픽업 공정에서는, 우선, 픽업 장치(22)의 드럼(24)의 상단의 높이와, 프레임 지지대(30)의 상면의 높이가 일치하도록, 에어 실린더(34)를 작동시켜 프레임 지지대(30)의 높이를 조절한다. 다음에, 절삭 장치(12)로부터 반출된 프레임 유닛(11)을 픽업 장치(22)의 드럼(24) 및 프레임 지지대(30) 위에 얹는다.
그 후, 클램프(28)에 의해 프레임 지지대(30) 위에 프레임 유닛(11)의 프레임(7)을 고정한다. 도 10의 (a)는 프레임 지지대(30) 위에 고정된 프레임 유닛(11)을 모식적으로 나타낸 단면도이다. 웨이퍼(1)는, 분할 단계에 의한 절삭 자국(3a)이 형성된 상태로 분할되어 있다.
다음에, 에어 실린더(34)를 작동시켜 프레임 유지 유닛(26)의 프레임 지지대(30)를 드럼(24)에 대하여 하강시킨다. 그렇게 하면, 도 10의 (b)에 도시된 바와 같이, 폴리에스테르계 시트(9)가 외주 방향으로 확장된다. 도 10의 (b)는 픽업 공정을 모식적으로 나타낸 단면도이다.
폴리에스테르계 시트(9)가 외주 방향으로 확장되면, 폴리에스테르계 시트(9)에 지지된 각 디바이스 칩(1c)의 간격이 넓어진다. 그렇게 되면, 디바이스 칩(1c)끼리 접촉하기 어려워져, 개개의 디바이스 칩(1c)의 픽업이 용이해진다. 그리고, 픽업의 대상이 되는 디바이스 칩(1c)을 결정하여, 상기 디바이스 칩(1c)의 아래쪽으로 푸시업 기구(38)를 이동시키고, 상기 디바이스 칩(1c)의 위쪽으로 콜릿(40)을 이동시킨다.
그 후, 냉각부(38a)를 작동시켜 온도를 저하시키고, 냉각부(38a)를 폴리에스테르계 시트(9)의 상기 디바이스 칩(1C)에 대응하는 영역에 접촉시켜 상기 영역을 냉각한다. 또한, 푸시업 기구(38)를 작동시켜 폴리에스테르계 시트(9)측으로부터 상기 디바이스 칩(1c)을 밀어올린다. 그리고, 전환부(40b)를 작동시켜 콜릿(40)을 흡인원(40a)에 연통시킨다. 그렇게 하면, 콜릿(40)에 의해 상기 디바이스 칩(1c)이 흡인 유지되고, 디바이스 칩(1c)이 폴리에스테르계 시트(9)로부터 픽업된다. 픽업된 개개의 디바이스 칩(1c)은, 그 후, 정해진 배선 기판 등에 실장되어 사용된다.
또한, 폴리에스테르계 시트(9)의 상기 영역을 냉각부(38a)에 의해 냉각하면, 폴리에스테르계 시트(9)가 수축하여 폴리에스테르계 시트(9)와 디바이스 칩의 계면에 커다란 응력이 생겨, 박리가 용이해진다. 그 때문에, 폴리에스테르계 시트(9)로부터의 박리 시에 디바이스 칩에 가해지는 부하가 경감된다.
이상에 설명한 바와 같이, 본 실시형태에 따른 웨이퍼의 가공 방법에 의하면, 점착 테이프를 사용하지 않고 웨이퍼(1)를 포함하는 프레임 유닛(11)을 형성할 수 있다. 그 때문에, 웨이퍼(1)를 절삭하여도 점착 테이프의 풀층에서 유래되는 절삭 부스러기가 발생하지 않아, 상기 절삭 부스러기가 디바이스 칩(1c)에 부착되는 일도 없다. 그 때문에, 디바이스 칩(1c)의 품질을 저하시키는 일이 없다.
또한, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지로 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는, 폴리에스테르계 시트(9)가, 예컨대, 폴리에틸렌테레프탈레이트 시트, 또는, 폴리에틸렌나프탈레이트 시트인 경우에 대해서 설명하였지만, 본 발명의 일 양태는 이것에 한정되지 않는다. 예컨대, 폴리에스테르계 시트는, 다른 재료가 사용되어도 좋고, 폴리트리메틸렌테레프탈레이트 시트나, 폴리부틸렌테레프탈레이트 시트, 폴리부틸렌나프탈레이트 등이어도 좋다.
그 밖에, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한 적절하게 변경하여 실시할 수 있다.
1 : 웨이퍼 1a : 표면
1b : 이면 3 : 분할 예정 라인
3a : 절삭 자국 5 : 디바이스
7 : 프레임 7a : 개구
9 : 폴리에스테르계 시트 9a : 절단 자국
11 : 프레임 유닛 2 : 척 테이블
2a : 유지면 2b, 40a : 흡인원
2c, 40b : 전환부 4 : 히트 건
4a : 열풍 6 : 히트 롤러
8 : 적외선 램프 8a : 적외선
10 : 커터 12 : 절삭 장치
14 : 절삭 유닛 16 : 스핀들 하우징
18 : 절삭 블레이드 20 : 절삭수 공급 노즐
22 : 픽업 장치 24 : 드럼
26 : 프레임 유지 유닛 28 : 클램프
30 : 프레임 지지대 32 : 로드
34 : 에어 실린더 36 : 베이스
38 : 푸시업 기구 38a : 냉각부
40 : 콜릿

Claims (7)

  1. 분할 예정 라인에 의해 구획된 표면의 각 영역에 복수의 디바이스가 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼를 수용하는 개구를 갖는 프레임의 상기 개구 내에 웨이퍼를 위치시키고, 상기 웨이퍼의 이면과 상기 프레임의 외주에 폴리에스테르계 시트를 배치하는 폴리에스테르계 시트 배치 공정과,
    상기 폴리에스테르계 시트를 가열하여 열 압착에 의해 상기 웨이퍼와 상기 프레임을 상기 폴리에스테르계 시트를 통해 일체화하는 일체화 공정과,
    절삭 블레이드를 회전 가능하게 구비한 절삭 장치를 이용하여 상기 웨이퍼를 분할 예정 라인을 따라 절삭하여 상기 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정과,
    상기 폴리에스테르계 시트의 각 디바이스 칩에 대응하는 개개의 영역에서, 상기 폴리에스테르계 시트를 냉각하고, 상기 폴리에스테르계 시트측으로부터 상기 디바이스 칩을 밀어올려, 상기 폴리에스테르계 시트로부터 상기 디바이스 칩을 픽업(pickup)하는 픽업 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 일체화 공정에서, 적외선의 조사에 의해 상기 열 압착을 실시하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  3. 제1항에 있어서, 상기 일체화 공정에서, 일체화를 실시한 후, 상기 프레임의 외주로부터 삐져나온 폴리에스테르계 시트를 제거하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  4. 제1항에 있어서, 상기 픽업 공정에서는, 상기 폴리에스테르계 시트를 확장하여 각 디바이스 칩 사이의 간격을 넓히는 것을 특징으로 하는 웨이퍼의 가공 방법.
  5. 제1항에 있어서, 상기 폴리에스테르계 시트는, 폴리에틸렌테레프탈레이트 시트, 폴리에틸렌나프탈레이트 시트 중 어느 하나인 것을 특징으로 하는 웨이퍼의 가공 방법.
  6. 제5항에 있어서, 상기 일체화 공정에서, 상기 폴리에스테르계 시트가 상기 폴리에틸렌테레프탈레이트 시트인 경우에 가열 온도는 250℃∼270℃이고, 상기 폴리에스테르계 시트가 상기 폴리에틸렌나프탈레이트 시트인 경우에 가열 온도는 160℃∼180℃인 것을 특징으로 하는 웨이퍼의 가공 방법.
  7. 제1항에 있어서, 상기 웨이퍼는 Si, GaN, GaAs, 유리 중 어느 하나로 구성되는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020190093720A 2018-08-06 2019-08-01 웨이퍼의 가공 방법 KR20200016177A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-147857 2018-08-06
JP2018147857A JP7143023B2 (ja) 2018-08-06 2018-08-06 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
KR20200016177A true KR20200016177A (ko) 2020-02-14

Family

ID=69168284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093720A KR20200016177A (ko) 2018-08-06 2019-08-01 웨이퍼의 가공 방법

Country Status (8)

Country Link
US (1) US11043421B2 (ko)
JP (1) JP7143023B2 (ko)
KR (1) KR20200016177A (ko)
CN (1) CN110808226B (ko)
DE (1) DE102019211538A1 (ko)
MY (1) MY193302A (ko)
SG (1) SG10201906896QA (ko)
TW (1) TWI799626B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法
JP2023019193A (ja) * 2021-07-28 2023-02-09 株式会社ディスコ 被加工物の加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076179U (ja) 2000-09-07 2001-03-30 和雄 落合 コップ型ボトルキャップ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889938U (ja) * 1981-12-11 1983-06-17 積水化学工業株式会社 半導体ウエハダイシング用の貼着フイルムシ−ト
JPS62274742A (ja) * 1986-05-23 1987-11-28 Mitsubishi Electric Corp ウエハ用シ−ト貼り機
JP3076179B2 (ja) 1993-07-26 2000-08-14 株式会社ディスコ ダイシング装置
JPH09167779A (ja) * 1995-12-14 1997-06-24 Toshiba Corp 半導体製造装置
JP2000208447A (ja) * 1998-11-12 2000-07-28 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
TWI310230B (en) * 2003-01-22 2009-05-21 Lintec Corp Adhesive sheet, method for protecting surface of semiconductor wafer and method for processing work
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US20060137828A1 (en) * 2004-05-31 2006-06-29 Kabushiki Kaisha Shinkawa Die pickup apparatus
JP4930679B2 (ja) * 2005-12-14 2012-05-16 日本ゼオン株式会社 半導体素子の製造方法
JP4847199B2 (ja) * 2006-04-25 2011-12-28 株式会社ディスコ ウエーハに装着された接着フィルムの破断方法
JP2009194135A (ja) * 2008-02-14 2009-08-27 Disco Abrasive Syst Ltd ダイボンディング方法及びダイボンダ
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
CN103797567B (zh) * 2011-09-30 2018-05-11 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
US9230888B2 (en) * 2013-02-11 2016-01-05 Henkel IP & Holding GmbH Wafer back side coating as dicing tape adhesive
JP6208521B2 (ja) * 2013-10-07 2017-10-04 株式会社ディスコ ウエーハの加工方法
JP6234161B2 (ja) * 2013-10-24 2017-11-22 株式会社ディスコ 粘着テープ貼着装置
KR102087163B1 (ko) * 2014-12-18 2020-03-10 가부시키가이샤 가네카 그래파이트 적층체, 그래파이트 적층체의 제조 방법, 열 수송용 구조물 및 로드상의 열 수송체
WO2016151911A1 (ja) * 2015-03-23 2016-09-29 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法
JP6371735B2 (ja) * 2015-04-20 2018-08-08 東芝メモリ株式会社 半導体装置の製造方法
WO2017146201A1 (ja) * 2016-02-24 2017-08-31 三井化学株式会社 附形フィルムの製造方法
JP2017155129A (ja) * 2016-03-01 2017-09-07 国立大学法人広島大学 高耐熱性ポリエチレンナフタレートシート
JP2018074123A (ja) * 2016-11-04 2018-05-10 株式会社ディスコ ウエーハの加工方法
MY195939A (en) * 2017-02-24 2023-02-27 Furukawa Electric Co Ltd Mask-Integrated Surface Protective Tape, and Method of Producing a Semiconductor Chip Using the Same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076179U (ja) 2000-09-07 2001-03-30 和雄 落合 コップ型ボトルキャップ

Also Published As

Publication number Publication date
TW202008443A (zh) 2020-02-16
US20200043789A1 (en) 2020-02-06
JP7143023B2 (ja) 2022-09-28
DE102019211538A1 (de) 2020-02-06
SG10201906896QA (en) 2020-03-30
JP2020024986A (ja) 2020-02-13
TWI799626B (zh) 2023-04-21
MY193302A (en) 2022-10-03
CN110808226B (zh) 2024-05-07
CN110808226A (zh) 2020-02-18
US11043421B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
KR20190130493A (ko) 웨이퍼의 가공 방법
CN110491783B (zh) 晶片的加工方法
KR20190139142A (ko) 웨이퍼의 가공 방법
KR20200005470A (ko) 웨이퍼의 가공 방법
KR20200005469A (ko) 웨이퍼의 가공 방법
KR20200016177A (ko) 웨이퍼의 가공 방법
JP2019212812A (ja) ウェーハの加工方法
CN110571133B (zh) 晶片的加工方法
KR20200016176A (ko) 웨이퍼의 가공 방법
JP7139040B2 (ja) ウェーハの加工方法
JP2019212816A (ja) ウェーハの加工方法
CN110880479A (zh) 晶片的加工方法
JP2019201022A (ja) ウェーハの加工方法
JP7134561B2 (ja) ウェーハの加工方法
JP7134560B2 (ja) ウェーハの加工方法
JP2019212813A (ja) ウェーハの加工方法
JP2019201055A (ja) ウェーハの加工方法
JP2019212788A (ja) ウェーハの加工方法
JP2019212811A (ja) ウェーハの加工方法
JP2019201019A (ja) ウェーハの加工方法
JP2019212785A (ja) ウェーハの加工方法
JP2020024991A (ja) ウェーハの加工方法
JP2020024988A (ja) ウェーハの加工方法
JP2019212784A (ja) ウェーハの加工方法
JP2020024989A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination