KR20190143493A - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR20190143493A
KR20190143493A KR1020197037881A KR20197037881A KR20190143493A KR 20190143493 A KR20190143493 A KR 20190143493A KR 1020197037881 A KR1020197037881 A KR 1020197037881A KR 20197037881 A KR20197037881 A KR 20197037881A KR 20190143493 A KR20190143493 A KR 20190143493A
Authority
KR
South Korea
Prior art keywords
main surface
insulating film
region
semiconductor substrate
photosensitive
Prior art date
Application number
KR1020197037881A
Other languages
English (en)
Inventor
신-이치로 다카기
야스히토 요네타
겐이치 스기모토
히사노리 스즈키
마사하루 무라마츠
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20190143493A publication Critical patent/KR20190143493A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

고체 촬상 장치(1)는 서로 대향하는 주면(20a)과 주면(20b)을 가지고, 주면(20a)측에 복수의 광감응 영역(3)이 마련된 반도체 기판(20)과, 서로 대향하는 주면(61a)과 주면(61b)을 가지고, 주면(61a)이 주면(20a)과 대향하도록 반도체 기판(20)상에 배치된 절연막(61)을 구비한다. 반도체 기판(20)의 주면(20a)에 있어서의 각 광감응 영역(3)에 대응하는 영역의, 반도체 기판(20)의 두께 방향에 평행한 단면이, 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 절연막(61)의 주면(61a)에 있어서의 각 광감응 영역(3)에 대응하는 영역의, 절연막(61)의 두께 방향에 평행한 단면이, 주면(20a)에 대응하여 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 절연막(61)의 주면(61b)이 평탄하다.

Description

고체 촬상 장치{SOLID-STATE IMAGE CAPTURE DEVICE}
본 발명은 고체 촬상 장치에 관한 것이다.
서로 대향하는 제1 주면(主面)과 제2 주면을 가지고, 제1 주면측에 복수의 광감응 영역이 마련된 반도체 기판과, 서로 대향하는 제3 주면과 제4 주면을 가지고, 제3 주면이 제1 주면과 대향하도록 반도체 기판상에 배치된 절연막을 구비한 고체 촬상 장치가 알려져 있다(예를 들면, 특허 문헌 1 참조). 특허 문헌 1에 기재된 고체 촬상 장치에서는, 반도체 기판의 제1 주면이, 광감응 영역에 대응하는 영역에 요철면(凹凸面)을 가지고, 절연막의 제3 주면이, 광감응 영역에 대응하는 영역에, 제1 주면의 요철면에 대응하는 요철면을 가지고 있다.
특허 문헌 1: 일본국 특개 2011-124522호 공보
본 발명은 감도의 편차를 저감시키고 또한 감도를 안정화시키는 것이 가능한 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명자 등은, 조사 연구의 결과, 이하와 같은 사실을 새롭게 찾아냈다.
고체 촬상 장치의 제조 과정상에서의 여러가지 요인에 의해, 복수의 광감응 영역에 걸쳐서 절연막의 두께를 균일하게 형성하는 것은 어렵다. 즉, 절연막의 두께가, 광감응 영역마다 달라져 버릴 우려가 있다. 광감응 영역마다 절연막의 두께가 다르게 되어 있으면, 고체 촬상 장치에 입사된 광의 절연막에서의 투과율이 광감응 영역마다 달라져 버려, 감도에 불균일이 생긴다. 절연막의 막 두께에 따라서는, 고체 촬상 장치(절연막)에 입사된 광과 반도체 기판의 표면에서 반사된 광의 간섭의 영향이 강하게 되어 버린다. 광의 간섭의 영향이 강해지면, 감도 특성의 출렁임이 커져, 감도가 안정되기 어렵다.
우선, 본 발명자 등은, 감도의 편차를 저감시키고 또한 감도를 안정화시킬 수 있는 구성에 대해 열심히 연구를 행했다.
그 결과, 본 발명자 등은, 이하의 구성의 채용에 의해, 감도의 편차를 저감시키고 또한 감도를 안정화시킬 수 있는 것에 생각해 내기에 이르렀다. 반도체 기판의 제1 주면(반도체 기판의 광입사면)이, 각 광감응 영역에 대응하는 영역에 요철면을 가지고, 절연막의 제3 주면(제1 주면에 대향하는 면)이, 제1 주면의 요철면에 대응하는 요철면을 가지고, 절연막의 제4 주면이 평탄하다. 이것은, 절연막의 막 두께가, 각 광감응 영역에 대응하는 영역 내에서, 요철면의 형상에 대응하여 변화하고 있음으로써, 절연막 전체에서의 막 두께 변화의 영향을 흡수해 억제하고 있는 것에 기인한다.
본 발명자 등은, 요철면의 형상에 따라서는, 새로운 문제점이 생기는 것도 찾아냈다. 절연막은 반사 방지막으로서도 기능하지만, 요철면의 형상에 따라서는, 반사율의 파장 특성에 편차가 생겨 버린다. 요철면이 최심부(最深部)에 위치하는 제1 평탄면과, 정부(頂部)에 위치하는 제2 평탄면과, 제1 평탄면과 제2 평탄면을 연결하는 경사면으로 이루어진 경우(요철면의 높이(깊이)가 단계적으로 변화하는 경우), 제1 평탄면과 제2 평탄면으로 형성되는 단차(段差)의 높이를 원하는 값으로 설정함으로써, 소정 파장의 광의 반사율이 저감된다. 따라서 소정 파장으로부터 벗어난 파장의 광이 입사되었을 경우에는, 반사율의 저감 효과는 얻어지기 어렵다.
소정 파장으로부터 벗어난 파장의 광이 경사면의 소정의 위치에 입사되면, 반사율의 저감 효과를 얻는 것이 가능하다. 그렇지만, 경사면으로 된 영역이 한정되어 있기 때문에, 반사율의 저감 효과는 매우 한정적이다.
여기서, 본 발명자 등은 반사율의 파장 특성의 편차를 저감시킬 수 있는 구성에 대해 더욱 열심히 연구를 행하여, 본 발명을 생각해 내기에 이르렀다. 즉, 요철면의 높이(깊이)가, 단계적으로 변화하는 것이 아니라, 연속적으로 변화하는 구성을 채용함으로써, 반도체 기판의 제1 주면에서의 반사광이, 폭넓은 파장 범위의 광에 대해서 모조리 상쇄시켜, 반사율의 파장 특성의 편차를 저감시킬 수 있다.
본 발명은 고체 촬상 장치로서, 서로 대향하는 제1 주면과 제2 주면을 가지고, 제1 주면측에 복수의 광감응 영역이 마련된 반도체 기판과, 서로 대향하는 제3 주면과 제4 주면을 가지고, 제3 주면이 제1 주면과 대향하도록 반도체 기판상에 배치된 절연막을 구비하고, 반도체 기판의 제1 주면에 있어서의 각 광감응 영역에 대응하는 영역의, 반도체 기판의 두께 방향에 평행한 단면이, 요곡선(凹曲線)과 철곡선(凸曲線)이 교호로 연속해서 이루어진 파형 모양이고, 절연막의 제3 주면에 있어서의 각 광감응 영역에 대응하는 영역의, 절연막의 두께 방향에 평행한 단면이, 제1 주면에 대응해 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이고, 절연막의 제4 주면이 평탄하다.
본 발명에서는, 절연막의 제4 주면이 평탄한 것에 반해, 절연막의 제3 주면에 있어서의 각 광감응 영역에 대응하는 영역의, 절연막의 두께 방향에 평행한 단면이, 제1 주면에 대응하여 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 따라서 절연막의 막 두께가, 각 광감응 영역에 대응하는 영역 내에서, 절연막의 제3 주면의 형상에 대응하여 변화한다. 이것에 의해, 절연막 전체에서의 막 두께 변화의 영향을 흡수해 억제하여, 감도의 편차를 저감시킬 수 있음과 아울러, 감도를 안정화시킬 수 있다.
본 발명에서는, 반도체 기판의 제1 주면에 있어서의 각 광감응 영역에 대응하는 영역의, 반도체 기판의 두께 방향에 평행한 단면이, 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 이 때문에, 제1 주면에 있어서의 각 광감응 영역에 대응하는 영역 전체에 걸쳐서, 상기 파형 모양으로 된 제1 주면의 높이(깊이)가 연속적으로 변화한다. 따라서 폭넓은 파장 범위에 있어서, 반사율의 파장 특성의 편차를 저감시킬 수 있다.
절연막은 산화막을 통해서 반도체 기판상에 배치되어 있어도 좋다. 반도체 기판에는, 반도체 기판과 다른 도전형을 가지는 복수의 반도체 영역이 제1 주면측에 배치되어 있고, 각 광감응 영역은 반도체 기판과 반도체 영역에서 형성되는 pn접합에 의해 구성되어 있어도 좋다.
본 발명에 의하면, 감도의 편차를 저감시키고 또한 감도를 안정화시키는 것이 가능한 고체 촬상 장치를 제공할 수 있다.
도 1은 본 발명의 실시 형태에 따른 고체 촬상 장치의 구성을 나타내는 도면이다.
도 2는 도 1에 있어서의 II-II선을 따른 단면 구성을 설명하기 위한 도면이다.
도 3은 도 2에 있어서의 III-III선을 따른 단면 구성을 설명하기 위한 도면이다.
도 4는 반도체 기판만을 뽑아내어 도시한 설명도이다.
도 5는 층간 절연막만을 뽑아내어 도시한 설명도이다.
도 6은 본 실시 형태에 따른 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 7은 본 실시 형태에 따른 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 8은 본 실시 형태에 따른 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 9는 본 실시 형태에 따른 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 10은 본 실시 형태에 따른 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 11은 본 실시 형태에 따른 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
도 12는 실시예 1에 있어서의, 파장(nm)과 양자 효율(Q. E. )(%)의 관계를 나타내는 그래프이다.
도 13은 비교예 1에 있어서의, 파장(nm)과 양자 효율(Q. E. )(%)의 관계를 나타내는 그래프이다.
도 14는 각 파장에 있어서의 양자 효율의 편차를 나타내는 그래프이다.
도 15는 비교예 3에 있어서의, 요철면의 형상을 설명하기 위한 도면이다.
도 16은 실시예 2에서의 각 샘플 1~3에 있어서의, 파장(nm)과 반사율(%)의 관계를 나타내는 그래프이다.
도 17은 비교예 2에서의 각 샘플 4~6에 있어서의, 파장(nm)과 반사율(%)의 관계를 나타내는 그래프이다.
도 18은 비교예 3에서의 각 샘플 7~9에 있어서의, 파장(nm)과 반사율(%)의 관계를 나타내는 그래프이다.
도 19는 각 파장에 있어서의 반사율의 편차(최대치와 최소치의 차)를 나타내는 그래프이다.
도 20은 본 실시 형태의 변형예에 따른 고체 촬상 장치를 설명하기 위한 도면이다.
도 21은 본 실시 형태의 변형예에 따른 고체 촬상 장치를 설명하기 위한 도면이다.
이하, 첨부 도면을 참조하여, 본 발명의 매우 적합한 실시 형태에 대해 상세하게 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 가지는 요소에는, 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
우선, 도 1~도 3을 참조하여, 본 실시 형태에 따른 고체 촬상 장치의 구성에 대해 설명한다. 도 1은 본 실시 형태에 따른 고체 촬상 장치의 구성을 나타내는 도면이다. 도 2는 도 1에 있어서의 II-II선을 따른 단면 구성을 설명하기 위한 도면이다. 도 3은 도 2에 있어서의 III-III선을 따른 단면 구성을 설명하기 위한 도면이다.
고체 촬상 장치(1)는, 도 1에 도시된 것처럼, 복수의 광감응 영역(3)과, 복수의 전송 게이트부(5)와, 복수의 안티 블루밍 게이트부(7)와, 복수의 안티 블루밍 드레인부(9)와, 시프트 레지스터부(11)를 구비하고 있다. 본 실시 형태의 고체 촬상 장치(1)는 표면 입사형의 IL(Interline transfer)-CCD 이미지 센서이며, 하나의 광감응 영역(3)이 하나의 화소를 구성하고 있다.
각 광감응 영역(3)은 광의 입사에 감응하여, 입사광 강도에 따른 전하를 생성한다. 즉, 광감응 영역(3)은 광전 전환부로서 기능한다. 본 실시 형태에서는, 광감응 영역(3)의 평면 형상은, 두 개의 장변과 두 개의 단변에 의해서 형성되는 대략 사각형(矩形) 모양을 이루고 있다. 복수의 광감응 영역(3)은 광감응 영역(3)의 장변 방향을 따르는 제1 방향에 교차하는 제2 방향(광감응 영역(3)의 단변 방향을 따르는 방향)을 따르도록 병치(倂置)되어 있다. 즉, 복수의 광감응 영역(3)은 일차원 방향(상기 제2 방향)에 어레이 모양으로 배치되어 있다. 광감응 영역(3)의 형상은 상술한 대략 사각형 모양으로 한정되지 않는다.
각 광감응 영역(3)에 대해서, 당해 광감응 영역(3)을 광감응 영역(3)의 단변 방향을 따르는 방향의 사이에 끼우도록 하여, 아이솔레이션 영역(13)이 배치되어 있다. 아이솔레이션 영역(13)은 광감응 영역(3)의 장변에 인접하여, 광감응 영역(3)의 장변 방향을 따르는 방향으로 연장되어 있다. 아이솔레이션 영역(13)은 아이솔레이션 영역(13)을 사이에 두고 서로 이웃하는 한 쌍의 광감응 영역(3)을 전기적으로 분리한다.
각 전송 게이트부(5)는 광감응 영역(3)에 각각 대응하고 또한 광감응 영역(3)의 평면 형상을 이루는 한쪽 단변측에 배치되어 있다. 즉, 복수의 전송 게이트부(5)는 광감응 영역(3)의 평면 형상을 이루는 한쪽 단변측에, 상기 제2 방향으로 병치되어 있다. 전송 게이트부(5)는 광감응 영역(3)에서 발생한 전하를 취득하고, 취득한 전하를 신호 전하로서 제1 방향으로 전송한다. 서로 이웃하는 전송 게이트부(5)의 사이에는, 아이솔레이션 영역(13)이 배치되어 있어, 전송 게이트부(5) 사이에 있어서의 전기적인 분리를 실현하고 있다.
각 안티 블루밍 게이트부(7)는 광감응 영역(3)에 각각 대응하고 또한 광감응 영역(3)의 평면 형상을 이루는 다른 쪽 단변측에 배치되어 있다. 즉, 복수의 안티 블루밍 게이트부(7)는, 광감응 영역(3)의 평면 형상을 이루는 다른 쪽 단변측에, 상기 제2 방향으로 병치되어 있다. 안티 블루밍 게이트부(7)는 광감응 영역(3)에서 발생한 전하를 취득하고, 취득한 전하를 불요 전하로서 제1 방향으로 전송한다. 서로 이웃하는 안티 블루밍 게이트부(7)의 사이에는, 아이솔레이션 영역(13)이 배치되어 있어, 안티 블루밍 게이트부(7)간에 있어서의 전기적인 분리를 실현하고 있다.
각 안티 블루밍 드레인부(9)는 안티 블루밍 게이트부(7)에 각각 대응하고 또한 안티 블루밍 게이트부(7)와 제1 방향에 인접해서 배치되어 있다. 즉, 복수의 안티 블루밍 드레인부(9)는 광감응 영역(3)의 평면 형상을 이루는 다른 쪽 단변측에, 상기 제2 방향으로 병치되어 있다. 안티 블루밍 드레인부(9)는 소정의 고정 전위에 접속되어 있고, 대응하는 안티 블루밍 게이트부(7)로부터 전송된 불요 전하를 배출한다.
시프트 레지스터부(11)는, 복수의 전송 게이트부(5)에 대해서, 각 전송 게이트부(5)와 제1 방향에 인접해서 배치되어 있다. 시프트 레지스터부(11)는 전송 게이트부(5)로부터 각각 전송된 신호 전하를 받아, 상기 제2 방향으로 전송하고, 판독 앰프부(15)로 순차 출력한다. 시프트 레지스터부(11)로부터 출력된 신호 전하는, 판독 앰프부(15)에 의해서 전압에 변환되어, 제2 방향으로 배치된 광감응 영역(3) 마다의 전압으로서 고체 촬상 장치(1)의 외부로 출력된다.
복수의 광감응 영역(3)을 제외한, 복수의 전송 게이트부(5)와, 복수의 안티 블루밍 게이트부(7)와, 복수의 안티 블루밍 드레인부(9)와, 시프트 레지스터부(11)의 상방에는, 차광막 LS가 배치되어 있다. 차광막 LS는 전송 게이트부(5), 안티 블루밍 게이트부(7), 안티 블루밍 드레인부(9) 및 시프트 레지스터부(11)가 배치된 영역을 덮고 있어, 당해 영역에 광이 입사되는 것을 방지하고 있다. 이것에 의해, 상기 영역에 입사된 광에 의한 불요 전하의 발생을 방지할 수 있다.
복수의 광감응 영역(3)과, 복수의 전송 게이트부(5)와, 복수의 안티 블루밍 게이트부(7)와, 복수의 안티 블루밍 드레인부(9)와, 시프트 레지스터부(11)는, 도 2 및 도 3에 도시된 것처럼, 반도체 기판(20)에 형성되어 있다.
반도체 기판(20)은 서로 대향하는 주면(20a)과 주면(20b)을 가지고 있다. 본 실시 형태에서는, 주면(20a)이 반도체 기판(20)의 광입사면이다. 반도체 기판(20)은, 주면(20b)측에 위치하는 p＋형의 제1 기판 영역(21)과, 주면(20a)측에 위치하는 p형의 제2 기판 영역(23)을 포함하고 있다. 제2 기판 영역(23)은 제1 기판 영역(21)보다도 불순물 농도가 낮다. 반도체 기판(20)은, 예를 들어, p형의 반도체 기판상에, 당해 반도체 기판보다도 불순물 농도가 낮은 p-형의 애피택셜층을 성장시킴으로써 얻을 수 있다.
반도체 기판(20)은, 주면(20a)측에 마련된, n형 반도체 영역(31), n-형 반도체 영역(33, 35), p＋형 반도체 영역(37, 39), 및 n＋형 반도체 영역(41)을 포함하고 있다. 본 실시 형태에서는, 반도체 기판(20)은 Si로 이루어진다. 반도체 기판(20)이 Si로 이루어진 경우에는, p형 불순물로서는 B 등의 3족 원소가 이용되고, n형 불순물로서는, N, P 또는 As 등의 5족 원소가 이용된다. n-형 반도체 영역(33, 35)은 n형 반도체 영역(31)보다도 불순물 농도가 낮고, n＋형 반도체 영역(41)은 n형 반도체 영역(31)보다도 불순물 농도가 높다. p＋형 반도체 영역(37, 39)은 제2 기판 영역(23)보다도 불순물 농도가 높다.
제2 기판 영역(23)과 n형 반도체 영역(31)은 pn접합을 형성하고 있고, n형 반도체 영역(31)에 의해, 광의 입사에 의해 전하를 생성하는 광감응 영역(3)이 구성된다. 즉, 제2 기판 영역(23)과 n형 반도체 영역(31)에서, 매립형의 포토 다이오드가 구성되어 있다. n형 반도체 영역(31)은, 평면에서 볼 때, 두 개의 장변과 두 개의 단변에 의해서 형성되는 대략 사각형 모양을 이루고 있다. 복수의 n형 반도체 영역(31)이, 상기 제2 방향을 따르도록 병치되고, 일차원 방향에 어레이 모양으로 배치되어 있다. 각 n형 반도체 영역(31)은, n형 반도체 영역(31)의 단변 방향을 따르는 방향으로 병치되어 있다.
n-형 반도체 영역(33)에 대해서, 전송 전극(51, 53)이 배치되어 있다. 전송 전극(53)은, 전송 전극(51)과 제1 방향에 인접해서 배치되어 있다. 전송 전극(51, 53)은, 예를 들어, 폴리 실리콘막으로 이루어지고, 산화막(43)을 통해서 n-형 반도체 영역(33)상에 형성되어 있다. n-형 반도체 영역(33)은 n형 반도체 영역(31)의 평면 형상을 이루는 한쪽 단변측에 배치되어 있다. 산화막(43)은, 예를 들어 실리콘 산화막으로 이루어진다.
전송 전극(51, 53)에는, 제어 회로(도시하지 않음)로부터 전송 신호가 각각 주어진다. 전송 전극(51)과 전송 전극(51)하의 n-형 반도체 영역(33)에 의해서, 전송 게이트부(5)가 구성된다. 전송 전극(53)과 전송 전극(53) 아래의 n-형 반도체 영역(33)에 의해서, 시프트 레지스터부(11)가 구성된다.
n-형 반도체 영역(35)에 대해서, 전송 전극(55)이 배치되어 있다. 전송 전극(55)은, 예를 들어, 폴리 실리콘막으로 이루어지고, 산화막(43)을 통해서 n-형 반도체 영역(35)상에 형성되어 있다. n-형 반도체 영역(35)은, n형 반도체 영역(31)의 평면 형상을 이루는 다른 쪽 단변측에 배치되어 있다. 전송 전극(55)에는, 제어 회로(도시하지 않음)로부터 전송 신호가 각각 주어진다. 전송 전극(55)과 전송 전극(55) 아래의 n-형 반도체 영역(35)에 의해서, 안티 블루밍 게이트부(7)가 구성된다.
p＋형 반도체 영역(37)은, n형 반도체 영역(31)의 장변측에 배치되어 있다. p＋형 반도체 영역(37)은 n형 반도체 영역(31)에 인접하고, n형 반도체 영역(31)의 장변 방향을 따르는 방향으로 연장되어 있다. p＋형 반도체 영역(37)에 의해, 아이솔레이션 영역(13)이 구성된다. p＋형 반도체 영역(39)은, n형 반도체 영역(31)의 표면측에 배치되어 있다. p＋형 반도체 영역(39)은, 예를 들어 접지 전위에 접속되어, 정공(positive hole)이 충만한 상태에 있다. 따라서 p＋형 반도체 영역(39)에 의해, 반도체 기판(20)의 표면(주면(20a)) 근방에서의 암전류(暗電流)의 발생이 억제된다.
n＋형 반도체 영역(41)은 전송 전극(55) 아래의 n-형 반도체 영역(35)에 인접해서 배치되어 있다. n＋형 반도체 영역(41)에 의해, 안티 블루밍 드레인부(9)가 구성된다.
고체 촬상 장치(1)는 도 2 및 도 3에 도시된 것처럼, 층간 절연막(61, 63)과 표면 보호막(65)을 구비하고 있다.
층간 절연막(61)은 전송 전극(51, 53, 55)과 산화막(43)을 덮도록, 반도체 기판(20)상에 배치되어 있다. 층간 절연막(61)은 서로 대향하는 주면(61a)과 주면(61b)을 가진다. 층간 절연막(61)의 주면(61a)은, 산화막(43)을 통해서, 반도체 기판(20)의 주면(20a)에 대향하고 있다. 즉, 층간 절연막(61)은, 산화막(43)을 통해서 주면(61a)이 반도체 기판(20)의 주면(20a)에 대향하도록, 반도체 기판(20)상에 배치되어 있다. 층간 절연막(61)은, 예를 들어 BPSG(Boro-phospho silicate glass)로 이루어진다. 층간 절연막(61)은, 반사 방지막(AR막)으로서도 기능한다.
층간 절연막(61)에는, 배선(71)이 형성되어 있다. 배선(71)은 층간 절연막(61)에 형성된 스루홀을 통해서, 전송 전극(51, 53, 55) 및 n＋형 반도체 영역(41)에 접속되어 있다.
층간 절연막(63)은, 층간 절연막(61)과 배선(71)을 덮도록, 층간 절연막(61)상에 배치되어 있다. 층간 절연막(61)에 있어서의 n형 반도체 영역(31)(광감응 영역(3))에 대응하는 영역에는, 층간 절연막(63)은 형성되어 있지 않다. 따라서 층간 절연막(61)에 있어서의 n형 반도체 영역(31)(광감응 영역(3))에 대응하는 영역은, 광학적으로 노출되어 있다. 층간 절연막(63)은, 예를 들어 실리콘 산화막으로 이루어진다.
차광막 LS는, 층간 절연막(63)을 덮도록, 층간 절연막(63)상에 배치되어 있다. 차광막 LS는, 예를 들어 알루미늄 등의 금속으로 이루어진다. 표면 보호막(65)은, 차광막 LS를 덮도록, 차광막 LS상에 배치되어 있다. 표면 보호막(65)은, 예를 들어 실리콘 질화막으로 이루어진다.
고체 촬상 장치(1)에서는, 도 4에도 도시된 것처럼, 반도체 기판(20)의 주면(20a)에 있어서의 각 광감응 영역(3)에 대응하는 영역 R1이, 요철면을 가지고 있다. 도 4는 반도체 기판(20)만을 뽑아내어 도시한 설명도이다. 영역 R1의 반도체 기판(20)의 두께 방향에 평행한 단면은, 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 본 실시 형태에서는, 제2 방향(광감응 영역(3)의 단변 방향을 따르는 방향)에 평행하면서 또한 두께 방향에 평행한 단면에 있어서, 영역 R1은 파형 모양이다. 따라서, 요철면의 산부(山部) 및 곡부(谷部)는, 제1 방향(광감응 영역(3)의 장변 방향을 따르는 방향)으로 연장되어 있다.
영역 R1의 요철면의 높이(깊이)는, 제2 방향을 따라서, 연속적이면서 또한 주기적으로 변화하고 있다. 즉, 영역 R1의 요철면은, 평탄면을 가지지 않는다. 영역 R1의 요철면의 요철 패턴은, 각 광감응 영역(3)에 있어서 동일하다. 여기서 동일하다는 것은, 수학적으로 엄밀하게 동일이 아니라, 실질적인 동일을 의미하며, 형상의 치수 오차 또는 높이(깊이)의 오차 등이 ±10% 이내이면, 패턴이 동일하다고 한다. 요철면의 상기 단면에 있어서, 산부의 정점과 곡부의 최심점(最深点)의 거리 D1은, 예를 들어 0.03~1㎛이다. 인접하는 정점간의 거리 및 인접하는 최심점간의 거리 D2는, 예를 들어 1~10㎛이다.
고체 촬상 장치(1)에서는, 도 5에도 도시된 것처럼, 층간 절연막(61)의 주면(61a)에 있어서의 각 광감응 영역(3)에 대응하는 영역 R2도, 요철면을 가지고 있다. 도 5는 층간 절연막(61)만을 뽑아내어 도시한 설명도이다. 영역 R2의 층간 절연막(61)의 두께 방향에 평행한 단면은, 영역 R1의 요철면에 대응하고, 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 본 실시 형태에서는, 제2 방향에 평행하면서 또한 두께 방향에 평행한 단면에 있어서, 영역 R2는 파형 모양이다. 따라서 영역 R2에 있어서도, 요철면의 산부 및 곡부는, 제1 방향으로 연장되어 있다.
영역 R2의 요철면의 높이(깊이)도, 영역 R1의 요철면의 높이(깊이)와 같고, 제2 방향을 따라서, 연속적이면서 또한 주기적으로 변화하고 있다. 즉, 영역 R2의 요철면은, 평탄면을 가지지 않는다. 영역 R2의 요철면의 요철 패턴은, 각 광감응 영역(3)에 있어서 동일하다. 여기서 동일하다는 것은, 수학적으로 엄밀하게 동일이 아니라, 실질적인 동일을 의미하며, 형상의 치수 오차 또는 높이(깊이)의 오차 등이 ±10% 이내이면, 패턴이 동일하다라고 한다. 요철면의 상기 단면에 있어서, 산부의 정점과 곡부의 최심점의 거리 D3은, 예를 들어 0.03~1㎛이다. 인접하는 정점간의 거리 및 인접하는 최심점간의 거리 D4는, 예를 들어 1~10㎛이다.
층간 절연막(61)의 주면(61b)은 평탄하다. 따라서 층간 절연막(61)의 두께는, 제2 방향에 평행하면서 또한 두께 방향에 평행한 단면에 있어서, 제2 방향을 따라서, 연속적이면서 또한 주기적으로 변화하고 있다. 층간 절연막(61)의 최대 두께 Tmax는, 예를 들어 0.1~5㎛이며, 층간 절연막(61)의 최소 두께 Tmin은, 예를 들어 0.1~5㎛이다. 층간 절연막(61)의 평균 두께는, 예를 들어 0.01~5㎛이다. 최대 두께 Tmax와 최소 두께 Tmin의 거리가, 상기 거리 D3의 범위이다.
이어서, 도 6~도 11을 참조하여, 상술한 고체 촬상 장치(1)의 제조 과정을 설명한다. 도 6~도 11은 본 실시 형태에 따른 고체 촬상 장치의 제조 과정을 나타내는 도면이다.
우선, 반도체 기판(20)을 준비한다(도 6 (a) 참조). 그리고 반도체 기판(20)의 표면을 열산화하여, SiO2로 이루어진 절연막(81)을 형성한다(도 6 (b) 참조). 이어서, 절연막(81) 위에, 스패터 법 등에 의해 SiNX로 이루어진 절연막(83)을 형성하고, 그 후, 포토레지스트(photoresist)를 이용하여, 복수의 개구(開口)를 가지도록 절연막(83)을 패터닝한다(도 6 (b) 참조). 이것에 의해, 개구 바로 아래의 절연막(81)이 외부에 노출된다.
다음으로, 절연막(83)을 마스크로 하여 절연막(81)의 표면을 선택 산화한다(도 7 (a) 참조). 절연막(83)이 형성되어 있는 영역에서는 산화가 진행되지 않고, 절연막(83)이 형성되어 있지 않은 영역(개구가 형성되어 있는 영역)에서는 선택적으로 산화가 진행된다. 이것에 의해, 절연막(81)에 있어서의 선택 산화된 부분의 두께가 증가한다. 이어서, 절연막(81)과 절연막(83)을, 에칭에 의해 각각 제거한다(도 7 (b) 참조). 이것에 의해, 반도체 기판(20)의 광입사면(주면(20a))이 되는 영역이, 요철면을 가진다.
SiNX의 에칭액으로서는 고온의 인산을 이용할 수 있고, SiO2의 에칭액으로서는 불산을 이용할 수 있다. SiNX는, CF4 등을 이용한 드라이 에칭으로 제거하는 것도 가능하다. 하지(下地)측에 SiO2를 사용하고 있기 때문에, 많은 개구를 SiNX로 이루어진 절연막(83)에 형성해 두면, 절연막(81)을 웨트 에칭할 때에 절연층(83)은 리프트 오프되어 제거된다.
다음으로, 반도체 기판(20)의 표면을 열산화하여, 산화막(43)을 형성한다(도 8 (a) 참조). 산화막(43)은, 반도체 기판(20)의 요철면에 대응한 파형 모양을 나타낸다. 이어서, 산화막(43)에 있어서의 반도체 기판(20)의 요철면에 대응하는 영역상에, 절연막(85)을 형성하여 패터닝한다(도 8 (a) 참조). 절연막(85)은, 예를 들어 SiNX로 이루어진다. 그 후, 반도체 기판(20)의 표면에 p형의 불순물을 이온 주입법 또는 확산법을 이용해 첨가하여, p＋형 반도체 영역(37)(아이솔레이션 영역(13))을 형성한다(도 8 (b) 참조).
다음으로, 절연막(85)을 마스크로 하여, 산화막(43)을 선택 산화한다(도 9 (a) 참조). 이것에 의해, 산화막(43)에 있어서의 절연막(85)으로부터 노출되는 영역이 선택적으로 성장한다. 이어서, 절연막(85)을 제거한다(도 9 (b) 참조).
다음으로, 산화막(43)을 통해서, 반도체 기판(20)(제2 기판 영역(23))에, 이온 주입법을 이용해 n형의 불순물을 첨가하여 n-형 반도체 영역(33, 35)(도시하지 않음)을 형성한 후, 산화막(43)상에 전송 전극(51, 53, 55) 등(도시하지 않음)을 형성한다. 그 후, 이온 주입법을 이용해 n형의 불순물을 첨가하여 n형 반도체 영역(31)을 형성함과 아울러, 이온 주입법을 이용해 p형의 불순물을 첨가하여 p＋형 반도체 영역(39)을 형성한다(도 10 (a) 참조). 그 후, 전송 전극(51, 53, 55) 등(도시하지 않음) 위에 층간 절연막(61)을 형성한다(도 10 (b) 참조). 층간 절연막(61)에 있어서의 산화막(43)에 접하는 면은, 산화막(43)의 형상, 즉 반도체 기판(20)의 요철면에 대응한 요철면을 가진다.
도 10 (b)에 도시된 것처럼, 층간 절연막(61)은, 그 표면이, 반도체 기판(20)의 요철면에 대응하여, 요철면을 가지고 있다. 여기서, 리플로우 또는 CMP(Chemical Mechanical Polishing) 등에 의해, 층간 절연막(61)의 표면을 평탄화한다(도 11 참조). 이것에 의해, 층간 절연막(61)의 주면(61b)이, 평탄하게 된다. 그 후, 배선(71), 층간 절연막(63), 차광막 LS, 및 표면 보호막(65)을 원하는 위치에 형성한다.
이들 과정에 의해, 고체 촬상 장치(1)가 얻어진다.
이상과 같이, 본 실시 형태에서는, 층간 절연막(61)의 주면(61b)이 평탄한 것에 반해, 층간 절연막(61)의 주면(61a)은, 각 광감응 영역(3)에 대응하는 영역 R2에 있어서, 반도체 기판(20)의 주면(20a)에 있어서의 영역 R1이 가지는 요철면에 대응한 요철면을 가진다. 영역 R2의 요철면은, 층간 절연막(61)의 두께 방향에 평행한 단면에서, 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 따라서 층간 절연막(61)의 막 두께가, 상기 영역 R2 내에서, 영역 R2의 요철면의 형상에 대응하여 변화한다. 이것에 의해, 층간 절연막(61) 전체에서의 막 두께 변화의 영향을 흡수해 억제하여, 감도의 편차를 저감시킬 수 있음과 아울러, 감도를 안정화시킬 수 있다.
반도체 기판(20)의 주면(20a)에 있어서의 영역 R1이 가지는 요철면은, 반도체 기판(20)의 두께 방향에 평행한 단면에서, 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이다. 이 때문에, 영역 R1 전체에 걸쳐서, 파형 모양으로 된 요철면의 높이(깊이)가 연속적으로 변화한다. 따라서 폭넓은 파장 범위에 있어서, 반사율의 파장 특성의 편차를 저감시킬 수 있다.
고체 촬상 장치(1)에 있어서 감도의 편차를 저감시킬 수 있고 또한 감도를 안정화시킬 수 있는 효과를, 비교예 1과의 비교 결과에 기초하여 설명한다. 실시예 1로서, 상술한 실시 형태의 고체 촬상 장치(1)를 이용했다. 비교예 1로서, 실시예 1(도 3 참조)에 있어서의 반도체 기판(20)의 주면(20a) 및 층간 절연막(61)의 주면(61a)이 평탄하게 된 고체 촬상 장치를 제작했다. 비교예 1에 따른 고체 촬상 장치는, 반도체 기판(20)의 주면(20a) 및 층간 절연막(61)의 주면(61a)이 평탄한 점을 제외하고, 고체 촬상 장치(1)과 같은 구성이다.
실시예 1로서 이용한 고체 촬상 장치(1)에서는, 층간 절연막(61)의 최대 두께 Tmax는 630nm로 설정되고, 층간 절연막(61)의 최소 두께 Tmin은 530nm로 설정되고, 층간 절연막(61)의 평균 두께는 580nm로 설정되어 있다. 즉, 영역 R2의 요철면에 있어서의, 산부의 정점과 곡부의 최심점의 거리 D3은, 100nm이다. 비교예 1에 따른 고체 촬상 장치에서는, 층간 절연막(61)의 두께가 580nm로 설정되어 있다.
실시예 1 및 비교예 1의 감도 특성을 측정했다. 여기에서는, 실시예 1과 비교예 1에 있어서, 소정의 위치에 있는 복수의 광감응 영역에서의 양자 효율의 파장 특성을 각각 측정했다. 구체적으로는, 5개의 광감응 영역 각각에서의 양자 효율의 파장 특성을 측정했다. 측정 결과를, 도 12~도 14에 나타낸다. 도 12는 실시예 1에 있어서의, 파장(nm)과 양자 효율(Q. E. )(%)의 관계를 나타내는 그래프이다. 도 13은, 비교예 1에 있어서의, 파장(nm)과 양자 효율(Q. E. )(%)의 관계를 나타내는 그래프이다. 도 14는 각 파장에 있어서의 양자 효율의 편차(최대치와 최소치의 차)를 나타내는 그래프이다.
도 12~도 14로부터 알 수 있는 것처럼, 실시예 1은, 비교예 1에 비하여, 감도의 편차가 저감되어 있다. 구체적으로는, 실시예 1에 있어서의 감도의 편차의 최대치는 12%인데 반해, 비교예 1에 있어서의 감도의 편차의 최대치는 24%이다. 도 12와 도 13의 대비로부터, 실시예 1은, 비교예 1에 비하여, 감도 특성의 출렁임이 적고, 감도 특성의 안정화가 도모되어 있다.
다음으로, 고체 촬상 장치(1)에 있어서 반사율의 파장 특성의 편차를 저감시킬 수 있는 효과를, 비교예 2 및 3의 비교 결과에 기초하여 설명한다. 여기에서는, 시뮬레이션에 의해서, 실시예 2 및 비교예 2 및 3의 반사율의 파장 특성을 구했다. 실시예 2의 시뮬레이션에서는, 상술한 실시 형태의 고체 촬상 장치(1)와 같은 구성을 채용했다. 비교예 2의 시뮬레이션에서는, 실시예 2(도 3 참조)에 있어서의 반도체 기판(20)의 주면(20a) 및 층간 절연막(61)의 주면(61a)이 평탄하게 된 구성을 채용했다. 비교예 3의 시뮬레이션에서는, 상술한 요철면의 형상이 다른 구성을 채용했다. 구체적으로는, 비교예 3에서의 구성은, 도 15에 도시된 것처럼, 요철면이, 최심부에 위치하는 제1 평탄면 F1와, 정부에 위치하는 제2 평탄면 F2와, 제1 평탄면 F1와 제2 평탄면 F2를 연결하는 경사면 F3로 이루어진 점을 제외하고, 실시예 2에서의 구성과 같다.
실시예 2에서는, 시뮬레이션 모델로서 샘플 1~3을 채용하고, 비교예 3에서는, 시뮬레이션 모델로서 샘플 7~9를 채용했다. 샘플 1 및 7에서는, 층간 절연막(61)의 최대 두께 Tmax가 545nm로 설정되고, 층간 절연막(61)의 최소 두께가 455nm로 설정되고, 층간 절연막(61)의 평균 두께가 500nm로 설정되어 있다. 샘플 2 및 8에서는, 층간 절연막(61)의 최대 두께 Tmax가 520nm로 설정되고, 층간 절연막(61)의 최소 두께가 430nm로 설정되고, 층간 절연막(61)의 평균 두께가 475nm로 설정되어 있다. 샘플 3 및 9에서는, 층간 절연막(61)의 최대 두께 Tmax가 570nm로 설정되고, 층간 절연막(61)의 최소 두께가 480nm로 설정되고, 층간 절연막(61)의 평균 두께가 525nm로 설정되어 있다. 샘플 1~3 및 7~9에서는, 층간 절연막(61)의 평균 두께가, 500nm±25nm(층간 절연막(61)의 평균 두께의 5%)의 범위에서 흩어져 있다. 샘플 1~3 및 7~9에 있어서, 요철면에 있어서의 산부의 정점과 곡부의 최심점의 거리는, 90nm이다.
비교예 2에서는, 시뮬레이션 모델로서 샘플 4~6을 채용했다. 샘플 4에서는, 층간 절연막(61)의 두께가 500nm로 설정되어 있다. 샘플 5에서는, 층간 절연막(61)의 두께가 475nm로 설정되어 있다. 샘플 6에서는, 층간 절연막(61)의 두께가 525nm로 설정되어 있다. 즉, 샘플 4~6에서는, 층간 절연막(61)의 두께가, 500nm±25nm(층간 절연막(61)의 두께의 5%)의 범위에서 흩어져 있다.
시뮬레이션 결과를, 도 16~도 19에 나타낸다. 도 16은 실시예 2에서의 각 샘플 1~3에 있어서의, 파장(nm)과 반사율(%)의 관계를 나타내는 그래프이다. 도 17은, 비교예 2에서의 각 샘플 4~6에 있어서의, 파장(nm)과 반사율(%)의 관계를 나타내는 그래프이다. 도 18은 비교예 3에서의 각 샘플 7~9에 있어서의, 파장(nm)과 반사율(%)의 관계를 나타내는 그래프이다. 도 19는 각 파장에 있어서의 반사율의 편차(최대치와 최소치의 차)를 나타내는 그래프이다.
도 16~도 19로부터 알 수 있는 것처럼, 실시예 2는, 비교예 2 및 3에 비하여, 반사율의 파장 특성의 편차가 저감되어 있다. 구체적으로는, 실시예 2에 있어서의 반사율의 편차의 최대치는, 11%인데 반해, 비교예 2에 있어서의 반사율의 편차의 최대치는, 28%이며, 비교예 3에 있어서의 반사율의 편차의 최대치는, 19%이다.
이상, 본 발명의 매우 적합한 실시 형태에 대해 설명해 왔지만, 본 발명은 반드시 상술한 실시 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 여러가지 변경이 가능하다.
영역 R1 및 영역 R2의 요철면의 형상은, 상술한 형상으로 한정되지 않는다. 도 20에 도시된 것처럼, 영역 R1 및 영역 R2의 요철면은, 제1 방향(광감응 영역(3)의 장변 방향을 따르는 방향)에 평행하면서 또한 두께 방향에 평행한 단면에 있어서, 파형 모양이어도 좋다. 도 21에 도시된 것처럼, 영역 R1 및 영역 R2의 요철면은, 제1 방향에 평행하면서 또한 두께 방향에 평행한 단면과 제2 방향에 평행하면서 또한 두께 방향에 평행한 단면에 있어서, 파형 모양이어도 좋다. 도 20 및 도 21은 본 실시 형태의 변형예에 따른 고체 촬상 장치를 설명하기 위한 도면이고, 각 (a)은 반도체 기판만을 뽑아내어 도시한 설명도이고, 각 (b)은 층간 절연막만을 뽑아내어 도시한 설명도이다.
p형 및 n형의 각 도전형은, 상술한 것과는 반대로 되도록 바뀌어도 좋다.
본 발명은 CMOS 이미지 센서 등의, 포토 다이오드를 수광부로 하는 이미지 센서에도 적용할 수 있다.
[산업상의 이용 가능성]
본 발명은 CCD 이미지 센서 또는 CMOS 이미지 센서 등의 고체 촬상 장치에 이용할 수 있다.
1: 고체 촬상 장치, 3: 광감응 영역,
20: 반도체 기판, 20a, 20b: 주면,
31: n형 반도체 영역, 43: 산화막,
61: 층간 절연막, 61a, 61b: 주면.

Claims (3)

  1. 서로 대향하는 제1 주면(主面)과 제2 주면을 가지고, 상기 제1 주면측에 복수의 광감응 영역이 마련된 반도체 기판과,
    서로 대향하는 제3 주면과 제4 주면을 가지고, 상기 제3 주면이 상기 반도체 기판의 광입사면인 상기 제1 주면과 대향하도록 상기 반도체 기판상에 배치된 반사 방지막인 절연막을 구비하고,
    상기 반도체 기판의 상기 제1 주면에 있어서의 각 상기 광감응 영역에 대응하는 영역의, 상기 반도체 기판의 두께 방향에 평행한 단면이, 요곡선과 철곡선이 교호(交互)로 연속해서 이루어진 파형 모양이고,
    상기 절연막의 상기 제3 주면에 있어서의 각 상기 광감응 영역에 대응하는 영역의, 상기 절연막의 두께 방향에 평행한 단면이, 상기 제1 주면에 대응하여 요곡선과 철곡선이 교호로 연속해서 이루어진 파형 모양이고,
    상기 절연막의 상기 제4 주면이 평탄한 고체 촬상 장치.
  2. 청구항 1에 있어서,
    상기 절연막은 산화막을 통해서 상기 반도체 기판상에 배치되어 있는 고체 촬상 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 기판에는, 상기 반도체 기판과 다른 도전형을 가지는 복수의 반도체 영역이 상기 제1 주면측에 배치되어 있고,
    각 상기 광감응 영역은, 상기 반도체 기판과 상기 반도체 영역으로 형성되는 pn 접합에 의해 구성되어 있는 고체 촬상 장치.
KR1020197037881A 2012-06-18 2013-03-01 고체 촬상 장치 KR20190143493A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012137110A JP6054069B2 (ja) 2012-06-18 2012-06-18 固体撮像装置
JPJP-P-2012-137110 2012-06-18
PCT/JP2013/055705 WO2013190864A1 (ja) 2012-06-18 2013-03-01 固体撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147032926A Division KR20150032829A (ko) 2012-06-18 2013-03-01 고체 촬상 장치

Publications (1)

Publication Number Publication Date
KR20190143493A true KR20190143493A (ko) 2019-12-30

Family

ID=49768474

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197037881A KR20190143493A (ko) 2012-06-18 2013-03-01 고체 촬상 장치
KR1020147032926A KR20150032829A (ko) 2012-06-18 2013-03-01 고체 촬상 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147032926A KR20150032829A (ko) 2012-06-18 2013-03-01 고체 촬상 장치

Country Status (7)

Country Link
US (1) US9559132B2 (ko)
EP (1) EP2863437B1 (ko)
JP (1) JP6054069B2 (ko)
KR (2) KR20190143493A (ko)
CN (1) CN104508819B (ko)
TW (1) TWI622162B (ko)
WO (1) WO2013190864A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6306989B2 (ja) 2014-09-09 2018-04-04 浜松ホトニクス株式会社 裏面入射型固体撮像装置
CN110676271B (zh) * 2016-01-21 2022-11-18 索尼公司 光探测器件
CN108701734B (zh) * 2016-02-25 2021-12-10 松下知识产权经营株式会社 太阳能电池组件
US10553733B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
US10205037B2 (en) * 2017-06-09 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Photodiode device and manufacturing method thereof
WO2019023638A1 (en) 2017-07-27 2019-01-31 CEM Corporation, Lucidity Division GAS-PLATED CHROMATOGRAPHIC DEVICE WITH INPUT COATING POSITIONING SYSTEM AND COLUMN AND METHOD OF USE THEREOF
CN108346674B (zh) * 2018-01-30 2019-01-18 武汉新芯集成电路制造有限公司 半导体硅晶片的制备方法、硅晶片及图像传感器
JP7089931B2 (ja) * 2018-04-16 2022-06-23 浜松ホトニクス株式会社 裏面入射型半導体光検出素子の製造方法
JP7251946B2 (ja) * 2018-10-31 2023-04-04 浜松ホトニクス株式会社 固体撮像装置
EP3671837B1 (en) 2018-12-21 2023-11-29 ams Sensors Belgium BVBA Pixel of a semiconductor image sensor and method of manufacturing a pixel
US11961854B2 (en) 2020-12-29 2024-04-16 Sywe Neng Lee Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526308B2 (ja) 1993-02-18 2004-05-10 株式会社日立製作所 受光素子
JP2001007380A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4442157B2 (ja) * 2003-08-20 2010-03-31 ソニー株式会社 光電変換装置及び固体撮像装置
JP2008135564A (ja) 2006-11-28 2008-06-12 Hamamatsu Photonics Kk フォトダイオード
JP2009302319A (ja) * 2008-06-13 2009-12-24 Rohm Co Ltd 分光機能を有する光電変換素子およびこれを用いたイメージセンサー
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
JP5394791B2 (ja) * 2009-03-27 2014-01-22 浜松ホトニクス株式会社 裏面入射型固体撮像素子
WO2011024577A1 (ja) * 2009-08-25 2011-03-03 シャープ株式会社 光センサ、半導体装置、及び液晶パネル
JP2011124522A (ja) 2009-12-14 2011-06-23 Canon Inc 光電変換装置

Also Published As

Publication number Publication date
EP2863437A4 (en) 2016-03-02
TWI622162B (zh) 2018-04-21
JP2014003140A (ja) 2014-01-09
JP6054069B2 (ja) 2016-12-27
WO2013190864A1 (ja) 2013-12-27
CN104508819A (zh) 2015-04-08
EP2863437B1 (en) 2019-04-24
CN104508819B (zh) 2017-12-29
KR20150032829A (ko) 2015-03-30
EP2863437A1 (en) 2015-04-22
TW201401496A (zh) 2014-01-01
US9559132B2 (en) 2017-01-31
US20150155314A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
KR20190143493A (ko) 고체 촬상 장치
KR101688249B1 (ko) 이면 입사형 고체 촬상 소자
TW201916335A (zh) 半導體影像感測器
CN110729314A (zh) 光学感测装置
US12021098B2 (en) Image sensor
US8471301B2 (en) Photoelectric conversion device having embedded recess regions arranged in light-receiving surface
JP5157161B2 (ja) フォトセンサ
US8445983B2 (en) Semiconductor device for performing photoelectric conversion
CN109560093B (zh) 半导体图像传感器
JP6306989B2 (ja) 裏面入射型固体撮像装置
EP3490000B1 (en) Near-infrared photodetector semiconductor device
US20220085084A1 (en) Pixel with an improved quantum efficiency
KR20220129011A (ko) 이면 입사형 고체 촬상 장치의 제조 방법
KR20220132978A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101001264; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210518

Effective date: 20220314