KR20190138630A - 반도체 디바이스들을 테스트하기 위한 장치 및 방법 - Google Patents

반도체 디바이스들을 테스트하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20190138630A
KR20190138630A KR1020197022744A KR20197022744A KR20190138630A KR 20190138630 A KR20190138630 A KR 20190138630A KR 1020197022744 A KR1020197022744 A KR 1020197022744A KR 20197022744 A KR20197022744 A KR 20197022744A KR 20190138630 A KR20190138630 A KR 20190138630A
Authority
KR
South Korea
Prior art keywords
wafer
alignment
assembly
test
handling
Prior art date
Application number
KR1020197022744A
Other languages
English (en)
Inventor
크리스찬 오. 코조크네아누
루시안 슈르투
Original Assignee
테스트메트릭스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테스트메트릭스, 인코포레이티드 filed Critical 테스트메트릭스, 인코포레이티드
Publication of KR20190138630A publication Critical patent/KR20190138630A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Robotics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 멀티사이트 병렬 웨이퍼 테스터에 관한 것이고, 멀티사이트 병렬 웨이퍼 테스터는 고정 웨이퍼 테스트 사이트들의 어레이; 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP(wafer front opening unified pod) 및 웨이퍼 카메라 어셈블리를 유지하는 단일 모바일 웨이퍼 핸들링 및 정렬 캐리지; 및 각각의 테스트 사이트로 또는 이로부터 웨이퍼 핸들링 및 정렬 캐리지를 이동시키는 로봇을 갖는다. 각각의 테스트 사이트는 웨이퍼 프로브 카드 어셈블리 및 플로팅 척을 포함한다. 웨이퍼들은 전방 개방 FOUP로부터, 웨이퍼들이 웨이퍼 핸들링 및 정렬 어셈블리에 의해 회수되는 웨이퍼 버퍼 FOUP로 로딩된다. 로봇은 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP 및 웨이퍼 카메라 어셈블리를 주어진 테스트 사이트의 전방 및 내부에 포지셔닝하고, 테스트 사이트 내부에서 프로브 카드와 테스트될 웨이퍼를 정렬시킨다.

Description

반도체 디바이스들을 테스트하기 위한 장치 및 방법
[0001] 본 발명은 본 발명의 다양한 실시예들에서 일반적으로 반도체 웨이퍼들과 같은 반도체 디바이스들을 테스트하기 위한 장비, 및 그러한 테스트를 위한 방법들에 관한 것이다. 특히, 본 발명은 본 발명의 다양한 실시예들에서 다수의 반도체 웨이퍼들을 동시에 테스트하기 위한 멀티사이트 병렬 테스터(multisite parallel tester)에 관한 것이다.
[0002] 반도체 웨이퍼들 상의 집적 회로들은 전형적으로 다이 패키징 전에 기능적 결함들에 대해 테스트된다. 그러한 테스트를 가능한 효율적이고 경제적으로 수행하는 것이 바람직하다. 따라서, 반도체 웨이퍼들의 효율적이고 경제적인 테스트를 제공하는 테스트 장비에 대한 필요성이 있다.
[0003] 일반적으로, 본 발명은 비용 효율적인 멀티사이트 병렬 웨이퍼 테스터이고, 멀티사이트 병렬 웨이퍼 테스터는 고정 웨이퍼 테스트 사이트들의 어레이; 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP(wafer front opening unified pod) 및 웨이퍼 카메라 어셈블리를 유지하는 단일 모바일 웨이퍼 핸들링 및 정렬 캐리지(single mobile wafer handling and alignment carriage); 및 각각의 테스트 사이트로 또는 이로부터 웨이퍼 핸들링 및 정렬 캐리지를 이동시키는 로봇을 갖는다. 각각의 테스트 사이트는 웨이퍼 프로브 카드 어셈블리 및 플로팅 척(floating chuck)을 포함한다. 사용 시에, 웨이퍼들은 전방 개방 FOUP로부터, 웨이퍼들이 웨이퍼 핸들링 및 정렬 어셈블리에 의해 회수되는 웨이퍼 버퍼 FOUP로 로딩된다. 로봇은 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP 및 웨이퍼 카메라 어셈블리를 주어진 테스트 사이트의 전방 및 내부에 포지셔닝하고, 플로팅 척을 사용하여 테스트 사이트 내부에서 프로브 카드와 테스트될 웨이퍼를 정렬시킨다. 이어서, 테스트가 시작되고, 일단 완료되면, 웨이퍼가 회수될 수 있다. 다음의 설명은 주어진 웨이퍼를 정렬시키고 테스트하는 데 사용되는 방법들 및 테스터의 다양한 컴포넌트들에 관한 부가적인 세부사항들을 제공한다.
[0004] 일 실시예에서, 테스터가 테스트 사이트들의 2차원 어레이에 걸쳐 단일 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP 및 웨이퍼 카메라 어셈블리를 레버리지(leverage)하는 것이 인지되어야 한다. 일 실시예에서, 테스터는 4개의 모듈러 랙들(modular racks)에 의해 제공되는 32개의 테스트 사이트들의 4 × 8 어레이로 구성되며, 각각은 최상부에서 최하부로 8개의 테스트 사이트들을 포함한다. 그러나, 다른 구성들이 가능하다는 것이 인지되어야 한다. 단일 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP 및 웨이퍼 카메라 어셈블리의 레버리징은, 각각의 개별 테스트 사이트를 서비스하기 위한 포지션에 어셈블리를 배치하기 위해 카테시안 랙 로봇(Cartesian rack robot)을 사용하여 이동될 수 있는 모바일 설계에 의해 달성된다. 따라서, 웨이퍼는 각각의 테스트 사이트 내부에 자동으로 정렬되며, 테스트 사이트들의 전체 어레이는 웨이퍼들을 병렬로 테스트할 수 있고, 테스트 사이트들은 웨이퍼를 정렬시키고 유지하는 데 사용되는 프로브 카드 어셈블리 및 플로팅 척만을 포함한다. 프로브 카드는 자신의 후면에 장착된 큰 복수의 높은 자원 게이트 어레이들을 갖는다. 이러한 게이트 어레이들은, 웨이퍼를 추가 테스트 사이트로 이동시킬 필요없이, 하나의 터치다운(touchdown)으로 많은 웨이퍼들이 테스트될 수 있게 하는 테스트 엔진들을 포함하지만, 테스터가 다수의 터치다운 애플리케이션에서도 물론 사용될 수 있다는 것이 인지되어야 한다. 따라서, 본 발명은, 웨이퍼 상의 모든 다이가 하나의 터치다운으로 테스트되어, 또는 다수의 터치다운들을 사용함으로써, 다수의 웨이퍼들을 병렬로 테스트하는 비용 효과적인 방법이다. 높은 다이 카운트 웨이퍼들 또는 높은 핀아웃 다이들의 경우들에, 웨이퍼는 여전히 다수의 터치다운으로 테스트될 필요가 있지만, 본 발명의 다수의 테스트 사이트들은 다른 솔루션들과 비교하여 이러한 요건을 비용 효율적으로 만든다.
[0005] 일 실시예에서, 웨이퍼 프로브 카드 어셈블리는 다단계 시일(multistage seal)을 포함하고, 진공 테스트 챔버를 생성하기 위해 플로팅 척과 결합된다. 프로브 카드는 최소 지연 테스트 엔진들과 디바이스-제한 테스트 시간 능력들을 통합한다. 프로브 카드 후면측에 장착된 회선형 보강 구조(convoluted stiffener structure) ― 이는 또한 프로브 카드 후면 상의 모든 테스트 엔진들의 장착을 금지하게 할 것임 ― 를 통해 응력 제거를 수행할 필요없이, 프로브 카드 접촉기 스프링들을 압축하기 위해 진공을 사용함으로써 대부분의 비용 절감이 또한 달성된다.
[0006] 도 1은 본 발명의 일 실시예에 따른 테스터의 정면도를 예시한다.
[0007] 도 2는 본 발명의 일 실시예에 따른 도 1의 테스터의 측면도를 예시한다.
[0008] 도 3은 본 발명의 일 실시예에 따른 도 1의 테스터 내의 테스트 사이트들의 어레이의 정면도를 예시한다.
[0009] 도 4는 본 발명의 일 실시예에 따른 도 3의 테스터 내의 테스트 사이트들의 어레이의 배면도를 예시한다.
[0010] 도 5는 본 발명의 일 실시예에 따른 프로브 카드 어셈블리 및 플로팅 척을 예시한다.
[0011] 도 6은 본 발명의 일 실시예에 따른, 웨이퍼 핸들링 및 정렬 캐리지를 하나의 테스트 사이트로부터 다른 테스트 사이트로 이동시키기 위한 카테시안 로봇을 예시한다.
[0012] 도 7-9는 본 발명의 일 실시예에 따른 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 어셈블리들의 다양한 뷰들을 예시한다.
[0013] 도 10은 본 발명의 일 실시예에 따른 웨이퍼 정렬 어셈블리의 평면도를 예시한다.
[0014] 도 11은 본 발명의 일 실시예에 따른 웨이퍼 정렬 어셈블리의 측면도를 예시한다.
[0015] 도 12는 본 발명의 일 실시예에 따른 웨이퍼 정렬 어셈블리의 다른 측면도를 예시한다.
[0016] 도 13은 본 발명의 일 실시예에 따른 프로브 카드 어셈블리의 평면도를 예시한다.
[0017] 도 14는 본 발명의 다른 실시예에 따른 플로팅 척을 예시한다.
[0018] 도 15는 도 14의 플로팅 척의 하부 사시도를 예시한다.
[0019] 본 발명은 첨부된 도면들을 참조하여 아래에 더 상세히 설명된다. 본 발명이 특정 실시예들과 관련하여 설명될 것이지만, 본 발명이 대안들, 수정들 및 등가물들을 포함한다는 것이 이해되어야 한다. 따라서, 몇몇의 실시예들이 (예컨대, "바람직하게", "예컨대" 또는 "하나의 실시예에서"라는 용어들을 사용하여) 설명되지만, 이 설명이 제한적으로 또는 본 발명의 실시예들만을 제시하는 것으로 보여지지 않아야 하는데, 왜냐하면 본 발명이 본 설명에 구체적으로 언급되지 않은 다른 실시예들을 포함한다는 점에서 다음의 설명은 예시적이다. 또한, 본 설명 전반에 걸쳐 "발명", "본 발명", "실시예"라는 용어들 및 유사한 용어들이 광범위하게 사용되며, 본 발명이 설명된 임의의 특정 양상을 요구하거나 이에 제한되는 것을 의미하거나 또는 그러한 설명이 본 발명이 실시되거나 사용되는 유일한 방식이라는 것을 의미하도록 의도되지 않는다.
[0020] 일반적으로, 본 발명은 비용 효율적인 멀티사이트 병렬 웨이퍼 테스터이고, 멀티사이트 병렬 웨이퍼 테스터는 고정 웨이퍼 테스트 사이트들의 어레이; 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP(wafer front opening unified pod) 및 웨이퍼 카메라 어셈블리를 유지하는 단일 모바일 웨이퍼 핸들링 및 정렬 캐리지; 및 각각의 테스트 사이트로 또는 이로부터 웨이퍼 핸들링 및 정렬 캐리지를 이동시키는 로봇을 갖는다. 각각의 테스트 사이트는 웨이퍼 프로브 카드 어셈블리 및 플로팅 척을 포함한다. 사용 시에, 웨이퍼들은 전방 개방 FOUP로부터, 웨이퍼들이 웨이퍼 핸들링 및 정렬 어셈블리에 의해 회수되는 웨이퍼 버퍼 FOUP로 로딩된다. 로봇은 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP 및 웨이퍼 카메라 어셈블리를 주어진 테스트 사이트의 전방 및 내부에 포지셔닝하고, 플로팅 척을 사용하여 테스트 사이트 내부에서 프로브 카드와 테스트될 웨이퍼를 정렬시킨다. 이어서, 테스트가 시작되고, 일단 완료되면, 웨이퍼가 회수될 수 있다. 다음의 설명은 주어진 웨이퍼를 정렬시키고 테스트하는 데 사용되는 방법들 및 테스터의 다양한 컴포넌트들에 관한 부가적인 세부사항들을 제공한다.
[0021] 일 실시예에서, 테스터가 테스트 사이트들의 2차원 어레이에 걸쳐 단일 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 웨이퍼 핸들링 로봇, 웨이퍼 회전 사전-정렬 어셈블리, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP 및 웨이퍼 카메라 어셈블리를 레버리지하는 것이 인지되어야 한다. 일 실시예에서, 테스터는 4개의 모듈러 랙들에 의해 제공되는 32개의 테스트 사이트들의 4 × 8 어레이로 구성되며, 각각은 최상부에서 최하부로 8개의 테스트 사이트들을 포함한다. 그러나, 다른 구성들이 가능하다는 것이 인지되어야 한다. 단일 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 웨이퍼 핸들링 로봇, 웨이퍼 정렬 어셈블리, 웨이퍼 FOUP 및 웨이퍼 카메라 어셈블리의 레버리징은, 각각의 개별 테스트 사이트를 서비스하기 위한 포지션에 어셈블리를 배치하기 위해 카테시안 랙 로봇을 사용하여 이동될 수 있는 모바일 설계에 의해 달성된다. 따라서, 웨이퍼는 각각의 테스트 사이트 내부에 자동으로 정렬되며, 테스트 사이트들의 전체 어레이는 웨이퍼들을 병렬로 테스트할 수 있고, 테스트 사이트들은 웨이퍼를 정렬시키고 유지하는 데 사용되는 프로브 카드 어셈블리 및 플로팅 척만을 포함한다. 프로브 카드는 자신의 후면에 장착된 큰 복수의 높은 자원 게이트 어레이들을 갖는다. 이러한 게이트 어레이들은, 웨이퍼를 추가 테스트 사이트로 이동시킬 필요없이, 하나의 터치다운으로 많은 웨이퍼들이 테스트될 수 있게 하는 테스트 엔진들을 포함하지만, 테스터가 다수의 터치다운 애플리케이션에서도 물론 사용될 수 있다는 것이 인지되어야 한다. 높은 다이 카운트 웨이퍼들 또는 높은 핀아웃 다이들의 경우들에, 웨이퍼는 여전히 다수의 터치다운으로 테스트될 필요가 있지만, 본 발명의 다수의 테스트 사이트들은 다른 솔루션들과 비교하여 이러한 요건을 비용 효율적으로 만든다.
[0022] 도 1은 본 발명의 일 실시예에 따른 테스터의 정면도를 예시한다. 도시된 바와 같이, 테스터는 기본적으로 테스팅을 위해 웨이퍼를 각각 수용할 수 있는 테스트 사이트들의 어레이를 포함하는 캐비닛(cabinet)이다. 일 실시예에서, 테스트 사이트들의 어레이는, 테스트를 위해 웨이퍼를 각각 수용할 수 있는, 최상부에서 최하부로 8개의 테스트 사이트들을 유지하는 4개의 모듈러 랙들의 세트로 조직된다. 캐비닛은 도시된 도어들을 통해 각각의 테스트 사이트에 대한 액세스를 제공한다. 테스터 제어 스테이션은 또한 테스트 사이트들에 인접하게 위치된다.
[0023] 도 2는 본 발명의 일 실시예에 따른 도 1의 테스터의 측면도를 예시한다. 도시된 바와 같이, 테스터 내로 웨이퍼들을 로딩하기 위해, 한 세트의 FOUP(front opening unified pods)(1)를 위한 홀딩 장소가 제공된다.
[0024] 도 3은 본 발명의 일 실시예에 따른 도 1의 테스터 내의 테스트 사이트들의 어레이의 정면도를 예시한다. 도시된 바와 같이, 테스트 사이트들의 어레이는 일련의 개별 웨이퍼 테스트 랙들(2)이며, 이들 각각은 개별 테스트 사이트들(3)의 칼럼(column)을 갖는다. 도시된 바와 같이, 8개의 테스트 사이트들의 칼럼을 각각 갖는 4개의 모듈러 테스트 랙들(1)이 있다. 테스터가 일부 실시예들에서 다양한 수의 랙들을 포함할 수 있고, 각각의 랙이 다양한 수의 테스트 사이트들을 포함할 수 있음이 인지되어야 한다. 일부 실시예에서, 테스터는, 주어진 수의 테스트 사이트들의 칼럼을 각각 갖는 1, 2, 3 또는 4개의 랙들을 포함할 수 있다. 또한, 도시된 바와 같이, 각각의 테스트 사이트(3)는 테스트 사이트에 삽입된 각각의 웨이퍼를 테스트하기 위한 프로브 카드 어셈블리(4)를 포함한다. 각각의 테스트 사이트는 또한 플로팅 척(8)(도 5와 관련하여 도시되고 아래에 설명됨)을 포함한다.
[0025] 도 4는 본 발명의 일 실시예에 따른 도 3의 테스터 내의 테스트 사이트들의 어레이의 후면도를 예시한다. 도시된 바와 같이, 대응하는 프로브 카드(25)(도 13 참조)를 제어하는, 각각의 테스트 사이트에 대한 테스트 사이트 제어기 어셈블리(5)는, 테스터 캐비닛 뒤에서 액세스 가능한 테스트 사이트 제어기 어셈블리로부터, 테스터 캐비닛의 전방에서 액세스 가능한 테스트 사이트를 분리하는 패널 뒤에 위치된다.
[0026] 도 5는 본 발명의 일 실시예에 따른 프로브 카드 어셈블리 및 플로팅 척을 예시한다. 언급된 바와 같이, 각각의 테스트 사이트는 프로브 카드 어셈블리(4) 및 플로팅 척(8)을 포함한다. 플로팅 척(8)은 프로브 카드 어셈블리(4) 아래에, 구체적으로 프로브 카드 접촉기(7) 아래에 배치된다. 사용 시에, 테스트될 웨이퍼는 플로팅 척(8)의 최상부에 배치될 것이다. 아래에 설명되는 바와 같이, 일단 적절히 정렬되면, 플로팅 척(8)은, 웨이퍼가 프로브 카드 접촉기(7)에 의해 맞물리게 될 수 있도록, 프로브 카드 어셈블리(4)와 접촉하게 될 것이다. 따라서, 플로팅 척(4)이 X-Y 방향들 및 Z 또는 수직 방향을 포함하여 임의의 방향으로 자유롭게 이동될 뿐만 아니라 회전될 수 있어, 자신이 웨이퍼 정렬 어셈블리(15)(도 8 참조)에 의해 캡처될 수 있게 할 수 있고, 여기서 웨이퍼 정렬 어셈블리는 테스트되고, 웨이퍼와 함께, 프로브 카드 접촉기(7)와 정렬될 웨이퍼를 수용한다는 것이 인지되어야 한다. 플로팅 척(8)이 또한 이중 진공 척이고, 최상부측 진공이 테스트를 위해 웨이퍼를 적소에 고정시키는 데 사용되며, 최하부측 진공이 웨이퍼 정렬 프로세스의 지속기간 동안 웨이퍼 정렬 어셈블리(15)에 자신을 래칭하는 데 사용된다는 것(도 8 참조)이 인지되어야 한다. 이러한 피처들은 플로팅 척(8)이, 웨이퍼와 함께, 프로브 카드 접촉기(7)와 정확하게 정렬될 수 있게 한다.
[0027] 도 6은 본 발명의 일 실시예에 따른, 웨이퍼 핸들링 및 정렬 캐리지를 하나의 테스트 사이트로부터 다른 테스트 사이트로 이동시키기 위한 카테시안 로봇을 예시한다. 테스트 랙들(2)은 측면으로부터 도시되고, 단일 카테시안 랙 로봇(10)은 테스트 랙들(2)의 전방에 장착되어, 테스트 사이트들(3)이 카테시안 랙 로봇(10)에 의해 액세스될 수 있다. 카테시안 랙 로봇(10)은 하나의 테스트 사이트로부터 다른 테스트 사이트로 웨이퍼 핸들링 및 정렬 캐리지(9)(테스트 랙들(2)의 최상부에 도시됨)를 이동 키는 데 사용된다. 웨이퍼 핸들링 및 정렬 캐리지(9)가, 도 7-9와 관련하여 추가로 설명되는 웨이퍼 핸들링 로봇(11), 웨이퍼 회전 사전-정렬 어셈블리(12), 웨이퍼 정렬 어셈블리(15), 웨이퍼 FOUP(14) 및 웨이퍼 카메라 어셈블리(13)를 유지한다는 것이 인지되어야 한다. 웨이퍼 핸들링 및 정렬 캐리지(9) 및 연관된 웨이퍼 핸들링 로봇(11), 웨이퍼 회전 사전-정렬 어셈블리(12), 웨이퍼 정렬 어셈블리(15), 웨이퍼 FOUP(14) 및 웨이퍼 카메라 어셈블리(13)는 일반적으로 각각의 테스트 사이트로 그리고 이로부터 웨이퍼들의 이동을 가능하게 하고, 프로브 카드 접촉기(7)와의 후속 정렬을 위해 플로팅 척(8) 상에 웨이퍼를 정렬시키는 데 사용된다. 카테시안 랙 로봇(10)이, 연관된 웨이퍼 핸들링 로봇(11), 웨이퍼 회전 사전-정렬 어셈블리(12), 웨이퍼 정렬 어셈블리(15), 웨이퍼 FOUP(14) 및 웨이퍼 카메라 어셈블리(13)와 함께, 웨이퍼 핸들링 및 정렬 캐리지(9)를 임의의 주어진 테스트 사이트로부터 임의의 다른 테스트 사이트로 원하는 대로 이동시킬 수 있다는 것이 인지되어야 한다. 카테시안 랙 로봇(10)은, 수행되는 테스트에 기반하여 원하는 대로 또는 필요할 때 웨이퍼를 배치 및 회수하기 위해, 웨이퍼 핸들링 및 정렬 캐리지(9)를 임의의 주어진 테스트 사이트로 그리고 이로부터 이동시키도록 컴퓨터 제어될 수 있다. 따라서, 이러한 실시예에서, 연관된 웨이퍼 핸들링 로봇(11), 웨이퍼 회전 사전-정렬 어셈블리(12), 웨이퍼 정렬 어셈블리(15), 웨이퍼 FOUP(14) 및 웨이퍼 카메라 어셈블리(13)와 함께 단지 하나의 웨이퍼 핸들링 및 정렬 캐리지가 테스트 사이트들의 전체 어레이에 사용되며, 카테시안 랙 로봇(10)이 웨이퍼 핸들링 및 정렬 캐리지(9)를 필요할 때 하나의 테스트 사이트로부터 또 다른 테스트 사이트로 이동시킨다는 것이 인지되어야 한다.
[0028] 도 7-9는 본 발명의 일 실시예에 따른 웨이퍼 핸들링 및 정렬 캐리지 및 연관된 어셈블리들의 컴포넌트들의 다양한 뷰들을 예시한다. 도 7-9 각각은 웨이퍼 버퍼 FOUP 어셈블리(11) 및 웨이퍼 회전 사전-정렬 어셈블리(12)를 도시한다. 자신의 홈 포지션에서, 웨이퍼 핸들링 로봇(11)은 최대 24개의 웨이퍼들을 입력/출력 FOUP들(1) 중 하나로부터 웨이퍼 버퍼 FOUP(14)로 로딩한다. 이어서, 웨이퍼 핸들링 로봇(11)은 웨이퍼 버퍼 FOUP(14)로부터의 웨이퍼를 웨이퍼 회전 사전-정렬 어셈블리(12) 상에 배치할 것이다. 일단 웨이퍼 회전 사전-정렬 어셈블리(12)가 웨이퍼를 수용하면, 이는 웨이퍼의 회전 정렬로 진행될 것이다.
[0029] 이어서, 카테시안 랙 로봇(10)은 제1 이용 가능한 테스트 사이트로 이동될 것이고, 웨이퍼 핸들링 및 정렬 캐리지(9)를 그 테스트 사이트 전방에 도킹시킬 것이다. 이어서, 2개의 웨이퍼 정렬 모듈들(19, 20)을 갖는 웨이퍼 정렬 어셈블리(15)는, 테스트 사이트 내의 프로브 카드와 웨이퍼를 궁극적으로 정렬시키도록, 웨이퍼 정렬을 수행하기 위해 테스트 사이트 내부에 삽입될 것이다. 동시에, 웨이퍼 카메라 어셈블리(13)(또한 도 12 참조)는 플로팅 척(8)과 프로브 카드 어셈블리(4) 사이의 테스트 사이트 내부에 삽입될 것이다. (도 11은 웨이퍼 정렬 어셈블리(15), 웨이퍼 카메라 어셈블리(13) 및 플로팅 척(8)의 상대적인 포지션들을 예시하며, 이 지점에서 이들 컴포넌트들 모두가 주어진 테스트 사이트 내에 포지셔닝된다는 것이 주목됨).
[0030] 필요한 웨이퍼 정렬 자원들이 적소에 있는 경우에, 웨이퍼 회전 사전-정렬 어셈블리(12) 상의 웨이퍼, 또는 미리 정렬된 웨이퍼는 웨이퍼 핸들링 로봇(11)에 의해 웨이퍼 회전 사전-정렬 어셈블리(12)로부터 플로팅 척(8) 위의 포지션으로 이동될 것이다. 그 후에, 제1 웨이퍼 정렬 모듈(WAM1)(19)의 Z(수직) 스테이지는 플로팅 척(8)과 접촉하는 웨이퍼 정렬 어셈블리(15)의 최상부 접촉 플랫폼을 배치하도록 활성화된다. 다시 말해서, 웨이퍼 정렬 어셈블리(15)는 플로팅 척(8)의 최하부와 만나도록 수직 방향으로 위로 이동된다. 일단 적소에 있다면, 플로팅 척 정렬 어셈블리 진공은 플로팅 척(8)을, 웨이퍼를 플로팅 척(8) 위에 배치하는 웨이퍼 정렬 어셈블리(15)에 래치하도록 턴 온된다.
[0031] 도 8을 참조하면, 3개의 웨이퍼 카메라들(16)은 웨이퍼 카메라 어셈블리(13) 상에 장착된다. 일단 플로팅 척(8)이 웨이퍼 정렬 어셈블리(15)에 의해 고정(hold captive)되면, 웨이퍼 카메라(16)는, 플로팅 척(8)이 테스트될 웨이퍼 아래에서 중심에 위치되도록, 플로팅 척(8)의 광학 정렬을 허용할, 플로팅 척(8) 상의 마커들 및 웨이퍼의 에지들로부터 이미지들을 공급할 것이다. 웨이퍼 아래의 플로팅 척(8)의 정렬 후에, 웨이퍼 핸들링 로봇(11)은 플로팅 척(8) 위로 웨이퍼를 하강시키고, 플로팅 척(8)의 웨이퍼와의 정렬이 모니터링되는 동안, 플로팅 척 웨이퍼 진공은, 웨이퍼를 플로팅 척(8)의 상부의 적소에 고정시키기 위해 턴 온될 것이다.
[0032] 웨이퍼가 플로팅 척(8)의 최상부에서 단단히 적소에 있다면, 웨이퍼 카메라(16)는 웨이퍼 노치(notch) 및 웨이퍼 외곽점들(outline points)의 이미지들을 +/- 35도로 공급하며, 상이한 각도들이 선택될 수 있다는 것이 주목된다. 동시에, 웨이퍼 카메라 어셈블리(13) 상에 또한 장착되고 더 큰 직경에 대해 동일한 +/- 35도로 방사상으로 배치된 2개의 부가적인 카메라들(17)은, 웨이퍼 카메라 어셈블리(13) 상의 이들 2개의 부가적인 웨이퍼 카메라들(17)과, 웨이퍼 정렬 어셈블리 중심(홈 포지션)으로부터 동일한 거리 및 동일한 각도로, 웨이퍼 정렬 어셈블리(15)(도 12 참조)의 웨이퍼 정렬 베이스 플레이트(23) 상에 장착된 정렬 레티클들(AR2 및 AR3)(22)(도 11 참조)의 이미지들을 공급한다. 광학 정렬 정보를 프로세싱하는 것은 웨이퍼 정렬 어셈블리(15)의 웨이퍼 정렬 베이스 플레이트(23)와 정렬되어 중심에 웨이퍼를 배치할 것이다.
[0033] 이 지점에서, 웨이퍼 정렬 어셈블리(15)(도 9 참조)의 최상부에 장착된 제2 웨이퍼 정렬 모듈인 압전-기반 웨이퍼 정렬 모듈(20)을 사용하는 초고해상도 정렬 프로세스가 시작될 것이다. 이러한 프로세스는, 압전-기반 정렬 모듈(20) 없이 달리 달성되는 정밀도보다 최대 3배 더 높은 정밀도로 정렬을 수행하기 위해 위에 언급된 동일한 카메라들을 사용할 것이다. 정렬은 회전 포지션뿐만 아니라 X 및 Y 방향들 각각에 대해 수행될 것이다.
[0034] 그 후에, 웨이퍼 정렬 어셈블리(15)의 웨이퍼 정렬 어셈블리 팩토리 X/Y/회전 오프셋들이 적용된다. 오프셋들의 적용은 웨이퍼 정렬 어셈블리 모듈(119) 및 웨이퍼 정렬 어셈블리 모듈(220) 모두를 수반한다. (웨이퍼 정렬 어셈블리 팩토리 X/Y/회전 오프셋들은, 웨이퍼 정렬 어셈블리(15)가 제조될 때 생성된다. 제조 어셈블리 프로세스 후에, 웨이퍼 정렬 어셈블리(15)는, 정렬 어셈블리 레티클들(22)에 관련하여, 정렬 어셈블리 모듈(119)의 최상부에 장착된 웨이퍼 정렬 어셈블리 모듈(220)의 X/Y/회전 오프셋들을 측정하기 위해, 고정밀 광학 측정 시스템 상에 설치된다(도 11 참조). 이어서, 이러한 오프셋들은 웨이퍼 정렬 프로세스들 동안에 나중에 사용하기 위해 웨이퍼 정렬 어셈블리 제어기에 전자적으로 저장된다.)
[0035] 다음에, 프로브 카드 어셈블리(4)의 팩토리 Z/Y/회전 오프셋들이 적용된다. 오프셋들의 적용은 정렬 어셈블리 모듈(119) 및 웨이퍼 정렬 어셈블리 모듈(220) 둘 모두를 수반한다. (프로브 카드 어셈블리 팩토리 X/Y/회전 오프셋들은, 프로브 카드 어셈블리(4)가 제조될 때 생성된다. 제조 어셈블리 프로세스 후에, 프로브 카드 어셈블리(4)는, 프로브 카드 어셈블리 레티클들(reticles)(26)에 관련하여, 프로브 카드 어셈블리(4)의 X/Y/회전 오프셋들을 측정하기 위해 고정밀 광학 측정 시스템 상에 설치된다. 이어서, 이들 오프셋들은 웨이퍼 정렬 프로세스들 동안에 나중에 사용하기 위해 프로브 카드 제어기(24)에 전자적으로 저장된다.)
[0036] 도 10은 본 발명의 일 실시예에 따른 웨이퍼 정렬 어셈블리의 평면도를 예시한다. 도 11은 본 발명의 일 실시예에 따른 도 10의 웨이퍼 정렬 어셈블리의 측면도를 예시한다. 도 12는 본 발명의 일 실시예에 따른 웨이퍼 정렬 어셈블리의 다른 뷰를 예시한다. 도 13은 본 발명의 일 실시예에 따른 프로브 카드 어셈블리의 평면도를 예시한다.
[0037] 이 지점에서, 웨이퍼 카메라 어셈블리(13)는 플로팅 척(8) 상에 배치된 웨이퍼와 프로브 카드 어셈블리(4) 사이의 공간을 클리어(clear)하기 위해 자신의 홈 포지션으로 후퇴될 수 있다. 이어서, 플로팅 척(8) 상에 장착된 웨이퍼와 프로브 카드 어셈블리(4)의 정렬이 수행된다.
[0038] 도 12에 도시된 바와 같이, 4개의 정렬 어셈블리 카메라들(21)은 웨이퍼 정렬 어셈블리(15) 상에 장착된다(또한 도 10 참조). 이러한 4개의 카메라들(21)은, 도 13에 도시된 바와 같이, 프로브 카드 어셈블리(4)의 최하부측에 배치된 4개의 프로브 카드 레티클들(26)의 이미지들을 공급한다. 플로팅 척(8)은 캡쳐된 이미지들에 기반하여 정렬된다.
[0039] 이 지점에서, 압전-기반 초고해상도 정렬 프로세스는 제2 웨이퍼 정렬 어셈블리 모듈(220)을 사용하여 다시 시작될 것이다. 이러한 프로세스는, 최대 3배 더 높은 정밀도로 최종 정렬을 수행하기 위해 동일한 4개의 정렬 어셈블리 카메라들(21)을 사용할 것이다. 정렬은 회전 포지션뿐만 아니라 X 및 Y 방향들 각각에 대해 수행될 것이다.
[0040] 제1 웨이퍼 정렬 모듈(119)의 Z(수직) 스테이지는, 웨이퍼를 프로브 카드 접촉기(7)와 접촉시키고 플로팅 척(8)을 웨이퍼 프로브 카드 어셈블리 다중층 시일(6)과 접촉시키기 위해 다시 활성화된다(도 5 참조). 이러한 프로세스에 전반에 걸쳐, 정렬 어셈블리 카메라들(21)은, Z(수직) 움직임 동안에 발생된 임의의 오정렬을 정정하기 위해 4개의 프로브 카드 레티클들(26)과의 정렬을 계속해서 모니터링할 것이다.
[0041] 웨이퍼가 프로브 카드 접촉기 핀들(접촉 포지션)에 도달하면, 웨이퍼의 크기를 초과하여 연장되는 플로팅 척(8)의 외주 영역(outer perimeter area)은 프로브 카드 어셈블리 다중층 시일(6)과 접촉하게 될 것이다. 시일과 접촉점들의 마찰은, 웨이퍼를 정렬된 상태로 유지하는 것과 관련하여 영향을 주기 시작할 것이다. 이 지점에서, 테스트 챔버 진공이 턴 온되고, 이는 프로브 카드 접촉기(7)에 대해 웨이퍼를 가압하는 힘을 가하기 시작할 것이다. 그러나 Z(수직) 방향의 움직임은 결정된 거리에 대해 계속되며, 그 동안 이는 접촉기 핀을 압축하기 위해 진공과 함께 작동할 것이다. 접촉 포지션으로부터 주어진 거리에서, 제1 웨이퍼 정렬 모듈(119)의 Z 움직임은 정지될 것이고, 플로팅 척 정렬 어셈블리 진공은 웨이퍼 정렬 어셈블리(15)로부터 플로팅 척(8)을 풀기(disengage) 위해 턴 오프될 것이다.
[0042] 이어서, 웨이퍼의 전체 표면 상의 다이 접촉들을 검출하기 위해 웨이퍼 테스터 상에서 웨이퍼 다이 검출 루틴이 시작될 것이다. 테스트 포지션이 특정 테스트 사이트에 대해 예상되는 교정된 범위 내에 있을 때 그리고 모든 다이가 테스터에 의해 검출될 수 있거나, 테스트 챔버 진공이 잠기고 모니터링되면, 웨이퍼 테스트가 시작된다. 그러나, 테스트 포지션이 도달되거나, 최대 테스트 챔버 진공이 도달되거나, 최대 테스트 높이가 도달되고, 모든 다이가 다이 검출 루틴에 의해 검출되는 것이 아니면, 테스트가 시작되어야 하는지 또는 웨이퍼 접촉 루틴이 반복되어야 하는지에 관한 결정 및 판정이 이루어진다.
[0043] 테스트 시작 시에, 웨이퍼 정렬 어셈블리(15)는 웨이퍼 핸들링 및 정렬 캐리지(9) 상의 홈 포지션으로 복귀되고, 캐리지는 다른 테스트 사이트들을 서비스하기 위해 테스트 사이트에 의해 해제된다. 웨이퍼 테스트가 수행되는 시간 동안, 테스트 챔버 진공은 정확하게 모니터링되고, 플로팅 척(8)의 Z-이동 없음을 보장하기 위해 동일한 레벨로 유지된다. 웨이퍼 테스트 완료 시에, 웨이퍼 핸들링 및 정렬 캐리지(9)는 서비스를 위해 테스트 사이트로 복귀하도록 요청된다. 동시에, 플로팅 척(8)이 프로브 카드 어셈블리(4)로부터 풀릴 수 있게 하도록, 테스트 챔버 진공이 점진적으로 감소된다. 테스트 챔버 진공은 플로팅 척(8)이 테스트 종결 포지션 ― 여기서 플로팅 척이 웨이퍼 정렬 어셈블리(15)에 의해 픽업되고 웨이퍼 핸들링 로봇(11)에 의한 픽업을 위한 플로팅 척 홈 포지션으로 하강되기를 대기할 것임 ― 에서 안정화될 수 있게 하도록 최소 레벨까지 감소된다.
[0044] 도 14는 본 발명의 다른 실시예에 따른 플로팅 척을 예시한다. 플로팅 척(27)은 2개의 세트들의 이중 볼 조인트 댐퍼 어셈블리들(dual ball joint damper assemblies)(29)의 사용을 통해 프로브 카드 어셈블리 플레이트(28)에 부착된다. 각각의 이중 볼 조인트 댐퍼 어셈블리(29)는 각각의 단부에 볼 조인트들(31)을 갖는 2개의 댐퍼들(30)을 포함한다. 각각의 어셈블리(29)의 일 단부는 프로브 카드 어셈블리 플레이트(28)에 부착되고, 다른 단부는 플로팅 척(27)에 부착된다. 사용 시에, 이 실시예는, 예컨대, 롤러 가이드 및 공기 실린더들에 의해 지지되는 플로팅 척을 갖는 것과 비교하여, 플로팅 척의 더 부드러운 정렬을 허용한다. 맞물리지 않게 될 때, 플로팅 척(27)은 도시된 바와 같이 자신의 홈 포지션에 놓인다.
[0045] 도 15는 도 14의 플로팅 척의 최하부 사시도를 예시한다. 도시된 바와 같이, 플로팅 척(27)은, 각각의 단부에 2개의 댐퍼들(30) 및 볼 조인트들(31)을 각각 갖는 2개의 세트들의 이중 볼 조인트 댐퍼 어셈블리들(29)을 사용하여 프로브 카드 어셈블리 플레이트(28)에 부착된다.
[0046] 본 발명의 다양한 실시예들이 위에 설명되었다. 그러나, 대안적인 실시예들이 가능하고, 본 발명이 위에 설명된 특정 실시예들에 제한되지 않는다는 것이 인지되어야 한다.

Claims (1)

  1. 다수의 웨이퍼들을 병렬로 테스트하기 위한 디바이스로서,
    웨이퍼 테스트 사이트들 중 어느 하나 내에서 웨이퍼에 대한 적어도 하나의 테스트를 수행하기 위한 상기 웨이퍼 테스트 사이트들의 어레이;
    상기 웨이퍼 테스트 사이트들 중 어느 하나로의 그리고 이로부터의 웨이퍼의 이동을 가능하게 하기 위한 모바일 웨이퍼 핸들링 및 정렬 캐리지;
    상기 웨이퍼 테스트 사이트들 중 어느 하나의 내부에 상기 모바일 웨이퍼 핸들링 및 정렬 캐리지를 배치하기 위한 카테시안 로봇; 및
    상기 적어도 하나의 테스트를 제어하기 위한 웨이퍼 제어 유닛을 포함하는,
    다수의 웨이퍼들을 동시에 테스트하기 위한 디바이스.
KR1020197022744A 2017-01-08 2018-01-08 반도체 디바이스들을 테스트하기 위한 장치 및 방법 KR20190138630A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762443712P 2017-01-08 2017-01-08
US62/443,712 2017-01-08
PCT/US2018/012804 WO2018129460A1 (en) 2017-01-08 2018-01-08 Apparatus and methods for testing semiconductor devices

Publications (1)

Publication Number Publication Date
KR20190138630A true KR20190138630A (ko) 2019-12-13

Family

ID=62783193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022744A KR20190138630A (ko) 2017-01-08 2018-01-08 반도체 디바이스들을 테스트하기 위한 장치 및 방법

Country Status (5)

Country Link
US (2) US20180197762A1 (ko)
JP (2) JP7426073B2 (ko)
KR (1) KR20190138630A (ko)
CN (1) CN110692129B (ko)
WO (1) WO2018129460A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554601B (zh) * 2020-04-27 2021-12-28 上海果纳半导体技术有限公司 晶圆前端传送系统
KR20220014403A (ko) 2020-07-24 2022-02-07 삼성전자주식회사 반도체 패키지 테스트 시스템 및 이를 이용한 반도체 패키지 제조방법
KR102384776B1 (ko) * 2020-09-03 2022-04-08 한국생산기술연구원 멀티 프로버용 카트리지 얼라이너 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101138194B1 (ko) * 2007-06-29 2012-05-10 가부시키가이샤 어드밴티스트 시험 장치
JP5088167B2 (ja) * 2008-02-22 2012-12-05 東京エレクトロン株式会社 プローブ装置、プロービング方法及び記憶媒体
JP5338335B2 (ja) * 2008-08-13 2013-11-13 東京エレクトロン株式会社 搬送容器の開閉装置及びプローブ装置
JP4491513B1 (ja) * 2009-02-12 2010-06-30 株式会社アドバンテスト 半導体ウェハ試験装置
JP6001326B2 (ja) * 2012-05-23 2016-10-05 東京エレクトロン株式会社 プローブ装置及びプローブ装置用ウエハ載置台
JP2014115115A (ja) * 2012-12-06 2014-06-26 Advantest Corp 補正装置、プローブ装置、および試験装置
US9279854B2 (en) * 2012-12-28 2016-03-08 Intel Corporation Mechanism for facilitating modular processing cell framework and application for asynchronous parallel singulated semiconductor device handling and testing
JP6271257B2 (ja) * 2014-01-08 2018-01-31 東京エレクトロン株式会社 基板検査装置及びプローブカード搬送方法
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
KR20160055010A (ko) * 2014-11-07 2016-05-17 삼성전자주식회사 웨이퍼 이송 로봇 및 그 제어 방법
JP5967509B1 (ja) * 2015-02-27 2016-08-10 株式会社東京精密 搬送ユニット及びプローバ
CN106338418B (zh) * 2015-07-02 2021-07-20 生捷科技控股公司 分配和混合试剂的系统和方法
JP6681572B2 (ja) * 2016-02-26 2020-04-15 株式会社東京精密 搬送ユニット及びプローバ

Also Published As

Publication number Publication date
CN110692129A (zh) 2020-01-14
JP7426073B2 (ja) 2024-02-01
JP2024026765A (ja) 2024-02-28
WO2018129460A1 (en) 2018-07-12
CN110692129B (zh) 2024-03-29
US20180197762A1 (en) 2018-07-12
US20200273733A1 (en) 2020-08-27
US11594435B2 (en) 2023-02-28
JP2020503696A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
US11594435B2 (en) Apparatus and methods for testing semiconductor devices
US8513969B2 (en) Apparatus and method of testing singulated dies
KR100295376B1 (ko) 수직평면에유지도킹된집적회로내장웨이퍼용소형인터페이스를갖춘프로버및테스터
CN101368994B (zh) 测试复数个系统级封装装置的设备
US7023225B2 (en) Wafer-mounted micro-probing platform
CN106002966B (zh) 自动组装设备和自动组装方法
US7153087B2 (en) Centering mechanism, centering unit, semiconductor manufacturing apparatus, and centering method
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
KR20100084607A (ko) 웨이퍼 프로브 테스트 및 검사 시스템
KR101696682B1 (ko) 전자부품 핸들링 장치 및 전자부품 시험장치
KR101386331B1 (ko) 웨이퍼 반송 장치
KR20090095617A (ko) 전자부품 시험장치 및 전자부품의 시험방법
US6343503B1 (en) Module appearance inspection apparatus
KR102355572B1 (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
US6310486B1 (en) Integrated test cell
US20200225282A1 (en) Chuck top, inspection apparatus, and chuck top recovery method
WO2006086637A1 (en) Apparatus and method for hard-dock a tester to a tiltable imager
US20150219709A1 (en) Remotely aligned wafer probe station for semiconductor optical analysis systems
US6891341B2 (en) Aligning apparatus in semiconductor device test handler
KR20200053587A (ko) 검사 시스템 및 검사 방법
CN101368993B (zh) 测试复数个微数字保密装置的设备
US20060000083A1 (en) System and method for linked slot-level burn-in
US6122561A (en) Precision continuous surface guided optical module carrier and method of using same
JP2607752Y2 (ja) 自動テストハンドラー用ピック・プレース装置
CN107768287B (zh) 一种用于测试晶圆的方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application