CN110692129B - 用于测试半导体装置的设备和方法 - Google Patents

用于测试半导体装置的设备和方法 Download PDF

Info

Publication number
CN110692129B
CN110692129B CN201880016651.6A CN201880016651A CN110692129B CN 110692129 B CN110692129 B CN 110692129B CN 201880016651 A CN201880016651 A CN 201880016651A CN 110692129 B CN110692129 B CN 110692129B
Authority
CN
China
Prior art keywords
wafer
alignment
assembly
chuck
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880016651.6A
Other languages
English (en)
Other versions
CN110692129A (zh
Inventor
C.O.科乔尼努
L.斯库尔图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Desmi Co ltd
Original Assignee
Desmi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Desmi Co ltd filed Critical Desmi Co ltd
Publication of CN110692129A publication Critical patent/CN110692129A/zh
Application granted granted Critical
Publication of CN110692129B publication Critical patent/CN110692129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742Mechanical parts of transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Robotics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种多位点并行晶片测试仪,其具有固定晶片测试位点阵列;单个移动晶片传送和对准托架,其保持晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片前开式统集盒(FOUP)和晶片相机组件;以及机器人,其将晶片传送和对准托架移动到每个测试位点以及从每个测试位点移动。每个测试位点包含晶片探针卡组件和浮动卡盘。晶片从前开式FOUP装载到晶片缓冲FOUP中,由此晶片被晶片传送和对准组件取回。机器人将晶片传送和对准托架以及相关联的晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片FOUP和晶片相机组件定位在给定的测试位点前方和内部,并且将待测试的晶片与测试位点内部的探针卡对准。

Description

用于测试半导体装置的设备和方法
技术领域
本发明在其各个实施例中大体涉及用于测试半导体装置(诸如半导体晶片)的仪器和用于这种测试的方法。特别地,本发明在其各个实施例中涉及一种用于同时测试多个半导体晶片的多位点并行测试仪。
背景技术
半导体晶片上的集成电路通常在管芯封装之前针对功能缺陷进行测试。需要尽可能高效且经济地执行这种测试。因此,需要一种实现对半导体晶片进行高效且经济的测试的测试仪器。
发明内容
大体而言,本发明是一种成本有效的多位点并行晶片测试仪,其具有:固定晶片测试位点阵列;单个移动晶片传送和对准托架,其保持晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片前开式统集盒(FOUP)和晶片相机组件;以及机器人,其使晶片传送和对准托架移动到每个测试位点以及从每个测试位点移动。每个测试位点包含晶片探针卡组件和浮动卡盘。在使用时,晶片从前开式FOUP装载到晶片缓冲FOUP中,由此晶片被晶片传送和对准组件取回。机器人将晶片传送和对准托架以及相关联的晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片FOUP和晶片相机组件定位在给定测试位点前方和内部,并且使用浮动卡盘将待测试的晶片与测试位点内部的探针卡对准。然后开始测试,并且测试一旦完成,就可以取回晶片。下面的描述提供了关于测试仪的各个部件和用于对准和测试给定晶片的方法的附加细节。
应当了解的是,在一个实施例中,测试仪在测试位点的二维阵列上利用单个晶片传送和对准托架以及相关联的晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片FOUP和晶片相机组件。在一个实施例中,该测试仪被构造为由四个模块化支架提供的32个测试位点构成的四乘八阵列,每个支架从上到下包含八个测试位点。然而,应当了解的是,其他构造也是可能的。利用单个晶片传送和对准托架以及相关联的晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片FOUP和晶片相机组件是借助于移动设计来实现的,该移动设计可以使用笛卡尔支架机器人移动以将组件放置就位以用于服务每个单独的测试位点。因此,晶片在每个测试位点内部自动对准并且整个测试位点阵列能够并行测试晶片,其中测试位点仅包含探针卡组件和用于对准并保持晶片的浮动卡盘。探针卡具有安装在其背面上的大量高资源(high resource)门阵列。这些门阵列包含测试引擎,其允许在一次触压中测试许多晶片而不必将晶片移动到附加测试位点,不过应当了解的是,测试仪也可以用于多次触压应用。因此,本发明是并行测试多个晶片的有成本效益的方式,其中在一次触压中或通过采用多次触压测试晶片上的所有管芯。在高管芯数晶片或高引脚管芯的情况下,晶片将仍然需要在多次触压中测试,但是与其他解决方案相比,本发明中的大量测试位点使得这一要求具有成本效益。
在一个实施例中,晶片探针卡组件包含多级密封件,并与浮动卡盘结合以产生真空测试室。探针卡集成最小延迟测试引擎和装置有限的测试次数能力。主要的成本节约还通过使用真空来压缩探针卡接触器弹簧来实现,而不需要经由安装在探针卡背侧上的回旋加强件结构来执行应力释放,这也将使得所有测试引擎在探针卡背面的安装受到限制。
附图说明
图1示出了根据本发明的一个实施例的测试仪的主视图;
图2示出了根据本发明的一个实施例的图1的测试仪的侧视图;
图3示出了根据本发明的一个实施例的图1的测试仪内的测试位点阵列的主视图;
图4示出了根据本发明的一个实施例的图3的测试仪内的测试位点阵列的后视图;
图5示出了根据本发明的一个实施例的探针卡组件和浮动卡盘;
图6示出了根据本发明的一个实施例的笛卡尔机器人,其用于将晶片传送和对准托架从一个测试位点移动到另一个测试位点;
图7-9示出了根据本发明的一个实施例的晶片传送和对准托架和相关联的组件的各种视图;
图10示出了根据本发明的一个实施例的晶片对准组件的俯视图;
图11示出了根据本发明的一个实施例的晶片对准组件的侧视图;
图12示出了根据本发明的一个实施例的晶片对准组件的另一侧视图;
图13示出了根据本发明的一个实施例的探针卡组件的俯视图;
图14示出了根据本发明的另一实施例的浮动卡盘;以及
图15示出了图14的浮动卡盘的底部透视图。
具体实施方式
下面参考附图更全面地描述本发明。虽然将结合特定实施例描述本发明,但是应当理解的是,本发明包括替代物、修改和等同物。因此,下面的描述是示例性的,其中描述了若干个实施例(例如,通过使用术语“优选地”、“例如”或“在一个实施例中”),但是不应将此描述视为限制或视为阐述本发明的唯一实施例,因为本发明涵盖未在本说明书中具体叙述的其他实施例。进一步,贯穿本说明书,术语“发明”、“本发明”、“实施例”和类似术语的使用被广义地使用,并且不旨在意指本发明需要或被限制于正被描述的任何特定方面或者这种描述是可制造或者使用本发明的唯一方式。
大体而言,本发明是一种成本有效的多位点并行晶片测试仪,其具有:固定晶片测试位点阵列;单个移动晶片传送和对准托架,其保持晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片前开式统集盒(FOUP)和晶片相机组件;以及机器人,其将晶片传送和对准托架移动到每个测试位点以及从每个测试位点移动。每个测试位点包含晶片探针卡组件和浮动卡盘。在使用时,晶片从前开式FOUP装载到晶片缓冲FOUP中,由此晶片被晶片传送和对准组件取回。机器人将晶片传送和对准托架以及相关联的晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片FOUP和晶片相机组件定位在给定的测试位点前方和内部,并且使用浮动卡盘将待测试的晶片与测试位点内部的探针卡对准。然后开始测试,并且一旦完成测试,就可以取回晶片。下面的描述提供关于测试仪的各个部件和用于对准和测试给定晶片的方法的附加细节。
应当了解的是,在一个实施例中,测试仪在测试位点的二维阵列上利用单个晶片传送和对准托架以及相关联的晶片传送机器人、晶片旋转预对准组件、晶片对准组件、晶片FOUP和晶片相机组件。在一个实施例中,测试仪被构造为由四个模块化支架提供的32个测试位点的四乘八阵列,每个支架从上到下包含八个测试位点。然而,应当了解,其他构造也是可能的。利用单个晶片传送和对准托架以及相关联的晶片传送机器人、晶片对准组件、晶片FOUP和晶片相机组件是借助于移动设计来实现的,该移动设计可以使用笛卡尔支架机器人来移动以将组件放置就位以用于服务每个单独的测试位点。因此,晶片在每个测试位点内部自动对准,并且整个测试位点阵列可以并行测试晶片,其中测试位点仅包含探针卡组件和被用于对准和保持晶片的浮动卡盘。探针卡具有安装在其背面上的大量高资源门阵列。这些门阵列包含测试引擎,其允许在一次触压中测试许多晶片而不必将晶片移动到附加测试位点,不过应当了解的是,测试仪也可以用于多次触压应用。在高管芯数晶片或高引脚管芯的情况下,晶片将会仍然需要在多次触压中进行测试,不过与其他解决方案相比,本发明中的许多测试位点使得这一要求具有成本效益。
图1示出了根据本发明的一个实施例的测试仪的主视图。如所示出的,测试仪基本上是包含测试位点阵列的机柜,每个位点可以接收用于测试的晶片。在一个实施例中,测试位点阵列被布置成一组四个模块化支架,该支架从上到下保持八个测试位点,每个测试位点可以接收用于测试的晶片。机柜提供通过所示出的门通向每个测试位点的通道。测试仪控制站也位于测试位点附近。
图2示出了根据本发明的一个实施例的图1的测试仪的侧视图。如所示出的,为一组前开式统集盒(FOUP)1提供了保持位置以将晶片加载到测试仪中。
图3示出了根据本发明的一个实施例的图1的测试仪内的测试位点阵列的主视图。如所示出的,测试位点阵列是一系列单独的晶片测试支架2,每个支架具有一列单独的测试位点3。如所示出的,存在四个模块化测试支架1,每个测试支架具有一列八个测试位点。应当了解的是,在一些实施例中,测试仪可包含不同数量的支架并且每个支架可以包含不同数量的测试位点。在一些实施例中,测试仪可包含一个、两个、三个或四个支架,每个支架具有一列给定数量的测试位点。同样,如所示出的,每个测试位点3包含探针卡组件4以用于测试插入到测试位点中的每个晶片。每个测试位点还包含浮动卡盘8(在下文结合图5示出和描述)。
图4示出了根据本发明的一个实施例的图3的测试仪内的测试位点阵列的后视图。如所示出的,控制对应的探针卡25(见图13)的用于每个测试位点的测试位点控制器组件5位于将测试位点与测试位点控制器组件分开的面板后方,测试位点可从测试仪机柜前方接近,测试位点控制器组件可从测试仪机柜后方接近。
图5示出了根据本发明的一个实施例的探针卡组件和浮动卡盘。如注意到的,每个测试位点包含探针卡组件4和浮动卡盘8。浮动卡盘8被设置在探针卡组件4下方,具体是探针卡接触器7下方。在使用时,待测试的晶片将被放置在浮动卡盘8的顶部上。一旦被恰当对准,如下文所述,浮动卡盘8就将与探针卡组件4接触,以便允许晶片被探针卡接触器7接合。因此,应当了解的是,浮动卡盘4可以沿任何方向(包括沿X-Y方向和沿Z或竖直方向)自由移动以及旋转,以允许其自身被晶片对准组件15(见图8)捕获,在此其接收待测试的晶片,并且连同晶片与探针卡接触器7对准。应当了解的是,浮动卡盘8也是双真空卡盘,其中,顶侧真空用于将晶片锁定就位以供测试,并且底侧真空用于在晶片对准过程的持续时间内将其自身锁到晶片对准组件15上(见图8)。这些特征允许浮动卡盘8连同晶片与探针卡接触器7精确对准。
图6示出了根据本发明的一个实施例的笛卡尔机器人,其用于将晶片传送和对准托架从一个测试位点移动到另一个测试位点。从侧面示了出测试支架2,并且单个笛卡尔支架机器人10被安装在测试支架2的前方,使得测试位点3可以被笛卡尔支架机器人10接近。笛卡尔支架机器人10用于将晶片传送和对准托架9(在测试支架2的顶部处示出)从一个测试位点移动到另一个测试位点。应当了解的是,晶片传送和对准托架9保持晶片传送机器人11、晶片旋转预对准组件12、晶片对准组件15、晶片FOUP 14和晶片相机组件13,它们将结合图7-9进一步描述。晶片传送和对准托架9以及相关联的晶片传送机器人11、晶片旋转预对准组件12、晶片对准组件15、晶片FOUP 14和晶片相机组件13通常用于有助于晶片移动到每个测试位点中以及从每个测试位点移动,并且使晶片在浮动卡盘8上对准,以用于随后与探针卡接触器7对准。应当了解的是,笛卡尔支架机器人10可以根据需要将晶片传送和对准托架9连同相关联的晶片传送机器人11、晶片旋转预对准组件12、晶片对准组件15、晶片FOUP14和晶片相机组件13从任何给定的测试位点移动到任何其他测试位点。笛卡尔支架机器人10可以是计算机控制的,以根据需要或根据基于执行的测试的期望来将晶片传送和对准托架9移动到任何给定的测试位点以及从任何给定测试位点移动,以便放置和取回晶片。因此,应当了解的是,在该实施例中,仅一个晶片传送和对准托架连同相关联的晶片传送机器人11、晶片旋转预对准组件12、晶片对准组件15、晶片FOUP 14和晶片相机组件13用于整个测试位点阵列,并且笛卡尔支架机器人10根据需要将晶片传送和对准托架9从测试位点移动到测试位点。
图7-9示出了根据本发明的一个实施例的晶片传送和对准托架以及相关联的组件的各种视图。图7-9中的每一者示出了晶片缓冲FOUP组件11和晶片旋转预对准组件12。在其初始位置处,晶片传送机器人11将多达二十四个晶片从输入/输出FOUP 1中的一者加载到晶片缓冲FOUP 14。晶片传送机器人11然后将把晶片从晶片缓冲FOUP 14放置在晶片旋转预对准组件12上。一旦晶片旋转预对准组件12接收到晶片,其就将继续进行晶片的旋转对准。
笛卡尔支架机器人10然后将移动到第一可用测试位点并且将在该测试位点的前方对接晶片传送和对准托架9。具有两个晶片对准模块19、20的晶片对准组件15然后将被插入测试位点内部以执行晶片对准,以便最终将晶片与测试位点内部的探针卡对准。同时,晶片相机组件13(也见图12)将被插入测试位点内部处于浮动卡盘8和探针卡组件4之间。(图11示出了晶片对准组件15、晶片相机组件13和浮动卡盘8的相对位置,注意,此时所有这些部件均都定位在给定的测试位点内。)。
在所需的晶片对准资源就位的情况下,晶片旋转预对准组件12上的晶片或已预对准的晶片将被晶片传送机器人11从晶片旋转预对准组件12移动到浮动卡盘8上方的位置。此后,激活第一晶片对准模块(WAM1)19的Z(竖直)级,以将晶片对准组件15的顶部接触平台放置成与浮动卡盘8接触。换言之,晶片对准组件15沿竖直方向向上移动以触及浮动卡盘8的底部。一旦就位,就打开浮动卡盘对准组件真空,以将浮动卡盘8锁到晶片对准组件15,其将晶片放置在浮动卡盘8上方。
参考图8,三个晶片相机16安装在晶片相机组件13上。一旦浮动卡盘8保持被晶片对准组件15捕获,晶片相机16就将馈送来自晶片的边缘和浮动卡盘8上的标记的图像,这将允许光学对准浮动卡盘8,使得其将在待测试的晶片下方居中。在浮动卡盘8在晶片下方对准之后,晶片传送机器人11将会把晶片降低到浮动卡盘8上,并且在监控浮动卡盘8与晶片的对准的同时,将打开浮动卡盘晶片真空,以使晶片在浮动卡盘8的顶部上锁定就位。
在晶片在浮动卡盘8的顶部上牢固就位的情况下,晶片相机16将会以+/-35度馈送晶片凹口和晶片轮廓点的图像,注意,可以选择不同角度。同时,也安装在晶片相机组件13上并且以相同的+/-35度径向放置但处于更大直径上的两个附加的相机17馈送对准标线AR2和AR3 22(见图11)的图像,对准标线AR2和AR3 22以与晶片相机组件13上的这两个附加的晶片相机17距晶片对准组件中心(起始位置)相同的角度和距离安装在晶片对准组件15(见图12)的晶片对准基板23上。处理光学对准信息将会把晶片放置在中心上并与晶片对准组件15的晶片对准基板23对准。
此时,超高分辨率对准过程将会开始,其采用基于压电的晶片对准模块20,这是被安装在晶片对准组件15的顶部上的第二晶片对准模块(见图9)。该过程将会使用与上文提到的同一相机来执行对准,其精度比未使用基于压电的对准模块20所实现的精度高多达3个数量级。将针对X和Y方向中的每一者以及针对旋转位置执行对准。
此后,应用晶片对准组件15的晶片对准组件工厂X/Y/旋转偏移。偏移的应用涉及晶片对准组件模块1 19和晶片对准组件模块2 20两者。(当制造晶片对准组件15时,产生晶片对准组件工厂X/Y/旋转偏移。在制造组装过程之后,晶片对准组件15被安装在高精度光学测量系统上以测量被安装在对准组件模块1 19上的晶片对准组件模块2 20相对于对准组件标线22(见图11)的X/Y/旋转偏移。然后,这些偏移被电子存储在晶片对准组件控制器中,以供以后在晶片对准过程期间使用。)。
接下来,应用探针卡组件4的工厂Z/Y/旋转偏移。该偏移的应用涉及晶片对准组件模块1 19和晶片对准组件模块2 20两者。(当制造探针卡组件4时,产生探针卡组件工厂X/Y/旋转偏移。在制造组装过程之后,探针卡组件4被安装在高精度光学测量系统上以测量探针卡组件4相对于探针卡组件标线26的X/Y/旋转偏移。然后,这些偏移被电子存储在探针卡控制器24中,以供以后在晶片对准过程期间使用。)。
图10示出了根据本发明的一个实施例的晶片对准组件的俯视图。图11示出了根据本发明的一个实施例的图10的晶片对准组件的侧视图。图12示出了根据本发明的一个实施例的晶片对准组件的另一视图。图13示出了根据本发明的一个实施例的探针卡组件的俯视图。
此时,晶片相机组件13可以撤回到其起始位置以清洁在被放置在浮动卡盘8上的晶片和探针卡组件4之间的空间。然后,执行安装在浮动卡盘8上的晶片与探针卡组件4的对准。
如图12所示,四个对准组件相机21被安装在晶片对准组件15上(也见图10)。这四个相机21馈送如图13所示的被设置在探针卡组件4的底侧上的四个探针卡标线26的图像。基于所捕获的图像使浮动卡盘8对准。
此时,基于压电的超高分辨率对准过程将再次开始,采用第二晶片对准组件模块220。这个过程将使用相同的四个对准组件相机21以高达3个数量级的精度执行最终对准。将针对X和Y方向中的每一者以及针对旋转位置执行对准。
再次激活第一晶片对准模块1 19的Z(竖直)级,以便使晶片与探针卡接触器7接触,并且使浮动卡盘8与晶片探针卡组件多层密封件6(见图5)接触。贯穿该过程,对准组件相机21将持续监控与四个探针卡标线26的对准,以校正在Z(竖直)运动期间产生的任何未对准。
当晶片到达探针卡接触器引脚(接触位置)时,浮动卡盘8的延伸超出晶片的大小的外周区域将与探针卡组件多层密封件6接触。密封件和接触点的摩擦将开始对保持晶片对准产生影响。此时,打开测试室真空,这将开始施加力以使晶片压靠探针卡接触器7。然而,沿Z(竖直)方向的运动将继续一段确定的距离,在此期间其将与真空协同工作以压缩接触器引脚。在距接触位置给定距离处,第一晶片对准模块1 19的Z运动将停止,并且浮动卡盘对准组件真空将被关闭,以使浮动卡盘8从晶片对准组件15脱离。
然后将在晶片测试仪上开始晶片管芯检测例程以检测在晶片的整个表面上的管芯接触。当测试位置处于特定测试位点的预期校准范围内且在所有管芯可以被测试仪检测到的情况下,或者测试室真空被锁定并被监控,并且开始晶片测试。然而,如果到达了测试位置,或者到达了最大测试室真空,或者到达了最大测试高度,并且不是所有管芯均被管芯检测例程检测到,则做出测试是否应当开始或者晶片接触例程是否应当重复的确定和判定。
在测试开始时,晶片对准组件15正返回到在晶片传送和对准托架9上的起始位置,并且托架被测试位点释放以便为其他测试位点服务。在正执行晶片测试的时间期间,测试室真空被精确地监控并保持在同一水平,以便确保浮动卡盘8不进行Z-移动。在完成晶片测试时,请求晶片传送和对准托架9返回到测试位点以用于服务。同时,测试室真空逐渐减小以便允许浮动卡盘8从探针卡组件4脱离。测试室真空被减少到最低达最小水平,以允许浮动卡盘8稳定在测试终止位置,在该位置处,其将等待被晶片对准组件15拾取并降低到浮动卡盘起始位置以便被晶片传送机器人11拾取。
图14示出了根据本发明的另一实施例的浮动卡盘。浮动卡盘27通过使用两组双球形接头阻尼器组件29附接到探针卡组件板28。每个双球形接头阻尼器组件29包括在每个端部处具有球形接头31的两个阻尼器30。每个组件29的一个端部被附接到探针卡组件板28并且另一个端部被附接到浮动卡盘27。在使用时,与例如由辊引导件和空气汽缸支撑的浮动卡盘相比,这种实施例允许更平稳地对准浮动卡盘。当不接合时,浮动卡盘27静置在其起始位置中,如所示的那样。
图15示出了图14的浮动卡盘的底部透视图。如所示出的,浮动卡盘27使用两组双球形接头阻尼器组件29附接到探针卡组件板28,其中每组双球形接头阻尼器组件29具有两个阻尼器30并且在每个端部处具有球形接头31。
上面已经描述了本发明的各种实施例。然而,应当了解的是,替代性实施例是可能的并且本发明不限于上文描述的特定实施例。

Claims (17)

1.一种用于测试多个晶片的系统,包括:
二维晶片测试位点阵列,所述二维晶片测试位点阵列被竖直地以及水平地布置,其中每个所述晶片测试位点包括:
探针卡组件;
用于测试晶片的对应探针卡控制器;和
用于保持所述晶片抵靠所述探针卡组件的卡盘;
可移动托架,其用于使所述晶片移动进入和离开所述晶片测试位点中的任一者,并且使所述晶片与所述探针卡组件对准,其中,所述可移动托架包括:
用于在测试之前保持所述晶片的容器;
用于使所述晶片旋转对准的第一对准组件;
第一机器人,其用于从所述容器取回所述晶片并将所述晶片放置在所述第一对准组件上,并且将所述晶片从所述第一对准组件移动到所述卡盘的顶表面;和
第二对准组件,其用于在至少 X/Y/Z 方向上移动以保持所述卡盘并使所述卡盘与所述晶片对准,并且用于使所述晶片在所述卡盘上与所述对应探针卡组件对准;以及
第二机器人,其用于将所述可移动托架移动到所述晶片测试位点中的任一者,以及将所述可移动托架至少部分地放置在所述晶片测试位点中的所述任一者内。
2.根据权利要求1所述的系统,还包括:
第一真空,其用于使所述卡盘固定抵靠所述第二对准组件;
第二真空,其用于使所述晶片固定抵靠所述卡盘的所述顶表面; 以及
第三真空,其用于使所述晶片固定抵靠所述探针卡组件。
3.根据权利要求1所述的系统,其中,所述容器包括用于保持多个晶片的容器。
4.根据权利要求1所述的系统,其中,所述可移动托架还包括:
用于使所述卡盘与所述晶片对准的多个相机。
5.根据权利要求4所述的系统,其中,所述多个相机被设置在可缩回组件上,以使所述多个相机朝向和远离所述第二对准组件移动。
6.根据权利要求1所述的系统,其中,所述可移动托架还包括:
用于使所述卡盘和所述晶片与所述探针卡组件对准的多个相机。
7.根据权利要求1所述的系统,其中所述第二对准组件包括:
第一对准模块;和
被设置在所述第一对准模块的顶部上的第二对准模块。
8.根据权利要求7所述的系统,其中,所述第一对准模块和所述第二对准模块竖直移动以使所述第二对准模块的顶表面与所述卡盘的底表面对准并附接,其中,所述第一对准模块和所述第二对准模块竖直移动以使所述卡盘的所述顶表面与所述晶片的底表面对准并附接,并且其中,所述第一对准模块和所述第二对准模块竖直移动以使所述晶片的顶表面与所述探针卡组件的底表面对准并附接。
9.根据权利要求1所述的系统,其中,所述第二机器人使所述可移动托架在所述晶片测试位点中的任一者内部移动。
10.一种用于使晶片与探针卡组件对准以供测试的系统,包括:
二维晶片测试位点阵列,所述二维晶片测试位点阵列被竖直地以及水平地布置,其中每个所述晶片测试位点包括:用于保持晶片抵靠探针卡组件的卡盘,其中所述卡盘为浮动卡盘,并保持在所述测试位点内;
可移动托架,其用于使所述卡盘在保持所述晶片的同时与所述探针卡组件对准,其中,所述可移动托架包括:
用于使所述晶片旋转对准的第一对准组件;
第一机器人,其用于将所述晶片放置在所述第一对准组件上并且将所述晶片从所述第一对准组件移动到所述卡盘的顶表面;以及
第二对准组件,其用于在至少 X/Y/Z 方向上移动以保持所述卡盘并使所述卡盘与所述晶片对准,并且用于使所述卡盘上的所述晶片与所述探针卡组件对准。
11.根据权利要求10所述的系统,其中,所述第二对准组件包括:
第一对准模块;和
被设置在所述第一对准模块的顶部上的第二对准模块。
12.根据权利要求11所述的系统,其中,所述第一对准模块和所述第二对准模块竖直移动以使所述第二对准模块的顶表面与所述卡盘的底表面对准并附接,其中,所述第一对准模块和所述第二对准模块竖直移动以使所述卡盘的所述顶表面与所述晶片的底表面对准并附接,并且其中,所述第一对准模块和所述第二对准模块竖直移动以使所述晶片的顶表面与所述探针卡组件的底表面对准并附接。
13.根据权利要求10所述的系统,还包括:
第一真空,用于使所述晶片固定抵靠所述卡盘的所述顶表面;
第二真空,用于使所述卡盘固定抵靠所述第二对准组件;以及
第三真空,用于使所述晶片固定抵靠所述探针卡组件。
14.根据权利要求10所述的系统,其中,所述可移动托架还包括用于在测试之前保持所述晶片的容器,所述容器包括用于保持多个晶片的容器。
15.根据权利要求10所述的系统,其中,所述可移动托架还包括:
用于使所述卡盘与所述晶片对准的多个相机。
16.根据权利要求15所述的系统,其中,所述多个相机被设置在可缩回组件上,以使所述多个相机朝向和远离所述第二对准组件移动。
17.根据权利要求10所述的系统,其中所述可移动托架还包括:
用于使所述卡盘和所述晶片与所述探针卡组件对准的多个相机。
CN201880016651.6A 2017-01-08 2018-01-08 用于测试半导体装置的设备和方法 Active CN110692129B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762443712P 2017-01-08 2017-01-08
US62/443712 2017-01-08
PCT/US2018/012804 WO2018129460A1 (en) 2017-01-08 2018-01-08 Apparatus and methods for testing semiconductor devices

Publications (2)

Publication Number Publication Date
CN110692129A CN110692129A (zh) 2020-01-14
CN110692129B true CN110692129B (zh) 2024-03-29

Family

ID=62783193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880016651.6A Active CN110692129B (zh) 2017-01-08 2018-01-08 用于测试半导体装置的设备和方法

Country Status (5)

Country Link
US (2) US20180197762A1 (zh)
JP (2) JP7426073B2 (zh)
KR (1) KR20190138630A (zh)
CN (1) CN110692129B (zh)
WO (1) WO2018129460A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554601B (zh) * 2020-04-27 2021-12-28 上海果纳半导体技术有限公司 晶圆前端传送系统
KR20220014403A (ko) 2020-07-24 2022-02-07 삼성전자주식회사 반도체 패키지 테스트 시스템 및 이를 이용한 반도체 패키지 제조방법
KR102384776B1 (ko) * 2020-09-03 2022-04-08 한국생산기술연구원 멀티 프로버용 카트리지 얼라이너 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515016A (zh) * 2008-02-22 2009-08-26 东京毅力科创株式会社 探测装置、探测方法和存储介质
CN101689522A (zh) * 2007-06-29 2010-03-31 爱德万测试株式会社 测试装置
CN102301462A (zh) * 2009-02-12 2011-12-28 株式会社爱德万测试 半导体晶片测试装置
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
JP5967509B1 (ja) * 2015-02-27 2016-08-10 株式会社東京精密 搬送ユニット及びプローバ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338335B2 (ja) * 2008-08-13 2013-11-13 東京エレクトロン株式会社 搬送容器の開閉装置及びプローブ装置
JP6001326B2 (ja) * 2012-05-23 2016-10-05 東京エレクトロン株式会社 プローブ装置及びプローブ装置用ウエハ載置台
JP2014115115A (ja) * 2012-12-06 2014-06-26 Advantest Corp 補正装置、プローブ装置、および試験装置
US9279854B2 (en) * 2012-12-28 2016-03-08 Intel Corporation Mechanism for facilitating modular processing cell framework and application for asynchronous parallel singulated semiconductor device handling and testing
JP6271257B2 (ja) * 2014-01-08 2018-01-31 東京エレクトロン株式会社 基板検査装置及びプローブカード搬送方法
KR20160055010A (ko) * 2014-11-07 2016-05-17 삼성전자주식회사 웨이퍼 이송 로봇 및 그 제어 방법
WO2017004502A1 (en) * 2015-07-02 2017-01-05 Centrillion Technology Holdings Corporation Systems and methods to dispense and mix reagents
JP6681572B2 (ja) * 2016-02-26 2020-04-15 株式会社東京精密 搬送ユニット及びプローバ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689522A (zh) * 2007-06-29 2010-03-31 爱德万测试株式会社 测试装置
CN101515016A (zh) * 2008-02-22 2009-08-26 东京毅力科创株式会社 探测装置、探测方法和存储介质
CN102301462A (zh) * 2009-02-12 2011-12-28 株式会社爱德万测试 半导体晶片测试装置
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
JP5967509B1 (ja) * 2015-02-27 2016-08-10 株式会社東京精密 搬送ユニット及びプローバ

Also Published As

Publication number Publication date
WO2018129460A1 (en) 2018-07-12
CN110692129A (zh) 2020-01-14
US20180197762A1 (en) 2018-07-12
KR20190138630A (ko) 2019-12-13
US20200273733A1 (en) 2020-08-27
US11594435B2 (en) 2023-02-28
JP2020503696A (ja) 2020-01-30
JP7426073B2 (ja) 2024-02-01
JP2024026765A (ja) 2024-02-28

Similar Documents

Publication Publication Date Title
US10338101B2 (en) Prober
US11594435B2 (en) Apparatus and methods for testing semiconductor devices
JP5450391B2 (ja) ウェーハプローブ試験および検査システム
US20180059176A1 (en) Offline vision assist method and apparatus for integrated circuit device vision alignment
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
CN101368994B (zh) 测试复数个系统级封装装置的设备
US7153087B2 (en) Centering mechanism, centering unit, semiconductor manufacturing apparatus, and centering method
KR101386331B1 (ko) 웨이퍼 반송 장치
JP2012204695A (ja) プローブカード検出装置、ウエハの位置合わせ装置及びウエハの位置合わせ方法
CN117192342A (zh) 探针台
US20150219709A1 (en) Remotely aligned wafer probe station for semiconductor optical analysis systems
US20200225282A1 (en) Chuck top, inspection apparatus, and chuck top recovery method
WO2006086637A1 (en) Apparatus and method for hard-dock a tester to a tiltable imager
US20100315617A1 (en) Wafer stage
US11933839B2 (en) Inspection apparatus and inspection method
KR20200053587A (ko) 검사 시스템 및 검사 방법
CN216487998U (zh) 键合强度检测装置以及检测平台
KR101838805B1 (ko) 반도체 소자 테스트 장치 및 방법
CN107768287B (zh) 一种用于测试晶圆的方法和装置
CN114814506A (zh) 用于半导体芯片的探针卡及晶圆测试装置
US7230441B2 (en) Wafer staging platform for a wafer inspection system
KR20200057161A (ko) 웨이퍼 보관이 가능한 웨이퍼 프로버용 로더
KR102504810B1 (ko) 반도체 제조 장치 및 이를 이용한 다이 정렬 방법
KR20100032329A (ko) 프로브 장치
JP6232129B2 (ja) ウェハ表面検査を行うことができるウェハプローバシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant