KR20190126254A - 기판 상에 패시베이션층을 형성하는 방법 - Google Patents

기판 상에 패시베이션층을 형성하는 방법 Download PDF

Info

Publication number
KR20190126254A
KR20190126254A KR1020190051633A KR20190051633A KR20190126254A KR 20190126254 A KR20190126254 A KR 20190126254A KR 1020190051633 A KR1020190051633 A KR 1020190051633A KR 20190051633 A KR20190051633 A KR 20190051633A KR 20190126254 A KR20190126254 A KR 20190126254A
Authority
KR
South Korea
Prior art keywords
substrate
layer
functional group
metallic surface
passivation layer
Prior art date
Application number
KR1020190051633A
Other languages
English (en)
Other versions
KR102515855B1 (ko
Inventor
그림스 마이클
린 유유안
Original Assignee
에스피티에스 테크놀러지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피티에스 테크놀러지스 리미티드 filed Critical 에스피티에스 테크놀러지스 리미티드
Publication of KR20190126254A publication Critical patent/KR20190126254A/ko
Application granted granted Critical
Publication of KR102515855B1 publication Critical patent/KR102515855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따르면 기판 상에 패시베이션층을 형성하는 방법이 제공된다. 상기 방법은 하기의 단계들을 포함한다:
a) 공정 챔버 내에 기판을 제공하는 단계, 상기 기판은 금속성 표면을 포함하고, 상기 금속성 표면은 구리, 주석 또는 은 표면이거나, 구리, 주석 또는 은 중 하나 이상을 포함하는 합금화된 표면임;
b) 기상 증착에 의해 상기 금속성 표면 상에 적어도 하나의 유기층을 형성하는 단계, 상기 유기층은 다음을 포함하는 유기 전구체로부터 형성되고:
산소, 질소, 인, 황, 셀레늄, 텔루륨 또는 실리콘 중 적어도 하나를 포함하는 제1 기능성 그룹;
수산화기(-OH) 또는 카르복실기(-COOH)로부터 선택되는 제2 기능성 그룹;
상기 제1 기능성 그룹은 상기 금속성 표면 상에 흡착됨;
및
c) 기상 증착에 의해 상기 유기층 상에 적어도 하나의 무기층을 증착하는 단계, 상기 제2 기능성 그룹은 상기 무기층에 대한 부착 사이트로 작용함.

Description

기판 상에 패시베이션층을 형성하는 방법 {Method of forming a passivation on a substrate}
본 발명은 기판 상에 패시베이션층을 형성하는 방법에 관한 것이다. 또한 본 발명은 앞서 언급된 방법에 의해 형성된 패시베이션층을 포함하는 기판에 관한 것이다. 또한 본 발명은 기판으로부터 패시베이션층을 제거하는 방법에 관한 것이다.
많은 금속들은 대기 조건에 노출되거나 저장될 때 산화되기 쉽다. 금속의 산화는 금속의 표면 상에 금속산화물이 형성되는 것을 유발한다. 표면 금속산화물의 형성은 금속의 화학적, 기계적, 광학적, 그리고 전기적 특성들에 좋지 못한 영향을 미친다. 이러한 이유들 때문에, 전기적 연결을 형성하기 전에 일반적으로 금속성 표면으로부터 금속산화물이 제거된다. 그러나, 금속산화물은 나노미터 수준을 넘어 성장할 수 있고, 제거되기 어렵고 시간 소모적일 수 있다. 따라서, 표면 금속산화물의 형성을 방지하는 것이 바람직하다.
표면 금속산화물의 형성을 방지하기 위한 공지된 접근은 패시베이션층의 형성을 포함한다. "패시베이션층"은, 기판의 표면에서 발생하는 산화 반응과 같은 화학 반응을 억제 또는 방지하기 위해 기판의 표면 상에 증착된 보호 막, 층 또는 코팅이다. 패시베이션층은 일반적으로 산화 배리어층으로서 작용하는데, 이는 그 하부에 있는 표면의 산화를 방지한다. 구리 표면과 같은 금속성 표면의 경우, 패시베이션층이 금속성 표면의 산화를 방지하고, 이에 의해 부식을 방지한다.
몇몇 알려진 패시베이션층들은 영구적이다. 예를 들어, 산화를 억제하기 위해 금속성 표면 상에 알루미나를 직접 증착하는 것이 알려져 있다. 그러나 이러한 영구적인 패시베이션층의 제거는 일반적으로 공격적인 화학적 에칭, 기계적 폴리싱 또는 다른 공정들을 필요로 하는데, 이들은 기판의 다른 요소들에 손상을 입힐 수 있다.
PCB 표면 마감 또는 열-압착과 같은 일부 적용에서는, 일시적인 패시베이션층이 바람직하다. 후속 공정 단계들을 위한 준비에서 요구되는 바에 따라 패시베이션층을 선택적으로 제거할 수 있는 것이 바람직하다. 예를 들어, 전자 장치의 제조에서 전기적 연결을 형성함에 앞서 패시베이션층을 제거하는 것이 필요할 수 있다.
전기적 연결들을 형성할 때, 솔더링에 앞서 구리와 같은 금속 표면 상에 OSP(organic solderability preservative) 층을 증착하는 것이 알려져 있다. OSP 층은 솔더링에 앞서 금속성 표면의 산화를 방지하고 패시베이션층으로서 작용한다.
OSP 패시베이션층은 하부의 금속성 표면의 산화를 충분히 억제하기 위해 최소한의 두께이어야 하고(일반적으로 수백 nm), 후속 공정 단계들에서 기판을 오염시킬 수 있다. OSP 층을 증착하는 공지된 방법들은 일반적으로 OSP 층이 기판 표면에 걸쳐 비-균일한 두께를 갖는 것을 초래한다. 두꺼운 및/또는 비-균일한 OSP 층은 완전히 제거하기 어려울 수 있고 OSP 잔류물이 후속 공정 단계들 동안 기판을 오염시킬 수 있다.
패시베이션층의 산화 저항 특성을 유지하면서, 패시베이션층의 두께를 감소시키는 것이 바람직하다. 패시베이션층이 향상된 두께 균일성을 갖는 것이 바람직하다. 저장시와 같이 장기간에 걸쳐 산화를 억제 또는 방지할 수 있지만 원하는 경우 기판으로부터 선택적으로 제거될 수 있는 패시베이션층을 개발하는 것이 바람직하다. 공격적인 화학적 에칭 또는 기계적 폴리싱과 같은 추가의 공정 단계들을 사용할 필요없이 패시베이션층들을 선택적으로 제거할 수 있는 것이 바람직하다.
대안적인 패시베이션 코팅이 또한 알려져 있는데, 예를 들어, 마이크로 채널 쿨러를 위한 패시베이션 코팅이 R.W. Bonner III 등, Applied Power Electronics Conference and Exposition (APEC), 2012, 498-502에 개시되어 있다. Bonner III 등은 부식 방지가 구리 기판 상의 니켈 및 금의 도금층들에 의해 1차적으로 제어되는 구리 기판을 개시한다. 폴리싱된 금 표면 상에 자기-조립 단일층(self-assembled monolayer; SAM)을 형성하기 위해 장쇄 알칸티올이 사용되고, 이어서 알루미나 층이 그 위에 증착된다. 더 긴 사슬의 SAM 분자들이 짧은 사슬의 SAM 분자들보다 잘 패킹되고 조직화되기 때문에 더 긴 탄소 사슬들이 바람직하다. Bonner의 패시베이션 코팅은 부식 보호를 돕는다.
본 발명은 실시예들 중 적어도 일부에서 상술한 문제점들, 바램 및 요구 중 일부를 다루고자 한다. 본 발명은 실시예들 중 적어도 일부에서 패시베이션층의 필요한 두께를 감소시키면서도, 장시간에 걸쳐 하부의 금속성 표면의 산화를 억제하는 패시베이션층을 형성하는 방법을 제공한다. 또한 상기 방법은 패시베이션층의 균일성을 향상시킬 수 있다. 또한 본 발명은 실시예들 중 적어도 일부에서, 사용자에 의해 요구에 따라, 표면으로부터, 적어도 부분적으로, 선택적으로 분해 및/또는 제거 가능한 패시베이션층을 형성하는 방법을 제공한다.
본 발명의 제1 양태에 따르면, 기판 상에 패시베이션층을 형성하는 방법으로서, 상기 방법은 하기의 단계들을 포함한다:
a) 공정 챔버 내에 기판을 제공하는 단계, 상기 기판은 금속성 표면을 포함하고, 상기 금속성 표면은 구리, 주석 또는 은 표면이거나, 구리, 주석 또는 은 중 하나 이상을 포함하는 합금화된 표면이다;
b) 기상 증착에 의해 상기 금속성 표면 상에 적어도 하나의 유기층을 증착하는 단계, 여기서 상기 유기층은 다음을 포함하는 유기 전구체로부터 형성되고:
산소, 질소, 인, 황, 셀레늄, 텔루륨 또는 실리콘 중 적어도 하나를 포함하는 제1 기능성 그룹; 및
수산화기(-OH) 또는 카르복실기(-COOH)로부터 선택되는 제2 기능성 그룹;
상기 제1 기능성 그룹은 상기 금속성 표면 상에 흡착됨; 및
c) 기상 증착에 의해 상기 유기층 상에 적어도 하나의 무기층을 증착하는 단계, 여기서 상기 제2 기능성 그룹은 상기 무기층에 대한 부착 사이트로 작용한다.
상기 패시베이션층은 유기층 및 무기층을 포함한다. 이러한 패시베이션층은 장기간동안 실온에서 하부의 금속성 표면의 산화를 억제 또는 방지한다. 그러나, 패시베이션층의 패시베이션 특성은 사용자에 의해 원하는 바에 따라 저하될 수 있다. 패시베이션층의 패시베이션 특성이 저하되도록 패시베이션층은 상승된 온도에서 상태의 변화를 겪을 수 있다. 예를 들어, 패시베이션층은 상승된 온도에서 금속성 표면으로부터 적어도 부분적으로 분해 또는 탈착될 수 있다. 기계적 응력 하에서 패시베이션층은 적어도 부분적으로 제거될 수 있다. 패시베이션층이 솔더링 또는 열-압착 온도보다 낮은 온도에서 분해 또는 탈착되는 것과 같이 상태의 변화를 겪는 것이 바람직하다. 이 방식으로 솔더링 공정동안 패시베이션층의 패시베이션 특성이 저하되고, 이는 형성되는 전기적 연결에 앞서 산화물이 형성될 수 없다는 것을 확실하게 한다. 그러나, 분해 온도가 너무 높으면, 기판의 다른 요소들이 손상을 입을 수 있다. 패시베이션층은 100℃ 내지 260℃의 온도에서 적어도 부분적으로 분해될 수 있다. 선택적으로, 패시베이션층은 100℃ 내지 150℃, 선택적으로 150℃ 내지 200℃, 그리고 선택적으로 200℃ 내지 260℃의 온도에서 적어도 부분적으로 분해될 수 있다. 제1 기능성 그룹은 100℃ 내지 260℃의 온도에서 금속성 표면으로부터 탈착될 수 있다. 선택적으로, 제1 기능성 그룹은 100℃ 내지 150℃, 선택적으로 150℃ 내지 200℃, 그리고 선택적으로 200℃ 내지 260℃의 온도에서 적어도 부분적으로 금속성 표면으로부터 탈착될 수 있다. 패시베이션층은 위에 제공된 온도의 한계치의 임의의 조합 온도 범위에서 제거될 수 있다.
유기층 및 무기층을 포함하는 패시베이션층은 실온에서 안정적이고 효과적인 가스 침투 배리어를 제공하여, 금속성 표면의 산화 및 부식을 억제한다.
본 발명의 패시베이션층은 금과 같은 추가의 보호 금속층을 필요로 하지 않으면서 구리, 주석 또는 은 표면(또는 구리, 주석 또는 은 중 하나 이상을 포함하는 합금화된 표면)을 패시베이션하기에 적합하다. 이는 유리하게는 공정 단계들을 제거하고 공정 재료 비용을 최소화한다.
b) 단계 및 c) 단계에 대한 기상 증착 기술의 사용은 유리하게는 유기층 및 무기층이 적어도 10:1, 바람직하게는 적어도 100:1의 종횡비와 같은 높은 종횡비를 가지면서 표면 상에 증착되는 것을 가능하게 한다. 유기층 및 무기층은 분자 기상 증착 및 원자층 증착을 각각 이용하여 금속성 표면 상에 향상된 균일성으로 증착될 수 있다.
상기 제1 기능성 그룹은 이하의 그룹으로부터 선택될 수 있다: 카르복실(-COOH), 1차 아민(-NH2), 2차 아민, 3차 아민, 티올(-SH), 디아졸, 트리아졸, 디설파이드, 이소시아네이트, 포스포네이트, 오가노셀레늄, 오가노텔루륨, 또는 오가노실란.
상기 제1 기능성 그룹은 1차, 2차 또는 3차 기능성 그룹이 될 수 있다.
상기 제1 기능성 그룹은 금속성 표면 상에 화학 흡착될 수 있다. 화학 흡착은 제1 기능성 그룹과 금속성 표면 사이에 일시적인 부착 수단을 제공할 수 있다. 화학 흡착은 장기간동안 실온에서 안정적인 패시베이션층을 제공하기 위해 금속성 표면과 충분히 강한 상호작용을 제공할 수 있다. 화학 흡착은 온도 민감형 패시베이션층을 제공할 수 있어 패시베이션층이 상승된 온도에서 제거될 수 있다. 화학 흡착은 상승된 온도에서 금속성 표면으로부터 패시베이션층의 제거를 용이하게 할 수 있다.
상기 유기 전구체는 이하의 구조를 가질 수 있다:
X - R - Y
여기서, X는 제1 기능성 그룹이고; R은 치환 또는 비치환된 알킬, 치환 또는 비치환된 사이클로알킬, 또는 치환 또는 비치환된 아릴이고; Y는 제2 기능성 그룹이다. R은 지방족 사슬, 지환족 고리 또는 방향족 고리가 될 수 있다. R은 불소와 같은 할로겐으로 치환될 수 있다. X는 1차, 2차 또는 3차 기능성 그룹이 될 수 있다. Y는 1차, 2차 또는 3차 기능성 그룹이 될 수 있다.
R은 2~16개의 탄소 원자, 바람직하게는 2~11개의 탄소 원자를 가질 수 있다. R은 2~7개의 탄소 원자, 바람직하게는 6개의 탄소 원자를 가질 수 있다. 탄소 원자들은 지방족 사슬 및 지환족 고리를 포함하여, 알킬이거나; 또는 방향족 고리를 포함하여, 아릴이 될 수 있다. 보다 낮은 개수의 탄소 원자를 포함하는 유기 전구체들은 일반적으로 보다 높은 증기압을 갖는다. 이러한 유기 전구체들은 기상 증착 공정에서 사용하기에 바람직하다.
상기 유기 전구체는 이하를 포함하는 그룹으로부터 선택될 수 있다: 4-아미노페놀, 6-메르캅토-1-헥사놀, 및 11-메르캅토운데카논 산.
상기 유기층은 자기-조립 단일층(SAM)이 될 수 있다. 자기-조립 단일층은 자발적으로 형성될 수 있다.
유기층은 다층 구조일 수 있다. 즉, 유기층은 하나보다 많은 유기 전구체 층을 포함할 수 있다. 상기 패시베이션층은 복수의 유기층을 포함할 수 있다. 경우에 따라, 다층과 같은 보다 두꺼운 유기층은 향상된 산화 저항성을 나타내는 패시베이션층을 제공하는 것을 도울 수 있다.
상기 b) 단계는 분자 기상 증착에 의해 금속성 표면 상에 적어도 하나의 유기층을 증착하는 것을 포함할 수 있다.
상기 c) 단계는 원자층 증착에 의해 유기층 상에 적어도 하나의 무기층을 증착하는 것을 포함할 수 있다.
상기 무기층은 세라믹 재질이 될 수 있다. 상기 세라믹 재질은 금속산화물일 수 있다.
상기 무기층은 다음을 포함하는 그룹으로부터 선택될 수 있다: 알루미나(Al2O3); GeO2, ZnO; SiOx, SiO2, Si3N4, TiO2, ZrO2, HfO2, SnO2, In2O3, 또는 Ta2O5. 상기 무기층은 낮은 가스 침투율(gas permeation rate)을 갖는 무기층을 제공할 수 있다. 상기 무기층은 하부의 금속성 표면의 산화를 효과적으로 억제할 수 있다. 상기 무기층은 다층 구조일 수 있다. 경우에 따라, 무기 다층 구조는 패시베이션층의 전체 두께를 최소화하면서, 향상된 산화 저항성을 나타내는 패시베이션층을 제공하는 것을 도울 수 있다. 임의의 이론 또는 추측에 구속되는 것을 바랄 것도 없이, 후속 무기층들이 아래의 무기층의 공극 및/또는 결함을 채워, 보다 낮은 가스 침투율을 갖는 층을 제공하고, 따라서 유리한 패시베이션 특성을 제공하는 것으로 믿어진다.
상기 무기층은 0.1 nm 내지 10 nm의 두께를 가질 수 있다. 상기 무기층은 약 1 내지 10 원자층을 포함할 수 있다. 이러한 박막은 유리하게는 재료 비용, 제조 시간을 낮추고, 따라서 기판 처리량을 향상시킨다. 또한, 이러한 박막은 제거되기 용이하고 후속 공정 단계들동안 오염의 위험을 낮출 수 있다.
상기 방법은 다음의 단계를 추가로 포함할 수 있다:
aa) 상기 b) 단계에 앞서 상기 금속성 표면 상에 환원 처리를 수행하는 단계. 상기 환원 처리는 상기 b) 단계에 앞서 금속성 표면으로부터 표면 금속 산화물들을 제거할 수 있다. 임의의 편리한 환원 처리가 적합할 수 있다. 환원 처리는 수소 함유 플라즈마 처리일 수 있다. 수소 함유 플라즈마 처리에 사용되는 플라즈마는 H2/Ar 가스 혼합물로부터, 또는 순수한 H2로부터 형성될 수 있다. 대안적으로, 상기 환원 처리는 금속성 표면을 산이나 알코올과 같은 화학적 환원제에 노출시키는 것을 포함할 수 있다. 화학적 환원제는 포름산 또는 에탄올이 될 수 있다.
상기 공정 챔버는 a) 단계, aa) 단계, b) 단계, 및/또는 c) 중 하나 이상에 앞서 불활성 가스로 퍼지될 수 있다. 불활성 가스는 질소(N2), 아르곤(Ar) 또는 임의의 다른 불활성 가스가 될 수 있다. 불활성 가스는 주기율표의 18족에 있는 임의의 가스이다. 불활성 가스로 공정 챔버를 퍼지하는 것은 패시베이션층의 형성을 완료하기 이전에 표면 금속 산화물의 형성의 위험을 최소화하는 것을 돕는다.
상기 단계 c)는 다음을 포함할 수 있다: 상기 제2 기능성 그룹에 부착하거나 상기 제2 기능성 그룹과 반응하여 이에 의해 상기 무기층을 형성하기 위해, 상기 공정 챔버 내에 제1 및 제2 가스 반응물을 순차적으로 도입하는 단계. 제1 가스 반응물은 트리메틸알루미늄(TMA)이 될 수 있다. 제2 가스 반응물은 물이 될 수 있다. 바람직하게는, 제1 및 제2 가스 반응물들은 비동기적으로(asynchronously) 공정 챔버 내에 도입된다. 선택적으로, 공정 챔버는, 제2 가스 반응물이 공정 챔버 내에 도입되기 전에, 질소 또는 아르곤과 같은 불활성 가스로 퍼지된다. 이 선택적 퍼지 단계는 공정 챔버 내에 존재할 수 있는 부산물 가스들을 제거할 수 있다.
상기 b) 단계 및 c) 단계는 동일한 공정 챔버에서 수행될 수 있다. 상기 기판은 a) 단계, aa) 단계, b) 단계 및/또는 c) 단계에 걸쳐 공정 챔버에 남아있을 수 있다.
상기 b) 단계 및 c) 단계는 단계들 사이에 진공 파괴(vacuum break)없이 수행될 수 있다. 상기 a) 단계, aa) 단계, b) 단계 및/또는 c) 단계는 단계들 사이에 진공 파괴없이 수행될 수 있다.
상기 b) 단계 및 c) 단계는 반복될 수 있다. 상기 b) 단계 및 c) 단계는 유기층 및 무기층의 두께를 증가시키기 위해 반복될 수 있다. 상기 b) 단계 및 c) 단계는 유기층 및 무기층을 교대로 포함하는 패시베이션층을 형성하기 위해 사이클적으로 반복될 수 있다.
본 발명의 제2 양태에 따르면, 본 발명의 제1 양태의 방법을 이용하여 형성된 패시베이션층을 포함하는 기판이 있다.
상기 기판은 인쇄회로기판(PCB)일 수 있다. 상기 기판은 열-압착 기판, 와이어 본딩 기판, 또는 솔더 본딩 기판이 될 수 있다. 상기 기판은 열-압착, 와이어 본딩, 볼 본딩, 웨지(wedge) 본딩, 솔더 본딩 또는 솔더링에 적합할 수 있다.
본 발명의 제3 양태에 따르면 기판을 100 ℃ 내지 260 ℃의 온도로 처리함으로써 제2 양태에 따른 기판으로부터 패시베이션층을 적어도 부분적으로 제거 또는 분해하는 방법이 있다. 패시베이션층을 제거 또는 분해하는 것은 기판으로부터 완전히 또는 부분적으로 패시베이션층을 제거, 분해 또는 탈착하는 것을 포함할 수 있다. 패시베이션층은 100 ℃ 내지 150 ℃, 선택적으로 150 ℃ 내지 200 ℃, 및 선택적으로 200 ℃ 내지 260 ℃의 온도에서 적어도 부분적으로 제거 또는 분해될 수 있다. 패시베이션층은 위에 제공된 온도들의 한계치의 임의의 조합의 온도 범위에서 제거될 수 있다.
본 발명이 위에서 설명되었지만, 이는 위에서 설명한 특징들 또는 이하의 상세한 설명, 도면 또는 청구범위의 특징들의 임의의 발명적 조합으로 확장된다.
이제 본 발명에 따른 기판들 및 방법들의 실시예들이 첨부된 도면을 참조하여 설명될 것이다:
도 1a는 제1 실시예에 따른 방법을 이용하여 형성된 패시베이션층을 갖는 기판을 나타낸 것이다;
도 1b는 유기층만으로 개질된 기판을 나타낸 것이다;
도 2는 제1 실시예의 방법을 이용하여 형성된 기판에 대하여 실온에서 시간에 대한 구리산화물의 재성장의 정도를 보여주는 그래프이다;
도 3은 제1 실시예의 방법을 이용하여 형성된 기판에 대하여 150℃에서 시간에 대한 구리산화물의 재성장의 정도를 보여주는 그래프이다;
도 4는 제1 실시예의 방법에 따른 패시베이션층을 갖는 기판을 형성하는데 적합한 장치를 개략적으로 나타낸 것이다.
도 5는 제1 실시예에 따른 방법의 순서도이다.
본 발명은 패시베이션층으로 개질된 구리, 주석, 은 또는 합금화된 영역 또는 표면을 갖는 기판을 제조하는 방법에 관한 것이다. 특히, 본 발명의 패시베이션층은 고온에서 및/또는 기계적 응력 하에서 분해가능하다.
도 1은 제1 실시예의 방법을 이용하여 형성된 패시베이션층을 포함하는 기판(100)의 예시를 나타낸 것이다. 기판(100)은 패시베이션층(104)으로 개질된 구리 표면(102)을 포함한다. 다른 실시예들에서, 기판은 주석 또는 은 표면, 또는 구리, 주석 또는 은 중 하나 이상을 포함하는 합금화된 표면을 포함할 수 있다. 구리 표면(102)은 기판(100)의 노출된 표면이다. 구리 표면(102)은 기판(100)의 노출된 영역의 일부를 형성할 수 있다. 구리 표면(102)은 기판(100)의 표면 상에 완전한 층을 형성할 수 있다. 일부 실시예들에서, 기판(100)은 전체적으로 구리로 형성된다.
패시베이션층(104)은 유기층(106) 및 무기층(108)을 포함한다. 패시베이션층(104)은 낮은 가스 침투율을 갖는 배리어 층이고, 따라서 구리 표면(102)의 산화를 방지하도록 작용한다. 유기층(106)은 2-기능성 또는 다-기능성 유기 전구체로부터 형성된다. 다-기능성 유기 분자들은 적어도 2개의 기능성 그룹을 갖는 유기 분자들이다. 일반적으로 2개의 기능성 그룹들은 지방족 탄소 사슬 또는 지환족 또는 방향족 고리에 의해 분리된다.
본 발명에서, 제1 기능성 그룹(111)은 구리 표면(102)에 흡착하기에 적합하다. 전형적으로, 제1 기능성 그룹(111)은 구리 표면(102)에 화학 흡착된다. 제1 기능성 그룹(111)은 실온에서 안정적인 패시베이션층을 제공하기 위해 구리 표면(102)에 대한 양호한 접착력을 제공한다. 제1 기능성 그룹(111)은 전형적으로 다음을 포함한다: 황, 질소, 실리콘, 산소, 인, 텔루륨 및/또는 셀레늄. 제1 기능성 그룹(111)은 카르복실기(-COOH), 1차 아민(-NH2), 2차 아민, 3차 아민, 티올(-SH), 디아졸, 트리아졸, 디설파이드, 이소시아네이트, 포스포네이트, 오가노셀레늄, 오가노텔루륨, 또는 오가노실란이 될 수 있다. 제1 실시예에서, 제1 기능성 그룹은 티올(-SH)이다. 기판이 구리 표면을 갖는 예에서, 제1 기능성 그룹은 바람직하게는 티올(-SH) 또는 디설파이드와 같은 황; 또는 아민, 디아졸 또는 트리아졸과 같은 질소를 포함한다.
제2 기능성 그룹(112)은 무기층(108)에 부착되거나 무기층과 반응하기에 적합하다. 전형적으로, 제2 기능성 그룹(112)은 무기층(108)과 같은 후속 막들을 위한 흡착 사이트들을 제공한다. 제1 실시예에서, 제2 기능성 그룹은 수산화기(-OH)이다. 다른 실시예들에서, 제2 기능성 그룹은 카르복실산(-COOH)이다.
제1 및 제2 기능성 그룹은 전형적으로 지방족 탄소 사슬에 의해 또는 지환족 또는 방향족 탄소 고리에 의해 분리된다. 전형적으로 탄소 사슬은 2~16개의 탄소 원자를 포함한다.
제1 실시예에서, 유기층은 유기 전구체 6-메르캅토-1-헥사놀로부터 형성된다. 대안적인 실시예들에서, 유기 전구체는 4-아미노페놀 또는 11-메르캅토운데카논 산이다. 편리하게는, 유기 전구체들은 구리 표면(102)에 흡착되고, 자기-조립층(110)을 형성한다(도 1b). 전형적으로 자기-조립 층은 자기-조립 단일층(SAM)이지만, 유기층(106)은 다층막이 될 수 있다. 제1 기능성 그룹(111)은 전형적으로 구리 표면에 화학 흡착된다. 제2 기능성 그룹(112)은 전형적으로 무기층(108)과 같은 후속으로 추가되는 임의의 층들에 부착되거나 임의의 층들과 반응할 수 있다.
무기층(108)은 금속산화물과 같은 세라믹 재질을 포함한다. 무기층(108)은 유기층(106) 상에 증착된다. 제2 기능성 그룹(112)은 무기층(108)에 대한 부착 사이트로서 작용한다. 일부 실시예들에서, 무기층(108)은 제2 기능성 그룹(112)과 반응한다. 제1 실시예에서, 무기층(108)은 알루미나(Al2O3)로 구성된다. 알루미나는 전형적으로 3차원 비정질 층을 형성한다. 다른 실시예들에서, 무기층은 GeO2, ZnO, SiOx, SiO2, Si3N4, TiO2, ZrO2, HfO2, SnO2, In2O3, 또는 Ta2O5로부터 형성될 수 있다.
유기층(106) 및 무기층(108)을 포함하는 하이브리드 패시베이션층(104)을 이용함으로써, 구리 표면(102)의 산화가 억제된다. 임의의 이론 또는 추측에 구속되는 것을 바랄 것도 없이, 무기층(108)은 낮은 가스 침투율을 갖는 배리어로서 거동하여, 산소가 기판 표면과 상호 작용하는 것을 방지하고, 이에 의해 산화 및 부식을 억제한다. 유기층(106)은, 사용자에 의한 요구에 따라, 예를 들어 고온에서 또는 기계적 응력 하에서, 패시베이션층(104)이 (적어도 부분적으로) 선택적으로 제거될 수 있는 것을 가능하게 한다. 유기층(104)의 완전한 또는 부분적인 제거는 패시베이션층(104)의 패시베이션 특성이 저하되는 것을 유발한다. 유기층(104)의 완전한 또는 부분적인 제거는 유기층(104)의 완전한 또는 부분적인 탈착 또는 분해를 포함한다. 유기층(106)의 부드러운 성질은 기계적 응력 하에서, 무기층(108)의 변형을 용이하게 한다.
패시베이션층(104)으로 개질된 기판(100)은 실온에서 하부의 구리 표면(102)의 산화 또는 부식에 저항하기에 적합하다. 도 2는 제1 실시예의 방법을 이용하여 제조된 기판에 대한 실온에서 구리산화물 재성장의 정도를 나타낸다(라인 202). 또한 개질되지 않은 구리 기판에 대하여(라인 204), 그리고 알루미나만으로 개질된 구리 기판에 대하여(라인 206) 비교 테스트들이 수행되었다. 구리산화물의 두께는 엘립소미트리(ellipsometry)를 이용하여 측정되었다. 제1 실시예의 방법을 이용하여 형성된 기판은 3개월동안 실온에서 산화물 성장을 나타내지 않는 것을 보였다(라인 202). 제1 실시예의 기판은 베이스 구리 표면의 산화를 억제하고, 실온에서 내산화 특성을 나타낸다. 알루미나만으로 개질된 구리 기판(라인 206) 또한 3개월동안 구리산화물 형성을 억제하였다. 대조적으로, 개질되지 않은 구리 기판(라인 204)은 1일 이내에 상당한 구리산화물 재성장을 나타내었다.
패시베이션층(104)의 패시베이션 특성은, 사용자에 의해 요구될 때, 선택적으로 저하되는 것이 바람직하다. 본 발명자들은 제1 실시예의 패시베이션층(104)이 상승된 온도에서 상태(또는 개질)의 변화을 겪고 패시베이션층(104)의 패시베이션 특성이 저하되는 것을 인식하였다. 상태의 변화는 금속성 표면으로부터 패시베이션층(104)의 완전한 또는 부분적인 탈착 또는 분해를 포함할 수 있다.
도 3은 본 발명의 제1 실시예의 방법을 이용하여 제조된 기판에 대하여(라인 302) 및 알루미나만으로 개질된 구리 기판에 대하여(라인 306), 150℃에서 구리 기판의 구리산화물 재성장의 정도를 나타낸다. 알루미나는 금속성 표면 상에 직접 증착될 때 영구적인 패시베이션층을 형성하는 것으로 알려져 있다. 알루미나-코팅 기판은 150℃에서 구리 기판의 산화를 억제하였다(라인 306). 대조적으로, 본 발명의 개질된 기판은 150℃에서 10분후 상당한 구리산화물 재성장을 나타내었다(라인 302).
임의의 이론 또는 추측에 구속되는 것을 바랄 것도 없이, 상승된 온도에서, 패시베이션층은 상태의 변화를 겪고 이에 의해 패시베이션층의 패시베이션 특성이 저하된다는 것이 믿어진다. 상태의 변화는 구리 표면으로부터 유기층의 완전한 또는 부분적인 분해 또는 탈착을 포함할 수 있다. 이러한 효과는 또한 주석 및 은 표면, 그리고 구리, 주석 및 은을 포함하는 합금화된 표면을 포함하여, 다른 금속성 표면에 대하여도 관찰된다. 패시베이션층(104)의 상태의 변화 후, 기판의 표면은 더 이상 보호되지 않으며 금속성 표면의 산화가 발생할 수 있다.
온도 민감형 패시베이션층(104)는 유리하게는 사용자에 의해 요구될 때, 층(104)의 패시베이션 특성이 저하되는 것을 가능하게 한다. 전형적으로, 패시베이션층(104)는 전기적 연결을 형성하기 이전에 또는 형성하면서 제거된다. 패시베이션층(104)의 온도 민감형 성질은 층(104)이 솔더링 공정동안 적어도 일부에 대해 선택적으로 제거되는 것을 가능하게 한다. 이는 유리하게는 패시베이션층을 제거하는데 요구되는 공정 단계들의 수를 저감하고, 또한 패시베이션층(104)의 제거 단계와 전기적 연결 형성 단계와 같은 후속 공정 단계들 사이에 산화물 재성장 발생의 위험을 최소화하는 것을 돕는다.
패시베이션층(104)의 탈착 또는 분해는 보다 높은 온도에서 더 쉽게 일어난다. 그러나, 기판이 지나치게 높은 온도를 받는 것은 기판 상의 다른 요소들에 손상을 가할 수 있다. 이러한 가혹한 공정 조건을 피하는 것이 바람직하다. 바람직하게는, 탈착 공정과 같은 패시베이션층(104)의 상태의 변화는 솔더링 및/또는 열-압착에 사용되는 온도보다 낮은 온도에서 발생한다. 전형적으로 솔더링의 온도는 약 260℃이나, 그럼에도 불구하고 약 200℃가 될 수 있다. 제1 실시예에서 탈착 공정은 약 150℃의 온도에서 일어나고, 150℃보다 높은 온도에서 일어난다(도 3). 상기 탈착 온도는 기판의 다른 요소에 손상을 입히지 않으면서 패시베이션층(104)의 패시베이션 특성이 저하되는 것을 가능하게 하기에 충분히 낮다.
본 발명의 패시베이션층은 특허 문서 US 9,725,805 B2에 기재된 장치를 이용하여 증착될 수 있는데, 그 전체 내용이 참조로 여기에 포함된다. 패시베이션층의 증착에 사용되는 장치는 SPTS Technologies Limited, of Newport, UK(이전에는 Applied Microstructures, Inc. of San Jose, Calif.)로부터 입수가능하다. 도 4에 개략적으로 도시되어 있는 상기 장치(401)는 본 발명에 따른 방법을 수행하기에 적합하다. 이 장치는 구체적으로는 각각의 개별 공정 단계에 대해 공정 챔버에 제공되는 반응물의 양의 측면 및 이들 반응물이 반응에 이용가능하게 되는 시간 및 순서 측면에서 높은 수준의 제어를 제공하도록 설계되어 있다.
도 5는 제1 실시예에 따른 패시베이션층을 증착하는 과정을 나타내는 순서도이다. 대체로, 상기 과정은 클리닝 처리(502), 유기층 증착 단계(504) 및 무기층 증착 단계(506)를 포함한다. 증착 단계들(504 및 506)은 필요에 따라 반복 또는 순환될 수 있다. 모든 단계들(502, 504 및 506)은 편리하게는 동일한 공정 챔버에서 수행될 수 있다. 이는 유리하게는 오염의 위험을 최소화하고 처리 모듈들 사이에 기판을 이송하는 것과 같은 이송 단계에 대한 필요를 제거한다. 결과적으로, 상기 공정은 높은 품질을 유지하면서도 기판 제조의 처리량을 향상시킨다.
금속성 표면(402)를 갖는 기판(400)이 공정 챔버(410) 내에 로딩된다. 일 실시예에서, 금속성 표면은 구리 표면이다. 다른 실시예들에서, 금속성 표면은 주석 또는 은 표면이거나, 구리, 주석 또는 은 중 하나 이상을 포함하는 합금화된 표면이다. 구리 표면(402)은 상부를 향하고 기판 서포트(412) 상에 안착된다. 기판은 먼저 구리 표면(402)로부터 오염물 및 금속 산화물을 제거하기 위해 클리닝 처리(502)를 받는다. 전형적으로, 클리닝 처리(502)는 수소 플라즈마 처리이다. 플라즈마는 마이크로웨이브, DC, 또는 유도성 RF 파워 소스, 또는 이들의 조합을 이용하여 생성될 수 있다. 대안적으로, 클리닝 처리는 구리 표면(402)이 산 또는 알코올과 같은 화학적 환원제에 노출되는 것을 포함할 수 있다. 화학적 환원제는 포름산 또는 에탄올이 될 수 있다.
예비-클리닝 단계(502)가 완료된 후, 유기 전구체(414)로부터 형성되는 유기층이 분자 기상 증착 공정에 의해 기판(400) 상에 증착된다(504). 본 발명의 제1 실시예에서, 유기 전구체는 6-메르캅토-1-헥사놀이다. 유기 전구체(414)는, 필요에 따라 히터(418)에 의해 가열될 수 있는 저장 용기(416)에서 유지된다. 유기 전구체 증기는 이송 라인들(420) 및 팽창 챔버(422)를 통해 공정 챔버(410) 내로 도입(공급)된다. 유기층 증착 단계(502) 동안 공정 챔버(410)의 압력은 전형적으로 0.02 내지 2 Torr, 바람직하게는 약 0.2 Torr이다. 공정 챔버(410)는 전형적으로 20℃ 내지 150 ℃의 온도에서 유지된다.
유기 전구체의 제1 기능성 그룹(111)은 구리 표면(402)에 자발적으로 흡착되어 자기-조립 단일층(SAM)과 같은 자기-조립 층을 형성한다. SAM을 형성하는 것은 유기층이 기판 표면에 걸쳐 균일한 두께를 갖는 것을 확실하게 한다. 그러나, 일부 실시예들에서, 유기층은 다층 막일 수 있다. 전형적으로, 흡착은 화학 흡착이다. 제1 실시예에서, 6-메르캅토-1-헥사놀 전구체의 티올 기능성 그룹들은 기판의 구리 표면(102)에 화학 흡착되어 SAM을 형성한다. 전형적으로, 제1 기능성 그룹(111)은제2 기능성 그룹(112)보다 우선하여 구리 표면에 흡착된다. 일부 실시예들에서, 제2 기능성 그룹(112)은 구리 표면에 흡착되지 않는다. 결과적으로는, 유기 전구체는, 제2 기능성 그룹(112)이 구리 표면(402)로부터 멀리 떨어지도록 배향되고, 이에 의해 후속 공정 단계들에 대한 흡착 또는 반응 사이트를 제공한다. 제1 실시예에서, 6-메르캅토-1-헥사놀의 수산화 그룹은 무기층에 부착하기 위한 반응 사이트를 제공한다. 무기층 증착 단계(506)동안 유기층의 상부에 무기층이 후속 증착된다. 무기층 증착 단계(506)는 추가의 기상 증착 공정로서, 예를 들어 원자층 증착 또는 화학적 기상 증착이다. 임의의 편리한 타입의 기상 증착이 이용될 수 있다. 전형적으로, 무기층 증착 단계(506)는 원자층 증착 공정이다. 원자층 증착 단계는 편리하게는 무기 재료의 개별 층들이 증착되는 것을 가능하게 하고, 이는 기판 표면에 걸쳐 우수한 균일성을 제공한다.
무기 증착 공정(506)은 전형적으로 공정 챔버 내에 제1 가스 반응물(424)을 도입하는 단계(단계 506a); 및 공정 챔버 내에 제2 반응물(426)을 도입하는 단계(단계 506b)의 서브-단계들을 포함한다. 서브-단계들은 원하는 무기층 두께를 얻기 위해 필요한 만큼의 횟수로 반복될 수 있다. 전형적으로, 서브-단계들(506a, 506b)은 1 내지 10회 반복된다. 제1 실시예에서, 제1 및 제2 가스 반응물들은 각각 트리메틸알루미늄(TMA) 및 물(H2O)이다. 전형적으로, 공정 챔버(410)는, 각각의 서브-단계(506a 및 506b) 사이에, N2 또는 Ar과 같은 불활성 가스로 퍼지된다.
서브-단계(506a)는 공정 챔버(410) 내에 제1 가스 반응물을 도입하는 것을 포함한다. 제1 가스 반응물(424)는, 필요에 따라 히터(430)에 의해 가열될 수 있는 저장 용기(428)에 유지된다. 제1 가스 반응물은 이송 라인들(432) 및 팽창 챔버(434)를 통하여 공정 챔버(410) 내에 도입된다. 제1 반응물은 더 이상의 반응이 발생하지 않을 때까지, 수산화기 및 카르복실기와 같은 유기층의 이용가능한 제2 기능성 그룹들(112)와 반응한다. 이 방식으로, 단지 단일 원자층이 증착된다. 제1 실시예에서, TMA는 유기층 상에서 이용가능한 수산화 그룹(또는 카르복실산)과 반응하여 알루미늄계 중간 종(intermediate species)(미도시)을 형성한다.
서브-단계(506b)는 공정 챔버(410) 내에 제2 가스 반응물(426)을 도입하는 것을 포함한다. 제2 가스 반응물(426)은, 필요에 따라 히터(438)에 의해 가열될 수 있는 저장 용기(436)에 유지된다. 제2 가스 반응물은 이송 라인들(440) 및 팽창 챔버(442)를 통해 공정 챔버(410) 내에 도입된다. 제2 반응물은 제1 반응물과 반응하여 무기층을 형성한다. 전형적으로 무기층은 세라믹 층 및/또는 금속 산화물 층이다. 낮은 가스 침투율을 갖는 다른 편리한 무기층들이 사용될 수 있다. 무기층은 Al2O3, GeO2, ZnO, SiOx, SiO2, Si3N4, TiO2, ZrO2, HfO2, SnO2, In2O3, 또는 Ta2O5로 구성될 수 있다. 제1 실시예에서, 물은 알루미나계 중간 종과 반응하여 비정질 알루미나(Al2O3) 층을 형성한다. 알루미나층은 무기층을 형성한다.
전형적으로 서브-단계들(506a 및 506b)의 온도는 35 ℃ 내지 250 ℃의 온도에서 유지된다. 전형적으로 서브-단계들(506a, 506b)동안 공정 챔버의 압력은 약 0.05 Torr이다.
서브-단계들(506a 및 506b)의 각각의 사이클은 기판 상에 단일 원자층을 증착한다. 전형적으로, 서브-단계들(506a 및 506b)의 각각의 사이클은 0.5Å 내지 4.0Å(즉, 0.05 nm 내지 0.40 nm)의 두께를 갖는 층을 증착한다. 서브-단계들(506a 및 506b)은 전형적으로 무기층의 원하는 두께가 얻어질 때까지 반복된다. 전형적으로, 무기층의 두께는 약 0.1 nm 내지 10 nm이다. 본 발명자들은 유기층(106) 상에 증착된 0.1-10nm 두께의 무기층(108)이 구리, 주석, 은 또는 합금화된 표면(102)의 산화를 만족스럽게 억제할 수 있다는 것을 확인하였다.

Claims (25)

  1. 기판 상에 패시베이션층을 형성하는 방법으로서, 상기 방법은 하기의 단계들을 포함하는 방법:
    a) 공정 챔버 내에 기판을 제공하는 단계, 여기서 상기 기판은 금속성 표면을 포함하고, 상기 금속성 표면은 구리, 주석 또는 은 표면이거나, 구리, 주석 또는 은 중 하나 이상을 포함하는 합금화된 표면임;
    b) 기상 증착에 의해 상기 금속성 표면 상에 적어도 하나의 유기층을 증착하는 단계, 여기서 상기 유기층은 다음을 포함하는 유기 전구체로부터 형성되고:
    산소, 질소, 인, 황, 셀레늄, 텔루륨 또는 실리콘 중 적어도 하나를 포함하는 제1 기능성 그룹;
    수산화기(-OH) 또는 카르복실기(-COOH)로부터 선택되는 제2 기능성 그룹;
    상기 제1 기능성 그룹은 상기 금속성 표면 상에 흡착됨; 및
    c) 기상 증착에 의해 상기 유기층 상에 적어도 하나의 무기층을 증착하는 단계, 여기서 상기 제2 기능성 그룹은 상기 무기층에 대한 부착 사이트로 작용함.
  2. 제1항에 있어서,
    상기 제1 기능성 그룹은 카르복실기(-COOH), 1차 아민(-NH2), 2차 아민, 3차 아민, 티올(-SH), 디아졸, 트리아졸, 디설파이드, 이소시아네이트, 포스포네이트, 오가노셀레늄, 오가노텔루륨, 또는 오가노실란 그룹으로부터 선택되는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 기능성 그룹은 상기 금속성 표면 상에 화학 흡착하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 유기 전구체는 하기 형태의 구조를 갖는, 방법.
    X - R - Y
    여기서, X는 제1 기능성 그룹이고, R은 치환 또는 비치환된 알킬, 치환 또는 비치환된 사이클로알킬, 또는 치환 또는 비치환된 아릴이고; Y는 제2 기능성 그룹임.
  5. 제4항에 있어서,
    R은 2~16개의, 바람직하게는 2~11개의 탄소 원자를 갖는, 방법.
  6. 제5항에 있어서,
    상기 R은 2~7개의 탄소 원자, 바람직하게는 6개의 탄소 원자를 갖는, 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 유기 전구체는 4-아미노페놀, 6-메르캅토-1-헥사놀, 및 11-메르캅토운데카논 산을 포함하는 그룹으로부터 선택되는, 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 유기층은 자기-조립 단일층(self-assembled monolayer; SAM)인, 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 유기층은 다층 구조인, 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 b) 단계는 분자 기상 증착에 의해 상기 금속성 표면 상에 적어도 하나의 유기층을 증착하는 것을 포함하는, 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 c) 단계는 원자층 증착에 의해 상기 유기층 상에 적어도 하나의 무기층을 증착하는 것을 포함하는, 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 무기층은 세라믹 재질인, 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 무기층은 알루미나(Al2O3), GeO2, ZnO, SiOx, SiO2, Si3N4, TiO2, ZrO2, HfO2, SnO2, In2O3, 또는 Ta2O5를 포함하는 그룹으로부터 선택되는, 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 무기층은 다층 구조인, 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 무기층은 0.1 nm 내지 10 nm의 두께를 갖는, 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    aa) 상기 b) 단계 이전에 상기 금속성 표면에 대한 환원 처리를 수행하는 단계를 추가로 포함하는, 방법.
  17. 제16항에 있어서,
    상기 환원 처리는 수소 함유 플라즈마 처리인, 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 공정 챔버는 a) 단계, aa) 단계, b) 단계, 및/또는 c) 단계 중 하나 이상에 앞서 불활성 가스로 퍼지되는, 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 c) 단계는 상기 제2 기능성 그룹에 부착하거나 상기 제2 기능성 그룹과 반응하기 위해 상기 공정 챔버 내부에 제1 및 제2 가스 반응물을 순차적으로 도입하는 단계를 포함하고, 이에 의해 상기 무기층을 형성하는, 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서,
    상기 b) 단계 및 c) 단계는 동일한 공정 챔버에서 수행되는, 방법.
  21. 제20항에 있어서,
    상기 b) 단계 및 c) 단계는 단계들 사이의 진공 파괴없이 수행되는, 방법.
  22. 제1항 내지 제22항 중 어느 한 항에 있어서,
    상기 b) 단계 및/또는 c) 단계가 반복되는, 방법.
  23. 제1항의 방법을 이용하여 형성된 패시베이션층을 포함하는 기판.
  24. 제23항에 있어서,
    상기 기판은 인쇄회로기판(PCB), 열-압착 기판, 와이어 본딩 기판, 또는 솔더 본딩 기판인, 기판.
  25. 제23항에 따른 기판을 100℃ 내지 260 ℃의 온도에서 처리함으로써 상기 기판으로부터 패시베이션층을 적어도 부분적으로 제거 또는 분해시키는 방법.
KR1020190051633A 2018-05-01 2019-05-02 기판 상에 패시베이션층을 형성하는 방법 KR102515855B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/968,433 US10655217B2 (en) 2018-05-01 2018-05-01 Method of forming a passivation layer on a substrate
US15/968,433 2018-05-01

Publications (2)

Publication Number Publication Date
KR20190126254A true KR20190126254A (ko) 2019-11-11
KR102515855B1 KR102515855B1 (ko) 2023-03-29

Family

ID=66349464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190051633A KR102515855B1 (ko) 2018-05-01 2019-05-02 기판 상에 패시베이션층을 형성하는 방법

Country Status (5)

Country Link
US (1) US10655217B2 (ko)
EP (1) EP3564406B1 (ko)
KR (1) KR102515855B1 (ko)
CN (1) CN110429018A (ko)
TW (1) TWI814819B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021118993A1 (en) * 2019-12-10 2021-06-17 Tokyo Electron Limited Self-assembled monolayers as sacrificial capping layers
CN116056344B (zh) * 2023-03-22 2023-09-01 浙江花园新能源股份有限公司 一种埋入式电阻铜箔的生产工艺及其产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040203192A1 (en) * 2003-04-14 2004-10-14 Gracias David H. Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
KR20100132637A (ko) * 2009-06-10 2010-12-20 도레이첨단소재 주식회사 기재의 표면을 고소수성으로 처리하는 표면처리방법
CN104517893A (zh) * 2013-09-29 2015-04-15 格罗方德半导体公司 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法
KR20160042010A (ko) * 2013-08-09 2016-04-18 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
US6926572B2 (en) * 2002-01-25 2005-08-09 Electronics And Telecommunications Research Institute Flat panel display device and method of forming passivation film in the flat panel display device
US9725805B2 (en) 2003-06-27 2017-08-08 Spts Technologies Limited Apparatus and method for controlled application of reactive vapors to produce thin films and coatings
US8501277B2 (en) * 2004-06-04 2013-08-06 Applied Microstructures, Inc. Durable, heat-resistant multi-layer coatings and coated articles
JP5091233B2 (ja) * 2006-06-23 2012-12-05 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
KR100926030B1 (ko) * 2008-02-25 2009-11-11 한국과학기술연구원 산소와 수분 투과의 차단 및 가스 배리어 특성 향상을 위한유/무기 복합 박막 보호층 및 그의 제조방법
WO2010010851A1 (ja) * 2008-07-24 2010-01-28 コニカミノルタホールディングス株式会社 基材、導電性パターン形成方法、及び有機薄膜トランジスタ
US7981699B2 (en) * 2009-10-22 2011-07-19 Lam Research Corporation Method for tunably repairing low-k dielectric damage
JP2011243859A (ja) * 2010-05-20 2011-12-01 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
EP2631333A1 (de) * 2012-02-24 2013-08-28 Henkel AG & Co. KGaA Vorbehandlung von Zinkoberflächen vor einer Passivierung
JP2014086569A (ja) * 2012-10-24 2014-05-12 Renesas Electronics Corp 縦型パワーｍｏｓｆｅｔ
JP6253885B2 (ja) * 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
EP2922979B1 (en) * 2013-02-27 2020-10-28 Lotus Applied Technology, LLC Mixed metal-silicon-oxide barriers
KR102054000B1 (ko) * 2013-09-11 2019-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040203192A1 (en) * 2003-04-14 2004-10-14 Gracias David H. Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
KR20100132637A (ko) * 2009-06-10 2010-12-20 도레이첨단소재 주식회사 기재의 표면을 고소수성으로 처리하는 표면처리방법
KR20160042010A (ko) * 2013-08-09 2016-04-18 어플라이드 머티어리얼스, 인코포레이티드 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
CN104517893A (zh) * 2013-09-29 2015-04-15 格罗方德半导体公司 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Richard W et al. "Passivation coating for micro channel coolers". IEEE. 2012, pp. 498-502* *

Also Published As

Publication number Publication date
EP3564406A2 (en) 2019-11-06
CN110429018A (zh) 2019-11-08
KR102515855B1 (ko) 2023-03-29
US10655217B2 (en) 2020-05-19
US20190338414A1 (en) 2019-11-07
TWI814819B (zh) 2023-09-11
EP3564406B1 (en) 2023-07-19
TW202003902A (zh) 2020-01-16
EP3564406A3 (en) 2020-02-19

Similar Documents

Publication Publication Date Title
KR102377746B1 (ko) 소수성 전구체들을 사용한 선택적 퇴적
US20210189562A1 (en) Methods Of Selective Atomic Layer Deposition
KR102280318B1 (ko) 주기적인 알루미늄 산질화물 퇴적
US6835674B2 (en) Methods for treating pluralities of discrete semiconductor substrates
US11515155B2 (en) Methods for enhancing selectivity in SAM-based selective deposition
KR20050072959A (ko) 질화실리콘막을 형성을 위한 질소화합물 및 이를 이용한질화실리콘 막의 형성방법
JP2012028741A (ja) 成膜方法及び成膜装置
KR20150121217A (ko) ＳｉＣＮ 또는 ＳｉＣＯＮ을 포함하는 필름의 저온 원자층 증착
US7411254B2 (en) Semiconductor substrate
KR102515855B1 (ko) 기판 상에 패시베이션층을 형성하는 방법
JP2007051327A (ja) 成膜方法
KR100753276B1 (ko) 실리콘 다이옥사이드를 포함하는 층을 형성하기 위한 원자층 증착 방법
US11830741B2 (en) Method for forming film
WO2002000968A1 (en) A method for manufacturing a susceptor, a susceptor thus obtained and its application
CN112567071A (zh) 用于增大ald工艺的沉积速率的方法
KR101082921B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
KR100697275B1 (ko) 다층유전막을 가지는 커패시터 및 그 형성방법
JPH0480363A (ja) デポジション方法
KR20230173313A (ko) 아미노실란계 전구체를 이용한 실리콘 산화막의 선택적 증착 방법
JP2023552752A (ja) 選択的熱原子層堆積
TW201005810A (en) Cleaning method of apparatus for depositing carbon containing film

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant