KR20190123568A - Mit 기술 응용을 위한 위상영역 검출장치 및 방법 - Google Patents

Mit 기술 응용을 위한 위상영역 검출장치 및 방법 Download PDF

Info

Publication number
KR20190123568A
KR20190123568A KR1020180047433A KR20180047433A KR20190123568A KR 20190123568 A KR20190123568 A KR 20190123568A KR 1020180047433 A KR1020180047433 A KR 1020180047433A KR 20180047433 A KR20180047433 A KR 20180047433A KR 20190123568 A KR20190123568 A KR 20190123568A
Authority
KR
South Korea
Prior art keywords
clock signal
reference clock
phase
response
signal
Prior art date
Application number
KR1020180047433A
Other languages
English (en)
Inventor
김재준
박찬샘
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020180047433A priority Critical patent/KR20190123568A/ko
Priority to US16/390,344 priority patent/US10890633B2/en
Publication of KR20190123568A publication Critical patent/KR20190123568A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/28—Details of apparatus provided for in groups G01R33/44 - G01R33/64
    • G01R33/32—Excitation or detection systems, e.g. using radio frequency signals
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/05—Detecting, measuring or recording for diagnosis by means of electric currents or magnetic fields; Measuring using microwaves or radio waves 
    • A61B5/0522—Magnetic induction tomography
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/0093—Detecting, measuring or recording by applying one single type of energy and measuring its conversion into another type of energy
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/44—Arrangements or instruments for measuring magnetic variables involving magnetic resonance using nuclear magnetic resonance [NMR]
    • G01R33/48—NMR imaging systems
    • G01R33/4808—Multimodal MR, e.g. MR combined with positron emission tomography [PET], MR combined with ultrasound or MR combined with computed tomography [CT]
    • G01R33/4812—MR combined with X-ray or computed tomography [CT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Abstract

본 발명의 일실시예에 따르면, MIT 기술 응용을 위한 위상영역 검출장치에 있어서, 분석 대상 오브젝트로 인가시킬 레퍼런스 클럭 신호를 내부의 PLL회로를 통해 생성하고, 오브젝트를 통과하여 변화된 응답 클럭 신호의 위상을 내부의 PLL 회로에서 오브젝트로 인가시킨 동일한 레퍼런스 클럭 신호를 이용하여 분석함으로써 두 개의 신호간 주파수 불일치에 따른 미스매치 현상을 방지시켜 레퍼런스 클럭 신호와 응답 클럭 신호간 위상차이를 보다 정확히 검출할 수 있다.

Description

MIT 기술 응용을 위한 위상영역 검출장치 및 방법{PHASE-DOMAIN DETECTION APPARATUS FOR MIT APPLICATION AND METHOD THEREOF}
본 발명은 위상영역검출 장치에 관한 것으로, 특히 MIT 기술 응용을 위한 위상영역 검출장치 및 방법에 관한 것이다.
일반적으로, 위상영역 검출장치는 입력되는 두 개의 위상 신호의 위상차를 검출하는 장치를 말한다.
도 1은 종래 위상영역 검출장치가 채용된 저항기반 온도센서의 회로를 도시한 것이다.
도 1을 참조하면, 휘엠브리지 센서(WB sensor)(100)는 저항(R(T))의 변화에 따른 입력신호의 위상변화를 발생시키는 센서로서, 저항과 커패시터(C)로 구성되어 밴드패스 필터(bandpass filter)로 동작하게 되며, 센서(100)내 저항은 온도에 따라 저항값이 변화되는 저항이다.
이에 따라 저항의 변화에 따라 통과대역이 다르게 설정되며, 입력신호(fdrive)의 위상이 바뀌게 된다. 즉, 휘엠브리지 센서(100)는 온도의 변화에 대응되게 변화된 입력신호의 위상 정보를 출력하게 되며, 이러한 위상 정보를 이용하여 온도를 측정할 수 있게 된다.
위상영역 검출장치(PD-CTDSM)(110)는 위상생성장치(Phase generation)(120)에서 생성된 마스터 클럭(master clock)을 이용하여 휘엠브리지 센서(100)로부터 출력된 위상 정보를 근사화하여 위상 정보를 산출한다. 이러한 위상 정보는 온도 정보를 포함하고 있으므로 위상 정보를 통해 온도를 측정할 수 있게 된다.
이때, 위상영역 검출장치(110)는 위와 같은 위상 정보 근사화를 위해서 마스터 클럭이 필요하게 되는데, 종래 이러한 마스터 클럭은 입력 신호를 디바이딩(dividing)하고 센싱하기 위해서 입력 신호의 주파수 보다 최소 8배는 커져야 하기 때문에 마스터 클락을 발생시키는데 어려움이 있었다.
또한, 마스터 클럭의 주파수가 입력 신호에 비해 매우 커짐에 따라 위상영역 검출장치(110)에서 마스터 클럭의 제어가 어려워서 입력 신호의 위상 정보를 검출하는 범위가 제한되며, 위상 정보의 검출 범위와 정확도(resolution)간 트레이드 오프(trade off)가 발생하는 문제점이 있었다.
(특허문헌)
대한민국 등록특허번호 10-1595772호(등록일자 2016년 02월 15일)
따라서, 본 발명의 일실시예에서는 분석 대상 오브젝트로 인가시킬 레퍼런스 클럭 신호를 내부의 PLL회로를 통해 생성하고, 오브젝트를 통과하여 변화된 응답 클럭 신호의 위상을 내부의 PLL 회로에서 오브젝트로 인가시킨 동일한 레퍼런스 클럭 신호를 이용하여 분석함으로써 두 개의 신호간 주파수 불일치에 따른 미스매치 현상을 방지시켜 레퍼런스 클럭 신호와 응답 클럭 신호간 위상차이를 보다 정확히 검출할 수 있도록 하는 MIT 기술 응용을 위한 위상영역 검출장치 및 방법을 제공하고자 한다.
상술한 본 발명의 일실시예에 따른 MIT 기술을 이용한 위상영역 검출장치로서, 서로 다른 위상을 가지는 복수의 레퍼런스 클럭 신호를 생성하는 PLL부와, 상기 PLL부로부터 상기 복수의 레퍼런스 클럭 신호를 수신하고, 상기 복수의 레퍼런스 클럭 신호 중 타겟 오브젝트로 인가된 레퍼런스 클럭 신호가 상기 타겟 오브젝트를 통과하여 위상이 변화된 응답 클럭 신호를 수신하며, 상기 타겟 오브젝트로 인가된 레퍼런스 클럭 신호와 상기 응답 클럭 신호의 위상 차이를 검출하는 위상영역 검출부를 포함한다.
또한, 상기 위상영역 검출부는, 상기 복수의 레퍼런스 클럭 신호 중 두 개 이상의 레퍼런스 클럭 신호를 선택하는 클럭 신호 선택부와, 상기 선택된 레퍼런스 클럭 신호 중 상기 응답 클럭 신호의 위상과 가장 유사한 위상을 가지는 하나의 레퍼런스 클럭 신호를 선택하여 출력하는 위상 선택부와, 상기 위상 선택부에서 선택된 하나의 레퍼런스 클럭 신호와 상기 오브젝트를 통과하여 수신되는 상기 응답 클럭 신호를 혼합하는 혼합부와, 상기 혼합부에서 혼합된 신호를 기반으로 상기 하나의 레퍼런스 클럭 신호와 상기 응답 클럭 신호간 상기 위상 차이에 대한 정보를 포함하는 비트스트림 데이터를 생성하는 시그마 델타루프를 포함하는 것을 특징으로 한다.
또한, 상기 시그마 델타루프는, 상기 혼합부로부터 인가되는 상기 혼합된 신호를 이용하여 상기 클럭 신호 선택부에서 선택되는 두 개의 서로 다른 위상을 가지는 제1 레퍼런스 클럭 신호(φref1)와 제2 레퍼런스 클럭 신호(φref2) 사이에 있는 위상정보를 양자화(Quantization)하고, 상기 양자화를 통해 상기 비트스트림 데이터를 생성하는 것을 특징으로 한다.
또한, 상기 시그마 델타루프는, 상기 혼합된 신호의 DC 성분값을 기설정된 문턱 전압과 비교하여 상기 문턱전압을 초과하거나 상기 문턱 전압 미만인 경우 상기 DC 성분값의 로직을 반전시키는 비교기와, 상기 혼합된 신호의 고주파 성분을 제거하고, 상기 혼합된 신호를 이용하여 상기 클럭 신호 선택부에서 선택되는 상기 제1 레퍼런스 클럭 신호(φref1)와 상기 제2 레퍼런스 클럭 신호(φref2) 사이에 있는 위상정보를 양자화(Quantization)하는 적분기를 포함하는 것을 특징으로 한다.
또한, 상기 위상 선택부는, 상기 시그마 루프필터로부터 생성되는 상기 비트스트림 데이터를 피드백 수신하고, 상기 비트스트림 데이터를 기반으로 상기 제1 레퍼런스 클럭 신호(φref1) 또는 제2 레퍼런스 클럭 신호(φref2) 중 상기 응답 클럭 신호의 위상과 가장 유사한 레퍼런스 클럭 신호를 교번적으로 선택하여 상기 혼합부로 인가시키는 것을 특징으로 한다.
또한, 본 발명의 일실시예에 따른 MIT 기술을 이용한 위상영역 검출방법으로서, 서로 다른 위상을 가지는 복수의 레퍼런스 클럭 신호를 생성하는 단계와, 상기 복수의 레퍼런스 클럭 신호 중 하나를 타겟 오프젝트로 인가시키는 단계와, 상기 타겟 오브젝트로 인가된 레퍼런스 클럭 신호가 상기 타겟 오브젝트를 통과하여 위상이 변화된 응답 클럭 신호를 수신하는 단계와, 상기 타겟 오브젝트로 인가된 레퍼런스 클럭 신호와 상기 응답 클럭 신호의 위상 차이를 검출하는 단계를 포함한다.
또한, 상기 위상차이를 검출하는 단계는, 상기 복수의 레퍼런스 클럭 신호 중 두 개의 서로 다른 위상을 가지는 제1 레퍼런스 클럭 신호(φref1)와 제2 레퍼런스 클럭 신호(φref2)를 선택하는 단계와, 상기 선택된 레퍼런스 클럭 신호 중 상기 응답 클럭 신호의 위상과 가장 유사한 위상을 가지는 하나의 레퍼런스 클럭 신호를 선택하는 단계와, 상기 선택된 하나의 레퍼런스 클럭 신호와 상기 오브젝트를 통과하여 수신되는 상기 응답 클럭 신호를 혼합하는 단계와, 상기 혼합된 신호를 기반으로 상기 하나의 레퍼런스 클럭 신호와 상기 응답 클럭 신호간 상기 위상 차이에 대한 정보를 포함하는 비트스트림 데이터를 생성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 하나의 레퍼런스 클럭 신호를 선택하는 단계는, 상기 상기 비트스트림 데이터를 피드백 수신하는 단계와, 상기 비트스트림 데이터를 기반으로 상기 상기 제1 레퍼런스 클럭 신호(φref1) 또는 제2 레퍼런스 클럭 신호(φref2) 중 상기 응답 클럭 신호의 위상과 가장 유사한 레퍼런스 클럭 신호를 교번적으로 선택하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일실시예에 따르면, MIT 기술 응용을 위한 위상영역 검출장치에 있어서, 분석 대상 오브젝트로 인가시킬 레퍼런스 클럭 신호를 내부의 PLL회로를 통해 생성하고, 오브젝트를 통과하여 변화된 응답 클럭 신호의 위상을 내부의 PLL 회로에서 오브젝트로 인가시킨 동일한 레퍼런스 클럭 신호를 이용하여 분석함으로써 두 개의 신호간 주파수 불일치에 따른 미스매치 현상을 방지시켜 레퍼런스 클럭 신호와 응답 클럭 신호간 위상차이를 보다 정확히 검출할 수 있다.
도 1은 종래 위상영역 검출장치가 채용된 저항기반 온도센서의 회로도.
도 2는 본 발명의 일실시예에 따른 MIT 기술 응용을 위한 위상영역 검출장치의 상세 블록 구성도.
도 3은 본 발명의 일실시예에 따른 PLL부와 위상영역 검출부의 상세 회로 구성도.
도 4는 본 발명의 일실시예에 따른 MIT 기술 응용을 위한 위상영역 검출 장치의 동작 제어 흐름도.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 일실시예에 따른 MIT 기술 응용을 위한 위상영역 검출장치의 상세 블록 구성을 도시한 것이다.
이하, 도 2를 참조하여 본 발명의 일실시예에 따른 MIT 기술 응용을 위한 위상영역검출 장치(200)의 각 구성 요소에서의 동작을 상세히 설명하기로 한다.
먼저, PLL(phase-locked loop)부(210)에 대해 설명하면, PLL부(210)는 기준이 되는 입력 신호와 전압제어 발진기(Voltage Controlled Oscilatior : VCO)로 발진된 출력 신호의 위상차를 검출하여 전압제어 발진기의 주파수, 위상을 결정하는 회로를 말한다.
즉, PLL부(210)는 MIT 시스템을 칩(chip)상에 집적화하는 경우 MIT 시스템에서 내부 클럭을 만드는데 필요한 구성요소로서, 본 발명의 일실시예에서는 이러한 PLL부(210)에서 생성되는 서로 다른 위상을 가지는 복수의 레퍼런스(reference) 클럭 신호(φref1, φref2, ...)가 위상영역 검출부(PD-ADC)(220)로 제공되도록 한다.
이때, 오브젝트(object)(250)로 출력된 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)와 동일한 주파수를 가지는 레퍼런스 신호(φref1, φref2, ... , φref8)가 PLL부(210)로부터 위상영역 검출부(220)로 제공되도록 함에 따라 위상영역 검출부(220)에서 주파수 부정합(miss match)이 발생하지 않게 된다. 또한, 종래와 같이 외부에서 생성된 마스크 클럭을 사용하는 것과 비교하여 위상영역 검출부(220)로 입력되는 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)의 주파수를 필요 이상의 고주파로 발생시키지 않아도 된다.
도 3은 PLL부(210)와 위상영역 검출부(220)의 상세 블록 구성을 도시한 것이다. 이하 도 3을 참조하여 PLL부(210)의 각 구성요소의 동작을 보다 상세히 설명하기로 한다.
먼저, 위상 검출기(phase frequency detector : PFD)(300)는 입력신호와 전압제어발진기(voltage controlled oscillator : VCO)(330)로부터 생성된 출력신호의 위상차를 검출하여 그 차에 대한 정보를 출력한다.
전하 펌프(charge pump)(310)와 루프필터(loop filter)(320)는 위상 검출기(300)에서 검출된 위상차를 전압으로 변환하여 전압제어발진기(330)로 출력한다.
전압제어발진기(330)는 전하 펌프(charge pump)(310)와 루프필터(loop filter)(320)로부터 입력된 전압에 비례하는 주파수를 가지는 출력신호를 생성하여 출력한다. 이때, 본 발명의 일실시예에 따라 전압제어발진기(330)로부터 생성된 출력신호는 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)로서 위상영역 검출부(220)로 제공되어, 위상영역 검출부(220)에서 오브젝트(250)를 통해 수신된 응답 클럭 신호(φma)의 위상과 비교된다.
분주기(divider)(340)는 전압제어발진기(330)로부터 출력되는 출력 신호의 주파수를 기설정된 비율로 분주하여(divide) 위상 검출기(300)로 피드백(feedback) 입력시킨다.
다음으로, 위상영역 검출부(220)에 대해 설명하면, 위상영역 검출부(220)는 PLL부(210)로부터 인가되는 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)와 오브젝트(250)를 통과하여 출력되는 응답 클럭 신호(φma)를 수신하고 두 신호의 위상 차이를 검출한다.
이때, PLL부(210)로부터 생성된 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)는 MIT 코일(240, 242)로 인가되고, 제1 MIT 코일(240)을 통해 전자기파 형태의 신호로 변환되어 오브젝트(250)를 향해 출력된다. 이어, 전자기파 형태의 신호는 오브젝트(250)의 물질 특성으로 인해 오브젝트(250)를 통과하면서 위상이 변화되어 제2 MIT 코일(242)로 출력되고 제2 MIT 코일(242)을 통해 응답 클럭 신호(φma)로 변환되어 위상영역 검출부(220)로 인가된다.
즉, 위상영역 검출부(220)로 수신되는 응답 클럭 신호(φma)는 PLL부(210)로부터 생성된 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)가 오브젝트(250)를 통과하면서 오브젝트(250)의 특성에 따라 위상이 변환된 신호를 의미하며 위상영역 검출부(220)는 이러한 응답 클럭 신호(φma)를 PLL부(210)로부터 제공된 동일한 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)와 비교하여 두 신호의 위상 차이를 검출한다. 이때, 두 신호는 모두 PLL부(210)에서 생성된 동일한 주파수를 가지는 클럭 신호이므로 신호의 주파수가 불일치하는 미스매치(mismatch) 현상이 발생하지 않아 보다 정확한 위상 차이가 검출될 수 있다.
또한, 위와 같은 두 신호간 위상차이는 오브젝트(250)의 특성을 나타낼 수 있으므로 이러한 위상 차이에 대한 정보는 MIT 시스템에서 오브젝트의 특성을 분석하기 위한 정보로 활용될 수 있다.
이하 도 3을 참조하여 위상영역 검출부(220)의 각 구성요소의 동작을 보다 상세히 설명하기로 한다.
클럭 신호 선택부(Phase DAC)(400)는 PLL부(210)에서 나오는 8개의 레퍼런스 클럭 신호(φref1, φref2, ... , φref8) 중 두 개의 서로 다른 위상을 가지는 레퍼런스 클럭신호(φref1, φref2)를 선택하여 출력한다.
위상 선택부(MUX)(410)는 시그마 델타루프(430)로부터 출력되는 피드백 신호를 기반으로 클럭 신호 선택부(400)에서 출력되는 두 개의 레퍼런스 클럭 신호(φref1, φref2) 중 하나의 레퍼런스 클럭 신호를 선택하여 혼합부(420)로 출력한다.
즉, 위상 선택부(MUX)(410)는 클럭 신호 선택부(400)로부터 인가되는 두 개의 레퍼런스 클럭 신호(φref1, φref2)를 입력받고, 시그마 델타루프(430)로부터 출력되는 피드백 신호를 입력받는다.
이어, 위상 선택부(MUX)(410)는 피드백 신호를 기반으로 클럭 신호 선택부(400)에서 출력되는 두 개의 레퍼런스 클럭 신호(φref1, φref2) 중 하나의 레퍼런스 클럭 신호를 선택하여 혼합부(420)로 출력하는 것이다.
이때, 시그마 델타루프(430)로부터 출력되는 피드백 신호는 DC 레벨 신호일 수 있으며, 이러한 신호는 위상 선택부(410)로 피드백되어 입력되고 그러면, 위상 선택부(410)에서는 피드백 신호를 기반으로 레퍼런스 클럭 신호(φref1) 또는 레퍼런스 클럭 신호(φref2)를 번갈아 가며 선택하여 혼합부(420)로 인가시킴으로서 시그마 델타루프(430)를 통해 응답 클럭 신호(φma)의 위상이 근사화되도록 하는 것이다.
혼합부(chopper)(420)는 위상 선택부(410)로부터 선택된 하나의 레퍼런스 클럭 신호와 오브젝트(250)를 통과하여 출력된 응답 클럭 신호(φma)를 혼합하여 변조(modulation)시킨다.
시그마 델타루프(430)는 혼합부(420)로부터 혼합된 신호를 입력받아 응답 클럭 신호(φma)와 위상 선택부(410)에서 선택된 레퍼런스 클럭 신호(φref1, φref2)간 위상 차이를 검출한다.
즉, 시그마 델타 루프(430)는 혼합부(420)로부터 인가되는 응답 클럭 신호(φma)와 레퍼런스 클럭 신호의 혼합된 신호를 이용하여 두 개의 레퍼런스 클럭 신호(φref1, φref2) 사이에 있는 위상정보를 양자화(Quantization) 한다. 위와 같은 양자화를 통해 DC 레벨 신호가 생성되는데 이러한 DC 레벨 신호가 피드백 신호로서 위상 선택부(410)로 입력되며, 이러한 DC 레벨 신호는 위상 선택부(410)로부터 출력된 레퍼런스 클럭 신호(φref1, φref2)와 응답 클럭 신호(φma)간 위상 차이에 대한 정보를 포함할 수 있다.
예를 들어, φ1의 위상을 가지는 레퍼런스 클럭 신호(φref1)가 위상 선택부(410)를 통해 응답 클럭 신호(φma)와 혼합되는 경우, 혼합부(420)로부터 출력되는 혼합된 신호는 cos(wt + φ1) * cos(wt + φMa) = cos(φ1 - φMa) + cos(2wt + φ1 +φMa)와 같이 나타나게 되어 DC 성분(term)이 생기게 된다. 이때, 이러한 혼합된 신호 중 고주파 성분(High frequency term)인 (cos(2wt) term))은 시그마 델타루프(430)내 적분기(431)를 거치며, 필터링 제거(Filtering out)되고, DC 성분이 시그마 델타 루프(430)를 돌면서 응답 클럭 신호(φMa)의 위상이 근사화(Approximation)하게 되는 것이다.
이하, 응답 클럭 신호의 위상이 시그마 델타 루프(430)에서 응답 클럭 신호(φMa)의 위상이 근사화되는 동작을 보다 상세히 살펴보기로 한다.
먼저, 오브젝트(250)를 통과한 응답 클럭 신호(φMa)는 혼합부(420)에서 위상이 φ1이나 φ2 인 레퍼런스 클럭 신호(φref1, φref2)와 혼합되어 DC 성분(Term)과 AC 성분(Term)이 분리되고, 시그마 델타루프(430)으로 들어가게 된다. 이때, 시그마 델타루프(430)로 인가된 혼합신호가 시그마 델타루프의 비교기(432)를 거친 값이 문턱 전압(Threshold Voltage)을 초과하거나 문턱 전압 미만이 되는 경우, 비교기(432)에서 로직이 반전된다(로우신호 -> 하이신호, 하이신호 -> 로우신호).
이어, 위와 같이 로직이 반전되는 경우 위상 선택부(410)로 들어가는 신호의 로직이 반전되어, 혼합부(420)로 들어가는 레퍼런스 클럭 신호의 위상이 반전된다. 즉, 위상 선택부(420)를 통해 레퍼런스 클럭 신호(φref1)가 선택되어 혼합부(420)로 들어가고 있었다면, 레퍼런스 클럭 신호(φref2)가 선택되어 혼합부(420)로 입력된다. 이 사이클을 많은 주기동안 돌리게 된다면, 응답 클럭 신호(φMa)의 위상과 유사하게 근사화된 위상 정보를 얻을 수 있게 된다.
다음으로, MCU(main control unit)(230)는 PLL부(210)와 위상영역 검출부(220)의 전반적인 동작을 제어한다.
이때, MCU(230)는 예를 들어 PLL부(210)의 제어에 있어서는 PLL부(210)를 제어하여 PLL부(210)에서 생성되는 복수의 레퍼런스 클럭 신호(φref1, φref2, ... , φref8) 중 오브젝트(250)로 인가할 레퍼런스 클럭 신호가 선택되도록 제어할 수 있다. 이와 같이 선택된 레퍼런스 클럭 신호는 PLL부(210)로부터 오브젝트(250)와 위상영역 검출부(220)로 각각 인가될 수 있다.
또한, MCU(230)는 예를 들어 위상영역 검출부(220)의 제어에 있어서는 위상영역 검출부(220)의 시그마 델타루프(430)에 설정되는 integrator gain(int1, int2) 값을 설정할 수 있다.
도 4는 본 발명의 일실시예에 따른 MIT 기술 응용을 위한 위상영역 검출 장치의 동작 제어 흐름을 도시한 것이다.
이하, 도 2 내지 도 4를 참조하여 본 발명의 일실시예에 따른 위상영역검출 장치의 동작을 보다 상세히 설명하기로 한다.
먼저, 위상영역 검출장치(200)는 내부의 PLL부(210)를 통해 서로 다른 위상을 가지는 복수의 레퍼런스 클럭 신호(φref1, φref2, ... , φref8)를 생성한다(S400).
이어, 위상영역 검출장치(200)는 위와 같이 생성한 복수의 레퍼런스 클럭 신호 중 하나를 타겟 오프젝트(250)로 인가시킨다(S402). 이때, 위와 같이 타겟 오브젝트(250)로 인가된 레퍼런스 클럭 신호는 타겟 오브젝트(250)를 통과하면서 위상이 변화된다.
그러면, 위상영역 검출장치(200)는 타겟 오브젝트(250)로 인가된 레퍼런스 클럭 신호가 타겟 오브젝트(250)를 통과하여 위상이 변화된 응답 클럭 신호(φma)를 수신한다(S404).
이어, 위와 같이 타겟 오브젝트(250)를 통과하여 위상이 변화된 응답 클럭 신호(φma)를 수신하는 경우, 위상영역 검출장치(200)는 타겟 오브젝트(250)로 인가시킨 레퍼런스 클럭 신호와 타겟 오브젝트(250)를 통과하여 위상이 변화된 응답 클럭 신호(φma)간 위상 차이를 검출한다(S406).
이때, 타겟 오브젝트(250)로 인가시킨 레퍼런스 클럭 신호와 타겟 오브젝트(250)를 통과하여 위상이 변화된 응답 클럭 신호(φma)는 모두 위상영역 검출장치(200)내 PLL부(210)에서 생성된 동일한 주파수를 가지는 클럭 신호이므로 신호의 주파수가 불일치하는 미스매치(mismatch) 현상이 발생하지 않아 보다 정확한 위상 차이가 검출될 수 있다.
상술한 바와 같이, 본 발명의 일실시예에 따르면, MIT 기술 응용을 위한 위상영역 검출장치에 있어서, 분석 대상 오브젝트로 인가시킬 레퍼런스 클럭 신호를 내부의 PLL회로를 통해 생성하고, 오브젝트를 통과하여 변화된 응답 클럭 신호의 위상을 내부의 PLL 회로에서 오브젝트로 인가시킨 동일한 레퍼런스 클럭 신호를 이용하여 분석함으로써 두 개의 신호간 주파수 불일치에 따른 미스매치 현상을 방지시켜 레퍼런스 클럭 신호와 응답 클럭 신호간 위상차이를 보다 정확히 검출할 수 있다.
본 발명에 첨부된 각 흐름도의 각 단계의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수도 있다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도의 각 단계에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도의 각 단계에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도의 각 단계에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실시예들에서는 단계들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 단계들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 단계들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
200 : 위상영역 검출장치 210 : PLL부
220 : 위상영역 검출부 230 : MCU
240, 242 : MIT 코일 250 : 오브젝트

Claims (8)

  1. 서로 다른 위상을 가지는 복수의 레퍼런스 클럭 신호를 생성하는 PLL부와,
    상기 PLL부로부터 상기 복수의 레퍼런스 클럭 신호를 수신하고, 상기 복수의 레퍼런스 클럭 신호 중 타겟 오브젝트로 인가된 레퍼런스 클럭 신호가 상기 타겟 오브젝트를 통과하여 위상이 변화된 응답 클럭 신호를 수신하며, 상기 타겟 오브젝트로 인가된 레퍼런스 클럭 신호와 상기 응답 클럭 신호의 위상 차이를 검출하는 위상영역 검출부를 포함하는
    MIT 기술을 이용한 위상영역 검출장치.
  2. 제 1 항에 있어서,
    상기 위상영역 검출부는,
    상기 복수의 레퍼런스 클럭 신호 중 두 개 이상의 레퍼런스 클럭 신호를 선택하는 클럭 신호 선택부와,
    상기 선택된 레퍼런스 클럭 신호 중 상기 응답 클럭 신호의 위상과 가장 유사한 위상을 가지는 하나의 레퍼런스 클럭 신호를 선택하여 출력하는 위상 선택부와,
    상기 위상 선택부에서 선택된 하나의 레퍼런스 클럭 신호와 상기 오브젝트를 통과하여 수신되는 상기 응답 클럭 신호를 혼합하는 혼합부와,
    상기 혼합부에서 혼합된 신호를 기반으로 상기 하나의 레퍼런스 클럭 신호와 상기 응답 클럭 신호간 상기 위상 차이에 대한 정보를 포함하는 비트스트림 데이터를 생성하는 시그마 델타루프를 포함하는
    MIT 기술을 이용한 위상영역 검출장치.
  3. 제 2 항에 있어서,
    상기 시그마 델타루프는,
    상기 혼합부로부터 인가되는 상기 혼합된 신호를 이용하여 상기 클럭 신호 선택부에서 선택되는 두 개의 서로 다른 위상을 가지는 제1 레퍼런스 클럭 신호(φref1)와 제2 레퍼런스 클럭 신호(φref2) 사이에 있는 위상정보를 양자화(Quantization)하고, 상기 양자화를 통해 상기 비트스트림 데이터를 생성하는
    MIT 기술을 이용한 위상영역 검출장치.
  4. 제 3 항에 있어서,
    상기 시그마 델타루프는,
    상기 혼합된 신호의 DC 성분값을 기설정된 문턱 전압과 비교하여 상기 문턱전압을 초과하거나 상기 문턱 전압 미만인 경우 상기 DC 성분값의 로직을 반전시키는 비교기와,
    상기 혼합된 신호의 고주파 성분을 제거하고, 상기 혼합된 신호를 이용하여 상기 클럭 신호 선택부에서 선택되는 상기 제1 레퍼런스 클럭 신호(φref1)와 상기 제2 레퍼런스 클럭 신호(φref2) 사이에 있는 위상정보를 양자화(Quantization)하는 적분기를 포함하는
    MIT 기술을 이용한 위상영역 검출장치.
  5. 제 3 항에 있어서,
    상기 위상 선택부는,
    상기 시그마 루프필터로부터 생성되는 상기 비트스트림 데이터를 피드백 수신하고, 상기 비트스트림 데이터를 기반으로 상기 제1 레퍼런스 클럭 신호(φref1) 또는 제2 레퍼런스 클럭 신호(φref2) 중 상기 응답 클럭 신호의 위상과 가장 유사한 레퍼런스 클럭 신호를 교번적으로 선택하여 상기 혼합부로 인가시키는
    MIT 기술을 이용한 위상영역 검출장치.
  6. 서로 다른 위상을 가지는 복수의 레퍼런스 클럭 신호를 생성하는 단계와,
    상기 복수의 레퍼런스 클럭 신호 중 하나를 타겟 오프젝트로 인가시키는 단계와,
    상기 타겟 오브젝트로 인가된 레퍼런스 클럭 신호가 상기 타겟 오브젝트를 통과하여 위상이 변화된 응답 클럭 신호를 수신하는 단계와,
    상기 타겟 오브젝트로 인가된 레퍼런스 클럭 신호와 상기 응답 클럭 신호의 위상 차이를 검출하는 단계를 포함하는
    MIT 기술을 이용한 위상차이 검출방법.
  7. 제 6 항에 있어서,
    상기 위상차이를 검출하는 단계는,
    상기 복수의 레퍼런스 클럭 신호 중 두 개의 서로 다른 위상을 가지는 제1 레퍼런스 클럭 신호(φref1)와 제2 레퍼런스 클럭 신호(φref2)를 선택하는 단계와,
    상기 선택된 레퍼런스 클럭 신호 중 상기 응답 클럭 신호의 위상과 가장 유사한 위상을 가지는 하나의 레퍼런스 클럭 신호를 선택하는 단계와,
    상기 선택된 하나의 레퍼런스 클럭 신호와 상기 오브젝트를 통과하여 수신되는 상기 응답 클럭 신호를 혼합하는 단계와,
    상기 혼합된 신호를 기반으로 상기 하나의 레퍼런스 클럭 신호와 상기 응답 클럭 신호간 상기 위상 차이에 대한 정보를 포함하는 비트스트림 데이터를 생성하는 단계를 포함하는
    MIT 기술을 이용한 위상차이 검출방법.
  8. 제 7 항에 있어서,
    상기 하나의 레퍼런스 클럭 신호를 선택하는 단계는,
    상기 상기 비트스트림 데이터를 피드백 수신하는 단계와,
    상기 비트스트림 데이터를 기반으로 상기 상기 제1 레퍼런스 클럭 신호(φref1) 또는 제2 레퍼런스 클럭 신호(φref2) 중 상기 응답 클럭 신호의 위상과 가장 유사한 레퍼런스 클럭 신호를 교번적으로 선택하는 단계를 포함하는
    MIT 기술을 이용한 위상차이 검출방법.

KR1020180047433A 2018-04-24 2018-04-24 Mit 기술 응용을 위한 위상영역 검출장치 및 방법 KR20190123568A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180047433A KR20190123568A (ko) 2018-04-24 2018-04-24 Mit 기술 응용을 위한 위상영역 검출장치 및 방법
US16/390,344 US10890633B2 (en) 2018-04-24 2019-04-22 Phase-domain detection apparatus for MIT application and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180047433A KR20190123568A (ko) 2018-04-24 2018-04-24 Mit 기술 응용을 위한 위상영역 검출장치 및 방법

Publications (1)

Publication Number Publication Date
KR20190123568A true KR20190123568A (ko) 2019-11-01

Family

ID=68237032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180047433A KR20190123568A (ko) 2018-04-24 2018-04-24 Mit 기술 응용을 위한 위상영역 검출장치 및 방법

Country Status (2)

Country Link
US (1) US10890633B2 (ko)
KR (1) KR20190123568A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595772B1 (ko) 2014-08-27 2016-02-22 한국과학기술원 자기장 집속 장치 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085893B2 (en) * 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit
US8373472B2 (en) * 2011-06-20 2013-02-12 Intel Mobile Communications GmbH Digital PLL with automatic clock alignment
US8581643B1 (en) * 2011-10-28 2013-11-12 Lightlab Imaging, Inc. Phase-lock loop-based clocking system, methods and apparatus
US11357417B2 (en) * 2012-01-19 2022-06-14 Cerebrotech Medical Systems, Inc. Continuous autoregulation system
US8816781B2 (en) * 2012-09-20 2014-08-26 Phuong Huynh Apparatus and method to detect frequency difference
US8779812B1 (en) * 2013-02-28 2014-07-15 Texas Instruments Incorporated Hybrid PLL/FLL circuit to provide a clock
EP2983295B1 (en) * 2014-08-04 2019-04-10 Synopsys, Inc. Delay-locked loop arrangement and method for operating a delay-locked loop circuit
US9742415B1 (en) * 2016-09-30 2017-08-22 Quantenna Communications, Inc. Apparatus for linearizing a differential charge pump
US10254783B2 (en) * 2017-06-28 2019-04-09 Western Digital Technologies, Inc. External clock based clock generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595772B1 (ko) 2014-08-27 2016-02-22 한국과학기술원 자기장 집속 장치 및 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
(특허문헌)

Also Published As

Publication number Publication date
US20190324100A1 (en) 2019-10-24
US10890633B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US9325331B2 (en) Prediction based digital control for fractional-N PLLs
US6049255A (en) Tuning the bandwidth of a phase-locked loop
US7688059B2 (en) Filter characteristic adjusting apparatus and filter characteristic adjusting method
US5367200A (en) Method and apparatus for measuring the duty cycle of a digital signal
JP6537746B2 (ja) Ｐｌｌ回路
KR20070043843A (ko) 지터 인가 회로, 및 시험 장치
US8638146B1 (en) Dual mode phase detection
JP2006500857A (ja) 電圧制御発振器プリセット回路
JP5202631B2 (ja) 偽信号化された周波数上の位相ロック
CN108270441B (zh) 频率可调的频率源和相关的系统、方法和电子设备
CN106199184B (zh) 一种具有快速锁相功能的频谱分析仪
US20060067454A1 (en) Circuit arrangement and method for determining a frequency drift in a phase locked loop
CA2879226C (en) Frequency determination circuit and method
CN108667455B (zh) 具有通过未修整振荡器提供的参考信号的锁定环电路
KR20190123568A (ko) Mit 기술 응용을 위한 위상영역 검출장치 및 방법
WO2019009997A1 (en) DELAY LOCKING LOOP (DLL) EMPLOYING A DIGITAL OUTPUT (PDC) PULSE CONVERTER FOR CALIBRATION
CN110518907B (zh) 信号生成电路及其方法、数字时间转换电路及其方法
US9742427B2 (en) Electrical circuit
US6107890A (en) Digital phase comparator and frequency synthesizer
JP4494935B2 (ja) 可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力
CN107872223B (zh) 用于执行相位误差校正的系统和方法
JP2002271191A (ja) 周波数同期ループ回路および位相同期ループ回路
JP2005049233A (ja) ジッタ測定方法、ジッタ測定回路及びこれを備えた発振回路
EP2806563A1 (en) Phase lock detection in fractional-Q digital PLL
US20200072942A1 (en) Radar device, monitoring device, phase control circuit and method for monitoring a signal processing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application