KR20190117507A - 기질들을 결합하기 위한 방법 및 장치 - Google Patents

기질들을 결합하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20190117507A
KR20190117507A KR1020197022649A KR20197022649A KR20190117507A KR 20190117507 A KR20190117507 A KR 20190117507A KR 1020197022649 A KR1020197022649 A KR 1020197022649A KR 20197022649 A KR20197022649 A KR 20197022649A KR 20190117507 A KR20190117507 A KR 20190117507A
Authority
KR
South Korea
Prior art keywords
substrate
amorphous
radiation
substrates
layers
Prior art date
Application number
KR1020197022649A
Other languages
English (en)
Other versions
KR102615398B1 (ko
Inventor
쿠르트 힌걸
페터 니콜라스 오베르후머
귄터 헤써
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Publication of KR20190117507A publication Critical patent/KR20190117507A/ko
Application granted granted Critical
Publication of KR102615398B1 publication Critical patent/KR102615398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

- 상기 제1 기질(1,6) 상에 제1 비정질 층(1a, 6a)을 형성하는 단계 및/또는 상기 제2 기질(2) 상에 제2 비정질 층(2a)을 형성하는 단계,
- 기질 스택(3)을 형성하기 위해 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들에서 제1 기질(1,6)을 제2기질(2)과 결합하는 단계,
- 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들이 결정 층 또는 결정 층들로 변환되도록 복사선(5)에 의해 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들을 조사하는 것을 특징으로 하는 제1 기질(1,6)을 제2 기질(2)과 결합하는 방법이 제안된다.

Description

기질들을 결합하기 위한 방법 및 장치
본 발명은 청구된 청구 범위에 따른 기질 및 기질 스택을 결합시키는 방법 및 장치에 관한 것이다. 반도체 산업에서 이미 여러 해 동안 기질들을 서로 연결하기 위해 다양한 결합 기술이 이용되어 왔다. 연결(joining) 공정을 결합이라고 한다. 특히 임시 결합 방법과 영구 결합 방법으로 구분된다.
임시 결합 방법에 있어서, 제품 기질(product substrate)은 결합 공정 후에 다시 분리될 수 있도록 특히 캐리어 기질과 결합된다. 임시 결합 공정에 의해 제품 기질을 기계적으로 안정화할 수 있다. 기계적 안정화에 의해 제품 기질은 아치 형상화(arched)되거나 변형되거나 파손되지 않고 처리될 수 있다. 캐리어 기질의 안정화는 주로 후방부 두께 감소(back thinning) 공정 동안 및 후방부 두께 감소 공정 후에 요구된다. 후방부 두께 감소 공정에 의해 제품 기질 두께는 수 마이크론(microns)으로 감소된다.
영구 결합 방법에 있어서, 적어도 2개의 기질들이 내구성을 가지며 영구적으로 결합된다. 또한, 두 개의 기질들이 영구 결합되어 다층 구조체들이 생산될 수 있다. 상기 다층 구조체는 동일하거나 상이한 재료로 구성될 수 있다.
양극 결합(anodic bonding)의 영구 결합 방법은 이온을 포함한(ion containing) 기질을 영구적으로 결합시키기 위해 이용된다. 대부분의 경우에서 두 기질 중 하나는 유리 기질이다.
또 다른 영구 결합 방법은 금속 결합이다. 금속 결합에 있어서, 결합되는 기질들 사이에 합금이 제공되거나 단지 한 가지 원자를 포함하는 동종 - 원자 결합이 발생한다. 액체 상은 선택적인 응고(solidification) 공정에서 응고되고 두 개의 기질들 사이에 결합 층을 형성한다. 용융 상(molten phase)을 형성하지 않는 결합이 고려될 수도 있다.
또 다른 영구 결합 방법은 직접 결합이라고도 하는 융합 결합(fusion bonding)이다. 융합 결합에 있어서, 두 개의 평평하고 순수한 기질 표면들이 접촉에 의해 서로 결합된다. 결합 공정은 두 개의 단계들로 나누어진다. 제1단계에서, 두 개의 기질들이 접촉한다. 두 개의 기질들의 고정은 주로 반 데어 발스(van der Waals) 힘에 의해 일어난다. 상기 고정은 예비 결합(prebond)라고 한다. 상기 힘에 의해 상기 기질들을 결합하기 위한 강한 고정이 발생될 수 있어서 특히 전단 하중이 적용되기 때문에 상당한 힘이 작용할 때에만 상호 변위가 가능하다. 다른 한편으로, 2개의 기질들은 특히 정상적인 하중(normal force)가 적용되어 비교적 용이하게 서로 다시 분리될 수 있다. 두 개의 기질들사이에서 경계면(interface)에 쐐기 효과(wedge effect)를 발생시키기 위해 정상적인 힘은 변부(edge)에서 결합하여 러닝 크랙(running crack)을 발생시키고 두 개의 기질들을 다시 서로로부터 분리시킨다. 영구적인 융합 결합을 형성하기 위해, 기질 스택은 어닐링(annealing)이라고도 하는 열처리를 거친다. 열처리는 두 기질들의 표면들 사이에 공유 결합(covalent bonds)을 형성한다. 이렇게 하여 형성된 영구 결합은 대부분의 경우 현재 기질의 파괴를 수반하는 높은 하중에 의해서만 분리될 수 있다.
결합 강도를 형성하기 위해 필요한 열처리는 기술적인 문제를 가진다. 결합된 기질은, 온도 민감성(temperature sensitivity)을 가진 예를 들어 마이크로 칩, MEMs, 센서, LED와 같은 기능 유닛(functional units)을 가진다. 특히, 마이크로 칩은 상대적으로 높은 도핑(doping) 정도를 가진다. 상승된 온도에서, 도핑 원소는 증가된 확산 능력(diffusion capacity)을 가져서 기질내에서 도핑은 불필요하고 불리하게 분포될 수 있다. 또한, 열처리는 항상 상승된 온도 및 비용 증가와 관련되며 열 응력, 열에 의한 변위 및 가열과 냉각을 위한 더 긴 공정 시간을 발생시킨다. 따라서 결합은 가능한 낮은 온도에서 이루어져야 한다.
직접 결합을 위한 다른 방법은 표면 활성화 직접 결합(surface activated direct bonds)이다. 결합의 표면 에너지는 기질들 중 적어도 하나의 기질이 가지는 표면 활성화에 의해 증가되어 기질 재료의 강도에 해당하는 결합 강도가 실온에서 형성한다.
표면 활성화를 위한 다양한 방법에 의해 열처리 온도 및/또는 지속 시간을 감소될 수 있다. 결합되어야 하는 표면들의 처리를 위해 플라즈마 처리 또는 이온 빔 처리가 이용될 수 있다. 경험적으로, 전부는 아니더라도 대부분 표면 활성화 방법은 결합되어야 하는 표면들의 비정질화(amorphization)를 수반한다.
기질 표면을 세정하고 활성화하기 위한 플라즈마 처리는, 비교적 낮은 온도에서 결합하기 위한 하나의 옵션일 수 있다. 그러나 상기 플라즈마 방법은, 산소에 대한 친화성이 높은 표면, 특히 금속 표면의 경우에 작동하지 않거나 단지 어렵게 작동한다. 산소에 대해 높은 친화성을 가진 금속은 산화되고 일반적으로 비교적 안정한 산화물을 형성한다. 다음에 산화물은 결합 공정에 방해한다. 또한, 확산 결합(diffusion bond)에 의해 상기 산화된 금속들을 서로 결합하는 것이 상대적으로 어려울 수 있다. 다른 한편으로, 이산화규소(silicon dioxide) 층을 형성하고 플라즈마- 활성화되는 특히 단결정 실리콘의 결합은 매우 양호하다. 이산화규소 층은 결합에 매우 적합하다. 따라서, 산화물이 가지는 상기 부작용이 반드시 모든 재료들과 관련되는 것은 아니다.
공개 문헌 제 US5441776 호는 제1 전극을 수소첨가 비정질 실리콘 층에 결합시키는 방법을 설명한다. 상기 비정질 실리콘 층은 증착 공정에 의해 기질의 표면상에 증착된다.
공개 문헌 제 US7462552 B2 호는 비정질 실리콘층을 기질의 표면상에 증착하기 위해 화학적 증착(CVD)이 이용되는 방법을 설명한다. 비정질 층은 0.5 내지 10㎛의 두께를 가진다.
상기 문헌은, 상대적으로 낮은 온도에서 수행되는 직접 결합을 수행하는 여러 가지 방법을 설명한다. 공개 문헌 제 PCT/EP2013/064239호의 방법은 결합 공정 동안 및/또는 결합 공정 이후에 기질 재료에 용해되는 희생 층의 도포(application)를 포함한다. 공개 문헌 제 PCT/EP2011/064874호의 또 다른 방법은 상 변환에 의한 영구 결합의 형성을 설명한다. 상기 공개 문헌은 특히 공유 결합이 아니라 금속 결합에 의해 결합될 가능성이 높은 금속 표면과 관련된다. 공개 문헌 제 PCT/EP2014/056545호에 의하면, 표면 세정을 이용한 실리콘의 최적화된 직접 결합 방법이 설명된다.
상기 기술의 많은 단점을 감소시키는 또 다른 방법이 공개 문헌 제 WO2015197112A1호에 설명된다. 따라서, 결합 층은 수십nm의 두께로 유지되어, 특히 스택의 광학 특성은 단지 경미하게 영향을 받는다.
공개 문헌 제 US20130112650A1호 및 공개 문헌 제 US20140230990A1호에 설명되는 일종의 용접 조인트(weld joint)에 의하면, 결합되어야 하는 표면상에 금속 층이 증착되고, 상기 금속 층은 레이저 빔에 의해 국소적으로 용융된다. 적어도 선형 결합이 형성되어 기질들이 결합될 수 있다.
상기 모든 방법 및 결합 장치는 결합 공정 후에 결합된 기질 스택을 형성한다. 그러나, 금속 및/또는 금속 이온과 같은 부가적인 재료가 모든 방법에 이용되거나 기질의 산화물 및/또는 질화물이 형성되고 서로 결합된다.
따라서, 본 발명의 목적은 종래 기술의 단점을 제거하고, 특히 보다 양호한 결합 결과를 달성하는 것이다.
상기 목적은 청구된 청구범위의 주제에 의해 해결된다. 본 발명의 유리한 실시예들이 종속 청구항에 설명된다. 상세한 설명, 청구 범위 및/또는 도면에 제공된 특징들 중 적어도 2개의 모든 조합도 본 발명의 범위에 속한다. 수치 범위의 경우, 명시된 한계치 내에 있는 값은 제한값으로서 공개되며 임의의 조합으로 청구될 수 있다.
본 발명에 따르면, 제1 기질을 제2 기질과 결합하는 방법으로서,
- 상기 제1 기질 상에 제1 비정질 층을 형성하는 단계 및/또는 상기 제2 기질 상에 제2 비정질 층을 형성하는 단계,
- 기질 스택을 형성하기 위해 비정질 층 또는 비정질 층들에서 제1 기질을 제2기질과 결합하는 단계,
- 비정질 층 또는 비정질 층들이 결정 층 또는 결정 층들로 변환되도록 복사선에 의해 비정질 층 또는 비정질 층들을 조사하는 단계를 포함한다.
또한, 본 발명에 따르면,
- 상기 기질들을 수용하기 위한 수용 수단,
- 상기 기질을 결합하기 위한 결합 장치,
- 조사 장치를 포함하고,
특히 본 발명을 따르는 방법을 이용하여 제1 기질을 제2 기질과 결합하기 위한 장치에 있어서,
- 상기 제1 기질 상에 제1 비정질 층이 형성되는 특징 및/또는 상기 제2 기질 상에 제2 비정질 층이 형성되는 특징,
- 기질 스택을 형성하기 위해 제1 기질이 비정질 층 또는 비정질 층들과 결합되는 특징,
- 비정질 층 또는 비정질 층들이 결정 층 또는 결정 층들로 변환되도록 비정질 층 또는 비정질 층들이 조사 장치를 이용하여 복사선에 의해 조사되는 특징을 포함하는 제1 기질을 제2 기질과 결합하기 위한 장치가 구성된다.
또한, 본 발명에 따르면, 본 발명에 따른 방법 및/또는 장치를 이용하여 결합되는 적어도 한 개의 제1 기질 및 제2 기질로부터 형성되는 기질 스택이 제공된다.
본 발명에 따르면, 2개의 개별 기질이 서로 결합될 수 있다. 그러나, 기질은 또한 기질 스택과 결합되거나 2개의 기질 스택들이 서로 결합될 수 있다. 기질 스택들은 2개 이상의 결합된 기질들을 포함한다.
결합되는 기질 또는 기질 스택은 한쪽 측부에만 비정질 층을 가지거나 양쪽 측부들에 비정질 층을 가질 수 있다.
단순한 설명을 위해 하기 설명에서 기질은 다르게 설명되지 않는 한 기질 및 기질 스택 모두를 의미한다.
본 발명의 기본 사상에 의하면, 적어도 하나의 비정질 층에 의해 기질들이 양호하게 예비 고정 (예비 결합)되고 대체로 전이 없이(transition free) 결합된 기질 스택이 비정질 층(들)의 변환에 의해 형성된다. 본 발명에 따르면, 발생된 열은 레이저 파장의 정확한 선택에 의해 비교적 적고 국소적으로 비정질 층(들)으로 국한된다. 따라서, 기질 스택의 응력이 상당히 감소될 수 있다. 또한, 처리 시간도 비교적 짧다.
상기 적어도 하나의 비정질 층이 기질 표면의 적어도 일부 영역 상에 형성되어 충분히 강한 예비 결합이 달성될 수 있다. 적어도 하나의 비정질 층은 바람직하게 전체 기질 표면상에 형성되어 최대 강도를 가진 예비 결합이 달성될 수 있다. 러나, 특히 혼성 결합(hybrid bond)의 전도성 표면 영역에 있어서, 비결정질 층이 기질 표면의 일부 영역에서만 형성될 수도 있다.
비정질 층(들)이 조사되는 동안에, 특히 반 데어 발스(van der Waals) 힘으로 인해 발생하는 기질들의 결합은 확고한 특히 원자 결합으로 변환되고, 특히 공유 결합으로 변환되고, 결함(defects)은 밀폐된다.
본 발명에 따르면, 기질들 중 적어도 하나는 비정질 층으로 덮여있다. 기질들 중 하나의 기질만 비정질 층으로 덮이고 다른 기질이 비정질 층으로 덮이지 않으면, 기질들은 비정질 층에서 서로 결합된다.
비정질 층은 바람직하게 양쪽 기질 상에 형성되고, 기질들은 비정질 층들에서 서로 결합된다. 특히 확고한 예비 결합이 유리하게 형성될 수 있다.
기질들 중 적어도 하나의 기질은 바람직하게 결정 기질, 특히 바람직하게 단결정 기질(monocrystalline substrate)이다. 매우 특히 바람직하게, 양쪽 기질들이 결정 기질, 보다 바람직하게 단결정 기질이다. 유리하게, 복사선은 비정질 층에 대체로 흐트러지지 않고 도달하여 기질의 가열이 최소화되고 이에 따라 기질 스택의 응력은 최소화된다. 기질들은 다결정, 특히 심지어 나노 결정(nanocrystalline)일 수 있다. 특히, 당업자에게 공지된 혼성 결합의 경우, 서로 결합되는 전기 전도성 영역들은 바람직하게 다결정, 특히 다결정 구리를 포함한다. 이 경우, 본 발명의 방법이 필요하다면 기질의 일부 영역에서만 이용될 수 있고 반드시 기질의 전체 영역에 걸쳐 이용될 필요는 없다. 그러나, 혼성 표면의 모든 유전체 및 전기 영역이 가지는 전체 영역의 비정질화가 특히 바람직한데, 특히 혼성 표면이 동시에 비정질화될 수 있기 때문이다.
본 발명에 따르면, 적어도 하나의 비결정질 층은 적어도 영역들에서 결정 층으로 변환되어, 대체로 전이 없는 기질 스택이 형성된다. 적어도 하나의 비정질 층은 바람직하게 대체로 매우 특히 바람직하게 완전히 결정질 층으로 변환된다. 따라서, 거의 완전히 전이 없거나 완전히 전이 없는 기질 스택이 유리하게 제조될 수 있다.
본 발명에 따르면, 비정질 층은 (하기 설명에서 결합 표면으로도 설명되는)적어도 결합되는 기질/기질들의 표면의 일부 영역 상에 형성된다. 비정질 층은 바람직하게 기질/기질들의 결합 표면의 대부분에 형성된다. 특히 바람직하게, 기질/기질들의 전체 결합 표면상에 비정질 층이 형성된다. 따라서, 특히 확고한 예비 결합이 유리하게 형성될 수 있고, 대체로 또는 완전히 전이 없는 기질 스택이 형성될 수 있다.
또한, 상기 제1 기질 및/또는 상기 제2 기질의 결정상은 복사선 공급원의 복사선에 대해 적어도 50%, 바람직하게 적어도 70%, 더욱 바람직하게 적어도 90%, 가장 바람직하게 적어도 95%, 가장 바람직하게 적어도 99% 투명하다. 따라서, 기질을 통해 비정질 층(들)이 변환될 수 있도록 복사선은 대부분 방해받지 않고 비정질 층(들)에 도달할 수 있다. 따라서, 복사선은 전체 비정질 층 또는 층들에 유리하게 도달될 수 있다. 또한, 복사선의 복사선 공급원은 유리하게 기질의 후방 측부에 배열될 수 있다. 상기 후방 측부는 결합 표면으로부터 멀어지는 기질의 측부이다.
본 발명에 따르면, 적어도 하나의 비정질 층은 복사선을 적어도 부분적으로 흡수한다. 바람직하게 50% 초과, 더욱 바람직하게 70% 초과, 특히 바람직하게 80% 초과, 매우 특히 바람직하게 90% 초과의 복사선의 복사 에너지가 흡수된다. 따라서 결정상으로 특히 효율적인 변환이 유리하게 일어날 수 있다.
복사선은 바람직하게 레이저 복사선이다. 복사선은 적어도 하나의 비정질 층에 초점을 맞추고, 따라서 적어도 하나의 비결정질 층에서만 작용한다. 따라서, 기질 스택상의 열 부하 및 유도된 기계적 응력이 유리하게 감소된다.
또한, 복사선이 비정질 층(들)에 직각으로 충돌하도록 하는 것이 바람직하다. 직각은 법선으로부터 ±5도 미만, 바람직하게 ±3도 미만, 특히 바람직하게 ±1도 미만의 편차를 포함한다. 따라서, 복사선은 적어도 하나의 비정질 층에 의해 최적 상태로 흡수될 수 있어, 특히 결정상으로 효율적인 변환이 형성될 수 있다. 또한, 조사는 기질 또는 기질들의 후방 측부로부터 발생할 수 있어서 전체 비정질 층 또는 전체 비정질 층들에 복사선이 도달될 수 있다. 또한, 측부로부터 조사작용이 불필요하기 때문에, 복사선 공급원(들) 및 기질들의 배열이 단순화될 수 있다.
또한, 복사선은 1 eV 내지 10E6 eV, 바람직하게 1 eV 내지 10E3 eV, 더욱 바람직하게 1eV 내지 10 eV, 가장 바람직하게 1 eV 내지 3 eV의 에너지 범위에서 방출하는 광대역 이미터에 의해 복사선이 형성되는 것이 바람직하다. 유리하게, 상기 에너지 범위의 복사선은 기질 또는 기질들을 대체로 방해받지 않고 통과하여 비정질 층(들)에 의해 흡수되어, 결정상으로 변환이 발생할 수 있다. 따라서, 전체 비정질 층 또는 전체 비정질 층에 복사선이 도달할 수 있고, 기질 또는 기질들의 후방 측부로부터 조사가 발생할 수 있다.
또한, 상기 복사선의 복사 전력은, 0.01와트 내지 10000와트, 바람직하게 0.1 와트 내지 1000와트, 가장 바람직하게 1와트 내지 100와트이다. 상기 전력 범위에서, 적어도 하나의 비정질 층이 최적 온도에 도달하여, 결정상으로 변환이 발생할 수 있다.
또한, 상기 비정질 층(들) 내에서 복사선에 의해, 200℃ 초과, 바람직하게 400℃ 초과, 특히 바람직하게 600℃ 초과, 더욱 바람직하게 800℃ 초과, 가장 바람직하게 1200℃ 초과의 온도가 발생된다. 특히 결정상으로 효율적인 변환은 상기 온도 범위에서 일어나는 것이 바람직하다.
또한, 한 위치에서 조사 시간이 30초 미만, 바람직하게 15초 미만, 특히 바람직하게 1초 미만, 매우 특히 바람직하게 100㎳ 미만이다. 비정질 층(들)만 조사되기 때문에 결정상으로 변환이 상기 시간 범위에서 달성될 수 있어서 공정 시간이 상당히 감소될 수 있다.
또한, 상기 기질 표면들 및/또는 기질 스택 표면들에서 상기 복사선의 반사는 복사선 공급원의 출력 강도의 4% 미만, 바람직하게 3% 미만, 특히 바람직하게 1% 미만이다. 복사선이 기질(들) 속으로 들어갈 때 에너지 손실이 최소화되어 비정질 층(들)이 결정상으로 변환하기 위한 최대 에너지가 이용될 수 있다.
특히, 적어도 하나의 반사 방지층 및/또는 적어도 하나의 모스 - 아이(moth eye) 구조체가 결합 표면(들)과 마주보는 기질 또는 기질들의 측부(들) 상에 증착되고, 액체 및/또는 액체 필름은 특히 복사선 공급원 및 기질 표면 사이에 배열된다.
투과율(transmission), 즉 복사선이 입사하는 표면의 강도 및 본 발명에 따라 비정질 결합 계면에서 잔류 강도 사이의 비율은 램버트 - 비어의 법칙에 따라 재료를 통과하는 투과 경로의 길이 및 재료의 흡수 계수에 의존한다. 흡수 계수는 파장의 함수이다. 따라서, 본 발명에 따르면 주어진 두께 및 파장을 가진 주어진 재료의 결정상의 투과율은 가능한 높게 요구되기 때문에 상기 백분율의 투과율 값은 모든 재료/두께/파장의 조합에 적용되는 것이 바람직하다.
복사선이 기질(들)을 통과할 때 에너지 손실은 최소화되어 비정질 층(들)이 결정상으로 변환하기 위한 최대 에너지가 이용될 수 있다.
복사선의 파장에 의존하는 투명도(transparency)의 변동은 10% 미만, 바람직하게 5% 미만, 특히 바람직하게 3% 미만, 매우 특히 바람직하게 1% 미만이다.
또한, 바람직하게, 조사하기 이전 및/또는 조사하는 동안에, 기질들 중 적어도 하나, 바람직하게 양쪽 기질들이 가열되고, 기질(들)은 25℃ 초과, 바람직하게 150℃ 초과, 특히 바람직하게 300℃ 초과하여 가열된다. 상기 가열작용에 의해 적어도 하나의 비정질 층이 결정상으로 변환과정이 보조되고 촉진되는 것이 유리할 수 있다.
또한, 비정질 층(들)이 비정질 층(들)이 비정질화 공정, 특히 이온 빔 공정 및/또는 플라즈마 공정에 의해 형성되고, 기질 또는 기질들에 충돌하는 입자는 0.01 eV 내지 1000 eV, 바람직하게 0.1 eV 내지 100 eV, 더욱 바람직하게 1 eV 내지 10 eV의 에너지를 가진다.
기질 속으로 입자들이 관통하는 관통 깊이는 0nm 초과, 바람직하게 5nm 초과, 더욱 바람직하게 10nm 초과, 가장 바람직하게 25nm 초과이며, 특히 바람직하게 50nm 초과 이다. 비정질 층(들)의 두께는 바람직하게 50nm 미만, 바람직하게 20nm 미만, 특히 바람직하게 10nm 미만, 매우 특히 바람직하게 5nm 미만, 최적의 경우에 2nm 미만, 이상적인 경우에 1nm 미만이다. 따라서, 전이 없는 기질 스택이 유리하게 형성될 수 있다.
비정질 층(들)이 가지는 두께 변화는 바람직하게 기질 결정의 격자 상수의 20배 미만, 바람직하게 기질 결정의 격자 상수의 10배 미만, 특히 바람직하게 기질 결정의 격자 상수의 5배 미만이다. 따라서, 균일한 비정질 층이 유리하게 형성될 수 있고, 그 결과 결정화가 촉진되며 전이 없는 기질 스택이 형성될 수 있다.
비정질 층(들)이 형성되기 전에 제1 기질 및/또는 제2 기질은 자연 산화물층으로부터 적어도 부분적으로 자유롭게 되는 것이 바람직하다. 따라서 산화물의 간섭 영향이 제거된다. 따라서 결정화가 촉진되고 전이 없는 기질 스택이 형성될 수 있다.
비정질 층(들)은 바람직하게 하기 방법에 의해 형성된다:
- 화학적 기상 증착(CVD),
- 물리적 기상 증착(PVD),
- 플라즈마 처리 또는
- 이온 빔 처리.
본 발명에 따른 매우 바람직한 실시예에서, 결정 기질 표면은, 특히 이온 충격(ion bombardment)에 의해 비정질화된다. 그러나, 결정 기질 표면상에 비결정질 층이 증착되는 것은 가능하지만 덜 바람직하다.
특히, 본 발명의 기본 사상에 의하면, 결합 계면을 가열하기 위해 기질의 서로 다른 위상들이 가지는 흡수성(absorption)의 차이가 주로 이용된다. 적어도 하나의 기질은 결정, 특히 단결정일 수 있다. 기질들 중 적어도 하나는 비정질 층을 포함해야 한다.
특히 결정 기질 또는 특히 결정 기질들은, 복사선에 대해 낮은 흡수성, 높은 투과도 및 낮은 반사도를 가져야 한다. 비정질 층은 복사선에 대해 높은 흡수성, 낮은 투과도 및 낮은 반사도를 가진다. 따라서, 복사선은 주로 결합 계면(즉, 결합 계면들)에서 전환된다.
복사선의 많은 부분이 비정질 층 또는 비정질 층들내에 흡수되고 열로 전환되어 비정질 층 또는 비정질 층들의 원자들의 열 운동이 증가함에 따라 원자의 재배열이 이루어진다. 특히, 결합 계면에서 비정질 상 또는 비정질 상들이 결정상 또는 결정상들로 상 전이된다.
따라서, 비교적 완벽한, 특히 단결정의 격자를 가진 기질 스택이 형성될 수 있다. 따라서 발생된 격자는 사실상 전위를 가지므로 완성된 결과를 현저하게 손상시키지는 않는다.
특히, 본 발명의 사상에 의하면 예비 결합에 의해 결합된 기질 스택이 복사선에 의해 국소적으로 처리되어, 결합 계면(bonding interface) 및 결합 계면의 주변이 가지는 비정질 상태가 결정 상태로 변환된다. 두 개의 기질들사이에서 비정질 결합 계면이 제거되어 결합강도가 증가된다. 특히, 결합 계면의 전기적 특성은 또한 결정상으로 광범위하게 변환되어 개선된다. 예를 들어, 옴(ohmic) 전이가 대체로 보장되어 바람직할 수 있다. 즉, 예를 들어 다이오드 부분의 임계 전압/항복 전압이 상기 전이에 의해 총 전압 강하의 10% 미만을 형성한다.
본 발명을 위해 결합 방법의 단순화가 유리하다. 적절한 재료 쌍(pairings) 기질 재료의 이용에 의해, 외부 원자 또는 외부 이온의 간섭 없이 결합이 형성될 수 있다. 몇 가지 격자 결함들, 특히 공극(vacancies) 및 전위를 제외하고 균질하고 완전한 결정들이 서로 결합되어 전기적 특성이 추가로 최적화되고 개선된다.
본 발명에 의하면, 상 변환에 의해 기질 스택의 비정질 결합 계면을 결정상으로 변형시키고 따라서 기질 스택의 기질들을 분리시키지 않고 서로 결합시키기 위해 특히 전자기 복사선이 이용된다.
본 발명에 따른 방법은 바람직하게 임의의 순서로 수행될 수 있는 하기 공정 단계를 이용한다:
- 결합되는 기질 표면들상에 비정질화된 층의 형성,
- 기질 표면의 세정,
- 기질들을 서로 정렬,
- 직접 결합에 의한 예비 결합(prebond)
- 결합 계면을 제거하기 위해 본 발명에 따른 레이저 처리.
본 발명은, 서로 다른 상들이 특정 에너지 범위 또는 파장 범위에서 매우 상이한 흡수 능력을 가진다는 사실에 기초한다.
특정 파장 및/또는 파장 범위에서, 기질 재료의 결정상은 높은 투과도, 낮은 흡수성 및 낮은 반사도를 가진다. 따라서 복사선은 사실상 방해받지 않고 결정 상을 통과할 수 있다.
동일한 특정 파장 및/또는 파장 범위에서, 기질 재료의 비정질 상은 낮은 투과도, 높은 흡수성 및 낮은 반사도를 가진다. 따라서, 복사선은 주로 비정질상에 의해 흡수된다.
복사선의 흡수는 비정질상의 특히 원하는 국소 가열을 유도한다. 가열은 에너지 함량의 증가 또는 열 운동의 증가와 동일하다. 본 발명에 따르면, 비정질 상내에 높은 열 운동 상태가 형성되어 상전이, 특히 결정화가 발생된다.
본 발명에 따르면, 비정질 상은 가열(heat input)되는 동안 및/또는 가열된 후에 재배열되고 따라서 결정화될 것이다. 본 발명에 따르면, 상기 상 변환은 결합 계면의 비정질 상(amorphous phase)에서 일어난다. 결정화를 가능하게 하는 임계 에너지를 초과하여 에너지 투입의 효과가 구해진다. 그러나 결정계의 총 에너지는 비정질 계의 총 에너지보다 적다. 따라서 상기 시스템은 기본적으로 결정 구조체의 경향을 가진다.
국소적인 상 변환, 특히 결합 계면의 결정화는 결합 계면의 치유(healing)를 유도한다.
본 발명은 매개 변수 세트 또는 공식(formulation)에 의해 필요한 물리적 효과 및 경계 조건을 제어하거나 조절하며, 상기 공식은 기능상 또는 공정상 항(term)으로 연결되고 최적화된 매개 변수 값의 모음이다. 공식의 이용은 공정의 재현성을 허용한다. 상기 공식은
-재료: 반 규정 및 다른 사양에 따른 형상 및 위치 공차, 기질의 평평도(evenness) 및 굴곡도(waviness), 기질 재료, 도핑, 비정질화, 비정질 층의 층 두께를 가진 기질의 기하학적 구조,
-재료 쌍(pairing): 기질 체적(벌크(bulk))내에 동일한 비정질 층을 가지지만 다른 재료를 가진 기질들이 결합되는 경우 또는 기질들이 사실상 서로 동일한 경우.
- 기질 준비: 기질의 청결, 외부 원자 투입(load), 결합되는 표면들 및 중간층(interlayer)에서 원자 수 (atomic water)층 또는 가스들의 중간층(interstratification).
- 파장, 작용 지속 시간, 입사각을 가진 복사선의 복사선 입력.
- 기질 스택의 주변 조건: 온도, 대기.
기질은 임의의 형상을 가질 수 있지만 원형이 바람직하다. 기질의 직경은 특히 산업적으로 표준화된다. 웨이퍼의 경우 산업적 표준 직경은 1인치, 2인치, 3인치, 4인치, 5인치, 6인치, 8인치, 12인치 및 18인치이다. 그러나, 본 발명에 따른 실시예는 기본적으로 그 직경에 관계없이 모든 기질을 다룰 수 있다. 비 원형 기질(특히 직사각형 패널, 웨이퍼 조각)도 취급될 수 있다.
다음에, 평평한 면 특히 표면의 완벽성을 측정하기 위해 평평도가 이용된다. 평평한 표면으로부터 편차는 굴곡 및 거칠기에 의해 발생한다. 표면의 굴곡은 특히 밀리미터 범위, 덜 흔하게 마이크론 범위를 가지며 표면의 주기적인 상승 및 하강하는 특징을 가진다. 다른 한편, 거칠기는 마이크로미터 또는 나노 미터 범위의 비주기적인 현상이다. 상기 표면 특성의 정확한 정의는 표면 물리학, 마찰 공학, 기계 공학 또는 재료 과학의 모든 전문가에게 알려져있다.
기질 표면 및 수학적 평면으로부터 기질 표면의 편차는 굴곡과 거칠기의 중첩으로 간주될 수 있다. 본 발명에 따르면, 결합되는 표면이 완전한 수학적 평면으로부터의 최소 편차를 가진 것이 유리하다. 이상적인 표면으로부터 형성되는 다양한 편차를 다루기 위해, 거칠기라는 용어는 특허 명세서의 나머지 부분에서 상기 모든 효과의 중첩에 대하여 동의어로 이용될 것이다. 거칠기는 평균 거칠기, 2차 거칠기 또는 평균화된 거칠기 깊이로 표시된다. 평균 거칠기, 이차 거칠기 및 평균화된 거칠기 깊이에 대해 확인된 값은 일반적으로 동일한 측정 섹션 또는 측정 영역에서 다르지만 동일한 크기 범위를 가진다. 결과적으로, 거칠기에 관한 하기 수치 범위는 평균 거칠기, 2차 거칠기 또는 평균화된 거칠기 깊이의 값으로 이해되어야 한다. 거칠기는 100nm 미만, 바람직하게 10nm 미만, 보다 바람직하게 5nm 미만, 가장 바람직하게 3nm 미만, 극히 바람직하게 2nm 미만이다.
기질 재료는 거래를 통해 이용 가능한 웨이퍼, 즉 소자 반도체, 화합물 반도체 및 유기 반도체일 수 있다.
그러나, 주로 실리콘, 및/또는 게르마늄, 및/또는 탄소 및/또는 텔루륨 및/또는 알루미늄 및/또는 인듐 및/또는 갈륨과 같은 원소를 주성분으로 함유하는 반도체가 주로 이용된다.
특히, 이용되는 복사선에 대해 가능한 한 투명해야 하는 기질 재료와는 별도로, 기질 재료의 물리적 특성에 영향을 주기 위해 다른 재료가 이용될 수 있다.
재료가 기질 재료에 용해되는 한, 재료는 도핑(doping)이라고도 하는 ppm(parts per million) 범위의 용액을 포함한다.
도핑은 기질의 전자 및 전자기 특성에 영향을 준다. 따라서, 도핑은 기질 재료, 기질 재료의 투명성 및 흡수성에 영향을 미친다. 또한, 도핑을 이용하여 기질내에 미리 정해진 파괴 점을 형성하는 것이 고려될 수 있다.
비정질화는 정돈된 결정을 비정질 상으로 상 변화시키는 것이다. 비정질 상은 또한 유리 상으로 지칭된다. 상기 정의에서 여러 개의 재료 군에서 관찰된 유리 전이 온도는 중요하지 않다. 결정 상과 비정질 상을 구별하기 위해 일반적으로 차수 매개 변수(order parameter)를 이용한다. 차수 매개 변수는 예를 들어 슈미트 라이너(Schmidt, Rainer), "바이오로직 시스템내에서 재료 거동(Werkstoffverhalten in biologischen Systemen)",(1999), p. 58, doi : 10.1007/978-3-642-60074-6에서 예를 들어 설명된다. 이용되는 고체(solid)에 따라 차수 매개 변수를 정의하여 차수 매개변수의 정의를 위한 일반적인 전략이 제공될 수 없다. 차수 매개 변수의 값을 오더 정도(degree of order)라고 한다. 완전한 결정상은 일반적으로 1의 차수로 설명된다. 비정질은 0.5 미만, 바람직하게 0.2 미만, 특히 바람직하게 0.1 미만의 차수 정도를 가지며 대체로 무질서 상태인 것으로 이해된다. 완전히 비정질인 단계는 0의 차수 정도를 가진다. 매우 많은 경우에, Landau 이론을 이용하여 차수 매개 변수를 정의할 수 있다. 비정질화의 목적은 완전 밀폐된 무질서 층을 형성하는 것이며, 무질서 층의 표면은 추가 공정 단계들에서 결합 공정의 개선에 기여한다.
기질 표면상에 비정질화를 형성하는 2가지 기본 유형이 있다.
제1 방법에 의하면, 고 - 에너지 입자가 기질 표면상에 발사되어, 특히 결정 구조체를 비정질화 시킨다. 상기 방법들은 하기 설명에서 비정질화 공정으로 설명된다. 비정질화 공정의 예는 이온 빔 공정과 플라즈마 공정이 있다.
본 발명에 따른 제2 방법에 의하면, 재료는 기질 재료상에 증착된다. 재료 및 기질 재료는 동일한 것이 바람직하다. 상기 공정은 다음에 증착 공정이라고 설명한다. 증착 공정의 예는 화학적 기상 증착(CVD) 및 물리 기상 증착(PVD)이다.
비정질화 공정에서, 기질 표면에 충돌하는 입자는 0.01 eV 내지 1000 eV, 바람직하게 0.1 eV 내지 100 eV, 더욱 바람직하게 1 eV 내지 10 eV의 에너지를 가진다. 기질 재료 속으로 입자가 침투하는 침투 깊이는 0nm보다 크고, 보다 바람직하게 5nm보다 크고, 훨씬 더 바람직하게 10nm보다 크고, 가장 바람직하게 25nm보다 크며, 특히 바람직하게 50nm보다 크다.
비정질 층의 두께는 50nm 미만, 바람직하게 20nm 미만, 특히 바람직하게 10nm 미만, 특히 바람직하게 5nm 미만이고, 최적의 경우 2nm 미만, 이상적인 경우 1nm 미만이다.
본 발명에 따른 방법에 의하면, 동일한 재료 또는 상이한 재료로 제조된 기질들이 서로 결합될 수 있다. 기질은 기능 유닛, 도전체 트랙, TSV, 결합 섬(패드(pad)) 등을 포함하는 것이 바람직하다. 특히, 기질은 또한 혼성 기질일 수 있다. 혼성 기질은 특히 전기 전도성 영역, 특히 결합 섬 및 TSV를 둘러싸는 표면에서 유전체를 포함하는 기질을 의미한다. 본 발명에 따른 방법이 또한 혼성 기질들의 결합을 위해 명확하게 공개된다. 여기서, 전기 전도성 영역은 특히 본 발명에 따른 방법에 의해 비정질화될 수 있다. 유전체의 표면은 예비 결합을 위해 이용된다. 비정질화된 전기 도전성 영역은 본 발명에 따른 방법에 의해 접촉하여 비정질로부터 결정 상태로 변환된다.
특히, 상이한 재료들의 기질들이 동일한 비정질 층들과 서로 결합될 수 있다. 전위 및 입자 경계를 제외하고 결합 계면(bonding interface)에서 완벽한 전이가 발생한다. 상기 방법에 의해 특히 반도체의 상이한 재료들의 결합 및 재료 전이, 특히 반도체 전이의 형성이 가능하다.
또한, 개별 부품, 특히 칩(칩 대 웨이퍼의 결합)을 가진 기질이 본 발명에 따른 방법에 의해 결합될 수 있다.
또한, 칩들은 본 발명에 따른 방법에 의해 서로 결합될 수 있다. 특히, 개별 부품들을 가진 2개의 투명 기질들이 캐리어(carrier)로서 이용될 수 있다.
기질 표면의 청결은 결합 계면의 외부 원자들의 중간층화를 감소시키고, 간섭 영향이 감소되므로 최종 제품의 성능을 증가시킨다.
따라서, 기질 표면, 특히 결합되는 표면들은 청결한 특징을 가져야 한다. 결합되는 표면의 외부 원자 투입은 cm2당, 화학적 원소 Ca, Cr, Co, Cu, Fe, K, Mn, Mo, Na, Ni, Ti 각각 50 x 1010 미만, 바람직하게 각각 5 x 1010 미만인 재료 및 화학적 원소 Al, V, Zn 각각 20 x 1011 미만의 재료를 포함한다. 가능한 감지 방법은 다음과 같다.
● 원자 흡수 분광법(AAS)
● 원자 방출 분광법(AES)
● 에너지 분산 X 선 분광법(EDX)
● 파장 분산 X 선 분광법(WDX)
● 라디오 분광법(OES)
● 형광법
o 원자 형광 분광법(AFS)
o 형광 X 선 형광 분석(XRF)
0.2 미크론의 측정 감도를 가진 입자 및 200mm 직경을 가진 기질에 대해, 외부 입자의 투입은 100개 미만, 바람직하게 75개 미만, 특히 바람직하게 60개 미만의 입자들이 이용된다.
0.2 ㎛의 측정 감도를 가진 입자 및 300mm 직경을 가진 기질에 대해, 외부 입자의 투입은 200개 미만, 바람직하게 150개 미만, 특히 바람직하게 115개 미만의 입자들이 이용된다.
결합되는 표면에 대한 감소된, 특히 최소화된 입자 투입은 본 발명에 따라 제조된 최종 제품의 전자적 특성을 개선시키는 보다 우수한 예비 결합을 유도한다.
또한, 결합되는 표면은 적어도 실온 및 통상의 청정실 분위기에서 공기 성분 중 가스의 단일 층 및 물의 단일 층에 의해 습윤(wetted)될 수 있다. 상기 성분들을 제거하기 위해, 1 bar, 바람직하게 0.5 bar 미만, 보다 바람직하게 0.1 mbar 미만, 가장 바람직하게 0.01 mbar 미만, 가장 바람직하게 0.001 mbar 미만의 진공 상태에서 100℃ 이상으로 가열되고, 진공 상태의 운반 용기 또는 장치내에서 보관된다.
본 발명에 따른 방법의 또 다른 공정 매개변수는 복사선의 성질이다. 복사선은 비정질 층에 흡수되어 상 변환을 일으킨다. 파장과 강도는 복사선 공급원 선택을 위한 매개 변수로 이용된다. 대략 분류된 복사선 또는 복사선 공급원은 광대역 에미터 또는 단색 에미터로서 이용될 수 있다. 광대역 에미터 또는 단색 에미터, 특히 레이저는 1 eV 내지 10E8 eV, 바람직하게 1 eV 내지 10E6 eV, 더욱 바람직하게 1 eV 내지 10E4 eV, 가장 바람직하게 1 eV 내지 10 eV의 에너지 범위에서 방출된다.
복사선 공급원의 복사 전력은 0.01 와트 내지 10000와트, 바람직하게 0.1 와트 내지 1000와트, 가장 바람직하게 1 와트 내지 100 와트이다.
복사선은 예를 들어 거울, 렌즈, 프리즘과 같은 광학 요소에 의해 형성/지향될 수 있다. 복사선은 균질한 복사선 분포를 가지며 복사 영역속으로 형성될 수 있으며, 상기 영역은 조사되는 기질 스택에 적응되거나 선형 공급원 및/또는 고전력을 가진 점 형태의 공급원에 의해 발생되고, 복사선의 입사 지점에서 5mm2 미만, 바람직하게 3mm2 미만, 특히 바람직하게 1mm2 미만의 복사선 단면적을 가진다.
특히 국소적으로 제한된 200℃ 초과, 바람직하게 400℃ 초과, 특히 바람직하게 600℃ 초과, 최적의 경우 800℃ 초과, 이상적인 경우 1200℃ 초과의 온도가 상 변환 동안에 비정질 상에서 복사선에 의해 형성될 수 있다.
변환되는 비정질 결합 계면의 열적 매개변수 및 광학적 매개변수에 따라, 조사 시간은 복사 효과를 위한 제어매개 변수가 된다. 조사 시간은, 특히 이동하지 않은 기질 스택의 경우, 30초 미만, 바람직하게 15초 미만, 특히 바람직하게 1초 미만, 매우 특히 바람직하게 100ms 미만일 수 있다. 상 변환의 효과는 조사 시간 및 결합 계면에서 비정질 상에 대한 상 변환의 효과 정도에 의존하여 시간은 필수 요소로 간주된다.
특히, 복사선은 결합 계면에 대해 법선(즉, 90°의 각도) 즉 수직으로 충돌해야 하며, 여기서 입사각의 변동은 +/- 5도 미만, 바람직하게 +/- 3도 미만, 특히 바람직하게 +/- 1도 미만이 허용된다. 보다 평탄한 입사 각의 경우, 복사선의 반사 성분이 더 커서, 거의 손실 없는 에너지 입력은 보장되지 못한다.
본 발명에 따르면, 기질 온도 및 분위기의 매개변수는 상 변환의 물리적 효과에 영향을 미친다. 상기 반응을 위한 에너지는 전도 온도 제어(가열 또는 냉각), 대류 온도 제어 및 복사선 온도 제어에 의해 일반적인 가열 효과로 분리된다. 기질 가열은 결정 및 비정질 상의 원자들의 일반적인 열적 격자 진동을 증가시켜서 복사선에 대한 추가적인 가열은 반응을 가속시키고 따라서 유리하다.
충분한 핵 형성(nucleation)이 온도 제어에 의해 촉진되고 결함 위치들이 결함을 치유하는 시간을 얻기 때문에, 냉각 및/또는 온도 제어는 상 변화의 반응 속도에 중요하다. 즉, 기질 체적 및 비정질 상의 가열점 사이의 온도 구배는 주위 및 기질 온도 제어의 추가 변수에 의해 더 양호하게 제어되거나 조절될 수 있다. 따라서 온도 제어 과정은 최적 상태로 수행될 수 있다. 기질 스택의 온도 구배가 작을수록 최종제품은 응력을 더욱 가지지 않게 된다. 온도 제어에서 (선형 및 체적 모두의) 열 팽창 계수 또는 열 팽창의 차이는 온도 경로에 관한 컴퓨터 보조 제어에 의해 기록되고 교정되어 제품의 응력 상태는 열적 및 기계적으로 낮다.
온도 제어는 각각의 경우에서, +/- 5도 미만, 바람직하게 +/- 3도 미만, 최적의 경우 +/- 0.1도 미만으로 설정 온도로부터 벗어나야 한다.
본 발명에 따른 방법의 본질적인 장점에 의하면, 비정질 영역이 국소 가열되어 열팽창이 국소 영역으로만 한정된다. 열팽창 계수는 서로 다른 재료의 기질들이 서로 결합될 때 관련을 가지며, 기질들의 열 팽창 계수는 서로 크게 상이하게 된다(diverge). 표 1은 몇 가지 전형적인 반도체 재료 및 실온에서 반도체 재료의 열팽창 계수를 보여준다.
표 1은 반도체 산업에서 일반적으로 이용되는 다양한 재료에 대해 실온에서 대략적인 열 팽창 계수를 보여준다. 명시된 열팽창 계수 값은 대략적인 안내 값이며 각 경우 공급원에 따라 변동한다. 명시된 재료는 모두 입방 결정 시스템에 속하므로 열팽창은 등방성(isotropic)을 가진다.
Al Ge Au Ag Cu InP InSb InAs Si AlN GaAs GaP GaSb
α in 10-6 K-1
23.1 5.8 14.2 18.9 16.5 4.75 5.37 4.52 2.6 4.5 5.8 4.5 7.75
2개의 재료들이 가지는 열 팽창 계수들의 차이는 본 발명에 따른 방법에 의해 제거될 수 없지만, 열 팽창은 매우 작은 범위로 제한될 수 있다. 매우 상이한 열 팽창 계수를 가진 2개의 반도체 재료가 서로 결합되면, 본 발명에 따른 효과에 의해 결정 층으로 변환되는 비정질 층의 근방에서 열팽창이 직접 발생하지만, 결합 계면로부터 거리가 증가함에 따라 상기 열팽창은 빠르게 감소한다. 따라서, 매우 현저한 팽창 또는 응력 구배가 발생한다. 특히 바람직하게, 결합 계면속으로 도입된 에너지는 결합 계면의 현저한 가열을 발생시키지 않고 비정질 상태로부터 결정 상태로 변환을 수행하기 위한 목적으로만 이용된다. 따라서, 온도 구배가 최소화되므로 열팽창 및 응력이 최소화된다. 상기 작용은 바람직하게 펄스 레이저 작동에 의해 일어날 수 있다.
본 발명에 따른 실시예에 의하면, 상 변환에 기인한 기질의 열 응력이 결정 격자가 가지는 상대적으로 높은 운동성에 의해 감소되도록 100℃ 초과, 바람직하게 200℃ 초과, 특히 바람직하게 300℃ 초과 온도에서 기질 스택의 온도 제어가 유리하다. 특히, 약한 기질 재료는 열역학적으로 천천히 진행되는 공정에서 응력 없이 결합될 수 있다.
바람직한 실시예에 의하면, 본 발명에 따른 방법은 1 bar 미만, 바람직하게 0.1 mbar 미만, 더욱 바람직하게 0.01 mbar 미만, 가장 바람직하게 0.001 mbar 미만, 가장 바람직하게 0.0001 mbar 미만의 진공상태에서 수행된다. 특히, 결합 계면은 정의된 분위기의 가스의 단일 층에 의해 점유되어 외부 원자는 도핑으로써 비정질 상속으로 도입될 수 있다.
다른 실시 예에서, 배기된 장치는 유체(가스 또는 액체 및 액체의 증기)의 응집을 방지하거나 감속시킬 수 있다. 따라서, 산화작용 없는 층이 형성되고 즉 비정질화될 수 있다. 또한, 기질 스택은 진공을 방해하지 않고 결합될 수 있다. 본 발명에 따르면, 예비결합된 기질 스택은 진공을 방해하지 않고 열적으로, 특히 복사선에 의해 후 처리될 수 있다. 따라서, 결합 계면은 본 발명에 따라 적어도 감소되고, 바람직하게 완전히 제거된다.
진공상태에서 상기 실시예가 가지는 장점에 의하면, 기질 스택의 변부 영역조차도 대기의 영향 없이 결합되어, 결합 계면의 균질성의 향상된다.
본 발명에 따르면, 결합 계면에서 복사선에 관한 기질 표면의 흡수 능력은 기질 체적의 흡수 능력보다 크다.
적어도 대체로 기질 체적은 바람직하게 기질 재료의 결정상, 특히 단결정 상을 포함한다.
제품에 대한 복사선의 강도는 반사, 흡수 및 투과를 포함하므로 반사 및 투과도 고려해야 한다. 본 발명에 따른 방법에 의하면, 기질 표면 및 기질 스택 표면에서 반사를 복사선 공급원의 초기 강도의 4% 미만, 바람직하게 3% 미만, 특히 바람직하게 1% 미만으로 제한하는 것이 특히 중요하다. 이를 위해, 결합 측부와 마주보는 기질 표면에서 반사 방지층 및/또는 모스 아이 구조와 같은 표면 마무리를 위한 기술적 수단이 이용될 수 있다. 또한, 복사선의 커플링 및 반사의 회피는 복사선 공급원 및 기질 표면 사이에서 액체 및/또는 액체 필름에 의해 촉진될 수 있다.
결정상의 투명성은 복사선 공급원의 파장에 따라 10%, 바람직하게 5%, 특히 바람직하게 3%, 매우 특히 바람직하게 1%의 변동을 가질 수 있다. 이것은 재료 매개변수이고, 즉 주어진 기질 재료에 대해 복사선 공급원이 적응된다.
방법
본 발명을 따르는 방법의 예시적인 순서가 아래와 같이 설명된다.
제1(선택적인) 공정 단계에서, 2개의 기질, 즉 제1 기질 및 제2 기질이 세정 및/또는 전처리 및/또는 자연 산화물층으로부터 적어도 부분적으로 제거된다.
제2공정 단계에서, 제1 결정, 특히 단결정 기질은 표면 처리에 의해 비정질 층을 가진다. CVD와 같은 증기 증착 공정 또는 연마 공정, 특히 플라즈마 처리 또는 이온 빔 처리가 이용될 수 있다. 따라서, 비정질 층이 증착되거나 기질의 표면으로부터 발생할 수 있다. 선택적으로, 비정질 층은 또한 양쪽 기질들상에서 형성될 수 있다.
제3(선택적) 공정 단계에서, 기질은 서로 정렬된다.
제4공정 단계에서, 기질들은 기질 스택을 형성하도록 결합된다. 그 다음, 예비 결합된 기질 스택의 정렬에 대한 점검이 선택적으로 수행될 수 있다.
제5공정 단계에서, 비정질 결합 계면은 본 발명에 따라 복사선을 이용하여 결정상으로 변환된다. 공정 단계 후에, 비결정질 상의 양은 50% 미만, 바람직하게 40% 미만, 더욱 바람직하게 20% 미만, 가장 바람직하게 10% 미만, 가장 바람직하게 0%이다. 따라서, 공정 단계 후에, 결정 상의 양은 50% 초과, 바람직하게 60% 초과, 보다 더 바람직하게 80% 초과, 가장 바람직하게 90% 초과, 가장 바람직하게 100%이다. 특히, 비정질 상이 결정상으로 완전하게 변환된다. 공정 단계 후에, 결정상은 격자간 원자 및/또는 치환 원자, 공극, 변위 전위, 나사 전위 등과 같은 결정 결함을 가질 수 있다.
제6 선택적 공정 단계에서, 완성된 기질 스택은 성공적인 결합을 위해 결함 및 불완전 상 변환에 대한 현미경 검사 및 이미징 방법을 이용하여 검사된다.
본 발명의 다른 장점들, 특징들 및 세부 사항들은 또한 바람직한 실시 예들의 다음의 설명 및 도면에 기초하여 나타난다.
도 1a는 결합되는 2개의 기질들을 도시하는 기본 개략도.
도 1b는 결합되는 표면들이 비정질화(amorphization)된 후에 결합되는 2개의 기질들을 도시하는 기본 개략도.
도 1c는 결합되는 두 개의 기질들이 정렬된 상태를 도시한 기본 개략도.
도 1d는 결합되는 두 개의 기질들에 의해 형성되고 예비 결합에 의해 결합된 기질 스택을 도시한 기본 개략도.
도 1e는 본 발명에 따라 기질 스택의 비정질 층에 대한 복사선의 효과를 실제 비율과 다르게 도시한 기본 개략도.
도 1f는 완전히 열처리된 기질 스택을 도시한 기본 개략도.
도 2는 본 발명에 따른 방법을 이용하여 결합되는 3개의 기질들을 도시한 기본 개략도.
도 3은 비정질 및 결정 실리콘에 대해 계산된 흡수 스펙트럼을 도시한 도면.
도 4는 비정질 및 결정 실리콘에 대한 입자 에너지의 함수로서 굴절 지수의 선도를 도시한 도면.
도 5a는 비정질 층을 가진 기질 스택을 개략적으로 도시한 도면.
도 5b는 조사하는 동안 기질 스택을 개략적으로 도시한 도면.
도 5c는 결정 구조를 가진 기질 스택을 개략적으로 도시한 도면.
도 1a는 결합되는 두 개의 기질(1,2)들을 실제 비율과 다르게 도시한 기본 개략도이다. 제1 기질(1) 및 제2 기질(2)이 선택적인 제1공정 단계에서 예비 처리된다. 상기 예비 처리 과정은 기질로부터 예를 들어, 입자와 같은 화학적 불순물 및/또는 물리적인 불순물을 제거하는 세정과정을 포함할 수 있다. 또한, 존재하는 산화물(oxide)이 특히, 기질처리 기능을 가진 적합한 진공 설비내에서 특히 습식 화학적으로 및/또는 건식 화학적으로 제거될 수 있다. 도 1은 본 발명을 따르는 예시적인 방법의 제1공정 단계를 도시한다.
더욱 명확한 이해를 위하여, 제어기, 에너지 및 매체 공급부와 함께 기질 처리 장치의 기질 홀더, 진공 챔버, 그립퍼, 예비 처리 및 후 처리 공정 장치는 도면들에 제공되지 않는다.
도 1b는, 결합되는 기질들이 비정질화(amorphisation)된 후에 기질(1,2)들을 실제 비율과 다르게 도시한 기본 개략도이다. 제1 기질(1)은(도면에 도시되지 않은) 본 발명의 장치내에서 얇은 제1 비정질 층(thin amorphised layer)(1a)을 가지고, 제2 기질(2)은(도면에 도시되지 않은) 본 발명의 장치내에서 얇은 제2 비정질 층(2a)을 가진다. 선택적으로, 두 개의 비정질 층(1a,2a)들 중 한 개 없이 실시될 수 있다.
도 1c는 결합되어야 하는 기질들의 정렬상태를 실제 비율과 다르게 도시한 기본 개략도이다.
비정질 층(1a,2a)들이 비정질 층(1a,2a)들의 서로를 향하는 표면(1o,2o)들위에 배열되도록 제1 비정질 층(1a)을 가진 제1 기질(1)은 제2 비정질 층(2a)을 가진 제2 기질(2)에 대해 정렬된다. 따라서, 정렬 장치가 명확하게 도시되지만 이동 방향 화살표(P)에 의해 단지 상징적으로 표시된다. 도 1c는 본 발명의 예시적인 방법의 제3 공정 단계를 도시한다.
도 1d는 예비 결합(prebond) 상태를 가진 기질 스택(3)을 실제 비율과 다르게 도시한 기본 개략도이며, 결합되어야 하는 두 개의 기질(1,2)들로부터 기질 스택(substrate stack)이 형성된다. 비정질 층(1a,2a)들은 예비 결합에 의해 서로 결합된다. 도 1d는 제4 공정 단계를 도시한다.
도 1e는 본 발명에 따라 기질(1,2)들로부터 형성된 기질 스택(3)의 비정질 층(1a 및/또는 2a)들에 대한 복사(5)의 효과를 도시한다. 복사 공급원(4)은 복사(5)를 발생시킨다. 화살표는 복사 공급원(4) 및 기질 스택(3)사이에서 상대 운동을 도시한다. 특히, 복사(5)는 그리드(grid) 형태로 기질 스택(3)위를 스캐닝할 수 있다. 또 다른 실시예에서, 조절 및/또는 제어되는 상대 운동의 궤적이 특히 도면에 도시되지 않은 제어 컴퓨터내에 저장되고 상기 공정에 의해 실행될 수 있다. 따라서, 온도 감지 영역(temperature sensitive zones)을 가진 기질 영역의 최소 열부하를 위한 최적 경로 곡선이 구해진다. 괘적의 모델링 및/또는 계산은 FEM 또는 결합된 열- 기계적 모델링과 같은 시뮬레이션을 기초하여 형성될 수 있다. 따라서, 상기 모든 매개변수들은 복사에 관한 복사 시간, 복사 위치 및 복사 경로를 형성 및/또는 적응하기 위해 이용될 수 있다. 도 1e는 제5 공정 단계를 도시한다.
도 1f는 본 발명을 따르는 열처리 기질 스택을 실제 비율과 다르게 도시한 기본 개략도이다. 본 발명에 따라 수행되는 제5 공정 단계에서 전체 결합 인터페이스 또는 전체 비정질 위상이 결정 위상으로 변환되었다. 따라서, 기질 스택은 영구적으로 분리될 수 없게 결합된다.
도 2는, 또 다른 실시 예에서 본 발명에 따른 방법에 의해 결합되는 세 개의 기질(1, 2, 6)들을 실제 비율과 다르게 도시한 기본 개략도이다. 제1 기질(1) 및 제2 기질(2)은 각각 적어도 하나의 비정질 층(1a, 2a)을 수용한다. 기질 재료가 복사선에 대해 투명할 필요가 없는 제3기질(6)은 2개의 비정질층(6a) 들을 가진다. 기질(1,2)들을 기질(6)에 결합시킨 후에, 양쪽 측부들에서 동시에 또는 시간간격(offset in time)을 가지며 형성되는 본 발명의 상 변화(phase transformation)가 2개 초과의 기질을 포함하는 (도면에 도시되지 않은)기질 스택을 형성할 수 있다. 세 개의 기질들, 바람직하게 4개의 기질, 특히 바람직하게 5개 이상의 기질을 포함하는 기질 스택은 상기 방법을 이용하여 편리하게 제조될 수 있다.
선도(diagram)에 관한 하기 설명은 계산된 데이터를 기초하여 비정질 및 결정질 실리콘의 흡수 및 굴절률 거동을 보여준다. 두 개의 선도는, 특정 파장 범위에서 실리콘과 동일한 거동을 나타내는 다른 모든 재료에 관한 예로서 간주된다.
도 3은 (점선으로 도시한)비정질(8) 및 (실선으로 도시한) 결정질(9) 실리콘(Si)에 대해 계산된 두 개의 흡수 스펙트럼을 도시한다. 상기 선도는 입자 에너지, 특히 eV 단위의 광자 에너지의 함수로서 흡수 지수(ε)를 도시한다. 실선(9)은, 입자 에너지의 함수로서 결정상에서 실리콘(Si)의 흡수 거동을 나타낸다. 점선(8)은 입자 에너지의 함수로서 비정질 실리콘(Si)의 흡수 거동을 나타낸다. 1.8 eV 내지 3.0 eV의 입자 에너지 범위(A)에서, 비정질상은 결정상보다 0.2 내지 18배 더 높은 흡수 능력을 가진다. 1.8 eV 내지 3.0 eV의 입자 에너지를 가진 입자는 결정상에 거의 흡수되지 않지만 비정질상에서는 양호하게 흡수된다.
따라서, 공개된 방법에 의하면, 비정질상의 흡수가 결정상의 흡수보다 특히 적어도 1.1배 더 크거나, 바람직하게 2배 더 크거나, 더욱 바람직하게 5배 더 크거나, 가장 바람직하게 10배 더 크거나, 최대로 바람직하게 20배 더 큰 스펙트럼 범위가 이용된다.
도 4는 (점선으로 도시한) 비정질(10) 및 (실선으로 도시한) 결정질(11) 실리콘(Si)에 대해 계산된 두 개의 굴절 지수 그래프들을 도시한다. 선도는 입자 에너지(eV), 특히 광자 에너지의 함수로서의 굴절 지수(n)를 도시한다. 1.8 eV 내지 3.0 eV의 입자 에너지 범위(A)에서, 비정질 및 결정질 실리콘(Si)의 굴절 지수(n)가 매우 유사하다. 따라서 굴절 지수만 기초로 하는 모든 물리적 공정들은, 비정질 및 결정질 실리콘에 대한 상기 입자 에너지 범위(A)에서 매우 유사하다.
비정질 상을 잔류물이 없이 결정상으로 변환되는 한, 비정질 상을 가진 결정질 재료 혼합물에도 동일한 고려 사항이 적용된다.
도 5a는 2개의 기질(1,2)들 및 해당 비정질 층(1a, 2a)을 가진 기질 스택(3)을 (실제 비율과 다르게) 확대하여 도시한다. 도면에 도시된 개별 원자(a1, a2)로부터 기질의 비정질 층(1a, 2a) 및 비정질 층(1a, 2a)의 비정질상이 형성된다. 기질(1, 2)의 결정상의 원자(a1)가 순서대로 배열되고 비정질상(1a, 2a)의 원자(a2)는 무질서하다.
도 5b는 복사선(5)으로 처리된 해당 비정질 층(1a, 2a)을 가진 기질(1, 2)의 기질 스택(3)을 (실제 비율과 다르게) 확대하여 도시한다. 복사선(5)은 필수적으로 결정 기질(2)을 방해받지 않고 침투하지만 비정질 층(1a, 2a)에 의해 흡수된다. 복사선(5)이 충돌한 영역은 결정화된다.
도 5c는 해당 비정질 층(1a, 2a) 없이 거의 완벽하게 서로 결합된 2개의 기질(1,2)들을 포함한 기질 스택(3)을 (실제 비율과 다르게) 확대하여 도시한다. 도면의 우측부에서 전위(dislocation)(7)가 형성된다. 대표적인 전위(7)는 변부 전위(edge dislocation)이다. 전위는 전위 하단에 당업자에게 공지된 기호로 표시되고 점선으로 도시된다. 변부 전위(7)는 다른 완전한 격자 사이에 삽입된 추가 원자 행(row of atoms)을 나타낸다. 전위(7) 부근에서 발생하는 격자 원자의 비틀림(distortion)이 도시된다. 상기 결함은 당업자들에게 알려져 있다. 상기 결함이 본 발명에 따른 방법에 의해 발생할 수 있지만 발생할 필요는 없다는 것은 명백하다.
1.....제1 기질,
1a.....제1 기질의 제1 비정질 층,
1o.....제1층의 결합 표면,
2.....제2 기질,
2a.....제2 기질의 제2 비정질 층,
2o.....제2층의 결합 표면,
3.....기질 스택,
4.....복사선의 공급원,
5.....복사선,
6.....제3 기질,
6a.....제3 기질의 비정질 층,
7.....전위,
8, 9.....흡수 스펙트럼,
10, 11.....굴절 지수 그래프,
a1, a2.....원자,
A.....입자 에너지 범위,
ε.....흡수 지수,
n.....굴절 지수,
P.....운동 방향.

Claims (16)

  1. 제1 기질(1,6)을 제2 기질(2)과 결합하는 방법에 있어서,
    - 상기 제1 기질(1,6) 상에 제1 비정질 층(1a, 6a)을 형성하는 단계 및/또는 상기 제2 기질(2) 상에 제2 비정질 층(2a)을 형성하는 단계,
    - 기질 스택(3)을 형성하기 위해 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들에서 제1 기질(1,6)을 제2기질(2)과 결합하는 단계,
    - 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들이 결정 층 또는 결정 층들로 변환되도록 복사선(5)에 의해 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들을 조사하는 단계를 포함하는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  2. 제1항에 있어서, 비정질 층(들)(1a, 2a, 6a)은 결정 층/결정 층들로 대체로 바람직하게 완전하게 변환되는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  3. 제1항 내지 제2항 중 어느 한 항에 있어서, 비정질 층(1a, 2a, 6a)이 기질/기질들(1,2,6)의 대부분의 결합표면(1o, 2o)상에 형성되고, 비정질 층(1a, 2a, 6a)이 기질/기질들(1,2,6)의 전체 결합표면(1o, 2o)상에 형성되는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기질들(1,2,6) 중 적어도 한 개가 하나는 복사선(5)에 대해 투명하고, 상기 복사선(5)의 복사선 에너지의 적어도 50%, 바람직하게 적어도 60%, 특히 바람직하게 적어도 70%, 매우 바람직하게 적어도 80%, 더욱 바람직하게 적어도 90%가 통과하는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 비정질 층(1a, 2a, 6a)은 상기 복사선(5)의 복사 에너지의 60% 초과까지를 흡수하고, 바람직하게 60% 초과까지 흡수하며, 더욱 바람직하게 70% 초과까지 흡수하고, 특히 바람직하게 80% 초과까지 흡수하며, 매우 특히 바람직하게 90% 초과까지 흡수하는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 복사선(5)은 레이저 복사선이고, 상기 레이저 복사선은 상기 비정질 층(들)(1a, 2a, 6a)에 포커싱되는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 복사선은 직각으로 상기 비정질 층(들)(1a, 2a, 6a)과 충돌하는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 복사선(5)은 1eV 내지 10E8 eV, 바람직하게 1eV 내지 10E6 eV, 더욱 바람직하게 1eV 내지 10E4 eV, 가장 바람직하게 1eV 내지 10eV의 에너지 범위에서 방출하는 광대역 이미 터에 의해 발생되는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 복사선(5)의 복사 전력은, 0.01와트 내지 10000와트, 바람직하게 0.1 와트 내지 1000와트, 가장 바람직하게 1와트 내지 100와트인 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  10. 제1항에 있어서, 상기 비정질 층(들)(1a, 2a, 6a) 내에서 복사선(5)에 의해, 200℃ 초과, 바람직하게 400℃ 초과, 특히 바람직하게 600℃ 초과, 더욱 바람직하게 800℃ 초과, 가장 바람직하게 1200℃ 초과의 온도가 발생되는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 조사 시간이 30초 미만, 바람직하게 15초 미만, 특히 바람직하게 1초 미만, 매우 특히 바람직하게 100㎳ 미만인 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 기질 표면들 및/또는 기질 스택 표면들에서 상기 복사선(5)의 반사는 복사선 공급원(4)의 출력 강도의 4% 미만, 바람직하게 3% 미만, 특히 바람직하게 1% 미만인 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 기질(1,6) 및/또는 상기 제2 기질(2)은 상기 복사선(5)에 대해 복사선 공급원(4)의 출력 강도의 적어도 95%까지 투명하거나 바람직하게 97%까지 투명하거나 특히 바람직하게 99%까지 투명한 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 조사하기 전에 및/또는 조사하는 동안에, 기질(1,2,6)들 중 적어도 하나, 바람직하게 양쪽 기질(1,2,6)들이 가열되고, 기질(들)(1,2,6)은 100℃ 초과, 바람직하게 200℃ 초과, 특히 바람직하게 300℃ 초과하여 가열되는 것을 특징으로 하는 제1 기질을 제2 기질과 결합하는 방법.
  15. - 상기 기질(1,2,6)들을 수용하기 위한 수용 수단,
    - 상기 기질(1,2,6)을 결합하기 위한 결합 장치,
    - 조사 장치(4)를 포함하고,
    특히 제1항 내지 제14항 중 어느 한 항을 따르는 방법을 이용하여 제1 기질(1,6)을 제2 기질(2)과 결합하기 위한 장치에 있어서,
    - 상기 제1 기질(1,6) 상에 제1 비정질 층(1a, 6a)이 형성되는 특징 및/또는 상기 제2 기질(2) 상에 제2 비정질 층(2a)이 형성되는 특징,
    - 기질 스택(3)을 형성하기 위해 제1 기질(1,6)이 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들과 결합되는 특징,
    - 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들이 결정 층 또는 결정 층들로 변환되도록 비정질 층(1a, 2a, 6a) 또는 비정질 층(1a, 2a, 6a)들이 조사 장치(4)를 이용하여 복사선(5)에 의해 조사되는 특징을 포함하는 제1 기질(1,6)을 제2 기질(2)과 결합하기 위한 장치.
  16. 제1항 내지 제15항 중 어느 한 항을 따르는 방법 및/또는 장치를 이용하여 결합되는 적어도 한 개의 제1 기질(1,6) 및 제2 기질(2)로부터 형성되는 기질 스택(3).
KR1020197022649A 2017-02-21 2017-02-21 기질들을 결합하기 위한 방법 및 장치 KR102615398B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/053918 WO2018153434A1 (de) 2017-02-21 2017-02-21 Verfahren und vorrichtung zum bonden von substraten

Publications (2)

Publication Number Publication Date
KR20190117507A true KR20190117507A (ko) 2019-10-16
KR102615398B1 KR102615398B1 (ko) 2023-12-18

Family

ID=58108607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022649A KR102615398B1 (ko) 2017-02-21 2017-02-21 기질들을 결합하기 위한 방법 및 장치

Country Status (7)

Country Link
US (2) US10971365B2 (ko)
EP (1) EP3586356B1 (ko)
JP (1) JP2020508564A (ko)
KR (1) KR102615398B1 (ko)
CN (1) CN110235223A (ko)
SG (1) SG11201906390SA (ko)
WO (1) WO2018153434A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068563A1 (en) * 2004-09-28 2006-03-30 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
EP2058080A1 (en) * 2006-09-06 2009-05-13 Mitsubishi Heavy Industries, Ltd. Normal temperature joining method and normal temperature joining device
JP2015220320A (ja) * 2014-05-16 2015-12-07 株式会社豊田自動織機 半導体基板の製造方法
US20170025306A1 (en) * 2015-07-21 2017-01-26 Sunedison Semiconductor Limited (Uen201334164H) Methods for preparing layered semiconductor structures and related bonded structures

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857480B2 (ja) * 1990-01-10 1999-02-17 株式会社リコー 半導体膜の製造方法
US5441776A (en) 1993-11-08 1995-08-15 Sterling; Rodney D. Silicon dioxide bonding layers and method
US20010045352A1 (en) * 1998-05-14 2001-11-29 Robinson Raymond S. Sputter deposition using multiple targets
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
WO2003097552A1 (en) * 2002-04-30 2003-11-27 Agency For Science Technology And Research A method of wafer/substrate bonding
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
US7165712B2 (en) * 2003-10-23 2007-01-23 Siemens Power Generation, Inc. Transient liquid phase bonding to cold-worked surfaces
JP2005288673A (ja) * 2004-04-06 2005-10-20 Mitsubishi Heavy Ind Ltd 微小構造体の製造装置
US7565996B2 (en) * 2004-10-04 2009-07-28 United Technologies Corp. Transient liquid phase bonding using sandwich interlayers
JP2006187685A (ja) * 2004-12-28 2006-07-20 Fuji Xerox Co Ltd 微小構造体、マイクロリアクタ、熱交換器、および微小構造体の製造方法
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7462552B2 (en) 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US20080035707A1 (en) * 2006-08-14 2008-02-14 The Regents Of The University Of California Transient-liquid-phase joining of ceramics at low temperatures
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
FR2921749B1 (fr) * 2007-09-27 2014-08-29 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US8247317B2 (en) * 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
CN103548129B (zh) 2011-08-30 2017-05-10 Ev 集团 E·索尔纳有限责任公司 通过借助固体扩散或相变的结合层永久粘合晶片的方法
US9492990B2 (en) 2011-11-08 2016-11-15 Picosys Incorporated Room temperature glass-to-glass, glass-to-plastic and glass-to-ceramic/semiconductor bonding
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
WO2013129572A1 (ja) * 2012-02-29 2013-09-06 京セラ株式会社 複合基板
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
US9315417B2 (en) 2013-02-17 2016-04-19 Invenias Inc Attachment of a cap to a substrate-based device with in situ monitoring of bond quality
KR102158960B1 (ko) 2013-07-05 2020-09-23 에베 그룹 에. 탈너 게엠베하 접촉면의 본딩을 위한 방법
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
CN111261498B (zh) 2014-04-01 2024-08-20 Ev集团E·索尔纳有限责任公司 用于衬底表面处理的方法及装置
WO2015191112A1 (en) 2014-06-09 2015-12-17 Dirtt Environmental Solutions Inc. Associating computer-executable objects with timber frames within an architectural design environment
JP2017523603A (ja) 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
US20180104765A1 (en) * 2016-10-13 2018-04-19 United Technologies Corporation Hybrid component and method of making

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068563A1 (en) * 2004-09-28 2006-03-30 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
EP2058080A1 (en) * 2006-09-06 2009-05-13 Mitsubishi Heavy Industries, Ltd. Normal temperature joining method and normal temperature joining device
JP2015220320A (ja) * 2014-05-16 2015-12-07 株式会社豊田自動織機 半導体基板の製造方法
US20170025306A1 (en) * 2015-07-21 2017-01-26 Sunedison Semiconductor Limited (Uen201334164H) Methods for preparing layered semiconductor structures and related bonded structures

Also Published As

Publication number Publication date
EP3586356B1 (de) 2023-11-08
US20210202251A1 (en) 2021-07-01
JP2020508564A (ja) 2020-03-19
US20190393037A1 (en) 2019-12-26
US10971365B2 (en) 2021-04-06
CN110235223A (zh) 2019-09-13
EP3586356A1 (de) 2020-01-01
US11862466B2 (en) 2024-01-02
KR102615398B1 (ko) 2023-12-18
SG11201906390SA (en) 2019-08-27
WO2018153434A1 (de) 2018-08-30

Similar Documents

Publication Publication Date Title
EP3306642B1 (en) Method for producing composite wafer provided with oxide single-crystal thin film
US8993461B2 (en) Method for curing defects in a semiconductor layer
JP2018502040A (ja) 速度論的に制限されたナノスケールの拡散ボンド構造及び方法
JP2010519746A (ja) レーザによる接合方法、該方法で接合した基板、及びかかる基板の使用
CN111373508B (zh) 用于经减薄的碳化硅器件中欧姆触点的方法和组件
TWI681482B (zh) 用於預固定基板之方法及裝置
US11414782B2 (en) Method of separating a film from a main body of a crystalline object
KR101972914B1 (ko) 산화물층을 포함하는 구조 내에 위치한 결합 인터페이스의 안정화 방법 및 획득된 구조
JP2021158248A (ja) 接合基板の製造方法
EP2157602A1 (en) A method of manufacturing a plurality of fabrication wafers
US7550366B2 (en) Method for bonding substrates and device for bonding substrates
WO2014026292A1 (en) Arbitrarily thin ultra smooth film with built-in separation ability and method of forming the same
JP5918160B2 (ja) ゲッタリング半導体ウエハおよびその製造方法
US10373830B2 (en) Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
US7112545B1 (en) Passivation of material using ultra-fast pulsed laser
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
Dragoi et al. Direct wafer bonding of GaN for power devices applications
KR102615398B1 (ko) 기질들을 결합하기 위한 방법 및 장치
CN108511575A (zh) 光学部件的制造方法
Volodin et al. Femtosecond pulse crystallization of thin amorphous hydrogenated films on glass substrates using near ultraviolet laser radiation
CN111095482A (zh) 处理靶材料的方法
Salihoglu et al. Crystallization of Ge in SiO2 matrix by femtosecond laser processing
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
Nezhdanov et al. Raman spectroscopy of amorphous silicon subjected to laser annealing
JP2013106024A (ja) シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20190801

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220106

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230105

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20230720

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230105

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20231108

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20231010

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20230720

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20230330

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231214

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration