KR20190113828A - 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭 - Google Patents

저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭 Download PDF

Info

Publication number
KR20190113828A
KR20190113828A KR1020197023556A KR20197023556A KR20190113828A KR 20190113828 A KR20190113828 A KR 20190113828A KR 1020197023556 A KR1020197023556 A KR 1020197023556A KR 20197023556 A KR20197023556 A KR 20197023556A KR 20190113828 A KR20190113828 A KR 20190113828A
Authority
KR
South Korea
Prior art keywords
circular buffer
bit section
bits
parity
systematic
Prior art date
Application number
KR1020197023556A
Other languages
English (en)
Other versions
KR102652057B1 (ko
Inventor
조셉 비나미라 소리아가
쉬리니바스 쿠데카르
토마스 조셉 리차드슨
징 장
렌추 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20190113828A publication Critical patent/KR20190113828A/ko
Application granted granted Critical
Publication of KR102652057B1 publication Critical patent/KR102652057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 개시의 양태들은 IR-HARQ 송신과 같은 레이트 매칭된 송신들을 위해 구성가능한 원형 버퍼를 활용하는 저밀도 패리티 체크 (LDPC) 코딩에 관련된다. 원형 버퍼는 선택된 마더 코드 레이트 및 고정된 원형 버퍼 길이에 기초하여 구성될 수도 있다. 예를 들어, 원형 버퍼의 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들은 선택된 마더 코드 레이트에 기초하여 가변적일 수도 있다.

Description

저밀도 패리티 체크 (LDPC) 원형 버퍼 레이트 매칭
관련 출원들에 대한 상호 참조
본 출원은 2017년 2월 13일자로 미국 특허상표청에 출원된 가출원 제62/458,495호, 및 2018년 2월 12일자로 미국 특허상표청에 출원된 정규출원 제15/894,197호의 이익 및 우선권을 주장하며, 그 출원들의 전체 내용들은 그 전체로 및 모든 적용가능한 목적들로 하기에서 충분히 개시된 것처럼 본 명세서에 참조로 통합된다.
기술분야
하기에서 논의되는 기술은 일반적으로 무선 통신 시스템들에 관한 것으로서, 더 상세하게는, 저밀도 패리티 체크 코딩에 관한 것이다.
블록 코드들 또는 에러 정정 코드들은 노이즈성 채널들 상으로의 디지털 메시지들의 신뢰성있는 송신을 제공하기 위해 자주 사용된다. 통상적인 블록 코드에 있어서, 정보 메시지 또는 시퀀스는 블록들로 분할되고, 그 후, 송신 디바이스에서의 인코더는 정보 메시지에 리던던시를 수학적으로 부가한다. 인코딩된 정보 메시지에서의 이러한 리던던시의 이용은 메시지의 신뢰도에 대한 핵심이어서, 노이즈로 인해 발생할 수도 있는 임의의 비트 에러들에 대한 정정을 가능케 한다. 즉, 수신 디바이스에서의 디코더는, 부분적으로, 채널에 대한 노이즈의 부가로 인해, 비트 에러들이 발생할 수도 있더라도 정보 메시지를 신뢰성있게 복원하기 위해 리던던시를 이용할 수 있다.
다른 것들 중에서, 해밍 코드들, BCH (Bose-Chaudhuri-Hocquenghem) 코드들, 터보 코드들, 및 저밀도 패리티 체크 (LDPC) 코드들을 포함하는 이러한 에러 정정 블록 코드들의 다수의 예들이 당업자에게 공지되어 있다. 다수의 기존의 무선 통신 네트워크들이 그러한 블록 코드들을 활용한다, 예컨대, 터보 코드들을 활용하는 3GPP LTE 네트워크들; 및 LDPC 코드들을 활용하는 IEEE 802.11n Wi-Fi 네트워크들.
제 5 세대 (5G) 뉴 라디오 네트워크들과 같은 장래의 네트워크들에 대해, LDPC 코드들은 광범위한 정보 블록 길이들 및 광범위한 코드 레이트들을 지원하도록 계속 구현될 수도 있다. 효율적인 하드웨어 활용으로 높은 스루풋을 달성하기 위하여, LDPC 코드들의 부가적인 향상들이 요구된다.
다음은 본 개시의 하나 이상의 양태들의 기본적인 이해를 제공하기 위하여 본 개시의 그 하나 이상의 양태들의 간략화된 개요를 제시한다. 이러한 개요는 본 개시의 모든 고려된 특징들의 광범위한 개관이 아니며, 본 개시의 모든 양태들의 핵심적인 또는 결정적인 엘리먼트들을 식별하지도 않고 본 개시의 임의의 또는 모든 양태들의 범위를 기술하지도 않도록 의도된다. 이 개요의 유일한 목적은, 추후 제시되는 더 상세한 설명의 서두로서 본 개시의 하나 이상의 양태들의 일부 개념들을 간략화된 형태로 제시하는 것이다.
본 개시의 다양한 양태들은 레이트 매칭된 송신들을 위해 구성가능한 원형 버퍼를 활용하는 저밀도 패리티 체크 (LDPC) 코딩에 대한 메커니즘들에 관련된다. 최대 원형 버퍼 길이는 LDPC 코드에 대한 최대 정보 블록 사이즈에서 달성가능한 최소 마더 코드 레이트에 기초하여 정의될 수도 있다. 정보 블록 사이즈가 최대 정보 블록 사이즈보다 작으면, 원형 버퍼의 시스터매틱 (systematic) 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들 및/또는 원형 버퍼 길이는, 예를 들어, 코딩 이득들이 감소하는 절대 최소 마더 코드 레이트에 대한 일부 제약들로 더 낮은 마더 코드 레이트들을 지원하기 위해 가변일 수도 있다. 일부 예들에 있어서, 원형 버퍼는, 원형 버퍼를 위한 선택된 마더 코드 레이트에 기초하여 고정 길이 및 가변 사이즈의 시스터매틱 비트 섹션 및 패리티 비트 섹션으로 정의될 수도 있다. 선택된 마더 코드 레이트는 2 이상의 마더 코드 레이트들로부터 선택될 수도 있으며, 각각은 LDPC 코딩을 위해 활용된 LDPC 기본 그래프 (base graph) 및 특정 정보 블록 길이와 연관된다.
본 발명의 이들 및 다른 양태들은 뒤이어지는 상세한 설명의 검토 시 더 충분히 이해되게 될 것이다. 본 발명의 다른 양태들, 특징들, 및 실시형태들은, 첨부 도면들과 함께 본 발명의 특정한 예시적인 실시형태들의 다음의 설명을 검토할 시, 당업자에게 자명하게 될 것이다. 본 발명의 특징들이 하기의 특정 실시형태들 및 도면들에 대해 논의될 수도 있지만, 본 발명의 모든 실시형태들은 본 명세서에서 논의된 유리한 특징들 중 하나 이상을 포함할 수 있다. 즉, 하나 이상의 실시형태들이 특정한 유리한 특징들을 갖는 것으로서 논의될 수도 있지만, 그러한 특징들의 하나 이상이 또한, 본 명세서에서 논의된 본 발명의 다양한 실시형태들에 따라 사용될 수도 있다. 유사한 방식으로, 예시적인 실시형태들이 디바이스, 시스템, 또는 방법 실시형태들로서 하기에서 논의될 수도 있지만, 그러한 예시적인 실시형태들은 다양한 디바이스들, 시스템들, 및 방법들에서 구현될 수 있음이 이해되어야 한다.
도 1 은 본 개시의 일부 양태들에 따른 무선 액세스 네트워크의 일 예를 예시한 다이어그램이다.
도 2 는 본 개시의 일부 양태들에 따른, 블록 코드들을 활용한 무선 통신의 개략 예시도이다.
도 3 은 본 개시의 일부 양태들에 따른 저밀도 패리티 체크 (LDPC) 매트릭스의 일 예를 예시한다.
도 4 는 본 개시의 일부 양태들에 따른 LDPC 기본 그래프의 일 예를 예시한다.
도 5 는 본 개시의 일부 양태들에 따른 예시적인 기본 그래프의 일반적인 구조를 예시한다.
도 6 은 본 개시의 일부 양태들에 따른 예시적인 최적화된 기본 그래프의 일반적인 구조를 예시한다.
도 7 은 본 개시의 일부 양태들에 따른, 레이트 매칭을 위한 원형 버퍼 및 LDPC 인코더를 사용하여 코드워드들을 생성 및 송신하도록 구성된 예시적인 송신 무선 통신 디바이스를 예시한다.
도 8 은 본 개시의 일부 양태들에 따른 예시적인 구성가능한 원형 버퍼들을 예시한다.
도 9 는 본 개시의 일부 양태들에 따른, 프로세싱 시스템을 채용한 무선 통신 디바이스를 위한 하드웨어 구현의 일 예를 예시한 블록 다이어그램이다.
도 10 은 본 개시의 일부 양태들에 따른, 구성가능한 원형 버퍼를 활용한 LDPC 인코딩을 위한 방법의 플로우 차트이다.
도 11 은 본 개시의 일부 양태들에 따른, 구성가능한 원형 버퍼를 활용한 LDPC 인코딩을 위한 다른 방법의 플로우 차트이다.
도 12 는 본 개시의 일부 양태들에 따른, 구성가능한 원형 버퍼를 활용한 LDPC 인코딩을 위한 다른 방법의 플로우 차트이다.
첨부 도면들과 관련하여 하기에 기재된 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본 명세서에 설명된 개념들이 실시될 수도 있는 유일한 구성들만을 나타내도록 의도되지 않는다. 상세한 설명은 다양한 개념들의 철저한 이해를 제공할 목적으로 특정 상세들을 포함한다. 하지만, 이들 개념들은 이들 특정 상세들없이도 실시될 수도 있음이 당업자에게 명백할 것이다. 일부 경우들에 있어서, 널리 공지된 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 회피하기 위하여 블록 다이어그램 형태로 도시된다.
본 개시 전반에 걸쳐 제시된 다양한 개념들은 매우 다양한 원격통신 시스템들, 네트워크 아키텍처들, 및 통신 표준들에 걸쳐 구현될 수도 있다. 이제 도 1 을 참조하면, 제한없는 예시적인 예로서, 무선 액세스 네트워크 (100) 의 개략 예시도가 제공된다. 일부 예들에 있어서, 무선 액세스 네트워크 (100) 는 계속적인 진화된 무선 통신 기술들을 채용한 네트워크일 수도 있다. 이는, 예를 들어, (예컨대, 3GPP, www.3gpp.org 에 의해 발행된) 표준들의 세트에 기초한 제 5 세대 (5G) 또는 뉴 라디오 (NR) 무선 통신 기술을 포함할 수도 있다. 예를 들어, LTE-어드밴스드 이후 3GPP 에 의해 또는 CDMA2000 이후 3GPP2 에 의해 정의된 표준들은 5G 로 간주될 수도 있다. 표준들은 또한 Verizon Technical Forum 및 Korea Telecom SIG 에 의해 명시된 프리(pre)-3GPP 노력들을 포함할 수도 있다.
다른 예들에 있어서, 무선 액세스 네트워크 (100) 는 제 3 세대 (3G) 무선 통신 기술 또는 제 4 세대 (4G) 무선 통신 기술을 채용한 네트워크일 수도 있다. 예를 들어, 제 3 세대 파트너쉽 프로젝트 (3GPP) 및 제 3 세대 파트너쉽 프로젝트 2 (3GPP2) 에 의해 공표된 표준들은 롱 텀 에볼루션 (LTE), LTE-어드밴스드, 진화된 패킷 시스템 (EPS), 및 유니버셜 모바일 원격통신 시스템 (UMTS) 을 포함하지만 이에 한정되지 않는 3G 또는 4G 로 간주될 수도 있다. 상기 열거된 3GPP 표준들 중 하나 이상에 기초한 다양한 무선 액세스 기술들의 추가적인 예들은 유니버셜 지상 무선 액세스 (UTRA), 진화된 유니버셜 지상 무선 액세스 (eUTRA), 일반 패킷 무선 서비스 (GPRS) 및 EDGE (Enhanced Data Rates for GSM Evolution) 를 포함하지만 이에 한정되지 않는다. 제 3 세대 파트너쉽 프로젝트 2 (3GPP2) 에 의해 정의된 그러한 레거시 표준들의 예들은 CDMA2000 및 울트라 모바일 브로드밴드 (UMB) 를 포함하지만 이에 한정되지 않는다. 3G/4G 무선 통신 기술을 채용한 표준들의 다른 예들은 IEEE 802.16 (WiMAX) 표준 및 다른 적합한 표준들을 포함한다.
양태들 및 실시형태들이 일부 예들에 대한 예시에 의해 본 출원에서 설명되지만, 당업자는 추가적인 구현들 및 사용 케이스들이 다수의 상이한 배열들 및 시나리오들에서 발생할 수도 있음을 이해할 것이다. 본 명세서에서 설명된 혁신들은 다수의 상이한 플랫폼 타입들, 디바이스들, 시스템들, 형상들, 사이즈들, 패키징 배열들에 걸쳐 구현될 수도 있다. 예를 들어, 실시형태들 및/또는 사용들은 집적화된 칩 실시형태들 및 다른 비-모듈-컴포넌트 기반 디바이스들 (예컨대, 최종 사용자 디바이스들, 차량들, 통신 디바이스들, 컴퓨팅 디바이스들, 산업용 장비, 소매/구매 디바이스들, 의료용 디바이스들, AI 가능식 디바이스들 등) 을 통해 발생할 수도 있다. 일부 예들이 특별히 사용 케이스들 또는 어플리케이션들에 관한 것일 수도 있거나 것이지 않을 수도 있지만, 설명된 혁신들의 광범위한 적용가능성이 발생할 수도 있다. 구현들은 칩 수준 또는 모듈형 컴포넌트들로부터 비-모듈형, 비-칩수준 구현들까지의 범위에 이를 수도 있고, 추가로, 설명된 혁신들의 하나 이상의 양태들을 통합한 집성형, 분산형, 또는 OEM 디바이스들 또는 시스템들까지의 범위에 이를 수도 있다. 일부 실제 설정들에 있어서, 설명된 양태들 및 특징들을 통합한 디바이스들은 또한, 청구되고 설명된 실시형태들의 구현 및 실시를 위한 추가적인 컴포넌트들 및 특징들을 반드시 포함할 수도 있다. 예를 들어, 무선 신호들의 송신 및 수신은 아날로그 및 디지털 목적을 위한 다수의 컴포넌트들 (예컨대, 안테나, RF 체인들, 전력 증폭기들, 변조기들, 버퍼, 프로세서(들), 인터리버, 가산기들/합산기들 등을 포함한 하드웨어 컴포넌트들) 을 반드시 포함한다. 본 명세서에서 설명된 혁신들은 가변하는 사이즈들, 형상들 및 구성의 광범위한 디바이스들, 칩 수준 컴포넌트들, 시스템들, 분산형 배열들, 최종 사용자 디바이스들 등에서 실시될 수도 있음이 의도된다.
무선 액세스 네트워크 (100) 에 의해 커버된 지리적 영역은, 하나의 액세스 포인트 또는 기지국으로부터 지리적 영역에 걸쳐 브로드캐스트된 식별 (identification) 에 기초하여 사용자 장비 (UE) 에 의해 고유하게 식별될 수 있는 다수의 셀룰러 영역들 (셀들) 로 분할될 수도 있다. 도 1 은 매크로셀들 (102, 104, 및 106), 및 소형 셀 (108) 을 예시하며, 이들 각각은 하나 이상의 섹터들 (도시 안됨) 을 포함할 수도 있다. 섹터는 셀의 서브-영역이다. 하나의 셀 내의 모든 섹터들은 동일한 기지국에 의해 서빙된다. 섹터 내의 무선 링크는 그 섹터에 속하는 단일의 논리적 식별에 의해 식별될 수 있다. 섹터들로 분할되는 셀에 있어서, 셀 내의 다중의 섹터들은 안테나들의 그룹들에 의해 형성될 수 있으며, 각각의 안테나는 셀의 일부분에서의 UE들과의 통신을 책임진다.
일반적으로, 개별 기지국 (BS) 은 각각의 셀을 서빙한다. 대체로, 기지국은 하나 이상의 셀들에서 UE 로 또는 UE 로부터의 무선 송신 및 수신을 책임지는 무선 액세스 네트워크에서의 네트워크 엘리먼트이다. BS 는 또한 베이스 트랜시버 스테이션 (BTS), 무선 기지국, 무선 트랜시버, 트랜시버 기능부, 기본 서비스 세트 (BSS), 확장형 서비스 세트 (ESS), 액세스 포인트 (AP), 노드B (NB), e노드B (eNB), g노드B (gNB) 또는 일부 다른 적합한 전문용어로서 당업자에 의해 지칭될 수도 있다.
도 1 에 있어서, 2개의 기지국들 (110 및 112) 이 셀들 (102 및 104) 에 도시되며; 셀 (106) 내의 원격 무선 헤드 (RRH) (116) 를 제어하는 제 3 기지국 (114) 이 도시된다. 즉, 기지국은 통합된 안테나를 가질 수 있거나 또는 피더 케이블들에 의해 안테나 또는 RRH 에 접속될 수 있다. 예시된 예에 있어서, 기지국들 (110, 112, 및 114) 이 큰 사이즈를 갖는 셀들을 지원하기 때문에, 셀들 (102, 104, 및 106) 은 매크로셀들로서 지칭될 수도 있다. 추가로, 기지국 (118) 은, 하나 이상의 매크로셀들과 중첩할 수도 있는 소형 셀 (108) (예컨대, 마이크로셀, 피코셀, 펨토셀, 홈 기지국, 홈 노드B, 홈 e노드B 등) 에 도시된다. 이 예에 있어서, 기지국 (118) 이 상대적으로 작은 사이즈를 갖는 셀을 지원하기 때문에, 셀 (108) 은 소형 셀로서 지칭될 수도 있다. 셀 사이징은 시스템 설계 뿐 아니라 컴포넌트 제약들에 따라 수행될 수 있다. 무선 액세스 네트워크 (100) 는 임의의 수의 무선 기지국들 및 셀들을 포함할 수도 있음이 이해되어야 한다. 추가로, 주어진 셀의 사이즈 또는 커버리지 영역을 확장하기 위해 중계기 노드가 전개될 수도 있다. 기지국들 (110, 112, 114, 118) 은 임의의 수의 모바일 장치들을 위해 코어 네트워크에 무선 액세스 포인트들을 제공한다.
도 1 은, 기지국으로서 기능하도록 구성될 수도 있는 쿼드콥터 또는 드론 (120) 을 더 포함한다. 즉, 일부 예들에 있어서, 셀이 반드시 정지식일 필요는 없을 수도 있으며, 셀의 지리적 영역은 쿼드콥터 (120) 와 같은 모바일 기지국의 위치에 따라 이동할 수도 있다.
일반적으로, 기지국들은 네트워크의 백홀 부분 (도시 안됨) 과의 통신을 위한 백홀 인터페이스를 포함할 수도 있다. 백홀은 기지국과 코어 네트워크 (도시 안됨) 사이의 링크를 제공할 수도 있으며, 일부 예들에 있어서, 백홀은 개별 기지국들 사이의 상호접속을 제공할 수도 있다. 코어 네트워크는 무선 통신 시스템의 부분일 수도 있고 무선 액세스 네트워크에서 사용되는 무선 액세스 기술과는 독립적일 수도 있다. 임의의 적합한 전송 네트워크를 사용하여 직접 물리적 커넥션, 가상 네트워크 등과 같은 다양한 타입들의 백홀 인터페이스들이 채용될 수도 있다.
다중의 모바일 장치들에 대한 무선 통신을 지원하는 무선 액세스 네트워크 (100) 가 예시된다. 모바일 장치는 제 3 세대 파트너쉽 프로젝트 (3GPP) 에 의해 공표된 표준들 및 사양들에서 사용자 장비 (UE) 로서 일반적으로 지칭되지만, 또한, 이동국 (MS), 가입자국, 모바일 유닛, 가입자 유닛, 무선 유닛, 원격 유닛, 모바일 디바이스, 무선 디바이스, 무선 통신 디바이스, 원격 디바이스, 모바일 가입자국, 액세스 단말기 (AT), 모바일 단말기, 무선 단말기, 원격 단말기, 핸드셋, 단말기, 사용자 에이전트, 모바일 클라이언트, 클라이언트, 또는 일부 다른 적합한 전문용어로서 당업자에 의해 지칭될 수도 있다. UE 는 네트워크 서비스들로의 액세스를 사용자에게 제공하는 장치일 수도 있다.
본 문서 내에서, "모바일" 장치는 이동할 능력을 반드시 가질 필요는 없고, 정지식일 수도 있다. 용어 '모바일 장치' 또는 '모바일 디바이스' 는 다양한 어레이의 디바이스들 및 기술들을 넓게 지칭한다. 예를 들어, 모바일 장치의 일부 비제한적인 예들은 모바일, 셀룰러 (셀) 폰, 스마트 폰, 세션 개시 프로토콜 (SIP) 폰, 랩톱, 개인용 컴퓨터 (PC), 노트북, 넷북, 스마트북, 태블릿, 개인용 디지털 보조기 (PDA), 및 예컨대, "사물 인터넷" (IoT) 에 대응하는 광범위한 어레이의 임베디드 시스템들을 포함한다. 모바일 장치는 부가적으로, 자동차 또는 다른 수송 차량, 원격 센서 또는 액추에이터, 로봇 또는 로봇틱스 디바이스, 위성 무선기기, 글로벌 포지셔닝 시스템 (GPS) 디바이스, 오브젝트 추적 디바이스, 드론, 멀티-콥터, 쿼드-콥터, 원격 제어 디바이스, 소비자 및/또는 착용가능 디바이스, 예컨대, 안경류, 착용가능 카메라, 가상 현실 디바이스, 스마트 시계, 헬스 또는 피트니스 추적기, 디지털 오디오 플레이어 (예컨대, MP3 플레이어), 카메라, 게임 콘솔, 의료용 디바이스, 이식가능 디바이스들, 산업용 장비, 및 사용자들에 의한 사용을 위해 사이징, 형상화, 및 구성된 다수의 다른 디바이스들일 수도 있다.
무선 액세스 네트워크 (100) 내에서, 셀들은, 각각의 셀의 하나 이상의 섹터들과 통신할 수도 있는 UE들을 포함할 수도 있다. 예를 들어, UE들 (122 및 124) 은 기지국 (110) 과 통신할 수도 있고; UE들 (126 및 128) 은 기지국 (112) 과 통신할 수도 있고; UE들 (130 및 132) 은 RRH (116) 에 의해 기지국 (114) 과 통신할 수도 있고; UE (134) 는 기지국 (118) 과 통신할 수도 있으며; UE (136) 는 모바일 기지국 (120) 과 통신할 수도 있다. 여기서, 각각의 기지국 (110, 112, 114, 118, 및 120) 은 개별 셀들에서의 모든 UE들에 대해 코어 네트워크 (도시 안됨) 로의 액세스 포인트를 제공하도록 구성될 수도 있다. UE들은 통신을 돕기 위해 사이징, 형상화, 및 배열된 다수의 하드웨어 구조 컴포넌트들을 포함할 수도 있고; 그러한 컴포넌트들은 서로 전기적으로 커플링된 안테나들, 안테나 어레이들, RF 체인들, 증폭기들, 하나 이상의 프로세서들 등을 포함할 수 있다.
다른 예에 있어서, 모바일 네트워크 노드 (예컨대, 쿼드콥터 (120)) 가 UE 로서 기능하도록 구성될 수도 있다. 예를 들어, 쿼드콥터 (120) 는 기지국 (110) 과 통신함으로써 셀 (102) 내에서 동작할 수도 있다. 본 개시의 일부 양태들에 있어서, 2 이상의 UE (예컨대, UE들 (126 및 128)) 는, 기지국 (예컨대, 기지국 (112)) 을 통해 그 통신을 중계하지 않고도 피어 투 피어 (P2P) 또는 사이드링크 신호들 (127) 을 이용하여 서로 통신할 수도 있다.
기지국 (예컨대, 기지국 (110)) 으로부터 하나 이상의 UE들 (예컨대, UE들 (122 및 124)) 로의 제어 정보 및/또는 트래픽 정보 (예컨대, 사용자 데이터 트래픽) 의 유니캐스트 또는 브로드캐스트 송신들은 다운링크 (DL) 송신으로서 지칭될 수도 있는 한편, UE (예컨대, UE (122)) 에서 발신하는 제어 정보 및/또는 트래픽 정보의 송신들은 업링크 (UL) 송신들로서 지칭될 수도 있다. 부가적으로, 업링크 및/또는 다운링크 제어 정보 및/또는 트래픽 정보는 프레임들, 서브프레임들, 슬롯들, 및/또는 심볼들로 시간분할될 수도 있다. 본 명세서에서 사용된 바와 같이, 심볼은, 직교 주파수 분할 멀티플렉싱된 (OFDM) 파형에서, 서브캐리어 당 하나의 리소스 엘리먼트 (RE) 를 운반하는 시간의 단위를 지칭할 수도 있다. 슬롯은 7 또는 14개의 OFDM 심볼들을 운반할 수도 있다. 서브프레임은 1ms 의 지속기간을 지칭할 수도 있다. 다중의 서브프레임들 또는 슬롯들은, 단일의 프레임 또는 무선 프레임을 형성하도록, 함께 그룹화될 수도 있다. 물론, 이들 정의들은 필수적이지 않으며, 파형들을 조직화하기 위한 임의의 적합한 방식이 활용될 수도 있고, 파형의 다양한 시간 분할들은 임의의 적합한 지속기간을 가질 수도 있다.
무선 액세스 네트워크 (100) 에서의 에어 인터페이스는, 다양한 디바이스들의 동시 통신을 가능하게 하기 위해 하나 이상의 멀티플렉싱 및 다중 액세스 알고리즘들을 활용할 수도 있다. 예를 들어, UE들 (122 및 124) 로부터 기지국 (110) 으로의 업링크 (UL) 또는 역방향 링크 송신들을 위한 다중 액세스는 시간 분할 다중 액세스 (TDMA), 코드 분할 다중 액세스 (CDMA), 주파수 분할 다중 액세스 (FDMA), 직교 주파수 분할 다중 액세스 (OFDMA), 희소 코드 다중 액세스 (SCMA), 이산 푸리에 변환 확산 직교 주파수 분할 다중 액세스 (DFT-s-OFDMA), 리소스 확산 다중 액세스 (RSMA), 또는 다른 적합한 다중 액세스 방식들을 활용하여 제공될 수도 있다. 추가로, 기지국 (110) 으로부터 UE들 (122 및 124) 로의 다운링크 (DL) 또는 순방향 링크 송신들을 멀티플렉싱하는 것은 시간 분할 멀티플렉싱 (TDM), 코드 분할 멀티플렉싱 (CDM), 주파수 분할 멀티플렉싱 (FDM), 직교 주파수 분할 멀티플렉싱 (OFDM), 희소 코드 멀티플렉싱 (SCM), 이산 푸리에 변환 확산 직교 주파수 분할 멀티플렉싱 (DFT-s-OFDM) 또는 다른 적합한 멀티플렉싱 방식들을 활용하여 제공될 수도 있다.
추가로, 무선 액세스 네트워크 (100) 에서의 에어 인터페이스는 하나 이상의 듀플렉싱 알고리즘들을 활용할 수도 있다. 듀플렉스는, 엔드포인트들 양자가 양방향들로 서로 통신할 수 있는 포인트-투-포인트 통신 링크를 지칭한다. 풀 듀플렉스는 엔드포인트들 양자가 서로 동시에 통신할 수 있음을 의미한다. 하프 듀플렉스는 오직 하나의 엔드포인트만이 정보를 다른 엔드포인트에 한번에 전송할 수 있음을 의미한다. 무선 링크에 있어서, 풀 듀플렉스 채널은 일반적으로 송신기 및 수신기의 물리적 격리, 및 적합한 간섭 소거 기술들에 의존한다. 풀 듀플렉스 에뮬레이션은, 주파수 분할 듀플렉스 (FDD) 또는 시간 분할 듀플렉스 (TDD) 를 활용함으로써 무선 링크들을 위해 자주 구현된다. FDD 에 있어서, 상이한 방향들에서의 송신들은 상이한 캐리어 주파수들에서 동작한다. TDD 에 있어서, 주어진 채널 상의 상이한 방향들에서의 송신들은 시간 분할 멀티플렉싱을 이용하여 서로 분리된다. 즉, 일부 시간들에서, 채널은 일 방향에서의 송신들에 전용되는 한편, 다른 시간들에서, 채널은 다른 방향에서의 송신들에 전용되고, 여기서, 방향은 매우 빠르게, 예컨대, 서브프레임 당 수회 변할 수도 있다.
무선 액세스 네트워크 (100) 에 있어서, UE 가 그의 위치와 독립적으로, 이동하면서 통신하는 능력은 이동성 (mobility) 으로서 지칭된다. 제어 평면 및 사용자 평면 기능성 양자에 대한 보안 컨텍스트를 관리하는 보안 컨텍스트 관리 기능부 (SCMF) 및 인증을 수행하는 보안 앵커 기능부 (SEAF) 를 포함할 수도 있는, 액세스 및 이동성 관리 기능부 (AMF) 의 제어 하에서, UE 와 무선 액세스 네트워크 사이의 다양한 물리 채널들이 일반적으로 설정되고, 유지되고, 그리고 해제된다. 본 개시의 다양한 양태들에 있어서, 무선 액세스 네트워크 (100) 는, 이동성 및 핸드오버들 (즉, 하나의 무선 채널로부터 다른 무선 채널로의 UE 의 접속의 전환) 을 가능하게 하도록, DL 기반 이동성 또는 UL 기반 이동성을 활용할 수도 있다. DL 기반 이동성을 위해 구성된 네트워크에 있어서, 스케줄링 엔티티와의 호 동안, 또는 임의의 다른 시간에, UE 는 그 서빙 셀로부터의 신호의 다양한 파라미터들 뿐 아니라 이웃 셀들의 다양한 파라미터들을 모니터링할 수도 있다. 이들 파라미터들의 품질에 의존하여, UE 는 이웃 셀들 중 하나 이상과의 통신을 유지할 수도 있다. 이 시간 동안, UE 가 하나의 셀로부터 다른 셀로 이동하면, 또는 이웃 셀로부터의 신호 품질이 주어진 시간량 동안 서빙 셀로부터의 신호 품질을 초과하면, UE 는 서빙 셀로부터 이웃 (타겟) 셀로의 핸드오프 또는 핸드오버를 착수할 수도 있다. 예를 들어, UE (124) 는 그 서빙 셀 (102) 에 대응하는 지리적 영역으로부터 이웃 셀 (106) 에 대응하는 지리적 영역으로 이동할 수도 있다. 이웃 셀 (106) 로부터의 신호 강도 또는 품질이 주어진 시간량 동안 그 서빙 셀 (102) 의 신호 강도 또는 품질을 초과할 때, UE (124) 는 이 상태를 표시하는 리포팅 메시지를 그 서빙 기지국 (110) 으로 송신할 수도 있다. 응답하여, UE (124) 는 핸드오버 커맨드를 수신할 수도 있고, UE 는 셀 (106) 로의 핸드오버를 겪을 수도 있다.
UL 기반 이동성을 위해 구성된 네트워크에 있어서, 각각의 UE 로부터의 UL 레퍼런스 신호들이 각각의 UE 에 대한 서빙 셀을 선택하기 위해 네트워크에 의해 활용될 수도 있다. 일부 예들에 있어서, 기지국들 (110, 112, 및 114/116) 은 통합된 동기화 신호들 (예컨대, 통합된 프라이머리 동기화 신호들 (PSS들), 통합된 세컨더리 동기화 신호들 (SSS들) 및 통합된 물리 브로드캐스트 채널들 (PBCH)) 을 브로드캐스트할 수도 있다. UE들 (122, 124, 126, 128, 130, 및 132) 은 통합된 동기화 신호들을 수신하고, 동기화 신호들로부터 캐리어 주파수 및 서브프레임/슬롯 타이밍을 도출하고, 도출한 타이밍에 응답하여, 업링크 파일럿 또는 레퍼런스 신호를 송신할 수도 있다. UE (예컨대, UE (124)) 에 의해 송신된 업링크 파일럿 신호는 무선 액세스 네트워크 (100) 내의 2 이상의 셀들 (예컨대, 기지국들 (110 및 114/116)) 에 의해 동시에 수신될 수도 있다. 셀들의 각각은 파일럿 신호의 강도를 측정할 수도 있으며, 무선 액세스 네트워크 (예컨대, 코어 네트워크 내의 기지국들 (110 및 114/116) 및/또는 중앙 노드 중 하나 이상) 는 UE (124) 에 대한 서빙 셀을 결정할 수도 있다. UE (124) 가 무선 액세스 네트워크 (100) 를 통해 이동함에 따라, 네트워크는 UE (124) 에 의해 송신된 업링크 파일럿 신호를 계속 모니터링할 수도 있다. 이웃 셀에 의해 측정된 파일럿 신호의 신호 강도 또는 품질이 서빙 셀에 의해 측정된 신호 강도 또는 품질을 초과할 때, 무선 액세스 네트워크 (100) 는, UE (124) 에게 통지하거나 통지함이 없이, UE (124) 를 서빙 셀로부터 이웃 셀로 핸드오버할 수도 있다.
비록 기지국들 (110, 112, 및 114/116) 에 의해 송신된 동기화 신호가 통합될 수도 있지만, 동기화 신호는 특정 셀을 식별하지 못할 수도 있지만, 오히려, 동일한 주파수 상에서 및/또는 동일한 타이밍으로 동작하는 다중의 셀들의 구역 (zone) 을 식별할 수도 있다. 5G 네트워크들 또는 다른 차세대 통신 네트워크들에서의 구역들의 사용은 업링크 기반 이동성 프레임워크를 가능하게 하고 UE 및 네트워크 양자 모두의 효율을 개선시키는데, 왜냐하면 UE 와 네트워크 사이에서 교환될 필요가 있는 이동성 메시지들의 수가 감소될 수도 있기 때문이다.
다양한 구현들에 있어서, 무선 액세스 네트워크 (100) 에서의 에어 인터페이스는 허가 스펙트럼, 비허가 스펙트럼, 또는 공유 스펙트럼을 활용할 수도 있다. 허가 스펙트럼은, 일반적으로, 정부 규제 기관으로부터 라이센스를 구매하는 모바일 네트워크 오퍼레이터에 의한 스펙트럼의 일부분의 배타적 사용을 제공한다. 비허가 스펙트럼은 정부 허여된 라이센스에 대한 필요없이 스펙트럼의 일부분의 공유 사용을 제공한다. 일부 기술적인 규칙들에 대한 준수가 일반적으로 비허가 스펙트럼에 액세스하는데 여전히 요구되지만, 일반적으로, 임의의 오퍼레이터 또는 디바이스가 액세스를 획득할 수도 있다. 공유 스펙트럼은 허가 스펙트럼과 비허가 스펙트럼 사이에 있을 수도 있으며, 여기서, 기술적인 규칙들 또는 제한들이 스펙트럼에 액세스하는데 요구될 수도 있지만, 스펙트럼은 다중의 오퍼레이터들 및/또는 다중의 RAT들에 의해 여전히 공유될 수도 있다. 예를 들어, 허가 스펙트럼의 일부분에 대한 라이센스의 보유자는 허가 공유 액세스 (LSA) 를 제공하여 그 스펙트럼을, 예컨대, 액세스를 획득하기 위한 적합한 라이센스 취득자 결정형 조건들을 가진 다른 당사자들과 공유할 수도 있다.
일부 예들에 있어서, 에어 인터페이스로의 액세스는 스케줄링될 수도 있으며, 여기서, 스케줄링 엔티티 (예컨대, 기지국) 는 그 서비스 영역 또는 셀 내의 일부 또는 모든 디바이스들 및 장비 사이의 통신을 위해 리소스들 (예컨대, 시간-주파수 리소스들) 을 할당한다. 본 개시 내에서, 하기에서 더 논의되는 바와 같이, 스케줄링 엔티티는 하나 이상의 스케줄링된 엔티티들에 대한 리소스들을 스케줄링, 할당, 재구성, 및 해제하는 것을 책임질 수도 있다. 즉, 스케줄링된 통신에 대해, UE들 또는 스케줄링된 엔티티들은 스케줄링 엔티티에 의해 할당된 리소스들을 활용한다.
기지국들이 스케줄링 엔티티로서 기능할 수도 있는 유일한 엔티티들은 아니다. 즉, 일부 예들에 있어서, UE 가 하나 이상의 스케줄링된 엔티티들 (예컨대, 하나 이상의 다른 UE들) 에 대한 리소스들을 스케줄링하는 스케줄링 엔티티로서 기능할 수도 있다. 다른 예들에 있어서, 사이드링크 신호들이 기지국으로부터의 스케줄링 또는 제어 정보에 반드시 의존하는 일없이도 UE들 사이에서 사용될 수도 있다. 예를 들어, UE들 (140 및 142) 과 통신하는 UE (138) 가 예시된다. 일부 예들에 있어서, UE (138) 는 스케줄링 엔티티 또는 프라이머리 사이드링크 디바이스로서 기능하고 있고, UE들 (140 및 142) 은 스케줄링된 엔티티 또는 비-프라이머리 (예컨대, 세컨더리) 사이드링크 디바이스로서 기능할 수도 있다. 또다른 예에 있어서, UE 는 디바이스-투-디바이스 (D2D), 피어-투-피어 (P2P), 또는 V2V (vehicle-to-vehicle) 네트워크에서, 및/또는 메시 네트워크에서 스케줄링 엔티티로서 기능할 수도 있다. 메시 네트워크 예에 있어서, UE들 (140 및 142) 은 스케줄링 엔티티 (138) 와 통신하는 것에 부가하여 옵션적으로 서로 직접 통신할 수도 있다.
도 2 는 제 1 무선 통신 디바이스 (202) 와 제 2 무선 통신 디바이스 (204) 사이의 무선 통신의 개략 예시도이다. 각각의 무선 통신 디바이스 (202 및 204) 는 사용자 장비 (UE), 기지국, 또는 무선 통신을 위한 임의의 다른 적합한 장치 또는 수단일 수도 있다. 예시된 예에 있어서, 제 1 무선 통신 디바이스 (202) 내의 소스 (222) 는 디지털 메시지를 통신 채널 (206) (예컨대, 무선 채널) 상으로 제 2 무선 통신 디바이스 (204) 에서의 싱크 (244) 로 송신한다. 디지털 메시지의 신뢰성있는 통신을 제공하기 위해, 일반적으로, 통신 채널 (206) 에 영향을 미치는 노이즈 (208) 를 고려하는 것이 유리하다.
블록 코드들 또는 에러 정정 코드들은 그러한 채널들 상으로의 디지털 메시지들의 신뢰성있는 송신을 제공하기 위해 자주 사용된다. 통상적인 블록 코드에 있어서, 정보 메시지 또는 시퀀스는 블록들로 분할되고, 각각의 블록은 K 비트들의 길이를 갖는다. 그 후, 제 1 (송신) 무선 통신 디바이스 (202) 에서의 인코더 (224) 는 정보 메시지에 리던던시를 수학적으로 부가하여, N 의 길이를 갖는 코드워드들을 발생시키며, 여기서, N > K 이다. 여기서, 코드 레이트 (R) 는 메시지 길이와 블록 길이 간의 비율이며: 즉, R = K/N 이다. 인코딩된 정보 메시지에서의 이러한 리던던시의 이용은 메시지의 신뢰도에 대한 하나의 핵심이어서, 가능하게는, 노이즈 (208) 로 인해 발생할 수도 있거나 또는 다른 신호 전파가 영향을 미치는 비트 에러들에 대한 정정을 가능케 한다. 즉, 제 2 (수신) 무선 통신 디바이스 (204) 에서의 디코더 (242) 는, 부분적으로, 채널에 대한 노이즈의 부가 등으로 인해, 비트 에러들이 발생할 수도 있더라도 정보 메시지를 가능하게는 복원하기 위해 리던던시를 이용할 수 있다.
다른 것들 중에서, 해밍 코드들, BCH (Bose-Chaudhuri-Hocquenghem) 코드들, 터보 코드들, 및 저밀도 패리티 체크 (LDPC) 코드들을 포함하는 이러한 에러 정정 블록 코드들의 다수의 예들이 당업자에게 공지되어 있다. 다수의 기존의 무선 통신 네트워크들이 그러한 블록 코드들을 활용한다, 예컨대, 터보 코드들을 활용하는 3GPP LTE 네트워크들; 및 LDPC 코드들을 활용하는 IEEE 802.11n Wi-Fi 네트워크들.
LDPC 코드들은 선형 순방향 에러 정정 코드들이며, 여기서, 길이 N 의 각각의 코드워드는 K개의 정보 비트들 및 C개의 패리티 체크 비트들을 포함한다 (N = K + C). LDPC 코드워드에서의 심볼들은 다음과 같은 형태의 C개의 패리티 체크 식들을 만족한다:
Figure pct00001
,
여기서, c a , c b , c c , …, c z 는 패리티 체크 식에서의 코드 비트들이고,
Figure pct00002
는 모듈로 2 가산 (예컨대, 배타적 논리합 연산) 를 지칭한다.
LDPC 코드들은 희소 패리티 체크 매트릭스 (H) 에 의해 정의될 수도 있다. 패리티 체크 매트릭스는 C행 바이 N열 바이너리 매트릭스이다. 행들은 패리티 체크 식들을 나타내고, 열들은 코드워드에서의 비트들을 나타낸다. j번째 코드 비트가 i번째 패리티 체크 식에 포함되면, i번째 행 및 j번째 열에 "1" 이 존재한다. 패리티 체크 매트릭스는, 매트릭스가 낮은 밀도의 1들을 갖는다는 점에 있어서 희소하다. 이러한 희소성은 저 복잡도 디코딩을 행하게 하고 단순한 구현을 유도한다.
패리티 체크 매트릭스 (H) 의 일 예가 도 3 에 도시된다. 도 3 에 도시된 예에 있어서, 코드워드의 길이 (N) 는 12 이고, 패리티 체크 비트들의 수 (C) 는 9 이다. 따라서, 패리티 체크 매트릭스 (H) 는, 9개의 패리티 체크 식들 및 12개 비트들을 갖는 12x9 매트릭스이다. 각각의 패리티 체크 식은, 각각의 행에서 비-제로 위치들에 대응하는 코드 비트들 (c 1 -c 12 ) 로부터 형성된다. 예를 들어, 제 1 행에 대응하는 제 1 패리티 체크 식은
Figure pct00003
로서 표현될 수도 있다. 따라서, 제 1 패리티 체크 식은 코드워드에서의 코드 비트들 (c 3 , c 6 , c 7 , 및 c 8 ) 을 포함한다. 유사한 식들이, 각각의 행에서의 비-제로 엘리먼트들에 기초하여 다른 행들의 각각에 대해 구성될 수도 있다. 도 3 에 도시된 매트릭스 (H) 는, 모든 코드 비트가 동일한 수의 식들에 포함되고 각각의 식이 동일한 수의 코드 비트들을 포함한다는 점에서 정규 LDPC 코드를 나타낸다. 예를 들어, 도 3 에 있어서, 각각의 코드 비트 (c 1 -c 12 ) 는 3개의 식들에 포함되고 각각의 식은 4개의 코드 비트들을 포함한다. 다른 예들에 있어서, LDPC 코드는 비정규적일 수도 있으며, 이는 행들 및 열들에 가변 수의 1들을 포함한다.
LDPC 코드들의 디코딩은 그래픽 설명에 의해 가장 잘 이해될 수도 있다. 도 4 는 도 3 에 도시된 패리티 체크 매트릭스 (H) 에 대응하는 LDPC 그래프 (400) 의 일 예를 예시한다. 그래프 (400) 는 2개의 타입들의 노드들: 변수 (variable) 노드들 (VN1-VN12) (402) 및 체크 노드들 (CN1-CN9) (404) 을 갖는다. 각각의 변수 노드는 코드 비트를 나타내고, 각각의 체크 노드는 패리티 체크 식을 나타낸다. 변수 노드와 연관된 코드 비트가 체크 노드와 연관된 패리티 체크 식 내에 포함되면 변수 노드와 체크 노드 사이에 라인이 그려진다. 각각의 라인은 본 명세서에서 에지 (406) 로서 지칭될 수도 있다. 따라서, j번째 변수 노드 (402) 가 에지 (406) 에 의해 i번째 체크 노드 (404) 에 연결되면, 즉, 2개의 노드들이 이웃들이면, 패리티 체크 매트릭스 (H) 의 i번째 열에서 및 j번째 행에서 “1” 이 존재한다. 즉, i번째 행과 j번째 열의 교차점은, 에지 (406) 가 대응하는 노드들 (402 및 404) 을 결합하는 "1" 및 에지가 없는 "0" 을 포함한다. 그와 같이, 각각의 에지 (406) 는 패리티 체크 매트릭스에서 비-제로 엘리먼트에 대응한다.
노드의 차수는 그 노드에 연결된 에지들의 수를 지칭한다. 이러한 특징은 도 4 에 도시된 H 매트릭스에 예시되어 있으며, 여기서, 변수 노드 (402) 에 입사하는 에지들의 수는 대응하는 열에서의 1들의 수와 동일하며 변수 노드 차수 (d(v)) 로 지칭된다. 유사하게, 체크 노드 (404) 로 연결된 에지들의 수는 대응하는 행에서의 1들의 수와 동일하며 체크 노드 차수 (d(c)) 로 지칭된다. 도 4 에 도시된 그래프가 도 3 에 도시된 패리티 체크 매트릭스에 대응하기 때문에, 각각의 변수 노드 (402) 는 이를 체크 노드들 (404) 에 연결하는 3개의 에지들 (406) 을 가지며, 각각의 체크 노드 (404) 는 이를 변수 노드들 (402) 에 연결하는 4개의 에지들 (406) 을 갖는다. 정규 그래프 또는 코드는 모든 변수 노드들이 동일한 차수 (j) 를 갖고 모든 체크 노드들이 동일한 차수 (k) 를 갖는 것이다. 이 경우, 코드는 (j, k) 정규 코드라고 한다. 한편, 비정규 코드는 상이한 차수들의 체크 노드들 및/또는 변수 노드들을 갖는다. 예를 들어, 일부 변수 노드들은 차수 4 일 수도 있고, 다른 변수 노드들은 차수 3, 또다른 변수 노드들은 차수 2 일 수도 있다.
비트 노드 시퀀스와 일대일로 연관된 비트 시퀀스는, 각각의 체크 노드 (404) 에 대해, (변수 노드들 (402) 과의 그들의 연관을 통해) 체크 노드 (404) 에 이웃한 비트들이 제로 모듈로 2 로 합산되는, 즉, 짝수 개수의 1들을 포함하는 경우의 및 경우만의 코드의 코드워드이다. 일부 경우들에 있어서, 이들 비트들의 일부는 펑처링되거나 공지될 수도 있다. 펑처링은, 사실상, 원하는 입도의 더 짧은 코드워드를 산출하기 위해 코드워드로부터 비트들을 제거하는 동작을 지칭한다. LDPC 그래프들의 경우, 이는 그래프에서의 비트 노드들 (402) 의 일부가 실제로 송신되지 않은 비트들에 대응함을 의미한다. LDPC 코드에서의 변수 노드 (402) 를 펑처링하는 것은 (예컨대, 비트의 제거로 인해) 단축화된 코드를 생성하는 한편, 또한, 체크 노드 (404) 를 효과적으로 제거한다. 구체적으로, 펑처링될 비트들을 포함하는 LDPC 코드의 매트릭스 표현에 대해, 펑처링될 변수 노드 (402) 가 1 의 차수 (코드가 적절하다면 행 결합을 통해 그러한 표현이 가능할 수도 있음) 를 갖는 경우, 변수 노드 (402) 를 펑처링하는 것은 코드로부터 관련 비트를 제거하고, 그래프로부터 그 단일의 이웃한 체크 노드 (404) 를 효과적으로 제거한다. 결과적으로, 그래프에서 체크 노드들 (404) 의 수는 1만큼 감소된다.
LDPC 코드워드들을 디코딩하는데 사용된 LDPC 디코더 및 디코딩 알고리즘은, 에지들 (406) 을 따라 그래프 (400) 내에서 메시지들을 교환하는 것 및 인커밍 메시지들에 기초하여 노드들 (402 및 404) 에서 연산들을 수행함으로써 이들 메시지들을 업데이트하는 것에 의해 동작한다. 그래프 (400) 에서의 각각의 변수 노드 (402) 는, 예컨대, 통신 채널로부터의 관측들 (예컨대, 채널 추정치) 에 의해 결정된 바와 같이 비트가 1 일 확률의 추정치를 표시하는 소프트 비트를 처음에 제공받는다. 변수 노드 (402) 는 이러한 소프트 비트 (초기 추정치) 를, 그 변수 노드 (402) 에 연결된 에지들 (406) 상의 체크 노드들 (404) 에 브로드캐스팅한다. 각각의 체크 노드 (404) 는, 차례로, 그 패리티 체크 식에 수반된 비트들에 대한 제 1 새로운 추정치들을 생성하고, 이들의 제 1 새로운 추정치들을 에지들 (406) 상에서 변수 노드들 (402) 로 다시 전송한다. 제 1 새로운 추정치들은 패리티 노드에 제공된 초기 추정치들 모두에 기초하여 계산된다.
예를 들어, 식
Figure pct00004
에 대응하는 제 1 체크 노드 (CN1) 를 고려한다. 이러한 체크 노드는 코드 비트들 (c 3 , c 6 , c 7 , 및 c 8 ) 에 대응하는 변수 노드들 (VN3, VN6, VN7, 및 VN8) 로부터 초기 추정치들 (e 3 , e 6 , e 7 , 및 e 8 ) 을 수신할 수도 있다. 그 후, 코드 비트 (c 3 ) 에 대응하는 변수 노드 (VN3) 에 대한 제 1 새로운 추정치는 다음과 같이 계산될 수도 있다:
Figure pct00005
.
유사한 계산들이 나머지 변수 노드들에 대한 새로운 추정치들에 대해 행해질 수도 있다.
결과적으로, 각각의 변수 노드 (402) 는 이에 연결된 체크 노드들 (404) 의 각각에 의해 상이한 제 1 새로운 추정치들을 제공받는다. 그 후, 각각의 변수 노드 (402) 는, 이에 연결된 체크 노드들 (404) 의 각각에 대한 개별의 제 2 새로운 추정치를, (추가의 새로운 추정치가 전송되는 체크 노드를 제외한) 각각의 체크 노드로부터 수신된 제 1 새로운 추정치들의 조합과 함께 원래의 채널 추정치에 기초하여, 결정할 수도 있다. 따라서, 변수 노드 (402) 로부터 체크 노드 (404) 로 전송된 제 2 새로운 추정치를 결정함에 있어서, 변수 노드 (402) 는 그 체크 노드 (404) 로부터 수신된 제 1 새로운 추정치를 무시한다. 예를 들어, 변수 노드 (VN3) 는, 체크 노드 (CN1) 에 대한 제 2 새로운 추정치를 결정할 때 체크 노드 (CN1) 로부터 전송된 제 1 새로운 추정치를 무시할 것이다. 그 후, 특정 체크 노드에 대한 제 2 새로운 추정치가, 예를 들어, 원래의 채널 추정치를 고려하여, 다른 체크 노드들 (404) 로부터 수신된 제 1 새로운 추정치들의 정규화된 곱으로서 계산될 수도 있다. 이러한 프로세스는, 추정치들 모두의 정규화된 곱을 연산함으로써 최종 추정치가 각각의 변수 노드 (402) 에서 연산될 때까지, 에지 메시지들 (추정치들) 을 변수 노드들 (402) 에 전달하는 체크 노드들 (404) 및 에지 메시지들 (추정치들) 을 체크 노드들 (404) 에 전달하는 변수 노드들 (402) 로 반복된다. 그 후, 최종 추정치를 임계치 (예컨대, 0.5) 와 비교함으로써 각각의 비트에 대한 경성 판정이 행해질 수도 있다.
일부 예들에 있어서, 도 4 에 도시된 그래프 (400) 는 기본 그래프로 고려될 수도 있다. 본 명세서에서 사용된 바와 같이, 용어 "기본 그래프" 는 무선 통신 네트워크 (예컨대, 도 1 에 도시된 무선 액세스 네트워크 (100)) 에서 활용된 최소 코드워드 길이를 생성하는데 필요한 것보다 작은 치수들을 갖는 LDPC 그래프를 지칭한다. 원하는 정보 블록 길이 (K) 및 코드 레이트 (R) 에 대응하는 LDPC 그래프를 생성하기 위해, LDPC 그래프를 나타내는 LDPC 패리티 체크 매트릭스에서의 엘리먼트들의 각각은 리프트 사이즈 (Z) 에 의해 리프팅 (예컨대, 다른 매트릭스로 대체) 될 수도 있다 (예컨대, Kb*Z=K). 예를 들어, 기본 그래프가 3x3 매트릭스에 의해 표현되고 3 의 리프트 사이즈 (Z) 가 기본 그래프에 적용되면, 결과적인 리프팅된 패리티 체크 매트릭스는 9x9 매트릭스여서, 9개의 코드 비트들을 갖는 코드워드를 지원한다 (예컨대, 여기서, 매트릭스에서의 각각의 열은 3개의 코드 비트들의 세트와 연관됨). 사실상, 리프팅은 더 작은 기본 코드의 다중의 복사본으로부터 비교적 큰 LDPC 코드를 생성하기 위한 기법이다. 최대 리프트 사이즈 (Zmax) 는, 최대 정보 블록 길이 (Kmax) 에 대응하는, 기본 그래프에서 에지 당 달성될 수도 있는 최대 차수의 병렬도를 나타낸다.
일부 예들에 있어서, 리프팅된 패리티 체크 매트릭스의 구성은 기본 패리티 체크 매트릭스의 엘리먼트들의 각각을 사이즈 Z x Z (리프트 사이즈) 의 정방형 서브매트릭스로 대체하는 것을 수반할 수도 있으며, 여기서, 각각의 서브매트릭스는 아이덴티티 매트릭스 또는 널 매트릭스 중 어느 하나의 순환 순열이다. 예를 들어, 3 의 리프트 사이즈에 대응하는 3 x 3 의 서브매트릭스 사이즈에 대해, 서브매트릭스 (P0) 는 아이덴티티 매트릭스일 수도 있고, 다른 서브매트릭스들 (Pi) 은 열들을 i 엘리먼트들만큼 우측으로 순환 시프트시킴으로써 획득될 수도 있다.
그 후, 기본 패리티 체크 매트릭스의 각각의 엘리먼트는 리프팅된 서브매트릭스 (예컨대, Pi 또는 *, 여기서, * 는 널 매트릭스를 표시함) 의 아이덴티티를 포함할 수도 있다. 엘리먼트가 리프팅된 서브매트릭스 아이덴티티를 포함하면, 엘리먼트를 포함하는 열과 연관된 비트들의 세트는 서브매트릭스 아이덴티티에 대응하는 양만큼 순환 시프트 (회전) 된다. 3 의 리프트 사이즈의 상기 예를 사용하면, 각각의 열과 연관된 3 비트들이 존재하며, 열에서의 특정 엘리먼트가 P2 를 포함하면, 그 열과 연관된 비트들은 2 비트 포지션들만큼 우측으로 시프트될 것이다. 예를 들어, 코드 비트들 [0 1 0] 은 [1 0 0] 으로 시프트될 것이다. 일부 예들에 있어서, 기본 패리티 체크 매트릭스는 384 의 최대 리프트 사이즈를 갖는 최대 22 정보 비트들 (본 명세서에서는 또한 시스터매틱 비트들로서 지칭됨) 을 지원할 수도 있다.
도 5 는 LDPC 인코딩 및 LDPC 디코딩 양자 모두에 활용될 수도 있는 예시적인 기본 그래프 (기본 패리티 체크 매트릭스 (P 매트릭스)) (500) 의 일반적인 구조를 도시한다. 예시적인 기본 그래프 (500) 는 정보 (시스터매틱) 비트 열들의 세트를 형성하는 차수 3 이상의 변수 노드들을 갖는 코어 구조 (502) 를 포함한다. 기본 그래프 구조 (500) 는 차수 2 의 패리티 비트들의 누적된 체인을 포함하는 패리티 구조 (504) 를 더 포함한다. 대안적인 코딩 구조들이, 예를 들어, 더 깊은 에러 플로어들을 지원하기 위해 사용될 수도 있으며, 개시된 기법들은 코딩 구조에 대한 그러한 변형들에 적용될 수도 있다.
코어 구조 (502) 및 패리티 구조 (504) 를 포함하는 기본 그래프 구조 (500) 의 부분은 본 명세서에서 코어 그래프 (506) 로서 지칭될 수도 있다. 코어 그래프 (506) 는 그 파라미터들에 의해 결정된 관련 코드 레이트를 갖는다. 일부 경우들에 있어서, 코어 그래프 (506) 에서의 패리티 비트들 중 일부는 코어 그래프 (506) 의 레이트보다 높은 코딩 레이트들을 지원하도록 펑처링될 수도 있다.
도 5 는 또한, 낮은 레이트 확장들 (508) 및 추가의 차수 1 의 패리티 비트들 (510) 을 도시한다. 옵션적이지만, 낮은 레이트 확장들 (508) 및 차수 1 의 패리티 비트들 (510) 은 추가적인 증분 리던던시 하이브리드 자동 반복 요청 (IR-HARQ) 송신들을 위해, 또는 일반적으로, 코어 그래프 (506) 와 연관된 레이트보다 더 낮은 레이트의 코드들을 정의하기 위해, 기본 그래프를 확장할 수도 있다. 완전한 그래프 또는 코어 그래프 너머의 일부분은 확장된 그래프로서 지칭될 수도 있다.
코어 그래프 (506) 는 그 파라미터들에 의해 결정된 관련 코드 레이트를 갖는다. 일부 경우들에 있어서, 코어 그래프 (506) 에서의 패리티 비트들 중 일부는 코어 그래프 (506) 의 레이트보다 높은 코딩 레이트들을 지원하도록 펑처링될 수도 있다. 더 낮은 코딩 레이트들은, 추가의 패리티 비트들로 코어 그래프 (506) 를 확장함으로써 획득될 수도 있다. 일부 예들에 있어서, 기본 그래프 설계는 블록 길이에서의 정밀한 입도 (단일 비트 입도) 를 달성하기 위해 리프팅 값들의 적합한 세트와 결합될 수도 있다. 정보 블록 사이즈에서의 이러한 입도는 기본 그래프의 단축화 및 리프팅된 그래프의 단축화를 통해 달성될 수도 있다. 코어 그래프 (506) 는, Kb,max 에 의해 표시되는 정보 열들의 최대 수와 연관되어 있다. 기본 코드가 단축화될 경우, 하나 이상의 정보 비트들은 공지된 것으로 선언되고, 송신된 코드에서 사용되지 않는다. 이는 통상적으로, 공지된 비트를 0 으로 설정함으로써 달성된다. 수신기는 0 으로 고정된 비트들을 선험적으로 알고, 디코딩 프로세스에서 그 지식을 활용할 수 있다. 기본 그래프 (500) 에서의 비트가 공지될 경우, 리프팅된 그래프에서의 Z 비트들의 전체 대응 열이 공지된 것으로 선언된다. 병렬 디코딩 아키텍처들에 있어서, 전체 공지된 열은 디코딩 프로세스에서 스킵될 수 있어서, 공지된 열은 수신기에서 동작 없음을 초래하고, 따라서, 코딩 시스템은 기본 그래프 (500) 가 실제로 더 작은 것처럼 동작할 수 있다. 이는 통상적으로, 전체 열보다 작은 단축화에는 적용되지 않는다. 기본 그래프 (500) 의 단축화는 Kb,min 인 최소값으로부터 Kb,max 인 최대값까지의 지원된 정보 열들의 범위를 발생시킨다. 단축화의 구조는, 리프팅된 그래프의 정보 비트들의 최대 하나의 리프팅된 열이 부분적으로 단축화될 것임을 보장한다. 모든 다른 정보 비트 열들은 완전히 사용되거나 완전히 단축화되며, 예컨대, 기본 그래프 레벨로 단축화된다.
일부 예들에 있어서, 리프트 값들의 타워가 이산 세트 {Z 1 , Z 2 , …, Z m } 로서 정의될 수도 있으며, 여기서, Z 1 은 최소 리프트 값을 나타내고 Z m 은 최대 리프트 값을 나타낸다. 비율 Kb,max/Kb,min 가 i 의 모든 값들에 대해 적어도 Z i +1 /Z i 의 최대값만큼 크도록 수치들 (Kb,min 및 Kb,max) 을 선택하는 것은 정보 블록 길이에서의 정밀한 입도에 대한 기반을 제공한다. 기본 그래프에서의 정보 비트들에 추가하여, 기본 그래프 구조 (500) 는 cb,min 인 최소치로부터 cb,max 인 최대치까지의 범위에서 다수의 패리티 비트들을 지원할 수 있다. 상기 나타낸 바와 같이, 최소치는, 더 높은 송신 레이트들을 지원하기 위해 코어 그래프 (506) 에서 패리티 비트들의 수보다 작을 수도 있다. 패리티 비트들의 최대 수 (cb,max) 는 확장된 그래프에서 패리티 비트들의 최대 수에 대응하며, 실질적으로 더 클 수도 있다.
기본 그래프 (500) 를 설계하기 위한 예시적인 기법은, 도 6 에 도시된 바와 같이, (코어 및 확장된 기본 그래프 양자 모두에 대한) Kb,min 개의 정보 비트 열들로 기본 그래프를 최적화하는 것으로 시작할 수도 있다. 패리티 비트들의 총 수 (확장된 그래프에서의 차수 2들 + 1 차수 3 + 차수 1들) 는 cb,max 와 동일하다. cb,min 는, 기본 그래프가 원하는 최고 가능한 코딩 레이트를 산출하도록 코어 그래프에서 차수 2 의 패리티 비트 열들을 펑처링함으로써 획득될 수도 있다.
일단 Kb,min 개의 정보 비트 열들에 대한 기본 그래프 (500) 가 획득되면, Kb,min+1 개의 정보 비트 열들에 대한 성능에 대해 기본 그래프를 최적화하는 열이 기본 그래프 (500) 에 추가된다. 비트 열들을 기본 그래프 (500) 에 추가하는 것은, Kb,max 개의 정보 비트 열들에 대한 최적화된 기본 그래프가 획득될 때까지 반복 프로세스에서 반복될 수도 있다. 이러한 네스팅된 최적화 절차는 도 6 에 도시된다.
수치들 (Kb,min, Kb,max) 은 i 의 모든 값들에 대해 Kb,max/Kb,min ≥ [Z i +1 /Z i ] 이도록 선택될 수도 있다. 그 범위에서 모든 블록 길이들을 지원할 수 있는 최대 레이트 및 최소 레이트는 Rmax=Kb,min/(Kb,min-pb+cb,min) 및 Rmin=Kb,max/(Kb,max-pb +cb,max) 에 의해 주어지며, 여기서, pb 는 펑처링된 정보 열들의 수를 나타낸다. 일반적으로, cb,min 는 코어 그래프 (506) 에서 패리티 비트들의 수보다 작을 수 있는데, 왜냐하면 그 설계가 코어 패리티 비트들의 펑처링을 지원할 수도 있기 때문이다. cb,core 가 코어 그래프 (506) 에서의 패리티 비트들의 수를 나타내면, 코어 레이트 (Rcore=Kb,min/(Kb,min-pb +cb,core)) 는, 코어 비트들을 펑처링하는 일없이 모든 Kb,min≤Kb≤Kb,max 에 의해 지원될 수도 있는 최고 레이트로서 정의될 수도 있다. 원칙적으로, Kb,min 는 매우 작을 수도 있지만, 그 후, 최고 레이트 (Rmax) 에서의 코드의 성능이 열화될 수도 있음을 유의한다. 따라서, 일부 예들에 있어서, Kb,min 는 최고 레이트에서의 바람직한 성능을 제공하도록 충분히 크다.
상기 설명된 네스팅된 기본 그래프 구성의 기법은, 임의의 Kb,min·Z 1 ≤K≤Kb,max·Z m 및 임의의 N 에 대해, Rmin≤K/N≤Rmax 이도록, 바람직한 성능을 갖는 기본 그래프 (500) 부터 코드가 획득될 수도 있음을 보장한다. 일부 예들에 있어서, 리프트들의 임의의 쌍 (Z i 및 Z i +1 ) 에 대해, 구성에 의해 Kb,min·Z i +1 ≤Kb,max·Z i 이다. 따라서, 원하는 정보 블록 길이 사이즈 (K) 가 범위 내에 있는 한, 즉, Kb,min·Z 1 ≤K≤Kb,max·Z m 이면, Kb·Zi≤K≤(Kb+1)·Z i 이도록 Kb,min≤Kb≤Kb,max 에서 Kb 가 존재하고 Z 1 ≤Z i ≤Z m 에서 Zi 가 존재한다. 따라서, 원하는 정보 블록 길이 (K) 는 Kb 개의 정보 비트 열들을 갖는 기본 그래프 (500) 를 사용하는 것 다음에 최대 Z i 개의 정보 비트들을 단축화하는 것에 의해 획득될 수도 있다. 그 후, 패리티 비트들은 말단으로부터의 최대 Z i 개의 패리티 비트들의 펑처링에 의해 획득될 수도 있다. 이에 대한 예외가, 기본 패리티 비트들의 수가 기본 코어 패리티 비트들의 수보다 적은 경우에 발생할 수도 있다. 이러한 경우, 원하는 코드 레이트를 달성하기 위해 필요에 따라 코드 및 펑처의 설명에서 모든 코어 패리티 비트들을 유지하는 것이 바람직할 수도 있다. 기본 그래프 (500) 가 상기 설명된 네스팅된 절차를 이용하여 구성될 수도 있기 때문에, 최대 Z i 에 의한 단축화 및 펑처링은 여전히 바람직한 성능을 발생시킬 수도 있다.
범위 [Rmin, Rmax] 에서의 코드 레이트들 및 범위 Kb,min·Z 1 ≤K≤Kb,max·Z m 에서의 블록 길이들을 지원할 수도 있는 상기 최적화된 기본 그래프 구조 (500) 는 패밀리로서 지칭될 수도 있다. 통상적으로, 패밀리에서의 리프트들의 세트는, 전술된 바와 같이, 클러스터링된 리프팅들의 타워이다.
상기 설명된 바와 같이, 블록 길이들의 정밀한 입도가, 리프팅된 기본 그래프들의 단축화에 의해 달성될 수도 있다. 더 높은 레이트 기본 그래프는, 하이브리드 자동 반복 요청 (HARQ) 확장 비트들 (510) 을 기본 그래프에 추가함으로써 더 낮은 레이트로 확장될 수도 있다. 확장의 모든 레벨들에서 성능이 달성될 수도 있다. 따라서, 단일의 높은 레이트 기본 그래프 (높은 레이트 코어 그래프 (506)) 로 시작하고 그리고 큰 HARQ 확장 (508/510) 을 추가함으로써 다수의 코드 레이트들 및 블록 길이들을 커버하는 LDPC 코드들을 설계하는 것이 가능하다.
상기 더 설명된 바와 같이, 범위 [Rmin, Rmax] 에서의 레이트들 및 범위 Kb,min·Z 1 ≤K≤Kb,max·Z m 에서의 블록 길이들을 지원할 수 있는, HARQ 확장 (508/510) 을 포함하는 기본 그래프 구조 (500) 로부터 생성된 LDPC 코드들은 코드들의 패밀리로서 지칭될 수도 있다. 패밀리에서의 리프트들의 세트는, 상기 설명된 바와 같이, 클러스터링된 리프팅들의 타워일 수 있다.
도 7 은 LDPC 인코더 (706) 를 사용하여 코드워드들을 생성 및 송신하도록 구성된 송신 무선 통신 디바이스 (700) 를 예시한 개념 다이어그램이다. 송신 무선 통신 디바이스 (700) 는 전송 블록 (702) 을 M개의 정보 블록들 (704) 로 세그먼트화할 수도 있으며, 정보 블록들 각각은 복수의 정보 비트들 (시스터매틱 비트들) 을 포함한다. 그 후, 정보 블록들 (704) 의 각각은, 정보 블록들 (704) 의 개별 정보 블록에 각각 대응하는 M개의 코드워드들 (708) 을 생성하기 위해, 상기 설명된 바와 같은 PCM 을 사용하여 LDPC 인코더 (706) 에 의해 인코딩될 수도 있다. 각각의 코드워드 (708) 는 시스터매틱 비트들 (710) 및 패리티 비트들 (712) 을 포함한다. 일부 예들에 있어서, 패리티 비트들 (712) 은 시스터매틱 비트들에 대한 패리티 0 비트들 및 시스터매틱 비트들의 공지된 순열에 대한 패리티 1 비트들을 포함한다.
그 후, 코드워드 (708) 의 시스터매틱 비트들 (710) 및 패리티 비트들 (712) 은 맵퍼 (714) 에 의해 원형 버퍼 (716) 에 삽입될 수도 있다. 예를 들어, 맵퍼 (714) 는 원형 버퍼 (716) 에서의 특정 위치에서 시작하고, 원형 버퍼 (716) 의 제 1 섹션 (718) 을 충진하기 위해 시스터매틱 비트들 (710) 의 시퀀스를 원형 버퍼에 시계방향으로 (또는 반시계방향으로) 삽입할 수도 있다. 그 후, 맵퍼 (714) 는, 패리티 비트 시퀀스의 말단이 도달되거나 또는 원형 버퍼 (716) 의 섹션 (720) 이 충만할 때까지 (예컨대, 가용 공간이 남아 있지 않을 때까지) 패리티 비트들 (712) 의 시퀀스를 원형 버퍼의 나머지 섹션 (720) 에 삽입할 수도 있다. 그 후, 비트 선택기 (722) 는 수신 무선 통신 디바이스로의 송신을 위해 코드워드 (708) 의 초기 리던던시 버전 (724) 으로서 출력하기 위해 원형 버퍼 (716) 에서 비트들을 선택할 수도 있다.
원형 버퍼 (716) 는, 원형 버퍼의 길이 (즉, 시스터매틱 비트들 플러스 패리티 비트들의 수) 에 대한 시스터매틱 비트들의 수의 비율로서 본 명세서에서 정의될 수도 있는 마더 코드 레이트와 연관된다. 마더 코드 레이트는 펑처링 이전의 LDPC 코드의 원래의 코드 레이트이며 특정 기본 그래프 (예컨대, HARQ 확장들을 포함) 및 정보 블록 사이즈 (예컨대, 시스터매틱 비트들의 수) 와 연관될 수도 있다. 일부 예들에 있어서, 비트 선택기 (722) 는 초기 리던던시 버전 (724) 을 위해 원형 버퍼 (716) 에서의 비트들의 일부를 선택할 수도 있고, 송신을 위한 코드워드 (708) 의 초기 리던던시 버전 (724) 을 생성하기 위해 선택된 비트들에 대해 레이트 매칭 또는 펑처링을 더 수행할 수도 있다. 부가적으로, 비트 선택기 (722) 는 IR-HARQ 를 구현할 때 하나 이상의 후속 리던던시 버전들 (RV들) 의 재송신을 위해 원형 버퍼 (716) 로부터 비트들을 선택하도록 구성될 수도 있다. 일부 예들에 있어서, 각각의 RV 는 동일한 수의 코딩된 비트들을 포함할 수도 있다. 하지만, 각각의 RV 는, 예를 들어, 상이한 수들의 시스터매틱 비트들 (710) 및 패리티 비트들 (712) 을 포함할 수도 있다. 예를 들어, 하나 이상의 RV들은 초기 리던던시 버전보다 더 적은 시스터매틱 비트들 (710) 및 더 많은 패리티 비트들 (712) 을 포함할 수도 있다. 이는, RV들의 각각에 대해 원형 버퍼 (716) 상의 상이한 시작 포인트 및 종료 포인트를 선택함으로써 달성될 수도 있다.
레거시 (예컨대, 4G) 네트워크들에 있어서, 원형 버퍼 (716) 사이즈 (길이) (N) 는 1/3 또는 1/5 과 같은 고정된 마더 코드 레이트에 기초한다. 도 7 에 도시된 예에 있어서, 마더 코드 레이트는 1/3 과 동일하고, 따라서, N=3*K 이다. 따라서, 원형 버퍼 (716) 의 제 1 섹션 (718) 은 길이의 1/3 을 나타내는 한편, 원형 버퍼 (716) 의 제 2 섹션 (720) 은 길이의 2/3 를 나타낸다. 그 후, IR-HARQ 에 대한 레이트 매칭 및 RV들이 이러한 최소 (마더) 코드 레이트 및 최대 정보 블록 길이에 기초하여 정의될 수도 있다. 일부 예들에 있어서, RV들은 (예컨대, 더 많은 패리티 비트들을 포함하여) 더 낮은 코드 레이트들로 송신될 수도 있으며, 따라서, 비트 선택기 (722) 는 원하는 코딩 이득을 달성하기 위해 원형 버퍼 (716) 를 수회 랩-어라운드할 필요가 있을 수도 있다.
LDPC 코드들에 대해, 디코더는 최대 전체 코드워드 사이즈 (Nmax) 에 의해 제한되며, 이 최대 전체 코드워드 사이즈 (Nmax) 는 최대 정보 블록 사이즈 (Kmax) 및 최대 정보 블록 사이즈 (Kmax) 에서의 최소 코드 레이트 (Rmin *) 에 기초하여 정의된다 (예컨대, Nmax=Kmax/Rmin *). 일부 예들에 있어서, 마더 코드 레이트는 최소 코드 레이트 (Rmin *) 와 동일하게 설정될 수도 있고, 원형 버퍼 (716) 의 길이는 Nmax 으로 설정될 수도 있다.
LDPC 디코더들은, K/R<Nmax 인 한, K < Kmax 에 대해 더 낮은 마더 코드 레이트들을 추가로 활용할 수도 있다. 더 낮은 마더 코드 레이트들 (예컨대, Rmin * 보다 더 낮은 마더 코드 레이트들) 을 수용하기 위해, 본 개시의 다양한 양태들은 구성가능한 원형 버퍼를 제공한다. 일부 예들에 있어서, 구성가능한 원형 버퍼는 구성가능한 길이를 더 가질 수도 있다.
도 8 은 상이한 마더 코드 레이트들을 수용하기 위해 가변하는 (구성가능한) 버퍼 길이들 및/또는 가변하는 시스터매틱 비트 섹션 및 패리티 비트 섹션 사이즈들을 갖는 원형 버퍼 (800, 810 및 820) 를 예시한다. 원형 버퍼는, 예를 들어, 정보 블록 사이즈 (K) 및 선택된 마더 코드 레이트 (Rmother) 에 기초하여 구성될 수도 있다. 일부 예들에 있어서, 원형 버퍼 구성은 최대 코드워드 길이 (Nmax), 및 코딩 이득이 감소하는 리턴들을 갖는 코드 레이트에 대응하는 절대 최소 마더 코드 레이트 (Rmin_absolute) 에 의해 제약될 수도 있다. 예를 들어, 절대 최소 마더 코드 레이트 (Rmin_absolute) 는 1/6 또는 1/12 일 수도 있다. 따라서, 일부 예들에 있어서, 정보 블록 사이즈 (K) 는 고정 길이 원형 버퍼에 대해 절대 최소 마더 코드 레이트 (Rmin_absolute) 에 의해 제한될 수도 있다. 다른 예들에 있어서, 구성가능한 원형 버퍼 길이 (N*) 가 가변 정보 블록 사이즈들 (K) 에 대해 절대 최소 마더 코드 레이트 (Rmin_absolute) 에 의해 제한될 수도 있다.
일부 예들에 있어서, 원형 버퍼 (예컨대, 원형 버퍼 (800, 810, 또는 820)) 는, 특정 정보 블록 사이즈 및 기본 그래프와 연관될 수도 있는 선택된 마더 코드 레이트에 기초하여 정의될 수도 있다. 예를 들어, 구성가능한 원형 버퍼는, 정보 블록 사이즈에 기초하여 적어도 2개의 기본 그래프 옵션들로부터 선택된 기본 그래프에 대해 정의될 수도 있다. 일부 예들에 있어서, 적어도 2개의 기본 그래프 옵션들은 기본 그래프들의 네스팅된 패밀리를 포함할 수도 있다. 다른 예들에 있어서, 적어도 2개의 기본 그래프 옵션들은 그래프 치수들의 상이한 범위들 (예컨대, 비트 노드들의 수들의 상이한 범위들) 을 갖는 기본 그래프들을 포함할 수도 있다. 이 예에 있어서, 각각의 LDPC 기본 그래프는 리프트 사이즈에 기초하여 상이한 정보 블록 길이 범위 (예컨대, Klow 내지 Khigh) 를 지원할 수도 있다. 부가적으로, 각각의 정보 블록 길이 범위는 중첩할 수도 있다. 예를 들어, LDPC 기본 그래프들 중 적어도 하나는 기본선 LDPC 기본 그래프와 연관된 정보 블록 길이 범위에 포함된 것들보다 더 낮은 정보 블록 길이들을 포함할 수도 있다. 더욱이, LDPC 기본 그래프들 중 하나 이상은 K (K<Kmax) 의 더 작은 값들에서 최대 리프트 사이즈 (Zmax) 를 활용할 수도 있다.
도 8 에 도시된 예들에 있어서, 제 1 원형 버퍼 (800) 는 K=Kmax 에 대해 정의될 수도 있다. 따라서, 원형 버퍼 (800) 의 길이는, Rmin * 의 마더 코드 레이트에서 최대 코드워드 길이 (Nmax) 까지 지원하기 위해 Nmax 로 확장될 수도 있다. 일부 예들에 있어서, Rmin * 은 1/3 과 동일하고, 따라서, 원형 버퍼 (800) 의 시스터매틱 비트 섹션 (802) 은 길이의 1/3 을 나타내는 한편, 원형 버퍼 (800) 의 나머지 패리티 비트 섹션 (804) 은 길이의 2/3 를 나타낸다. 그 후, 레이트 매칭 및 RV들이 Rmin * 및 Kmax 에 기초하여 정의될 수도 있으며, 여기서, Nmax=Kmax/Rmin * 이다.
원형 버퍼들 (810 및 820) 이 K<Kmax 에 대해 정의될 수도 있다. 원형 버퍼 (810) 에 대해, 길이는, 최대 코드워드 길이까지 지원하기 위해 여전히 Nmax 로서 정의될 수도 있다. 하지만, 마더 코드 레이트 (Rmother) 는 Rmin * 보다 더 낮을 수도 있고 (예컨대, Rmother<Rmin *), 따라서, 시스터매틱 비트 섹션 (812) 및 패리티 비트 섹션 (814) 에 대해 상이한 사이즈들을 생성할 수도 있다. 일반적으로, 시스터매틱 비트 섹션 (812) 은 원형 버퍼 길이의 1/3 이하를 나타낼 수도 있고, 패리티 비트 섹션 (814) 은 원형 버퍼 길이의 2/3 초과를 나타낼 수도 있다. 도 8 에 도시된 예에 있어서, 원형 버퍼 (810) 는 1/6 인 절대 최소 마더 코드 레이트 (Rmin _absolute) 에 기초하여 정의된다. 그 후, 레이트 매칭 및 RV들이 K 및 Rmin_absolute 에 기초하여 정의될 수도 있다.
원형 버퍼 (820) 에 대해, 길이 (N*) 는 마더 코드 레이트 (Rmother) 에 기초하여 감소될 수도 있으며, 여기서, Rmother<Rmin * 이다. 부가적으로, 시스터매틱 비트 섹션 및 패리티 비트 섹션의 사이즈들은 또한, Rmother 에 의존하여 변할 수도 있다. 도 8 에 도시된 예에 있어서, 원형 버퍼 (820) 는 1/6 인 절대 최소 마더 코드 레이트 (Rmin_absolute) 에 기초하여 정의되어, 시스터매틱 비트 섹션 (822) 은 원형 버퍼 (820) 의 길이의 1/6을 나타내고, 패리티 비트 섹션 (824) 은 원형 버퍼 (820) 의 길이의 5/6 를 나타낸다. 그 후, 레이트 매칭 및 RV들이 K 및 Rmin _absolute 에 기초하여 정의될 수도 있다. 원형 버퍼들 (810 및 820) 의 비교는, IR-HARQ 에 대한 시작 포인트 및 종료 포인트가 원형 버퍼 (810) 보다 더 많은 횟수로 원형 버퍼 (820) 를 랩-어라운드할 수도 있음을 나타낸다.
도 9 는 프로세싱 시스템 (914) 을 채용한 예시적인 무선 통신 디바이스 (900) 에 대한 하드웨어 구현의 일 예를 예시한 개념 다이어그램이다. 예를 들어, 무선 통신 디바이스 (900) 는 도 1 및 도 2 중 임의의 하나 이상에서 예시된 바와 같은 사용자 장비 (UE), 기지국, 또는 무선 통신을 위한 임의의 다른 적합한 장치 또는 수단일 수도 있다.
무선 통신 디바이스 (900) 는 하나 이상의 프로세서들 (904) 을 포함하는 프로세싱 시스템 (914) 으로 구현될 수도 있다. 용어 "프로세서" 또는 "프로세서들" 은 그 구조적 의미에 따라 본 명세서에서 사용될 수도 있다. 프로세서들 (904) 의 예들은 마이크로프로세서들, 마이크로제어기들, 디지털 신호 프로세서들 (DSP들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 프로그래밍가능 로직 디바이스들 (PLD들), 상태 머신들, 게이트형 로직, 이산 하드웨어 회로들, 및 본 개시 전반에 걸쳐 설명된 다양한 기능성을 수행하도록 구성된 다른 적합한 하드웨어를 포함한다. 다양한 예들에 있어서, 무선 통신 디바이스 (900) 는 본 명세서에서 설명된 기능들 중 임의의 하나 이상을 수행하도록 구성될 수도 있다. 즉, 무선 통신 디바이스 (900) 에서 활용된 바와 같은 프로세서 (904) 는 본 명세서에서 설명 및 예시된 프로세스들 중 임의의 하나 이상을 구현하도록 사용될 수도 있다. 프로세서 (904) 는, 일부 경우들에서, 기저대역 또는 모뎀 칩을 통해 구현될 수도 있으며, 다른 구현들에서, 프로세서 (904) 는 그 자체가 기저대역 또는 모뎀 칩과 별개의 또는 그와 상이한 다수의 디바이스들을 포함할 수도 있다 (예컨대, 그러한 시나리오에서는, 본 명세서에서 논의된 실시형태들을 달성하기 위해 협력하여 작동할 수도 있음). 그리고 상기 언급된 바와 같이, RF 체인들, 전력 증폭기들, 변조기들, 버퍼들, 인터리버들, 가산기들/합산기들 등을 포함하여 기저대역 모뎀 프로세서 외부의 다양한 하드웨어 배열들 및 컴포넌트들이 구현들에서 사용될 수 있다.
이 예에 있어서, 프로세싱 시스템 (914) 은 버스 (902) 에 의해 일반적으로 표현되는 버스 아키텍처로 구현될 수도 있다. 버스 (902) 는 프로세싱 시스템 (914) 의 특정 어플리케이션 및 전체 설계 제약들에 의존하는 임의의 수의 상호접속 버스들 및 브리지들을 포함할 수도 있다. 버스 (902) 는 (프로세서 (904) 에 의해 일반적으로 표현된) 하나 이상의 프로세서들, 메모리 (905), 및 (컴퓨터 판독가능 매체 (906) 에 의해 일반적으로 표현된) 컴퓨터 판독가능 매체들을 포함한 다양한 회로들을 함께 통신가능하게 커플링시킨다. 버스 (902) 는 또한, 당업계에 널리 공지되고 따라서 어떠한 추가로 설명되지 않을 타이밍 소스들, 주변기기들, 전압 레귤레이터들, 및 전력 관리 회로들과 같은 다양한 다른 회로들을 링크시킬 수도 있다. 버스 인터페이스 (908) 는 버스 (902) 와 트랜시버 (910) 간의 인터페이스를 제공한다. 트랜시버 (910) 는 송신 매체 (예컨대, 에어) 상으로 다양한 다른 장치와 통신하는 수단을 제공한다. 장치의 본성에 의존하여, 사용자 인터페이스 (912) (예컨대, 키패드, 디스플레이, 스피커, 마이크로폰, 조이스틱) 가 또한 제공될 수도 있다.
프로세서 (904) 는 버스 (902) 를 관리하는 것, 및 컴퓨터 판독가능 매체 (906) 상에 저장된 소프트웨어의 실행을 포함한 일반 프로세싱을 책임진다. 소프트웨어는, 프로세서 (904) 에 의해 실행될 경우, 프로세싱 시스템 (914) 으로 하여금 임의의 특정 장치에 대해 하기에서 설명되는 다양한 기능들을 수행하게 한다. 컴퓨터 판독가능 매체 (906) 및 메모리 (905) 는 또한, 소프트웨어를 실행할 경우 프로세서 (904) 에 의해 조작되는 데이터를 저장하기 위해 사용될 수도 있다. 일부 예들에 있어서, 컴퓨터 판독가능 매체 (906) 는 메모리 (905) 와 통합될 수도 있다.
프로세싱 시스템에서의 하나 이상의 프로세서들 (904) 은 소프트웨어를 실행할 수도 있다. 소프트웨어는, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 디스크립션 언어, 또는 기타 등등으로서 지칭되든 아니든, 명령들, 명령 세트들, 코드, 코드 세그먼트들, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 모듈들, 어플리케이션들, 소프트웨어 어플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 오브젝트들, 실행가능물들, 실행 스레드들, 절차들, 함수들 등을 의미하도록 넓게 해석될 것이다. 소프트웨어는 컴퓨터 판독가능 매체 (906) 상에 상주할 수도 있다.
컴퓨터 판독가능 매체 (906) 는 비일시적인 컴퓨터 판독가능 매체일 수도 있다. 비일시적인 컴퓨터 판독가능 매체는, 예로서, 자기 저장 디바이스 (예컨대, 하드 디스크, 플로피 디스크, 자기 스트립), 광학 디스크 (예컨대, 컴팩트 디스크 (CD) 또는 디지털 다기능 디스크 (DVD)), 스마트 카드, 플래시 메모리 디바이스 (예컨대, 카드, 스틱, 또는 키 드라이브), 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 프로그래밍가능 ROM (PROM), 소거가능한 PROM (EPROM), 전기적으로 소거가능한 PROM (EEPROM), 레지스터, 착탈가능 디스크, 및 컴퓨터에 의해 액세스 및 판독될 수도 있는 소프트웨어 및/또는 명령들을 저장하기 위한 임의의 다른 적합한 매체를 포함한다. 컴퓨터 판독가능 매체 (906) 는 또한, 예로서, 캐리어파, 송신 라인, 및 컴퓨터에 의해 액세스 및 판독될 수도 있는 소프트웨어 및/또는 명령들을 송신하기 위한 임의의 다른 적합한 매체를 포함할 수도 있다.
컴퓨터 판독가능 매체 (906) 는 프로세싱 시스템 (914) 내에 상주할 수도 있거나, 프로세싱 시스템 (914) 외부에 있을 수도 있거나, 또는 프로세싱 시스템 (914) 을 포함한 다중의 엔티티들에 걸쳐 분산될 수도 있다. 컴퓨터 판독가능 매체 (906) 는 컴퓨터 프로그램 제품에서 구현될 수도 있다. 예로서, 컴퓨터 프로그램 제품은 패키징 재료들에 컴퓨터 판독가능 매체를 포함할 수도 있다. 당업자는 전체 시스템에 부과된 전체 설계 제약들 및 특정 어플리케이션에 의존하여 본 개시 전반에 걸쳐 제시되는 설명된 기능성을 최상으로 구현할 수 있는 방법을 인식할 것이다.
본 개시의 일부 양태들에 있어서, 프로세서 (904) 는 다양한 기능들을 위해 구성된 회로부를 포함할 수도 있다. 예를 들어, 프로세서 (904) 는 주어진 블록 길이의 정보 블록을 수신하고 그리고 코드워드를 생성하기 위해 특정 코드 레이트에 기초하여 LDPC 인코딩을 사용하여 정보 블록을 인코딩하도록 구성된 저밀도 패리티 체크 (LDPC) 인코딩 회로부 (942) 를 포함할 수도 있다. 코드워드는 LDPC 인코딩을 사용하여 생성된 패리티 비트들 및 정보 블록의 정보 비트들 (시스터매틱 비트들) 을 포함한다.
LDPC 인코딩 회로부 (942) 는, 예를 들어, 정보 블록의 정보 블록 사이즈에 기초하여 정보 블록의 LDPC 코딩을 위해 활용하도록 LDPC 기본 그래프를 더 선택할 수도 있다. 예를 들어, LDPC 기본 그래프는 적어도 2개의 기본 그래프 옵션들로부터 선택될 수도 있다. 일부 예들에 있어서, 적어도 2개의 기본 그래프 옵션들은 기본 그래프들의 네스팅된 패밀리를 포함할 수도 있다. 다른 예들에 있어서, 적어도 2개의 기본 그래프 옵션들은 그래프 치수들의 상이한 범위들 (예컨대, 비트 노드들의 수들의 상이한 범위들) 을 갖는 기본 그래프들을 포함할 수도 있다. 이 예에 있어서, 각각의 LDPC 기본 그래프는 리프트 사이즈에 기초하여 상이한 정보 블록 길이 범위 (예컨대, Klow 내지 Khigh) 를 지원할 수도 있다. 부가적으로, 각각의 정보 블록 길이 범위는 중첩할 수도 있다. 예를 들어, LDPC 기본 그래프들 중 적어도 하나는 기본선 LDPC 기본 그래프와 연관된 정보 블록 길이 범위에 포함된 것들보다 더 낮은 정보 블록 길이들을 포함할 수도 있다. 더욱이, LDPC 기본 그래프들 중 하나 이상은 K (K<Kmax) 의 더 작은 값들에서 최대 리프트 사이즈 (Zmax) 를 활용할 수도 있다. LDPC 인코딩 회로부 (942) 는 LDPC 인코딩 소프트웨어 (952) 와 협력하여 동작할 수도 있다.
프로세서 (904) 는, 예를 들어, 메모리 (905) 에서 유지되는 원형 버퍼 (915) 에 코드워드의 시스터매틱 비트들 및 패리티 비트들을 삽입하도록 구성된 맵핑 회로부 (944) 를 더 포함할 수도 있다. 예를 들어, 맵핑 회로부 (944) 는 원형 버퍼 (915) 에서의 특정 위치에서 시작하고, 원형 버퍼 (915) 의 시스터매틱 비트 섹션을 충진하기 위해 코드워드로부터의 시스터매틱 비트들의 시퀀스를 원형 버퍼에 시계방향으로 (또는 반시계방향으로) 삽입할 수도 있다. 그 후, 맵핑 회로부 (944) 는, 패리티 비트 시퀀스의 말단이 도달되거나 또는 원형 버퍼 (716) 가 가용 공간을 남기지 않을 때까지 코드워드로부터의 패리티 비트들의 시퀀스를 원형 버퍼의 나머지 섹션들에 삽입할 수도 있다. 맵핑 회로부 (944) 는 맵핑 소프트웨어 (954) 와 협력하여 동작할 수도 있다.
프로세서 (904) 는, 트랜시버 (910) 를 통한 수신 무선 통신 디바이스로의 무선 에어 인터페이스 상으로의 송신을 위한 초기 리던던시 버전으로서 출력하기 위해 원형 버퍼 (915) 에서 비트들을 선택하도록 구성된 비트 선택 회로부 (946) 를 더 포함할 수도 있다. 일부 예들에 있어서, 비트 선택 회로부 (946) 는 초기 리던던시 버전으로서의 송신을 위해 원형 버퍼 (915) 에서의 비트들 모두를 선택할 수도 있다. 다른 예들에 있어서, 비트 선택 회로부 (946) 는 초기 리던던시 버전으로서의 송신을 위해 원형 버퍼 (915) 에서의 비트들의 일부를 선택하기 위해 레이트 매칭 또는 펑처링을 수행할 수도 있다. 부가적으로, 비트 선택 회로부 (946) 는 IR-HARQ 를 구현할 때 하나 이상의 후속 리던던시 버전들 (RV들) 을 재송신하도록 구성될 수도 있다. 각각의 RV 는 동일한 수의 코딩된 비트들을 포함할 수도 있다. 하지만, 각각의 RV 는, 예를 들어, 상이한 수들의 시스터매틱 비트들 및 패리티 비트들을 포함할 수도 있다. 예를 들어, 하나 이상의 후속 RV들은 초기 리던던시 버전보다 더 적은 시스터매틱 비트들 및 더 많은 패리티 비트들을 포함할 수도 있다. 비트 선택 회로부 (946) 는 비트 선택 소프트웨어 (956) 와 협력하여 동작할 수도 있다.
프로세서 (904) 는, 원형 버퍼 (915) 를 정의하고 그리고 예를 들어 메모리 (905) 에서 원형 버퍼 (915) 를 유지하도록 구성된 원형 버퍼 (CB) 관리 회로부 (948) 를 더 포함할 수도 있다. CB 관리 회로부 (948) 는 선택된 마더 코드 레이트에 기초하여 원형 버퍼 (915) 의 길이 및/또는 원형 버퍼 (915) 의 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들을 정의할 수도 있다. 일부 예들에 있어서, CB 관리 회로부 (948) 는, 특정 정보 블록 사이즈 (K) 및 기본 그래프와 연관될 수도 있는 선택된 마더 코드 레이트에 기초하여 원형 버퍼를 정의할 수도 있다. 예를 들어, 원형 버퍼는, 정보 블록 길이 (K) 에 기초하여 적어도 2개의 기본 그래프 옵션들로부터 선택된 기본 그래프에 대해 정의될 수도 있다.
예를 들어, K=Kmax 일 때, CB 관리 회로부 (948) 는 Rmin * 의 마더 코드 레이트에서 Nmax 의 길이를 갖도록 원형 버퍼 (915) 를 정의할 수도 있다. 일부 예들에 있어서, Rmin * 은 1/3 과 동일하고, 따라서, 원형 버퍼 (915) 의 시스터매틱 비트 섹션은 길이의 1/3 을 나타내는 한편, 원형 버퍼 (915) 의 나머지 패리티 비트 섹션은 길이의 2/3 를 나타낸다.
K<Kmax 에 대해, CB 관리 회로부 (948) 는 Rmin * 보다 더 작은 마더 코드 레이트 (Rmother) 에서 원형 버퍼 (915) 를 정의할 수도 있다. 원형 버퍼는 최대 코드워드 사이즈 (Nmax), 및 코딩 이득이 감소하는 리턴들을 갖는 코드 레이트에 대응하는 절대 최소 마더 코드 레이트 (Rmin _absolute) 에 의해 구속될 수도 있다. 예를 들어, 절대 최소 마더 코드 레이트 (Rmin_absolute) 는 1/6 또는 1/12 일 수도 있다.
일부 예들에 있어서, CB 관리 회로부 (948) 는, Rmin * 보다 작거나 같을 수도 있는 선택된 마더 코드 레이트 (Rmother) 에서 Nmax 의 고정 길이를 갖도록 원형 버퍼 (915) 를 정의할 수도 있고, 따라서, 선택된 마더 코드 레이트에 기초하여 원형 버퍼 (915) 의 시스터매틱 비트 섹션 및 패리티 비트 섹션에 대해 상이한 사이즈들을 생성할 수도 있다. 일반적으로, 시스터매틱 비트 섹션은 원형 버퍼 길이의 1/3 이하를 나타낼 수도 있고, 패리티 비트 섹션은 원형 버퍼 길이의 2/3 초과를 나타낼 수도 있다.
다른 예들에 있어서, CB 관리 회로부 (948) 는, Nmax 보다 작거나 같을 수도 있는 구성가능한 길이 (N*) 을 갖도록 원형 버퍼 (915) 를 정의할 수도 있다. 부가적으로, 원형 버퍼 (915) 의 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들은, Rmin * 보다 작거나 같을 수도 있는 선택된 마더 코드 레이트 (Rmother) 에 의존하여 변할 수도 있다. CB 관리 회로부 (948) 는 CB 관리 소프트웨어 (958) 와 협력하여 동작할 수도 있다.
프로세서 (904) 는, 트랜시버 (910) 를 통해 송신 무선 통신 디바이스로부터 무선 에어 인터페이스 상으로 코드워드의 하나 이상의 리던던시 버전들을 수신하고 그리고 주어진 블록 길이의 정보 블록을 생성하기 위해 LDPC 디코딩을 활용하여 코드워드를 디코딩하도록 구성된 LDPC 디코딩 회로부 (950) 를 더 포함할 수도 있다. 일부 예들에 있어서, LDPC 디코딩 회로부 (950) 는, 상기 설명된 바와 같이, CB 관리 회로부 (948) 에 의해 구성된 원형 버퍼 (915) 를 활용하여 코드워드를 디코딩하도록 구성될 수도 있다. 예를 들어, 원형 버퍼 (915) 는, IR-HARQ 를 구현할 때, (예컨대, 제 1 송신 및 각각의 RV 에 대한 원형 버퍼 상의 시작 포인트 및 종료 포인트에 기초하여) RV들 사이에서 중첩하는 수신된 코딩된 비트들을 결정하고, 중첩하는 코딩된 비트들을 결합하고, 각각의 RV 에서 수신된 새로운 패리티 비트들에 기초하여 코드워드를 확장하고, 확장된 코드워드를 디코딩하도록 활용될 수도 있다. LDPC 디코딩 회로부 (950) 는 LDPC 디코딩 소프트웨어 (960) 와 협력하여 동작할 수도 있다.
도 10 은 본 개시의 일부 양태들에 따른, 저밀도 패리티 체크 (LDPC) 코딩을 위한 예시적인 프로세스 (1000) 를 예시한 플로우 차트이다. 하기에서 설명되는 바와 같이, 일부 또는 모든 예시된 특징들은 본 개시의 범위 내의 특정 구현에서 생략될 수도 있고, 일부 예시된 특징들은 모든 실시형태들의 구현을 위해 요구되지 않을 수도 있다. 일부 예들에 있어서, 프로세스 (1000) 는 도 1, 도 2, 도 7 및/또는 도 9 에 예시된 무선 통신 디바이스에 의해 실행될 수도 있다. 일부 예들에 있어서, 프로세스 (1000) 는 하기에서 설명되는 기능들 또는 알고리즘을 실행하기 위한 임의의 적합한 장치 또는 수단에 의해 실행될 수도 있다.
블록 1002 에서, 무선 통신 디바이스는 원형 버퍼를 위한 마더 코드 레이트를 선택할 수도 있다. 일부 예들에 있어서, 마더 코드 레이트는 적어도 2개의 마더 코드 레이트들로부터 선택될 수도 있고, 주어진 정보 블록 사이즈 및 선택된 LDPC 기본 그래프에 기초하여 결정될 수도 있다. 일부 예들에 있어서, LDPC 기본 그래프는, 예를 들어, 정보 블록 사이즈에 기초하여 2 이상의 LDPC 기본 그래프들로부터 선택될 수도 있다. 일부 예들에 있어서, 마더 코드 레이트는, 최대 정보 블록 사이즈 (Kmax) 및 최대 코드워드 길이 (Nmax) 에 대응하는 최소 코드 레이트 (Rmin *) 와, 코딩 이득들이 감소하는 절대 최소 마더 코드 레이트 (Rmin _absolute) 사이의 임의의 코드 레이트일 수도 있다. 예를 들어, 마더 코드 레이트는 1/3, 1/6, 1/12 또는 다른 적합한 코드 레이트일 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 CB 관리 회로부 (948) 가 마더 코드 레이트를 결정할 수도 있다.
블록 1004 에서, 무선 통신 디바이스는 선택된 마더 코드 레이트에 기초하여 원형 버퍼를 정의할 수도 있다. 일부 예들에 있어서, 원형 버퍼는, 정보 블록의 정보 블록 사이즈가 최대 정보 블록 사이즈와 동일할 경우, 원형 버퍼의 길이를, 최대 코드워드 사이즈에 대응하는 최대 길이와 동일하게 설정함으로써 정의될 수도 있다. 다른 예들에 있어서, 원형 버퍼는, 원형 버퍼의 길이를, 선택된 마더 코드 레이트에 의해 제산된 정보 블록의 정보 블록 사이즈와 동일하게 설정함으로써 정의될 수도 있다. 원형 버퍼는 추가로, 선택된 마더 코드 레이트에 기초하여 원형 버퍼의 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들을 구성함으로써 정의될 수도 있다. 예를 들어, 원형 버퍼는, (예컨대, 최대 코드워드 사이즈에 대응하는) 고정 길이 원형 버퍼를 제공하고 그리고 선택된 마더 코드 레이트에 기초하여 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들을 변경함으로써 정의될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 CB 관리 회로부 (948) 가 원형 버퍼를 정의할 수도 있다.
블록 1006 에서, 무선 통신 디바이스는 정보 블록을 수신하고, 코드워드를 생성하기 위해 LDPC 코딩을 사용하여 정보 블록을 인코딩할 수도 있다. 코드워드는, 예를 들어, LDPC 인코딩 프로세스로부터 생성된 시스터매틱 비트들 (예컨대, 정보 블록의 정보 비트들) 및 패리티 비트들을 포함할 수도 있다. 일부 예들에 있어서, 코드워드는 2 이상의 LDPC 기본 그래프들로부터 선택된 LDPC 기본 그래프를 활용하여 생성될 수도 있으며, 여기서, 각각의 LDPC 기본 그래프는, 상기 나타낸 바와 같이, 상이한 마더 코드 레이트와 연관될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 LDPC 인코딩 회로부 (942) 가 정보 블록을 인코딩할 수도 있다.
블록 1008 에서, 무선 통신 디바이스는 코드워드의 시스터매틱 비트들을 원형 버퍼의 시스터매틱 비트 섹션에 그리고 코드워드의 패리티 비트들을 원형 버퍼의 패리티 비트 섹션에 삽입할 수도 있다. 일부 예들에 있어서, 무선 통신 디바이스는 원형 버퍼에서의 특정 위치에서 시작하고, 원형 버퍼의 시스터매틱 비트 섹션을 충진하기 위해 시스터매틱 비트들의 시퀀스를 원형 버퍼에 시계방향으로 (또는 반시계방향으로) 삽입하고, 그 후, 패리티 비트들의 시퀀스를 원형 버퍼의 패리티 비트 섹션에 삽입할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 맵핑 회로부 (944) 가 시스터매틱 비트 및 패리티 비트를 원형 버퍼에 삽입할 수도 있다.
블록 1010 에서, 무선 통신은 시스터매틱 비트 섹션에서의 시스터매틱 비트들 및 패리티 비트 섹션에서의 패리티 비트들로부터 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택할 수도 있다. 예를 들어, 제 1 (초기) 리던던시 버전에 대해, 무선 통신 디바이스는 시스터매틱 비트들 및 패리티 비트들 모두를 또는 시스터매틱 비트들 및/또는 패리티 비트들의 일부만을 선택할 수도 있다. IR-HARQ 에 대해, (예컨대, 제 1 송신과는 원형 버퍼 상의 상이한 포인트들에서 시작하고 종료함으로써) 더 적은 시스터매틱 비트들 및 더 많은 패리티 비트들을 포함하는 코드워드의 하나 이상의 후속 리던던시 버전들이 송신될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 비트 선택 회로부 (946) 가 원형 버퍼로부터 코드워드의 리던던시 버전을 위한 코딩된 비트들을 선택할 수도 있다.
블록 1012 에서, 무선 통신 디바이스는 코드워드의 리던던시 버전을 무선 에어 인터페이스 상으로 수신기 (예컨대, 수신 무선 통신 디바이스) 에 송신할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 트랜시버 (910) 가 코드워드를 수신 무선 통신 디바이스로 송신할 수도 있다.
도 11 은 본 개시의 일부 양태들에 따른, 저밀도 패리티 체크 (LDPC) 코딩을 위한 다른 예시적인 프로세스 (1100) 를 예시한 플로우 차트이다. 하기에서 설명되는 바와 같이, 일부 또는 모든 예시된 특징들은 본 개시의 범위 내의 특정 구현에서 생략될 수도 있고, 일부 예시된 특징들은 모든 실시형태들의 구현을 위해 요구되지 않을 수도 있다. 일부 예들에 있어서, 프로세스 (1100) 는 도 1, 도 2, 도 7 및/또는 도 9 에 예시된 무선 통신 디바이스에 의해 실행될 수도 있다. 일부 예들에 있어서, 프로세스 (1100) 는 하기에서 설명되는 기능들 또는 알고리즘을 실행하기 위한 임의의 적합한 장치 또는 수단에 의해 실행될 수도 있다.
블록 1102 에서, 무선 통신 디바이스는 고정 길이 원형 버퍼를 제공할 수도 있다. 예를 들어, 원형 버퍼의 고정 길이는 최대 코드워드 길이에 대응하는 최대 길이와 동일하게 설정될 수도 있다. 예를 들어, 고정 길이 원형 버퍼는 도 9 를 참조하여 상기 도시되고 설명된 메모리 (905) 내의 하드웨어에서 구현될 수도 있다.
블록 1104 에서, 무선 통신 디바이스는 원형 버퍼를 위한 마더 코드 레이트를 선택할 수도 있다. 일부 예들에 있어서, 마더 코드 레이트는 적어도 2개의 마더 코드 레이트들로부터 선택될 수도 있고, 주어진 정보 블록 사이즈 및 선택된 LDPC 기본 그래프에 기초하여 결정될 수도 있다. 일부 예들에 있어서, LDPC 기본 그래프는, 예를 들어, 정보 블록 사이즈에 기초하여 2 이상의 LDPC 기본 그래프들로부터 선택될 수도 있다. 일부 예들에 있어서, 마더 코드 레이트는, 최대 정보 블록 사이즈 (Kmax) 및 최대 코드워드 길이 (Nmax) 에 대응하는 최소 코드 레이트 (Rmin *) 와, 코딩 이득들이 감소하는 절대 최소 마더 코드 레이트 (Rmin _absolute) 사이의 임의의 코드 레이트일 수도 있다. 예를 들어, 마더 코드 레이트는 1/3, 1/6, 1/12 또는 다른 적합한 코드 레이트일 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 CB 관리 회로부 (948) 가 마더 코드 레이트를 결정할 수도 있다.
블록 1106 에서, 무선 통신 디바이스는 선택된 마더 코드 레이트에 기초하여 원형 버퍼의 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들을 정의할 수도 있다. 예를 들어, 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들은 정보 블록의 정보 블록 사이즈에 기초하여 정의될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 CB 관리 회로부 (948) 가 원형 버퍼를 정의할 수도 있다.
블록 1108 에서, 무선 통신 디바이스는 정보 블록을 수신하고, 코드워드를 생성하기 위해 LDPC 코딩을 사용하여 정보 블록을 인코딩할 수도 있다. 코드워드는, 예를 들어, LDPC 인코딩 프로세스로부터 생성된 시스터매틱 비트들 (예컨대, 정보 블록의 정보 비트들) 및 패리티 비트들을 포함할 수도 있다. 일부 예들에 있어서, 코드워드는 2 이상의 LDPC 기본 그래프들로부터 선택된 LDPC 기본 그래프를 활용하여 생성될 수도 있으며, 여기서, 각각의 LDPC 기본 그래프는, 상기 나타낸 바와 같이, 상이한 마더 코드 레이트와 연관될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 LDPC 인코딩 회로부 (942) 가 정보 블록을 인코딩할 수도 있다.
블록 1110 에서, 무선 통신 디바이스는 코드워드의 시스터매틱 비트들을 원형 버퍼의 시스터매틱 비트 섹션에 그리고 코드워드의 패리티 비트들을 원형 버퍼의 패리티 비트 섹션에 삽입할 수도 있다. 일부 예들에 있어서, 무선 통신 디바이스는 원형 버퍼에서의 특정 위치에서 시작하고, 원형 버퍼의 시스터매틱 비트 섹션을 충진하기 위해 시스터매틱 비트들의 시퀀스를 원형 버퍼에 시계방향으로 (또는 반시계방향으로) 삽입하고, 그 후, 패리티 비트들의 시퀀스를 원형 버퍼의 패리티 비트 섹션에 삽입할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 맵핑 회로부 (944) 가 시스터매틱 비트 및 패리티 비트를 원형 버퍼에 삽입할 수도 있다.
블록 1112 에서, 무선 통신은 시스터매틱 비트 섹션에서의 시스터매틱 비트들 및 패리티 비트 섹션에서의 패리티 비트들로부터 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택할 수도 있다. 예를 들어, 제 1 (초기) 리던던시 버전에 대해, 무선 통신 디바이스는 시스터매틱 비트들 및 패리티 비트들 모두를 또는 시스터매틱 비트들 및/또는 패리티 비트들의 일부만을 선택할 수도 있다. IR-HARQ 에 대해, (예컨대, 제 1 송신과는 원형 버퍼 상의 상이한 포인트들에서 시작하고 종료함으로써) 더 적은 시스터매틱 비트들 및 더 많은 패리티 비트들을 포함하는 코드워드의 하나 이상의 후속 리던던시 버전들이 송신될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 비트 선택 회로부 (946) 가 원형 버퍼로부터 코드워드의 리던던시 버전을 위한 코딩된 비트들을 선택할 수도 있다.
블록 1114 에서, 무선 통신 디바이스는 코드워드의 리던던시 버전을 무선 에어 인터페이스 상으로 수신기 (예컨대, 수신 무선 통신 디바이스) 에 송신할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 트랜시버 (910) 가 코드워드를 수신 무선 통신 디바이스로 송신할 수도 있다.
도 12 는 본 개시의 일부 양태들에 따른, 저밀도 패리티 체크 (LDPC) 코딩을 위한 다른 예시적인 프로세스 (1200) 를 예시한 플로우 차트이다. 하기에서 설명되는 바와 같이, 일부 또는 모든 예시된 특징들은 본 개시의 범위 내의 특정 구현에서 생략될 수도 있고, 일부 예시된 특징들은 모든 실시형태들의 구현을 위해 요구되지 않을 수도 있다. 일부 예들에 있어서, 프로세스 (1200) 는 도 1, 도 2, 도 7 및/또는 도 9 에 예시된 무선 통신 디바이스에 의해 실행될 수도 있다. 일부 예들에 있어서, 프로세스 (1200) 는 하기에서 설명되는 기능들 또는 알고리즘을 실행하기 위한 임의의 적합한 장치 또는 수단에 의해 실행될 수도 있다.
블록 1202 에서, 무선 통신 디바이스는 고정 길이 원형 버퍼를 제공할 수도 있다. 예를 들어, 원형 버퍼의 고정 길이는 최대 코드워드 길이에 대응하는 최대 길이와 동일하게 설정될 수도 있다. 예를 들어, 고정 길이 원형 버퍼는 도 9 를 참조하여 상기 도시되고 설명된 메모리 (905) 내의 하드웨어에서 구현될 수도 있다.
블록 1204 에서, 무선 통신 디바이스는 인코딩될 정보 블록의 정보 블록 사이즈 (길이) 를 결정할 수도 있다. 일부 예들에 있어서, 정보 블록 사이즈는 원형 버퍼의 고정 길이 및 절대 최소 마더 코드 레이트 (Rmin _absolute) 에 기초하여 선택될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 LDPC 인코딩 회로부 (942) 가 정보 블록 사이즈를 결정할 수도 있다.
블록 1206 에서, 무선 통신 디바이스는 1204 에서 결정된 정보 블록 사이즈에 기초하여 정보 블록을 인코딩하기 위한 기본 그래프를 선택할 수도 있다. 예를 들어, LDPC 기본 그래프는 적어도 2개의 기본 그래프 옵션들로부터 선택될 수도 있다. 일부 예들에 있어서, 적어도 2개의 기본 그래프 옵션들은 기본 그래프들의 네스팅된 패밀리를 포함할 수도 있다. 다른 예들에 있어서, 적어도 2개의 기본 그래프 옵션들은 그래프 치수들의 상이한 범위들 (예컨대, 비트 노드들의 수들의 상이한 범위들) 을 갖는 기본 그래프들을 포함할 수도 있다. 이 예에 있어서, 각각의 LDPC 기본 그래프는 리프트 사이즈에 기초하여 상이한 정보 블록 길이 범위 (예컨대, Klow 내지 Khigh) 를 지원할 수도 있다. 부가적으로, 각각의 정보 블록 길이 범위는 중첩할 수도 있다. 예를 들어, LDPC 기본 그래프들 중 적어도 하나는 기본선 LDPC 기본 그래프와 연관된 정보 블록 길이 범위에 포함된 것들보다 더 낮은 정보 블록 길이들을 포함할 수도 있다. 더욱이, LDPC 기본 그래프들 중 하나 이상은 K (K<Kmax) 의 더 작은 값들에서 최대 리프트 사이즈 (Zmax) 를 활용할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 LDPC 인코딩 회로부 (942) 가 LDPC 기본 그래프를 선택할 수도 있다.
블록 1208 에서, 무선 통신 디바이스는 원형 버퍼를 위한 마더 코드 레이트를 선택할 수도 있다. 일부 예들에 있어서, 마더 코드 레이트는 적어도 2개의 마더 코드 레이트들로부터 선택될 수도 있고, 결정된 정보 블록 사이즈 및 선택된 LDPC 기본 그래프에 기초하여 결정될 수도 있다. 일부 예들에 있어서, 마더 코드 레이트는, 최대 정보 블록 사이즈 (Kmax) 및 최대 코드워드 길이 (Nmax) 에 대응하는 최소 코드 레이트 (Rmin *) 와, 코딩 이득들이 감소하는 절대 최소 마더 코드 레이트 (Rmin_absolute) 사이의 임의의 코드 레이트일 수도 있다. 예를 들어, 마더 코드 레이트는 1/3, 1/6, 1/12 또는 다른 적합한 코드 레이트일 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 CB 관리 회로부 (948) 가 마더 코드 레이트를 결정할 수도 있다.
블록 1210 에서, 무선 통신 디바이스는 선택된 마더 코드 레이트에 기초하여 원형 버퍼의 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들을 정의할 수도 있다. 예를 들어, 시스터매틱 비트 섹션 및 패리티 비트 섹션의 개별 사이즈들은 정보 블록의 정보 블록 사이즈에 기초하여 정의될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 CB 관리 회로부 (948) 가 원형 버퍼를 정의할 수도 있다.
블록 1212 에서, 무선 통신 디바이스는 정보 블록을 수신하고, 코드워드를 생성하기 위해 선택된 LDPC 기본 그래프를 사용하여 정보 블록을 인코딩할 수도 있다. 코드워드는, 예를 들어, LDPC 인코딩 프로세스로부터 생성된 시스터매틱 비트들 (예컨대, 정보 블록의 정보 비트들) 및 패리티 비트들을 포함할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 LDPC 인코딩 회로부 (942) 가 정보 블록을 인코딩할 수도 있다.
블록 1214 에서, 무선 통신 디바이스는 코드워드의 시스터매틱 비트들을 원형 버퍼의 시스터매틱 비트 섹션에 그리고 코드워드의 패리티 비트들을 원형 버퍼의 패리티 비트 섹션에 삽입할 수도 있다. 일부 예들에 있어서, 무선 통신 디바이스는 원형 버퍼에서의 특정 위치에서 시작하고, 원형 버퍼의 시스터매틱 비트 섹션을 충진하기 위해 시스터매틱 비트들의 시퀀스를 원형 버퍼에 시계방향으로 (또는 반시계방향으로) 삽입하고, 그 후, 패리티 비트들의 시퀀스를 원형 버퍼의 패리티 비트 섹션에 삽입할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 맵핑 회로부 (944) 가 시스터매틱 비트 및 패리티 비트를 원형 버퍼에 삽입할 수도 있다.
블록 1216 에서, 무선 통신은 시스터매틱 비트 섹션에서의 시스터매틱 비트들 및 패리티 비트 섹션에서의 패리티 비트들로부터 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택할 수도 있다. 예를 들어, 제 1 (초기) 리던던시 버전에 대해, 무선 통신 디바이스는 시스터매틱 비트들 및 패리티 비트들 모두를 또는 시스터매틱 비트들 및/또는 패리티 비트들의 일부만을 선택할 수도 있다. IR-HARQ 에 대해, (예컨대, 제 1 송신과는 원형 버퍼 상의 상이한 포인트들에서 시작하고 종료함으로써) 더 적은 시스터매틱 비트들 및 더 많은 패리티 비트들을 포함하는 코드워드의 하나 이상의 후속 리던던시 버전들이 송신될 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 비트 선택 회로부 (946) 가 원형 버퍼로부터 코드워드의 리던던시 버전을 위한 코딩된 비트들을 선택할 수도 있다.
블록 1218 에서, 무선 통신 디바이스는 코드워드의 리던던시 버전을 무선 에어 인터페이스 상으로 수신기 (예컨대, 수신 무선 통신 디바이스) 에 송신할 수도 있다. 예를 들어, 도 9 를 참조하여 상기 도시되고 설명된 트랜시버 (910) 가 코드워드를 수신 무선 통신 디바이스로 송신할 수도 있다.
일 구성에 있어서, 무선 통신 디바이스는 적어도 2개의 마더 코드 레이트들로부터 선택되는 선택된 마더 코드 레이트에 기초하여 원형 버퍼를 정의하는 수단을 포함하고, 여기서, 원형 버퍼는 고정 길이를 포함하고, 시스터매틱 비트 섹션 및 패리티 비트 섹션을 더 포함한다. 무선 통신 디바이스는 시스터매틱 비트들 및 패리티 비트들을 포함하는 코드워드를 생성하기 위해 LDPC 코딩을 활용하여 정보 블록을 인코딩하는 수단, 시스터매틱 비트들을 시스터매틱 비트 섹션에 그리고 패리티 비트들을 패리티 비트 섹션에 삽입하는 수단, 시스터매틱 비트 섹션에서의 시스터매틱 비트들 및 패리티 비트 섹션에서의 패리티 비트들로부터 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택하는 수단, 및 코드워드의 리던던시 버전을 무선 에어 인터페이스 상으로 송신하는 수단을 더 포함한다.
일 양태에 있어서, 전술된 수단들은 전술된 수단들에 의해 기술된 기능들을 수행하도록 구성된 도 9 에 도시된 프로세서(들) (904) 일 수도 있다. 예를 들어, 원형 버퍼를 정의하는 전술된 수단은 도 9 에 도시된 CB 관리 회로부 (948) 를 포함할 수도 있다. 다른 양태에 있어서, 정보 블록을 인코딩하는 전술된 수단은 도 9 에 도시된 LDPC 인코딩 회로부 (942) 를 포함할 수도 있다. 또다른 양태에 있어서, 시스터매틱 비트들 및 패리티 비트들을 원형 버퍼에 삽입하는 전술된 수단은 도 9 에 도시된 맵핑 회로부 (944) 를 포함할 수도 있다. 또다른 양태에 있어서, 원형 버퍼로부터 코딩된 비트들을 선택하는 전술된 수단은 도 9 에 도시된 비트 선택 회로부 (946) 를 포함할 수도 있다. 또다른 양태에 있어서, 리던던시 버전을 송신하는 전술된 수단은 도 9 에 도시된 트랜시버 (910) 및 프로세서(들) (904) 를 포함할 수도 있다. 또다른 양태에 있어서, 전술된 수단들은 전술된 수단들에 의해 기술된 기능들을 수행하도록 구성된 회로 또는 임의의 장치일 수도 있다.
무선 통신 네트워크의 수개의 양태들이 예시적인 구현을 참조하여 제시되었다. 당업자가 용이하게 인식할 바와 같이, 본 개시 전반에 걸쳐 설명된 다양한 양태들은 다른 원격통신 시스템들, 네트워크 아키텍처들, 및 통신 표준들로 확장될 수도 있다.
예로서, 다양한 양태들은 롱 텀 에볼루션 (LTE), 진화된 패킷 시스템 (EPS), 유니버셜 모바일 원격통신 시스템 (UMTS), 및/또는 모바일용 글로벌 시스템 (GSM) 과 같은, 3GPP 에 의해 정의된 다른 시스템들 내에서 구현될 수도 있다. 다양한 양태들은 또한, CDMA2000 및/또는 EV-DO (Evolution-Data Optimized) 와 같은, 제 3 세대 파트너쉽 프로젝트 2 (3GPP2) 에 의해 정의된 시스템들로 확장될 수도 있다. 다른 예들은 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802.20, 초광대역 (UWB), 블루투스, 및/또는 다른 적합한 시스템들을 채용한 시스템들 내에서 구현될 수도 있다. 채용된 실제 원격통신 표준, 네트워크 아키텍처, 및/또는 통신 표준은 시스템에 부과된 전체 설계 제약들 및 특정 어플리케이션에 의존할 것이다.
본 개시 내에서, 단어 "예시적인" 은 "예, 사례, 또는 예시로서 기능함" 을 의미하도록 사용된다. "예시적인" 것으로서 본 명세서에서 설명된 임의의 구현 또는 양태는 본 개시의 다른 양태들에 비해 반드시 선호되거나 유리한 것으로서 해석될 필요는 없다. 유사하게, 용어 "양태들" 은 본 개시의 모든 양태들이 논의된 특징, 이점 또는 동작 모드를 포함해야 함을 요구하지는 않는다. 용어 "커플링된" 은 2개의 오브젝트들 간의 직접 또는 간접 커플링을 지칭하도록 본 명세서에서 사용된다. 예를 들어, 오브젝트 A 가 물리적으로 오브젝트 B 를 터치하고 오브젝트 B 가 오브젝트 C 를 터치하면, 오브젝트들 A 및 C 는, 서로 물리적으로 직접 터치하지 않더라도, 서로 커플링된 것으로 여전히 간주될 수도 있다. 예를 들어, 비록 제 1 오브젝트가 제 2 오브젝트와 전혀 직접 물리적으로 접촉하지 않더라도, 제 1 오브젝트는 제 2 오브젝트에 커플링될 수도 있다. 용어들 "회로" 및 "회로부" 는 넓게 사용되며, 그리고 접속 및 구성될 경우 전자 회로들의 타입에 관한 한정없이 본 개시에서 설명된 기능들의 수행을 가능케 하는 전기 디바이스들 및 컨덕터들의 하드웨어 구현들 뿐 아니라, 프로세서에 의해 실행될 경우 본 개시에서 설명된 기능들의 수행을 가능케 하는 정보 및 명령들의 소프트웨어 구현들 양자 모두를 포함하도록 의도된다.
도 1 내지 도 10 에 예시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 단계, 특징, 또는 기능으로 재배열 및/또는 결합되거나, 또는 수개의 컴포넌트들, 단계들, 또는 기능들로 구현될 수도 있다. 추가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 또한, 본 명세서에 개시된 신규한 특징들로부터 일탈함없이 추가될 수도 있다. 도 1, 도 2, 도 7, 및/또는 도 9 에 예시된 장치, 디바이스들, 및/또는 컴포넌트들은 본 명세서에서 설명된 방법들, 특징들, 또는 단계들 중 하나 이상을 수행하도록 구성될 수도 있다. 본 명세서에서 설명된 신규한 알고리즘들은 또한 소프트웨어에서 효율적으로 구현되고/되거나 하드웨어에 임베딩될 수도 있다.
개시된 방법들에서의 단계들의 특정 순서 또는 계위는 예시적인 프로세스들의 예시임이 이해되어야 한다. 설계 선호도들에 기초하여, 방법들에서의 단계들의 특정 순서 또는 계위가 재배열될 수도 있음이 이해된다. 첨부한 방법 청구항들은 다양한 단계들의 엘리먼트들을 샘플 순서로 제시하며, 그 안에 명확하게 기재되지 않으면, 제시된 특정 순서 또는 계위로 한정되도록 의도되지 않는다.

Claims (30)

  1. 저밀도 패리티 체크 (LDPC) 코딩의 방법으로서,
    적어도 2개의 마더 코드 레이트들로부터 선택되는 선택된 마더 코드 레이트에 기초하여 원형 버퍼를 정의하는 단계로서, 상기 원형 버퍼는 고정 길이를 포함하고, 시스터매틱 비트 섹션 및 패리티 비트 섹션을 더 포함하는, 상기 원형 버퍼를 정의하는 단계;
    시스터매틱 비트들 및 패리티 비트들을 포함하는 코드워드를 생성하기 위해 LDPC 코딩을 활용하여 정보 블록을 인코딩하는 단계;
    상기 시스터매틱 비트들을 상기 시스터매틱 비트 섹션에 그리고 상기 패리티 비트들을 상기 패리티 비트 섹션에 삽입하는 단계;
    상기 시스터매틱 비트 섹션에서의 상기 시스터매틱 비트들 및 상기 패리티 비트 섹션에서의 상기 패리티 비트들로부터 상기 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택하는 단계; 및
    상기 코드워드의 상기 리던던시 버전을 무선 에어 인터페이스 상으로 송신하는 단계를 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  2. 제 1 항에 있어서,
    상기 원형 버퍼를 정의하는 단계는,
    상기 선택된 마더 코드 레이트에 기초하여 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  3. 제 2 항에 있어서,
    상기 원형 버퍼를 정의하는 단계는,
    상기 정보 블록의 정보 블록 사이즈에 기초하여 상기 원형 버퍼의 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  4. 제 3 항에 있어서,
    상기 원형 버퍼를 정의하는 단계는,
    상기 원형 버퍼의 상기 고정 길이를, 최대 코드워드 길이에 대응하는 최대 길이와 동일하게 설정하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  5. 제 3 항에 있어서,
    상기 원형 버퍼를 정의하는 단계는,
    상기 코드워드에 대한 절대 최소 코드 레이트에 기초하여 상기 정보 블록의 상기 정보 블록 사이즈를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  6. 제 3 항에 있어서,
    상기 LDPC 코딩을 활용하여 상기 정보 블록을 인코딩하는 단계는,
    상기 정보 블록 사이즈에 기초하여 LDPC 코딩을 위한 적어도 2개의 기본 그래프들로부터 선택된 기본 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  7. 제 6 항에 있어서,
    상기 적어도 2개의 기본 그래프들의 각각은 상기 적어도 2개의 마더 코드 레이트들의 개별 마더 코드 레이트와 연관되는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  8. 제 1 항에 있어서,
    상기 리던던시 버전은 초기 리던던시 버전 또는 후속 리던던시 버전을 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  9. 제 8 항에 있어서,
    상기 초기 리던던시 버전 및 상기 후속 리던던시 버전의 각각은 상기 코딩된 비트들의 상이한 세트들을 포함하는, 저밀도 패리티 체크 (LDPC) 코딩의 방법.
  10. 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치로서,
    트랜시버;
    메모리; 및
    상기 트랜시버 및 상기 메모리에 통신가능하게 커플링된 프로세서를 포함하고,
    상기 프로세서는,
    적어도 2개의 마더 코드 레이트들로부터 선택되는 선택된 마더 코드 레이트에 기초하여 상기 메모리 내에서 원형 버퍼를 정의하는 것으로서, 상기 원형 버퍼는 고정 길이를 포함하고, 시스터매틱 비트 섹션 및 패리티 비트 섹션을 더 포함하는, 상기 원형 버퍼를 정의하고;
    시스터매틱 비트들 및 패리티 비트들을 포함하는 코드워드를 생성하기 위해 LDPC 코딩을 활용하여 정보 블록을 인코딩하고;
    상기 시스터매틱 비트들을 상기 시스터매틱 비트 섹션에 그리고 상기 패리티 비트들을 상기 패리티 비트 섹션에 삽입하고;
    상기 시스터매틱 비트 섹션에서의 상기 시스터매틱 비트들 및 상기 패리티 비트 섹션에서의 상기 패리티 비트들로부터 상기 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택하고; 그리고
    상기 코드워드의 상기 리던던시 버전을 상기 트랜시버를 통해 무선 에어 인터페이스 상으로 송신하도록
    구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  11. 제 10 항에 있어서,
    상기 프로세서는 추가로,
    상기 선택된 마더 코드 레이트에 기초하여 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하도록 구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  12. 제 11 항에 있어서,
    상기 프로세서는 추가로,
    상기 정보 블록의 정보 블록 사이즈에 기초하여 상기 원형 버퍼의 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하도록 구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  13. 제 12 항에 있어서,
    상기 프로세서는 추가로,
    상기 원형 버퍼의 상기 고정 길이를, 최대 코드워드 길이에 대응하는 최대 길이와 동일하게 설정하도록 구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  14. 제 12 항에 있어서,
    상기 프로세서는 추가로,
    상기 코드워드에 대한 절대 최소 코드 레이트에 기초하여 상기 정보 블록의 상기 정보 블록 사이즈를 선택하도록 구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  15. 제 12 항에 있어서,
    상기 프로세서는 추가로,
    상기 정보 블록 사이즈에 기초하여 LDPC 코딩을 위한 적어도 2개의 기본 그래프들로부터 선택된 기본 그래프를 선택하도록 구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  16. 제 15 항에 있어서,
    상기 적어도 2개의 기본 그래프들의 각각은 상기 적어도 2개의 마더 코드 레이트들의 개별 마더 코드 레이트와 연관되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  17. 제 10 항에 있어서,
    상기 리던던시 버전은 초기 리던던시 버전 또는 후속 리던던시 버전을 포함하는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  18. 제 17 항에 있어서,
    상기 초기 리던던시 버전 및 상기 후속 리던던시 버전의 각각은 상기 코딩된 비트들의 상이한 세트들을 포함하는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  19. 무선 통신 디바이스로서,
    적어도 2개의 마더 코드 레이트들로부터 선택되는 선택된 마더 코드 레이트에 기초하여 원형 버퍼를 정의하는 수단으로서, 상기 원형 버퍼는 고정 길이를 포함하고, 시스터매틱 비트 섹션 및 패리티 비트 섹션을 더 포함하는, 상기 원형 버퍼를 정의하는 수단;
    시스터매틱 비트들 및 패리티 비트들을 포함하는 코드워드를 생성하기 위해 LDPC 코딩을 활용하여 정보 블록을 인코딩하는 수단;
    상기 시스터매틱 비트들을 상기 시스터매틱 비트 섹션에 그리고 상기 패리티 비트들을 상기 패리티 비트 섹션에 삽입하는 수단;
    상기 시스터매틱 비트 섹션에서의 상기 시스터매틱 비트들 및 상기 패리티 비트 섹션에서의 상기 패리티 비트들로부터 상기 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택하는 수단; 및
    상기 코드워드의 상기 리던던시 버전을 무선 에어 인터페이스 상으로 송신하는 수단을 포함하는, 무선 통신 디바이스.
  20. 제 19 항에 있어서,
    상기 원형 버퍼를 정의하는 수단은,
    상기 선택된 마더 코드 레이트에 기초하여 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하는 수단을 더 포함하는, 무선 통신 디바이스.
  21. 제 20 항에 있어서,
    상기 원형 버퍼를 정의하는 수단은,
    상기 정보 블록의 정보 블록 사이즈에 기초하여 상기 원형 버퍼의 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하는 수단을 더 포함하는, 무선 통신 디바이스.
  22. 제 21 항에 있어서,
    상기 원형 버퍼를 정의하는 수단은,
    상기 원형 버퍼의 상기 고정 길이를, 최대 코드워드 길이에 대응하는 최대 길이와 동일하게 설정하는 수단을 더 포함하는, 무선 통신 디바이스.
  23. 제 21 항에 있어서,
    상기 원형 버퍼를 정의하는 수단은,
    상기 코드워드에 대한 절대 최소 코드 레이트에 기초하여 상기 정보 블록의 상기 정보 블록 사이즈를 선택하는 수단을 더 포함하는, 무선 통신 디바이스.
  24. 제 21 항에 있어서,
    상기 LDPC 코딩을 활용하여 상기 정보 블록을 인코딩하는 수단은,
    상기 정보 블록 사이즈에 기초하여 LDPC 코딩을 위한 적어도 2개의 기본 그래프들로부터 선택된 기본 그래프를 선택하는 수단을 더 포함하는, 무선 통신 디바이스.
  25. 제 24 항에 있어서,
    상기 적어도 2개의 기본 그래프들의 각각은 상기 적어도 2개의 마더 코드 레이트들의 개별 마더 코드 레이트와 연관되는, 무선 통신 디바이스.
  26. 제 19 항에 있어서,
    상기 리던던시 버전은 초기 리던던시 버전 또는 후속 리던던시 버전을 포함하는, 무선 통신 디바이스.
  27. 제 26 항에 있어서,
    상기 초기 리던던시 버전 및 상기 후속 리던던시 버전의 각각은 상기 코딩된 비트들의 상이한 세트들을 포함하는, 무선 통신 디바이스.
  28. 컴퓨터 실행가능 코드를 저장하는 비일시적인 컴퓨터 판독가능 저장 매체로서,
    상기 컴퓨터 실행가능 코드는, 실행될 경우, 프로세서로 하여금
    적어도 2개의 마더 코드 레이트들로부터 선택되는 선택된 마더 코드 레이트에 기초하여 원형 버퍼를 정의하는 단계로서, 상기 원형 버퍼는 고정 길이를 포함하고, 시스터매틱 비트 섹션 및 패리티 비트 섹션을 더 포함하는, 상기 원형 버퍼를 정의하는 단계;
    시스터매틱 비트들 및 패리티 비트들을 포함하는 코드워드를 생성하기 위해 LDPC 코딩을 활용하여 정보 블록을 인코딩하는 단계;
    상기 시스터매틱 비트들을 상기 시스터매틱 비트 섹션에 그리고 상기 패리티 비트들을 상기 패리티 비트 섹션에 삽입하는 단계;
    상기 시스터매틱 비트 섹션에서의 상기 시스터매틱 비트들 및 상기 패리티 비트 섹션에서의 상기 패리티 비트들로부터 상기 코드워드의 리던던시 버전에 포함하기 위한 코딩된 비트들을 선택하는 단계; 및
    상기 코드워드의 상기 리던던시 버전을 무선 에어 인터페이스 상으로 송신하는 단계
    를 수행하게 하는 코드를 포함하는, 비일시적인 컴퓨터 판독가능 저장 매체.
  29. 제 28 항에 있어서,
    실행될 경우, 프로세서로 하여금
    상기 선택된 마더 코드 레이트에 기초하여 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하는 단계를 수행하게 하는 코드를 더 포함하는, 비일시적인 컴퓨터 판독가능 저장 매체.
  30. 제 29 항에 있어서,
    실행될 경우, 프로세서로 하여금
    상기 정보 블록의 정보 블록 사이즈에 기초하여 상기 원형 버퍼의 상기 시스터매틱 비트 섹션 및 상기 패리티 비트 섹션의 개별 사이즈들을 정의하는 단계를 수행하게 하는 코드를 더 포함하는, 비일시적인 컴퓨터 판독가능 저장 매체.
KR1020197023556A 2017-02-13 2018-02-13 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭 KR102652057B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762458495P 2017-02-13 2017-02-13
US62/458,495 2017-02-13
US15/894,197 US10348329B2 (en) 2017-02-13 2018-02-12 Low density parity check (LDPC) circular buffer rate matching
US15/894,197 2018-02-12
PCT/US2018/018034 WO2018148742A1 (en) 2017-02-13 2018-02-13 Low density parity check (ldpc) circular buffer rate matching

Publications (2)

Publication Number Publication Date
KR20190113828A true KR20190113828A (ko) 2019-10-08
KR102652057B1 KR102652057B1 (ko) 2024-03-27

Family

ID=63105487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023556A KR102652057B1 (ko) 2017-02-13 2018-02-13 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭

Country Status (9)

Country Link
US (1) US10348329B2 (ko)
EP (1) EP3580851A1 (ko)
JP (1) JP7211954B2 (ko)
KR (1) KR102652057B1 (ko)
CN (1) CN110249538B (ko)
BR (1) BR112019016626A2 (ko)
SG (1) SG11201905916SA (ko)
TW (1) TWI751284B (ko)
WO (1) WO2018148742A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
CN108400832B (zh) * 2017-02-06 2022-09-09 华为技术有限公司 数据处理方法和通信设备
CN108809509B (zh) * 2017-05-05 2021-01-22 电信科学技术研究院 低密度奇偶校验码的基础图选择方法及装置
CN114679185A (zh) * 2017-08-11 2022-06-28 中兴通讯股份有限公司 数据编码方法及装置
US11973593B2 (en) * 2018-02-23 2024-04-30 Nokia Technologies Oy LDPC codes for 3GPP NR ultra-reliable low-latency communications
WO2020199225A1 (en) * 2019-04-05 2020-10-08 Qualcomm Incorporated Rate matching for different transmission modes
US20220278778A1 (en) * 2019-07-12 2022-09-01 Lg Electronics Inc. Encoding scheme for harq operation
CN112865810A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 编译码方法及装置
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation
KR20230091910A (ko) 2020-10-19 2023-06-23 엑스콤 랩스 인코퍼레이티드 무선 통신 시스템에서의 참조 신호
WO2022093988A1 (en) 2020-10-30 2022-05-05 XCOM Labs, Inc. Clustering and/or rate selection in multiple-input multiple-output communication systems
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120016197A (ko) * 2009-04-14 2012-02-23 지티이 코포레이션 레이트 매칭 방법 및 그 장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633865B1 (en) 1999-12-23 2003-10-14 Pmc-Sierra Limited Multithreaded address resolution system
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6961888B2 (en) 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
CN101006668B (zh) * 2004-06-16 2012-03-21 英飞聂拉股份有限公司 用于任意客户机负荷和格式类型的客户机信号的传送的方法和装置
CN101253704A (zh) * 2005-08-30 2008-08-27 三星电子株式会社 在频分多址系统中传送和接收数据的设备和方法及其系统
KR20070080392A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 저밀도 패러티 검사 부호의 천공 방법
CN101641896A (zh) * 2007-03-27 2010-02-03 高通股份有限公司 基于循环缓冲器的速率匹配
US9686044B2 (en) * 2007-03-27 2017-06-20 Qualcomm Incorporated Rate matching with multiple code block sizes
US8726121B2 (en) * 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
CN101075857B (zh) * 2007-04-29 2010-05-26 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
US8121218B2 (en) * 2007-05-29 2012-02-21 Samsung Electronics Co., Ltd Apparatus and method for mapping symbols to resources in a mobile communication system
WO2008151061A1 (en) * 2007-05-31 2008-12-11 Interdigital Technology Corporation Channel coding and rate matching for lte control channels
CN101325474B (zh) * 2007-06-12 2012-05-09 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
EP2111703B1 (en) * 2007-06-13 2013-01-02 LG Electronics Inc. Method for sub -packet generation with adaptive bit index
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US8189559B2 (en) * 2007-07-23 2012-05-29 Samsung Electronics Co., Ltd. Rate matching for hybrid ARQ operations
US7986741B2 (en) * 2007-09-28 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
US7924763B2 (en) * 2007-12-11 2011-04-12 Motorola Mobility, Inc. Method and appratus for rate matching within a communication system
TWI419481B (zh) * 2009-12-31 2013-12-11 Nat Univ Tsing Hua 低密度奇偶檢查碼編解碼器及其方法
US8566667B2 (en) * 2011-07-29 2013-10-22 Stec, Inc. Low density parity check code decoding system and method
US9753733B2 (en) * 2012-06-15 2017-09-05 Apple Inc. Methods, apparatus, and processors for packing multiple iterations of loop in a loop buffer
US9844036B2 (en) * 2013-01-02 2017-12-12 Lg Electronics Inc. Data transmission method for terminal in a wireless communication system, and terminal using the method
TW201519596A (zh) 2013-07-11 2015-05-16 Interdigital Patent Holdings 智慧HARQ WiFi系統及方法
EP3143713B1 (en) 2014-06-13 2018-08-08 Huawei Technologies Co. Ltd. Transmitter and receiver devices performing repetition before interleaving and puncturing after interleaving and methods thereof
US10541781B2 (en) 2016-01-29 2020-01-21 Intel IP Corporation Rate matching using low-density parity-check codes
US10749631B2 (en) 2016-03-29 2020-08-18 Lg Electronics Inc. Method by which base station and terminal transmit and receive data signal in wireless communication system, and device for supporting same
US10362565B2 (en) 2016-06-29 2019-07-23 Lg Electronics Inc. Method and user equipment for transmitting uplink signal, and method and base station for receiving uplink signal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120016197A (ko) * 2009-04-14 2012-02-23 지티이 코포레이션 레이트 매칭 방법 및 그 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LDPC rate compatible design (3GPP TSG-RAN WG1 NR ad-hoc, January 2017)* *

Also Published As

Publication number Publication date
TW201838344A (zh) 2018-10-16
SG11201905916SA (en) 2019-08-27
EP3580851A1 (en) 2019-12-18
WO2018148742A1 (en) 2018-08-16
US10348329B2 (en) 2019-07-09
BR112019016626A2 (pt) 2020-04-07
TWI751284B (zh) 2022-01-01
CN110249538B (zh) 2023-07-14
KR102652057B1 (ko) 2024-03-27
CN110249538A (zh) 2019-09-17
JP7211954B2 (ja) 2023-01-24
US20180234114A1 (en) 2018-08-16
JP2020507993A (ja) 2020-03-12

Similar Documents

Publication Publication Date Title
KR102652057B1 (ko) 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭
JP6980797B2 (ja) 複数の低密度パリティチェック（ｌｄｐｃ）ベースグラフの設計
JP7050785B2 (ja) 密度進化を用いたポーラー符号構築のためのネスト化構造
JP7102437B2 (ja) ポーラーコードのための効率的インターリーバ設計
US10447303B2 (en) Low-density parity check (LDPC) incremental parity-check matrix rotation
CN111684725B (zh) 用于冗余版本的低密度奇偶校验(ldpc)奇偶校验比特存储
TWI772457B (zh) 用於極化碼的高效交錯器設計

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant