CN112865810A - 编译码方法及装置 - Google Patents

编译码方法及装置 Download PDF

Info

Publication number
CN112865810A
CN112865810A CN201911194568.0A CN201911194568A CN112865810A CN 112865810 A CN112865810 A CN 112865810A CN 201911194568 A CN201911194568 A CN 201911194568A CN 112865810 A CN112865810 A CN 112865810A
Authority
CN
China
Prior art keywords
bits
bit
transmission
information
ldpc matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911194568.0A
Other languages
English (en)
Inventor
林伟
李佳徽
马梦瑶
颜敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201911194568.0A priority Critical patent/CN112865810A/zh
Priority to EP20893271.5A priority patent/EP4047846A4/en
Priority to PCT/CN2020/132388 priority patent/WO2021104480A1/zh
Publication of CN112865810A publication Critical patent/CN112865810A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy

Abstract

本申请提供了编译码方法及装置。该方法中，发送端装置根据第一传输比特的比特数量n1，确定第一低密度奇偶校验矩阵，根据第一低密度奇偶校验矩阵对信息比特进行编码，得到第一传输比特之后，发送第一传输比特。由于第一LDPC矩阵是根据第一传输比特的比特数量确定的，第一传输比特的比特数量不同，第一LDPC矩阵的编码码率也就不一样。发送端装置能够为不同数量的传输比特灵活适配不同的编码码率，提高了数据传输的可靠性，也能够节省数据传输资源。

Description

编译码方法及装置
技术领域
本申请涉及通信技术领域，尤其涉及一种编译码方法及装置。
背景技术
多媒体通信是指在呼叫过程中能提供多种媒体数据(如语音、数据、图像或视频等)的新型通信方式。目前，多媒体数据的编码和传输技术成为当前多媒体通信领域的研究热点。发送端装置通常采用同一编码矩阵对不同的多媒体数据进行编码，得到编码码字之后，向接收端装置传输编码码字。然而，在实际应用中，不同多媒体数据的优先级存在差异。若采用上述编码方式，当编码码率较高时，则优先级高的多媒体数据的传输可靠性无法得到保证；当编码码率较低时，则对于优先级低的多媒体数据来说，也占用较大的传输资源，导致传输资源开销大。
发明内容
本申请提供了一种编译码方法及装置，能够提高数据传输的可靠性，节省传输资源。
为达到上述目的，本申请提供了以下技术方案：
第一方面，本申请实施例提供一种发送端装置，该发送端装置包括处理单元和发送单元；其中，处理单元用于根据第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵；处理单元还用于根据第一LDPC矩阵对信息比特进行编码，得到第一传输比特；发送单元用于发送第一传输比特。
第二方面，本申请实施例提供一种接收端装置，该接收端装置包括处理单元和接收单元。其中，接收单元用于接收第一传输比特；处理单元用于根据所述第一传输比特的比特数量，确定第一低密度奇偶校验LDPC矩阵；处理单元还用于根据所述第一LDPC矩阵对所述第一传输比特进行解码，得到信息比特。
第三方面，本申请实施例提供一种编码方法，该方法包括：发送端装置根据第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵。发送端装置根据第一LDPC矩阵对信息比特进行编码，得到第一传输比特之后，发送端装置发送第一传输比特。
本申请实施例提供的编码方法中，发送端装置根据第一传输比特的比特数量，来确定相应的第一LDPC矩阵。第一传输比特的比特数量不同，相应的，第一LDPC矩阵的编码码率也不一样。也就是说，基于第一传输比特的比特数量即可灵活地确定不同编码码率的第一LDPC矩阵，发送端装置能够为不同比特数量的传输比特灵活适配不同的编码码率。由于第一LDPC矩阵的编码码率是灵活可变的，发送端装置即可灵活地采用不同编码码率的第一LDPC矩阵对信息比特编码。在第一传输比特的比特数量较大的情况下，采用较低编码码率的第一LDPC矩阵对信息比特进行编码，得到第一传输比特，以保证数据传输的可靠性；在第一传输比特的比特数量较小的情况下，采用较高编码码率的第一LDPC矩阵对信息比特进行编码，得到第一传输比特，以节省传输资源。
在一种可能的设计中，第一传输比特的比特数量n1与第一LDPC矩阵的编码码率存在对应关系。发送端装置即可根据第一传输比特的比特数量，来确定第一LDPC矩阵的编码码率。
在一种可能的设计中，第一传输比特的比特数量n1与第一LDPC矩阵的编码码率存在对应关系，包括：若n1小于N1，则第一LDPC矩阵的编码码率为第一编码码率；若n1大于或等于N1，且小于N2，则第一LDPC矩阵的编码码率为第二编码码率；若n1大于或等于N2，且小于N3，则第一LDPC矩阵的编码码率为第三编码码率；若n1大于或等于N3，则第一LDPC矩阵的编码码率为第四编码码率；其中，N1小于N2，N2小于N3；第一编码码率大于第二编码码率，第二编码码率大于第三编码码率，第三编码码率大于第四编码码率。也就是说，第一传输比特的比特数量越大，对应的编码码率越低。第一传输比特的比特数量越小，对应的编码码率越高。发送端装置能够灵活地选择不同编码码率的第一LDPC矩阵。在第一传输比特的比特数量较大的情况下，采用编码码率较低的第一LDPC矩阵对信息比特编码，得到第一传输比特，也就能够保证数据传输可靠性。在第一传输比特的比特数量较小的情况下，采用编码码率较高的第一LDPC矩阵对信息比特编码，得到第一传输比特，以省传输资源。
在一种可能的设计中，发送端装置根据第一LDPC矩阵对信息比特进行编码，得到第一传输比特，包括：发送端装置根据第一LDPC矩阵对信息比特进行编码，得到第一码字,第一码字包括信息比特和m个校验比特；发送端装置根据第一传输比特的比特数量n1，从第一码字中确定第一传输比特。也就是说，第一传输比特是根据第一传输比特的比特数量从第一码字中确定的。第一传输比特是第一码字中的不同比特。第一传输比特的比特数量不同，第一传输比特也不一样。若第一传输比特的比特数量较大，则第一传输比特包括较多的校验比特，或者包括较多的校验比特和较多的信息比特，以保障数据传输可靠性。若第一传输比特的比特数量较小，则第一传输比特包括较少的校验比特，或者包括较少的校验比特和较少的信息比特，以节省传输资源。
在一种可能的设计中，第一传输比特包括m个校验比特中的部分比特，或包括m个校验比特，或包括m个校验比特和信息比特中的部分比特，或包括第一码字；或第一传输比特的比特数量为零。也就是说，第一传输比特包括第一码字中的不同比特。第一传输比特的比特数量越大，第一传输比特所包含的校验比特的比特数量越多，或者，第一传输比特包含的信息比特的比特数量越多，使得传输可靠性得到保障。
在一种可能的设计中，若n1小于N0，则第一传输比特包括m个校验比特中的前n1个比特；若n1大于或等于N0，且小于N1，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特；若n1大于或等于N1，且小于N2，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特；若n1大于或等于N2，且小于N3，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特；若n1大于或等于N3，且小于或等于N4，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特；若n1大于N4，则第一传输比特包括信息比特和m个校验比特。
在一种可能的设计中，N0为324；N1为468；N2为648；N3为972；N4为1932。
在一种可能的设计中，若n1小于N0，则第一LDPC矩阵的编码码率为5/6；
若n1大于或等于N0，且小于N1，则第一LDPC矩阵的编码码率为5/6；
若n1大于或等于N1，且小于N2，则第一LDPC矩阵的编码码率为3/4；
若n1大于或等于N2，且小于N3，则第一LDPC矩阵的编码码率为2/3；
若n1大于或等于N3，且小于或等于N4，则第一LDPC矩阵的编码码率为1/2；
若n1大于N4，则第一LDPC矩阵的编码码率为1/2。发送端装置能够采用无线局域网(wireless local area networks，WLAN)协议中的LDPC矩阵，对信息比特进行编码。也就是说，本申请实施例提供的编码方法复用已有的WLAN LDPC码，可适用于WLAN的LDPC编译器架构，兼容性好。
在一种可能的设计中，第一传输比特的比特数量n1是根据信息比特的优先级确定的数值，信息比特是对原始信息进行分层得到的N层比特序列中的一层比特序列。也就是说，信息比特的优先级不同，对应的第一传输比特的比特数量也就不一样。若信息比特的优先级较高，则第一传输比特的比特数量较大，以保障传输可靠性。若信息比特的优先级较低，则第一传输比特的比特数量较小，以节省传输资源。按照信息比特的优先级，将原始信息中的比特划分到不同的层，使得分布于不同层的比特具有不同的优先级，为一层比特序列配置第一传输比特的比特数量。发送端装置基于该第一传输比特的比特数量，对该层的比特序列进行编码处理，提高处理效率。
在一种可能的设计中，原始信息包括多个比特；分层包括：根据原始信息中的比特的优先级，将多个比特划分为N层比特序列。对于原始信息中的多个比特，将具有相同优先级的比特划分为一个比特序列，进而对具有相同比特优先级的比特序列进行处理，提高处理效率。
第四方面，本申请实施例提供一种译码方法，该方法包括：接收端装置接收第一传输比特，再根据第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵。接收端装置根据第一LDPC矩阵对第一传输比特进行解码，得到信息比特。
本申请实施例提供的译码方法中，接收端装置根据第一传输比特的比特数量，来确定相应的第一LDPC矩阵。第一传输比特的比特数量不同，相应的，第一LDPC矩阵也不一样，也就能够灵活适配不同的编码码率。由于第一LDPC矩阵的编码码率是灵活可变的，接收端装置即可灵活地采用不同编码码率的第一LDPC矩阵对第一传输比特解码，提高编码灵活性。在第一传输比特的比特数量较大的情况下，采用较低编码码率的第一LDPC矩阵对第一传输比特解码，获得的信息比特的准确性高，也就保障数据传输的可靠性；在第一传输比特的比特数量较小的情况下，采用较高编码码率的第一LDPC矩阵对第一传输比特解码，得到信息比特，从而节省传输资源。
在一种可能的设计中，第一传输比特的比特数量n1与第一LDPC矩阵的编码码率存在对应关系。接收端装置即可根据第一传输比特的比特数量，确定第一LDPC矩阵的编码码率，以对第一传输比特进行解码。
在一种可能的设计中，第一传输比特的比特数量n1与第一LDPC矩阵的编码码率存在对应关系，包括：若n1小于N1，则第一LDPC矩阵的编码码率为第一编码码率；若n1大于或等于N1，且小于N2，则第一LDPC矩阵的编码码率为第二编码码率；若n1大于或等于N2，且小于N3，则第一LDPC矩阵的编码码率为第三编码码率；若n1大于或等于N3，则第一LDPC矩阵的编码码率为第四编码码率；其中，N1小于N2，N2小于N3；第一编码码率大于第二编码码率，第二编码码率大于第三编码码率，第三编码码率大于第四编码码率。也就是说，第一传输比特的比特数量越大，对应的编码码率越低。第一传输比特的比特数量越小，对应的编码码率越高。接收端装置也能够灵活地选择不同编码码率的第一LDPC矩阵。在第一传输比特的比特数量较大的情况下，采用编码码率较低的第一LDPC矩阵对第一传输比特解码，得到信息比特，也就能够保证数据传输可靠性。在第一传输比特的比特数量较小的情况下，采用编码码率较高的第一LDPC矩阵对第一传输比特解码，得到信息比特，以省传输资源。
在一种可能的设计中，接收端装置根据第一LDPC矩阵对第一传输比特进行解码，得到信息比特，包括：接收端装置根据第一传输比特和与第一传输比特的比特数量n1相对应的第一低密度奇偶校验LDPC矩阵，得到第一码字。其中，第一码字包括第一传输比特和其他比特，其他比特包括其他信息比特和其他校验比特；其他比特中的其他信息比特的LLR值为第一LLR值，其他比特中的其他校验比特的LLR值为0；接收端装置采用第一LDPC矩阵对第一码字进行译码，得到信息比特。接收端装置能够根据第一传输比特的比特数量，采用不同编码码率的第一LDPC矩阵对第一传输比特进行不同的处理，以得到相应的信息比特。
在一种可能的设计中，第一LLR值是根据信息比特中0或1的占比信息所确定的数值。接收端装置能够根据第一LLR值，来确定第一传输比特中未包含的信息比特，以准确地确定第一码字。
第五方面，本申请实施例提供一种发送端装置，该发送端装置包括处理单元和发送单元；其中，处理单元用于获取信息比特以及获取第二传输比特的比特数量；处理单元还用于根据第二传输比特的比特数量，对信息比特进行处理，得到第二传输比特；发送单元用于发送第二传输比特。
在一种可能的设计中，若n2小于N0，则处理单元用于根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：处理单元用于采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；处理单元用于确定第二传输比特为第一校验比特中的前n2个校验比特；
若n2大于或等于N0，且小于或等于N5，则处理单元用于根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：处理单元用于采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；处理单元用于采用低密度生成矩阵LDGM对第一码字进行编码，得到第二码字，第二码字包括第二校验比特；处理单元用于确定第二传输比特包括第一校验比特和第二校验比特，第一校验比特和第二校验比特的比特数量之和为n2；
若n2大于N5，则处理单元用于根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：处理单元用于采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；处理单元用于采用低密度生成矩阵LDGM对第一码字进行编码，得到第二码字，第二码字包括第二校验比特；处理单元用于确定第二传输比特包括信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特。
在一种可能的设计中，第二传输比特的比特数量n2是根据信息比特的优先级确定的数值，信息比特是对原始信息进行分层得到的N层比特序列中的一层比特序列。
在一种可能的设计中，原始信息包括多个比特；分层包括：所述处理单元用于根据原始信息中的比特的优先级，将多个比特划分为N层比特序列。
第六方面，本申请实施例提供一种接收端装置，该接收端装置包括处理单元和接收单元。其中，接收单元用于接收第二传输比特；处理单元用于根据第二传输比特的比特数量n2，对第二传输比特进行处理，得到信息比特。
在一种可能的设计中，若n2小于N0,则第二传输比特为第一校验比特中的前n2个校验比特；若n2大于或等于N0，且小于或等于N5,则第二传输比特包括第一校验比特和第二校验比特；若n2大于N5，则第二传输比特包括：信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特；其中，第一校验比特为基于编码码率为5/6的LDPC矩阵对信息比特进行编码得到的，第二校验比特为基于LDGM矩阵对信息比特和第一校验比特进行编码得到的。
在一种可能的设计中，处理单元用于根据第二传输比特的比特数量n2，对第二传输比特进行处理，得到信息比特，包括：处理单元用于根据第二传输比特的比特数量n2，确定码字，码字包括第二传输比特和其他比特，其他比特中的信息比特的LLR值为第二LLR值，其他比特中的校验比特的LLR值为0；处理单元用于对码字进行译码，得到信息比特。
在一种可能的设计中，若n2小于N0,码字包括信息比特和第一校验比特，则处理单元用于对码字进行译码，得到信息比特，包括：处理单元用于采用编码码率为5/6的LDPC矩阵对码字进行译码，得到信息比特；
若n2大于或等于N0，码字包括信息比特、第一校验比特和第二校验比特，则处理单元用于对码字进行译码，得到信息比特，包括：处理单元用于采用LDGM矩阵对码字进行译码，得到第一码字；第一码字包括信息比特和第一校验比特；处理单元用于采用码率为5/6的LDPC矩阵对第一码字进行译码，得到信息比特。
在一种可能的设计中，第二LLR是根据信息比特中0或1的占比信息所确定的数值。
第七方面，本申请实施例提供一种编码方法，该方法包括：发送端装置获取信息比特以及获取第二传输比特的比特数量n2，发送端装置根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特。之后，发送端装置发送第二传输比特。
本申请实施例提供的编码方法中，第二传输比特的比特数量不同，相应的，对信息比特的处理过程也不一样。也就是说，基于第二传输比特的比特数量接收端装置即可采用不同的编码码率处理信息比特，发送端装置能够灵活地适配不同的编码码率。发送端装置根据第二传输比特的比特数量，对信息比特进行相应的处理，得到相应比特数量的第二传输比特。在第二传输比特的比特数量较大的情况下，采用较低编码码率的矩阵对信息比特进行编码，得到第二传输比特，以保证数据传输的可靠性；在第二传输比特的比特数量较小的情况下，采用较高编码码率的矩阵对信息比特进行编码，得到第二传输比特，以节省传输资源。
在一种可能的设计中，若n2小于N0，则发送端装置根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：发送端装置采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；发送端装置确定第二传输比特为第一校验比特中的前n2个校验比特。
若n2大于或等于N0，且小于或等于N5，则发送端装置根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：发送端装置采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；发送端装置采用低密度生成矩阵LDGM对第一码字进行编码，得到第二码字，第二码字包括第二校验比特；发送端装置确定第二传输比特包括第一校验比特和第二校验比特，第一校验比特和第二校验比特的比特数量之和为n2。
若n2大于N5，则发送端装置根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：发送端装置采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；发送端装置采用低密度生成矩阵LDGM对第一码字进行编码，得到第二码字，第二码字包括第二校验比特；发送端装置确定第二传输比特包括信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特。
第二传输比特的比特数量不同，对信息比特进行处理的过程也不一样。第二传输比特的比特数量越大，对信息比特编码后的码字所对应的编码码率越低，以保证数据传输可靠性。第二传输比特的比特数量越小，对信息比特编码后的码字所对应的编码码率越高，以节省传输资源。
在一种可能的设计中，第二传输比特的比特数量n2是根据信息比特的优先级确定的数值，信息比特是对原始信息进行分层得到的N层比特序列中的一层比特序列。信息比特的优先级不同，对应的第二传输比特的比特数量也就不一样。若信息比特的优先级较高，则第二传输比特的比特数量较大，以保障传输可靠性。若信息比特的优先级较低，则第二传输比特的比特数量较小，以节省传输资源。按照信息比特的优先级，将原始信息中的比特划分到不同的层，使得分布于不同层的比特具有不同的优先级，为一层比特序列配置第二传输比特的比特数量。发送端装置基于该第二传输比特的比特数量，对该层的比特序列进行编码处理，提高处理效率。
在一种可能的设计中，原始信息包括多个比特；分层包括：根据原始信息中的比特的优先级，将多个比特划分为N层比特序列。对于原始信息中的多个比特，将具有相同优先级的比特划分为一个比特序列，进而对具有相同比特优先级的比特序列进行处理，提高处理效率。
第八方面，本申请实施例提供一种译码方法，该方法包括：接收端装置接收第二传输比特，根据第二传输比特的比特数量n2，对第二传输比特进行处理，得到信息比特。
本申请实施例提供的译码方法中，第二传输比特的比特数量不同，相应的，对信息比特的处理过程也不一样。也就是说，基于第二传输比特的比特数量接收端装置即可采用不同的编码码率处理第二传输比特，以使得接收端装置能够灵活地适配不同的编码码率。接收端装置根据第二传输比特的比特数量，对第二传输比特进行相应的处理，得到相应的信息比特。在第二传输比特的比特数量较大的情况下，采用较低编码码率的矩阵对第二传输比特解码，获得的信息比特的准确性越高，也就使得数据传输的可靠性得到保障；在第二传输比特的比特数量较小的情况下，采用较高编码码率的矩阵对第二传输比特解码，得到信息比特，以节省传输资源。
在一种可能的设计中，若n2小于N0,则第二传输比特为第一校验比特中的前n2个校验比特；若n2大于或等于N0，且小于或等于N5,则第二传输比特包括第一校验比特和第二校验比特；若n2大于N5，则第二传输比特包括：信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特；其中，第一校验比特为基于编码码率为5/6的LDPC矩阵对信息比特进行编码得到的，第二校验比特为基于LDGM矩阵对信息比特和第一校验比特进行编码得到的。
第二传输比特的比特数量越大，第二传输比特所包含的校验比特的比特数量越多，或者，第二传输比特包含的校验比特和信息比特的比特数量越多，使得传输可靠性得到保障。第二传输比特的比特数量越小，第二传输比特所包含的校验比特的比特数量越少，或者，第二传输比特包含的校验比特和信息比特的比特数量越少，占用的传输资源少。
在一种可能的设计中，接收端装置根据第二传输比特的比特数量n2，对第二传输比特进行处理，得到信息比特，包括：接收端装置根据第二传输比特的比特数量n2，确定码字，码字包括第二传输比特和其他比特，其他比特中的信息比特的LLR值为第二LLR值，其他比特中的校验比特的LLR值为0；接收端装置对码字进行译码，得到信息比特。接收端装置根据第二传输比特的数量，对第二传输比特进行相应的译码处理，得到相应的信息比特。
在一种可能的设计中，若n2小于N0,码字包括信息比特和第一校验比特，则接收端装置对码字进行译码，得到信息比特，包括：接收端装置采用编码码率为5/6的LDPC矩阵对码字进行译码，得到信息比特；
若n2大于或等于N0，码字包括信息比特、第一校验比特和第二校验比特，则接收端装置对码字进行译码，得到信息比特，包括：接收端装置采用LDGM矩阵对码字进行译码，得到第一码字；第一码字包括信息比特和第一校验比特。接收端装置采用码率为5/6的LDPC矩阵对第一码字进行译码，得到信息比特。
第二传输比特的比特数量不同，接收端装置对第二传输比特进行不同的处理，以得到信息比特。
在一种可能的设计中，第二LLR是根据信息比特中0或1的占比信息所确定的数值。接收端装置能够根据第二LLR值，来确定第二传输比特中未包含的信息比特。
第九方面，本申请实施例提供一种发送端装置，包括处理器和接口电路，处理器用于通过接口电路与其它装置通信，并执行以上第三方面提供的编码方法，或者，执行上述第七方面提供的编码方法。该处理器包括一个或多个。
第十方面，本申请实施例提供一种发送端装置，包括处理器，用于与存储器耦合，用于调用存储器中存储的程序，以执行第三方面提供的编码方法，或者，执行上述第七方面提供的编码方法。该存储器可以位于该发送端装置之内，也可以位于该发送端装置之外。且该处理器包括一个或多个。
第十一方面，本申请实施例提供一种发送端装置，包括至少一个处理器和至少一个存储器，所述至少一个处理器用于执行以上第三方面提供的编码方法，或者，执行上述第七方面提供的编码方法。
第十二方面，本申请实施例提供一种接收端装置，包括处理器和接口电路，处理器用于通过接口电路与其它装置通信，并执行以上第四方面提供的译码方法，或者，执行上述第八方面提供的译码方法。该处理器包括一个或多个。
第十三方面，本申请实施例提供一种接收端装置，包括处理器，用于与存储器耦合，用于调用存储器中存储的程序，以执行第四方面提供的译码方法，或者，执行上述第八方面提供的译码方法。该存储器可以位于该接收端装置之内，也可以位于该接收端装置之外。且该处理器包括一个或多个。
第十四方面，本申请实施例提供一种接收端装置，包括至少一个处理器和至少一个存储器，所述至少一个处理器用于执行以上第四方面提供的译码方法，或者，执行上述第八方面提供的译码方法。
第十五方面，本申请实施例提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机可以执行上述第三方面或第七方面中任一项的编码方法，或执行上述第四方面或第八方面中任一项的译码方法。
第十六方面，本申请实施例提供一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机可以执行上述第三方面或第七方面中任一项的编码方法，或执行上述第四方面或第八方面中任一项的译码方法。
第十七方面，本申请实施例提供一种电路系统，电路系统包括处理电路，处理电路被配置为执行如上述第三方面或第七方面中任一项的编码方法，或执行上述第四方面或第八方面中任一项的译码方法。
第十八方面，本申请实施例提供一种芯片，芯片包括处理器，处理器和存储器耦合，存储器存储有程序指令，当存储器存储的程序指令被处理器执行时实现上述第三方面或第七方面中任一项的编码方法，或执行上述第四方面或第八方面中任一项的译码方法。
第十九方面，本申请实施例提供一种通信系统，通信系统包括上述各个方面中任一方面中的发送端装置和任一方面中的接收端装置。
附图说明
图1为相关技术中提供的一种低密度奇偶校验码的Tanner图；
图2为相关技术中提供的LDPC码的校验矩阵；
图3为相关技术中提供的一种发送端装置和接收端装置处理数据的流程示意图；
图4为相关技术中提供的另一种发送端装置和接收端装置处理数据的流程示意图；
图5为本申请实施例提供的一种网络架构图；
图6为本申请实施例提供的一种编译码方法的流程示意图；
图7为本申请实施例提供的一种图像分割的示意图；
图8为本申请实施例提供的再一种编译码方法的流程示意图；
图9(a)为本申请实施例提供的一种第一传输比特的分布示意图；
图9(b)为本申请实施例提供的又一种第一传输比特的分布示意图；
图10为本申请实施例提供的又一种编译码方法的流程示意图；
图11为本申请实施例提供的一种第二传输比特的分布示意图；
图12(a)为本申请实施例提供的一种低密度生成矩阵的示意图；
图12(b)为本申请实施例提供的又一种低密度生成矩阵的示意图；
图12(c)为本申请实施例提供的再一种低密度生成矩阵的示意图；
图13为本申请实施例提供的一种低密度生成矩阵的示意图；
图14为本申请实施例提供的再一种第二传输比特的分布示意图；
图15为本申请实施例提供的又一种低密度生成矩阵的示意图；
图16为本申请实施例提供的又一种第二传输比特的分布示意图；
图17为本申请实施例提供的又一种编译码方法的流程示意图；
图18为本申请实施例提供的一种性能比较图；
图19为本申请实施例提供的一种发送端装置的组成示意图；
图20为本申请实施例提供的一种接收端装置的组成示意图；
图21为本申请实施例提供的一种通信装置的硬件结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
为了使得本申请更加的清楚，首先对本申请提到的部分概念和处理流程作简单介绍。
1、信源编码
信源编码是一种以提高通信有效性为目的而对信源进行的变换，或者说为了减少或消除信源冗余度而进行的信源变换。具体说，就是针对信源的统计特性来寻找某种方法，把信源变换为最短的比特序列，使后者的各比特所载荷的平均信息量最大，同时又能保证无失真地恢复原来的信源。信源编码的主要指标是编码效率。
信源编码的逆过程为信源解码，信源解码即将信源解码前的信号还原得到信源的过程。
2、信道编码
信道编码也叫差错控制编码，就是在发送端装置对信息比特(例如，图2中的信源编码后的比特)添加冗余比特，这些冗余比特是和信息比特相关的。信道编码后的信号依次包括信息比特和冗余比特。
信道编码的逆过程为信道解码，信道解码即接收端装置根据冗余比特与信息比特的相关性来检测和纠正传输过程产生的差错，还原出信息比特，从而对抗传输过程的干扰，提高数据传输的可靠性。
3、编码码率(coding rate)
编码码率是指编码之前的比特(即信息比特)在编码之后的比特中的占比。一个比特序列，若采用编码码率越低的编码方式进行编码，则编码之后的比特序列中的冗余比特越多，数据传输的可靠性越高。编码码率可以记为R。
4、编码码长
编码码长是指编码之后的比特序列中的比特数。在信息比特数固定的情况下，若采用编码码长越长的编码方式进行编码，则编码之后的比特序列中的冗余比特越多，数据传输的可靠性越高。
5、低密度奇偶校验(low-density parity-check，LDPC)码
LDPC码是一种信道编码。LDPC码是电气电子工程师学会(the institute ofelectrical and electronics engineers，IEEE)802.11n/ac/ax等低频短距无线局域网(wireless local area networks，WLAN)通信系统的标准信道编码方案，在大于或等于40MHz带宽的情况下，LDPC码成为必选信道编码方案。
LDPC码一般采用校验矩阵或Tanner图表示。LDPC码的校验矩阵是一种稀疏矩阵，即矩阵中非零元素的个数远远小于零元素的个数。LDPC码的校验矩阵和Tanner图一一对应。Tanner图包括变量节点和校验节点。其中，变量节点代表码字符号，校验节点代表校验约束关系。LDPC码的校验矩阵记为H。示例性的，LDPC码的校验矩阵H如下：
Figure BDA0002294369350000091
该LDPC码的校验矩阵H对应的Tanner图如图1所示。在图1中，V1、V2、V3、V4、V5、V6、V7和V8均为变量节点，以圆形节点表示。C1、C2、C3和C4均为校验节点，以方形节点表示。
在IEEE802.11ac/ax标准中，所采用的LDPC码为准循环LDPC码(quasi cycliclow-density parity-check，QC-LDPC)。QC-LDPC码的校验矩阵的结构独特，较好地解决了LDPC码的编码复杂度问题。在IEEE802.11ac中，LDPC码的校验矩阵支持的编码码长为1944、编码码率为5/6。
示例性的，参见图2，图2示出了四种LDPC码的校验矩阵，四种LDPC码的校验矩阵所支持的编码码长为1944。采用四种LDPC码的校验矩阵所得到不同的码字，码字的编码码率、信息比特长度和校验比特长度如下：
编码码率R＝1/2、信息比特长度为972、校验比特长度为972；
编码码率R＝2/3、信息比特长度为1296、校验比特长度为648；
编码码率R＝3/4、信息比特长度为1458、校验比特长度为486；
编码码率R＝5/6、信息比特长度为1620、校验比特长度为324。
猛禽式低密度奇偶校验(raptor like low-density parity-check，RL-LDPC)码属于一种LDPC码，其编码码率低于1/2。
6、对数似然比(likelihood rate，LLR)
一个比特的对数似然比是指该比特为1的概率和该比特为0的概率的比值取自然对数。若将该比特为1的概率记为p(1)，将该比特为0的概率记为p(0)，则该比特的对数似然比为ln[p(1)/p(0)]。
7、数据发送和接收的一般流程
参见图3，在数据发送和接收过程中，发送端装置将对信源进行信源编码、信道编码、星座调制和资源映射后，得到待传输的信号，向接收端装置发送该信号。该信号在发送端装置和接收端装置之间的信道上传输时，可能会受到噪声的干扰。接收端装置接收到该信号后，对该信号进行资源解映射、星座解调、信道解码和信源解码后，得到信宿(即还原出的信源)。
图3中仅仅示出了数据发送和接收过程中的部分步骤，在实际实现时，还可以有其他的步骤，本申请实施例对此不作限制。
以视频数据的传输为例，目前常见的信源(例如，视频数据)编码方法包括以下五种。其中，第一种和第二种为数模混合进行视频编码的方法，第三种和第四种为纯数字的视频编码的方法，第五种为联合信源传输的无线传输方法。
第一种：软播(SoftCast)
SoftCast的处理过程包括：将图片进行离散余弦变换(discrete cosinetransform，DCT)变换、功率分配、白化、资源映射发送出去，接收端装置对接收到的信号进行线性的最小均方估计(linear least square estimate，LLSE)解码、DCT逆变换得到图片。
第二种：Amimon’s联合信源信道编码(joint source and channel coding，JSCC)
Amimon’s JSCC的处理过程包括：将图片进行分层，得到粗信息层和精细信息层的信息，对各层信息直接进行星座调制、资源映射，并将映射到传输资源上的信号发送出去。
在第一种方法和第二种方法中，均未使用信道编码，信息直接在信道上传，受噪声的影响很大，尤其是在低信噪比(signal-to-noise ratio，SNR)的时候，接收端装置接收的信号会很差，视频的视觉质量无法满足实际需求。
第三种：高级电视系统委员会(advanced television systems committee，ATSC)的层分复用(layered division multiplexing，LDM)和可扩展的高效视频编码(scalablehigh-efficiency video coding，SHVC)，可以简称为ATSC’s LDM&SHVC
ATSC’s LDM&SHVC的处理过程包括：根据采样点将图片进行分层(分为基础层和增强层)，并对每层进行信道编码和星座调制，将星座调制后的信息进行整合，并映射在传输资源上发送。
ATSC’s LDM&SHVC进行信道编码时，信道编码码率是固定不变的。另外，ATSC’sLDM&SHVC中只将图片分为两层，适应信道的能力十分有限。
第四种：柔性播(FlexCast)
FlexCast的处理过程包括：将图片进行DCT变换、二进制转换、无速率编码、资源映射发送出去。其中，无速率编码后的信号中仅包括冗余比特。无速率编码适用于二进制擦除信道(binary erasure channel,BEC)，在加性高斯白噪声(additive white gaussiannoise，AWGN)下的工作性能较差。第五种：联合信源传输的无线传输方法
参见图4，该方法的处理过程包括：发送端装置根据信源(如视频数据、指令等)中信息比特的优先级(例如，重要性)，进行分层。分层后的控制信息(如分层位宽信息)通过控制信号通道传输。控制信息经过信道编码、二进制相移键控(binary phase shift keying，BPSK)调制和资源映射处理。其中，BPSK的起始相位为π/2。分层后的数据信息(即信息比特)通过数据信号通道传输。不同优先级的数据信息分布于N层比特平面，对不同的比特平面的数据信息分别进行无速率编码，将编码后的信息通过比特流拼接、符号调制、符号序列拼接和资源映射，将信号映射到资源块上，再进行块(block)组装(如加入前导码(premble)、解调导频参考信号等)之后，发送出去。
其中，分层位宽信息包括各比特平面的传输比特的比特数量、信源编码前比特位取0的概率与比特位取1的概率，以及编码相关的信息。N为大于1的整数。控制信息和数据信息独立进行编码和调制。控制信息采用低编码码率(如1/2)的编码方式和低阶调制方式(如BPSK)。数据信息中优先级高的信息比特采用中低等码率(如3/4)，优先级低的信息比特采用高、中等编码码率(如7/8)，分别通过N个独立的编码器。
接收端装置对接收到的信号进行同步、信道估计与均衡处理，然后通过解资源映射得到控制信息和数据信息。控制信息通过解调、信道解码，得到分层位宽信息。数据信息通过符号序列拆分、解调、比特流拆分等得到各层的到软信息，然后通过信道解码得到比特位取0的概率或比特位取1的概率，最后根据此概率做信息合并，恢复出原始信源信息，即得到目标信息。其中，软信息为数据信息中的每个比特对应的对数似然比。然而，信道编码仍采用无速率编码，信道编码性能较差。并且，无速率编码无法适用于现有的LDPC编译码架构。
有鉴于此，本申请实施例提供了一种编译码方法，本申请实施例提供的编译码方法所适用的通信系统包括发送端装置和接收端装置。发送端装置为支持无线通信的装置或芯片，例如支持802.11系列协议的装置或芯片，或支持蜂窝通信的装置或芯片，发送端装置可以为网络设备或终端，或终端中的芯片或网络设备中的芯片等。发送端装置也可以描述为发端装置或发送装置。接收端装置为支持无线通信的装置或芯片，例如支持802.11系列协议的装置或芯片或支持蜂窝通信的装置或芯片，接收端装置可以为网络设备，或终端，或终端中的芯片或网络设备中的芯片等。接收端装置也可以描述为收端装置或接收装置。另外，发送端装置和接收端装置可以为通信系统中的两个装置，如发送端装置可以为通信系统中的第一装置，接收端装置可以为通信系统中的第二装置，第一装置和第二装置之间能够进行数据交互。网络设备可以为通信服务器、路由器、交换机、网桥等通信实体，宏基站，微基站，中继站，无线局域网接入点等。终端可以为手机，平板电脑，智能家居设备，物联网节点，车联网设备，或增强现实(augmented reality，AR)/虚拟现实(virtual reality，VR)设备等。
图5示出了一种适用本申请编译码方法的无线局域网通信系统。网络设备可以为无线局域网通信系统中的接入点(access point，AP)，终端可以为无线局域网通信系统中的站点(station，STA)。参见图5，该无线局域网的系统架构包括至少一个AP和至少一个站点(station，STA)。该AP是为站点提供服务的网元，其可为支持802.11系列协议的接入点，该站点STA可以为支持802.11系列协议的站点。802.11系列协议可以包括极高吞吐率(extremely high throughput，EHT)，或IEEE 802.11be。
本申请实施例描述的网络架构以及业务场景是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定。本领域普通技术人员可知，随着网络架构的演变和新业务场景的出现，本申请实施例提供的技术方案对于类似的技术问题同样适用。
下面对本申请实施例提供的编译码方法进行具体阐述。
本申请实施例提供一种编译码方法。参见图6，该编码方法包括如下步骤：
S600、发送端装置获取信息比特，以及第一传输比特的比特数量n1。
其中，信息比特是对原始信息进行分层得到的N层比特序列中的一层比特序列。这里，原始信息为至少一个比特序列。N为大于1的整数。示例性的，“发送端装置获取信息特比”的过程包括步骤一至步骤三：
步骤一、发送端装置获取原始信息。
例如，参见图7，一帧图像的像素为1920×1080，一个块的像素为8×8。以块为单位对该帧图像进行分割，得到135×240个块。在图7中，一个方格表示一个块。对一个块中各个像素进行(discrete cosine transform，DCT)变换，或小波变换。以DCT变换为例，对各个块中各像素进行DCT变换，得到相应的DCT系数。对各个DCT系数进行量化，得到相应的DCT量化系数。再采用八个比特表示DCT量化系数，即可得到量化处理后的比特序列(包括多个比特)，即原始信息。其中，DCT系数是实数，DCT量化系数是整数。
步骤二、发送端装置对原始信息进行分层，得到N层比特序列。
其中，分层处理技术可以是比特平面分层技术，也可以通过信源编码(如可扩展的视频编码(scalable video coding，SVC)、基于图块的306度分层(Tile-based 360°))等视频编码技术或者其他方式将原始信息进行分层，使得比特序列的中各个比特分布于不同的比特平面，也就得到了分布于N层比特平面的比特序列。
这里，发送端装置根据原始信息中的比特的优先级，将原始信息中的多个比特划分为N层比特序列。例如，以15组DCT块为单位，对原始信息中的比特序列划分为八个层，分布于每层的比特数量为960，或960的整数倍。
步骤三、发送端装置将N层比特序列中的任一层比特序列作为信息比特。
发送端装置即可获取待编码的信息比特。当然，发送端装置还可以通过其他方式获取待编码的信息比特。
可选的，第一传输比特的比特数量n1是根据上述信息比特的优先级确定的。分布于不同比特平面的第一传输比特的优先级不同，所配置的第一传输比特的比特数量也不一样。优先级越高的比特平面，所配置的第一传输比特的比特数量越大，以确保数据的可靠性传输。
以视频传输为例，由于优先级高的信息比特对于恢复视频数据更加关键，接收端装置能准确接收这部分信息，基本的画面质量和观赏感就能保证。不管信噪比(signal-to-noise ratio，SNR)高低，优先级高的信息比特对应的是视频数据中的关键信息，因为有更可靠的信道编码方式，不论信道质量是否好，均可以很好的恢复出这部分信息。优先级低的信息比特是人眼不敏感的信息，当信道质量较好、SNR较高时，接收端装置可以较高质量地恢复出这部分信息，增加图像质量。当信道质量较差、SNR较低时，接收端装置若恢复不出这部分信息，也不会太大的影响图像质量。因此，对于优先级越高的信息比特，所对应的第一传输比特的比特数量越大，采用的编码码率越高，以提高数据传输可靠性。对于优先级越低的信息比特，所对应的第一传输比特的比特数量越小，采用的编码码率越低，避免浪费传输资源。另外，在视频数据传输过程中，若视频速率与信道容量不匹配，信道噪声比预测值大时，重建视频时失真将非常大，信道噪声比预测值小时，重建视频时的失真也不会降低，这种现象可以称为悬崖效应。若为不同优先级的信息比特配置不同比特数量的第一传输比特，使得不同优先级的信息比特有较强的适应信道的能力，以避免悬崖效应，减少重传和反馈所需要的时延，为视频低时延传输要求提供了保证。
S601、发送端装置根据第一传输比特的比特数量n1，确定第一LDPC矩阵。
其中，第一LDPC矩阵对应的码长固定，也就是说，该第一LDPC矩阵的列数固定。第一传输比特的比特数量n1与第一LDPC矩阵的编码码率存在对应关系。第一传输比特的比特数量n1越大，第一LDPC矩阵的编码码率越低。例如：
若n1∈[N0，N1)或n1∈[0，N0)，则第一LDPC矩阵的编码码率为第一编码码率；
若n1∈[N1，N2)，则第一LDPC矩阵的编码码率为第二编码码率；
若n1∈[N2，N3)，则第一LDPC矩阵的编码码率为第三编码码率；
若n1∈[N3，N4]或n1＞N4，则第一LDPC矩阵的编码码率为第四编码码率。
其中，第一编码码率大于第二编码码率，第二编码码率大于第三编码码率，第三编码码率大于第四编码码率。N0＜N1＜N2＜N3＜N4。
发送端装置即可根据第一传输比特的比特数量，确定第一LDPC矩阵的编码码率，以对信息比特进行编码。现有技术中，采用同一编码码率的LDPC矩阵，对信息比特进行编码，导致数据传输可靠性差，传输资源开销大。而本申请实施例中，发送端装置根据第一传输比特的比特数量，来选择不同编码码率的第一LDPC矩阵，对信息比特进行编码。待传输的信息比特不同，所对应的第一传输比特的比特数量也就不一样，进而，选择的第一LDPC矩阵的编码码率也不同。优先级越高的信息比特，所选择的第一LDPC矩阵的编码码率越低，使得数据传输可靠性得到保障。优先级越低的信息比特，所选择的第一LDPC矩阵的编码码率越高，也就降低了数据传输的资源开销。
在实际应用过程中，采用第一LDPC矩阵对信息比特编码后的码字的码长包括三种，即648,1296和1944。以视频传输为例，视频传输多为长包，多采用支持编码码长为1944的第一LDPC矩阵，也就是说，该第一LDPC矩阵的列数为1944。以码长为1944为例，N0＝324，N1＝468，N2＝648，N3＝972，N4＝1932。第一编码码率为5/6，第二编码码率为3/4，第三编码码率为2/3，第四编码码率为1/2。也就是说：
若n1∈[324，468)或n1∈[0，324)，则第一LDPC矩阵的编码码率R＝5/6；
若n1∈[468，648)，则第一LDPC矩阵的编码码率R＝3/4；
若n1∈[648，972)，则第一LDPC矩阵的编码码率R＝2/3；
若n1∈[972,1932]或n1＞1932，则第一LDPC矩阵的编码码率R＝1/2。
S602、发送端装置根据第一LDPC矩阵对信息比特进行编码，得到第一传输比特。
其中，第一LDPC矩阵的编码码率不同，第一传输比特中的比特在第一码字中的比特位置也不一样。
可选的，参见图8，S602的具体实现过程包括S6021和S6022：
S6021、发送端装置根据第一LDPC矩阵对信息比特进行编码，得到第一码字。
其中，第一码字包括信息比特和m个校验比特。
例如，仍以码长为1944为例，若n1∈[0，324)或n1∈[324，468)，则第一LDPC矩阵的编码码率R＝5/6。采用编码码率R＝5/6的第一LDPC矩阵，对信息比特进行编码，得到第一码字。此种情况下，第一码字包括信息比特和324个校验比特(如图9(a)中斜线填充部分所示)。若信息比特的比特位不足1620，则第一码字还包括缩短全0比特(如图9(a)中的网格填充部分所示)。信息比特和缩短全0比特的比特位数为1620。
若n1∈[468，648)，则第一LDPC矩阵的编码码率R＝3/4。采用编码码率R＝3/4的第一LDPC矩阵，对信息比特进行编码，得到第一码字。此种情况下，第一码字包括信息比特和486个校验比特。若信息比特的比特位不足1458时，第一码字还包括缩短全0比特。信息比特和缩短全0比特的比特位数为1458。
若n1∈[648，972)，则第一LDPC矩阵的编码码率R＝2/3。采用编码码率R＝2/3的第一LDPC矩阵，对信息比特进行编码，得到第一码字。此种情况下，第一码字包括信息比特和648个校验比特。若信息比特的比特位不足1296时，第一码字还包括缩短全0比特。信息比特和缩短全0比特的比特位数为1296。
若n1∈[972,1932]或n1＞1932，则第一LDPC矩阵的编码码率R＝1/2。采用编码码率R＝1/2的第一LDPC矩阵，对信息比特进行编码，得到第一码字。此种情况下，第一码字包括信息比特和972个校验比特(如图9(b)中的斜线填充部分所示)。若信息比特的比特位不足972，则第一码字还包括缩短全0比特(如图9(b)中的网格填充部分所示)。信息比特和缩短全0比特的比特位数为972。
S6022、发送端装置根据第一传输比特的比特数量n1，从第一码字中确定第一传输比特。
其中，第一传输比特的比特数量不同，第一传输比特所包括的比特也不一样。例如，第一传输比特包括m个校验比特中的部分比特，或第一传输比特包括m个校验比特，或第一传输比特包括m个校验比特和信息比特中的部分比特，或第一传输比特包括第一码字，或第一传输比特的比特数量为零。
一个示例中，若n1∈[0，N0)，则第一传输比特包括m个校验比特中的前n1个比特。这里，第一传输比特还可以是按照预设的选取规则，从m个校验比特中选取的n1个比特。
若n1∈[N0，N1)，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特。
若n1∈[N1，N2)，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特。
若n1∈[N2，N3)，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特。
若n1∈[N3，N4]，则第一传输比特包括m个校验比特和信息比特中的前(n1-m)个比特。这里，发送端装置还可以按照预设的选取规则，从信息比特中选取(n1-m)个比特。
若n1＞N4，则第一传输比特包括上述信息比特和上述m个校验比特。在实际应用过程中，由于上述信息比特和m个校验比特的总比特位数仍小于n1，则发送端装置可以在上述“信息比特和m个校验比特”中，从前向后依次选取比特，直至比特位数等于n1。
在本申请实施例中，发送端装置根据第一传输比特的比特数量，来确定第一传输比特。由于优先级越高的信息比特，所对应的第一传输比特的比特数量较大，可采用编码码率较低的第一LDPC矩阵对信息比特进行编码，能够保障信息传输的可靠性。优先级越低的信息比特，所对应的第一传输比特的比特数量较小，可采用编码码率较高的第一LDPC矩阵对信息比特进行编码，也就降低了数据传输的资源开销。相比于采用固定编码码率的LDPC矩阵对不同优先级的信息比特进行编码的方法，本申请实施例提出的编译码方法，灵活度更高，可靠性更好。
例如，以码长为1944，N0＝324，N1＝468，N2＝648，N3＝972，N4＝1932。第一编码码率为5/6，第二编码码率为3/4，第三编码码率为2/3，第四编码码率为1/2。也就是说：
若n1∈[0，324)，则第一传输比特包括324个校验比特中的部分比特，如前n1个比特，具体如图9(a)中粗线方框所示，或者，第一传输比特是324个校验比特中满足其他选取规则的部分比特。
若n1∈[324，468)，则第一传输比特包括校验比特和信息比特中的部分比特。这里，信息比特中的部分比特可以是信息比特中的前(n1-324)个比特，或者是信息比特中满足其他选取规则的部分比特。
若n1∈[468，648)，则第一传输比特包括校验比特和信息比特中的部分比特。这里，信息比特中的部分比特可以是信息比特中的前(n1-468)个比特，或者是信息比特中满足其他选取规则的部分比特。
若n1∈[648，972)，则第一传输比特包括校验比特和信息比特中的部分比特。这里，信息比特中的部分比特可以是信息比特中的前(n1-648)个比特，或者是信息比特中满足其他选取规则的部分比特。
若n1∈[972,1932]，则第一传输比特包括校验比特和信息比特中的部分比特。这里，信息比特中的部分比特可以是信息比特中的前(n1-972)个比特，具体如图9(b)中黑色方框所示，或者是信息比特中满足其他选取规则的部分比特。
若n1＞1932，则第一传输比特包括上述信息比特和m个校验比特。示例性的，发送端装置可以在上述“信息比特和m个校验比特”中，从前向后依次选取比特，直至比特位数等于n1。若上述“信息比特和m个校验比特”中比特全部选中，仍小于n1，则发送端装置再次在上述“信息比特和m个校验比特”中，从前向后依次选取比特，直至比特位数等于n1。
S603、发送端装置向接收端装置发送第一传输比特。相应的，接收端装置接收来自发送端装置的第一传输比特。
S604、接收端装置根据第一传输比特的比特数量n1，确定第一LDPC矩阵。
其中，第一传输比特的比特数量n1与第一LDPC矩阵的编码码率存在对应关系，具体可以参见S601中的相关说明，此处不再赘述。
S605、接收端装置根据第一LDPC矩阵对第一传输比特进行解码，得到信息比特。
可选的，参见图8，S605的具体实现过程包括S6051和S6052：
S6051、接收端装置根据第一传输比特和与第一传输比特的比特数量n1相对应的第一LDPC矩阵，得到第一码字。
示例性的，若n1∈[0，324)，即第一传输比特包括324个校验比特中的前n1个比特，则第一码字包括第一传输比特和其他比特。其他比特包括其他信息比特和其他校验比特，其他比特中的其他信息比特的LLR值为第一LLR值，第一LLR值是根据信息比特中0或1的占比信息所确定的数值。其他比特中的其他校验比特的LLR值为0。接收端装置根据第一LLR值，确定其他信息比特的取值，再根据其他校验比特的LLR值，确定除了“第一传输比特所包括的部分校验比特”之外的其他校验比特的取值，即其他校验比特赋值为0。这里，“信息比特中0或1的占比信息”也是发送端装置向接收端装置传输的信息。
若n1∈[324，468)，或n1∈[468，648)，或n1∈[648，972)，或n1∈[972,1932]，即第一传输比特包括校验比特和信息比特中的部分比特，则第一码字包括第一传输比特和其他比特。其他比特包括其他信息比特。接收端装置仍根据第一LLR值，确定除了“第一传输比特所包括的部分信息比特”之外的其他信息比特的取值。
若n1＞1932，即第一传输比特包括上述信息比特和m个校验比特，则第一码字包括第一传输比特。
S6052、接收端装置采用第一LDPC矩阵对第一码字进行译码，得到信息比特。
示例性的，若n1∈[0，324)或n1∈[324，468)，则第一LDPC矩阵的编码码率R＝5/6。采用编码码率R＝5/6的第一LDPC矩阵，对第一码字进行译码，得到信息比特。
若n1∈[468，648)，则第一LDPC矩阵的编码码率R＝3/4。采用编码码率R＝3/4的第一LDPC矩阵，对第一码字进行译码，得到信息比特。
若n1∈[648，972)，则第一LDPC矩阵的编码码率R＝2/3。采用编码码率R＝2/3的第一LDPC矩阵，对第一码字进行译码，得到信息比特。
若n1∈[972,1932]或n1＞1932，则第一LDPC矩阵的编码码率R＝1/2。采用编码码率R＝1/2的第一LDPC矩阵，对第一码字进行译码，得到信息比特。
本申请实施例提供的编译码方法中，发送端装置根据第一传输比特的比特数量，来确定相应的第一LDPC矩阵。第一传输比特的比特数量不同，相应的第一LDPC矩阵的编码码率也不一样。也就是说，基于第一传输比特的比特数量即可灵活地确定不同编码码率的第一LDPC矩阵，提升编译码的灵活性和可靠性。由于第一LDPC矩阵的编码码率是灵活可变的，发送端装置即可灵活地采用不同编码码率的第一LDPC矩阵对信息比特编码。在第一传输比特的比特数量较大的情况下，采用较低编码码率的第一LDPC矩阵对信息比特进行编码，得到第一传输比特，以保证数据传输的可靠性；在第一传输比特的比特数量较小的情况下，采用较高编码码率的第一LDPC矩阵对信息比特进行编码，得到第一传输比特，以节省传输资源。并且，本申请实施例提供的编译码方法，能够适应于已有的WLAN的LDPC编译码器，编码码率适配灵活。
以上均是以码长固定的方式来进行编译码，另外，本申请实施例还提供一种信息比特的比特数量固定的情况下的编译码方法。参见图10，该编码方法包括如下步骤：
S1000、发送端装置获取信息比特，以及第二传输比特的比特数量n2。
其中，S1000的具体实现过程可以参见S600的相关描述，此处不再赘述。
示例性的，以25组DCT块为单位，对原始信息中的比特序列划分为八个层，分布于每层的比特数量为1600，或1600的整数倍。
S1001、发送端装置根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特。
其中，第二传输比特的比特数量n2的取值不同，发送端装置对信息比特的处理过程也发生变化，第二传输比特也不一样。具体的：
若n2∈[0，N0)，N0＝324，则S1001的具体实现过程包括步骤一和步骤二：
步骤一、发送端装置采用编码码率为5/6的LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特。
其中，LDPC矩阵对应的码长为1944，也就是说，该LDPC矩阵的列数为1944。第一码字码长为1944。第一码字包括信息比特(如图11中的无填充的方框所示)、缩短全0比特(如图11中的网格填充的方框所示)和校验比特(如图11中的斜线填充的方框所示)。
步骤二、发送端装置确定第二传输比特为第一校验比特中的前n2个校验比特(如图11中，粗线黑色方框所示)。这里，第二传输比特还可以是按照预设的选取规则，从第一校验比特中选取的n2个比特。
若n2∈[N0，N5]，其中，N5为编译码系统支持的最大的校验比特数目。则S1001的具体实现过程包括步骤一、步骤三和步骤四：
步骤一、发送端装置采用编码码率为5/6的LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特。其中，编码码率为5/6的LDPC矩阵如图12(a)中粗线黑色方框所示。
步骤三、发送端装置采用低密度生成矩阵(low density generator matrix，LDGM)对第一码字进行编码，得到第二码字。
其中，LDGM是根据第二传输比特的比特数量确定的。参见图12(a)、图12(b)或图12(c)，RL-LDPC码的校验矩阵包括核心矩阵和扩展部分。其中，核心矩阵为WLAN芯片所采用的LDPC矩阵(如支持编码码长为1944、编码码率为5/6的LDPC矩阵)，如图12(a)中粗线黑色方框所示，LDPC矩阵包括带有双对角线结构的校验部分。扩展部分包括LDGM部分和单位矩阵。LDGM的行数由(n2-N0)确定。在图12(b)中，正方形的粗线黑色虚线框能够确定LDGM的行数。在图12(c)中，长方形的粗线黑色虚线框示出了用于第一码字编码的LDGM。另外，核心矩阵还可以为新无线(new radio，NR)芯片中数据信道的LDPC信道编码部分。参见图13，在图13中，长方形黑色虚线框示出了用于第一码字编码的LDGM。此种情况下，RL-LDPC码的校验矩阵中打孔的高重量列(punctured high weight columns)对应的信息比特均不传输。
其中，第二码字包括第二校验比特(如图14中竖线填充的方框所示)。
步骤四、发送端装置确定第二传输比特包括第一校验比特和第二校验比特，第一校验比特和第二校验比特的比特数量之和为n2(如图14中黑色方框所示)。
若n2＞N5，则S1001的具体实现过程包括步骤一、步骤三和步骤五：
步骤一、发送端装置采用编码码率为5/6的LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特。
步骤三、发送端装置采用LDGM对第一码字进行编码，得到第二码字。
示例性的，参见图15，在LDGM部分中，黑色虚线框覆盖部分即为用于第一码字编码的LDGM。
步骤五、发送端装置确定第二传输比特包括信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特(如图16中黑色方框所示)。
通过上述步骤一至步骤五，发送端装置采用LDGM能够灵活适配于不同的编码码率，以对信息比特进行编码。
S1002、发送端装置向接收端装置发送第二传输比特。相应的，接收端装置接收来自发送端装置的第二传输比特。
S1003、接收端装置根据第二传输比特的比特数量n2，对第二传输比特进行处理，得到信息比特。
其中，第二传输比特的比特数量n2不同，第二传输比特也不一样。例如：
若n2∈[0，N0)，N0＝324，则第二传输比特为第一校验比特中的前n2个校验比特。
若n2∈[N0，N5]，其中，N5为编译码系统支持的最大的校验比特数目，则第二传输比特包括第一校验比特和第二校验比特。
若n2＞N5，则第二传输比特包括：信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特。其中，第一校验比特为基于编码码率为5/6的LDPC矩阵对信息比特进行编码得到的，第二校验比特为基于LDGM矩阵对信息比特和第一校验比特进行编码得到的。
可选的，参见图17，S1003的具体实现过程包括S10031和S10032：
S10031、接收端装置根据第二传输比特的比特数量n2，确定码字。
具体的，若n2∈[0，N0)，N0＝324，则第二传输比特包括第一校验比特，码字包括第二传输比特和其他比特，其他比特为信息比特。也就是说，码字包括第一校验比特和信息比特。
若n2∈[N0，N5]，其中，N5为编译码系统支持的最大的校验比特数目，则第二传输比特包括第一校验比特和第二校验比特，码字包括第二传输比特和其他比特，其他比特为信息比特。也就是说，码字包括第一校验比特、第二校验比特和信息比特。
若n2＞N5，则第二传输比特包括信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特。码字包括第二传输比特和其他比特，其他比特为信息比特中的部分比特。也就是说，码字包括第一校验比特、第二校验比特和信息比特。
S10032、接收端装置对码字进行译码，得到信息比特。
具体的，若n2∈[0，N0)，则S10032的具体实现过程包括步骤一：
步骤一、接收端装置采用编码码率为5/6的LDPC矩阵对码字进行译码，得到信息比特。
其中，LDPC矩阵所支持的编码码长为1944，也就是说，LDPC矩阵的列数为1944。
若n2∈[N0，N5]或n2＞N5，则S10032的具体实现过程包括步骤二和步骤一：
步骤二、接收端装置采用LDGM矩阵对码字进行译码，得到第一码字。
其中，第一码字包括信息比特和第一校验比特。
步骤一、接收端装置采用码率为5/6的LDPC矩阵对第一码字进行译码，得到信息比特。
其中，LDPC矩阵对应的码长为1944。
接收端装置根据第二传输比特的比特数量，对第二传输比特进行不同的处理，以得到相应的信息比特。
本申请实施例提供的编译码方法中，发送端装置根据第二传输比特的比特数量，来对信息比特进行处理，以得到相应比特数量的第二传输比特。第二传输比特的比特数量不同，相应的对信息比特的处理过程也不一样。也就是说，基于第二传输比特的比特数量接收端装置即可采用不同的编码码率处理信息比特，以使得发送端装置能够灵活地适配不同的编码码率。发送端装置根据第二传输比特的比特数量，对信息比特进行相应的处理，得到相应比特数量的第二传输比特。在第二传输比特的比特数量较大的情况下，采用较低编码码率的矩阵对信息比特进行编码，得到第二传输比特，以保证数据传输的可靠性；在第二传输比特的比特数量较小的情况下，采用较高编码码率的矩阵对信息比特进行编码，得到第二传输比特，以节省传输资源。
本申请提出的两种编译码方法都可以应用于如图4所示的数据处理流程中。参见图4，发送端装置根据视频数据中信息比特的优先级，进行分层。分层后的控制信息(如分层位宽信息)通过控制信号通道传输。控制信息经过信道编码、BPSK调制和资源映射处理。分层后的信息比特通过数据信号通道传输。不同优先级的数据信息分布于不同层比特平面，下面以两层比特平面为例，分别对两种编译码方法举例说明：
示例一：采用第一种编译码方法。
两层比特平面所配置的第一传输比特的比特数量不同。发送端装置对不同的比特平面的数据信息分别执行S600、S601和S602，以得到第一层比特平面的第一传输比特，以及第二层比特平面的第一传输比特。例如，对于分布于第一比特平面的信息比特，第一传输比特的比特数量为323，第一LDPC矩阵的编码码率为5/6，第一LDPC矩阵的列数为1944，发送端装置采用编码码率为5/6的第一LDPC矩阵对第一比特平面的信息比特进行编码，得到码长为1944的码字，进而得到第一比特平面的第一传输比特。对于分布于第二比特平面的信息比特，第一传输比特的比特数量为649，第一LDPC矩阵的编码码率为2/3，发送端装置采用编码码率为2/3的第一LDPC矩阵对第二比特平面的信息比特进行编码，得到码长为1944的码字，进而得到第二比特平面的第一传输比特。发送端装置将编码后的信息通过比特流拼接、符号调制、符号序列拼接和资源映射，将信号映射到资源块上，再进行块(block)组装(如加入前导码(premble)、解调导频参考信号等)之后，发送端装置将信号发送出去。
接收端装置对接收到的信号进行同步、信道估计与均衡处理，然后通过解资源映射得到控制信息和数据信息。控制信息通过解调、信道解码，得到分层位宽信息。数据信息通过符号序列拆分、解调、比特流拆分等得到各层的第一传输比特，然后通过执行S604和S605，得到各层的信息比特。例如，对于分布于第一比特平面的第一传输比特，第一传输比特的比特数量为323，接收端装置确定第一传输比特的第一码字的码长为1944，其中，接收端装置基于控制信息中的第一LLR值，确定第一码字中其他信息比特的取值。接收端装置再采用编码码率为5/6的第一LDPC矩阵对第一比特平面的第一码字解码，得到第一比特平面的信息比特。对于分布于第二比特平面的第一传输比特，第一传输比特的比特数量为649，接收端装置确定第一传输比特的第一码字的码长为1944，其中，接收端装置基于控制信息中的第一LLR值，确定第一码字中其他信息比特的取值。接收端装置再采用编码码率为2/3的第一LDPC矩阵对第一码字解码，得到第二层比特平面的信息比特。接收端装置再根据各层的信息比特恢复出原始信源信息，即得到目标信息。
示例二：采用第二种编译码方法。
两层比特平面所配置的第二传输比特的比特数量不同。发送端装置对不同的比特平面的数据信息分别执行S1000和S1001，以得到第一层比特平面的第二传输比特，以及第二层比特平面的第二传输比特。例如，对于分布于第一比特平面的信息比特，第二传输比特的比特数量为323，LDPC矩阵的编码码率为5/6，发送端装置采用编码码率为5/6的LDPC矩阵对第一比特平面的信息比特进行编码，得到码长为1944的码字，进而得到第一比特平面的第二传输比特。对于分布于第二比特平面的信息比特，第二传输比特的比特数量为649，发送端装置采用编码码率为5/6的LDPC矩阵对第二比特平面的信息比特进行编码，得到码长为1944的码字，再采用LDGM对码长为1944的码字进行编码，进而得到第二比特平面的第二传输比特。将编码后的信息通过比特流拼接、符号调制、符号序列拼接和资源映射，将信号映射到资源块上，再进行块(block)组装(如加入前导码(premble)、解调导频参考信号等)之后，发送端装置将信号发送出去。
接收端装置对接收到的信号进行同步、信道估计与均衡处理，然后通过解资源映射得到控制信息和数据信息。控制信息通过解调、信道解码，得到分层位宽信息。数据信息通过符号序列拆分、解调、比特流拆分等得到各层的第二传输比特，然后通过执行S1003，得到各层的信息比特。例如，对于分布于第一比特平面的第二传输比特，第二传输比特的比特数量为323，接收端装置确定第二传输比特对应码字中的信息比特的位数为1620，其中，接收端装置基于控制信息中的第一LLR值，确定码字中其他信息比特的取值。接收端装置再采用编码码率为5/6的LDPC矩阵对第一比特平面的码字解码，得到第一比特平面的信息比特。对于分布于第二比特平面的第二传输比特，第二传输比特的比特数量为649，接收端装置确定第二传输比特对应码字中的信息比特的位数为1620，其中，接收端装置基于控制信息中的第一LLR值，确定码字中其他信息比特的取值。接收端装置先采用LDGM对码字解码，得到第二码字。其中，第二码字包括信息比特、第一校验比特和第二校验比特。接收端装置再采用编码码率为2/3的第一LDPC矩阵对第二码字解码，得到第二层比特平面的信息比特。最后接收端装置根据各层的信息比特，恢复出原始信源信息，即得到目标信息。
另外，与无速率编码的编码方案相比，本申请实施例提供的编译码方法能够提高视频数据传输的峰值信噪比。例如，无速率编码的编码码率与本申请的编码码率相同，均为1/2。参见图18，在图18中，编码码率相同的情况下，与无速率编码的编码方案相比，本申请实施例提供的编译码方法具有良好的峰值信噪比(peak signal to noise ratio，PSNR)。其中，图18的横轴为信噪比，单位为dB。图18的纵轴为PSNR，单位为dB。PSNR是衡量影像品质的变量。若PSNR小于或等于20dB，则图像质量太差，不可接受。若PSNR大于20dB，则图像质量可接受。
上述主要从各个网元之间交互的角度对本申请实施例提供的方案进行了介绍。可以理解的是，该发送端装置和接收端装置为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
比如，图19示出了一种发送端装置190的结构示意图，该发送端装置可以是网络设备或终端，还可以是网络设备或终端内的芯片，用于实现上述任一实施例中涉及发送端装置的方法。该发送端装置190包括处理单元1901和发送单元1902，可选的，还可以包括存储单元1903。发送单元1902可以是发送电路，发送机，发送器或者通信接口，或输入输出接口。处理单元1901可以是处理电路，处理器等。
在第一种可能的实现方式中，发送端装置190用于实现图6对应的方法实施例中发送端装置的步骤。例如，处理单元用于根据第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵；处理单元还用于根据第一LDPC矩阵对信息比特进行编码，得到第一传输比特；发送单元用于发送第一传输比特。
在一种可能的设计中，处理单元用于根据第一LDPC矩阵对信息比特进行编码，得到第一传输比特，包括：处理单元用于根据第一LDPC矩阵对信息比特进行编码，得到第一码字,第一码字包括信息比特和m个校验比特；根据第一传输比特的比特数量n1，从第一码字中确定第一传输比特。
在一种可能的设计中，若n1小于324，则第一传输比特包括324个校验比特中的前n1个比特；
若n1大于或等于324，且小于468，则第一传输比特包括324个校验比特和信息比特中的前(n1-324)个比特；
若n1大于或等于468，且小于648，则第一传输比特包括468个校验比特和所述信息比特中的前(n1-468)个比特；
若n1大于或等于648，且小于972，则第一传输比特包括648个校验比特和信息比特中的前(n1-648)个比特；
若n1大于或等于972，且小于或等于1932，则第一传输比特包括972个校验比特和信息比特中的前(n1-972)个比特；
若n1大于1932，则第一传输比特包括信息比特和972个校验比特。
在一种可能的设计中，若n1小于324，则第一LDPC矩阵的编码码率为5/6；
若n1大于或等于324，且小于468，则第一LDPC矩阵的编码码率为5/6；
若n1大于或等于468，且小于648，则第一LDPC矩阵的编码码率为3/4；
若n1大于或等于648，且小于972，则第一LDPC矩阵的编码码率为2/3；
若n1大于或等于972，且小于或等于1932，则第一LDPC矩阵的编码码率为1/2；
若n1大于1932，则第一LDPC矩阵的编码码率为1/2。
在第二种可能的实现方式中，发送端装置200用于实现图10对应的方法实施例中发送端装置的步骤。例如，处理单元，用于获取信息比特以及获取第二传输比特的比特数量n2；处理单元，还用于根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特；发送单元，用于发送第二传输比特。
在一种可能的设计中，若n2小于324，则处理单元用于根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：处理单元用于采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；处理单元还用于确定第二传输比特为第一校验比特中的前n2个校验比特；
若n2大于或等于324，且小于或等于N5，其中，N5为编译码系统支持的最大的校验比特数目，则处理单元用于根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：处理单元用于采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；处理单元还用于采用低密度生成矩阵LDGM对第一码字进行编码，得到第二码字，第二码字包括第二校验比特；处理单元还用于确定第二传输比特包括第一校验比特和第二校验比特，第一校验比特和第二校验比特的比特数量之和为n2；
若n2大于N5，则处理单元用于根据第二传输比特的比特数量n2，对信息比特进行处理，得到第二传输比特，包括：处理单元用于采用编码码率为5/6的低密度奇偶校验LDPC矩阵对信息比特进行编码，得到第一码字，第一码字包括第一校验比特；处理单元还用于采用低密度生成矩阵LDGM对第一码字进行编码，得到第二码字，第二码字包括第二校验比特；处理单元还用于确定第二传输比特包括信息比特中的前(n2-N5)个信息比特，第一校验比特以及第二校验比特。
其中，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
比如，图20示出了一种接收端装置200的结构示意图，该接收端装置可以是网络设备或终端，还可以是网络设备或终端内的芯片，用于实现上述任一实施例中涉及接收端装置的方法。该接收端装置200包括处理单元2001和接收单元2002，可选的，还可以包括存储单元2003。接收单元2002可以是接收电路，接收机，接收器或者通信接口，或输入输出接口。处理单元1901可以是处理电路，处理器等。
在第一种可能的实现方式中，接收端装置200用于实现图6对应的方法实施例中接收端装置的步骤。例如，接收单元，用于接收第一传输比特；处理单元，用于根据第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵；处理单元，还用于根据第一LDPC矩阵对第一传输比特进行解码，得到信息比特。
在一种可能的设计中，处理单元用于根据第一LDPC矩阵对第一传输比特进行解码，得到信息比特，包括：处理单元用于根据第一传输比特和与第一传输比特的比特数量n1相对应的第一低密度奇偶校验LDPC矩阵，得到第一码字；其中，第一码字包括第一传输比特和其他比特，其他比特包括其他信息比特和其他校验比特；其他比特中的其他信息比特的LLR值为第一LLR值，其他比特中的其他校验比特的LLR值为0；处理单元还用于采用第一LDPC矩阵对第一码字进行译码，得到信息比特。
在一种可能的设计中，第一传输比特的比特数量n1与第一LDPC矩阵的编码码率存在对应关系。
在一种可能的设计中，在一种可能的设计中，若n1小于324，则第一传输比特包括324个校验比特中的前n1个比特；
若n1大于或等于324，且小于468，则第一传输比特包括324个校验比特和信息比特中的前(n1-324)个比特；
若n1大于或等于468，且小于648，则第一传输比特包括468个校验比特和所述信息比特中的前(n1-468)个比特；
若n1大于或等于648，且小于972，则第一传输比特包括648个校验比特和信息比特中的前(n1-648)个比特；
若n1大于或等于972，且小于或等于1932，则第一传输比特包括972个校验比特和信息比特中的前(n1-972)个比特；
若n1大于1932，则第一传输比特包括信息比特和972个校验比特。
在一种可能的设计中，若n1小于324，则第一LDPC矩阵的编码码率为5/6；
若n1大于或等于324，且小于468，则第一LDPC矩阵的编码码率为5/6；
若n1大于或等于468，且小于648，则第一LDPC矩阵的编码码率为3/4；
若n1大于或等于648，且小于972，则第一LDPC矩阵的编码码率为2/3；
若n1大于或等于972，且小于或等于1932，则第一LDPC矩阵的编码码率为1/2；
若n1大于1932，则第一LDPC矩阵的编码码率为1/2。
在一种可能的设计中，处理单元用于根据第一LDPC矩阵对第一传输比特进行解码，得到信息比特，包括：处理单元用于根据第一传输比特和与第一传输比特的比特数量n1相对应的第一低密度奇偶校验LDPC矩阵，得到第一码字。其中，第一码字包括第一传输比特和其他比特，其他比特包括其他信息比特和其他校验比特；其他比特中的其他信息比特的LLR值为第一LLR值，其他比特中的其他校验比特的LLR值为0；处理单元用于采用第一LDPC矩阵对第一码字进行译码，得到信息比特。
在一种可能的设计中，第一LLR值是根据信息比特中0或1的占比信息所确定的数值。接收端装置能够根据第一LLR值，来确定第一传输比特中未包含的信息比特，以准确地确定第一码字。
在第二种可能的实现方式中，接收端装置200用于实现图10对应的方法实施例中接收端装置的步骤。例如，接收单元，用于接收第二传输比特；处理单元，用于根据第二传输比特的比特数量n2，对第二传输比特进行处理，得到信息比特。
在一种可能的设计中，处理单元用于根据第二传输比特的比特数量n2，对第二传输比特进行处理，得到信息比特，包括：处理单元用于根据第二传输比特的比特数量n2，确定码字，码字包括第二传输比特和其他比特，其他比特中的信息比特的LLR值为第二LLR值，其他比特中的校验比特的LLR值为0；处理单元还用于对码字进行译码，得到信息比特。
在一种可能的设计中，若n2小于324,码字包括信息比特和第一校验比特，则处理单元用于对码字进行译码，得到信息比特，包括：处理单元用于采用编码码率为5/6的LDPC矩阵对码字进行译码，得到信息比特；
若n2大于或等于324，码字包括信息比特、第一校验比特和第二校验比特，则处理单元用于对码字进行译码，得到信息比特，包括：处理单元用于采用LDGM矩阵对码字进行译码，得到第一码字；第一码字包括信息比特和第一校验比特；处理单元还用于采用码率为5/6的LDPC矩阵对第一码字进行译码，得到信息比特。
其中，上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
在本实施例中，该发送端装置190或接收端装置200以采用集成的方式划分各个功能模块的形式来呈现。这里的“单元”可以指特定专用集成电路(application specificintegrated circuit，ASIC)，电路，执行一个或多个软件或固件程序的处理器和存储器，集成逻辑电路，和/或其他可以提供上述功能的器件。在一个简单的实施例中，本领域的技术人员可以想到该发送端装置190或接收端装置200可以采用图21所示的通信设备2100的形式。
比如，图21所示的通信设备2100中的处理器2101可以通过调用存储器2103中存储的计算机执行指令，使得通信设备2100执行上述方法实施例中的编译码方法。
具体的，图19中的处理单元1901的功能/实现过程可以通过图21所示的通信设备2100中的处理器2101调用存储器2103中存储的计算机执行指令来实现。或者，图19中的发送单元1902的功能/实现过程可以通过图21中所示的通信设备2100中的通信接口2104来实现。
具体的，图20中的处理单元2001的功能/实现过程可以通过图21所示的通信设备2100中的处理器2101调用存储器2103中存储的计算机执行指令来实现。或者，图20中的发送单元2002的功能/实现过程可以通过图21中所示的通信设备2100中的通信接口2104来实现。
由于本实施例提供的发送端装置190可执行上述的编码方法，因此其所能获得的技术效果可参考上述方法实施例，在此不再赘述。本实施例提供的接收端装置200可执行上述的译码方法，因此其所能获得的技术效果可参考上述方法实施例，在此不再赘述。
需要说明的是，以上模块或单元的一个或多个可以软件、硬件或二者结合来实现。当以上任一模块或单元以软件实现的时候，所述软件以计算机程序指令的方式存在，并被存储在存储器中，处理器可以用于执行所述程序指令并实现以上方法流程。该处理器可以内置于SoC(片上系统)或ASIC，也可是一个独立的半导体芯片。该处理器内处理用于执行软件指令以进行运算或处理的核外，还可进一步包括必要的硬件加速器，如现场可编程门阵列(field programmable gate array，FPGA)、PLD(可编程逻辑器件)、或者实现专用逻辑运算的逻辑电路。
当以上模块或单元以硬件实现的时候，该硬件可以是CPU、微处理器、数字信号处理(digital signal processing，DSP)芯片、微控制单元(microcontroller unit，MCU)、人工智能处理器、ASIC、SoC、FPGA、PLD、专用数字电路、硬件加速器或非集成的分立器件中的任一个或任一组合，其可以运行必要的软件或不依赖于软件以执行以上方法流程。
可选的，本申请实施例还提供了一种发送端装置(例如，该发送端装置可以是芯片或芯片系统)，该发送端装置包括处理器，用于实现上述任一方法实施例中的编码方法。在一种可能的设计中，该发送端装置还包括存储器。该存储器，用于保存必要的程序指令和数据，处理器可以调用存储器中存储的程序代码以指令该发送端装置执行上述任一方法实施例中的编码方法。当然，存储器也可以不在该发送端装置中。该发送端装置是芯片系统时，可以由芯片构成，也可以包含芯片和其他分立器件，本申请实施例对此不作具体限定。
可选的，本申请实施例还提供了一种接收端装置(例如，该接收端装置可以是芯片或芯片系统)，该接收端装置包括处理器，用于实现上述任一方法实施例中的译码方法。在一种可能的设计中，该接收端装置还包括存储器。该存储器，用于保存必要的程序指令和数据，处理器可以调用存储器中存储的程序代码以指令该接收端装置执行上述任一方法实施例中的译码方法。当然，存储器也可以不在该接收端装置中。该接收端装置是芯片系统时，可以由芯片构成，也可以包含芯片和其他分立器件，本申请实施例对此不作具体限定。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

Claims (24)

1.一种发送端装置，其特征在于，包括：处理单元和发送单元；
所述处理单元，用于根据第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵；
所述处理单元，还用于根据所述第一LDPC矩阵对信息比特进行编码，得到所述第一传输比特；
所述发送单元，用于发送所述第一传输比特。
2.根据权利要求1所述的发送端装置，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系。
3.根据权利要求2所述的发送端装置，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系，包括：
若所述n1小于N0，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N0，且小于N1，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N1，且小于N2，则所述第一LDPC矩阵的编码码率为3/4；
若所述n1大于或等于所述N2，且小于N3，则所述第一LDPC矩阵的编码码率为2/3；
若所述n1大于或等于所述N3，且小于或等于N4，则所述第一LDPC矩阵的编码码率为1/2；
若所述n1大于N4，则所述第一LDPC矩阵的编码码率为1/2；
其中，所述N0为324；所述N1为468；所述N2为648；所述N3为972；所述N4为1932。
4.根据权利要求3所述的发送端装置，其特征在于，所述处理单元还用于根据所述第一LDPC矩阵对信息比特进行编码，得到所述第一传输比特，包括：
所述处理单元用于根据所述第一LDPC矩阵对所述信息比特进行编码，得到第一码字,所述第一码字包括所述信息比特和m个校验比特；
所述处理单元用于根据所述第一传输比特的比特数量n1，从所述第一码字中确定所述第一传输比特。
5.根据权利要求4所述的发送端装置，其特征在于，所述第一传输比特包括所述m个校验比特中的部分比特，或所述第一传输比特包括所述m个校验比特，或所述第一传输比特包括所述m个校验比特和所述信息比特中的部分比特，或所述第一传输比特包括所述第一码字；
或所述第一传输比特的比特数量为零。
6.根据权利要求4或5所述的发送端装置，其特征在于，
若所述n1小于N0，则所述第一传输比特包括所述m个校验比特中的前n1个比特；
若所述n1大于或等于所述N0，且小于N1，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于或等于所述N1，且小于N2，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于或等于所述N2，且小于N3，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于或等于所述N3，且小于或等于N4，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于N4，则所述第一传输比特包括所述信息比特和所述m个校验比特。
7.根据权利要求1至6任一项所述的发送端装置，其特征在于，所述第一传输比特的比特数量n1是根据所述信息比特的优先级确定的数值，所述信息比特是对原始信息进行分层得到的N层比特序列中的一层比特序列。
8.根据权利要求7所述的发送端装置，其特征在于，所述原始信息包括多个比特；所述分层包括：所述处理单元用于根据所述原始信息中的比特的优先级，将所述多个比特划分为N层比特序列。
9.一种接收端装置，其特征在于，包括：处理单元和接收单元；
所述接收单元，用于接收第一传输比特；
所述处理单元，用于根据所述第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵；
所述处理单元，还用于根据所述第一LDPC矩阵对所述第一传输比特进行解码，得到信息比特。
10.根据权利要求9所述的接收端装置，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系。
11.根据权利要求10所述的接收端装置，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系，包括：
若所述n1小于N0，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N0，且小于N1，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N1，且小于N2，则所述第一LDPC矩阵的编码码率为3/4；
若所述n1大于或等于所述N2，且小于N3，则所述第一LDPC矩阵的编码码率为2/3；
若所述n1大于或等于所述N3，且小于或等于N4，则所述第一LDPC矩阵的编码码率为1/2；
若所述n1大于N4，则所述第一LDPC矩阵的编码码率为1/2；
其中，所述N0为324；所述N1为468；所述N2为648；所述N3为972；所述N4为1932。
12.根据权利要求9至11任一项所述的接收端装置，其特征在于，所述处理单元用于根据所述第一LDPC矩阵对所述第一传输比特进行解码，得到信息比特，包括：
所述处理单元用于根据所述第一传输比特和与所述第一传输比特的比特数量n1相对应的所述第一低密度奇偶校验LDPC矩阵，得到第一码字；其中，所述第一码字包括所述第一传输比特和其他比特，所述其他比特包括其他信息比特和其他校验比特；所述其他比特中的其他信息比特的LLR值为第一LLR值，所述其他比特中的其他校验比特的LLR值为0；
所述处理单元用于采用所述第一LDPC矩阵对所述第一码字进行译码，得到所述信息比特。
13.根据权利要求12所述的接收端装置，其特征在于，所述第一LLR值是根据所述信息比特中0或1的占比信息所确定的数值。
14.一种编码方法，其特征在于，包括：
发送端装置根据第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵；
所述发送端装置根据所述第一LDPC矩阵对信息比特进行编码，得到所述第一传输比特；
所述发送端装置发送所述第一传输比特。
15.根据权利要求14所述的编码方法，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系。
16.根据权利要求15所述的编码方法，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系，包括：
若所述n1小于N0，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N0，且小于N1，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N1，且小于N2，则所述第一LDPC矩阵的编码码率为3/4；
若所述n1大于或等于所述N2，且小于N3，则所述第一LDPC矩阵的编码码率为2/3；
若所述n1大于或等于所述N3，且小于或等于N4，则所述第一LDPC矩阵的编码码率为1/2；
若所述n1大于N4，则所述第一LDPC矩阵的编码码率为1/2；
其中，所述N0为324；所述N1为468；所述N2为648；所述N3为972；所述N4为1932。
17.根据权利要求16所述的编码方法，其特征在于，所述发送端装置根据所述第一LDPC矩阵对信息比特进行编码，得到所述第一传输比特，包括：
所述发送端装置根据所述第一LDPC矩阵对所述信息比特进行编码，得到第一码字,所述第一码字包括所述信息比特和m个校验比特；
所述发送端装置根据所述第一传输比特的比特数量n1，从所述第一码字中确定所述第一传输比特。
18.根据权利要求17所述的编码方法，其特征在于，所述第一传输比特包括所述m个校验比特中的部分比特，或所述第一传输比特包括所述m个校验比特，或所述第一传输比特包括所述m个校验比特和所述信息比特中的部分比特，或所述第一传输比特包括所述第一码字；
或所述第一传输比特的比特数量为零。
19.根据权利要求17或18所述的编码方法，其特征在于，
若所述n1小于N0，则所述第一传输比特包括所述m个校验比特中的前n1个比特；
若所述n1大于或等于所述N0，且小于N1，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于或等于所述N1，且小于N2，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于或等于所述N2，且小于N3，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于或等于所述N3，且小于或等于N4，则所述第一传输比特包括所述m个校验比特和所述信息比特中的前(n1-m)个比特；
若所述n1大于N4，则所述第一传输比特包括所述信息比特和所述m个校验比特。
20.一种译码方法，其特征在于，包括：
接收端装置接收第一传输比特；
所述接收端装置根据所述第一传输比特的比特数量n1，确定第一低密度奇偶校验LDPC矩阵；
所述接收端装置根据所述第一LDPC矩阵对所述第一传输比特进行解码，得到信息比特。
21.根据权利要求20所述的译码方法，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系。
22.根据权利要求21所述的译码方法，其特征在于，所述第一传输比特的比特数量n1与所述第一LDPC矩阵的编码码率存在对应关系，包括：
若所述n1小于N0，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N0，且小于N1，则所述第一LDPC矩阵的编码码率为5/6；
若所述n1大于或等于所述N1，且小于N2，则所述第一LDPC矩阵的编码码率为3/4；
若所述n1大于或等于所述N2，且小于N3，则所述第一LDPC矩阵的编码码率为2/3；
若所述n1大于或等于所述N3，且小于或等于N4，则所述第一LDPC矩阵的编码码率为1/2；
若所述n1大于N4，则所述第一LDPC矩阵的编码码率为1/2；
其中，所述N0为324；所述N1为468；所述N2为648；所述N3为972；所述N4为1932。
23.根据权利要求20至22任一项所述的译码方法，其特征在于，所述接收端装置根据所述第一LDPC矩阵对所述第一传输比特进行解码，得到信息比特，包括：
所述接收端装置根据所述第一传输比特和与所述第一传输比特的比特数量n1相对应的所述第一低密度奇偶校验LDPC矩阵，得到第一码字；其中，所述第一码字包括所述第一传输比特和其他比特，所述其他比特包括其他信息比特和其他校验比特；所述其他比特中的其他信息比特的LLR值为第一LLR值，所述其他比特中的其他校验比特的LLR值为0；
所述接收端装置采用所述第一LDPC矩阵对所述第一码字进行译码，得到所述信息比特。
24.根据权利要求23所述的译码方法，其特征在于，所述第一LLR值是根据所述信息比特中0或1的占比信息所确定的数值。
CN201911194568.0A 2019-11-28 2019-11-28 编译码方法及装置 Pending CN112865810A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911194568.0A CN112865810A (zh) 2019-11-28 2019-11-28 编译码方法及装置
EP20893271.5A EP4047846A4 (en) 2019-11-28 2020-11-27 ENCODING AND DECODING METHODS AND DEVICES
PCT/CN2020/132388 WO2021104480A1 (zh) 2019-11-28 2020-11-27 编译码方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911194568.0A CN112865810A (zh) 2019-11-28 2019-11-28 编译码方法及装置

Publications (1)

Publication Number Publication Date
CN112865810A true CN112865810A (zh) 2021-05-28

Family

ID=75995873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911194568.0A Pending CN112865810A (zh) 2019-11-28 2019-11-28 编译码方法及装置

Country Status (3)

Country Link
EP (1) EP4047846A4 (zh)
CN (1) CN112865810A (zh)
WO (1) WO2021104480A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113438054A (zh) * 2021-06-23 2021-09-24 杭州海康威视数字技术股份有限公司 数据传输方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078911A (zh) 2020-01-03 2021-07-06 华为技术有限公司 Ldpc码的编码的方法和通信装置
CN117318881A (zh) * 2022-06-24 2023-12-29 华为技术有限公司 编码方法、译码方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023673B (zh) * 2016-11-04 2020-03-27 清华大学 一种多码率多码长ldpc码的构造及编码方法
RU2720950C1 (ru) * 2017-02-03 2020-05-15 Идак Холдингз, Инк. Сегментация блока кода в зависимости от выбора базовой матрицы ldpc
CN108400836B (zh) * 2017-02-08 2020-03-27 清华大学 一种多码率多码长qc-ldpc码的构造和编码方法
US10348329B2 (en) * 2017-02-13 2019-07-09 Qualcomm Incorporated Low density parity check (LDPC) circular buffer rate matching
CN108631790B (zh) * 2017-03-24 2020-08-14 电信科学技术研究院 一种ldpc码构造方法及装置
CN108809509B (zh) * 2017-05-05 2021-01-22 电信科学技术研究院 低密度奇偶校验码的基础图选择方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113438054A (zh) * 2021-06-23 2021-09-24 杭州海康威视数字技术股份有限公司 数据传输方法及装置
CN113438054B (zh) * 2021-06-23 2022-08-16 杭州海康威视数字技术股份有限公司 数据传输方法及装置

Also Published As

Publication number Publication date
EP4047846A1 (en) 2022-08-24
WO2021104480A1 (zh) 2021-06-03
EP4047846A4 (en) 2022-12-28

Similar Documents

Publication Publication Date Title
EP4047846A1 (en) Coding and decoding methods and devices
US8464120B2 (en) Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
Huo et al. A tutorial and review on inter-layer FEC coded layered video streaming
US20050152408A1 (en) Apparatus and method for transmitting and receiving coded data by encoder having unequal error probability in mobile communication system
US20230275687A1 (en) Channel coding method and communication apparatus
KR20150057385A (ko) 방송 혹은 통신 시스템에서 스케일러블 비디오 코딩 방법 및 장치
Cao et al. Unequal error protection rateless coding design for multimedia multicasting
KR20180107692A (ko) 통신 또는 방송 시스템에서 harq 적용시 전송 방법 및 장치
US20220329348A1 (en) Data processing method and device
WO2014070074A1 (en) Wireless communication device and method for storing soft symbols
CN112737728B (zh) 数据处理方法及装置
Liu et al. Low‐complexity distributed multiple description coding for wireless video sensor networks
CN107005349A (zh) 一种数据处理方法、基站以及终端设备
EP4109802A1 (en) Data transmission method and related apparatus
US7395486B2 (en) Image communication system using a hierarchical code comprised of a plurality of layers
KR20180107703A (ko) 통신 또는 방송 시스템에서 harq 적용시 전송 방법 및 장치
EP2673883A1 (en) System and method for mitigating the cliff effect for content delivery over a heterogeneous network
Huang et al. An unequal coding scheme for H. 265 video transmission
Patil Design and implementation of unequal error protection scheme for wireless fading channels using LDPC codes for HEVC bitstream
Bo et al. A streaming transmission scheme for dvc over wireless mobile ad hoc networks
Liu et al. Adaptive residual-based distributed compressed sensing for soft video multicasting over wireless networks
KR101938334B1 (ko) 스테레오스코픽 3차원 영상 송수신 장치 및 방법
US20230253984A1 (en) Method and apparatus for data decoding in communication or broadcasting system
渡辺良人 Cross-layer communication system designs exploiting statistical property of sources
Zribi et al. Optimized scalable image and video transmission for mimo wireless channels

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination