CN108023673B - 一种多码率多码长ldpc码的构造及编码方法 - Google Patents
一种多码率多码长ldpc码的构造及编码方法 Download PDFInfo
- Publication number
- CN108023673B CN108023673B CN201610973722.4A CN201610973722A CN108023673B CN 108023673 B CN108023673 B CN 108023673B CN 201610973722 A CN201610973722 A CN 201610973722A CN 108023673 B CN108023673 B CN 108023673B
- Authority
- CN
- China
- Prior art keywords
- code
- matrix
- check
- length
- template
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明提出一种多码率多码长LDPC码的构造及编码方法,包括:构造模板矩阵;根据模板矩阵构造校验矩阵;接收信息比特长度、编码比特长度和输入信息比特;选取目标模板矩阵,根据目标模板矩阵得到编码校验矩阵,根据编码校验矩阵得到缩短校验矩阵,根据缩短校验矩阵得到截取校验矩阵,对输入信息比特进行零填充,得到填充信息比特;对填充信息比特进行LDPC编码,得到编码比特;去除编码比特中的零填充比特及部分校验比特,删除编码比特中包含的部分信息比特,得到输出编码比特。本发明可以构造信息比特和校验比特长度逐比特变化的多码率多码长QC‑LDPC码,同时保证其性能,简化了基于LDPC码的编码调制系统的设计和实现。
Description
技术领域
本发明涉及数字信息传输技术领域,特别涉及一种多码率多码长LDPC码的构造及编码方法。
背景技术
在信息传输领域,在给定信道条件(如信噪比,Signal-to-Noise Ratio,SNR)下,噪声和干扰信道的最大传输速率由香农信道容量限定,信息传输的有效性和可靠性要求逼近信道容量理论界的高性能信道编码。另一方面,实际信息传输中用户需求、信道条件和编码调制方案的多样性,要求多码率多码长的信道编码,其中,信息比特和编码比特长度逐比特变化是多码率多码长的极限需求。综上,实际系统的高效可靠信息传输要求设计多码率多码长且性能逼近信道容量理论界的信道编码。此外,实际系统还要求信道编码设计简单、描述方便、实现灵活、吞吐能力高等。
低密度奇偶校验码(Low Density Parity Check,LDPC)码是由RobertG.Gallager于1962年提出的一类基于稀疏校验矩阵的特殊线性分组码。LDPC码是一种可以逼近信道容量理论界的信道编码,并且具有译码复杂度较低、吞吐能力高、结构灵活等优势,已经广泛应用于深空通信、无线通信和数字广播等信息传输领域。LDPC码通常由M行(K+M)列的校验矩阵H定义,H的化零空间即LDPC码的码字空间,其中K为信息位长度,M为校验位长度,N=K+M为编码比特长度(简称码长),对应码率R=K/(K+M)。K位信息比特经M行(K+M)列的LDPC校验矩阵H进行LDPC编码,得到M位校验比特,K位信息比特和M位校验比特合并得到N=K+M位的编码比特。
LDPC码的M行(K+M)列校验矩阵H定义于GF(2)域,元素取值为0或1。校验矩阵每一行表示一个校验方程,在Tanner图中称为校验节点,共M个;每一列代表一个编码比特,在Tanner图中称为变量节点,共(K+M)个;校验矩阵中的非零元素表示其所在行的校验节点和所在列的变量节点之间的连接关系,在Tanner图中称为边。为了叙述方便,定义校验矩阵的列重,表示校验矩阵某一列中非零元素的个数;同理,定义校验矩阵的行重,表示校验矩阵某一行中非零元素的个数。前期研究表明,LDPC码的性能主要由校验矩阵的列重分布和行重分布决定。例如,对规则LDPC码,校验矩阵的行重全部相同,列重也全部相同,分析表明,规则LDPC码在各种码率下的性能与信道容量理论界均有一定差距。因此,实际系统中通常选择行重或列重不同的非规则LDPC码,并且构造性能优异的非规则LDPC码的关键是列重分布和行重分布的设计。
结合图1所示,对实际的LDPC编码系统,为了提高LDPC码设计的自由度,可以对(K+M)位编码比特中包含的K位信息比特的前V位进行删除(即K位信息比特参与编码后,前V位不进行后续传输),得到(K+M-V)位的删除编码比特。由于V位信息比特删除,实际码率由R=K/(K+M)变化为R=K/(K+M-V)。因此,实际LDPC信道编码包含三个参数:信息比特长度K、校验比特长度M和信息比特删除长度V,其中K和M为正整数,V为非负整数,V=0表示不进行信息比特删除的特例。
结合图2所示,多码率LDPC码设计的一个途径是采用校验矩阵嵌套技术:多个码率的校验矩阵存在嵌套关系,即,信息位长度相同的条件下,校验位较少的高码率的校验矩阵是校验位较多的低码率的校验矩阵的子集。更简单地,采用校验比特删除技术,对低码率码的M个校验比特直接删除最后的(M-M0)个校验比特,得到M0个校验比特作为高码率码的校验比特。校验比特删除等价为校验矩阵的简单截取,例如,对M*(K+M)大小的校验矩阵截取前M0行和前(K+M0)列,得到较高码率的M0*(K+M0)大小的校验矩阵。
如前所述,非规则LDPC码的性能主要由行重和列重分布决定。为了保证校验比特删除前后LDPC码的性能,通常采用Raptor-like结构。结合图3所示,具有Raptor-like结构的LDPC码特征在于:信息比特与部分校验比特(最高码率校验比特)对应的校验矩阵部分构成最高码率的基础校验矩阵,信息比特和最高码率校验比特构成最高码率的编码比特;其余校验比特作为扩展校验比特,均是最高码率编码比特的校验位,相互之间没有校验关系,对应的校验矩阵部分的列重均为1。因此,最高码率校验比特的长度M1是Raptor-Like结构的LDPC码的一个重要参数。对于LDPC码的校验矩阵,由于扩展校验比特对应列重为1的特殊性,使得LDPC的设计可以兼顾校验比特删除前后的列重分布,重点在于设计扩展校验比特对应的校验方程。如何保证Raptor-like结构下校验比特删除前后的LDPC码性能,是多码率多码长LDPC设计的技术问题之一。
结合图4所示,在多码率LDPC码的基础上进行多码长多码率设计的一个途径是采用信息比特零填充技术,具体编码过程如下:不同长度的信息比特首先经过零填充(即填充零比特,通常在末尾填充),得到长度固定的填充信息比特,然后采用同一个多码率LDPC码校验矩阵进行编码,最后对编码比特进行后处理,去除填充比特并进行部分校验比特删除。由于零填充的信息比特在LDPC解码过程中不再参与信息传递,等价于校验矩阵的缩短,即,删除校验矩阵中零填充信息比特对应的列,得到实际的校验矩阵。如何保证信息比特零填充前后的LDPC码性能,是多码率多码长LDPC设计的技术问题之一。
准循环LDPC码(Quasi-Cyclic LDPC,QC-LDPC)是LDPC码的一个重要子类,具有设计简单、描述方便和实现灵活等优势。参见Marc P.C.Fossorier等人在文献“Quasi-cycliclow-density parity-check codes from circulant permutation matrices”中的定义,QC-LDPC码特点在于它的校验矩阵H具有准循环形式,可以用大小为Mb*(Kb+Mb)的模板矩阵T和Mb*(Kb+Mb)个循环移位子矩阵简化描述。每个循环移位子矩阵都是b*b的方阵,其特点在于,每一行都是其上一行的右循环移位。用上述循环移位子矩阵替换模板矩阵T中的每一个元素就可以得到大小为M*(M+K)的QC-LDPC码的校验矩阵H,其中M=Mb*b,K=Kb*b。因此,QC-LDPC码的信息比特长度为Kb*b,校验比特长度为Mb*b,b为循环移位子矩阵阶数,又称扩展因子。QC-LDPC码的循环移位子矩阵一般由单位矩阵平移得到,此时该子矩阵的一行或一列中有且仅有一个非零元素,并由其偏移地址唯一确定。但是,对实际的LDPC编码系统,为了提高LDPC码设计的自由度,QC-LDPC码的循环移位子矩阵的每行或每列最多有D个非零元素,D为正整数。QC-LDPC模板矩阵T的元素取值为不大于D的非负整数d,其中,取值d=0代表该元素由b*b的全零子矩阵替代,取值d>0代表该元素由每行每列有d个非零元素的b*b的循环子矩阵替代,并且d个非零元素的位置(称为偏移地址,取值范围为[0,b-1])由偏移地址表进一步规范。结合模板矩阵和偏移地址表,可以得到QC-LDPC码的校验矩阵H。结合前面的描述,实际QC-LDPC信道编码包含五个参数:信息节点长度Kb,校验节点长度Mb,信息节点删除长度Vb,模板矩阵非零元素最大值D和扩展因子b,其中Kb、Mb、D和b为正整数,Vb为非负整数,Vb=0表示不进行信息节点删除的特例。一个模板矩阵结合不同扩展因子d可以构造多个校验矩阵,这些校验矩阵码率相同但码长可大范围变化。因此,结合上述多码率LDPC设计方法,可以构造码长大范围变化的多码率多码长QC-LDPC码。
发明内容
本发明旨在至少解决上述技术问题之一。
为此,本发明的目的在于提出一种多码率多码长LDPC码的构造及编码方法,该方法可以构造信息比特和校验比特长度逐比特变化的多码率多码长QC-LDPC码,同时保证其性能,简化了基于LDPC码的编码调制系统的设计和实现。
为了实现上述目的,本发明的实施例公开了一种多码率多码长LDPC码的构造及编码方法,包括以下步骤:S1:构造一个支持多码率多码长的QC-LDPC码的模板矩阵TMb2,Kb2,其中,信息节点删除长度为Vb,循环移位子矩阵的每行或每列最多有D个非零元素,最小校验节点长度为Mb1,最大校验节点长度为Mb2,最小信息节点长度为Kb1,最大信息节点长度为Kb2;S2:根据所述QC-LDPC码的模板矩阵TMb2,Kb2构造一组校验矩阵{Hb*Mb2,b*Kb2},其中b为扩展因子;S3:接收信息比特长度K、编码比特长度N和输入信息比特;S4:根据所述信息比特长度K,从多个模板矩阵中选取一个目标模板矩阵,并从所述目标模板矩阵对应的一组校验矩阵中选取一个校验矩阵作为编码校验矩阵,并根据信息比特长度K对所述编码校验矩阵进行缩短,得到缩短校验矩阵,并根据编码比特长度N对所述缩短校验矩阵进行截取,得到截取校验矩阵,并根据信息比特长度K和所述截取校验矩阵的大小对输入信息比特进行零填充,得到填充信息比特;S5:根据所述截取校验矩阵对长度为b0*Kb0的填充信息比特进行LDPC编码,得到长度为(b0*Kb0+b0*Mb0)的编码比特;S6:根据输入信息比特长度K,去除所述编码比特中包含的(b0*Kb0-K)个零填充比特,并根据校验比特长度M,去除编码比特最后的(b0*Mb0-M)个校验比特,以及根据所述信息节点删除长度Vb,删除编码比特中包含的前b0*Vb个信息比特,得到长度为(K+M-b0*Vb)=N的输出编码比特。
另外,根据本发明上述实施例的一种多码率多码长LDPC码的构造及编码方法还可以具有如下附加的技术特征:
在一些示例中,所述S1,进一步包括:S1.1:构造Mb1行、(Kb1+Mb1)列的模板矩阵TMb1,Kb1,其中Kb1<Kb2,Mb1<Mb2,其中,模板矩阵TMb1,Kb1对应Raptor-like结构QC-LDPC码的最高码率基础校验矩阵的一部分;S1.2:将模板矩阵TMb1,Kb1进行扩展,得到模板矩阵TMb2,Kb1;S1.3:将模板矩阵TMb1,Kb1进行扩展,增加(Kb2-Kb1)列,得到模板矩阵TMb1,Kb2;S1.4:在模板矩阵TMb2,Kb1和TMb1,Kb2的基础上,扩展得到模板矩阵TMb2,Kb2。
在一些示例中,所述S1.2,进一步包括:对Mb=Mb1至(Mb2-1),在模板矩阵TMb,Kb1的基础上根据Raptor-like结构各扩展一行一列得到模板矩阵TMb+1,Kb1,最终得到模板矩阵TMb2,Kb1。
在一些示例中,所述S1.3,进一步包括:令Mb=Mb1,对Kb=Kb1至Kb2-1,在模板矩阵TMb,Kb的基础上,采用密度演进分析工具辅助选择TMb,Kb+1第(Kb+1)列第1至Mb行的元素值,得到模板矩阵TMb,Kb+1,最终得到模板矩阵TMb1,Kb2。
在一些示例中,所述S1.4,进一步包括:对Mb=Mb1至Mb2-1,在模板矩阵TMb2,Kb1和TMb,Kb2的基础上,采用密度演进分析工具辅助选择TMb+1,Kb2的第(Mb+1)行中第(Kb1+1)至Kb2列的元素值,以使模板矩阵集合{TMb+1,Kb}(Kb=Kb1+1至Kb2)中的所有模板矩阵在典型信道下的信噪比门限均逼近信道容量的理论界,得到模板矩阵TMb+1,Kb2,最终得到模板矩阵TMb2,Kb2。
在一些示例中,所述S2,进一步包括:S2.1:选定一组扩展因子{b},其中,对b=b1*2^j(j=0,1,...,j1)的扩展因子{b}={b1*2^j},共享一个偏移地址表{A1},给定扩展因子b,假设偏移地址取值为A,则实际偏移地址为mod(A,b);S2.2:对扩展因子b=b1,构造偏移地址表{A1,0};S2.3:对j=0,1,...,j1-1,在b=b1*2^j的偏移地址表{A1,j}的基础上构造偏移地址表{A1,j+1},其中mod(A1,j+1,b1*2^j)=mod(A1,j,b1*2^j),最后得到的偏移地址表{A1,j1}={A1};S2.4:根据QC-LDPC码定义、所述模板矩阵TMb2,Kb2和所述扩展因子{b}={b1*2^j}对应的偏移地址表{A1}得到所述校验矩阵{Hb*Mb2,b*Kb2}。
在一些示例中,所述S4,进一步包括:S4.1:根据所述信息比特长度K,选取一个Mb2行、(Kb2+Mb2)列的模板矩阵TMb2,Kb2作为目标模板矩阵;S4.2:根据信息比特长度K,从目标模板矩阵TMb2,Kb2对应的一组校验矩阵{Hb*Mb2,b*Kb2}中选择扩展因子参数b0,得到编码校验矩阵Hb0*Mb2,b0*Kb2,使得Kb1*b0<=K<=Kb2*b0;S4.3:根据信息比特长度K对编码校验矩阵Hb0*Mb2,b0*Kb2进行缩短得到缩短校验矩阵Hb0*Mb2,b0*Kb0,其中b0*Kb1<=K<=b0*Kb0;S4.4:计算校验比特长度M=N-K+b0*Vb,根据所述校验比特长度M,对所述缩短校验矩阵Hb0*Mb2,b0*Kb0进行截取,得到截取编码矩阵Hb0*Mb0,b0*Kb0,其中M<=b0*Mb0;S4.5:根据输入信息比特长度K和截取校验矩阵Hb0*Mb0,b0*Kb0对应的信息比特长度b0*Kb0对输入信息比特填充(b0*Kb0-K)个零比特,以得到长度为b0*Kb0的填充信息比特。
在一些示例中,所述S1.1中的所述模板矩阵TMb1,Kb1采用近似下三角结构。
在一些示例中,所述Raptor-like结构具体为:新增的校验节点之间没有校验关系,每个新增校验节点仅与前(Kb1+Mb1)个节点构成校验关系。
在一些示例中,在模板矩阵TMb,Kb1的基础上,采用密度演进分析工具辅助选择模板矩阵TMb+1,Kb1第(Mb+1)行的第1至(Kb1+Mb1)列的元素值,使得模板矩阵TMb+1,Kb1在典型信道下的信噪比门限逼近信道容量的理论界。
根据本发明实施例的一种多码率多码长LDPC码的构造及编码方法,可以构造信息比特和校验比特长度逐比特变化的多码率多码长QC-LDPC码,用一个模板矩阵和一组扩展因子对应的校验矩阵进行编码,同时保证多码率多码长QC-LDPC码的性能,简化了基于LDPC码的编码调制系统的设计和实现。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是现有技术中信息比特删除示意图;
图2是现有技术中校验比特删除示意图;
图3是现有技术中具有Raptor-like结构的LDPC码校验矩阵示意图;
图4是现有技术中信息比特零填充和校验比特删除的结合示意图;
图5是根据本发明实施例的一种多码率多码长LDPC码的构造及编码方法的流程图;
图6是根据本发明一个实施例的模板矩阵TMb2,Kb2的结构示意图;
图7是根据本发明一个实施例的模板矩阵TMb1,Kb1的结构示意图;
图8是根据本发明一个具体实施例的模板矩阵TMb1,Kb1的示意图;
图9是根据本发明一个实施例的模板矩阵TMb2,Kb1的结构示意图;
图10是根据本发明一个实施例的模板矩阵TMb1,Kb2的结构示意图;以及
图11是根据本发明一个具体实施例的模板矩阵TMb2,Kb2的示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
以下结合附图描述根据本发明实施例的一种多码率多码长LDPC码的构造及编码方法。
图5是根据本发明一个实施例的一种多码率多码长LDPC码的构造及编码方法的流程图。如图5所示,该方法包括以下步骤:
步骤S1:构造一个支持多码率多码长的QC-LDPC码的Mb2行、(Kb2+Mb2)列的模板矩阵TMb2,Kb2,其中,信息节点删除长度为Vb,即信息节点删除Vb列,循环移位子矩阵的每行或每列最多有D个非零元素,最小校验节点长度为Mb1,最大校验节点长度为Mb2,最小信息节点长度为Kb1,最大信息节点长度为Kb2。
在一个具体实施例中,例如,设置Vb=1,Kb1=10,Kb2=20,Mb1=4,Mb2=101,D=1,则待设计的QC-LDPC码支持的最大信息比特长度为b*Kb2比特,对应最大信息比特长度的最低码率为Kb2/(Kb2+Mb2-Vb)=1/6。
在本发明的一个实施例中,结合图6所示,步骤S1,进一步包括:
步骤S1.1:构造Mb1行、(Kb1+Mb1)列的模板矩阵TMb1,Kb1,其中Kb1<Kb2,Mb1<Mb2,其中,模板矩阵TMb1,Kb1对应Raptor-like结构QC-LDPC码的最高码率基础校验矩阵的一部分,例如图7所示。
在一个具体实施例中,例如,设置Kb1=12,Mb1=4,模板矩阵TMb1,Kb1具体构造结果如图8所示。为了便于扩展到模板矩阵TMb2,Kb2,在本发明的一个实施例中,模板矩阵TMb1,Kb1例如采用近似下三角结构。并且,在这个具体实施例中,Kb1=12个信息节点对应的列重均不小于3,Mb1=4个校验节点对应的列重均不小于2。
步骤S1.2:将模板矩阵TMb1,Kb1进行扩展,得到模板矩阵TMb2,Kb1。进一步地,步骤S1.2包括:对Mb=Mb1至(Mb2-1),在模板矩阵TMb,Kb1的基础上根据Raptor-like结构各扩展一行一列得到模板矩阵TMb+1,Kb1,最终得到模板矩阵TMb2,Kb1,例如图9所示。更为具体地,Raptor-like结构具体为:新增的校验节点之间没有校验关系,每个新增校验节点仅与前(Kb1+Mb1)个节点构成校验关系。
在本发明的一个实施例中,在模板矩阵TMb,Kb1的基础上,采用密度演进(DensityEvolution,DE)分析工具辅助选择模板矩阵TMb+1,Kb1第(Mb+1)行的第1至(Kb1+Mb1)列的元素值,使得模板矩阵TMb+1,Kb1在典型信道(如Binary-Input的AWGN或i.i.d.Rayleigh信道)下的信噪比门限逼近信道容量的理论界。
步骤S1.3:对模板矩阵TMb1,Kb1进行扩展,增加(Kb2-Kb1)列,得到模板矩阵TMb1,Kb2,例如图10所示。进一步地,步骤S1.3包括:令Mb=Mb1,对Kb=Kb1至Kb2-1,在模板矩阵TMb,Kb的基础上,采用密度演进分析工具辅助选择TMb,Kb+1第(Kb+1)列第1至Mb行的元素值,得到模板矩阵TMb,Kb+1,最终得到模板矩阵TMb1,Kb2。需要说明的是,在一些示例中,步骤S1.2和步骤S1.3的执行顺序可交换。
步骤S1.4:在模板矩阵TMb2,Kb1和TMb1,Kb2的基础上,扩展得到模板矩阵TMb2,Kb2,例如图6所示。进一步地,步骤S1.4包括:对Mb=Mb1至Mb2-1,在模板矩阵T Mb2,Kb1和TMb,Kb2的基础上,采用密度演进分析工具辅助选择TMb+1,Kb2的第(Mb+1)行中第(Kb1+1)至Kb2列的元素值,以使模板矩阵集合{TMb+1,Kb}(Kb=Kb1+1至Kb2)中的所有模板矩阵在典型信道下的信噪比门限均逼近信道容量的理论界,得到模板矩阵TMb+1,Kb2,最终得到模板矩阵TMb2,Kb2。
在一个具体实施例中,例如,设置Kb1=12,Mb1=4,Kb2=24,Mb2=73,D=1,Vb=1,则模板矩阵TMb2,Kb2具体构造结果例如图11所示。图11中仅给出第1至(Kb2+Mb1)列节点元素值,第(Kb2+Mb1+1)至(Kb2+Mb2)列节点元素值由Raptor-like结构特征得到。
换言之,经过上述步骤S1.1至步骤S1.4设计的QC-LDPC码模板矩阵是一个母模板矩阵,可以从中截取Mb行(Kb+Mb)列的子模版矩阵(均简称模板矩阵),其中Kb=Kb1至Kb2,Mb=Mb1至Mb2,并且这些模板矩阵均面向典型信道(如,Binary-Input的AWGN或i.i.d.Rayleigh信道)进行了性能优化,信噪比门限性能均可以逼近信道容量的理论界。给定模板矩阵TMb2,Kb2,根据信息节点缩短和校验节点删除,可以得到信息节点长度为Kb和校验节点长度为Mb的子模板矩阵,对应的QC-LDPC码率为R=Mb/(Kb+Mb-Vb),利用DE(密度演进)分析工具可以得到子模板矩阵的信噪比门限SNR_th以及信噪比门限SNR_th与理论界SNR_lim的差距dSNR=SNR_th–SNR_lim。一些示例中的实验结果表明:从最高码率Kb2/(Mb1+Kb2-Vb)至最低码率Kb1/(Mb2+Kb1-Vb),信噪比门限均逼近理论界。
进一步地,在实际信息传输系统中,根据需要,可能需要多个模板矩阵,则重复步骤S1.1至步骤S1.4即可得到。
进一步地,在实际信息传输系统中,根据需要,可能需要更大的模板矩阵,则重复执行步骤S1.2可以将校验节点从Mb2扩展到Mb2+dMb,或者重复执行步骤S1.3和步骤S1.4可以将信息节点从Kb2扩展到Kb2+dKb,或者重复执行步骤S1.2至步骤S1.4可以将Mb2行(Kb2+Mb2)列的模板矩阵TMb2,Kb2扩展到(Mb2+dMb)行(Kb2+dKb+Mb2+dMb)列的模板矩阵TMb2+dMb,Kb2+dKb,其中,dKb和dMb为正整数。
步骤S2:根据QC-LDPC码的模板矩阵TMb2,Kb2构造一组校验矩阵{Hb*Mb2,b*Kb2},其中b为扩展因子。具体地说,结合一个扩展因子b,通过传统方法,可以从一个模板矩阵得到一个校验矩阵,从而完成QC-LDPC码的构造。
在本发明的一个实施例中,步骤S2,进一步包括:
步骤S2.1:选定一组扩展因子{b},其中,对b=b1*2^j(j=0,1,...,j1)的扩展因子{b}={b1*2^j},可以共享一个偏移地址表{A1},给定扩展因子b,假设偏移地址取值为A,则实际偏移地址为mod(A,b)。
在一个具体实施例中,例如,设置b1=8,j1=7。
步骤S2.2:对扩展因子b=b1,构造偏移地址表{A1,0}。
步骤S2.3:对j=0,1,...,j1-1,在b=b1*2^j的偏移地址表{A1,j}的基础上构造偏移地址表{A1,j+1},其中mod(A1,j+1,b1*2^j)=mod(A1,j,b1*2^j),最后得到的偏移地址表{A1,j1}={A1}。
步骤S2.4:根据QC-LDPC码定义、一个模板矩阵TMb2,Kb2和扩展因子{b}={b1*2^j}对应的偏移地址表{A1}得到一组校验矩阵{Hb*Mb2,b*Kb2}。
进一步地,在实际信息传输系统中,根据需要,对一个模板矩阵,可能需要多组扩展因子,则重复执行步骤S2.1至步骤S2.4即可得到。
在一个具体实施例中,例如,设置Kb1=12,Kb2=18,Vb=1,Mb1=4,Mb2=91,第一组扩展因子b=b1*2^j(j=0,1,...,j1),设置b1=8,j1=7。第二组扩展因子b=b2*2^j(j=0,1,...,j2),设置b2=12,j2=6。则最终设计的一个QC-LDPC模板矩阵和两组校验矩阵可以支持逐比特步进的不同信息比特长度和不同校验比特长度,其中,信息比特长度最小值:Kb1*b1=96比特;信息比特长度最大值:Kb2*b1*2^7=18432比特。对信息比特长度介于最小值和最大值之间的任意长度,最高码率为1,最低码率不小于1/6,具体来说,选定Kb1<=Kb<=Kb2,最低码率为Kb/(Kb+Mb2-Vb)=Kb/(Kb+90)。
在另一个具体实施例中,例如,设置Kb1=10,Kb2=20,Vb=1,Mb1=4,Mb2=101,仅采用一组扩展因子b=b1*2^j(j=0,1,...,j1),设置b1=8,j1=7。则最终设计的一个QC-LDPC模板矩阵和一组校验矩阵可以支持逐比特步进的不同信息比特长度和不同校验比特长度,其中,信息比特长度最小值:Kb1*b1=80比特;信息比特长度最大值:Kb2*b1*2^7=20480比特。对信息比特长度介于最小值和最大值之间的任意长度,最高码率为1,最低码率不小于1/6,具体来说,选定Kb1<=Kb<=Kb2,最低码率为Kb/(Kb+Mb2-Vb)=Kb/(Kb+100)。
步骤S3:LDPC编码系统接收信息比特长度K、编码比特长度N和输入信息比特。
步骤S4:根据信息比特长度K,从多个模板矩阵中选取一个目标模板矩阵,并从目标模板矩阵对应的一组校验矩阵中选取一个校验矩阵作为编码校验矩阵,并根据信息比特长度K对编码校验矩阵进行缩短,得到缩短校验矩阵,并根据编码比特长度N对缩短校验矩阵进行截取,得到截取校验矩阵,并根据信息比特长度K和截取校验矩阵的大小对输入信息比特进行零填充,得到填充信息比特。
在本发明的一个实施例中,步骤S4,进一步包括:
步骤S4.1:根据信息比特长度K,选取一个Mb2行、(Kb2+Mb2)列的模板矩阵TMb2,Kb2作为目标模板矩阵。
步骤S4.2:根据信息比特长度K,从目标模板矩阵TMb2,Kb2对应的一组校验矩阵{Hb*Mb2,b*Kb2}中选择扩展因子参数b0,得到编码校验矩阵Hb0*Mb2,b0*Kb2,使得Kb1*b0<=K<=Kb2*b0。需要说明的是,取决于LDPC码参数,b0可能有多个选择,具体可根据需要选定。
步骤S4.3:根据信息比特长度K对编码校验矩阵Hb0*Mb2,b0*Kb2进行缩短得到缩短校验矩阵Hb0*Mb2,b0*Kb0,其中b0*Kb1<=K<=b0*Kb0。通常情况下,Kb0选的尽可能小。
步骤S4.4:计算校验比特长度M=N-K+b0*Vb,根据校验比特长度M,对缩短校验矩阵Hb0*Mb2,b0*Kb0进行截取,得到截取编码矩阵Hb0*Mb0,b0*Kb0,其中M<=b0*Mb0。通常情况下,Mb0选的尽可能小。需要说明的是,M最小可为零。在本发明的优选实施例中,要求校验比特长度M大于或等于b0*Mb1(即校验比特长度M不小于b0*Mb1),以保证LDPC码的信噪比门限性能。
步骤S4.5:根据输入信息比特长度K和截取校验矩阵Hb0*Mb0,b0*Kb0对应的信息比特长度b0*Kb0对输入信息比特填充(b0*Kb0-K)个零比特,以得到长度为b0*Kb0的填充信息比特。
步骤S5:根据截取校验矩阵Hb0*Mb0,b0*Kb0对长度为b0*Kb0的填充信息比特进行LDPC编码,得到长度为(b0*Kb0+b0*Mb0)的编码比特。
步骤S6:根据输入信息比特长度K,去除编码比特中包含的(b0*Kb0-K)个零填充比特,并根据校验比特长度M,去除编码比特最后的(b0*Mb0-M)个校验比特,同时根据信息节点删除长度Vb,删除编码比特中包含的前b0*Vb个信息比特,得到长度为(K+M-b0*Vb)=N的输出编码比特。
为了便于更好地理解本发明,在本发明的一个实施例中,对上述涉及的参数符号含义说明如下:Mb1:模板矩阵TMb2,Kb2支持的最小校验节点长度(对应设计的最高码率),典型值Mb1=4或5;Mb2:模板矩阵TMb2,Kb2支持的最大校验节点长度(对应设计的最低码率);Kb1:模板矩阵TMb2,Kb2支持的最小信息节点长度;Kb2:模板矩阵TMb2,Kb2支持的最大信息节点长度;Vb:模板矩阵TMb2,Kb2的信息节点删除长度;{b1*2^j(j=0,1,…,j1)}:模板矩阵TMb2,Kb2对应的第一组扩展因子集合;{b2*2^j(j=0,1,…,j2)}:模板矩阵TMb2,Kb2对应的第二组扩展因子集合;Mb0:用于实际编码的模板矩阵校验节点长度;Kb0:用于实际编码的模板矩阵信息节点长度;b0:用于实际编码的模板矩阵扩展因子参数;D:循环移位子矩阵的每行或每列最多非零元素个数,典型值D=1或D=2。
综上,根据本发明实施例的多码率多码长LDPC码的构造及编码方法,可以构造信息比特和校验比特长度逐比特变化的多码率多码长QC-LDPC码,用一个模板矩阵和一组扩展因子对应的校验矩阵进行编码,同时保证多码率多码长QC-LDPC码的性能,简化了基于LDPC码的编码调制系统的设计和实现。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同限定。
Claims (10)
1.一种多码率多码长LDPC码的构造及编码方法,其特征在于,包括以下步骤:
S1:构造一个支持多码率多码长的QC-LDPC码的模板矩阵TMb2,Kb2,其中,信息节点删除长度为Vb,循环移位子矩阵的每行或每列最多有D个非零元素,最小校验节点长度为Mb1,最大校验节点长度为Mb2,最小信息节点长度为Kb1,最大信息节点长度为Kb2;
S2:根据所述QC-LDPC码的模板矩阵TMb2,Kb2构造一组校验矩阵{Hb*Mb2,b*Kb2},其中b为扩展因子;
S3:接收信息比特长度K、编码比特长度N和输入信息比特;
S4:根据所述信息比特长度K,从多个模板矩阵中选取一个目标模板矩阵,并从所述目标模板矩阵对应的一组校验矩阵中选取一个校验矩阵作为编码校验矩阵,并根据信息比特长度K对所述编码校验矩阵进行缩短,得到缩短校验矩阵,并根据编码比特长度N对所述缩短校验矩阵进行截取,得到截取校验矩阵,并根据信息比特长度K和所述截取校验矩阵的大小对输入信息比特进行零填充,得到填充信息比特;
S5:根据所述截取校验矩阵对长度为b0*Kb0的填充信息比特进行LDPC编码,得到长度为(b0*Kb0+b0*Mb0)的编码比特,其中,b0为用于实际编码的模板矩阵扩展因子参数;
S6:根据输入信息比特长度K,去除所述编码比特中包含的(b0*Kb0-K)个零填充比特,并根据校验比特长度M,去除编码比特最后的(b0*Mb0-M)个校验比特,以及根据所述信息节点删除长度Vb,删除编码比特中包含的前b0*Vb个信息比特,得到长度为(K+M-b0*Vb)=N的输出编码比特。
2.根据权利要求1所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述S1,进一步包括:
S1.1:构造Mb1行、(Kb1+Mb1)列的模板矩阵TMb1,Kb1,其中Kb1<Kb2,Mb1<Mb2,其中,模板矩阵TMb1,Kb1对应Raptor-like结构QC-LDPC码的最高码率基础校验矩阵的一部分;
S1.2:将模板矩阵TMb1,Kb1进行扩展,得到模板矩阵TMb2,Kb1;
S1.3:对模板矩阵TMb1,Kb1进行扩展,增加(Kb2-Kb1)列,得到模板矩阵TMb1,Kb2;
S1.4:在模板矩阵TMb2,Kb1和TMb1,Kb2的基础上,扩展得到模板矩阵TMb2,Kb2。
3.根据权利要求2所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述S1.2,进一步包括:
对Mb=Mb1至(Mb2-1),在模板矩阵TMb,Kb1的基础上根据Raptor-like结构各扩展一行一列得到模板矩阵TMb+1,Kb1,最终得到模板矩阵TMb2,Kb1。
4.根据权利要求2所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述S1.3,进一步包括:
令Mb=Mb1,对Kb=Kb1至Kb2-1,在模板矩阵TMb,Kb的基础上,采用密度演进分析工具辅助选择TMb,Kb+1第(Kb+1)列第1至Mb行的元素值,得到模板矩阵TMb,Kb+1,最终得到模板矩阵TMb1,Kb2。
5.根据权利要求2所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述S1.4,进一步包括:
对Mb=Mb1至Mb2-1,在模板矩阵TMb2,Kb1和TMb,Kb2的基础上,采用密度演进分析工具辅助选择TMb+1,Kb2的第(Mb+1)行中第(Kb1+1)至Kb2列的元素值,以使模板矩阵集合{TMb+1,Kb}(Kb=Kb1+1至Kb2)中的所有模板矩阵在典型信道下的信噪比门限均逼近信道容量的理论界,得到模板矩阵TMb+1,Kb2,最终得到模板矩阵TMb2,Kb2。
6.根据权利要求1所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述S2,进一步包括:
S2.1:选定一组扩展因子{b},其中,对b=b1*2^j(j=0,1,...,j1)的扩展因子{b}={b1*2^j},共享一个偏移地址表{A1},给定扩展因子b,假设偏移地址取值为A,则实际偏移地址为mod(A,b);
S2.2:对扩展因子b=b1,构造偏移地址表{A1,0};
S2.3:对j=0,1,...,j1-1,在b=b1*2^j的偏移地址表{A1,j}的基础上构造偏移地址表{A1,j+1},其中mod(A1,j+1,b1*2^j)=mod(A1,j,b1*2^j),最后得到的偏移地址表{A1,j1}={A1};
S2.4:根据QC-LDPC码定义、所述模板矩阵TMb2,Kb2和所述扩展因子{b}={b1*2^j}对应的偏移地址表{A1}得到所述校验矩阵{Hb*Mb2,b*Kb2}。
7.根据权利要求1所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述S4,进一步包括:
S4.1:根据所述信息比特长度K,选取一个Mb2行、(Kb2+Mb2)列的模板矩阵TMb2,Kb2作为目标模板矩阵;
S4.2:根据信息比特长度K,从目标模板矩阵TMb2,Kb2对应的一组校验矩阵{Hb*Mb2,b*Kb2}中选择扩展因子参数b0,得到编码校验矩阵Hb0*Mb2,b0*Kb2,使得Kb1*b0<=K<=Kb2*b0;
S4.3:根据信息比特长度K对编码校验矩阵Hb0*Mb2,b0*Kb2进行缩短得到缩短校验矩阵Hb0*Mb2,b0*Kb0,其中b0*Kb1<=K<=b0*Kb0;
S4.4:计算校验比特长度M=N-K+b0*Vb,根据所述校验比特长度M,对所述缩短校验矩阵Hb0*Mb2,b0*Kb0进行截取,得到截取编码矩阵Hb0*Mb0,b0*Kb0,其中M<=b0*Mb0;
S4.5:根据输入信息比特长度K和截取校验矩阵Hb0*Mb0,b0*Kb0对应的信息比特长度b0*Kb0对输入信息比特填充(b0*Kb0-K)个零比特,以得到长度为b0*Kb0的填充信息比特。
8.根据权利要求2所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述S1.1中的所述模板矩阵TMb1,Kb1采用近似下三角结构。
9.根据权利要求3所述的多码率多码长LDPC码的构造及编码方法,其特征在于,所述Raptor-like结构具体为:新增的校验节点之间没有校验关系,每个新增校验节点仅与前(Kb1+Mb1)个节点构成校验关系。
10.根据权利要求3所述的多码率多码长LDPC码的构造及编码方法,其特征在于,在模板矩阵TMb,Kb1的基础上,采用密度演进分析工具辅助选择模板矩阵TMb+1,Kb1第(Mb+1)行的第1至(Kb1+Mb1)列的元素值,使得模板矩阵TMb+1,Kb1在典型信道下的信噪比门限逼近信道容量的理论界。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610973722.4A CN108023673B (zh) | 2016-11-04 | 2016-11-04 | 一种多码率多码长ldpc码的构造及编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610973722.4A CN108023673B (zh) | 2016-11-04 | 2016-11-04 | 一种多码率多码长ldpc码的构造及编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108023673A CN108023673A (zh) | 2018-05-11 |
CN108023673B true CN108023673B (zh) | 2020-03-27 |
Family
ID=62084740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610973722.4A Active CN108023673B (zh) | 2016-11-04 | 2016-11-04 | 一种多码率多码长ldpc码的构造及编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108023673B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109217879B (zh) * | 2018-08-06 | 2020-07-31 | 中国科学院计算技术研究所 | 一种多速率低密度校验码的构造方法和装置 |
CN109547033B (zh) * | 2018-11-23 | 2022-12-09 | 中国电子科技集团公司第五十四研究所 | 一种支持任意码长的ldpc码实现方法 |
CN111277354B (zh) * | 2018-12-04 | 2023-03-10 | 华为技术有限公司 | 低密度奇偶校验ldpc码的编译码方法、相关装置 |
CN109936379B (zh) * | 2019-01-24 | 2021-07-09 | 南京大学 | 一种多码率ldpc码的构造方法及其解码装置 |
CN110708139B (zh) * | 2019-09-23 | 2021-01-19 | 北京大学 | 一种基于并行矢量消息传递算法的ldpc码字扩展方法及系统 |
CN112865810A (zh) * | 2019-11-28 | 2021-05-28 | 华为技术有限公司 | 编译码方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070076538A (ko) * | 2006-01-17 | 2007-07-24 | 한국전자통신연구원 | 리차드슨 유형 재킷 ldpc 부호 생성장치 및 방법 |
CN101577554A (zh) * | 2009-05-31 | 2009-11-11 | 清华大学 | 多码长多码率的低密度奇偶校验码的编码方法 |
CN102075196A (zh) * | 2010-12-10 | 2011-05-25 | 清华大学 | 多码率多码长qc-ldpc码构建方法及编码调制系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101587281B1 (ko) * | 2009-03-12 | 2016-01-20 | 삼성전자주식회사 | 통신 시스템에서 제어 정보를 부호화하는 방법과 그 제어 정보를 송수신하는 방법 및 장치 |
-
2016
- 2016-11-04 CN CN201610973722.4A patent/CN108023673B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070076538A (ko) * | 2006-01-17 | 2007-07-24 | 한국전자통신연구원 | 리차드슨 유형 재킷 ldpc 부호 생성장치 및 방법 |
CN101577554A (zh) * | 2009-05-31 | 2009-11-11 | 清华大学 | 多码长多码率的低密度奇偶校验码的编码方法 |
CN102075196A (zh) * | 2010-12-10 | 2011-05-25 | 清华大学 | 多码率多码长qc-ldpc码构建方法及编码调制系统 |
Non-Patent Citations (1)
Title |
---|
François Charot等.A New Powerful Scalable Generic Multi-Standard LDPC Decoder Architecture.《2008 16th International Symposium on Field-Programmable Custom Computing Machines》.2008,第314-315页. * |
Also Published As
Publication number | Publication date |
---|---|
CN108023673A (zh) | 2018-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108023673B (zh) | 一种多码率多码长ldpc码的构造及编码方法 | |
JP5551209B2 (ja) | 可変サイズのパケットのldpc符号化及び復号化 | |
CN101889398B (zh) | 在使用低密度奇偶校验码的通信系统中用于信道编码和解码的方法和装置 | |
EP2503698B1 (en) | Error correction method and device, and communication system using the same | |
JP4688841B2 (ja) | 符号化器及び復号器、並びに送信装置及び受信装置 | |
CN102714504B (zh) | 在通信系统中传送和接收数据的方法和装置 | |
US8689093B2 (en) | Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code | |
JP2011512106A (ja) | 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化及び復号化方法並びにその装置 | |
WO2012037749A1 (zh) | 一种低密度奇偶校验码的编码方法及装置 | |
JP5436688B2 (ja) | 線形ブロック符号を使用する通信システムにおけるパリティ検査行列を生成する方法及び装置とそれを用いる送受信装置及び方法 | |
CN109417392A (zh) | Ldpc码的编解码方法及系统 | |
CN101431337A (zh) | 提高编码并行度实现降低编码时延的方法 | |
JP6089031B2 (ja) | データを伝送する方法及びその装置 | |
JP2014523168A5 (zh) | ||
CN108471340B (zh) | 码率兼容qc-ldpc码构造和信道编码方法及系统 | |
CN1949694A (zh) | 基于两次扩展的分层近似规则低密度校验码构造方法 | |
KR102482110B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN105871385B (zh) | 一种ldpc卷积码构造方法 | |
CN108400836B (zh) | 一种多码率多码长qc-ldpc码的构造和编码方法 | |
WO2018126788A1 (zh) | 准循环低密度奇偶校验编码方法、装置和存储介质 | |
KR20090064709A (ko) | Ldpc 부호의 패리티 검사 행렬 생성 장치 및 그방법과, 그를 이용한 ldpc 부/복호화 장치 | |
KR101128804B1 (ko) | 참조 행렬을 이용한 lpdc 부호화 및 복호화 방법 | |
CN102811064B (zh) | 一种多码率ldpc码的构造方法 | |
KR102445150B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
CN116054844B (zh) | 校验矩阵构造方法、系统、电子设备及计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |