JP2020507993A - 低密度パリティチェック（ｌｄｐｃ）サーキュラーバッファレートマッチング - Google Patents

低密度パリティチェック（ｌｄｐｃ）サーキュラーバッファレートマッチング Download PDF

Info

Publication number
JP2020507993A
JP2020507993A JP2019542602A JP2019542602A JP2020507993A JP 2020507993 A JP2020507993 A JP 2020507993A JP 2019542602 A JP2019542602 A JP 2019542602A JP 2019542602 A JP2019542602 A JP 2019542602A JP 2020507993 A JP2020507993 A JP 2020507993A
Authority
JP
Japan
Prior art keywords
bits
circular buffer
parity
systematic
information block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019542602A
Other languages
English (en)
Other versions
JP7211954B2 (ja
JP2020507993A5 (ja
Inventor
ジョセフ・ビナミラ・ソリアガ
シュリニヴァス・クデカール
トーマス・ジョセフ・リチャードソン
ジン・ジアン
レンチュウ・ワン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2020507993A publication Critical patent/JP2020507993A/ja
Publication of JP2020507993A5 publication Critical patent/JP2020507993A5/ja
Application granted granted Critical
Publication of JP7211954B2 publication Critical patent/JP7211954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

本開示の態様は、レートマッチングされた送信のために構成可能なサーキュラーバッファを利用する低密度パリティチェック(LDPC)コーディングに関する。サーキュラーバッファは、選択されたマザーコードレートおよび固定サーキュラーバッファ長に基づいて構成され得る。たとえば、サーキュラーバッファのシステマティックビットセクションおよびパリティビットセクションのそれぞれのサイズは、選択されたマザーコードレートに基づいて変化し得る。

Description

関連出願の相互参照
本出願は、2017年2月13日に米国特許商標庁に出願した米国特許仮出願第62/458,495号、および2018年2月12日に米国特許商標庁に出願した米国特許非仮出願第15/894,197号の優先権および利益を主張し、その内容全体は、その全体が以下に完全に記載されるかのように、またすべての適用可能な目的のために、参照により本明細書に組み込まれる。
以下で論じる技術は、一般に、ワイヤレス通信システムに関し、より詳細には、低密度パリティチェックコーディングに関する。
ブロックコードまたは誤り訂正コードはしばしば、ノイズのあるチャネルを介して、デジタルメッセージの信頼できる送信を行うために使用される。典型的なブロックコードでは、情報メッセージまたは情報シーケンスがブロックに分裂され、送信デバイスにおけるエンコーダが、次いで、数学的に冗長性を情報メッセージに加える。符号化された情報メッセージにおけるこの冗長性の活用は、メッセージの信頼度への手がかりであり、ノイズに起因して生じ得る任意のビットエラーの訂正を可能にする。すなわち、部分的にチャネルにノイズが付加されることに起因してビット誤りが生じることがあるとしても、受信デバイスにおけるデコーダは冗長性を利用して情報メッセージを確実に復元することができる。
特に、ハミングコード、Bose-Chaudhuri-Hocquenghem(BCH)コード、ターボコード、および低密度パリティチェック(LDPC)コードを含む、そのような誤り訂正ブロックコードの多くの例が、当業者には知られている。ターボコードを利用する3GPP LTEネットワーク、およびLDPCコードを利用するIEEE802.11n Wi-Fiネットワークなど、多くの既存のワイヤレス通信ネットワークが、そのようなブロックコードを利用する。
第5世代(5G)新無線ネットワークなど、将来のネットワークのために、広範囲の情報ブロック長および広範囲のコードレートをサポートするために、引き続きLDPCコードを実装することができる。効率のよいハードウェア利用で高いスループットを達成するために、LDPCコードのさらなる拡張が所望される。
以下において、本開示の1つまたは複数の態様の基本的理解を与えるために、そのような態様の簡略化された概要を提示する。本概要は、本開示のすべての企図される特徴の広範な概要でなく、本開示のすべての態様の主要または重要な要素を識別するものでも、本開示のいずれかまたはすべての態様の範囲を定めるものでもない。その唯一の目的は、後で提示されるより詳細な説明の前置きとして、本開示の1つまたは複数の態様のいくつかの概念を簡略化された形態で提示することである。
本開示の様々な態様は、レートマッチングされた送信のために構成可能なサーキュラーバッファを利用する低密度パリティチェック(LDPC)コーディングのための機構に関する。最大サーキュラーバッファ長は、LDPCコードに対する最大情報ブロックサイズにおいて達成可能な最小マザーコードレート(mother code rate)に基づいて定義され得る。情報ブロックサイズが最大情報ブロックサイズ未満である場合、サーキュラーバッファ長および/またはサーキュラーバッファのシステマティックビットセクションおよびパリティビットセクションのそれぞれのサイズは、たとえば、コーディング利得が逓減する絶対最小マザーコードレートに対する何らかの制約を伴って、より低いマザーコードレートをサポートするように可変であってよい。いくつかの例では、サーキュラーバッファは、サーキュラーバッファに対して選択されたマザーコードレートに基づいて、固定長、および可変サイズのシステマティックビットセクションおよびパリティビットセクションによって定義され得る。選択されたマザーコードレートは、各々が、LDPCコーディングのために利用される、特定の情報ブロック長およびLDPCベースグラフに関連する、2つ以上のマザーコードレートから選択され得る。
以下の詳細な説明を検討すれば、本発明のこれらおよび他の態様がより十分に理解されよう。添付の図とともに本発明の特定の例示的な実施形態の以下の説明を検討すれば、本発明の他の態様、特徴、および実施形態が当業者に明らかとなろう。本発明の特徴は、以下のいくつかの実施形態および図に対して説明されることがあるが、本発明のすべての実施形態は、本明細書で説明する有利な特徴のうちの1つまたは複数を含むことができる。言い換えれば、1つまたは複数の実施形態についていくつかの有利な特徴を有するものとして説明することがあるが、そのような特徴のうちの1つまたは複数はまた、本明細書で説明する本発明の様々な実施形態に従って使用されてもよい。同様に、例示的な実施形態について、デバイス実施形態、システム実施形態、または方法実施形態として以下で説明する場合があるが、そのような例示的な実施形態を様々なデバイス、システム、および方法に実装できることを理解されたい。
本開示のいくつかの態様による、無線アクセスネットワークの一例を示す図である。 本開示のいくつかの態様による、ブロックコードを利用するワイヤレス通信の略図である。 本開示のいくつか態様による、低密度パリティチェック(LDPC)行列の一例を示す図である。 本開示のいくつかの態様による、LDPCベースグラフの一例を示す図である。 本開示のいくつかの態様による、例示的なベースグラフの一般構造を示す図である。 本開示のいくつかの態様による、例示的な最適化されたベースグラフの一般構造を示す図である。 本開示のいくつかの態様による、レートマッチングのためにLDPCエンコーダおよびサーキュラーバッファを使用してコードワードを生成し送信するように構成された例示的な送信側ワイヤレス通信デバイスを示す図である。 本開示のいくつかの態様による、例示的な構成可能なサーキュラーバッファを示す図である。 本開示のいくつかの態様による、処理システムを採用するワイヤレス通信デバイスのためのハードウェア実装形態の一例を示すブロック図である。 本開示のいくつかの態様による、構成可能なサーキュラーバッファを利用したLDPC符号化のための方法のフローチャートである。 本開示のいくつかの態様による、構成可能なサーキュラーバッファを利用したLDPC符号化のための別の方法のフローチャートである。 本開示のいくつかの態様による、構成可能なサーキュラーバッファを利用したLDPC符号化のための別の方法のフローチャートである。
添付の図面に関して以下に記載する詳細な説明は、様々な構成について説明するものであり、本明細書で説明する概念が実践されてもよい唯一の構成を表すものではない。詳細な説明は、様々な概念の完全な理解を可能にすることを目的として具体的な詳細を含む。しかしながら、これらの概念はこれらの具体的な詳細なしに実践され得ることが、当業者には明らかであろう。いくつかの事例では、そのような概念を不明瞭にすることを回避するために、よく知られている構造および構成要素がブロック図の形態で示される。
本開示全体にわたって提示する様々な概念は、幅広い種類の通信システム、ネットワークアーキテクチャ、および通信規格にわたって実装され得る。ここで図1を参照すると、例示的な例として限定はしないが、無線アクセスネットワーク100の概略図が提供される。いくつかの例では、無線アクセスネットワーク100は、継続的に発展するワイヤレス通信技術を採用するネットワークであってよい。これは、たとえば、(たとえば、3GPP、www.3gpp.orgによって発行される)規格のセットに基づく第5世代(5G)または新無線(NR:New Radio)ワイヤレス通信技術を含み得る。たとえば、LTEアドバンストに従う3GPPによって、またはCDMA2000に従う3GPP2によって定義される規格は、5Gと見なされてよい。規格はまた、ベライゾン技術フォーラム(Verizon Technical Forum)およびコリアテレコムSIG(Korea Telecom SIG)によって指定される3GPP以前の取り組みを含み得る。
他の例では、無線アクセスネットワーク100は、第3世代(3G)ワイヤレス通信技術または第4世代(4G)ワイヤレス通信技術を採用するネットワークであってよい。たとえば、第3世代パートナーシッププロジェクト(3GPP)および第3世代パートナーシッププロジェクト2(3GPP2)によって公表された規格は、3Gまたは4Gと見なされてよく、限定はしないが、ロングタームエボリューション(LTE)、LTEアドバンスト、発展型パケットシステム(EPS)、およびユニバーサル移動体電気通信システム(UMTS)を含む。上記の3GPP規格のうちの1つまたは複数に基づく様々な無線アクセス技術の追加の例は、限定はしないが、ユニバーサル地上波無線アクセス(UTRA)、発展型ユニバーサル地上波無線アクセス(eUTRA)、汎用パケット無線サービス(GPRS)およびGSM(登録商標)進化型高速データレート(EDGE)を含む。第3世代パートナーシッププロジェクト2(3GPP2)によって規定されたそのようなレガシー規格の例は、限定はしないが、CDMA2000およびウルトラモバイルブロードバンド(UMB)を含む。3G/4Gワイヤレス通信技術を採用する規格の他の例は、IEEE802.16(WiMAX)規格および他の好適な規格を含む。
いくつかの例に対する例によって本出願で態様および実施形態が説明されるが、多くの異なる構成およびシナリオにおいて追加の実装形態および使用事例が生じ得ることを当業者は理解されよう。本明細書で説明する革新は、多くの異なるプラットフォームタイプ、デバイス、システム、形状、サイズ、パッケージング構成にわたって実装され得る。たとえば、実施形態および/または使用は、統合チップ実施形態および他の非モジュール構成要素ベースデバイス(たとえば、エンドユーザデバイス、車両、通信デバイス、コンピューティングデバイス、産業機器、小売/購入デバイス、医療デバイス、AI対応デバイスなど)を介して生じ得る。いくつかの例は、特に使用事例または適用例を対象としてもしなくてもよいが、説明する革新の適用可能性の広い分類が生じ得る。実装形態は、チップレベルまたはモジュール式構成要素から非モジュール式で非チップレベルの実装形態までの、またさらには、説明する革新の1つまたは複数の態様を組み込む、集約された、分散された、またはOEMのデバイスまたはシステムまでのスペクトルの範囲に及ぶことがある。いくつかの実際的な設定では、説明する態様および特徴を組み込むデバイスはまた、特許請求および説明する実施形態の実装および実践のために、追加の構成要素および特徴を必然的に含んでよい。たとえば、ワイヤレス信号の送信および受信は、アナログ用途およびデジタル用途のためのいくつかの構成要素(たとえば、アンテナ、RFチェーン、電力増幅器、変調器、バッファ、プロセッサ、インターリーバ、加算器(adder)/加算器(summer)などを含む、ハードウェア構成要素)を必然的に含む。本明細書で説明する革新が、様々なサイズ、形状、および構造の、多種多様なデバイス、チップレベル構成要素、システム、分散型構成、エンドユーザデバイスなどにおいて実践され得ることが意図される。
無線アクセスネットワーク100によってカバーされる地理的領域は、1つのアクセスポイントまたは基地局から地理的エリアにわたってブロードキャストされる識別情報に基づいてユーザ機器(UE)によって一意に識別され得る、いくつかのセルラー領域(セル)に分割され得る。図1は、マクロセル102、104、および106、ならびにスモールセル108を示し、それらの各々は1つまたは複数のセクタ(図示せず)を含み得る。セクタとは、セルのサブエリアである。1つのセル内のすべてのセクタは、同じ基地局によってサービスされる。セクタ内の無線リンクは、そのセクタに属する単一の論理識別情報によって識別することができる。セクタに分割されるセルでは、セル内の複数のセクタはアンテナのグループによって形成されてもよく、各アンテナがセルの一部分の中のUEとの通信を担当する。
概して、それぞれの基地局(BS)は各セルをサービスする。概して、基地局とは、1つまたは複数のセル内でUEとの間での無線送信および無線受信を担当する、無線アクセスネットワーク内のネットワーク要素である。BSは、当業者によって、基地トランシーバ局(BTS)、無線基地局、無線トランシーバ、トランシーバ機能、基本サービスセット(BSS)、拡張サービスセット(ESS)、アクセスポイント(AP)、ノードB(NB)、eノードB(eNB)、gノードB(gNB)、または何らかの他の好適な用語で呼ばれることもある。
図1では、2つの基地局110および112が、セル102および104内に示され、第3の基地局114が、セル106の中でリモート無線ヘッド(RRH:remote radio head)116を制御するように示される。すなわち、基地局は、統合アンテナを有することができるか、またはフィーダケーブルによってアンテナもしくはRRHに接続され得る。示されている例では、基地局110、112、および114はサイズが大きいセルをサポートするので、セル102、104、および106はマクロセルと呼ばれることがある。さらに、1つまたは複数のマクロセルと重複し得るスモールセル108(たとえば、マイクロセル、ピコセル、フェムトセル、ホーム基地局、ホームノードB、ホームeノードBなど)内に、基地局118が示される。この例では、基地局118はサイズが比較的小さいセルをサポートするので、セル108はスモールセルと呼ばれることがある。セルサイズ決定は、システム設計ならびに構成要素制約に従って行われ得る。無線アクセスネットワーク100が任意の数のワイヤレス基地局およびセルを含んでよいことを理解されたい。さらに、所与のセルのサイズまたはカバレージエリアを拡張するために、中継ノードが展開されてよい。基地局110、112、114、118は、コアネットワークへのワイヤレスアクセスポイントを任意の数のモバイル装置に提供する。
図1は、基地局として機能するように構成され得るクアッドコプターまたはドローン120をさらに含む。すなわち、いくつかの例では、セルは必ずしも固定であってよいとは限らず、セルの地理的エリアは、クアッドコプター120などのモバイル基地局のロケーションに従って移動することがある。
概して、基地局は、ネットワークのバックホール部分(図示せず)との通信用のバックホールインターフェースを含み得る。バックホールは、基地局とコアネットワーク(図示せず)との間のリンクを提供し得、いくつかの例では、バックホールは、それぞれの基地局間の相互接続を提供し得る。コアネットワークは、ワイヤレス通信システムの一部であってよく、無線アクセスネットワーク内で使用される無線アクセス技術とは無関係であってよい。任意の好適なトランスポートネットワークを使用する直接物理接続、仮想ネットワークなどの、様々なタイプのバックホールインターフェースが採用され得る。
無線アクセスネットワーク100は、複数のモバイル装置のためのワイヤレス通信をサポートするように示される。モバイル装置は、通常、第3世代パートナーシッププロジェクト(3GPP)によって公表された規格および仕様ではユーザ機器(UE)と呼ばれるが、当業者によって、移動局(MS)、加入者局、モバイルユニット、加入者ユニット、ワイヤレスユニット、リモートユニット、モバイルデバイス、ワイヤレスデバイス、ワイヤレス通信デバイス、リモートデバイス、移動加入者局、アクセス端末(AT)、モバイル端末、ワイヤレス端末、リモート端末、ハンドセット、端末、ユーザエージェント、モバイルクライアント、クライアント、または何らかの他の好適な用語で呼ばれることもある。UEは、ネットワークサービスへのアクセスをユーザに提供する装置であり得る。
本文書内では、「モバイル」装置は、必ずしも移動するための能力を有する必要があるとは限らず、固定であってよい。モバイル装置またはモバイルデバイスという用語は、多種多様なデバイスおよび技術を広く指す。たとえば、モバイル装置のいくつかの非限定的な例は、モバイル、セルラー(セル)フォン、スマートフォン、セッション開始プロトコル(SIP)フォン、ラップトップ、パーソナルコンピュータ(PC)、ノートブック、ネットブック、スマートブック、タブレット、携帯情報端末(PDA)、および、たとえば、「モノのインターネット」(IoT)に対応する、広範囲の組込みシステムを含む。モバイル装置は、追加として、自動車または他の輸送車両、遠隔センサーまたは遠隔アクチュエータ、ロボットまたはロボティクスデバイス、衛星無線、全地球測位システム(GPS)デバイス、オブジェクトトラッキングデバイス、ドローン、マルチコプター、クアッドコプター、遠隔制御デバイス、アイウェア、装着型カメラ、仮想現実デバイス、スマートウォッチ、ヘルストラッカーまたはフィットネストラッカー、デジタルオーディオプレーヤ(たとえば、MP3プレーヤ)、カメラ、ゲーム機などのコンシューマデバイスおよび/または装着型デバイス、医療デバイス、埋込み可能デバイス、産業機器、ならびにユーザによる使用のためにサイズ決定、成形、かつ構成された多くの他のデバイスであってよい。
無線アクセスネットワーク100内では、セルは、各セルの1つまたは複数のセクタと通信している場合があるUEを含み得る。たとえば、UE122および124は基地局110と通信していてよく、UE126および128は基地局112と通信していてよく、UE130および132はRRH116を経由して基地局114と通信していてよく、UE134は基地局118と通信していてよく、UE136はモバイル基地局120と通信していてよい。ここで、各基地局110、112、114、118、および120は、それぞれのセル内のすべてのUEにコアネットワーク(図示せず)へのアクセスポイントを提供するように構成され得る。UEは、通信の助けとなるようにサイズ決定、成形、かつ配置されたいくつかのハードウェア構造構成要素を備えてよく、そのような構成要素は、互いに電気的に結合されたアンテナ、アンテナアレイ、RFチェーン、増幅器、1つまたは複数のプロセッサなどを含むことができる。
別の例では、モバイルネットワークノード(たとえば、クアッドコプター120)が、UEとして機能するように構成されてもよい。たとえば、クアッドコプター120は、基地局110と通信することによってセル102内で動作してもよい。本開示のいくつかの態様では、2つ以上のUE(たとえば、UE126および128)が、基地局(たとえば、基地局112)を通じてその通信を中継することなく、ピアツーピア(P2P)またはサイドリンク信号127を使用して互いに通信してもよい。
基地局(たとえば、基地局110)から1つまたは複数のUE(たとえば、UE122および124)への制御情報および/またはトラフィック情報(たとえば、ユーザデータトラフィック)のユニキャスト送信またはブロードキャスト送信は、ダウンリンク(DL)送信と呼ばれることがあり、UE(たとえば、UE122)において発信する制御情報および/またはトラフィック情報の送信は、アップリンク(UL)送信と呼ばれることがある。加えて、アップリンクおよび/またはダウンリンクの制御情報および/またはトラフィック情報は、フレーム、サブフレーム、スロット、および/またはシンボルに時分割されてもよい。本明細書で使用するシンボルとは、直交周波数分割多重化(OFDM)波形において、サブキャリア当り1つのリソース要素(RE:resource element)を搬送する時間の単位を指すことがある。スロットは、7個または14個のOFDMシンボルを搬送し得る。サブフレームは、1msの持続時間を指すことがある。複数のサブフレームまたはスロットは、単一のフレームまたは無線フレームを形成するように、一緒にグループ化され得る。もちろん、これらの定義は必須ではなく、波形を編成するための任意の好適な方式が利用されてよく、波形の様々な時分割は、任意の好適な持続時間を有してよい。
無線アクセスネットワーク100におけるエアインターフェースは、様々なデバイスの同時通信を可能にするための、1つまたは複数の多重化アルゴリズムおよび多元接続アルゴリズムを使用し得る。たとえば、UE122および124から基地局110へのアップリンク(UL)送信すなわち逆方向リンク送信のための多元接続は、時分割多元接続(TDMA)、符号分割多元接続(CDMA(登録商標))、周波数分割多元接続(FDMA)、直交周波数分割多元接続(OFDMA)、スパース符号多元接続(SCMA:sparse code multiple access)、離散フーリエ変換拡散直交周波数分割多元接続(DFT-s-OFDMA)、リソース拡散多元接続(RSMA:resource spread multiple access)、または他の好適な多元接続方式を利用して行われてよい。さらに、基地局110からUE122および124へのダウンリンク(DL)送信すなわち順方向リンク送信を多重化することは、時分割多重化(TDM)、符号分割多重化(CDM)、周波数分割多重化(FDM)、直交周波数分割多重化(OFDM)、スパース符号多重化(SCM:sparse code multiplexing)、離散フーリエ変換拡散直交周波数分割多重化(DFT-s-OFDM:discrete Fourier transform spread orthogonal frequency division multiplexing)、または他の好適な多重化方式を利用して行われてよい。
さらに、無線アクセスネットワーク100におけるエアインターフェースは、1つまたは複数の複信アルゴリズムを使用し得る。複信とは、両方の端点が両方向で互いに通信できるポイントツーポイント通信リンクを指す。全複信とは、両方の端点が互いに同時に通信できることを意味する。半複信とは、一度に一方の端点しか情報を他方へ送ることができないことを意味する。ワイヤレスリンクでは、全複信チャネルは、概して、送信機と受信機との物理的な分離、および好適な干渉消去技術に依拠する。周波数分割複信(FDD)または時分割複信(TDD)を使用することによって、ワイヤレスリンクに対して全複信エミュレーションが頻繁に実装される。FDDでは、異なる方向での送信は、異なるキャリア周波数において動作する。TDDでは、所与のチャネル上の異なる方向における送信は、時分割多重化を使って、互いから分離される。すなわち、ある時間には、チャネルは一方の方向における送信専用であるが、他の時間には、チャネルは他方の方向における送信専用であり、その場合、方向は、非常に急速に、たとえば、サブフレームごとに数回、変化し得る。
無線アクセスネットワーク100では、UEが移動しながらそれらのロケーションとは無関係に通信する能力は、モビリティと呼ばれる。UEと無線アクセスネットワークとの間の様々な物理チャネルは、概して、アクセスおよびモビリティ管理機能(AMF)の制御下でセットアップされ、維持され、解放され、AMFは、制御プレーンおよびユーザプレーン機能性の両方のためのセキュリティコンテキストを管理するセキュリティコンテキスト管理機能(SCMF)と、認証を実行するセキュリティアンカー機能(SEAF)とを含み得る。本開示の様々な態様では、無線アクセスネットワーク100は、モビリティおよびハンドオーバ(すなわち、ある無線チャネルから別の無線チャネルへのUEの接続の移転)を可能にするために、DLベースのモビリティまたはULベースのモビリティを利用し得る。DLベースのモビリティのために構成されたネットワークでは、スケジューリングエンティティを用いた呼出しの間、または任意の他の時間において、UEは、そのサービングセルからの信号の様々なパラメータ、ならびに近隣セルの様々なパラメータを監視し得る。これらのパラメータの品質に応じて、UEは、近隣セルのうちの1つまたは複数との通信を維持し得る。この時間の間、あるセルから別のセルにUEが移動する場合、または近隣セルからの信号品質が所与の時間量にわたってサービングセルからの信号品質を上回る場合、UEは、サービングセルから近隣(ターゲット)セルへのハンドオフまたはハンドオーバに取りかかってよい。たとえば、UE124は、そのサービングセル102に対応する地理的エリアから、近隣セル106に対応する地理的エリアに移動することがある。所与の時間量にわたって近隣セル106からの信号強度または信号品質がそのサービングセル102の信号強度または信号品質を上回るとき、UE124は、この状態を示す報告メッセージをそのサービング基地局110へ送信し得る。それに応答して、UE124はハンドオーバコマンドを受信し得、UEはセル106へのハンドオーバを受け得る。
ULベースのモビリティ用に構成されたネットワークでは、各UEからのUL基準信号は、UEごとにサービングセルを選択するために、ネットワークによって使用され得る。いくつかの例では、基地局110、112、および114/116は、統合同期信号(たとえば、統合1次同期信号(PSS)、統合2次同期信号(SSS)および統合物理ブロードキャストチャネル(PBCH))をブロードキャストし得る。UE122、124、126、128、130、および132は、統合同期信号を受信し、同期信号からキャリア周波数およびサブフレーム/スロットタイミングを導出し、タイミングの導出に応答して、アップリンクパイロット信号または基準信号を送信し得る。UE(たとえば、UE124)によって送信されたアップリンクパイロット信号は、無線アクセスネットワーク100内の2つ以上のセル(たとえば、基地局110および114/116)によって同時に受信され得る。セルの各々は、パイロット信号の強度を測定し得、無線アクセスネットワーク(たとえば、基地局110および114/116のうちの1つまたは複数、ならびに/あるいはコアネットワーク内の中央ノード)は、UE124のためのサービングセルを決定し得る。UE124が無線アクセスネットワーク100内を移動するとき、ネットワークは、UE124によって送信されたアップリンクパイロット信号を監視し続けることができる。近隣セルによって測定されたパイロット信号の信号強度または信号品質がサービングセルによって測定された信号強度または信号品質を超えるとき、無線アクセスネットワーク100は、UE124への通知の有無にかかわらず、UE124をサービングセルから近隣セルにハンドオーバし得る。
基地局110、112、および114/116によって送信される同期信号は統合される場合があるが、同期信号は、特定のセルを識別しないことがあり、同じ周波数上かつ/または同じタイミングで動作する複数のセルのゾーンを識別する場合がある。5Gネットワークまたは他の次世代通信ネットワークにおけるゾーンの使用は、アップリンクベースモビリティフレームワークを可能にし、UEとネットワークとの間で交換される必要があるモビリティメッセージの数が低減される場合があるのでUEとネットワークの両方の効率を改善する。
様々な実装形態では、無線アクセスネットワーク100におけるエアインターフェースは、認可スペクトル、無認可スペクトル、または共有スペクトルを使用してよい。認可スペクトルは、一般に、モバイルネットワーク事業者が政府規制機関からライセンスを購入することによって、スペクトルの一部分の独占的な使用を提供する。無認可スペクトルは、政府が許可するライセンスの必要なしに、スペクトルの一部分の共有された使用を提供する。一般に、無認可スペクトルにアクセスするために、いくつかの技術規則の遵守がやはり必要とされるが、一般に、いかなる事業者またはデバイスもアクセスを得てよい。共有スペクトルは、認可スペクトルと無認可スペクトルとの間にあってよく、スペクトルにアクセスするために技術規則または制限が必要とされ得るが、スペクトルは、やはり複数の事業者および/または複数のRATによって共有され得る。たとえば、認可スペクトルの一部分に対するライセンスの保有者は、たとえば、アクセスを得るためにライセンシーによって決定された好適な条件を伴ってそのスペクトルを他の当事者と共有するために、認可された共有アクセス(LSA:licensed shared access)を提供し得る。
いくつかの例では、エアインターフェースへのアクセスがスケジュールされてよく、スケジューリングエンティティ(たとえば、基地局)は、通信用のリソース(たとえば、時間-周波数リソース)を基地局のサービスエリアまたはセル内のいくつかまたはすべてのデバイスおよび機器間で割り振る。本開示内で、以下でさらに論じるように、スケジューリングエンティティは、1つまたは複数のスケジュールドエンティティのためのリソースをスケジュールすること、割り当てること、再構成すること、および解放することを担当し得る。すなわち、スケジュールされた通信のために、UEまたはスケジュールドエンティティは、スケジューリングエンティティによって割り振られるリソースを使用する。
基地局は、スケジューリングエンティティとして機能する場合がある唯一のエンティティではない。すなわち、いくつかの例では、UEが、1つまたは複数のスケジュールドエンティティ(たとえば、1つまたは複数の他のUE)のためにリソースをスケジュールするスケジューリングエンティティとして機能してもよい。他の例では、必ずしも基地局からのスケジューリングまたは制御情報に依拠することなく、サイドリンク信号がUE間で使用されてもよい。たとえば、UE138は、UE140および142と通信するように示されている。いくつかの例では、UE138は、スケジューリングエンティティまたは1次サイドリンクデバイスとして機能しており、UE140および142は、スケジュールドエンティティまたは非1次(たとえば、2次)サイドリンクデバイスとして機能してもよい。さらに別の例では、UEは、デバイス間(D2D)ネットワーク、ピアツーピア(P2P)ネットワーク、もしくは車両間(V2V)ネットワークにおいて、かつ/またはメッシュネットワークにおいて、スケジューリングエンティティとして機能してもよい。メッシュネットワークの例では、UE140および142は、スケジューリングエンティティ138と通信することに加えて、随意に互いに直接通信してもよい。
図2は、第1のワイヤレス通信デバイス202と第2のワイヤレス通信デバイス204との間のワイヤレス通信の概略図である。各ワイヤレス通信デバイス202および204は、ユーザ機器(UE)、基地局、またはワイヤレス通信のためのどの他の適切な装置もしくは手段であってもよい。示されている例では、第1のワイヤレス通信デバイス202内のソース222は、通信チャネル206(たとえば、ワイヤレスチャネル)を介して、第2のワイヤレス通信デバイス204内のシンク244にデジタルメッセージを送信する。デジタルメッセージの信頼できる通信を提供するために、通信チャネル206に影響を及ぼすノイズ208を考慮に入れることは通常有益である。
ブロックコードまたは誤り訂正コードはしばしば、そのようなチャネルを介して、デジタルメッセージの信頼できる送信を行うために使用される。典型的なブロックコード内では、情報メッセージまたはシーケンスがブロックに分裂され、各ブロックは、Kビットの長さを有する。第1の(送信)ワイヤレス通信デバイス202においてエンコーダ224は、次いで、情報メッセージに冗長性を数学的に加え、Nの長さを有するコードワードを生じさせ、ここで、N>Kである。ここで、コードレートRは、メッセージ長とブロック長との間の比率であり、すなわち、R=K/Nである。符号化された情報メッセージにおけるこの冗長性の活用は、メッセージの信頼度への1つの手がかりであり、場合によっては、ノイズ208または他の信号伝搬影響に起因して生じ得るビットエラーの訂正を可能にする。つまり、部分的にはチャネルへのノイズの追加などによりビットエラーが起こり得るとしても、第2の(受信)ワイヤレス通信デバイス204におけるデコーダ242が、情報メッセージを場合によっては復元するために、冗長性を利用し得る。
特に、ハミングコード、Bose-Chaudhuri-Hocquenghem(BCH)コード、ターボコード、および低密度パリティチェック(LDPC)コードを含む、そのような誤り訂正ブロックコードの多くの例が、当業者には知られている。ターボコードを利用する3GPP LTEネットワーク、およびLDPCコードを利用するIEEE802.11n Wi-Fiネットワークなど、多くの既存のワイヤレス通信ネットワークが、そのようなブロックコードを利用する。
LDPCコードは、線形前方誤り訂正コードであり、長さNの各コードワードは、K個の情報ビットとC個のパリティチェックビットとを含む(N=K+C)。LDPCコードワード内のシンボルは、次の形のC個のパリティチェック等式を満たす:
Figure 2020507993
式中、ca、cb、cc、...、czは、パリティチェック等式内のコードビットであり、
Figure 2020507993
は、モジュロ2加算(たとえば、排他的論理和演算)を指す。
LDPCコードは、スパースパリティチェック行列Hによって定義され得る。パリティチェック行列は、C行×N列のバイナリ行列である。行はパリティチェック等式を表し、列はコードワード内のビットを表す。第j番目のコードビットが第i番目のパリティチェック等式内に含まれる場合、第i番目の行および第j番目の列内には「1」が存在する。パリティチェック行列は、行列が低密度の1を有するという点でスパースである。このスパース性は、低複雑度復号をレンダリングし、単純な実装をもたらす。
パリティチェック行列Hの一例を図3に示す。図3に示す例では、コードワードの長さ(N)は12であり、パリティチェックビット(C)の数は9個である。したがって、パリティチェック行列Hは、9つのパリティチェック等式および12ビットを有する、12×9の行列である。各パリティチェック等式は、各行内の非ゼロロケーションに対応するコードビットc1〜c12から形成される。たとえば、第1の行に対応する第1のパリティチェック等式は、次のように表され得る。
Figure 2020507993
したがって、第1のパリティチェック等式は、コードワード内にコードビットc3、c6、c7、およびc8を含む。各行内の非ゼロ要素に基づいて、他の行の各々に対して、同様の等式を構築することができる。すべてのコードビットが同じ数の等式内に含まれ、各等式が同じ数のコードビットを含むという点で、図3に示す行列Hは、規則的なLDPCコードを表す。たとえば、図3では、各コードビットc1〜c12が3つの等式内に含まれ、各等式は4つのコードビットを含む。他の例では、LDPCコードは、不規則的であり得、行および列の中に可変数の1を含む。
LDPCコードの復号は、グラフによる記述によって最もよく理解することができる。図4は、図3に示したパリティチェック行列Hに対応するLDPCグラフ400の一例を示す。グラフ400は、2つのタイプのノード、すなわち、変数ノード(VN1〜VN12)402およびチェックノード(CN1〜CN9)404を有する。各変数ノードは、コードビットを表し、各チェックノードは、パリティチェック等式を表す。変数ノードに関連するコードビットがチェックノードに関連するパリティチェック等式内に含まれる場合、変数ノードとチェックノードとの間にラインが引かれる。各ラインは、本明細書ではエッジ406と呼ばれることがある。したがって、第j番目の変数ノード402がエッジ406によって第i番目のチェックノード404に接続される場合、すなわち、2つのノードが近隣である場合、パリティチェック行列Hの第i番目の列内および第j番目の行内に「1」が存在する。すなわち、第i番目の行と第j番目の列の交点は「1」を含み、この場合、エッジ406は、対応するノード402および404を結合し、エッジが存在しない場合、「0」である。したがって、各エッジ406は、パリティチェック行列内の非ゼロ要素に対応する。
ノードの次数は、そのノードに接続されたエッジの数を指す。この特徴は、変数ノード402に伴うエッジの数が対応する列内の「1」の数に等しく、変数ノード次数d(v)と呼ばれる、図4に示したH行列内に示されている。同様に、チェックノード404に接続されたエッジの数は、対応する行内のチェックノードの数に等しく、チェックノード次数d(c)と呼ばれる。図4に示すグラフは図3に示したパリティチェック行列に対応するため、各変数ノード402は、各変数ノード402をチェックノード404に接続する3個のエッジ406を有し、各チェックノード404は、各チェックノード404を変数ノード402に接続する4個のエッジ406を有する。正規のグラフまたはコードは、すべての変数ノードが同じ次数jを有し、すべてのチェックノードが同じ次数kを有するものである。この場合、そのコードは(j,k)正規コードであるという。他方で、非正規コードは、異なる次数のチェックノードおよび/または変数ノードを有する。たとえば、いくつかの変数ノードは、次数4のもの、他の変数ノードは次数3のもの、さらに他の変数ノードは次数2のものであってよい。
各チェックノード404に対して、チェックノード404の近隣のビットの総和が(変数ノード402とのその関連性により)0モジュロ2になる場合のみ、すなわち、これらのビットが偶数の1を含む場合のみ、ビットノードシーケンスと一対一で関連するビットシーケンスは、コードのコードワードである。場合によっては、これらのビットのうちのいくつかは、パンクチャリングされる場合があるか、または知られている場合がある。パンクチャリングは、コードワードからビットを除去し、事実上、所望の粒度のより短いコードワードを与える行為を指す。LDPCグラフの場合、これは、グラフ内のビットノード402のうちのいくつかが実際に送信されていないビットに対応することを意味する。LDPCコード内の変数ノード402のパンクチャリングは、チェックノード404をやはり効果的に除去すると同時に、(たとえば、ビットの除去により)短縮コードを生成する。具体的には、パンクチャリングされることになる変数ノード402が、1の次数を有する、パンクチャリングされることになるビットを含む、LDPCコードの行列表現(そのような表現は、コードが適切であることを条件に行結合によって可能であり得る)の場合、変数ノード402のパンクチャリングは、コードから関連ビットを除去し、グラフからその単一の隣接チェックノード404を効果的に除去する。結果として、グラフ内のチェックノード404の数は1だけ低減される。
LDPCデコーダおよびLDPCコードワードを復号するために使用される復号アルゴリズムは、エッジ406とともにグラフ400内でメッセージを交換して、着信メッセージに基づいてノード402および404において計算を実行することでこれらのメッセージを更新することによって動作する。グラフ400内の各変数ノード402には、そのビットが、たとえば、通信チャネルからの観測によって判定されたように、1である確率の推定(たとえば、チャネル推定)を示すソフトビットが最初に与えられる。変数ノード402は、変数ノード402に接続されたエッジ406上で、このソフトビット(初期推定)をチェックノード404にブロードキャストする。各チェックノード404は、次に、そのパリティチェック等式に伴うビットに対して第1の新しい推定を生成し、これらの第1の新しい推定をエッジ406上で変数ノード402に送り返す。第1の新しい推定は、パリティノードに与えられる初期推定のすべてに基づいて計算される。
たとえば、等式
Figure 2020507993
に対応する第1のチェックノードCN1を考慮する。このチェックノードは、コードビットc3、c6、c7、およびc8に対応する変数ノードVN3、VN6、VN7、およびVN8から初期推定e3、e6、e7、およびe8を受信することができる。コードビットc3に対応する変数ノードVN3に対する第1の新しい推定は、次いで、次のように計算され得る:
Figure 2020507993
残りの変数ノードに関する新しい推定に対して同様の計算を行うことができる。
結果として、各変数ノード402には、その変数ノードに接続されたチェックノード404の各々によって異なる第1の新しい推定が与えられる。各変数ノード402は、次いで、(追加の新しい推定が送られる先のチェックノードを除いて)各チェックノードから受信された第1の新しい推定の組合せとともに、元のチャネル推定に基づいて、その変数ノードに接続されたチェックノード404の各々に対してそれぞれの第2の新しい推定を決定することができる。したがって、変数ノード402からチェックノード404に送られた第2の新しい推定を決定する際に、変数ノード402はそのチェックノード404から受信された第1の新しい推定を無視する。たとえば、変数ノードVN3は、チェックノードCN1に対する第2の新しい推定を決定するとき、チェックノードCN1から送られた第1の新しい推定を無視することになる。特定のチェックノードに対する第2の新しい推定は、次いで、元のチャネル推定を考慮に入れて、たとえば、他のチェックノード404から受信された第1の新しい推定の正規化された積として計算され得る。このプロセスは、推定のすべての正規化された積を計算することによって、各変数ノード402において最終的な推定が計算されるまで、チェックノード404がエッジメッセージ(推定)を変数ノード402に渡し、変数ノード402がエッジメッセージ(推定)をチェックノード404に渡して反復する。次いで、最終的な推定をしきい値(たとえば、0.5)と比較することによって、各ビットに対する硬判定を行うことができる。
いくつかの例では、図4に示すグラフ400は、ベースグラフと見なされてよい。本明細書で使用する「ベースグラフ」という用語は、ワイヤレス通信ネットワーク(たとえば、図1に示した無線アクセスネットワーク100)内で利用される最小コードワード長を生成するために必要な寸法未満の寸法を有するLDPCグラフを指す。所望の情報ブロック長KおよびコードレートRに対応するLDPCグラフを生成するために、LDPCグラフを表すLDPCパリティチェック行列内の要素の各々をリフトサイズZだけリフトすることができる(たとえば、別の行列と置換することができる)(たとえば、Kb*Z=K)。たとえば、ベースグラフが3×3行列によって表され、3のリストサイズZがベースグラフに適用される場合、結果として生じる、リフトされたパリティチェック行列は、9個のコードビットを有するコードワードをサポートするように、9×9行列である(たとえば、この場合、行列内の各列がコードビットの3つのセットに関連付けられる)。実際には、リフティングは、より小さいベースコードの複数のコピーから比較的大きいLDPCコードを生成するための技法である。最大リフトサイズZmaxは、最大情報ブロック長Kmaxに対応する、ベースグラフ内のエッジ単位で達成され得る最大並列度を表す。
いくつかの例では、リフトされたパリティチェック行列の構成は、ベースパリティチェック行列の要素の各々をサイズZ×Z(リフトサイズ)の正方部分行列と置換することを必要とする場合があり、この場合、各部分行列は、単位行列の循環置換またはヌル部分行列のいずれかである。たとえば、3のリフトサイズに対応する、3×3の部分行列サイズの場合、部分行列P0は、単位行列であり得、他の部分行列Piは、i個の要素だけ列を右に巡回シフトすることによって取得され得る。
ベースパリティチェック行列内の各要素は、その場合、リフトされた部分行列の単位元(identity)を含み得る(たとえば、Piまたは*、この場合、*はヌル行列を示す)。要素がリフトされた部分行列単位元を含む場合、その要素を含む列に関連するビットのセットは、部分行列単位元に対応する量だけ循環シフトされる(回転される)。3のリフトサイズの上記の例を使用すると、各列に関連する3個のビットが存在し、列内の特定の要素がP2を含む場合、その列に関連するビットは、2個のビット位置だけ右にシフトされることになる。たとえば、コードビット[0 1 0]は[1 0 0]にシフトされることになる。いくつかの例では、ベースパリティチェック行列は、384の最大リフトサイズを用いて、最大22個の情報ビット(本明細書でシステマティックビットとも呼ばれる)をサポートし得る。
図5は、LDPC符号化とLDPC復号の両方に対して利用され得る例示的なベースグラフ(ベースパリティチェック行列(P-matrix))500の一般構造を示す。例示的なベースグラフ500は、情報(システマティック)ビット列のセットを形成する次数3以上の変数ノードを有するコア構造502を含む。ベースグラフ構造500は、次数2のパリティチェックの累積チェーンを含むパリティ構造504をさらに含む。たとえば、よりディープなエラーフロアをサポートするために、代替のコーディング構造を使用することができ、開示する技法は、コーディング構造に関するそのような変形に適用され得る。
コア構造502およびパリティ構造504を含むベースグラフ構造500の部分は、本明細書で、コアグラフ506と呼ばれることがある。コアグラフ506は、そのパラメータによって決定される、関連するコードレートを有する。場合によっては、コアグラフ506内のパリティビットのうちのいくつかをパンクチャリングして、コアグラフ506のレートを超えるコードレートをサポートすることができる。
図5はまた、低レート拡張508および追加の次数1のパリティビット510を示す。随意であるが、低レート拡張508および次数1のパリティビット510は、さらなるインクリメンタル冗長ハイブリッド自動再送要求(IR-HARQ)送信のために、または概して、コアグラフ506に関連するレートよりも低いレートのコードを定義するように、ベースグラフを拡張することができる。完全なグラフまたはコアグラフを超えた何らかの部分は「拡張されたグラフ」と呼ばれることがある。
コアグラフ506は、そのパラメータによって決定される、関連するコードレートを有する。場合によっては、コアグラフ506内のパリティビットのうちのいくつかをパンクチャリングして、コアグラフ506のレートを超えるコードレートをサポートすることができる。コアグラフ506を追加のパリティビットで拡張することによって、より低いコーディングレートが取得され得る。いくつかの例では、ベースグラフ設計をリフティング値の適切なセットと組み合わせて、ブロック長において細かな粒度(シングルビット粒度)を達成することができる。情報ブロックサイズのこの粒度は、ベースグラフの短縮およびリフトされたグラフの短縮によって達成され得る。コアグラフ506は、この粒度を、Kb,maxによって示される最大数の情報列に関連付けている。ベースコードが短縮されるとき、1つまたは複数の情報ビットは知られていると宣言され、これらのビットは送信コードにおいて使用されない。これは、一般に、知られているビットを0に設定することによって達成される。受信機は、0に固定されているビットを事前に知り、復号プロセスでその知識を活用することができる。ベースグラフ500内のビットが知られているとき、リフトされたグラフ内のZビットの対応する列全体は知られていると宣言される。並列復号アーキテクチャでは、知られている列全体が復号プロセスにおいて省略されてよく、したがって、知られている列は受信機において何の動作も受けず、したがって、コーディングシステムは、ベースグラフ500が実際により小さい場合と同様に動作し得る。これは、一般に、列全体に満たない短縮には適用されない。ベースグラフ500の短縮は、結果として、サポートされる情報列の範囲をKb,minの最小値からKb,maxの最大値にする。短縮の構造は、リフトされたグラフの情報ビットのせいぜい1個のリフトされた列が部分的に短縮されることを保証する。すべての他の情報ビット列は、完全に使用されるかまたは完全に短縮され、たとえば、ベースグラフレベルで短縮される。
いくつかの例では、リフト値のタワーは、離散セット{Z1,Z2,...,Zm}として定義可能であり、式中、Z1は、最小リフト値を示し、Zmは、最大リフト値を示す。比率Kb,max/Kb,minが、iのすべての値に対してZi+1/Ziの最大値と少なくとも同じ大きさになるように数Kb,minおよびKb,maxを選択することは、情報ブロック長内の細かな粒度に対する基準を提供する。ベースグラフ内の情報ビットに加えて、ベースグラフ構造500は、最小でcb,minから最大でcb,maxまでの範囲内のパリティビット数をサポートし得る。上記で示したように、最小値は、より高い送信レートをサポートするためのコアグラフ506内のパリティビットの数未満であってよい。パリティビットの最大数cb,maxは、拡張されたグラフ内の最大パリティビット数に対応し、かなり大きい場合がある。
ベースグラフ500を設計するための例示的な技法は、図6に示すように、Kb,min個の情報ビット列(コアおよび拡張されたベースグラフの両方に対して)でベースグラフを最適化することで開始し得る。パリティビットの総数(拡張グラフ内の次数2+1の次数3+次数1)は、cb,max. cb,minに等しく、cb,max. cb,minは、ベースグラフが考えられる所望の最高のコーディングレートを与えるように、コアグラフ内の次数2のパリティビット列をパンクチャリングすることによって取得され得る。
Kb,min個の情報ビット列に対してベースグラフ500が取得されると、列がベースグラフ500に追加され、Kb,min+1の情報ビット列に対してベースグラフの性能を最適化する。ビット列をベースグラフ500に追加することは、Kb,max個の情報ビット列に対して最適化されたベースグラフが取得されるまで、反復プロセスで繰り返される。このネスト型最適化(nested optimization)手順が図6に示されている。
iのすべての値に対してKb,max/Kb,min≧[Zi+1/Zi]になるように、数Kb,min,Kb,maxを選定することができる。範囲内のすべてのブロック長をサポートし得る最大レートおよび最小レートは、Rmax=Kb,min/(Kb,min-pb+cb,min)およびRmin=Kb,max/(Kb,max-pb+cb,max)によって与えられ、式中、pbは、パンクチャド情報列の数を示す。概して、cb,minは、コアグラフ506内のパリティビットの数に満たなくてよいが、これはこの設計がコアパリティビットのパンクチャリングをサポートし得るためである。cb,coreがコアグラフ506内のパリティビットの数を示す場合、コアレートRcore=Kb,min/(Kb,min-pb+cb,core)は、コアビットをパンクチャリングせずに、すべてのKb,min≦Kb≦Kb,maxによってサポートされ得る最高レートとして定義され得る。原則として、Kb,minは非常に小さい場合があるが、その場合、最高レートRmaxにおけるコードの性能は劣化し得る点に留意されたい。したがって、いくつかの例では、Kb,minは、最高レートにおいて望ましい性能を提供するのに十分大きい。
上記で説明したネスト型ベースグラフ構築の技法は、Rmin≦K/N≦Rmaxであるように、任意のKb,min・Z1≦K≦Kb,max・Zmおよび任意のNを確実にし、望ましい性能を有するベースグラフ500からコードが取得され得る。いくつかの例では、リフトZiおよびZi+1の任意の対に関して、構築によりKb,min・Zi+1≦Kb,max・Ziである。したがって、所望の情報ブロック長サイズKが範囲Kb,min・Z1≦K≦Kb,max・Zm内である限り、Kb・Zi≦K≦(Kb+1)・Ziであるように、Kb,min≦Kb≦Kb,max内にKbが存在し、Z1≦Zi≦Zm内にZiが存在する。したがって、Kb個の情報ビット列を有するベースグラフ500を使用した後に、多くともZi個の情報ビットの短縮によって、所望の情報ブロック長Kを取得することができる。次いで、終端から多くともZi個のパリティビットをパンクチャリングすることによって、パリティビットを取得することができる。ベースパリティビットの数がベースコアパリティビットの数未満である場合、この例外が生じ得る。この場合、コードの記述においてすべてのコアパリティビットを維持し、必要に応じてパンクチャリングして所望のコードレートを達成することが望ましい場合がある。ベースグラフ500は上記で説明したネスト型手順を使用して構築され得るため、多くともZiだけ短縮およびパンクチャリングすることは、依然として望ましい性能をもたらし得る。
範囲[Rmin,Rmax]のコードレートおよび範囲Kb,min・Z1≦K≦Kb,max・Zmのブロック長をサポートし得る、上記の最適化されたベースグラフ構造500は、ファミリーと呼ばれることがある。一般に、ファミリー内のリフトのセットは、前に説明したように、クラスタ化されたリフティングのタワーである。
上記で説明したように、ブロック長の細かな粒度は、リフトされたベースグラフの短縮によって達成され得る。ハイブリッド自動再送要求(HARQ)拡張ビット510をベースグラフに追加することによって、より高いレートのベースグラフをより低いレートに拡張することができる。性能は、拡張のすべてのレベルにおいて達成され得る。したがって、単一の高レートのベースグラフ(高レートのコアグラフ506)から始めて、大規模なHARQ拡張508/510を追加することによって、多くのコードレートおよびブロック長をカバーするLDPCコードを設計することが可能である。
上記でさらに説明したように、範囲[Rmin,Rmax]内のレートおよび範囲Kb,min・Z1≦K≦Kb,max・Zm内のブロック長をサポートし得る、HARQ拡張508/510を含む、ベースグラフ構造500から生成されるLDPCコードは、コードのファミリーと呼ばれることがある。このファミリー内のリフトのセットは、上記で説明したように、クラスタ化されたリフティングのタワーであり得る。
図7は、LDPCエンコーダ706を使用してコードワードを生成し送信するように構成された送信側ワイヤレス通信デバイス700を示す概念図である。送信側ワイヤレス通信デバイス700は、トランスポートブロック702を、各々が複数の情報ビット(システマティックビット)を含む、M個の情報ブロック704にセグメント化することができる。情報ブロック704の各々は、次いで、各々が、情報ブロック704のそれぞれの1つに対応する、M個のコードワード708を生成するために、上記で説明したようにPCMを使用して、LDPCエンコーダ706によって符号化され得る。各コードワード708は、システマティックビット710とパリティビット712とを含む。いくつかの例では、パリティビット712は、システマティックビットに対するパリティ0ビットと、システマティックビットの知られている置換に対するパリティ1ビットとを含む。
コードワード708のシステマティックビット710およびパリティビット712は、次いで、マッパ714によってサーキュラーバッファ716内に挿入され得る。たとえば、マッパ714は、サーキュラーバッファ716内の特定のロケーションにおいて開始し、システマティックビット710のシーケンスを時計回りに(または、反時計回りに)サーキュラーバッファ内に挿入して、サーキュラーバッファ716の第1のセクション718を満たすことができる。マッパ714は、次いで、パリティビットシーケンスの終了に達するまで、またはサーキュラーバッファ716のセクション720が満杯になる(たとえば、利用可能なスペースを有さなくなる)まで、パリティビット712のシーケンスをサーキュラーバッファの残りのセクション720内に挿入することができる。ビットセレクタ722は、次いで、受信側ワイヤレス通信デバイスに送信するためにコードワード708の初期冗長バージョン724として出力するためにサーキュラーバッファ716内のビットを選択することができる。
サーキュラーバッファ716は、マザーコードレートに関連付けられ、マザーコードレートは、本明細書で、サーキュラーバッファの長さに対するシステマティックビットの数(すなわち、システマティックビットにパリティビットを加えた数)の比率として定義され得る。マザーコードレートは、パンクチャリングの前のLDPCコードの元のコードレートであり、特定のベースグラフ(たとえば、HARQ拡張を含む)および情報ブロックサイズ(たとえば、システマティックビットの数)に関連付けられ得る。いくつかの例では、ビットセレクタ722は、初期冗長バージョン724に対するサーキュラーバッファ716内のビットの部分を選択することができ、送信のためにコードワード708の初期冗長バージョン724を生成するために、選択されたビットに対するレートマッチングまたはパンクチャリングをさらに実行することができる。加えて、ビットセレクタ722は、IR-HARQを実装するとき、1つまたは複数の後続の冗長バージョン(RV)を再送信するためのビットをサーキュラーバッファ716から選択するように構成され得る。いくつかの例では、各RVは同じ数のコーディングされたビットを含み得る。しかしながら、各RVは、たとえば、異なる数のシステマティックビット710およびパリティビット712を含んでよい。たとえば、1つまたは複数のRVは、初期冗長バージョンよりも少ないシステマティックビット710、および初期冗長バージョンよりも多いパリティビット712を含んでよい。これは、RVの各々に対してサーキュラーバッファ716上の異なる始点および終点を選択することによって達成され得る。
レガシー(たとえば、4G)ネットワークでは、サーキュラーバッファ716のサイズ(長さ)Nは、1/3または1/5など、固定マザーコードレートに基づく。図7に示す例では、マザーコードレートは1/3に等しく、したがって、N=3*Kである。したがって、サーキュラーバッファ716の第1のセクション718は、長さの1/3を表し、サーキュラーバッファ716の第2のセクション720は、長さの2/3を表す。IR-HARQに関するレートマッチングおよびRVは、次いで、この最小(マザー)コードレートおよび最大情報ブロック長に基づいて定義され得る。いくつかの例では、RVは、より低いコードレート(たとえば、より多くのパリティビットを含む)で送信される場合があり、したがって、ビットセレクタ722は、所望のコーディング利得を達成するために、サーキュラーバッファ716を複数回ラップアラウンドする必要があり得る。
LDPCコードの場合、デコーダは、最大全コードワードサイズNmaxによって制限され、最大全コードワードサイズNmaxは、最大情報ブロックサイズ(Kmax)および最大情報ブロックサイズKmaxにおける最小コードレートRmin*に基づいて定義される(たとえば、Nmax=Kmax/Rmin*)。いくつかの例では、マザーコードレートは、最小コードレートRmin *に等しく設定されてよく、サーキュラーバッファ716の長さは、Nmaxに設定されてよい。
LDPCデコーダは、K/R<Nmaxである限り、K<Kmaxに対してより低いマザーコードレートをさらに活用することができる。より低いマザーコードレート(たとえば、Rmin*よりも低いマザーコードレート)を収容するために、本開示の様々な態様は、構成可能なサーキュラーバッファを提供する。いくつかの例では、構成可能なサーキュラーバッファは、構成可能な長さをさらに有し得る。
図8は、異なるマザーコードレートを収容するための、様々な(構成可能な)バッファ長および/または様々なシステマティックビットセクションおよびパリティビットセクションのサイズを有するサーキュラーバッファ800、810、および820を示す。サーキュラーバッファは、たとえば、情報ブロックサイズKおよび選択されたマザーコードレートRmotherに基づいて構成され得る。いくつかの例では、サーキュラーバッファ構成は、最大コードワード長(Nmax)、およびコーディング利得が収穫逓減を有するコードレートに対応する絶対最小マザーコードレートRmin_absoluteによって制約され得る。たとえば、絶対最小マザーコードレートRmin_absoluteは、1/6または1/12であってよい。したがって、いくつかの例では、情報ブロックサイズKは、固定長サーキュラーバッファに対する絶対最小マザーコードレートRmin_absoluteによって制限され得る。他の例では、構成可能なサーキュラーバッファ長(N*)は、様々な情報ブロックサイズKに対する絶対最小マザーコードレートRmin_absoluteによって制限され得る。
いくつかの例では、サーキュラーバッファ(たとえば、サーキュラーバッファ800、810、または820)は、特定の情報ブロックサイズおよびベースグラフに関連付けられ得る、選択されたマザーコードレートに基づいて定義され得る。たとえば、構成可能なサーキュラーバッファは、情報ブロックサイズに基づいて、少なくとも2つのベースグラフオプションから選択されるベースグラフに対して定義され得る。いくつかの例では、少なくとも2つのベースグラフオプションは、ベースグラフのネスト型ファミリーを含み得る。他の例では、少なくとも2つのベースグラフオプションは、異なる範囲のグラフ寸法(たとえば、異なる範囲の数のビットノード)を有するベースグラフを含み得る。この例では、各LDPCベースグラフは、リフトサイズに基づいて、異なる情報ブロック長範囲(たとえば、KlowからKhigh)をサポートし得る。加えて、各情報ブロック長範囲は重複し得る。たとえば、LDPCベースグラフのうちの少なくとも1つは、ベースラインLDPCベースグラフに関連する情報ブロック長範囲内に含まれるLDPCベースグラフよりも短い情報ブロック長を含み得る。さらに、LDPCベースグラフのうちの1つまたは複数は、Kのより小さな値(K<Kmax)において最大リフトサイズZmaxを利用することができる。
図8に示す例では、第1のサーキュラーバッファ800は、K=Kmaxに対して定義され得る。したがって、サーキュラーバッファ800の長さは、Rmin*のマザーコードレートにおいて最大コードワード長(Nmax)までをサポートするためにNmaxに拡張され得る。いくつかの例では、Rmin*は、1/3に等しく、サーキュラーバッファ800のシステマティックビットセクション802は、長さの1/3を表し、サーキュラーバッファ800の残りのパリティビットセクション804は、長さの2/3を表す。その場合、レートマッチングおよびRV'は、Rmin*およびKmaxに基づいて定義可能であり、この場合、Nmax=Kmax/Rmin*である。
サーキュラーバッファ810および820は、K<Kmaxに対して定義され得る。サーキュラーバッファ810の場合、長さは、最大コードワード長までをサポートするために、依然として、Nmaxとして定義され得る。しかしながら、マザーコードレートRmotherは、Rmin*より低くてよく(たとえば、Rmother<Rmin*)、したがって、システマティックビットセクション812およびパリティビットセクション814に対して異なるサイズを生成してよい。概して、システマティックビットセクション812は、サーキュラーバッファ長の1/3未満を表し、パリティビットセクション814は、サーキュラーバッファ長の2/3を上回る長さを表す。図8に示す例では、サーキュラーバッファ810は、1/6の絶対最小マザーコードレートRmin_absoluteに基づいて定義される。レートマッチングおよびRVは、その場合、KおよびRmin_absoluteに基づいて定義され得る。
サーキュラーバッファ820の場合、長さN*は、マザーコードレートRmotherに基づいて低減されてよく、この場合、Rmother<Rmin*である。加えて、システマティックビットセクションおよびパリティビットセクションのサイズは、Rmotherに応じて変化し得る。図8に示す例では、サーキュラーバッファ820は、システマティックビットセクション822がサーキュラーバッファ820の長さの1/6を表し、パリティビットセクション824がサーキュラーバッファ820の長さの5/6を表すように、1/6の絶対最小マザーコードレートRmin_absoluteに基づいて定義される。レートマッチングおよびRVは、その場合、KおよびRmin_absoluteに基づいて定義され得る。サーキュラーバッファ810および820の比較は、IR-HARQに対する始点および終点が、サーキュラーバッファ810よりも多くの回数サーキュラーバッファ820をラップアラウンドし得ることを示す。
図9は、処理システム914を採用する例示的なワイヤレス通信デバイス900のためのハードウェア実装形態の一例を示す概念図である。たとえば、ワイヤレス通信デバイス900は、ユーザ機器(UE)、図1および図2のうちのいずれか1つまたは複数で示したような基地局、またはワイヤレス通信のための他の適切な装置もしくは手段であってもよい。
ワイヤレス通信デバイス900は、1つまたは複数のプロセッサ904を含む処理システム914を用いて実装されてもよい。「1つのプロセッサ」または「複数のプロセッサ」という用語は、本明細書で、その構造的意味に従って使用され得る。プロセッサ904の例は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、状態機械、ゲート論理、ディスクリートハードウェア回路、および本開示全体にわたって説明する様々な機能性を実行するように構成された他の適切なハードウェアを含む。様々な例では、ワイヤレス通信デバイス900は、本明細書で説明する機能のうちのいずれか1つまたは複数を実行するように構成され得る。すなわち、プロセッサ904は、ワイヤレス通信デバイス900内で使用されるとき、本明細書で説明し示すプロセスのうちのいずれか1つまたは複数を実装するために使用され得る。プロセッサ904は、いくつかの事例では、ベースバンドチップまたはモデムチップを介して実装されてよく、他の実装形態では、プロセッサ904自体が、ベースバンドチップまたはモデムチップとは別個であり異なるいくつかのデバイスを備えてよい(たとえば、そのようなシナリオは、本明細書で説明する実施形態を達成するために協力して動作してよい)。そして、上述のように、RFチェーン、電力増幅器、変調器、バッファ、インターリーバ、加算器(adder)/加算器(summer)などを含む、ベースバンドモデムプロセッサの外部の様々なハードウェア構成および構成要素が、実装の際に使用され得る。
この例では、処理システム914は、バス902によって概略的に表されるバスアーキテクチャで実装されてもよい。バス902は、処理システム914の特定の用途および全体的な設計制約に応じて、任意の数の相互接続するバスおよびブリッジを含んでもよい。バス902は、1つまたは複数のプロセッサ(プロセッサ904によって概略的に表される)、メモリ905、およびコンピュータ可読媒体(コンピュータ可読媒体906によって概略的に表される)を含む様々な回路を、一緒に通信可能に結合する。バス902はまた、タイミングソース、周辺装置、電圧調整器、および電力管理回路などの様々な他の回路をリンクし得るが、それらは当技術分野でよく知られており、したがって、これ以上は説明しない。バスインターフェース908は、バス902とトランシーバ910との間のインターフェースを実現する。トランシーバ910は、伝達媒体(たとえば、エア)を介して様々な他の装置と通信する手段を提供する。装置の性質に応じて、ユーザインターフェース912(たとえば、キーパッド、ディスプレイ、スピーカー、マイクロフォン、ジョイスティック)も設けられてよい。
プロセッサ904は、バス902を管理すること、およびコンピュータ可読媒体906上に記憶されたソフトウェアの実行を含む一般的な処理を担当する。ソフトウェアは、プロセッサ904によって実行されると、任意の特定の装置のために、以下で説明する様々な機能を処理システム914に実行させる。コンピュータ可読媒体906およびメモリ905はまた、ソフトウェアを実行するときにプロセッサ904によって操作されるデータを記憶するために使用されてよい。いくつかの例では、コンピュータ可読媒体906は、メモリ905と一体であり得る。
処理システム内の1つまたは複数のプロセッサ904は、ソフトウェアを実行してもよい。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、または他の名称で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行ファイル、実行スレッド、手順、関数などを意味するものと広く解釈されるべきである。ソフトウェアは、コンピュータ可読媒体906上に存在してもよい。
コンピュータ可読媒体906は、非一時的コンピュータ可読媒体であってもよい。非一時的コンピュータ可読媒体は、例として、磁気記憶デバイス(たとえば、ハードディスク、フロッピーディスク、磁気ストリップ)、光ディスク(たとえば、コンパクトディスク(CD)またはデジタル多用途ディスク(DVD))、スマートカード、フラッシュメモリデバイス(たとえば、カード、スティック、またはキードライブ)、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、プログラマブルROM(PROM)、消去可能PROM(EPROM)、電気的消去可能PROM(EEPROM)、レジスタ、リムーバブルディスク、ならびにコンピュータによってアクセスされ得、読み取られ得るソフトウェアおよび/または命令を記憶するための任意の他の好適な媒体を含む。コンピュータ可読媒体906はまた、例として、搬送波、伝送線路、およびコンピュータによってアクセスされ得、読み取られ得るソフトウェアおよび/または命令を送信するための任意の他の好適な媒体を含み得る。
コンピュータ可読媒体906は、処理システム914内に常駐してよく、処理システム914の外に存在してよく、または処理システム914を含む複数のエンティティにわたって分散されてもよい。コンピュータ可読媒体906は、コンピュータプログラム製品において具現化され得る。例として、コンピュータプログラム製品は、パッケージング材料内にコンピュータ可読媒体を含めてよい。特定の適用例および全体的なシステムに課された全体的な設計制約に応じて、本開示全体にわたって提示される説明する機能をどのように実装するのが最良であるかを、当業者は認識されよう。
本開示のいくつかの態様では、プロセッサ904は、様々な機能のために構成された回路構成を含み得る。たとえば、プロセッサ904は、所与のブロック長の情報ブロックを受信し、コードワードを生成するための特定のコードレートに基づいて、LDPC符号化を使用して、情報ブロックを符号化するように構成された低密度パリティチェック(LDPC)符号化回路構成942を含み得る。コードワードは、情報ブロックの情報ビット(システマティックビット)と、LDPC符号化を使用して生成されるパリティビットとを含む。
LDPC符号化回路構成942は、たとえば、情報ブロックの情報ブロックサイズに基づいて、情報ブロックのLDPCコーディングのために利用するためのLDPCベースグラフをさらに選択することができる。たとえば、LDPCベースグラフは、少なくとも2つのベースグラフオプションから選択され得る。いくつかの例では、少なくとも2つのベースグラフオプションは、ベースグラフのネスト型ファミリーを含み得る。他の例では、少なくとも2つのベースグラフオプションは、異なる範囲のグラフ寸法(たとえば、異なる範囲の数のビットノード)を有するベースグラフを含み得る。この例では、各LDPCベースグラフは、リフトサイズに基づいて、異なる情報ブロック長範囲(たとえば、KlowからKhigh)をサポートし得る。加えて、各情報ブロック長範囲は重複し得る。たとえば、LDPCベースグラフのうちの少なくとも1つは、ベースラインLDPCベースグラフに関連する情報ブロック長範囲内に含まれる情報ブロック長よりも低い情報ブロック長を含み得る。さらに、LDPCベースグラフのうちの1つまたは複数は、K(K<Kmax)のより小さな値において最大リフトサイズZmaxを利用することができる。LDPC符号化回路構成942は、LDPC符号化ソフトウェア952と協調して動作してもよい。
プロセッサ904は、コードワードのシステマティックビットおよびパリティビットを、たとえば、メモリ905内に維持されたサーキュラーバッファ915内に挿入するように構成されたマッピング回路構成944をさらに含み得る。たとえば、マッピング回路構成944は、サーキュラーバッファ915内の特定のロケーションにおいて開始し、コードワードからシステマティックビットのシーケンスを時計回りに(または、反時計回りに)サーキュラーバッファ内に挿入して、サーキュラーバッファ915のシステマティックビットセクションを満たすことができる。マッピング回路構成944は、次いで、パリティビットシーケンスの終了に達するまで、またはサーキュラーバッファ915が利用可能なスペースを有さなくなるまで、コードワードからパリティビットのシーケンスをサーキュラーバッファの残りのセクション内に挿入することができる。マッピング回路構成944は、マッピングソフトウェア954と協調して動作してもよい。
プロセッサ904は、トランシーバ910を介して受信側ワイヤレス通信デバイスにワイヤレスエアインターフェースを介して送信するための初期冗長バージョンとして出力するためにサーキュラーバッファ915内のビットを選択するように構成されたビット選択回路構成946をさらに含み得る。いくつかの例では、ビット選択回路構成946は、初期冗長バージョンとして送信するためにサーキュラーバッファ915内のビットのすべてを選択することができる。他の例では、ビット選択回路構成946は、レートマッチングまたはパンクチャリングを実行して、初期冗長バージョンとして送信するためにサーキュラーバッファ915内のビットの一部分を選択することができる。加えて、ビット選択回路構成946は、IR-HARQを実装するとき、1つまたは複数の後続の冗長バージョン(RV)を再送信するように構成され得る。各RVは同じ数のコーディングされたビットを含み得る。しかしながら、各RVは、たとえば、異なる数のシステマティックビットおよびパリティビットを含んでよい。たとえば、1つまたは複数の後続のRVは、初期冗長バージョンよりも少ないシステマティックビット、および初期冗長バージョンよりも多いパリティビットを含んでよい。ビット選択回路構成946は、ビット選択ソフトウェア956と協調して動作してもよい。
プロセッサ904は、サーキュラーバッファ915を定義し、サーキュラーバッファ915を、たとえば、メモリ905内に維持するように構成されたサーキュラーバッファ(CB)管理回路構成948をさらに含み得る。CB管理回路構成948は、選択されたマザーコードレートに基づいて、サーキュラーバッファ915の長さおよび/またはサーキュラーバッファ915のシステマティックビットセクションおよびパリティビットセクションのそれぞれのサイズを定義し得る。いくつかの例では、CB管理回路構成948は、特定の情報ブロックサイズKおよびベースグラフに関連付けられ得る、選択されたマザーコードレートに基づいてサーキュラーバッファを定義し得る。たとえば、サーキュラーバッファは、情報ブロック長Kに基づいて、少なくとも2つのベースグラフオプションから選択されたベースグラフに対して定義され得る。
たとえば、K=Kmaxであるとき、CB管理回路構成948は、Rmin*のマザーコードレートにおいてNmaxの長さを有するようにサーキュラーバッファ915を定義し得る。いくつかの例では、Rmin*は、1/3に等しく、サーキュラーバッファ915のシステマティックビットセクションは、長さの1/3を表し、サーキュラーバッファ915の残りのパリティビットセクションは、長さの2/3を表す。
K<Kmaxの場合、CB管理回路構成948は、Rmin*未満のマザーコードレートRmotherにおけるサーキュラーバッファ915を定義し得る。サーキュラーバッファは、最大コードワードサイズNmax、およびコーディング利得が収穫逓減を有するコードレートに対応する絶対最小マザーコードレートRmin_absoluteによって拘束され得る。たとえば、絶対最小マザーコードレートRmin_absoluteは、1/6または1/12であってよい。
いくつかの例では、CB管理回路構成948は、Rmin *以下であってよい、選択されたマザーコードレートRmotherにおいてNmaxの固定長を有するようにサーキュラーバッファ915を定義し得、したがって、選択されたマザーコードレートに基づいて、サーキュラーバッファ915のシステマティックビットセクションおよびパリティビットセクションに対して異なるサイズを生成することができる。概して、システマティックビットセクションは、サーキュラーバッファ長の1/3未満を表し、パリティビットセクションは、サーキュラーバッファ長の2/3を上回る長さを表す。
他の例では、CB管理回路構成948は、Nmax以下であってよい構成可能な長さN*を有するようにサーキュラーバッファ915を定義し得る。加えて、サーキュラーバッファ915のシステマティックビットセクションおよびパリティビットセクションのそれぞれのサイズは、選択されたマザーコードレートRmotherに応じて変化し得、マザーコードレートは、Rmin *以下であってよい。CB管理回路構成948は、CB管理ソフトウェア958と協調して動作してもよい。
プロセッサ904は、トランシーバ910を介して送信側ワイヤレス通信デバイスからワイヤレスエアインターフェースを介してコードワードの1つまたは複数の冗長バージョンを受信し、所与のブロック長の情報ブロックを生成するためにLDPC復号を利用してコードワードを復号するように構成されたLDPC復号回路構成950をさらに含み得る。いくつかの例では、LDPC復号回路構成950は、上記で説明したように、CB管理回路構成948によって構成されたサーキュラーバッファ915を利用してコードワードを復号するように構成され得る。たとえば、IR-HARQを実装して、(たとえば、第1の送信および各RVに対するサーキュラーバッファ上の始点および終点に基づいて)RV同士の間で重複する、受信されたコーディングされたビットを決定し、重複するコーディングされたビットを結合し、各RV内で受信された新しいパリティビットに基づいてコードワードを拡張し、拡張されたコードワードを復号するときに、サーキュラーバッファ915が利用され得る。LDPC復号回路構成950は、LDPC復号ソフトウェア960と協調して動作してもよい。
図10は、本開示のいくつかの態様による、低密度パリティチェック(LDPC)コーディングのための例示的なプロセス1000を示すフローチャートである。以下で説明するように、示した一部または全部の特徴は、本開示の範囲内の特定の実装形態では省略されることがあり、示した一部の特徴は、すべての実施形態の実装に対して必要とされるとは限らないことがある。いくつかの例では、プロセス1000は、図1、図2、図7および/または図9に示したワイヤレス通信デバイスによって実行され得る。いくつかの例では、プロセス1000は、以下で説明する機能またはアルゴリズムを実行するための任意の適切な装置または手段によって実行されてもよい。
ブロック1002において、ワイヤレス通信デバイスは、サーキュラーバッファに対するマザーコードレートを選択することができる。いくつかの例では、マザーコードレートは、少なくとも2つのマザーコードレートから選択され得、所与の情報ブロックサイズおよび選択されたLDPCベースグラフに基づいて決定され得る。いくつかの例では、LDPCベースグラフは、たとえば、情報ブロックサイズに基づいて、2つ以上のLDPCベースグラフから選択され得る。いくつかの例では、マザーコードレートは、最大情報ブロックサイズ(Kmax)および最大コードワード長(Nmax)に対応する最小コードレート(Rmin *)と、コード利得が逓減する絶対最小マザーコードレートRmin_absoluteとの間の任意のコードレートであってよい。たとえば、マザーコードレートは、1/3、1/6、1/12、または他の適切なコードレートであってよい。たとえば、図9を参照して上記で示し説明したCB管理回路構成948が、マザーコードレートを決定することができる。
ブロック1004において、ワイヤレス通信デバイスは、選択されたマザーコードレートに基づいてサーキュラーバッファを定義し得る。いくつかの例では、サーキュラーバッファは、情報ブロックの情報ブロックサイズが最大情報ブロックサイズに等しいとき、最大コードワードサイズに対応する最大の長さに等しくサーキュラーバッファの長さを設定することによって定義され得る。他の例では、サーキュラーバッファは、選択されたマザーコードレートによって分割された情報ブロックの情報ブロックサイズに等しくサーキュラーバッファの長さを設定することによって定義され得る。サーキュラーバッファは、選択されたマザーコードレートに基づいて、サーキュラーバッファのシステマティックビットセクションおよびパリティビットセクションのそれぞれのサイズを構成することによってさらに定義され得る。たとえば、サーキュラーバッファは、固定長のサーキュラーバッファ(たとえば、最大コードワードサイズに対応する)を提供し、選択されたマザーコードレートに基づいて、システマティックビットセクションおよびパリティビットセクションのそれぞれのサイズを変化させることによって定義され得る。たとえば、図9を参照して上記で示し説明したCB管理回路構成948が、サーキュラーバッファを定義することができる。
ブロック1006において、ワイヤレス通信デバイスは、情報ブロックを受信し、コードワードを生成するために、LDPCコーディングを使用して情報ブロックを符号化することができる。コードワードは、たとえば、LDPC符号化プロセスから生成された、システマティックビット(たとえば、情報ブロックの情報ビット)およびパリティビットを含み得る。いくつかの例では、コードワードは、2つ以上のLDPCベースグラフから選択されたLDPCベースグラフを利用して生成され得、この場合、各LDPCベースグラフは、上記で示したように、異なるマザーコードレートに関連付けられ得る。たとえば、図9を参照して上記で示し説明したLDPC符号化回路構成942が、情報ブロックを符号化することができる。
ブロック1008において、ワイヤレス通信デバイスは、コードワードのシステマティックビットをサーキュラーバッファのシステマティックビットセクション内に、かつコードワードのパリティビットをサーキュラーバッファのパリティビットセクション内に挿入することができる。いくつかの例では、ワイヤレス通信デバイスは、サーキュラーバッファ内の特定のロケーションにおいて開始し、システマティックビットのシーケンスを時計回りに(または、反時計回りに)サーキュラーバッファ内に挿入して、サーキュラーバッファのシステマティックビットセクションを満たし、次いで、パリティビットのシーケンスをサーキュラーバッファのパリティビットセクション内に挿入することができる。たとえば、図9を参照して上記で示し説明したマッピング回路構成944が、システマティックビットおよびパリティビットをサーキュラーバッファ内に挿入することができる。
ブロック1010において、ワイヤレス通信は、システマティックビットセクション内のシステマティックビットおよびパリティビットセクション内のパリティビットからコードワードの冗長バージョン内に含めるためのコーディングされたビットを選択することができる。たとえば、第1の(初期)冗長バージョンの場合、ワイヤレス通信デバイスは、システマティックビットおよびパリティビットのすべて、またはシステマティックビットおよび/またはパリティビットの一部分のみを選択することができる。IR-HARQの場合、(たとえば、第1の送信とは異なるサーキュラーバッファ上のポイントにおいて開始および終了することによって)より少ないシステマティックビットおよびより多いパリティビットを含む、コードワードの1つまたは複数の後続の冗長バージョンを送信することができる。たとえば、図9を参照して上記で示し説明したビット選択回路構成946が、コードワードの冗長バージョン内に含めるためのコーディングされたビットをサーキュラーバッファから選択することができる。
ブロック1012において、ワイヤレス通信デバイスは、ワイヤレスエアインターフェースを介してコードワードの冗長バージョンを受信機(たとえば、受信側ワイヤレス通信デバイス)に送信することができる。たとえば、図9を参照して上記で図示および説明したトランシーバ910が、コードワードを受信側ワイヤレス通信デバイスに送信することができる。
図11は、本開示のいくつかの態様による、低密度パリティチェック(LDPC)コーディングのための別の例示的なプロセス1100を示すフローチャートである。以下で説明するように、示した一部または全部の特徴は、本開示の範囲内の特定の実装形態では省略されることがあり、示した一部の特徴は、すべての実施形態の実装に対して必要とされるとは限らないことがある。いくつかの例では、プロセス1100は、図1、図2、図7および/または図9に示したワイヤレス通信デバイスによって実行され得る。いくつかの例では、プロセス1100は、以下で説明する機能またはアルゴリズムを実行するための任意の好適な装置または手段によって実行され得る。
ブロック1102において、ワイヤレス通信デバイスは、固定長のサーキュラーバッファを提供することができる。たとえば、サーキュラーバッファの固定長は、最大コードワード長に対応する最大長に等しく設定されてよい。たとえば、固定長のサーキュラーバッファは、図9を参照して上記で示し説明したメモリ905内のハードウェア内で実装され得る。
ブロック1104において、ワイヤレス通信デバイスは、サーキュラーバッファに対するマザーコードレートを選択することができる。いくつかの例では、マザーコードレートは、少なくとも2つのマザーコードレートから選択され得、所与の情報ブロックサイズおよび選択されたLDPCベースグラフに基づいて決定され得る。いくつかの例では、LDPCベースグラフは、たとえば、情報ブロックサイズに基づいて、2つ以上のLDPCベースグラフから選択され得る。いくつかの例では、マザーコードレートは、最大情報ブロックサイズ(Kmax)および最大コードワード長(Nmax)に対応する最小コードレート(Rmin *)と、コード利得が逓減する絶対最小マザーコードレートRmin_absoluteとの間の任意のコードレートであってよい。たとえば、マザーコードレートは、1/3、1/6、1/12、または他の適切なコードレートであってよい。たとえば、図9を参照して上記で示し説明したCB管理回路構成948が、マザーコードレートを決定することができる。
ブロック1106において、ワイヤレス通信デバイスは、選択されたマザーコードレートに基づいて、サーキュラーバッファのシステマティックビットセクションおよびパリティビットセクションのそれぞれのサイズを定義し得る。たとえば、システマティックビットセクションおよびパリティビットセクションのそれぞれのサイズは、情報ブロックの情報ブロックサイズに基づいて定義され得る。たとえば、図9を参照して上記で示し説明したCB管理回路構成948が、サーキュラーバッファを定義することができる。
ブロック1108において、ワイヤレス通信デバイスは、情報ブロックを受信し、コードワードを生成するために、LDPCコーディングを使用して情報ブロックを符号化することができる。コードワードは、たとえば、LDPC符号化プロセスから生成された、システマティックビット(たとえば、情報ブロックの情報ビット)およびパリティビットを含み得る。いくつかの例では、コードワードは、2つ以上のLDPCベースグラフから選択されたLDPCベースグラフを利用して生成され得、この場合、各LDPCベースグラフは、上記で示したように、異なるマザーコードレートに関連付けられ得る。たとえば、図9を参照して上記で示し説明したLDPC符号化回路構成942が、情報ブロックを符号化することができる。
ブロック1110において、ワイヤレス通信デバイスは、コードワードのシステマティックビットをサーキュラーバッファのシステマティックビットセクション内に、かつコードワードのパリティビットをサーキュラーバッファのパリティビットセクション内に挿入することができる。いくつかの例では、ワイヤレス通信デバイスは、サーキュラーバッファ内の特定のロケーションにおいて開始し、システマティックビットのシーケンスを時計回りに(または、反時計回りに)サーキュラーバッファ内に挿入して、サーキュラーバッファのシステマティックビットセクションを満たし、次いで、パリティビットのシーケンスをサーキュラーバッファのパリティビットセクション内に挿入することができる。たとえば、図9を参照して上記で示し説明したマッピング回路構成944が、システマティックビットおよびパリティビットをサーキュラーバッファ内に挿入することができる。
ブロック1112において、ワイヤレス通信は、システマティックビットセクション内のシステマティックビットおよびパリティビットセクション内のパリティビットからコードワードの冗長バージョン内に含めるためのコーディングされたビットを選択することができる。たとえば、第1の(初期)冗長バージョンの場合、ワイヤレス通信デバイスは、システマティックビットおよびパリティビットのすべて、またはシステマティックビットおよび/またはパリティビットの一部分のみを選択することができる。IR-HARQの場合、(たとえば、第1の送信とは異なるサーキュラーバッファ上のポイントにおいて開始および終了することによって)より少ないシステマティックビットおよびより多いパリティビットを含む、コードワードの1つまたは複数の後続の冗長バージョンを送信することができる。たとえば、図9を参照して上記で示し説明したビット選択回路構成946が、コードワードの冗長バージョン内に含めるためのコーディングされたビットをサーキュラーバッファから選択することができる。
ブロック1114において、ワイヤレス通信デバイスは、ワイヤレスエアインターフェースを介してコードワードの冗長バージョンを受信機(たとえば、受信側ワイヤレス通信デバイス)に送信することができる。たとえば、図9を参照して上記で示し説明したトランシーバ910が、コードワードを受信側ワイヤレス通信デバイスに送信することができる。
図12は、本開示のいくつかの態様による、低密度パリティチェック(LDPC)コーディングのための別の例示的なプロセス1200を示すフローチャートである。以下で説明するように、示した一部または全部の特徴は、本開示の範囲内の特定の実装形態では省略されることがあり、示した一部の特徴は、すべての実施形態の実装に対して必要とされるとは限らないことがある。いくつかの例では、プロセス1200は、図1、図2、図7および/または図9に示したワイヤレス通信デバイスによって実行され得る。いくつかの例では、プロセス1200は、以下で説明する機能またはアルゴリズムを実行するための任意の好適な装置または手段によって実行され得る。
ブロック1202において、ワイヤレス通信デバイスは、固定長のサーキュラーバッファを提供することができる。たとえば、サーキュラーバッファの固定長は、最大コードワード長に対応する最大長に等しく設定されてよい。たとえば、固定長のサーキュラーバッファは、図9を参照して上記で示し説明したメモリ905内のハードウェア内で実装され得る。
ブロック1204において、ワイヤレス通信デバイスは、符号化されることになる情報ブロックの情報ブロックサイズ(長さ)を決定することができる。いくつかの例では、情報ブロックサイズは、絶対最小マザーコードレートRmin_absoluteおよびサーキュラーバッファの固定長に基づいて選択され得る。たとえば、図9を参照して上記で示し説明したLDPC符号化回路構成942が、情報ブロックサイズを決定することができる。
ブロック1206において、ワイヤレス通信デバイスは、1204において決定された情報ブロックサイズに基づいて、情報ブロックを符号化するためのベースグラフを選択することができる。たとえば、LDPCベースグラフは、少なくとも2つのベースグラフオプションから選択され得る。いくつかの例では、少なくとも2つのベースグラフオプションは、ベースグラフのネスト型ファミリーを含み得る。他の例では、少なくとも2つのベースグラフオプションは、異なる範囲のグラフ寸法(たとえば、異なる範囲の数のビットノード)を有するベースグラフを含み得る。この例では、各LDPCベースグラフは、リフトサイズに基づいて、異なる情報ブロック長範囲(たとえば、KlowからKhigh)をサポートし得る。加えて、各情報ブロック長範囲は重複し得る。たとえば、LDPCベースグラフのうちの少なくとも1つは、ベースラインLDPCベースグラフに関連する情報ブロック長範囲内に含まれる情報ブロック長よりも低い情報ブロック長を含み得る。さらに、LDPCベースグラフのうちの1つまたは複数は、K(K<Kmax)のより小さな値において最大リフトサイズZmaxを利用することができる。たとえば、図9を参照して上記で示し説明したLDPC符号化回路構成942が、LDPCベースグラフを選択することができる。
ブロック1208において、ワイヤレス通信デバイスは、サーキュラーバッファに対するマザーコードレートを選択することができる。いくつかの例では、マザーコードレートは、少なくとも2つのマザーコードレートから選択され得、決定された情報ブロックサイズおよび選択されたLDPCベースグラフに基づいて決定され得る。いくつかの例では、マザーコードレートは、最大情報ブロックサイズ(Kmax)および最大コードワード長(Nmax)に対応する最小コードレート(Rmin *)と、コード利得が逓減する絶対最小マザーコードレートRmin_absoluteとの間の任意のコードレートであってよい。たとえば、マザーコードレートは、1/3、1/6、1/12、または他の適切なコードレートであってよい。たとえば、図9を参照して上記で示し説明したCB管理回路構成948が、マザーコードレートを決定することができる。
ブロック1210において、ワイヤレス通信デバイスは、選択されたマザーコードレートに基づいて、サーキュラーバッファのシステマティックビットセクションおよびパリティビットセクションのそれぞれのサイズを定義し得る。たとえば、システマティックビットセクションおよびパリティビットセクションのそれぞれのサイズは、情報ブロックの情報ブロックサイズに基づいて定義され得る。たとえば、図9を参照して上記で示し説明したCB管理回路構成948が、サーキュラーバッファを定義することができる。
ブロック1212において、ワイヤレス通信デバイスは、情報ブロックを受信し、コードワードを生成するために選択されたLDPCベースグラフを使用して情報ブロックを符号化することができる。コードワードは、たとえば、LDPC符号化プロセスから生成された、システマティックビット(たとえば、情報ブロックの情報ビット)およびパリティビットを含み得る。たとえば、図9を参照して上記で示し説明したLDPC符号化回路構成942が、情報ブロックを符号化することができる。
ブロック1214において、ワイヤレス通信デバイスは、コードワードのシステマティックビットをサーキュラーバッファのシステマティックビットセクション内に、かつコードワードのパリティビットをサーキュラーバッファのパリティビットセクション内に挿入することができる。いくつかの例では、ワイヤレス通信デバイスは、サーキュラーバッファ内の特定のロケーションにおいて開始し、システマティックビットのシーケンスを時計回りに(または、反時計回りに)サーキュラーバッファ内に挿入して、サーキュラーバッファのシステマティックビットセクションを満たし、次いで、パリティビットのシーケンスをサーキュラーバッファのパリティビットセクション内に挿入することができる。たとえば、図9を参照して上記で示し説明したマッピング回路構成944が、システマティックビットおよびパリティビットをサーキュラーバッファ内に挿入することができる。
ブロック1216において、ワイヤレス通信は、システマティックビットセクション内のシステマティックビットおよびパリティビットセクション内のパリティビットからコードワードの冗長バージョン内に含めるためのコーディングされたビットを選択することができる。たとえば、第1の(初期)冗長バージョンの場合、ワイヤレス通信デバイスは、システマティックビットおよびパリティビットのすべて、またはシステマティックビットおよび/またはパリティビットの一部分のみを選択することができる。IR-HARQの場合、(たとえば、第1の送信とは異なる、サーキュラーバッファ上のポイントにおいて開始および終了することによって)より少ないシステマティックビットおよびより多いパリティビットを含む、コードワードの1つまたは複数の後続の冗長バージョンを送信することができる。たとえば、図9を参照して上記で示し説明したビット選択回路構成946が、コードワードの冗長バージョン内に含めるためのコーディングされたビットをサーキュラーバッファから選択することができる。
ブロック1218において、ワイヤレス通信デバイスは、ワイヤレスエアインターフェースを介してコードワードの冗長バージョンを受信機(たとえば、受信側ワイヤレス通信デバイス)に送信することができる。たとえば、図9を参照して上記で示し説明したトランシーバ910が、コードワードを受信側ワイヤレス通信デバイスに送信することができる。
一構成では、ワイヤレス通信デバイスは、少なくとも2つのマザーコードレートから選択された、選択されたマザーコードレートに基づいてサーキュラーバッファを定義する手段であって、サーキュラーバッファが、固定長を含み、システマティックビットセクションおよびパリティビットセクションをさらに含む、定義する手段を含む。ワイヤレス通信デバイスは、システマティックビットおよびパリティビットを含むコードワードを生成するために、LDPCコーディングを利用して情報ブロックを符号化する手段と、システマティックビットをシステマティックビットセクション内に、かつパリティビットをパリティビットセクション内に挿入する手段と、システマティックビットセクション内のシステマティックビットおよびパリティビットセクション内のパリティビットからコードワードの冗長バージョン内に含めるためのコーディングされたビットを選択する手段と、ワイヤレスエアインターフェースを介してコードワードの冗長バージョンを送信する手段とをさらに含む。
一態様では、上述の手段は、上述の手段によって具陳される機能を実行するように構成された、図9に示したプロセッサ904であってよい。たとえば、サーキュラーバッファを定義するための前述の手段は、図9に示したCB管理回路構成948を含み得る。別の態様では、情報ブロックを符号化するための前述の手段は、図9に示したLDPC符号化回路構成942を含み得る。さらに別の態様では、システマティックビットおよびパリティビットをサーキュラーバッファ内に挿入するための前述の手段は、図9に示したマッピング回路構成944を含み得る。さらに別の態様では、コーディングされたビットをサーキュラーバッファから選択するための前述の手段は、図9に示したビット選択回路構成946を含み得る。さらに別の態様では、冗長バージョンを送信するための前述の手段は、図9に示したトランシーバ910およびプロセッサ904を含み得る。さらに別の態様では、前述の手段は、前述の手段によって具陳された機能を実行するように構成された回路または任意の装置であってよい。
ワイヤレス通信ネットワークのいくつかの態様を例示的な実装形態を参照しながら提示した。当業者が容易に諒解するように、本開示全体にわたって説明した様々な態様は、他の電気通信システム、ネットワークアーキテクチャ、および通信規格に拡張されてもよい。
例として、様々な態様は、ロングタームエボリューション(LTE)、発展型パケットシステム(EPS)、ユニバーサル移動体電気通信システム(UMTS)、および/またはモバイル用グローバルシステム(GSM(登録商標))などの、3GPPによって規定された他のシステム内で実装されてもよい。様々な態様はまた、CDMA2000および/またはエボリューションデータオプティマイズド(EV-DO)などの、第3世代パートナーシッププロジェクト2(3GPP2)によって規定されたシステムに拡張されてもよい。他の例は、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.20、ウルトラワイドバンド(UWB)、Bluetooth(登録商標)、および/または他の好適なシステムを採用するシステム内で実装されてもよい。採用される実際の電気通信規格、ネットワークアーキテクチャ、および/または通信規格は、特定の適用例およびシステムに課される全体的な設計制約に依存する。
本開示では、「例示的」という言葉は、「例、事例、または例示として働くこと」を意味するために使用される。「例示的」として本明細書で説明したいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきでない。同様に、「態様」という用語は、本開示のすべての態様が、説明した特徴、利点、または動作モードを含むことを必要としない。「結合される」という用語は、2つの物体間の直接的または間接的な結合を指すために本明細書において使用される。たとえば、物体Aが物理的に物体Bに接触し、物体Bが物体Cに接触している場合、物体Aと物体Cは、互いに物理的に接触していない場合でも、依然として互いに結合されていると見なされてもよい。たとえば、第1の物体が第2の物体と直接物理的にまったく接触していなくても、第1の物体は第2の物体に結合されてよい。「回路(circuit)」および「回路構成(circuitry)」という用語は広く使用され、電子回路のタイプに関して限定はしないが、接続および構成されたとき、本開示で説明した機能の実行を可能にする電気デバイスのハードウェア実装と導体の両方、ならびにプロセッサによって実行されたとき、本開示で説明した機能の実行を可能にする情報および命令のソフトウェア実装を含むものとする。
図1〜図10に示した構成要素、ステップ、特徴、および/もしくは機能のうちの1つもしくは複数は、並べ替えられてよく、かつ/もしくは単一の構成要素、ステップ、特徴、もしくは機能に組み合わせられてよく、または、いくつかの構成要素、ステップ、もしくは機能において具現化されてよい。本明細書で開示した新規の特徴から逸脱することなく、さらなる要素、構成要素、ステップ、および/または機能が追加されることもある。図1、図2、図7および/または図9に示した装置、デバイス、および/または構成要素は、本明細書で説明する方法、特徴、またはステップのうちの1つまたは複数を実行するように構成され得る。本明細書で説明する新規のアルゴリズムはまた、ソフトウェアにおいて効率的に実装されてもよく、かつ/またはハードウェアに組み込まれてもよい。
開示した方法におけるステップの特定の順序または階層が例示的なプロセスを示すものであることを理解されたい。設計選好に基づいて、方法におけるステップの特定の順序または階層が並べ替えられてよいと理解される。添付の方法クレームは、サンプルの順序で様々なステップの要素を提示しており、そこに具体的に具陳されていない限り、提示された特定の順序または階層に限定されるものではない。
100 無線アクセスネットワーク
102 マクロセル、セル、サービングセル
104 マクロセル、セル
106 マクロセル、セル、近隣セル
108 スモールセル、セル
110 基地局、サービング基地局
112 基地局
114 基地局、第3の基地局
116 リモート無線ヘッド(RRH)、基地局
118 基地局
120 クアッドコプターまたはドローン、モバイル基地局、基地局
122 UE
124 UE
126 UE
127 ピアツーピア(P2P)信号またはサイドリンク信号
128 UE
130 UE
132 UE
134 UE
136 UE
138 UE、スケジューリングエンティティ
140 UE
142 UE
202 第1のワイヤレス通信デバイス、ワイヤレス通信デバイス、第1の(送信側)ワイヤレス通信デバイス
204 第2のワイヤレス通信デバイス、ワイヤレス通信デバイス、第2の(受信側)ワイヤレス通信デバイス
206 通信チャネル
208 ノイズ
222 ソース
224 エンコーダ
242 デコーダ
244 シンク
400 LDPCグラフ、グラフ
402 変数ノード(VN1〜VN12)、ノード
404 チェックノード(CN1〜CN9)、ノード
406 エッジ
500 ベースグラフ(ベースパリティチェック行列)
502 コア構造
504 パリティ構造
506 コアグラフ
508 低レート拡張、HARQ拡張
510 次数1のパリティビット、ハイブリッド自動再送要求(HARQ)拡張ビット、HARQ拡張
700 送信側ワイヤレス通信デバイス
702 トランスポートブロック
704 情報ブロック
706 LDPCエンコーダ
708 コードワード
710 システマティックビット
712 パリティビット
714 マッパ
716 サーキュラーバッファ
718 第1のセクション
720 残りのセクション、セクション、第2のセクション
722 ビットセレクタ
724 初期冗長バージョン
800 サーキュラーバッファ、第1のサーキュラーバッファ
802 システマティックビットセクション
804 パリティビットセクション
810 サーキュラーバッファ
812 システマティックビットセクション
814 パリティビットセクション
820 サーキュラーバッファ
900 ワイヤレス通信デバイス
902 バス
904 プロセッサ
905 メモリ
906 コンピュータ可読媒体
908 バスインターフェース
910 トランシーバ
912 ユーザインターフェース
914 処理システム
915 サーキュラーバッファ
942 低密度パリティチェック(LDPC)符号化回路構成
944 マッピング回路
946 ビット選択回路
948 サーキュラーバッファ(CB)管理回路
950 LDPC復号回路構成
952 LDPC符号化ソフトウェア
954 マッピングソフトウェア
956 ビット選択ソフトウェア
958 CB管理ソフトウェア
960 LDPC復号ソフトウェア
1000 プロセス
1100 プロセス

Claims (30)

  1. 低密度パリティチェック(LDPC)コーディングの方法であって、
    少なくとも2つのマザーコードレートから選択されたマザーコードレートに基づいてサーキュラーバッファを定義するステップであって、前記サーキュラーバッファが、固定長を含み、システマティックビットセクションおよびパリティビットセクションをさらに含む、ステップと、
    システマティックビットおよびパリティビットを含むコードワードを生成するために、LDPCコーディングを利用して情報ブロックを符号化するステップと、
    前記システマティックビットを前記システマティックビットセクション内に、かつ前記パリティビットを前記パリティビットセクション内に挿入するステップと、
    前記システマティックビットセクション内の前記システマティックビットおよび前記パリティビットセクション内の前記パリティビットから前記コードワードの冗長バージョン内に含めるためのコーディングされたビットを選択するステップと、
    ワイヤレスエアインターフェースを介して前記コードワードの前記冗長バージョンを送信するステップとを含む、
    方法。
  2. 前記サーキュラーバッファを定義するステップが、
    前記選択されたマザーコードレートに基づいて、前記システマティックビットセクションおよび前記パリティビットセクションのそれぞれのサイズを定義するステップをさらに含む、
    請求項1に記載の方法。
  3. 前記サーキュラーバッファを定義するステップが、
    前記情報ブロックの情報ブロックサイズに基づいて、前記サーキュラーバッファの前記システマティックビットセクションおよび前記パリティビットセクションの前記それぞれのサイズを定義するステップをさらに含む、
    請求項2に記載の方法。
  4. 前記サーキュラーバッファを定義するステップが、
    前記サーキュラーバッファの前記固定長を最大コードワード長に対応する最大長に等しく設定するステップをさらに含む、
    請求項3に記載の方法。
  5. 前記サーキュラーバッファを定義するステップが、
    前記コードワードに対する絶対最小コードレートに基づいて、前記情報ブロックの前記情報ブロックサイズを選択するステップをさらに含む、
    請求項3に記載の方法。
  6. LDPCコーディングを利用して前記情報ブロックを前記符号化するステップが、
    前記情報ブロックサイズに基づいて、LDPCコーディングのために選択されたベースグラフを少なくとも2つのベースグラフから選択するステップをさらに含む、
    請求項3に記載の方法。
  7. 前記少なくとも2つのベースグラフの各々が、前記少なくとも2つのマザーコードレートのうちのそれぞれの1つに関連付けられる、
    請求項6に記載の方法。
  8. 前記冗長バージョンが、初期冗長バージョンまたは後続の冗長バージョンを含む、
    請求項1に記載の方法。
  9. 前記初期冗長バージョンおよび前記後続の冗長バージョンの各々が、前記コーディングされたビットの異なるセットを含む、
    請求項8に記載の方法。
  10. 低密度パリティチェック(LDPC)コーディングのために構成された装置であって、前記装置が、
    トランシーバと、
    メモリと、
    前記トランシーバと前記メモリとに通信可能に結合されたプロセッサとを含み、前記プロセッサが、
    少なくとも2つのマザーコードレートから選択された、選択されたマザーコードレートに基づいて、前記メモリ内のサーキュラーバッファを定義することであって、前記サーキュラーバッファが、固定長を含み、システマティックビットセクションおよびパリティビットセクションをさらに含む、ことと、
    システマティックビットおよびパリティビットを含むコードワードを生成するために、LDPCコーディングを利用して情報ブロックを符号化することと、
    前記システマティックビットを前記システマティックビットセクション内に、かつ前記パリティビットを前記パリティビットセクション内に挿入することと、
    前記システマティックビットセクション内の前記システマティックビットおよび前記パリティビットセクション内の前記パリティビットから前記コードワードの冗長バージョン内に含めるためのコーディングされたビットを選択することと、
    前記トランシーバを介して、ワイヤレスエアインターフェースを介して前記コードワードの前記冗長バージョンを送信することとを行うように構成される、
    装置。
  11. 前記プロセッサが、
    前記選択されたマザーコードレートに基づいて、前記システマティックビットセクションおよび前記パリティビットセクションのそれぞれのサイズを定義するようにさらに構成される、
    請求項10に記載の装置。
  12. 前記プロセッサが、
    前記情報ブロックの情報ブロックサイズに基づいて、前記サーキュラーバッファの前記システマティックビットセクションおよび前記パリティビットセクションの前記それぞれのサイズを定義するようにさらに構成される、
    請求項11に記載の装置。
  13. 前記プロセッサが、
    前記サーキュラーバッファの前記固定長を最大コードワード長に対応する最大長に等しく設定するようにさらに構成される、
    請求項12に記載の装置。
  14. 前記プロセッサが、
    前記コードワードに対する絶対最小コードレートに基づいて、前記情報ブロックの前記情報ブロックサイズを選択するようにさらに構成される、
    請求項12に記載の装置。
  15. 前記プロセッサが、
    前記情報ブロックサイズに基づいて、LDPCコーディングのために選択されたベースグラフを少なくとも2つのベースグラフから選択するようにさらに構成される、
    請求項12に記載の装置。
  16. 前記少なくとも2つのベースグラフの各々が、前記少なくとも2つのマザーコードレートのうちのそれぞれの1つに関連付けられる、
    請求項15に記載の装置。
  17. 前記冗長バージョンが、初期冗長バージョンまたは後続の冗長バージョンを含む、
    請求項10に記載の装置。
  18. 前記初期冗長バージョンおよび前記後続の冗長バージョンの各々が、前記コーディングされたビットの異なるセットを含む、
    請求項17に記載の装置。
  19. ワイヤレス通信デバイスであって、
    少なくとも2つのマザーコードレートから選択された、選択されたマザーコードレートに基づいてサーキュラーバッファを定義する手段であって、前記サーキュラーバッファが、固定長を含み、システマティックビットセクションおよびパリティビットセクションをさらに含む、手段と、
    システマティックビットおよびパリティビットを含むコードワードを生成するために、LDPCコーディングを利用して情報ブロックを符号化する手段と、
    前記システマティックビットを前記システマティックビットセクション内に、かつ前記パリティビットを前記パリティビットセクション内に挿入する手段と、
    前記システマティックビットセクション内の前記システマティックビットおよび前記パリティビットセクション内の前記パリティビットから前記コードワードの冗長バージョン内に含めるためのコーディングされたビットを選択する手段と、
    ワイヤレスエアインターフェースを介して前記コードワードの前記冗長バージョンを送信する手段とを含む、
    ワイヤレス通信デバイス。
  20. 前記サーキュラーバッファを定義する手段が、
    前記選択されたマザーコードレートに基づいて、前記システマティックビットセクションおよび前記パリティビットセクションのそれぞれのサイズを定義する手段をさらに含む、
    請求項19に記載のワイヤレス通信デバイス。
  21. 前記サーキュラーバッファを定義する手段が、
    前記情報ブロックの情報ブロックサイズに基づいて、前記サーキュラーバッファの前記システマティックビットセクションおよび前記パリティビットセクションの前記それぞれのサイズを定義する手段をさらに含む、
    請求項20に記載のワイヤレス通信デバイス。
  22. 前記サーキュラーバッファを定義する手段が、
    前記サーキュラーバッファの前記固定長を最大コードワード長に対応する最大長に等しく設定する手段をさらに含む、
    請求項21に記載のワイヤレス通信デバイス。
  23. 前記サーキュラーバッファを定義する手段が、
    前記コードワードに対する絶対最小コードレートに基づいて、前記情報ブロックの前記情報ブロックサイズを選択する手段をさらに含む、
    請求項21に記載のワイヤレス通信デバイス。
  24. LDPCコーディングを利用して前記情報ブロックを前記符号化する手段が、
    前記情報ブロックサイズに基づいて、LDPCコーディングのために選択されたベースグラフを少なくとも2つのベースグラフから選択する手段をさらに含む、
    請求項21に記載のワイヤレス通信デバイス。
  25. 前記少なくとも2つのベースグラフの各々が、前記少なくとも2つのマザーコードレートのうちのそれぞれの1つに関連付けられる、
    請求項24に記載のワイヤレス通信デバイス。
  26. 前記冗長バージョンが、初期冗長バージョンまたは後続の冗長バージョンを含む、
    請求項19に記載のワイヤレス通信デバイス。
  27. 前記初期冗長バージョンおよび前記後続の冗長バージョンの各々が、前記コーディングされたビットの異なるセットを含む、
    請求項26に記載のワイヤレス通信デバイス。
  28. コンピュータ実行可能コードを記録したコンピュータ可読記録媒体であって、実行されると、プロセッサに、
    少なくとも2つのマザーコードレートから選択された、選択されたマザーコードレートに基づいてサーキュラーバッファを定義するステップであって、前記サーキュラーバッファが、固定長を含み、システマティックビットセクションおよびパリティビットセクションをさらに含む、定義するステップと、
    システマティックビットおよびパリティビットを含むコードワードを生成するために、LDPCコーディングを利用して情報ブロックを符号化するステップと、
    前記システマティックビットを前記システマティックビットセクション内に、かつ前記パリティビットを前記パリティビットセクション内に挿入するステップと、
    前記システマティックビットセクション内の前記システマティックビットおよび前記パリティビットセクション内の前記パリティビットから前記コードワードの冗長バージョン内に含めるためのコーディングされたビットを選択するステップと、
    ワイヤレスエアインターフェースを介して前記コードワードの前記冗長バージョンを送信するステップとを実行させるコードを含む、
    コンピュータ可読記録媒体。
  29. 実行されると、前記プロセッサに、
    前記選択されたマザーコードレートに基づいて、前記システマティックビットセクションおよび前記パリティビットセクションのそれぞれのサイズを定義するステップを実行させるコードをさらに含む、
    請求項28に記載のコンピュータ可読記録媒体。
  30. 実行されると、前記プロセッサに、
    前記情報ブロックの情報ブロックサイズに基づいて、前記サーキュラーバッファの前記システマティックビットセクションおよび前記パリティビットセクションの前記それぞれのサイズを定義するステップを実行させるコードをさらに含む、
    請求項29に記載のコンピュータ可読記録媒体。
JP2019542602A 2017-02-13 2018-02-13 低密度パリティチェック（ｌｄｐｃ）サーキュラーバッファレートマッチング Active JP7211954B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762458495P 2017-02-13 2017-02-13
US62/458,495 2017-02-13
US15/894,197 2018-02-12
US15/894,197 US10348329B2 (en) 2017-02-13 2018-02-12 Low density parity check (LDPC) circular buffer rate matching
PCT/US2018/018034 WO2018148742A1 (en) 2017-02-13 2018-02-13 Low density parity check (ldpc) circular buffer rate matching

Publications (3)

Publication Number Publication Date
JP2020507993A true JP2020507993A (ja) 2020-03-12
JP2020507993A5 JP2020507993A5 (ja) 2021-03-11
JP7211954B2 JP7211954B2 (ja) 2023-01-24

Family

ID=63105487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542602A Active JP7211954B2 (ja) 2017-02-13 2018-02-13 低密度パリティチェック（ｌｄｐｃ）サーキュラーバッファレートマッチング

Country Status (9)

Country Link
US (1) US10348329B2 (ja)
EP (1) EP3580851A1 (ja)
JP (1) JP7211954B2 (ja)
KR (1) KR102652057B1 (ja)
CN (1) CN110249538B (ja)
BR (1) BR112019016626A2 (ja)
SG (1) SG11201905916SA (ja)
TW (1) TWI751284B (ja)
WO (1) WO2018148742A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
CN108400832B (zh) 2017-02-06 2022-09-09 华为技术有限公司 数据处理方法和通信设备
CN108809509B (zh) * 2017-05-05 2021-01-22 电信科学技术研究院 低密度奇偶校验码的基础图选择方法及装置
CN109391360B (zh) * 2017-08-11 2022-04-12 中兴通讯股份有限公司 数据编码方法及装置
US11973593B2 (en) * 2018-02-23 2024-04-30 Nokia Technologies Oy LDPC codes for 3GPP NR ultra-reliable low-latency communications
KR20210111811A (ko) * 2019-01-11 2021-09-13 후아웨이 테크놀러지 컴퍼니 리미티드 무선 네트워크에서의 데이터 재송신
WO2020199225A1 (en) * 2019-04-05 2020-10-08 Qualcomm Incorporated Rate matching for different transmission modes
US20220278778A1 (en) * 2019-07-12 2022-09-01 Lg Electronics Inc. Encoding scheme for harq operation
CN112865810A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 编译码方法及装置
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation
WO2022087569A1 (en) 2020-10-19 2022-04-28 XCOM Labs, Inc. Reference signal for wireless communication systems
WO2022093988A1 (en) 2020-10-30 2022-05-05 XCOM Labs, Inc. Clustering and/or rate selection in multiple-input multiple-output communication systems
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots
CN115811379A (zh) * 2021-09-15 2023-03-17 华为技术有限公司 编码方法、译码方法以及相关装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633865B1 (en) 1999-12-23 2003-10-14 Pmc-Sierra Limited Multithreaded address resolution system
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6961888B2 (en) 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
WO2006009732A1 (en) * 2004-06-16 2006-01-26 Infinera Corporation Universal digital architecture for transport of client signals of any client payload and format type
WO2007027052A1 (en) * 2005-08-30 2007-03-08 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a frequency division multiple access system, and system thereof
KR20070080392A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 저밀도 패러티 검사 부호의 천공 방법
US8726121B2 (en) * 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
CN101641896A (zh) * 2007-03-27 2010-02-03 高通股份有限公司 基于循环缓冲器的速率匹配
US9686044B2 (en) * 2007-03-27 2017-06-20 Qualcomm Incorporated Rate matching with multiple code block sizes
CN101075857B (zh) * 2007-04-29 2010-05-26 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
US8121218B2 (en) * 2007-05-29 2012-02-21 Samsung Electronics Co., Ltd Apparatus and method for mapping symbols to resources in a mobile communication system
WO2008151061A1 (en) * 2007-05-31 2008-12-11 Interdigital Technology Corporation Channel coding and rate matching for lte control channels
CN101325474B (zh) * 2007-06-12 2012-05-09 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
US8416794B2 (en) * 2007-06-13 2013-04-09 Lg Electronics Inc. Method for sub-packet generation with adaptive bit index
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US8189559B2 (en) * 2007-07-23 2012-05-29 Samsung Electronics Co., Ltd. Rate matching for hybrid ARQ operations
US7986741B2 (en) * 2007-09-28 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
US7924763B2 (en) * 2007-12-11 2011-04-12 Motorola Mobility, Inc. Method and appratus for rate matching within a communication system
CN101867443B (zh) * 2009-04-14 2015-05-20 中兴通讯股份有限公司 速率匹配方法和装置
TWI419481B (zh) * 2009-12-31 2013-12-11 Nat Univ Tsing Hua 低密度奇偶檢查碼編解碼器及其方法
US8566667B2 (en) * 2011-07-29 2013-10-22 Stec, Inc. Low density parity check code decoding system and method
US9753733B2 (en) * 2012-06-15 2017-09-05 Apple Inc. Methods, apparatus, and processors for packing multiple iterations of loop in a loop buffer
US9844036B2 (en) * 2013-01-02 2017-12-12 Lg Electronics Inc. Data transmission method for terminal in a wireless communication system, and terminal using the method
WO2015006640A1 (en) 2013-07-11 2015-01-15 Interdigital Patent Holdings, Inc. Systems and methods for smart harq for wifi
EP3143713B1 (en) 2014-06-13 2018-08-08 Huawei Technologies Co. Ltd. Transmitter and receiver devices performing repetition before interleaving and puncturing after interleaving and methods thereof
US10541781B2 (en) 2016-01-29 2020-01-21 Intel IP Corporation Rate matching using low-density parity-check codes
US10749631B2 (en) 2016-03-29 2020-08-18 Lg Electronics Inc. Method by which base station and terminal transmit and receive data signal in wireless communication system, and device for supporting same
US10362565B2 (en) 2016-06-29 2019-07-23 Lg Electronics Inc. Method and user equipment for transmitting uplink signal, and method and base station for receiving uplink signal

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HUAWEI, HISILICON: "On rate matching for LDPC codes[online]", 3GPP TSG RAN WG1 #88 R1-1703365, JPN6022003054, 7 February 2017 (2017-02-07), ISSN: 0004871269 *
QUALCOMM INCORPORATED: "LDPC rate compatible design[online]", 3GPP TSG RAN WG1 ADHOC_NR_AH_1701 R1-1700830, JPN6022003052, 10 January 2017 (2017-01-10), ISSN: 0004871268 *

Also Published As

Publication number Publication date
BR112019016626A2 (pt) 2020-04-07
SG11201905916SA (en) 2019-08-27
KR102652057B1 (ko) 2024-03-27
TW201838344A (zh) 2018-10-16
US10348329B2 (en) 2019-07-09
CN110249538A (zh) 2019-09-17
KR20190113828A (ko) 2019-10-08
TWI751284B (zh) 2022-01-01
JP7211954B2 (ja) 2023-01-24
EP3580851A1 (en) 2019-12-18
CN110249538B (zh) 2023-07-14
WO2018148742A1 (en) 2018-08-16
US20180234114A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP7211954B2 (ja) 低密度パリティチェック（ｌｄｐｃ）サーキュラーバッファレートマッチング
JP6980797B2 (ja) 複数の低密度パリティチェック（ｌｄｐｃ）ベースグラフの設計
CN108781122B (zh) 一种使用具有经过极化编码的传输的harq的方法和装置
JP7050785B2 (ja) 密度進化を用いたポーラー符号構築のためのネスト化構造
US10447303B2 (en) Low-density parity check (LDPC) incremental parity-check matrix rotation
JP7102437B2 (ja) ポーラーコードのための効率的インターリーバ設計
KR102264719B1 (ko) 재송신을 위한 채널 인코딩된 비트들의 심볼로의 맵핑
CN111684725B (zh) 用于冗余版本的低密度奇偶校验(ldpc)奇偶校验比特存储
TW201921845A (zh) 用於極化碼的高效交錯器設計
WO2021195821A1 (en) Communication configurations for low density parity check (ldpc) coding

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221021

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221031

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230112

R150 Certificate of patent or registration of utility model

Ref document number: 7211954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150