CN110249538A - 低密度奇偶校验(ldpc)循环缓冲器速率匹配 - Google Patents
低密度奇偶校验(ldpc)循环缓冲器速率匹配 Download PDFInfo
- Publication number
- CN110249538A CN110249538A CN201880010406.4A CN201880010406A CN110249538A CN 110249538 A CN110249538 A CN 110249538A CN 201880010406 A CN201880010406 A CN 201880010406A CN 110249538 A CN110249538 A CN 110249538A
- Authority
- CN
- China
- Prior art keywords
- parity check
- check bit
- section
- system position
- cyclic buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
本公开内容的各方面涉及利用可配置循环缓冲器的低密度奇偶校验(LDPC)编码以用于诸如IR‑HARQ传输的经速率匹配的传输。循环缓冲器可以基于所选择的母码率和固定的循环缓冲器长度来配置。例如,循环缓冲器的系统位和奇偶校验位区段的各自大小可以基于所选择的母码率而变化。
Description
相关申请的交叉引用
本申请要求享有于2017年2月13日在美国专利和商标局提交的临时申请No.62/458,495和于2018年2月12日在美国专利和商标局提交的非临时申请No.15/894,197的优先权和权益,上述申请的全部内容通过引用的方式并入本文,犹如在下文阐述了其所有内容并且用于所有适用的目的。
技术领域
下面讨论的技术总体上涉及无线通信系统,具体而言,涉及低密度奇偶校验编码。
背景技术
分组码或纠错码经常用于在噪声信道上提供可靠的数字消息传输。在典型的分组码中,将信息消息或序列分成块,并且发送设备处的编码器然后在数学上向信息消息添加冗余。在经过编码的信息消息中利用这种冗余是消息可靠性的关键,使得能够校正由于噪声而可能发生的任何位错误。即,接收设备处的解码器能够利用冗余来可靠地恢复信息消息,即使部分由于向信道添加了噪声而可能发生位错误。
这种纠错分组码的许多示例对于本领域的普通技术人员是已知的,包括汉明码、Bose-Chaudhuri-Hocquenghem(BCH)码、turbo码和低密度奇偶校验(LDPC)码,等等。许多现有的无线通信网络利用这种分组码,诸如利用turbo码的3GPP LTE网络;以及利用LDPC码的IEEE 802.11n Wi-Fi网络。
对于未来的网络,例如第五代(5G)新无线网络,可以继续实施LDPC码以支持范围广泛的信息块长度和范围广泛的码率。为了实现具有高效硬件利用率的高吞吐量,期望LDPC码的额外增强。
发明内容
以下呈现本公开内容的一个或多个方面的简要概述以提供对这些方面的基本理解。本概要不是对本公开内容的所有预期特征的广泛概述,且既不旨在标识本公开内容的所有方面的关键或重要要素,也不是描述本公开内容的任何或全部方面的范围。其唯一目的是以简化形式呈现本公开内容的一个或多个方面的一些概念,作为稍后呈现的更详细描述的序言。
本公开内容的各个方面涉及用于利用可配置循环缓冲器进行低密度奇偶校验(LDPC)编码以用于经速率匹配的传输的机制。基于在LDPC码的最大信息块大小下可实现的最小母码率,可以定义最大循环缓冲器长度。如果信息块大小小于最大信息块大小,则循环缓冲器的循环缓冲器长度和/或循环缓冲器的系统位和奇偶校验位区段的相应大小可以是可变的以支持较低的母码率,例如对于编码增益减小的绝对最小母码率具有一些约束。在一些示例中,循环缓冲器可以基于用于循环缓冲器的所选择的母码率利用固定长度和可变大小的系统位和奇偶校验位区段来定义。所选择的母码率可以从两个或更多个母码率中选择,每个母码率与用于LDPC编码的特定信息块长度和LDPC基本图相关联。
在阅读下面的具体实施方式后,将更全面地理解本发明的这些和其他方面。在结合附图阅读本发明的具体的示例性实施例的以下描述后,本发明的其他方面、特征和实施例对于本领域的普通技术人员将变得显而易见。尽管可以相对于下面的某些实施例和附图讨论本发明的特征,但是本发明的所有实施例能够包括本文讨论的有利特征中的一个或多个。换句话说,虽然一个或多个实施例可以被讨论为具有某些有利的特征,但是根据本文讨论的本发明的各种实施例也可以使用这样的特征中的一个或多个。以类似的方式,尽管示例性实施例可以在下面作为设备、系统或方法实施例进行讨论,但应该理解,能够在各种设备、系统和方法中实现这样的示例性实施例。
附图说明
图1是示出根据本公开内容的一些方面的无线接入网络的示例的图。
图2是根据本公开内容的一些方面的利用分组码的无线通信的示意图。
图3示出了根据本发明的一些方面的低密度奇偶校验(LDPC)矩阵的示例。
图4示出了根据本公开内容的一些方面的LDPC基本图的示例。
图5示出了根据本公开内容的一些方面的示例性基本图的一般结构。
图6示出了根据本公开内容的一些方面的示例性优化的基本图的一般结构。
图7示出了根据本公开内容的一些方面的被配置为使用LDPC编码器和循环缓冲器来生成和发送码字以用于速率匹配的示例性发送无线通信设备。
图8示出了根据本公开内容的一些方面的示例性可配置循环缓冲器。
图9是示出根据本公开内容的一些方面的采用处理系统的无线通信设备的硬件实施方式的示例的方块图。
图10是根据本公开内容的一些方面的用于利用可配置循环缓冲器进行LDPC编码的方法的流程图。
图11是根据本公开内容的一些方面的用于利用可配置循环缓冲器进行LDPC编码的另一方法的流程图。
图12是根据本公开内容的一些方面的用于利用可配置循环缓冲器进行LDPC编码的另一方法的流程图。
具体实施方式
以下结合附图阐述的具体实施方式旨在作为各种配置的描述,并非旨在表示可以实践本文所述的概念的唯一配置。具体实施方式包括具体细节,目的是提供对各种概念的透彻理解。然而,对于本领域技术人员显而易见的是,可以在没有这些具体细节的情况下实践这些概念。在某些情况下,以方块图形式示出了各种结构和组件,以避免使得这些概念难以理解。
贯穿本公开内容呈现的各种概念可以在各种电信系统、网络架构和通信标准中实现。现在参照图1,作为非限制性的说明性示例,提供了无线接入网络100的示意图。在一些示例中,无线接入网络100可以是采用连续演进的无线通信技术的网络。这可以包括例如基于标准集合(例如,由3GPP,www.3gpp.org发布)的第五代(5G)或新无线(NR)无线通信技术。例如,改进的LTE之后的由3GPP定义的标准或CDMA2000之后的由3GPP2定义的标准可以被认为是5G。标准还可以包括Verizon技术论坛和韩国电信SIG规定的3GPP之前的成果。
在其他示例中,无线接入网络100可以是采用第三代(3G)无线通信技术或第四代(4G)无线通信技术的网络。例如,第三代合作伙伴计划(3GPP)和第三代合作伙伴计划2(3GPP2)颁布的标准可被认为是3G或4G,包括但不限于长期演进(LTE)、改进的LTE、演进型分组系统(EPS)和通用移动电信系统(UMTS)。基于一个或多个以上列出的3GPP标准的各种无线接入技术的另外示例包括但不限于通用陆地无线接入(UTRA)、演进型通用陆地无线接入(eUTRA)、通用分组无线业务(GPRS)和增强型数据速率GSM演进(EDGE)。由第三代合作伙伴计划2(3GPP2)定义的这种传统标准的示例包括但不限于CDMA2000和超移动宽带(UMB)。采用3G/4G无线通信技术的标准的其他示例包括IEEE 802.16(WiMAX)标准和其他合适的标准。
尽管通过对一些示例的说明在本申请中描述了各方面和实施例,但是本领域技术人员将理解,在许多不同的布置和场景中可以出现额外的实施方式和使用情况。本文描述的创新可以跨许多不同的平台类型、设备、系统、形状、尺寸、包装布置来实现。例如,实施例和/或用途可以经由集成芯片实施例和其他基于非模块组件的设备(例如终端用户设备、车辆、通信设备、计算设备、工业设备、零售/购买设备、医疗设备、启用AI功能的设备等)而出现。虽然某些示例可以或可能不特别针对使用情况或应用,但可以出现所述创新的广泛适用性。实施方式的范围可以从芯片级或模块化组件到非模块化、非芯片级实施方式的范围,并且进一步到包含所述创新的一个或多个方面的聚合式、分布式或OEM设备或系统。在一些实际设置中,包含所描述的方面和特征的设备还可以必然包括用于实现和实践要求保护和描述的实施例的附加组件和特征。例如,无线信号的传输和接收必须包括用于模拟和数字目的的多个组件(例如,包括天线、RF链、功率放大器、调制器、缓冲器、处理器、交织器、加法器/求和器等的硬件组件)。意图在于,本文所描述的创新可以在不同尺寸、形状和构造的各种设备、芯片级组件、系统、分布式布置、终端用户设备等中实践。
可以将由无线接入网络100覆盖的地理区域划分为多个蜂窝区域(小区),其能够由用户设备(UE)基于从一个接入点或基站在地理区域上广播的标识唯一地识别。图1示出了宏小区102、104和106以及小型小区108,其中的每一个可以包括一个或多个扇区(未示出)。扇区是小区的子区域。一个小区内的所有扇区都由同一个基站服务。扇区内的无线链路能够由属于该扇区的单个逻辑标识来标识。在划分为扇区的小区中,小区内的多个扇区能够由天线组形成,其中,每个天线负责与小区的一部分中的UE进行通信。
通常,相应的基站(BS)服务每个小区。广义上,基站是无线接入网络中的网络元件,负责在一个或多个小区中向UE的无线传输或从UE的无线接收。本领域技术人员可以将BS称为基站收发机(BTS)、无线基站、无线收发机、收发机功能、基本服务集(BSS)、扩展服务集(ESS)、接入点(AP)、节点B(NB)、演进型节点B(eNB)、g节点B(gNB)或某个其他合适的术语。
在图1中,在小区102和104中示出了两个基站110和112;并且示出了控制小区106中的远程无线头端(RRH)116的第三基站114。即,基站能够具有集成天线或者能够通过馈线电缆连接到天线或RRH。在所示的示例中,因为基站110、112和114支持具有大尺寸的小区时,所以小区102、104和106可以被称为宏小区。此外,在可与一个或多个宏小区重叠的小型小区108(例如,微小区、微微小区、毫微微小区、家庭基站、家庭节点B、家庭演进型节点B等)中示出了基站118。在该示例中,由于基站118支持具有相对较小尺寸的小区,因此小区108可以被称为小型小区。能够根据系统设计以及组件约束来完成小区尺寸调整。应该理解,无线接入网络100可以包括任何数量的无线基站和小区。此外,可以部署中继节点来扩展给定小区的大小或覆盖区域。基站110、112、114、118为任意数量的移动装置提供到核心网的无线接入点。
图1进一步包括四轴飞行器或无人机120,其可以被配置为用作基站。即,在一些示例中,小区可能不一定是静止的,并且小区的地理区域可以根据诸如四轴飞行器120的移动基站的位置而移动。
通常,基站可以包括用于与网络的回程部分(未示出)进行通信的回程接口。回程可以提供基站和核心网(未示出)之间的链路,并且在一些示例中,回程可以提供各个基站之间的互连。核心网可以是无线通信系统的一部分,并且可以独立于无线接入网络中使用的无线接入技术。可以采用各种类型的回程接口,诸如使用任何合适的传输网络的直接物理连接、虚拟网络等。
示出无线接入网络100支持对于多个移动装置的无线通信。移动装置在由第三代合作伙伴计划(3GPP)颁布的标准和规范中通常被称为用户设备(UE),但是本领域技术人员还可以将其称为移动站(MS)、用户站、移动单元、用户单元、无线单元、远程单元、移动设备、无线设备、无线通信设备、远程设备、移动用户站、接入终端(AT)、移动终端、无线终端、远程终端、手机、终端、用户代理、移动客户端、客户端或某种其他合适的术语。UE可以是向用户提供对网络服务的接入的装置。
在本文档中,“移动”装置不一定需要具有移动的能力,而可以是固定的。术语移动装置或移动设备泛指各种各样的设备和技术。例如,移动装置的一些非限制性示例包括手机、蜂窝(小区)电话、智能电话、会话发起协议(SIP)电话、膝上型计算机、个人计算机(PC)、笔记本、上网本、智能本、平板电脑、个人数字助理(PDA)和广泛的嵌入式系统,例如对应于“物联网”(IoT)的嵌入式系统。移动装置还可以是汽车或其他运输工具、远程传感器或致动器、机器人或机器人设备、卫星无线设备、全球定位系统(GPS)设备、物体追踪设备、无人机、多轴飞行器、四轴飞行器、遥控设备、消费者和/或可穿戴设备,例如眼镜、可穿戴摄像机、虚拟现实设备、智能手表、健康或健身追踪器、数字音频播放器(例如MP3播放器)、相机、游戏机、医疗设备、可植入设备、工业设备以及许多其他设备,这些设备的尺寸、形状和配置被设置为供用户使用。
在无线接入网络100内,小区可以包括可以与每个小区的一个或多个扇区进行通信的UE。例如,UE 122和124可以与基站110通信;UE 126和128可以与基站112通信;UE 130和132可以通过RRH 116与基站114通信;UE 134可以与基站118通信;并且UE 136可以与移动基站120通信。此处,每个基站110、112、114、118和120可以被配置为向各个小区中的所有UE提供到核心网(未示出)的接入点。UE可以包括尺寸、形状和布置被设置为有助于通信的多个硬件结构组件;这样的组件能够包括彼此电耦合的天线、天线阵列、RF链、放大器、一个或多个处理器等。
在另一示例中,移动网络节点(例如,四轴飞行器120)可以被配置为用作UE。例如,四轴飞行器120可以通过与基站110通信而在小区102内操作。在本公开内容的一些方面,两个或更多个UE(例如,UE 126和128)可以使用对等(P2P)或侧向链路信号127彼此通信,而不通过基站(例如,基站112)中继该通信。
从基站(例如,基站110)到一个或多个UE(例如,UE 122和124)的控制信息和/或业务信息(例如,用户数据业务)的单播或广播传输可以被称为下行链路(DL)传输,而源于UE(例如,UE 122)的控制信息和/或业务信息的传输可以被称为上行链路(UL)传输。另外,上行链路和/或下行链路控制信息和/或业务信息可以被时分为帧、子帧、时隙和/或符号。如本文所使用的,符号可以指在正交频分复用(OFDM)波形中每子载波携带一个资源元素(RE)的时间单位。时隙可以携带7或14个OFDM符号。子帧可以指1ms的持续时间。可以将多个子帧或时隙分组在一起以形成单个帧或无线帧。当然,这些定义不是必需的,并且可以使用用于组织波形的任何合适的方案,并且波形的各种时间划分可以具有任何合适的持续时间。
无线接入网络100中的空中接口可以利用一个或多个复用和多路访问算法来实现各种设备的同时通信。例如,可以利用时分多址(TDMA)、码分多址(CDMA)、频分多址(FDMA)、正交频分多址(OFDMA)、稀疏码多址(SCMA)、离散傅立叶变换扩展正交频分多址(DFT-s-OFDMA)、资源扩展多址(RSMA)或其他合适的多址方案来提供从UE 122和124到基站110的上行链路(UL)或反向链路传输的多路访问。此外,可以利用时分复用(TDM)、码分复用(CDM)、频分复用(FDM)、正交频分复用(OFDM)、稀疏码复用(SCM)、离散傅里叶变换扩展正交频分复用(DFT-s-OFDM)或其他合适的复用方案来提供从基站110到UE 122和124的多路复用下行链路(DL)或正向链路传输。
此外,无线接入网络100中的空中接口可以利用一个或多个双工算法。双工指的是点到点的通信链路,其中,两个端点能够在双向上彼此通信。全双工意味着两个端点能够同时彼此进行通信。半双工意味着一次只有一个端点能够向另一端点发送信息。在无线链路中,全双工信道通常依赖于发射机和接收机的物理隔离以及合适的干扰消除技术。通常通过利用频分双工(FDD)或时分双工(TDD)为无线链路实现全双工仿真。在FDD中,不同方向上的传输在不同的载波频率上操作。在TDD中,使用时分复用将给定信道上的不同方向上的传输彼此分开。即,在某些时间,信道专用于一个方向上的传输,而在其他时间,信道专用于另一个方向上的传输,其中,方向可以非常迅速地改变,例如每子帧几次。
在无线接入网络100中,UE在移动的同时独立于其位置的进行通信的能力被称为移动性。UE和无线接入网络之间的各种物理信道通常在接入和移动性管理功能(AMF)的控制下建立、维护和释放,AMF可以包括管理控制平面和用户平面功能的安全性上下文的安全性上下文管理功能(SCMF)以及执行认证的安全锚功能(SEAF)。在本公开内容的各个方面中,无线接入网络100可利用基于DL的移动性或基于UL的移动性来实现移动性和切换(即,将UE的连接从一个无线信道转移到另一无线信道)。在配置用于基于DL的移动性的网络中,在与调度实体的呼叫期间或在任何其他时间,UE可以监测来自其服务小区的信号的各种参数以及相邻小区的各种参数。根据这些参数的质量,UE可以保持与一个或多个相邻小区的通信。在此期间,如果UE从一个小区移动到另一个小区,或者如果来自相邻小区的信号质量超过来自服务小区的信号质量达到给定时间量,则UE可以进行从服务小区到相邻(目标)小区的移交或切换。例如,UE 124可以从与其服务小区102相对应的地理区域移动到与相邻小区106相对应的地理区域。当来自相邻小区106的信号强度或质量超过其服务小区102的信号强度或质量达到给定量时间时,UE 124可以向其服务基站110发送指示该状况的报告消息。作为响应,UE 124可以接收切换命令,并且UE可以经历到小区106的切换。
在被配置用于基于UL的移动性的网络中,网络可以利用来自每个UE的UL参考信号来为每个UE选择服务小区。在一些示例中,基站110、112和114/116可以广播统一的同步信号(例如,统一主同步信号(PSS)、统一辅助同步信号(SSS)和统一物理广播信道(PBCH))。UE122、124、126、128、130和132可以接收统一同步信号,从同步信号中导出载波频率和子帧/时隙定时,并且响应于导出定时,发送上行链路导频或参考信号。由UE(例如,UE 124)发送的上行链路导频信号可以由无线接入网络100内的两个或更多个小区(例如,基站110和114/116)同时接收。每个小区可以测量导频信号的强度,并且无线接入网络(例如,基站110和114/116中的一个或多个和/或核心网内的中央节点)可以确定用于UE 124的服务小区。当UE 124移动通过无线接入网络100时,网络可以继续监视由UE 124发送的上行链路导频信号。当由相邻小区测量的导频信号的信号强度或质量超过由服务小区测量的信号强度或质量时,在通知或不通知UE 124的情况下,无线接入网络100可以将UE 124从服务小区切换到相邻小区。
虽然由基站110、112和114/116发送的同步信号可以是统一的,但是同步信号可能不标识特定小区,而是可以标识在相同频率上和/或者以相同定时操作的多个小区的区域。由于需要在UE和网络之间交换的移动性消息的数量可以减少,在5G网络或其他下一代通信网络中使用区域实现了基于上行链路的移动性框架并且提高了UE和网络的效率。
在各种实施方式中,无线接入网络100中的空中接口可以使用许可频谱、免许可频谱或共享频谱。许可频谱通常借助移动网络运营商从政府监管机构购买许可证来提供对频谱的一部分的排他使用。免许可频谱提供了频谱的一部分的共享使用,无需政府授予的许可证。尽管通常仍需遵守一些技术规则来接入免许可频谱,但通常,任何运营商或设备都可以获得接入。共享频谱可以落在许可和免许可频谱之间,其中,接入频谱可能需要技术规则或限制,但频谱仍可以由多个运营商和/或多个RAT共享。例如,许可频谱的一部分的许可证持有者可以提供授权共享接入(LSA)以与其他方共享该频谱,例如,通过合适的被许可方确定的条件来获得接入。
在一些示例中,可以调度对空中接口的接入,其中调度实体(例如,基站)为其服务区域或小区内的一些或所有装置和设备之间的通信分配资源(例如,时间-频率资源)。在本公开内容内,如下面进一步讨论的,调度实体可以负责调度、分配、重新配置和释放一个或多个被调度实体的资源。即,对于被调度的通信,UE或被调度实体利用调度实体分配的资源。
基站不是可以用作调度实体的唯一实体。即,在一些示例中,UE可以用作调度实体,为一个或多个被调度实体(例如,一个或多个其他UE)调度资源。在其他示例中,可以在UE之间使用侧向链路信号,而不必依赖来自基站的调度或控制信息。例如,将UE 138示出为与UE 140和142进行通信。在一些示例中,UE 138用作调度实体或主侧向链路设备,并且UE140和142可以用作被调度实体或非主(例如辅助)侧向链路设备。在又一示例中,UE可以用作设备到设备(D2D)、对等(P2P)或车辆到车辆(V2V)网络和/或网状网络中的调度实体。在网状网络示例中,除了与调度实体138通信之外,UE 140和142可以可选地直接与彼此通信。
图2是第一无线通信设备202和第二无线通信设备204之间的无线通信的示意图。每个无线通信设备202和204可以是用户设备(UE)、基站或用于无线通信的任何其他合适的装置或单元。在所示示例中,第一无线通信设备202内的源222通过通信信道206(例如无线信道)将数字消息发送到第二无线通信设备204中的宿244。为了提供可靠的数字消息通信,考虑到影响通信信道206的噪声208通常是有益的。
分组码或纠错码经常被用于通过这种信道提供可靠的数字消息传输。在典型的分组码中,将信息消息或序列分成块,每个块具有K比特的长度。第一(发送)无线通信设备202处的编码器224然后在数学上向信息消息添加冗余,导致具有长度N的码字,其中N>K。此处,码率R是消息长度与块长度之间的比:即,R=K/N。在经过编码的信息消息中利用该冗余是消息可靠性的一个关键,可能能够校正由于噪声208或其他信号传播影响而可能发生的位错误。即,第二(接收)无线通信设备204处的解码器242能够利用冗余而可能恢复信息消息,即使部分由于向信道添加了噪声等而可能发生位错误。
这种纠错分组码的许多示例对于本领域的普通技术人员是已知的,包括汉明码、Bose-Chaudhuri-Hocquenghem(BCH)码、turbo码和低密度奇偶校验(LDPC)码,等等。许多现有的无线通信网络利用这种分组码,诸如利用turbo码的3GPP LTE网络;以及利用LDPC码的IEEE 802.11n Wi-Fi网络。
LDPC码是线性前向纠错码,其中,长度为N的每个码字包含K个信息位和C个奇偶校验位(N=K+C)。LDPC码字中的符号满足以下形式的C奇偶校验方程:
其中,ca,cb,cc,…,cz是奇偶校验方程中的码位,并且指代模2加法(例如,异或运算)。
LDPC码可由稀疏奇偶校验矩阵H定义。奇偶校验矩阵是C行×N列二进制矩阵。行表示奇偶校验方程,并且列表示码字中的比特。如果在第i个奇偶校验方程中包含第j个码位,则在第i行和第j列中存在“1”。奇偶校验矩阵是稀疏的,因为矩阵具有低密度的1。这种稀疏性导致低复杂度的解码并导致简单的实施方式。
在图3中示出了奇偶校验矩阵H的示例。在图3所示的示例中,码字的长度(N)是12,并且奇偶校验位(C)的数量是9。因此,奇偶校验矩阵H是12×9矩阵,具有9个奇偶校验方程和12个比特。每个奇偶校验方程由与每行中的非零位置对应的码位c1-c12形成。例如,对应于第一行的第一奇偶校验方程可以表示为因此,第一奇偶校验方程包括码字中的码位c3、c6、c7和c8。可以基于每行中的非零元素为每个其他行构造类似的方程。图3所示的矩阵H表示正则LDPC码,其中,每个码位包含在相同数量的方程中,并且每个方程包含相同数量的码位。例如,在图3中,每个码位c1-c12都包含在三个方程中,并且每个方程包含四个码位。在其他示例中,LDPC码可能是不规则的,其在行和列中包括可变数量的1。
LDPC码的解码可能最好通过图形描述来理解。图4示出了与图3中所示的奇偶校验矩阵H相对应的LDPC图400的示例。图400具有两种类型的节点:可变节点(VN1-VN12)402和校验节点(CN1-CN9)404。每个可变节点表示码位,并且每个校验节点表示奇偶校验方程。如果与可变节点相关联的码位包含在与校验节点相关联的奇偶校验方程中,则在可变节点和校验节点之间画出线。每条线在本文中可以称为边406。因此,如果第j个可变节点402通过边406连接到第i个校验节点404,即,两个节点是邻居,则在奇偶校验矩阵H的第i列和第j行中存在“1”。即,第i行和第j列的交点在边406连接对应的节点402和404的情况下包含“1”,并且在没有边的情况下包含“0”。这样,每个边406对应于奇偶校验矩阵中的非零元素。
节点的度是指连接到该节点的边的数量。该特征在图4所示的H矩阵中示出,其中,入射到可变节点402的边的数量等于对应列中的1的数量,并且被称为可变节点度d(v)。类似地,与校验节点404连接的边的数量等于对应行中的1的数量并且被称为校验节点度d(c)。由于图4所示的图对应于图3所示的奇偶校验矩阵,因此每个可变节点402具有将其连接到校验节点404的三个边406,并且每个校验节点404具有将其连接到可变节点402的四个边406。正则图或码是所有可变节点具有相同度j,并且所有校验节点具有相同度k的图或码。在这种情况下,我们说码是(j,k)正则码。另一方面,不规则码具有不同度的校验节点和/或可变节点。例如,一些可变节点可以度为4,其他的度为3,还有其他的度为2。
对于每个校验节点404,如果且仅如果相邻于校验节点404的位(经由其与可变节点402的关联)总和为0模2,即它们包括偶数个1,则与位节点序列一对一相关联的位序列是码的码字。在一些情况下,这些位中的一些可能会被打孔或是已知的。打孔是指从码字中移除位以实际上产生所需粒度的较短码字的动作。在LDPC图的情况下,这意味着图中的一些位节点402对应于实际上未被发送的位。在LDPC码中打孔可变节点402产生缩短的码(例如由于去除了一位),同时也有效地移除了校验节点404。具体而言,对于包括要打孔的位的LDPC码的矩阵表示,其中,要打孔的可变节点402具有一的度(假定码合适,这个表示通过行组合可以是可能的),打孔可变节点402从码中移除相关联的位,并且从图中有效地移除其单个相邻校验节点404。结果,图中的校验节点404的数量减少了一。
用于解码LDPC码字的LDPC解码器和解码算法通过沿着边406交换图400内的消息并且通过基于传入消息在节点402和404处执行计算来更新这些消息来操作。在图400中的每个可变节点402最初提供有软位,其指示对该位是1的概率的估计,如通过例如从通信信道的观察所确定的(例如,信道估计)。可变节点402向连接到该可变节点402的边406上的校验节点404广播该软位(初始估计)。每个校验节点404又生成对涉及该奇偶校验方程的位的第一新估计和将边406上的这些第一新估计发送回给可变节点402。基于提供给奇偶校验节点的所有初始估计来计算第一新估计。
例如,考虑对应于方程的第一校验节点CN1。该校验节点可以从对应于码位c3、c6、c7和c8的可变节点VN3、VN6、VN7和VN8接收初始估计e3、e6、e7和e8。然后可以如下计算针对对应于码位c3的可变节点VN3的第一新估计:
e′3=e6(1-e7)(1-e8)+e7(1-e6)(1-e8)+e8(1-e6)(1-e7)+e6e7e8
对于其余可变节点的新估计值可以进行类似的计算。
结果,每个可变节点402由连接到该可变节点402的每个校验节点404提供不同的第一新估计。每个可变节点402然后可以基于原始信道估计连同从每个校验节点接收到的第一新估计的组合(除了为其发送了额外的新估计的校验节点之外)来确定与其连接的每个校验节点404的相应第二新估计。因此,在确定从可变节点402发送到校验节点404的第二新估计时,可变节点402忽略从该校验节点404接收到的第一个新估计。例如,可变节点VN3在确定校验节点CN1的第二新估计时将忽略从校验节点CN1发送的第一新估计。然后对特定校验节点的第二新估计可以被计算为,例如,考虑到原始信道估计,从其他校验节点404接收的第一新估计的归一化乘积。这个过程随着校验节点404向可变节点402传递边消息(估计)和可变节点402向校验节点404传递边消息(估计)而重复,直至通过计算所有估计的归一化乘积,计算了在每个可变节点402的最终估计为止。然后可以通过将最终估计与门限(例如0.5)进行比较来对每位做出硬判决。
在一些示例中,图4中所示的图400可以被认为是基本图。如本文中所使用的,术语“基本图”是指具有比产生在无线通信网络(例如,图1所示的无线接入网络100)中所利用的最小码字长度所必需的更小尺寸的LDPC图。为了产生对应于期望的信息块长度K和码率R的LDPC图,可以将表示LDPC图的LDPC奇偶校验矩阵中的每个元素提升(例如,用另一矩阵代替)提升大小Z(例如Kb*Z=K)。例如,如果基本图由3×3矩阵表示,并且将3的提升大小Z应用于基本图,则得到的提升奇偶校验矩阵是9×9矩阵以支持具有9个码位的码字(例如,其中矩阵中的每列与三个码位的集合相关联)。实际上,提升是一种用于从较小基本码的多个副本生成相对较大的LDPC码的技术。最大提升大小Zmax代表基本图中每边可达到的最大并行度,对应于最大信息块长度Kmax。
在一些示例中,所提升的奇偶校验矩阵的构造可以涉及利用大小为Z×Z(提升大小)的方形子矩阵代替基本奇偶校验矩阵的每个元素,其中,每个子矩阵是单位矩阵或空子矩阵的循环排列。例如,对于3×3的子矩阵大小,对应于3的提升大小,子矩阵P0可以是单位矩阵,并且其他子矩阵Pi可以通过将列向右循环移位i个元素来获得。
基本奇偶校验矩阵中的每个元素于是可以包含所提升的子矩阵的标识(例如,Pi或*,其中*表示空矩阵)。如果元素包括提升的子矩阵标识,则与包含该元素的列相关联的位集合被循环移位(旋转)对应于子矩阵标识的量。使用上述三的提升大小的示例,存在与每列相关联的三位,并且如果列中的特定元素包含P2,则与该列相关联的位将向右移位两位的位置。例如,码位[0 1 0]将被移位到[1 0 0]。在一些示例中,基本奇偶校验矩阵可以支持最大二十二个信息位(在本文中也被称为系统位),最大提升大小为三百八十四。
图5示出了可以用于LDPC编码和LDPC解码两者的示例性基本图(基本奇偶校验矩阵(P矩阵))500的一般结构。示例性基本图500包括具有三度或更高的可变节点的核心结构502,其形成信息(系统)位列的集合。基本图结构500还包括奇偶校验结构504,该奇偶校验结构504包括二度奇偶校验位的累积链。可以使用替代的编码结构,例如以支持更深的错误最低限度,并且所公开的技术可以应用于编码结构上的这种变化。
包括核心结构502和奇偶校验结构504的基本图结构500的部分在本文中可以被称为核心图506。核心图506具有由其参数确定的相关联的码率。在一些情况下,核心图506中的一些奇偶校验位可能被打孔以支持高于核心图506的速率的编码速率。
图5还描绘了低速率扩展508和附加的一度奇偶校验位510。尽管是可选的,但低速率扩展508和一度奇偶校验位510可以扩展基本图以用于进一步的增量冗余混合自动重传请求(IR-HARQ)传输,或者通常用于定义比与核心图506相关联的速率更低速率的代码。完整图或超出核心图的某个部分可以被称为扩展图。
核心图506具有由其参数确定的相关联的码率。在一些情况下,核心图506中的一些奇偶校验位可能被打孔以支持高于核心图506的速率的编码速率。可以通过用附加奇偶校验位扩展核心图506来获得较低的编码速率。在一些示例中,基本图设计可以与适当的提升值集合组合以实现块长度(单比特粒度)的精细粒度。信息块大小中的这种粒度可以经由缩短基本图并缩短所提升的图来实现。核心图506将其与最大数量的信息列(用Kb,max表示)相关联。当缩短基本码时,一个或多个信息位被宣布为已知,并且它们不被用于所发送的码中。这通常通过将已知位设置为0来完成。接收机先验地知道固定为0的位并且能够在解码过程中利用该知识。当基本图500中的位已知时,所提升的图中Z位的整个对应列被宣布为已知。在并行解码架构中,能够在解码过程中跳过整个已知列,因此已知列在接收机处不引起操作,因此编码系统能够如同基本图500实际上更小一样操作。这通常不适用于小于整列的缩短。基本图500的缩短导致所支持的信息列的范围从最小值Kb,min上至最大值Kb,max。缩短的结构保证了所提升的图的信息位的最多一个被提升列将被部分缩短。所有其他信息位列都被完全使用或完全缩短,例如在基本图级别缩短。
在一些示例中,提升值的塔可以被定义为离散集合{Z1,Z2,…,Zm},其中Z1表示最小提升值并且Zm表示最大提升值。选择数字Kb,min和Kb,max,使得比率Kb,max/Kb,min至少与i的所有值的Zi+1/Zi的最大值一样大,为信息块长度中的精细粒度提供了基础。除了基本图中的信息位之外,基本图结构500还能够支持从最小值cb,min到最大值cb,max的范围内的多个奇偶校验位。如上所述,最小值可以小于核心图506中的奇偶校验位的数量以支持更高的传输速率。奇偶校验位的最大数量cb,max对应于被扩展的图中奇偶校验位的最大数量,并且可能会大得多。
如图6所示,用于设计基本图500的示例性技术可以以用Kb,min信息位列(针对核心图和扩展基本图两者)优化基本图开始。奇偶校验位的总数(扩展图中的度数2+一个度数3+度数1)等于cb,max。cb,min,其可以通过对核心图中的度数2的奇偶校验位列进行打孔而获得,使得基本图产生期望的可能的最高编码速率。
一旦获得Kb,min信息位列上的基本图500,则将列添加到基本图500,其优化基本图以用于在Kb,min+1信息位列上的性能。可以在迭代过程中重复将位列添加到基本图500,直到已经获得Kb,max信息位列上的经过优化的基本图为止。该嵌套优化过程在图6中示出。
数字Kb,min、Kb,max可以选择为使得针对i的所有值的Kb,max/Kb,min≥[Zi+1/Zi]。能够支持该范围内的所有块长度的最大速率和最小速率由Rmax=Kb,min/(Kb,min-pb+cb,min)和Rmin=Kb,max/(Kb,max-pb+cb,max)给出,其中,pb表示被打孔的信息列的数量。通常,因为设计可以支持核心奇偶校验位的打孔,所以cb,min能够小于核心图506中的奇偶校验位的数量。如果cb,core表示核心图506中的奇偶校验位的数量,则核心速率Rcore=Kb,min/(Kb,min-pb+cb,core)可以被定义为不打孔核心位情况下所有Kb,min≤Kb≤Kb,max可以支持的最高速率。请注意,原则上,Kb,min可以非常小,但随后码在最高速率Rmax下的性能可能会降低。因此,在一些示例中,Kb,min足够大以在最高速率下提供期望的性能。
上面描述的嵌套基本图结构的技术确保对于任何Kb,min·Z1≤K≤Kb,max·Zm和任何N,使得Rmin≤K/N≤Rmax,码可以从具有期望性能的基本图500获得。在一些示例中,对于任何提升对Zi和Zi+1,通过构造Kb,min·Zi+1≤Kb,max·Zi。因此,只要期望的信息块长度大小K在Kb,min·Z1≤K≤Kb,max·Zm范围内,则存在Kb,min≤Kb≤Kb,max中的Kb以及Z1≤Zi≤Zm中的Zi,使得Kb·Zi≤K≤(Kb+1)·Zi。因此,期望的信息块长度K可以通过使用具有Kb信息位列,随后缩短至多Zi信息位的基本图500来获得。奇偶校验位然后可以通过从最后打孔至多Zi个奇偶校验位来获得。在基本奇偶校验位的数量少于基本核心奇偶校验位的数量的情况下,可能会发生例外。在这种情况下,可能期望在代码描述中保留所有的核心奇偶校验位,并根据需要进行打孔以获得所需的码率。由于基本图500可以使用上述嵌套过程来构造,所以缩短和打孔至多Zi仍然可以导致期望的性能。
可以支持范围[Rmin,Rmax]中的码率和范围Kb,min·Z1≤K≤Kb,max·Zm中的块长度的上述经过优化的基本图结构500可以被称为族。如前所述,通常,族中的提升集合是集群提升的塔。
如上所述,块长度的精细粒度可以通过缩短经过提升的基本图来实现。通过将混合自动重传请求(HARQ)扩展位510添加到基本图,较高速率基本图可以扩展到较低速率。可以在所有级别的扩展中实现性能。因此可以通过以单个高速率基本图(高速率核心图506)开始并添加大的HARQ扩展508/510来设计覆盖许多码率和块长度的LDPC码。
如上所述,从包括HARQ扩展508/510的能够支持范围[Rmin,Rmax]中的速率和范围Kb,min·Z1≤K≤Kb,max·Zm中的块长度的基本图结构500生成的LDPC码可以被称为代码族。如上所述,族中的提升集合能够是集群提升的塔。
图7是示出被配置为使用LDPC编码器706生成和发送码字的发送无线通信设备700的概念图。发送无线通信设备700可以将传输块702分成M个信息块704,每一信息块包括多个信息位(系统位)。信息块704中的每一个信息块然后可以由LDPC编码器706使用如上所述的PCM来编码,以产生M个码字708,每个码字708对应于信息块704中相应的一个。每个码字708包括系统位710和奇偶校验位712。在一些示例中,奇偶校验位712包括用于系统位的奇偶校验0位和用于系统位的已知排列的奇偶校验1位。
码字708的系统位710和奇偶校验位712然后可以由映射器714插入到循环缓冲器716中。例如,映射器714可以开始于循环缓冲器716中的特定位置并且将系统位710的序列顺时针(或逆时针)插入到循环缓冲器中以填充循环缓冲器716的第一区段718。然后,映射器714可以将奇偶校验位712的序列插入到循环缓冲器的剩余区段720中,直到到达奇偶校验位序列的末尾或循环缓冲器716的区段720已满为止(例如,没有剩余可用空间)。位选择器722然后可以选择循环缓冲器716中的位以作为码字708的初始冗余版本724输出,以用于传输到接收无线通信设备。
循环缓冲器716与母码率相关联,该母码率在本文中可以被定义为系统位的数量与循环缓冲器的长度(即,系统位的数量加上奇偶校验位)的比。母码率是打孔之前的LDPC码的原始码率,并且可以与特定基本图(例如,包括HARQ扩展)和信息块大小(例如,系统位的数量)相关联。在一些示例中,位选择器722可以选择循环缓冲器716中的位的一部分用于初始冗余版本724并且可以进一步对所选择的位执行速率匹配或打孔以生成用于传输的码字708的初始冗余版本724。另外,位选择器722可以被配置为在实施IR-HARQ时从循环缓冲器716中选择用于重传一个或多个后续冗余版本(RV)的位。在一些示例中,每个RV可以包括相同数量的经过编码的位。然而,每个RV可以包括例如不同数量的系统位710和奇偶校验位712。例如,与初始冗余版本相比,一个或多个RV可以包括更少的系统位710和更多的奇偶校验位712。这可以通过为每个RV选择循环缓冲器716上的不同开始点和结束点来实现。
在传统(例如,4G)网络中,循环缓冲器716大小(长度)N基于固定的母码率,例如1/3或1/5。在图7所示的示例中,母码率等于1/3,并因此N=3*K。因此,循环缓冲器716的第一区段718表示长度的1/3,而循环缓冲器716的第二区段720表示长度的2/3。然后可以基于该最小(母)码率和最大信息块长度来定义用于IR-HARQ的速率匹配和RV。在一些示例中,可以以较低码率(例如,包括更多奇偶校验位)来发送RV,并且因此位选择器722可能需要多次环绕循环缓冲器716以实现期望的编码增益。
对于LDPC码,解码器受限于最大总码字大小Nmax,该最大总码字大小Nmax是基于最大信息块大小(Kmax)和在最大信息块大小Kmax的最小码率Rmin*定义的(例如,Nmax=Kmax/Rmin*)。在一些示例中,母码率可以被设置为等于最小码率Rmin*,并且循环缓冲器716的长度可以被设置为Nmax。
只要K/R<Nmax,LDPC解码器就能够进一步利用针对K<Kmax的较低母码率。为了适应较低的母码率(例如,母码率低于Rmin*),本公开内容的各个方面提供可配置的循环缓冲器。在一些示例中,可配置循环缓冲器可以进一步具有可配置长度。
图8示出了具有变化的(可配置的)缓冲器长度和/或变化的系统和奇偶校验位区段大小以适应不同的母码率的循环缓冲器800、810和820。例如,可以基于信息块大小K和选择的母码率Rmother来配置循环缓冲器。在一些示例中,循环缓冲器配置可以受最大码字长度(Nmax)和与编码增益具有减小收益的码率相对应的绝对最小母码率Rmin_absolute的限制。例如,绝对最小母码率Rmin_absolute可以是1/6或1/12。因此,在一些示例中,信息块大小K可以由针对固定长度循环缓冲器的绝对最小母码率Rmin_absolute限制。在其他示例中,对于可变信息块大小K,可配置循环缓冲器长度(N*)可以由绝对最小母码率Rmin_absolute限制。
在一些示例中,可基于可与特定信息块大小和基本图相关联的所选择的母码率来定义循环缓冲器(例如,循环缓冲器800、810或820)。例如,可以基于信息块大小为从至少两个基本图选项中选择的基本图定义可配置循环缓冲器。在一些示例中,至少两个基本图选项可以包括嵌套基本图族。在其他示例中,至少两个基本图选项可以包括具有不同范围的图维数(例如,不同范围的位节点数量)的基本图。在该示例中,每个LDPC基本图可以基于提升大小支持不同的信息块长度范围(例如,Klow至Khigh)。另外,每个信息块长度范围可以重叠。例如,LDPC基本图中的至少一个可以包括比包括在与基准LDPC基本图关联的信息块长度范围中的那些更低的信息块长度。此外,一个或多个LDPC基本图可以以K(K<Kmax)的较小值利用最大提升大小Zmax。
在图8所示的示例中,可以针对K=Kmax定义第一循环缓冲器800。因此,循环缓冲器800的长度可以被扩展到Nmax以支持在母码率Rmin*的高达最大码字长度(Nmax)。在一些示例中,Rmin*等于1/3,并且因此循环缓冲器800的系统位区段802表示长度的1/3,而循环缓冲器800的剩余奇偶校验位区段804表示2/3的长度。随后可以基于Rmin*和Kmax来定义速率匹配和RV,其中Nmax=Kmax/Rmin*。
可以针对K<Kmax定义循环缓冲器810和820。对于循环缓冲器810,长度仍可被定义为Nmax以支持高达最大码字长度。然而,母码率Rmother可以低于Rmin*(例如,Rmother<Rmin*),因此针对系统位区段812和奇偶校验位区段814产生不同的大小。通常,系统位区段812可以表示小于循环缓冲器长度的1/3和奇偶校验位区段814可以表示大于循环缓冲器长度的2/3。在图8所示的示例中,基于1/6的绝对最小母码率Rmin_absolute来定义循环缓冲器810。然后可以基于K和Rmin_absolute来定义速率匹配和RV。
对于循环缓冲器820,基于母码率Rmother可以减小长度N*,其中Rmother<Rmin*。另外,系统和奇偶校验位区段的大小也可以根据Rmother而变化。在图8所示的示例中,基于1/6绝对最小母码率Rmin_absolute来定义循环缓冲器820,使得系统位区段822表示循环缓冲器820长度的1/6,并且奇偶校验位区段824表示循环缓冲器820长度的5/6。然后可以基于K和Rmin_absolute来定义速率匹配和RV。循环缓冲器810和820的比较指示与循环缓冲器810相比,用于IR-HARQ的开始和结束点可以更多次地环绕循环缓冲器820。
图9是示出采用处理系统914的示例性无线通信设备900的硬件实施方式的示例的概念图。例如,无线通信设备900可以是如图1和2中的任何一个或多个图所示的用户设备(UE)、基站,或用于无线通信的任何其他合适的装置或单元。
无线通信设备900可以用包括一个或多个处理器904的处理系统914来实现。术语“处理器”可以根据其结构含义在本文中使用。处理器904的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路以及被配置为执行贯穿本公开内容描述的各种功能的其他合适的硬件。在各种示例中,无线通信设备900可以被配置为执行本文描述的功能中的任何一个或多个功能。即,如在无线通信设备900中所使用的处理器904可以用于实现本文描述并示出的过程中的任何一个或多个过程。处理器904在一些情况下可以经由基带或调制解调器芯片来实现,并且在其他实施方式中,处理器904本身可以包括与基带或调制解调器芯片有区别并且不同的多个设备(例如,在这样的场景中可以协同工作以实现本文讨论的实施例)。并且如上所述,基带调制解调器处理器之外的各种硬件配置和组件能够用于实施方式中,包括RF链、功率放大器、调制器、缓冲器、交织器、相加器/加法器等。
在该示例中,处理系统914可以用总线902总体上表示的总线架构来实现。总线902可以包括任意数量的互连总线和桥接器,这取决于处理系统914的具体应用和总体设计约束。总线902通信地将包括一个或多个处理器(总体上由处理器904表示)、存储器905和计算机可读介质(总体上由计算机可读介质906表示)的各种电路耦合在一起。总线902还可以链接各种其他电路,例如定时源、外设部件、稳压器和电源管理电路,上述电路是本领域公知的,并因此不再进一步描述。总线接口908提供总线902和收发机910之间的接口。收发机910提供用于通过传输介质(例如空气)与各种其他装置通信的单元。取决于装置的性质,还可以提供用户接口912(例如,小键盘、显示器、扬声器、麦克风、操纵杆)。
处理器904负责管理总线902和一般处理,包括执行存储在计算机可读介质906上的软件。该软件在由处理器904执行时使得处理系统914执行以下针对任何特定装置描述的各种功能。计算机可读介质906和存储器905还可以用于存储在执行软件时由处理器904操纵的数据。在一些示例中,计算机可读介质906可以与存储器905集成。
处理系统中的一个或多个处理器904可以执行软件。软件应被广泛地解释为表示指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用程序、软件应用程序、软件包、例程、子例程、对象、可执行程序、执行的线程、过程、功能等等,无论是被称为软件、固件、中间件、微代码、硬件描述语言还是其它。软件可以驻留在计算机可读介质906上。
计算机可读介质906可以是非暂时性计算机可读介质。作为示例,非暂时性计算机可读介质包括磁储存设备(例如,硬盘、软盘、磁条)、光盘(例如,压缩光盘(CD)或数字多功能光盘(DVD))、智能卡、闪存设备(例如,卡、棒或键驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、可移动磁盘以及用于存储可由计算机访问和读取的软件和/或指令的任何其他合适的介质。作为示例,计算机可读介质906还可以包括载波、传输线以及用于发送可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。
计算机可读介质906可以驻留在处理系统914中、在处理系统914的外部,或者分布在包括处理系统914的多个实体上。计算机可读介质906可以体现在计算机程序产品中。作为示例,计算机程序产品可以包括封装材料中的计算机可读介质。本领域的技术人员将认识到如何取决于特定的应用和施加在整个系统上的整体设计约束来最好地实现贯穿本公开内容所呈现的所述功能。
在本公开内容的一些方面中,处理器904可以包括配置用于各种功能的电路。例如,处理器904可以包括被配置为接收给定块长度的信息块且基于特定码率使用LDPC编码对信息块进行编码以产生码字的低密度奇偶校验(LDPC)编码电路942。码字包含使用LDPC编码生成的信息块的信息位(系统位)和奇偶校验位。
LDPC编码电路942还可以基于例如信息块的信息块大小来选择LDPC基本图以用于信息块的LDPC编码。例如,可以从至少两个基本图选项中选择LDPC基本图。在一些示例中,至少两个基本图选项可以包括嵌套基本图族。在其他示例中,至少两个基本图选项可以包括具有不同范围的图维数(例如,不同范围的位节点数量)的基本图。在该示例中,每个LDPC基本图可以基于提升大小支持不同的信息块长度范围(例如,Klow至Khigh)。另外,每个信息块长度范围可以重叠。例如,LDPC基本图中的至少一个可以包括比包括在与基准LDPC基本图关联的信息块长度范围中的那些更低的信息块长度。此外,一个或多个LDPC基本图可以以K(K<Kmax)的较小值利用最大提升大小Zmax。LDPC编码电路942可以与LDPC编码软件952协同操作。
处理器904可以进一步包括映射电路944,映射电路944被配置为将码字的系统位和奇偶校验位插入到例如保存在存储器905中的循环缓冲器915中。例如,映射电路944可以开始于循环缓冲器915中的特定位置并且将来自码字的系统位的序列顺时针(或逆时针)插入到循环缓冲器中以填充循环缓冲器915的系统位区段。然后,映射电路944可以将来自码字的奇偶校验位的序列插入到循环缓冲器的剩余区段中,直到到达奇偶校验位序列的末尾或循环缓冲器716没有剩余可用空间为止。映射电路944可以与映射软件954协同操作。
处理器904还可以包括位选择电路946,其被配置为选择循环缓冲器915中的位以作为初始冗余版本输出以用于通过无线空中接口经由收发机910传输到接收方无线通信设备。在一些示例中,位选择电路946可以选择循环缓冲器915中的所有位以作为初始冗余版本以用于传输。在其他示例中,位选择电路946可以执行速率匹配或打孔以选择循环缓冲器915中的位的一部分作为初始冗余版本以用于传输。另外,位选择电路946可以被配置为在实施IR-HARQ时重传一个或多个后续冗余版本(RV)。每个RV可以包括相同数量的经过编码的位。然而,每个RV可以包括例如不同数量的系统位和奇偶校验位。例如,与初始冗余版本相比,一个或多个后续RV可以包括更少的系统位和更多的奇偶校验位。位选择电路946可以与位选择软件956协同操作。
处理器904还可以包括循环缓冲器(CB)管理电路948,其被配置为定义循环缓冲器915并且将循环缓冲器915保存例如在存储器905中。CB管理电路948可以基于所选择的母码率来定义循环缓冲器915的长度和/或循环缓冲器915的系统位和奇偶校验位区段的各自大小。在一些示例中,CB管理电路948可以基于可以与特定信息块大小K和基本图关联的所选择的母码率来定义循环缓冲器。例如,可以基于信息块长度K为从至少两个基本图选项中选择的基本图定义循环缓冲器。
例如,当K=Kmax时,CB管理电路948可以将循环缓冲器915定义为在母码率Rmin*具有Nmax的长度。在一些示例中,Rmin*等于1/3,因此循环缓冲器915的系统位区段表示长度的1/3,而循环缓冲器915的剩余奇偶校验位区段表示长度的2/3。
对于K<Kmax,CB管理电路948可以以小于Rmin*的母码率Rmother定义循环缓冲器915。循环缓冲器可以由最大码字大小Nmax和对应于编码增益具有减小收益的码率的绝对最小母码率Rmin_absolute限定。例如,绝对最小母码率Rmin_absolute可以是1/6或1/12。
在一些示例中,CB管理电路948可以将循环缓冲器915定义为在所选择的母码率Rmother具有固定长度Nmax,其可以小于或等于Rmin*,从而基于所选择的母码率产生循环缓冲器915的系统位和奇偶校验位区段的不同大小。通常,系统位区段可以表示小于循环缓冲器长度的1/3,并且奇偶校验位区段可以表示大于循环缓冲器长度的2/3。
在其他示例中,CB管理电路948可以将循环缓冲器915定义为具有可配置长度N*,其可以小于或等于Nmax。另外,循环缓冲器915的系统位和奇偶校验位区段的各自大小可以根据可以小于或等于Rmin*的所选择的母码率Rmother而变化。CB管理电路948可以与CB管理软件958协同操作。
处理器904还可以包括LDPC解码电路950,其被配置为通过无线空中接口经由收发机910从发送方无线通信设备接收码字的一个或多个冗余版本且使用LDPC解码对码字进行解码以产生给定块长度的信息块。在一些示例中,如上所述,LDPC解码电路950可以被配置为利用由CB管理电路948配置的循环缓冲器915来解码码字。例如,当实施IR-HARQ时,可以利用循环缓冲器915以确定在RV之间重叠的所接收的经过编码的位(例如,基于用于第一传输和每个RV的循环缓冲器上的开始和结束点),组合重叠的经过编码的位,基于在每个RV中接收到的新的奇偶校验位扩展码字,并且解码经过扩展的码字。LDPC解码电路950可以与LDPC解码软件960协同操作。
图10是示出根据本公开内容的一些方面的用于低密度奇偶校验(LDPC)编码的示例性过程1000的流程图。如下所述,在本公开内容的范围内的特定实施方式中可以省略一些或全部所示特征,并且对于实施所有实施例可能不需要一些所示特征。在一些示例中,过程1000可以由图1、2、7和/或9中所示的无线通信设备来执行。在一些示例中,过程1000可以由用于执行下面描述的功能或算法的任何合适的装置或单元来执行。
在方块1002处,无线通信设备可以为循环缓冲器选择母码率。在一些示例中,母码率可以从至少两个母码率中选择,并且可以基于给定的信息块大小和所选择的LDPC基本图来确定。在一些示例中,可以基于例如信息块大小从两个或更多个LDPC基本图中选择LDPC基本图。在一些示例中,母码率可以是与最大信息块大小(Kmax)和最大码字长度(Nmax)对应的最小码率(Rmin*)与编码增益减小的绝对最小母码率Rmin_absolute之间的任何码率。例如,母码率可以是1/3、1/6、1/12或其他合适的码率。例如,以上参照图9所示和所述的CB管理电路948可以确定母码率。
在方块1004处,无线通信设备可以基于所选择的母码率来定义循环缓冲器。在一些示例中,当信息块的信息块大小等于最大信息块大小时,可以通过将循环缓冲器的长度设置为等于对应于最大码字大小的最大长度来定义循环缓冲器。在其他示例中,可以通过将循环缓冲器的长度设置为等于信息块的信息块大小除以所选择的母码率来定义循环缓冲器。基于所选择的母码率,通过配置循环缓冲器的系统位区段和奇偶校验位区段的各自大小,可以进一步定义循环缓冲器。例如,可以通过提供固定长度的循环缓冲器(例如,对应于最大码字大小)并且基于所选择的母码率改变系统位和奇偶校验位区段的各自大小来定义循环缓冲器。例如,以上参照图9所示和所述的CB管理电路948可以定义循环缓冲器。
在方块1006处,无线通信设备可以接收信息块并且使用LDPC编码对信息块进行编码以产生码字。码字可以包括例如从LDPC编码过程生成的系统位(例如,信息块的信息位)和奇偶校验位。在一些示例中,可以使用从两个或更多个LDPC基本图中选择的LDPC基本图生成码字,其中,如上所述,每个LDPC基本图可以与不同的母码率相关联。例如,以上参照图9所示和所述的LDPC编码电路942可以编码信息块。
在方块1008处,无线通信设备可以将码字的系统位插入到循环缓冲器的系统位区段中并且将码字的奇偶校验位插入到循环缓冲器的奇偶校验位区段中。在一些示例中,无线通信设备可以开始于循环缓冲器中的特定位置并且将系统位的序列顺时针(或逆时针)插入到循环缓冲器中以填充循环缓冲器的系统位区段,然后将奇偶校验位的序列插入到循环缓冲器的奇偶校验位区段中。例如,以上参照图9所示和所述的映射电路944可以将系统位和奇偶校验位插入到循环缓冲器中。
在方块1010处,无线通信可以从系统位区段中的系统位和奇偶校验位区段中的奇偶校验位中选择经过编码的位以包括在码字的冗余版本中。例如,对于第一(初始)冗余版本,无线通信设备可以选择所有系统位和奇偶校验位或者仅选择系统位和/或奇偶校验位的一部分。对于IR-HARQ,可以发送码字的一个或多个后续冗余版本,其包括更少的系统位和更多的奇偶校验位(例如,通过在循环缓冲器上与第一传输的不同点处开始和结束)。例如,以上参照图9所示和所述的位选择电路946可以从循环缓冲器中选择用于码字的冗余版本的经过编码的位。
在方块1012处,无线通信设备可以通过无线空中接口向接收机(例如,接收无线通信设备)发送码字的冗余版本。例如,以上参照图9所示和所述的收发机910可以向接收方无线通信设备发送码字。
图11是说明根据本公开内容的一些方面的用于低密度奇偶校验(LDPC)编码的另一示例性过程1100的流程图。如下所述,在本公开内容的范围内的特定实施方式中可以省略一些或全部所示特征,并且对于实施所有实施例而言,可能不需要一些所示特征。在一些示例中,过程1100可以由图1、2、7和/或9中所示的无线通信设备来执行。在一些示例中,过程1100可以由用于执行下面描述的功能或算法的任何合适的装置或单元来执行。
在方块1102处,无线通信设备可以提供固定长度的循环缓冲器。例如,可以将循环缓冲器的固定长度设置为等于对应于最大码字长度的最大长度。例如,以上参照图9所示和所述的存储器905内的硬件中可以实现固定长度循环缓冲器。
在方块1104处,无线通信设备可以为循环缓冲器选择母码率。在一些示例中,母码率可以从至少两个母码率中选择,并且可以基于给定的信息块大小和所选择的LDPC基本图来确定。在一些示例中,可以基于例如信息块大小从两个或更多个LDPC基本图中选择LDPC基本图。在一些示例中,母码率可以是与最大信息块大小(Kmax)和最大码字长度(Nmax)对应的最小码率(Rmin*)与编码增益减小的绝对最小母码率Rmin_absolute之间的任何码率。例如,母码率可以是1/3、1/6、1/12或其他合适的码率。例如,以上参照图9所示和所述的CB管理电路948可以确定母码率。
在方块1106处,无线通信设备可以基于所选择的母码率来定义循环缓冲器的系统位区段和奇偶校验位区段的各自大小。例如,可以基于信息块的信息块大小来定义系统位区段和奇偶校验位区段的各自大小。例如,以上参照图9所示和所述的CB管理电路948可以定义循环缓冲器。
在方块1108处,无线通信设备可以接收信息块并且使用LDPC编码对信息块进行编码以产生码字。码字可以包括例如从LDPC编码过程生成的系统位(例如,信息块的信息位)和奇偶校验位。在一些示例中,可以使用从两个或更多个LDPC基本图中选择的LDPC基本图生成码字,其中,如上所述,每个LDPC基本图可以与不同的母码率相关联。例如,以上参照图9所示和所述的LDPC编码电路942可以编码信息块。
在方块1110处,无线通信设备可以将码字的系统位插入到循环缓冲器的系统位区段中并且将码字的奇偶校验位插入到循环缓冲器的奇偶校验位区段中。在一些示例中,无线通信设备可以开始于循环缓冲器中的特定位置并且将系统位的序列顺时针(或逆时针)插入到循环缓冲器中以填充循环缓冲器的系统位区段,然后将奇偶校验位的序列插入到循环缓冲器的奇偶校验位区段中。例如,以上参照图9所示和所述的映射电路944可以将系统位和奇偶校验位插入到循环缓冲器中。
在方块1112处,无线通信可以从系统位区段中的系统位和奇偶校验位区段中的奇偶校验位中选择经过编码的位以包括在码字的冗余版本中。例如,对于第一(初始)冗余版本,无线通信设备可以选择所有系统位和奇偶校验位或者仅选择系统位和/或奇偶校验位的一部分。对于IR-HARQ,可以发送码字的一个或多个后续冗余版本,其包括较少的系统位和较多的奇偶校验位(例如,通过在循环缓冲器上与第一传输不同的点处开始和结束)。例如,以上参照图9所示和所述的位选择电路946可以从循环缓冲器中选择用于码字的冗余版本的经过编码的位。
在方块1114处,无线通信设备可以通过无线空中接口向接收机(例如,接收方无线通信设备)发送码字的冗余版本。例如,以上参照图9所示和所述的收发机910可以向接收方无线通信设备发送码字。
图12是说明根据本公开内容的一些方面的用于低密度奇偶校验(LDPC)编码的另一示例性过程1200的流程图。如下所述,在本公开内容的范围内的特定实施方式中可以省略一些或全部所示特征,并且对于实施所有实施例而言,可能不需要一些所示特征。在一些示例中,过程1200可以由图1、2、7和/或9中所示的无线通信设备来执行。在一些示例中,过程1200可以由用于执行下面描述的功能或算法的任何合适的装置或单元来执行。
在方块1202处,无线通信设备可以提供固定长度的循环缓冲器。例如,可以将循环缓冲器的固定长度设置为等于对应于最大码字长度的最大长度。例如,以上参照图9所示和所述的存储器905内的硬件中可以实现固定长度循环缓冲器。
在方块1204处,无线通信设备可以确定要被编码的信息块的信息块大小(长度)。在一些示例中,可以基于绝对最小母码率Rmin_absolute和循环缓冲器的固定长度来选择信息块大小。例如,以上参照图9所示和所述的LDPC编码电路942可以确定信息块大小。
在方块1206处,无线通信设备可以基于在1204处确定的信息块大小来选择用于编码信息块的基本图。例如,可以从至少两个基本图选项中选择LDPC基本图。在一些示例中,至少两个基本图选项可以包括嵌套基本图族。在其他示例中,至少两个基本图选项可以包括具有不同范围的图维数(例如,不同范围的位节点数量)的基本图。在该示例中,每个LDPC基本图可以基于提升大小支持不同的信息块长度范围(例如,Klow至Khigh)。另外,每个信息块长度范围可以重叠。例如,LDPC基本图中的至少一个可以包括比包括在与基准LDPC基本图相关联的信息块长度范围中的那些更低的信息块长度。此外,一个或多个LDPC基本图可以以K(K<Kmax)的较小值利用最大提升大小Zmax。例如,以上参照图9所示和所述的LDPC编码电路942可以选择LDPC基本图。
在方块1208处,无线通信设备可以为循环缓冲器选择母码率。在一些示例中,母码率可以从至少两个母码率中选择,并且可以基于所确定的信息块大小和所选择的LDPC基本图来确定。在一些示例中,母码率可以是与最大信息块大小(Kmax)和最大码字长度(Nmax)对应的最小码率(Rmin*)与编码增益减小的绝对最小母码率Rmin_absolute之间的任何码率。例如,母码率可以是1/3、1/6、1/12或其他合适的码率。例如,以上参照图9所示和所述的CB管理电路948可以确定母码率。
在方块1210处,无线通信设备可以基于所选择的母码率来定义循环缓冲器的系统位区段和奇偶校验位区段的各自大小。例如,可以基于信息块的信息块大小来定义系统位区段和奇偶校验位区段的各自大小。例如,以上参照图9所示和所述的CB管理电路948可以定义循环缓冲器。
在方块1212处,无线通信设备可以接收信息块并且使用所选择的LDPC基本图对信息块进行编码以产生码字。码字可以包括例如从LDPC编码过程生成的系统位(例如,信息块的信息位)和奇偶校验位。例如,以上参照图9所示和所述的LDPC编码电路942可以编码信息块。
在方块1214处,无线通信设备可以将码字的系统位插入到循环缓冲器的系统位区段中并且将码字的奇偶校验位插入到循环缓冲器的奇偶校验位区段中。在一些示例中,无线通信设备可以开始于循环缓冲器中的特定位置并且将系统位的序列顺时针(或逆时针)插入到循环缓冲器中以填充循环缓冲器的系统位区段,然后将奇偶校验位的序列插入到循环缓冲器的奇偶校验位区段中。例如,以上参照图9所示和所述的映射电路944可以将系统位和奇偶校验位插入到循环缓冲器中。
在方块1216处,无线通信可以从系统位区段中的系统位和奇偶校验位区段中的奇偶校验位中选择经过编码的位以包括在码字的冗余版本中。例如,对于第一(初始)冗余版本,无线通信设备可以选择所有系统位和奇偶校验位或者仅选择系统位和/或奇偶校验位的一部分。对于IR-HARQ,可以发送码字的一个或多个后续冗余版本,其包括较少的系统位和较多的奇偶校验位(例如,通过在循环缓冲器上与第一传输不同的点处开始和结束)。例如,以上参照图9所示和所述的位选择电路946可以从循环缓冲器中选择用于码字的冗余版本的经过编码的位。
在方块1218处,无线通信设备可以通过无线空中接口向接收机(例如,接收方无线通信设备)发送码字的冗余版本。例如,以上参照图9所示和所述的收发机910可以向接收方无线通信设备发送码字。
在一种配置中,无线通信设备包括用于基于从至少两个母码率中选择的母码率来定义循环缓冲器的单元,其中,循环缓冲器包括固定长度并且还包括系统位区段和奇偶校验位区段。无线通信设备还包括用于利用LDPC编码对信息块进行编码以产生包括系统位和奇偶校验位的码字的单元,用于将系统位插入到系统位区段并将奇偶校验位插入到奇偶校验位区段的单元,用于从系统位区段中的系统位和奇偶校验位区段中的奇偶校验位选择经过编码的位以包括在码字的冗余版本中的单元;以及用于通过无线空中接口发送码字的冗余版本的单元。
在一个方面,前述单元可以是图9中所示的被配置为执行由前述单元所述的功能的处理器904。例如,用于定义循环缓冲器的前述单元可以包括图9中所示的CB管理电路948。在另一方面,用于编码信息块的前述单元可以包括图9所示的LDPC编码电路942。在又一方面,用于将系统位和奇偶校验位插入到循环缓冲器中的前述单元可以包括图9所示的映射电路944。在又一方面,用于从循环缓冲器中选择经过编码的位的前述单元可以包括图9中所示的位选择电路946。在又一方面,用于发送冗余版本的前述单元可以包括图9所示的收发机910和处理器904。在又一方面,前述单元可以是被配置为执行由前述单元所述的功能的电路或任何装置。
已经参考示例性实施方式呈现了无线通信网络的几个方面。如本领域技术人员将容易理解的,贯穿本公开内容所描述的各个方面可以扩展到其他电信系统、网络架构和通信标准。
举例来说,可以在由3GPP定义的其他系统(诸如长期演进(LTE)、演进型分组系统(EPS)、通用移动电信系统(UMTS))和/或全球移动通信系统(GSM))内实现各个方面。还可以将各个方面扩展到由第三代合作伙伴计划2(3GPP2)定义的系统,诸如CDMA2000和/或演进数据优化(EV-DO)。其他示例可以在采用IEEE 802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE802.20、超宽带(UWB)、蓝牙的系统和/或其他合适的系统内实现。所采用的实际电信标准、网络架构和/或通信标准将取决于具体的应用和施加在系统上的总体设计约束。
在本公开内容中,使用词语“示例性”来表示“用作示例、实例或说明”。本文描述为“示例性”的任何实施方式或方面不一定被解释为优选的或优于本公开内容的其他方面。同样,术语“方面”不要求本公开内容的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如,如果对象A物理接触对象B,并且对象B接触对象C,则对象A和C仍然可以被视为彼此耦合-即使它们彼此不直接物理接触。例如,即使第一对象从未直接物理上与第二对象接触,第一对象也可以耦合到第二对象。术语“电路”和“电路系统”被广泛地使用,并且旨在包括电气设备和导体的硬件实施方式,所述硬件实施方式在连接和配置时实现本公开内容中描述的功能,而没有关于电子电路类型的限制,以及信息和指令的软件实施方式,所述信息和指令的软件实施方式在由处理器执行时实现本公开内容中描述的功能的执行。
图1-10中所示的组件、步骤、特征和/或功能中的一个或多个可以重新排列和/或组合成单个组件、步骤、特征或功能或者以几个组件、步骤或功能来体现。在不脱离本文公开的新颖特征的情况下,还可以添加附加元件、组件、步骤和/或功能。图1、2、7和/或9中所示的装置、设备和/或组件可以被配置为执行本文中描述的方法、特征或步骤中的一个或多个。本文描述的新颖算法也可以有效地用软件来实现和/或嵌入硬件中。
应当理解,所公开的方法中的步骤的具体顺序或层次是示例性过程的说明。基于设计偏好,可以理解的是,可以重新排列方法中的步骤的具体顺序或层次。所附方法权利要求以示例性顺序呈现了各个步骤的元素,并且不意味着限于所呈现的具体顺序或层次,除非本文特别加以指出。
Claims (30)
1.一种低密度奇偶校验(LDPC)编码的方法,所述方法包括:
基于从至少两个母码率中选择的经过选择的母码率来定义循环缓冲器,其中,所述循环缓冲器包括固定长度并且还包括系统位区段和奇偶校验位区段;
利用LDPC编码对信息块进行编码以产生包括系统位和奇偶校验位的码字;
将所述系统位插入到所述系统位区段并将所述奇偶校验位插入到所述奇偶校验位区段;
从所述系统位区段中的所述系统位和所述奇偶校验位区段中的所述奇偶校验位选择经过编码的位以包括在所述码字的冗余版本中;以及
通过无线空中接口发送所述码字的所述冗余版本。
2.根据权利要求1所述的方法,其中,定义所述循环缓冲器还包括:
基于所选择的母码率来定义所述系统位区段和所述奇偶校验位区段的各自大小。
3.根据权利要求2所述的方法,其中,定义所述循环缓冲器还包括:
基于所述信息块的信息块大小来定义所述循环缓冲器的所述系统位区段和所述奇偶校验位区段的所述各自大小。
4.根据权利要求3所述的方法,其中,定义所述循环缓冲器还包括:
将所述循环缓冲器的所述固定长度设置为等于对应于最大码字长度的最大长度。
5.根据权利要求3所述的方法,其中,定义所述循环缓冲器还包括:
基于针对所述码字的绝对最小码率来选择所述信息块的所述信息块大小。
6.根据权利要求3所述的方法,其中,利用LDPC编码对所述信息块进行编码还包括:
基于所述信息块大小从用于LDPC编码的至少两个基本图中选择经过选择的基本图。
7.根据权利要求6所述的方法,其中,所述至少两个基本图中的每一个基本图与所述至少两个母码率中相应的一个母码率相关联。
8.根据权利要求1所述的方法,其中,所述冗余版本包括初始冗余版本或后续冗余版本。
9.根据权利要求8所述的方法,其中,所述初始冗余版本和所述后续冗余版本中的每一者包括所述经过编码的位的不同集合。
10.一种被配置用于低密度奇偶校验(LDPC)编码的装置,包括:
收发机;
存储器;以及
处理器,所述处理器通信地耦合到所述收发机和所述存储器,所述处理器被配置为:
基于从至少两个母码率中选择的经过选择的母码率来定义所述存储器内的循环缓冲器,其中,所述循环缓冲器包括固定长度并且还包括系统位区段和奇偶校验位区段;
利用LDPC编码对信息块进行编码以产生包括系统位和奇偶校验位的码字;
将所述系统位插入到所述系统位区段并将所述奇偶校验位插入到所述奇偶校验位区段;
从所述系统位区段中的所述系统位和所述奇偶校验位区段中的所述奇偶校验位选择经过编码的位以包括在所述码字的冗余版本中;以及
经由所述收发机通过无线空中接口发送所述码字的所述冗余版本。
11.根据权利要求10所述的装置,其中,所述处理器还被配置为:
基于所选择的母码率来定义所述系统位区段和所述奇偶校验位区段的各自大小。
12.根据权利要求11所述的装置,其中,所述处理器还被配置为:
基于所述信息块的信息块大小来定义所述循环缓冲器的所述系统位区段和所述奇偶校验位区段的所述各自大小。
13.根据权利要求12所述的装置,其中,所述处理器还被配置为:
将所述循环缓冲器的所述固定长度设置为等于对应于最大码字长度的最大长度。
14.根据权利要求12所述的装置,其中,所述处理器还被配置为:
基于针对所述码字的绝对最小码率来选择所述信息块的所述信息块大小。
15.根据权利要求12所述的装置,其中,所述处理器还被配置为:
基于所述信息块大小从用于LDPC编码的至少两个基本图中选择经过选择的基本图。
16.根据权利要求15所述的装置,其中,所述至少两个基本图中的每一个基本图与所述至少两个母码率中相应的一个母码率相关联。
17.根据权利要求10所述的装置,其中,所述冗余版本包括初始冗余版本或后续冗余版本。
18.根据权利要求17所述的装置,其中,所述初始冗余版本和所述后续冗余版本中的每一者包括所述经过编码的位的不同集合。
19.一种无线通信设备,包括:
用于基于从至少两个母码率中选择的经过选择的母码率来定义循环缓冲器的单元,其中,所述循环缓冲器包括固定长度并且还包括系统位区段和奇偶校验位区段;
用于利用LDPC编码对信息块进行编码以产生包括系统位和奇偶校验位的码字的单元;
用于将所述系统位插入到所述系统位区段并将所述奇偶校验位插入到所述奇偶校验位区段的单元;
用于从所述系统位区段中的所述系统位和所述奇偶校验位区段中的所述奇偶校验位选择经过编码的位以包括在所述码字的冗余版本中的单元;以及
用于通过无线空中接口发送所述码字的所述冗余版本的单元。
20.根据权利要求19所述的无线通信设备,其中,所述用于定义所述循环缓冲器的单元还包括:
用于基于所选择的母码率来定义所述系统位区段和所述奇偶校验位区段的各自大小的单元。
21.根据权利要求20所述的无线通信设备,其中,所述用于定义所述循环缓冲器的单元还包括:
用于基于所述信息块的信息块大小来定义所述循环缓冲器的所述系统位区段和所述奇偶校验位区段的所述各自大小的单元。
22.根据权利要求21所述的无线通信设备,其中,所述用于定义所述循环缓冲器的单元还包括:
用于将所述循环缓冲器的所述固定长度设置为等于对应于最大码字长度的最大长度的单元。
23.根据权利要求21所述的无线通信设备,其中,所述用于定义所述循环缓冲器的单元还包括:
用于基于针对所述码字的绝对最小码率来选择所述信息块的所述信息块大小的单元。
24.根据权利要求21所述的无线通信设备,其中,所述用于利用LDPC编码对所述信息块进行编码的单元还包括:
用于基于所述信息块大小从用于LDPC编码的至少两个基本图中选择经过选择的基本图的单元。
25.根据权利要求24所述的无线通信设备,其中,所述至少两个基本图中的每一个基本图与所述至少两个母码率中相应的一个母码率相关联。
26.根据权利要求19所述的无线通信设备,其中,所述冗余版本包括初始冗余版本或后续冗余版本。
27.根据权利要求26所述的无线通信设备,其中,所述初始冗余版本和所述后续冗余版本中的每一者包括所述经过编码的位的不同集合。
28.一种存储计算机可执行代码的非暂时性计算机可读介质,所述计算机可执行代码包括在被执行时使得处理器执行以下步骤的代码:
基于从至少两个母码率中选择的经过选择的母码率来定义循环缓冲器,其中,所述循环缓冲器包括固定长度并且还包括系统位区段和奇偶校验位区段;
利用LDPC编码对信息块进行编码以产生包括系统位和奇偶校验位的码字;
将所述系统位插入到所述系统位区段并将所述奇偶校验位插入到所述奇偶校验位区段;
从所述系统位区段中的所述系统位和所述奇偶校验位区段中的所述奇偶校验位选择经过编码的位以包括在所述码字的冗余版本中;以及
通过无线空中接口发送所述码字的所述冗余版本。
29.根据权利要求28所述的非暂时性计算机可读介质,还包括在被执行时使得处理器执行以下步骤的代码:
基于所选择的母码率来定义所述系统位区段和所述奇偶校验位区段的各自大小。
30.根据权利要求29所述的非暂时性计算机可读介质,还包括在被执行时使得处理器执行以下步骤的代码:
基于所述信息块的信息块大小来定义所述循环缓冲器的所述系统位区段和所述奇偶校验位区段的所述各自大小。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762458495P | 2017-02-13 | 2017-02-13 | |
US62/458,495 | 2017-02-13 | ||
US15/894,197 US10348329B2 (en) | 2017-02-13 | 2018-02-12 | Low density parity check (LDPC) circular buffer rate matching |
US15/894,197 | 2018-02-12 | ||
PCT/US2018/018034 WO2018148742A1 (en) | 2017-02-13 | 2018-02-13 | Low density parity check (ldpc) circular buffer rate matching |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110249538A true CN110249538A (zh) | 2019-09-17 |
CN110249538B CN110249538B (zh) | 2023-07-14 |
Family
ID=63105487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880010406.4A Active CN110249538B (zh) | 2017-02-13 | 2018-02-13 | 低密度奇偶校验(ldpc)循环缓冲器速率匹配 |
Country Status (9)
Country | Link |
---|---|
US (1) | US10348329B2 (zh) |
EP (1) | EP3580851B1 (zh) |
JP (1) | JP7211954B2 (zh) |
KR (1) | KR102652057B1 (zh) |
CN (1) | CN110249538B (zh) |
BR (1) | BR112019016626A2 (zh) |
SG (1) | SG11201905916SA (zh) |
TW (1) | TWI751284B (zh) |
WO (1) | WO2018148742A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
CN108400832B (zh) | 2017-02-06 | 2022-09-09 | 华为技术有限公司 | 数据处理方法和通信设备 |
CN108809509B (zh) * | 2017-05-05 | 2021-01-22 | 电信科学技术研究院 | 低密度奇偶校验码的基础图选择方法及装置 |
CN114679185A (zh) | 2017-08-11 | 2022-06-28 | 中兴通讯股份有限公司 | 数据编码方法及装置 |
WO2019164515A1 (en) * | 2018-02-23 | 2019-08-29 | Nokia Technologies Oy | Ldpc codes for 3gpp nr ultra-reliable low-latency communications |
CN113273084B (zh) * | 2019-01-11 | 2023-10-20 | 华为技术有限公司 | 无线网络中的数据重传 |
WO2020199225A1 (en) * | 2019-04-05 | 2020-10-08 | Qualcomm Incorporated | Rate matching for different transmission modes |
US20220278778A1 (en) * | 2019-07-12 | 2022-09-01 | Lg Electronics Inc. | Encoding scheme for harq operation |
CN112865810A (zh) * | 2019-11-28 | 2021-05-28 | 华为技术有限公司 | 编译码方法及装置 |
US11411779B2 (en) | 2020-03-31 | 2022-08-09 | XCOM Labs, Inc. | Reference signal channel estimation |
CA3195885A1 (en) | 2020-10-19 | 2022-04-28 | XCOM Labs, Inc. | Reference signal for wireless communication systems |
WO2022093988A1 (en) | 2020-10-30 | 2022-05-05 | XCOM Labs, Inc. | Clustering and/or rate selection in multiple-input multiple-output communication systems |
US11764911B2 (en) * | 2021-04-05 | 2023-09-19 | Nokia Technologies Oy | Method of shifting redundancy version for the transmission of a transport block over multiple slots |
CN115811379A (zh) * | 2021-09-15 | 2023-03-17 | 华为技术有限公司 | 编码方法、译码方法以及相关装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101006668A (zh) * | 2004-06-16 | 2007-07-25 | 英飞聂拉股份有限公司 | 用于任意客户机负荷和格式类型的客户机信号的传送的通用数字组帧器构架 |
EP1837998A2 (en) * | 2006-02-07 | 2007-09-26 | Samsung Electronics Co., Ltd. | Method for puncturing a low density parity check code |
CN101075857A (zh) * | 2007-04-29 | 2007-11-21 | 中兴通讯股份有限公司 | 一种turbo码的块交织及HARQ包生成方法 |
CN101188428A (zh) * | 2007-12-10 | 2008-05-28 | 中兴通讯股份有限公司 | 一种ldpc码的有限长度循环缓存的速率匹配方法 |
CN101641896A (zh) * | 2007-03-27 | 2010-02-03 | 高通股份有限公司 | 基于循环缓冲器的速率匹配 |
CN101765992A (zh) * | 2007-07-23 | 2010-06-30 | 三星电子株式会社 | 用于改进混合自动重复请求操作的速率匹配的方法和装置 |
CN103513964A (zh) * | 2012-06-15 | 2014-01-15 | 苹果公司 | 循环缓冲器打包 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633865B1 (en) | 1999-12-23 | 2003-10-14 | Pmc-Sierra Limited | Multithreaded address resolution system |
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
JP2009506705A (ja) * | 2005-08-30 | 2009-02-12 | サムスン エレクトロニクス カンパニー リミテッド | 周波数割当接続システムにおけるデータ送受信方法及びそれによるシステム |
US8726121B2 (en) * | 2007-03-27 | 2014-05-13 | Qualcomm Incorporated | Circular buffer based rate matching |
US9686044B2 (en) * | 2007-03-27 | 2017-06-20 | Qualcomm Incorporated | Rate matching with multiple code block sizes |
WO2008147123A1 (en) * | 2007-05-29 | 2008-12-04 | Samsung Electronics Co., Ltd. | Apparatus and method for mapping symbols to resources in a mobile communication system |
WO2008151061A1 (en) * | 2007-05-31 | 2008-12-11 | Interdigital Technology Corporation | Channel coding and rate matching for lte control channels |
CN101325474B (zh) * | 2007-06-12 | 2012-05-09 | 中兴通讯股份有限公司 | Ldpc码的混合自动请求重传的信道编码及调制映射方法 |
EP2111703B1 (en) * | 2007-06-13 | 2013-01-02 | LG Electronics Inc. | Method for sub -packet generation with adaptive bit index |
US7890834B2 (en) * | 2007-06-20 | 2011-02-15 | Motorola Mobility, Inc. | Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer |
US7986741B2 (en) * | 2007-09-28 | 2011-07-26 | Samsung Electronics Co., Ltd. | Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems |
US7924763B2 (en) * | 2007-12-11 | 2011-04-12 | Motorola Mobility, Inc. | Method and appratus for rate matching within a communication system |
CN101867443B (zh) * | 2009-04-14 | 2015-05-20 | 中兴通讯股份有限公司 | 速率匹配方法和装置 |
TWI419481B (zh) * | 2009-12-31 | 2013-12-11 | Nat Univ Tsing Hua | 低密度奇偶檢查碼編解碼器及其方法 |
US8566667B2 (en) * | 2011-07-29 | 2013-10-22 | Stec, Inc. | Low density parity check code decoding system and method |
WO2014107030A1 (ko) * | 2013-01-02 | 2014-07-10 | 엘지전자 주식회사 | 무선통신 시스템에서 단말의 데이터 전송 방법 및 상기 방법을 이용하는 단말 |
US20170230149A1 (en) | 2013-07-11 | 2017-08-10 | InterDigital Pantent Holdings, Inc. | Systems and methods for smart harq for wifi |
CN106464425B (zh) | 2014-06-13 | 2019-05-24 | 华为技术有限公司 | 发射器设备和接收器设备及其方法 |
WO2017131813A1 (en) | 2016-01-29 | 2017-08-03 | Intel IP Corporation | Rate matching using low-density parity-check codes |
WO2017171396A1 (ko) | 2016-03-29 | 2017-10-05 | 엘지전자 주식회사 | 무선 통신 시스템에서 기지국과 단말이 데이터 신호를 송수신하는 방법 및 이를 지원하는 장치 |
US10362565B2 (en) | 2016-06-29 | 2019-07-23 | Lg Electronics Inc. | Method and user equipment for transmitting uplink signal, and method and base station for receiving uplink signal |
-
2018
- 2018-02-12 US US15/894,197 patent/US10348329B2/en active Active
- 2018-02-13 WO PCT/US2018/018034 patent/WO2018148742A1/en active Application Filing
- 2018-02-13 CN CN201880010406.4A patent/CN110249538B/zh active Active
- 2018-02-13 EP EP18707551.0A patent/EP3580851B1/en active Active
- 2018-02-13 BR BR112019016626A patent/BR112019016626A2/pt unknown
- 2018-02-13 JP JP2019542602A patent/JP7211954B2/ja active Active
- 2018-02-13 SG SG11201905916SA patent/SG11201905916SA/en unknown
- 2018-02-13 KR KR1020197023556A patent/KR102652057B1/ko active IP Right Grant
- 2018-02-13 TW TW107105195A patent/TWI751284B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101006668A (zh) * | 2004-06-16 | 2007-07-25 | 英飞聂拉股份有限公司 | 用于任意客户机负荷和格式类型的客户机信号的传送的通用数字组帧器构架 |
EP1837998A2 (en) * | 2006-02-07 | 2007-09-26 | Samsung Electronics Co., Ltd. | Method for puncturing a low density parity check code |
CN101641896A (zh) * | 2007-03-27 | 2010-02-03 | 高通股份有限公司 | 基于循环缓冲器的速率匹配 |
CN101075857A (zh) * | 2007-04-29 | 2007-11-21 | 中兴通讯股份有限公司 | 一种turbo码的块交织及HARQ包生成方法 |
CN101765992A (zh) * | 2007-07-23 | 2010-06-30 | 三星电子株式会社 | 用于改进混合自动重复请求操作的速率匹配的方法和装置 |
CN101188428A (zh) * | 2007-12-10 | 2008-05-28 | 中兴通讯股份有限公司 | 一种ldpc码的有限长度循环缓存的速率匹配方法 |
CN103513964A (zh) * | 2012-06-15 | 2014-01-15 | 苹果公司 | 循环缓冲器打包 |
Non-Patent Citations (2)
Title |
---|
QUALCOMM INCORPORATED: "LDPC rate compatible design[online],3GPP TSGRAN WG1", 《3GPP》 * |
郑学仁等: "基于VHDL的循环缓冲器设计", 《华南理工大学学报(自然科学版)》 * |
Also Published As
Publication number | Publication date |
---|---|
CN110249538B (zh) | 2023-07-14 |
US20180234114A1 (en) | 2018-08-16 |
TWI751284B (zh) | 2022-01-01 |
US10348329B2 (en) | 2019-07-09 |
KR102652057B1 (ko) | 2024-03-27 |
JP2020507993A (ja) | 2020-03-12 |
TW201838344A (zh) | 2018-10-16 |
EP3580851A1 (en) | 2019-12-18 |
KR20190113828A (ko) | 2019-10-08 |
EP3580851B1 (en) | 2024-07-24 |
BR112019016626A2 (pt) | 2020-04-07 |
JP7211954B2 (ja) | 2023-01-24 |
WO2018148742A1 (en) | 2018-08-16 |
SG11201905916SA (en) | 2019-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110249538A (zh) | 低密度奇偶校验(ldpc)循环缓冲器速率匹配 | |
US11870464B2 (en) | Rate matching methods for LDPC codes | |
CN109075802A (zh) | 增强型打孔和低密度奇偶校验(ldpc)码结构 | |
JP7050785B2 (ja) | 密度進化を用いたポーラー符号構築のためのネスト化構造 | |
TW202249438A (zh) | 涉及lpdc碼中相鄰行的兩兩正交性的通訊技術 | |
RU2753575C2 (ru) | Эффективное проектное решение по модулю перемежения для полярных кодов | |
CN108781122A (zh) | 具有经过极化编码的传输的混合自动重传请求(harq) | |
US10447303B2 (en) | Low-density parity check (LDPC) incremental parity-check matrix rotation | |
CN112075042B (zh) | 直接传输块大小指定 | |
CN110168977A (zh) | 使用针对冻结的比特的掩码序列利用极化码进行无线通信 | |
US20200235851A1 (en) | Systems and methods for rate-compatible polar codes for general channels | |
TW201921845A (zh) | 用於極化碼的高效交錯器設計 | |
EP3692637A1 (en) | Interleaving before crc coding a nr pbch payload including known bits to enhance polar code performance | |
US11152959B2 (en) | Enhanced information sequences for polar codes | |
ES2776098T3 (es) | Diseño de valores de cambio para códigos LDPC cuasi-cíclicos | |
WO2024064544A1 (en) | Signaling and reports for low density parity check graph adaptation | |
EP3952160A1 (en) | Communication method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 40013387 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant |