TWI751284B - 低密度同位檢查（ldpc）循環緩衝器速率匹配 - Google Patents

低密度同位檢查（ldpc）循環緩衝器速率匹配 Download PDF

Info

Publication number
TWI751284B
TWI751284B TW107105195A TW107105195A TWI751284B TW I751284 B TWI751284 B TW I751284B TW 107105195 A TW107105195 A TW 107105195A TW 107105195 A TW107105195 A TW 107105195A TW I751284 B TWI751284 B TW I751284B
Authority
TW
Taiwan
Prior art keywords
bits
circular buffer
parity
bit
information block
Prior art date
Application number
TW107105195A
Other languages
English (en)
Other versions
TW201838344A (zh
Inventor
約瑟夫畢那米拉 索瑞亞嘉
須里尼瓦司 庫德卡
湯瑪斯喬瑟夫 李察德森
江勁
王任丘
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201838344A publication Critical patent/TW201838344A/zh
Application granted granted Critical
Publication of TWI751284B publication Critical patent/TWI751284B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Abstract

本案內容的各態樣涉及利用可配置循環緩衝器的低密度同位檢查（LDPC）編碼以用於經速率匹配的傳輸。循環緩衝器可以基於所選擇的母碼率和固定的循環緩衝器長度來配置。例如，循環緩衝器的系統位元和同位檢查位元區段的各自大小可以基於所選擇的母碼率而變化。

Description

低密度同位檢查（LDPC）循環緩衝器速率匹配
本專利申請案主張於2017年2月13日在美國專利和商標局提交的臨時申請案第62/458,495號和於2018年2月12日在美國專利和商標局提交的非臨時申請案第15/894,197號的優先權和權益。
下文論述的技術大體而言係關於無線通訊系統，且更特定言之，係關於低密度同位檢查編碼。
區塊碼或糾錯碼經常用於在雜訊通道上提供可靠的數位訊息傳輸。在典型的區塊碼中，將資訊訊息或序列分成區塊，並且發送設備處的編碼器隨後在數學上向資訊訊息添加冗餘。在經過編碼的資訊訊息中利用此種冗餘是訊息可靠性的關鍵，使得能夠校正由於雜訊而可能發生的任何位元錯誤。亦即，接收設備處的解碼器能夠利用冗餘來可靠地恢復資訊訊息，即使部分由於向通道添加了雜訊而可能發生位元錯誤。
此種糾錯區塊碼的許多實例對於本領域的一般技藝人士是已知的，包括漢明碼、Bose-Chaudhuri-Hocquenghem（BCH）碼、turbo碼和低密度同位檢查（LDPC）碼，等等。許多現有的無線通訊網路利用此種區塊碼，諸如利用turbo碼的3GPP LTE網路；及利用LDPC碼的IEEE 802.11n Wi-Fi網路。
對於未來的網路，例如第五代（5G）新無線電網路，可以繼續實施LDPC碼以支援範圍廣泛的資訊區塊長度和範圍廣泛的碼率。為了達成具有高效硬體利用率的高傳輸量，期望LDPC碼的額外增強。
以下呈現本案內容的一或多個態樣的簡要概述以提供對該等態樣的基本理解。本概要不是對本案內容的所有預期特徵的廣泛概述，且既不意欲識別本案內容的所有態樣的關鍵或重要要素，亦不是描述本案內容的任何或全部態樣的範圍。其唯一目的是以簡化形式呈現本案內容的一或多個態樣的一些概念，作為稍後呈現的更詳細描述的序言。
本案內容的各個態樣涉及用於利用可配置循環緩衝器進行低密度同位檢查（LDPC）編碼以用於經速率匹配的傳輸的機制。基於在LDPC碼的最大資訊區塊大小下可實現的最小母碼率，可以定義最大循環緩衝器長度。若資訊區塊大小小於最大資訊區塊大小，則循環緩衝器的循環緩衝器長度及/或循環緩衝器的系統位元和同位檢查位元區段的相應大小可以是可變的以支援較低的母碼率，例如對於編碼增益減小的絕對最小母碼率具有一些約束。在一些實例中，循環緩衝器可以基於用於循環緩衝器的所選擇的母碼率利用固定長度和可變大小的系統位元和同位檢查位元區段來定義。所選擇的母碼率可以從兩個或更多個母碼率中選擇，每個母碼率與用於LDPC編碼的特定資訊區塊長度和LDPC基本圖相關聯。
在閱讀下文的具體實施方式後，將更全面地理解本發明的該等和其他態樣。在結合附圖閱讀本發明的具體的示例性實施例的以下描述後，本發明的其他態樣、特徵和實施例對於本領域的一般技藝人士將變得顯而易見。儘管可以相對於下文的某些實施例和附圖論述本發明的特徵，但是本發明的所有實施例能夠包括本文論述的有利特徵中的一或多個。換句話說，儘管一或多個實施例可以被論述為具有某些有利的特徵，但是根據本文論述的本發明的各種實施例亦可以使用此種特徵中的一或多個。以類似的方式，儘管示例性實施例可以在下文作為設備、系統或方法實施例進行論述，但應該理解，能夠在各種設備、系統和方法中實施此種示例性實施例。
以下結合附圖闡述的具體實施方式意欲作為各種配置的描述，並非意欲表示可以實踐本文所述的概念的唯一配置。具體實施方式包括具體細節，目的是提供對各種概念的透徹理解。然而，對於本領域技藝人士顯而易見的是，可以在沒有該等具體細節的情況下實踐該等概念。在某些情況下，以方塊圖形式圖示各種結構和元件，以避免使得該等概念難以理解。
貫穿本案內容呈現的各種概念可以在各種電信系統、網路架構和通訊標準中實施。現在參照圖1，作為非限制性的說明性實例，提供了無線電存取網路100的示意圖。在一些實例中，無線電存取網路100可以是採用連續進化的無線通訊技術的網路。這可以包括例如基於標準集合（例如，由3GPP，www.3gpp.org發佈）的第五代（5G）或新無線電（NR）無線通訊技術。例如，改進的LTE之後的由3GPP定義的標準或CDMA2000之後的由3GPP2定義的標準可以被認為是5G。標準亦可以包括Verizon技術論壇和韓國電信SIG規定的3GPP之前的成果。
在其他實例中，無線電存取網路100可以是採用第三代（3G）無線通訊技術或第四代（4G）無線通訊技術的網路。例如，第三代合作夥伴計劃（3GPP）和第三代合作夥伴計劃2（3GPP2）頒佈的標準可被認為是3G或4G，包括但不限於長期進化（LTE）、改進的LTE、進化型封包系統（EPS）和通用行動電信系統（UMTS）。基於一或多個以上列出的3GPP標準的各種無線電存取技術的另外實例包括但不限於通用陸地無線電存取（UTRA）、進化型通用陸地無線電存取（eUTRA）、通用封包式無線電服務（GPRS）和增強型資料速率GSM進化（EDGE）。由第三代合作夥伴計劃2（3GPP2）定義的此種傳統標準的實例包括但不限於CDMA2000和超行動寬頻（UMB）。採用3G/4G無線通訊技術的標準的其他實例包括IEEE 802.16（WiMAX）標準和其他合適的標準。
儘管經由對一些實例的說明在本案中描述了各態樣和實施例，但是本領域技藝人士將理解，在許多不同的佈置和場景中可以出現額外的實施方式和使用情況。本文描述的創新可以跨許多不同的平臺類型、設備、系統、形狀、尺寸、包裝佈置來實施。例如，實施例及/或用途可以經由積體晶片實施例和其他基於非模組元件的設備（例如終端使用者設備、車輛、通訊設備、計算設備、工業設備、零售/購買設備、醫療設備、賦能AI功能的設備等）而出現。儘管某些實例可以或可能不特別針對使用情況或應用，但可以出現所述創新的廣泛適用性。實施方式的範圍可以從晶片級或模組化元件到非模組化、非晶片級實施方式的範圍，並且進一步到包含所述創新的一或多個態樣的聚合式、分散式或OEM設備或系統。在一些實際設置中，包含所描述的態樣和特徵的設備亦可以必然包括用於實施和實踐主張和描述的實施例的附加元件和特徵。例如，無線信號的傳輸和接收必須包括用於類比和數位目的的多個元件（例如，包括天線、RF鏈、功率放大器、調制器、緩衝器、處理器、交錯器、加法器/求和器等的硬體元件）。意圖在於，本文所描述的創新可以在不同尺寸、形狀和構造的各種設備、晶片級元件、系統、分散式佈置、終端使用者設備等中實踐。
可以將由無線電存取網路100覆蓋的地理區域劃分為多個蜂巢區域（細胞服務區），其能夠由使用者裝備（UE）基於從一個存取點或基地台在地理區域上廣播的標識唯一地識別。圖1圖示巨集細胞服務區102、104和106以及小型細胞服務區108，其中的每一個可以包括一或多個扇區（未圖示）。扇區是細胞服務區的子區域。一個細胞服務區內的所有扇區皆由同一個基地台服務。扇區內的無線電鏈路能夠由屬於該扇區的單個邏輯標識來識別。在劃分為扇區的細胞服務區中，細胞服務區內的多個扇區能夠由天線群組形成，其中每個天線負責與細胞服務區的一部分中的UE進行通訊。
通常，相應的基地台（BS）服務每個細胞服務區。廣義上，基地台是無線電存取網路中的網路元件，負責在一或多個細胞服務區中向UE的無線電傳輸或從UE的無線電接收。本領域技藝人士可以將BS稱為基地台收發機（BTS）、無線電基地台、無線電收發機、收發機功能、基本服務集（BSS）、擴展服務集（ESS）、存取點（AP）、節點B（NB）、進化型節點B（eNB）、g節點B（gNB）或某個其他合適的術語。
在圖1中，在細胞服務區102和104中圖示兩個基地台110和112；並且圖示控制細胞服務區106中的遠端無線電頭端（RRH）116的第三基地台114。亦即，基地台能夠具有積體天線或者能夠經由饋線電纜連線到天線或RRH。在所示的實例中，因為基地台110、112和114支援具有大尺寸的細胞服務區，所以細胞服務區102、104和106可以被稱為巨集細胞服務區。此外，在可與一或多個巨集細胞服務區重疊的小型細胞服務區108（例如，微細胞服務區、微微細胞服務區、毫微微細胞服務區、家庭基地台、家庭節點B、家庭進化型節點B等）中圖示基地台118。在該實例中，由於基地台118支援具有相對較小尺寸的細胞服務區，因此細胞服務區108可以被稱為小型細胞服務區。能夠根據系統設計以及元件約束來完成細胞服務區尺寸調整。應該理解，無線電存取網路100可以包括任何數量的無線基地台和細胞服務區。此外，可以部署中繼節點來擴展給定細胞服務區的大小或覆蓋區域。基地台110、112、114、118為任意數量的行動裝置提供到核心網路的無線存取點。
圖1進一步包括四軸飛行器或無人機120，其可以被配置為用作基地台。亦即，在一些實例中，細胞服務區可能不一定是靜止的，並且細胞服務區的地理區域可以根據諸如四軸飛行器120的行動基地台的位置而移動。
通常，基地台可以包括用於與網路的回載部分（未圖示）進行通訊的回載介面。回載可以提供基地台和核心網路（未圖示）之間的鏈路，並且在一些實例中，回載可以提供各個基地台之間的互連。核心網路可以是無線通訊系統的一部分，並且可以獨立於無線電存取網路中使用的無線電存取技術。可以採用各種類型的回載介面，諸如使用任何合適的傳輸網路的直接實體連接、虛擬網路等。
示出無線電存取網路100支援對於多個行動裝置的無線通訊。行動裝置在由第三代合作夥伴計劃（3GPP）頒佈的標準和規範中通常被稱為使用者裝備（UE），但是本領域技藝人士亦可以將其稱為行動站（MS）、用戶站、行動單元、用戶單元、無線單元、遠端單元、行動設備、無線設備、無線通訊設備、遠端設備、移動用戶站、存取終端（AT）、行動終端、無線終端、遠端終端機、手機、終端、使用者代理、行動服務客戶端、客戶端或某種其他合適的術語。UE可以是向使用者提供對網路服務的存取的裝置。
在本文件中，「行動」裝置不一定需要具有移動的能力，而可以是固定的。術語行動裝置或行動設備泛指各種各樣的設備和技術。例如，行動裝置的一些非限制性實例包括手機、蜂巢（細胞服務區）電話、智慧型電話、通信期啟動協定（SIP）電話、膝上型電腦、個人電腦（PC）、筆記本、小筆電、智慧型電腦、平板電腦、個人數位助理（PDA）和廣泛的嵌入式系統，例如對應於「物聯網」（IoT）的嵌入式系統。行動裝置亦可以是汽車或其他運輸工具、遠端感測器或致動器、機器人或機器人設備、衛星無線設備、全球定位系統（GPS）設備、物體追蹤設備、無人機、多軸飛行器、四軸飛行器、遙控設備、消費者及/或可穿戴設備，例如眼鏡、可穿戴攝像機、虛擬實境設備、智慧手錶、健康或健身追蹤器、數位音訊播放機（例如MP3播放機）、相機、遊戲機、醫療設備、可植入設備、工業裝備以及許多其他設備，該等設備的尺寸、形狀和配置被設置為供使用者使用。
在無線電存取網路100內，細胞服務區可以包括可以與每個細胞服務區的一或多個扇區進行通訊的UE。例如，UE 122和124可以與基地台110通訊；UE 126和128可以與基地台112通訊；UE 130和132可以經由RRH 116與基地台114通訊；UE 134可以與基地台118通訊；並且UE 136可以與行動基地台120通訊。此處，每個基地台110、112、114、118和120可以被配置為向各個細胞服務區中的所有UE提供到核心網路（未圖示）的存取點。UE可以包括尺寸、形狀和佈置被設置為有助於通訊的多個硬體結構元件；此種元件能夠包括彼此電耦合的天線、天線陣列、RF鏈、放大器、一或多個處理器等。
在另一實例中，行動網路節點（例如，四軸飛行器120）可以被配置為用作UE。例如，四軸飛行器120可以藉由與基地台110通訊而在細胞服務區102內操作。在本案內容的一些態樣中，兩個或更多個UE（例如，UE 126和128）可以使用同級間（P2P）或側向鏈路信號127彼此通訊，而不經由基地台（例如，基地台112）中繼該通訊。
從基地台（例如，基地台110）到一或多個UE（例如，UE 122和124）的控制資訊及/或訊務資訊（例如，使用者資料訊務）的單播或廣播傳輸可以被稱為下行鏈路（DL）傳輸，而源於UE（例如，UE 122）的控制資訊及/或訊務資訊的傳輸可以被稱為上行鏈路（UL）傳輸。另外，上行鏈路及/或下行鏈路控制資訊及/或訊務資訊可以被時分為訊框、子訊框、時槽及/或符號。如本文所使用的，符號可以代表在正交分頻多工（OFDM）波形中每次載波攜帶一個資源元素（RE）的時間單位。時槽可以攜帶7或14個OFDM符號。子訊框可以代表1ms的持續時間。可以將多個子訊框或時槽分組在一起以形成單個訊框或無線電訊框。當然，該等定義不是必需的，並且可以使用用於組織波形的任何合適的方案，並且波形的各種時間劃分可以具有任何合適的持續時間。
無線電存取網路100中的空中介面可以利用一或多個多工和多路存取演算法來實現各種設備的同時通訊。例如，可以利用分時多工存取（TDMA）、分碼多工存取（CDMA）、分頻多工存取（FDMA）、正交分頻多工存取（OFDMA）、稀疏碼多工存取（SCMA）、離散傅立葉轉換擴展正交分頻多工存取（DFT-s-OFDMA）、資源擴展多工存取（RSMA）或其他合適的多工存取方案來提供從UE 122和124到基地台110的上行鏈路（UL）或反向鏈路傳輸的多路存取。此外，可以利用分時多工（TDM）、分碼多工（CDM）、分頻多工（FDM）、正交分頻多工（OFDM）、稀疏碼多工（SCM）、離散傅裡葉變換擴展正交分頻多工（DFT-s-OFDM）或其他合適的多工方案來提供從基地台110到UE 122和124的多工下行鏈路（DL）或正向鏈路傳輸。
此外，無線電存取網路100中的空中介面可以利用一或多個雙工演算法。雙工代表點到點的通訊鏈路，其中兩個端點能夠在雙向上彼此通訊。全雙工意謂兩個端點能夠同時彼此進行通訊。半雙工意謂一次只有一個端點能夠向另一端點發送資訊。在無線鏈路中，全雙工通道通常依賴於發射器和接收器的實體隔離以及合適的干擾消除技術。通常藉由利用分頻雙工（FDD）或分時雙工（TDD）為無線鏈路實施全雙工模擬。在FDD中，不同方向上的傳輸在不同的載波頻率上操作。在TDD中，使用分時多工將給定通道上的不同方向上的傳輸彼此分開。亦即，在某些時間，通道專用於一個方向上的傳輸，而在其他時間，通道專用於另一個方向上的傳輸，其中方向可以非常迅速地改變，例如每子訊框幾次。
在無線電存取網路100中，UE在移動的同時獨立於其位置的進行通訊的能力被稱為行動性。UE和無線電存取網路之間的各種實體通道通常在存取和行動性管理功能（AMF）的控制下建立、維護和釋放，AMF可以包括管理控制平面和使用者平面功能的安全性上下文的安全性上下文管理功能（SCMF）以及執行認證的安全錨點功能（SEAF）。在本案內容的各個態樣中，無線電存取網路100可利用基於DL的行動性或基於UL的行動性來實現行動性和交遞（亦即，將UE的連接從一個無線電通道轉移到另一無線電通道）。在配置用於基於DL的行動性的網路中，在與排程實體的撥叫期間或在任何其他時間，UE可以監測來自其服務細胞服務區的信號的各種參數以及鄰點細胞服務區的各種參數。根據該等參數的品質，UE可以保持與一或多個鄰點細胞服務區的通訊。在此期間，若UE從一個細胞服務區移動到另一個細胞服務區，或者若來自鄰點細胞服務區的信號品質超過來自服務細胞服務區的信號品質達到給定的時間量，則UE可以進行從服務細胞服務區到鄰點（目標）細胞服務區的交接或交遞。例如，UE 124可以從與其服務細胞服務區102相對應的地理區域移動到與鄰點細胞服務區106相對應的地理區域。當來自鄰點細胞服務區106的信號強度或品質超過其服務細胞服務區102的信號強度或品質達到給定量時間時，UE 124可以向其服務基地台110發送指示該狀況的報告訊息。作為回應，UE 124可以接收交遞命令，並且UE可以經歷到細胞服務區106的交遞。
在被配置用於基於UL的行動性的網路中，網路可以利用來自每個UE的UL參考信號來為每個UE選擇服務細胞服務區。在一些實例中，基地台110、112和114/116可以廣播統一的同步信號（例如，統一主要同步信號（PSSs）、統一次同步信號（SSS）和統一實體廣播通道（PBCH））。UE 122、124、126、128、130和132可以接收統一同步信號，從同步信號中匯出載波頻率和子訊框/時槽時序，並且回應於匯出時序，發送上行鏈路引導頻或參考信號。由UE（例如，UE 124）發送的上行鏈路引導頻信號可以由無線電存取網路100內的兩個或更多個細胞服務區（例如，基地台110和114/116）同時接收。每個細胞服務區可以量測引導頻信號的強度，並且無線電存取網路（例如，基地台110和114/116中的一或多個及/或核心網路內的中央節點）可以決定用於UE 124的服務細胞服務區。當UE 124移動通過無線電存取網路100時，網路可以繼續監視由UE 124發送的上行鏈路引導頻信號。當由鄰點細胞服務區量測的引導頻信號的信號強度或品質超過由服務細胞服務區量測的信號強度或品質時，在通知或不通知UE 124的情況下，無線電存取網路100可以將UE 124從服務細胞服務區交遞到鄰點細胞服務區。
儘管由基地台110、112和114/116發送的同步信號可以是統一的，但是同步信號可能不識別特定細胞服務區，而是可以識別在相同頻率上及/或者以相同時序操作的多個細胞服務區的區域。由於需要在UE和網路之間交換的行動性訊息的數量可以減少，在5G網路或其他下一代通訊網路中使用區域實現了基於上行鏈路的行動性框架並且提高了UE和網路的效率。
在各種實施方式中，無線電存取網路100中的空中介面可以使用經授權頻譜、未授權頻譜或共享頻譜。經授權頻譜通常借助行動網路服務供應商從政府監管機構購買許可證來提供對頻譜的一部分的排他使用。未授權頻譜提供了頻譜的一部分的共享使用，無需政府授予的許可證。儘管通常仍需遵守一些技術規則來存取未授權頻譜，但通常，任何服務供應商或設備皆可以獲得存取。共享頻譜可以落在經授權和未授權頻譜之間，其中存取頻譜可能需要技術規則或限制，但頻譜仍可以由多個服務供應商及/或多個RAT共享。例如，經授權頻譜的一部分的許可證持有者可以提供經授權共享存取（LSA）以與其他方共享該頻譜，例如，經由合適的被經授權方決定的條件來獲得存取。
在一些實例中，可以排程對空中介面的存取，其中排程實體（例如，基地台）為其服務區域或細胞服務區內的一些或所有設備和裝備之間的通訊分配資源（例如，時間-頻率資源）。在本案內容內，如下文進一步論述的，排程實體可以負責排程、指派、重新配置和釋放一或多個被排程實體的資源。亦即，對於被排程的通訊，UE或被排程實體利用排程實體分配的資源。
基地台不是可以用作排程實體的唯一實體。亦即，在一些實例中，UE可以用作排程實體，為一或多個被排程實體（例如，一或多個其他UE）排程資源。在其他實例中，可以在UE之間使用側向鏈路信號，而不必依賴來自基地台的排程或控制資訊。例如，將UE 138示出為與UE 140和142進行通訊。在一些實例中，UE 138用作排程實體或主側向鏈路設備，並且UE 140和142可以用作被排程實體或非主（例如次）側向鏈路設備。在又一實例中，UE可以用作設備到設備（D2D）、同級間（P2P）或車輛到車輛（V2V）網路及/或網狀網路中的排程實體。在網狀網路實例中，除了與排程實體138通訊之外，UE 140和142可以可選地直接與彼此通訊。
圖2是第一無線通訊設備202和第二無線通訊設備204之間的無線通訊的示意圖。每個無線通訊設備202和204可以是使用者裝備（UE）、基地台或用於無線通訊的任何其他合適的裝置或構件。在所示實例中，第一無線通訊設備202內的源222經由通訊通道206（例如無線通道）將數位訊息發送到第二無線通訊設備204中的槽244。為了提供可靠的數位訊息通訊，考慮到影響通訊通道206的雜訊208通常是有益的。
區塊碼或糾錯碼經常被用於經由此種通道提供可靠的數位訊息傳輸。在典型的區塊碼中，將資訊訊息或序列分成區塊，每個區塊具有K位元的長度。第一（發送）無線通訊設備202處的編碼器224隨後在數學上向資訊訊息添加冗餘，導致具有長度N的編碼字元，其中N＞K。此處，碼率R是訊息長度與區塊長度之間的比：亦即，R = K/N。在經過編碼的資訊訊息中利用該冗餘是訊息可靠性的一個關鍵，可能能夠校正由於雜訊208或其他信號傳播影響而可能發生的位元錯誤。亦即，第二（接收）無線通訊設備204處的解碼器242能夠利用冗餘而可能恢復資訊訊息，即使部分由於向通道添加了雜訊等而可能發生位元錯誤。
此種糾錯區塊碼的許多實例對於本領域的一般技藝人士是已知的，包括漢明碼、Bose-Chaudhuri-Hocquenghem（BCH）碼、turbo碼和低密度同位檢查（LDPC）碼，等等。許多現有的無線通訊網路利用此種區塊碼，諸如利用turbo碼的3GPP LTE網路；及利用LDPC碼的IEEE 802.11n Wi-Fi網路。
LDPC碼是線性前向糾錯碼，其中長度為N的每個編碼字元包含K個資訊位元和C個同位檢查位元(N=K+C)。LDPC編碼字元中的符號滿足以下形式的C同位檢查方程：
Figure 02_image001
, 其中ca ,cb ,cc , …,cz 是同位檢查方程中的碼位元，並且
Figure 02_image003
代表模2加法（例如，異或運算）。
LDPC碼可由稀疏同位檢查矩陣H定義。同位檢查矩陣是C行×N列二進位矩陣。行表示同位檢查方程，並且列表示編碼字元中的位元。若在第i個同位檢查方程中包含第j個碼位元，則在第i行和第j列中存在「1」。同位檢查矩陣是稀疏的，因為矩陣具有低密度的1。此種稀疏性導致低複雜度的解碼並導致簡單的實施方式。
在圖3中圖示同位檢查矩陣H的實例。在圖3所示的實例中，編碼字元的長度（N）是12，並且同位檢查位元（C）的數量是9。因此，同位檢查矩陣H是12×9矩陣，具有9個同位檢查方程和12個位元。每個同位檢查方程由與每行中的非零位置對應的碼位元c1 -c12 形成。例如，對應於第一行的第一同位檢查方程可以表示為
Figure 02_image005
。因此，第一同位檢查方程包括編碼字元中的碼位元c3 、c6 、c7 和c8 。可以基於每行中的非零元素為每個其他行構造類似的方程。圖3所示的矩陣H表示正則LDPC碼，其中每個碼位元包含在相同數量的方程中，並且每個方程包含相同數量的碼位元。例如，在圖3中，每個碼位元c1 -c12 皆包含在三個方程中，並且每個方程包含四個碼位元。在其他實例中，LDPC碼可能是不規則的，其在行和列中包括可變數量的1。
LDPC碼的解碼可能最好經由圖形描述來理解。圖4圖示與圖3中所示的同位檢查矩陣H相對應的LDPC圖400的實例。圖400具有兩種類型的節點：可變節點（VN1-VN12）402和檢查節點（CN1-CN9）404。每個可變節點表示碼位元，並且每個檢查節點表示同位檢查方程。若與可變節點相關聯的碼位元包含在與檢查節點相關聯的同位檢查方程中，則在可變節點和檢查節點之間畫出線。每條線在本文中可以稱為邊406。因此，若第j個可變節點402經由邊406連接到第i個檢查節點404，亦即，兩個節點是鄰點，則在同位檢查矩陣H的第i列和第j行中存在「1」。亦即，第i行和第j列的交點在邊406連接對應的節點402和404的情況下包含「1」，並且在沒有邊的情況下包含「0」。這樣，每個邊406對應於同位檢查矩陣中的非零元素。
節點的度代表連接到該節點的邊的數量。該特徵在圖4所示的H矩陣中示出，其中入射到可變節點402的邊的數量等於對應列中的1的數量，並且被稱為可變節點度d(v)。類似地，與檢查節點404連接的邊的數量等於對應行中的1的數量並且被稱為檢查節點度d(c)。由於圖4所示的圖對應於圖3所示的同位檢查矩陣，因此每個可變節點402具有將其連接到檢查節點404的三個邊406，並且每個檢查節點404具有將其連接到可變節點402的四個邊406。正則圖或碼是所有可變節點具有相同度j，並且所有檢查節點具有相同度k的圖或碼。在此種情況下，我們說碼是（j，k）正則碼。另一方面，不規則碼具有不同度的檢查節點及/或可變節點。例如，一些可變節點可以度為4，其他的度為3，亦有其他的度為2。
對於每個檢查節點404，若且僅若相鄰於檢查節點404的位元（經由其與可變節點402的關聯）總和為0模2，即其包括偶數個1，則與位元節點序列一對一相關聯的位元序列是碼的編碼字元。在一些情況下，該等位元中的一些可能會被刪餘或是已知的。刪餘代表從編碼字元中移除位元以實際上產生所需細微性的較短編碼字元的動作。在LDPC圖的情況下，這意謂圖中的一些位元節點402對應於實際上未被發送的位元。在LDPC碼中刪餘可變節點402產生縮短的碼（例如由於去除了一位元），同時亦有效地移除了檢查節點404。具體而言，對於包括要刪餘的位元的LDPC碼的矩陣表示，其中要刪餘的可變節點402具有一的度（假定碼合適，該表示經由行組合可以是可能的），刪餘可變節點402從碼中移除相關聯的位元，並且從圖中有效地移除其單個鄰點檢查節點404。結果，圖中的檢查節點404的數量減少了一。
用於解碼LDPC編碼字元的LDPC解碼器和解碼演算法藉由沿著邊406交換圖400內的訊息並且藉由基於傳入訊息在節點402和404處執行計算來更新該等訊息來操作。在圖400中之每一者可變節點402最初提供有軟位元，其指示對該位元是1的機率的估計，如藉由例如從通訊通道的觀察所決定的（例如，通道估計）。可變節點402向連接到該可變節點402的邊406上的檢查節點404廣播該軟位元（初始估計）。每個檢查節點404又產生對涉及該同位檢查方程的位元的第一新估計和將邊406上的該等第一新估計發送回給可變節點402。基於提供給同位節點的所有初始估計來計算第一新估計。
例如，考慮對應於方程
Figure 02_image005
的第一檢查節點CN1。該檢查節點可以從對應於碼位元c3 、c6 、c7 和c8 的可變節點VN3、VN6、VN7和VN8接收初始估計e3 、e6 、e7 和e8 。隨後可以如下計算針對對應於碼位元c3 的可變節點VN3的第一新估計：
Figure 02_image007
對於其餘可變節點的新估計值可以進行類似的計算。
結果，每個可變節點402由連接到該可變節點402的每個檢查節點404提供不同的第一新估計。每個可變節點402隨後可以基於原始通道估計連同從每個檢查節點接收到的第一新估計的組合（除了為其發送了額外的新估計的檢查節點之外）來決定與其連接的每個檢查節點404的相應第二新估計。因此，在決定從可變節點402發送到檢查節點404的第二新估計時，可變節點402忽略從該檢查節點404接收到的第一個新估計。例如，可變節點VN3在決定檢查節點CN1的第二新估計時將忽略從檢查節點CN1發送的第一新估計。隨後對特定檢查節點的第二新估計可以被計算為，例如，考慮到原始通道估計，從其他檢查節點404接收的第一新估計的正規化乘積。該過程隨著檢查節點404向可變節點402傳遞邊訊息（估計）和可變節點402向檢查節點404傳遞邊訊息（估計）而重複，直至藉由計算所有估計的正規化乘積，計算了在每個可變節點402的最終估計為止。隨後可以藉由將最終估計與閾值（例如0.5）進行比較來對每位元做出硬判決。
在一些實例中，圖4中所示的圖400可以被認為是基本圖。如本文中所使用的，術語「基本圖」代表具有比產生在無線通訊網路（例如，圖1所示的無線電存取網路100）中所利用的最小編碼字元長度所必需的更小尺寸的LDPC圖。為了產生對應於期望的資訊區塊長度K和碼率R的LDPC圖，可以將表示LDPC圖的LDPC同位檢查矩陣之每一者元素提升（例如，用另一矩陣代替）提升大小Z（例如Kb * Z = K）。例如，若基本圖由3×3矩陣表示，並且將3的提升大小Z應用於基本圖，則得到的提升同位矩陣是9×9矩陣以支援具有9個碼位元的編碼字元（例如，其中矩陣中的每列與三個碼位元的集合相關聯）。實際上，提升是一種用於從較小基本碼的多個副本產生相對較大的LDPC碼的技術。最大提升大小Zmax 代表基本圖中每邊可達到的最大並行度，對應於最大資訊區塊長度Kmax 。
在一些實例中，所提升的同位檢查矩陣的構造可以涉及利用大小為Z×Z（提升大小）的方形子矩陣代替基本同位檢查矩陣的每個元素，其中每個子矩陣是單位矩陣或空子矩陣的循環排列。例如，對於3×3的子矩陣大小，對應於3的提升大小，子矩陣P0 可以是單位矩陣，並且其他子矩陣Pi 可以藉由將列向右循環移位i個元素來獲得。
基本同位檢查矩陣之每一者元素於是可以包含所提升的子矩陣的標識（例如，Pi或*，其中*表示空矩陣）。若元素包括提升的子矩陣標識，則與包含該元素的列相關聯的位元集合被循環移位（旋轉）對應於子矩陣標識的量。使用上述三的提升大小的實例，存在與每列相關聯的三位元，並且若列中的特定元素包含P2 ，則與該列相關聯的位元將向右移位兩位元的位置。例如，碼位元[0 1 0]將被移位到[1 0 0]。在一些實例中，基本同位檢查矩陣可以支援最大二十二個資訊位元（在本文中亦被稱為系統位元），最大提升大小為三百八十四。
圖5圖示可以用於LDPC編碼和LDPC解碼兩者的示例性基本圖（基本同位檢查矩陣（P矩陣））500的一般結構。示例性基本圖500包括具有三度或更高的可變節點的核心結構502，其形成資訊（系統）位元列的集合。基本圖結構500進一步包括同位結構504，該同位結構504包括二度同位檢查位元的累積鏈。可以使用替代的編碼結構，例如以支援更深的錯誤最低限度，並且所揭示的技術可以應用於編碼結構上的此種變化。
包括核心結構502和同位結構504的基本圖結構500的部分在本文中可以被稱為核心圖506。核心圖506具有由其參數決定的相關聯的碼率。在一些情況下，核心圖506中的一些同位檢查位元可能被刪餘以支援高於核心圖506的速率的編碼速率。
圖5亦圖示了低速率擴展508和附加的一度同位檢查位元510。儘管是可選的，但低速率擴展508和一度同位檢查位元510可以擴展基本圖以用於進一步的增量冗餘混合自動重傳請求（IR-HARQ）傳輸，或者通常用於定義比與核心圖506相關聯的速率更低速率的代碼。完整圖或超出核心圖的某個部分可以被稱為擴展圖。
核心圖506具有由其參數決定的相關聯的碼率。在一些情況下，核心圖506中的一些同位檢查位元可能被刪餘以支援高於核心圖506的速率的編碼速率。可以藉由用附加同位檢查位元擴展核心圖506來獲得較低的編碼速率。在一些實例中，基本圖設計可以與適當的提升值集合組合以實現區塊長度（單位元細微性）的精細細微性。資訊區塊大小中的此種細微性可以經由縮短基本圖並縮短所提升的圖來實現。核心圖506將其與最大數量的資訊列（用Kb,max 表示）相關聯。當縮短基本碼時，一或多個資訊位元被宣佈為已知，並且其不被用於所發送的碼中。這通常藉由將已知位元設置為0來完成。接收器先驗地知道固定為0的位元並且能夠在解碼過程中利用該知識。當基本圖500中的位元已知時，所提升的圖中Z位元的整個對應列被宣佈為已知。在並行解碼架構中，能夠在解碼過程中跳過整個已知列，因此已知列在接收器處不引起操作，因此編碼系統能夠如同基本圖500實際上更小一樣操作。這通常不適用於小於整列的縮短。基本圖500的縮短導致所支援的資訊列的範圍從最小值Kb,min 上至最大值Kb,max 。縮短的結構保證了所提升的圖的資訊位元的最多一個被提升列將被部分縮短。所有其他資訊位元列皆被完全使用或完全縮短，例如在基本圖級別縮短。
在一些實例中，提升值的塔可以被定義為離散集合{Z1 ,Z2 , …,Zm }，其中Z1 表示最小提升值並且Zm 表示最大提升值。選擇數位Kb,min 和Kb,max ，使得比率Kb,max /Kb,min 至少與i的所有值的Zi+1 /Zi 的最大值一樣大，為資訊區塊長度中的精細細微性提供了基礎。除了基本圖中的資訊位元之外，基本圖結構500亦能夠支援從最小值cb,min 到最大值cb,max 的範圍內的多個同位檢查位元。如前述，最小值可以小於核心圖506中的同位檢查位元的數量以支援更高的傳輸速率。同位檢查位元的最大數量cb,max 對應於被擴展的圖中同位檢查位元的最大數量，並且可能會大得多。
如圖6所示，用於設計基本圖500的示例性技術可以以用Kb,min 資訊位元列（針對核心圖和擴展基本圖兩者）最佳化基本圖開始。同位檢查位元的總數（擴展圖中的度數2 +一個度數3 +度數1）等於cb,max 。cb,min ，其可以藉由對核心圖中的度數2的同位檢查位元列進行刪餘而獲得，使得基本圖產生期望的可能的最高編碼速率。
一旦獲得Kb,min 資訊位元列上的基本圖500，則將列添加到基本圖500，其最佳化基本圖以用於在Kb,min +1資訊位元列上的效能。可以在反覆運算過程中重複將位元列添加到基本圖500，直到已經獲得Kb,max 資訊位元列上的​經過​最佳化的基本圖為止。該嵌套最佳化程序在圖6中示出。
數位Kb,min 、Kb,max 可以選擇為使得針對i的所有值的Kb,max /Kb,min ≧ [Zi+1 /Zi ]。能夠支援該範圍內的所有區塊長度的最大速率和最小速率由Rmax =Kb,min /(Kb,min -pb +cb,min )和Rmin =Kb,max /(Kb,max -pb +cb,max ) 提供，其中pb 表示被刪餘的資訊列的數量。通常，因為設計可以支援核心同位檢查位元的刪餘，所以cb,min 能夠小於核心圖506中的同位檢查位元的數量。若cb,core 表示核心圖506中的同位檢查位元的數量，則核心速率Rcore =Kb,min /(Kb,min -pb +cb,core )可以被定義為不刪餘核心位元情況下所有Kb,min ≦Kb ≦Kb,max 可以支援的最高速率。請注意，原則上，Kb,min 可以非常小，但隨後碼在最高速率Rmax 下的效能可能會降低。因此，在一些實例中，Kb,min 足夠大以在最高速率下提供期望的效能。
上文描述的嵌套基本圖結構的技術確保對於任何Kb,min ∙Z1 ≦K≦Kb,max ∙Zm 和任何N，使得Rmin ≦K/N≦Rmax ，碼可以從具有期望效能的基本圖500獲得。在一些實例中，對於任何提升對Zi 和Zi+1 ，經由構造Kb,min ∙Zi+1 ≦Kb,max ∙Zi 。因此，只要期望的資訊區塊長度大小K在Kb,min ∙Z1 ≦K≦Kb,max ∙Zm 範圍內，則存在Kb,min ≦Kb ≦Kb,max 中的Kb 以及Z1 ≦Zi ≦Zm 中的Zi ，使得Kb ∙Zi ≦K≦(Kb +1)∙Zi 。因此，期望的資訊區塊長度K可以藉由使用具有Kb 資訊位元列，隨後縮短至多Zi 資訊位元的基本圖500來獲得。同位檢查位元隨後可以藉由從最後刪餘至多Zi 個同位檢查位元來獲得。在基本同位檢查位元的數量少於基本核心同位檢查位元的數量的情況下，可能會發生例外。在此種情況下，可能期望在代碼描述中保留所有的核心同位檢查位元，並根據需要進行刪餘以獲得所需的碼率。由於基本圖500可以使用上述嵌套程序來構造，所以縮短和刪餘至多Zi 仍然可以導致期望的效能。
可以支援範圍[Rmin , Rmax ]中的碼率和範圍Kb,min ∙Z1 ≦K≦Kb,max ∙Zm 中的區塊長度的上述經過最佳化的基本圖結構500可以被稱為族。如前述，通常，族中的提升集合是叢集提升的塔。
如前述，區塊長度的精細細微性可以藉由縮短經過提升的基本圖來實現。藉由將混合自動重傳請求（HARQ）擴展位元510添加到基本圖，較高速率基本圖可以擴展到較低速率。可以在所有位準的擴展中實現效能。因此可以藉由以單個高速率基本圖（高速率核心圖506）開始並添加大的HARQ擴展508/510來設計覆蓋許多碼率和區塊長度的LDPC碼。
如前述，從包括HARQ擴展508/510的能夠支援範圍[Rmin , Rmax ]中的速率和範圍Kb,min ∙Z1 ≦K≦Kb,max ∙Zm 中的區塊長度的基本圖結構500產生的LDPC碼可以被稱為代碼族。如前述，族中的提升集合能夠是叢集提升的塔。
圖7是圖示被配置為使用LDPC編碼器706產生和發送編碼字元的發送無線通訊設備700的概念圖。發送無線通訊設備700可以將傳輸區塊702分成M個資訊區塊704，每一資訊區塊包括複數個資訊位元（系統位元）。資訊區塊704中的每一個資訊區塊隨後可以由LDPC編碼器706使用如前述的PCM來編碼，以產生M個編碼字元708，每個編碼字元708對應於資訊區塊704中相應的一個。每個編碼字元708包括系統位元710和同位檢查位元712。在一些實例中，同位檢查位元712包括用於系統位元的同位0位元和用於系統位元的已知排列的同位1位元。
編碼字元708的系統位元710和同位檢查位元712隨後可以由映射器714插入到循環緩衝器716中。例如，映射器714可以開始於循環緩衝器716中的特定位置並且將系統位元710的序列順時針（或逆時針）插入到循環緩衝器中以填充循環緩衝器716的第一區段718。隨後，映射器714可以將同位檢查位元712的序列插入到循環緩衝器的剩餘區段720中，直到到達同位檢查位元序列的末尾或循環緩衝器716的區段720已滿為止（例如，沒有剩餘可用空間）。位元選擇器722隨後可以選擇循環緩衝器716中的位元以作為編碼字元708的初始冗餘版本724輸出，以用於傳輸到接收無線通訊設備。
循環緩衝器716與母碼率相關聯，該母碼率在本文中可以被定義為系統位元的數量與循環緩衝器的長度（亦即，系統位元的數量加上同位檢查位元）的比。母碼率是刪餘之前的LDPC碼的原始碼率，並且可以與特定基本圖（例如，包括HARQ擴展）和資訊區塊大小（例如，系統位元的數量）相關聯。在一些實例中，位選擇器722可以選擇循環緩衝器716中的位元的一部分用於初始冗餘版本724並且可以進一步對所選擇的位元執行速率匹配或刪餘以產生用於傳輸的編碼字元708的初始冗餘版本724。另外，位元選擇器722可以被配置為在實施IR-HARQ時從循環緩衝器716中選擇用於重傳一或多個後續冗餘版本（RVs）的位元。在一些實例中，每個RV可以包括相同數量的經過編碼的位元。然而，每個RV可以包括例如不同數量的系統位元710和同位檢查位元712。例如，與初始冗餘版本相比，一或多個RV可以包括更少的系統位元710和更多的同位檢查位元712。這可以藉由為每個RV選擇循環緩衝器716上的不同開始點和結束點來實現。
在傳統（例如，4G）網路中，循環緩衝器716大小（長度）N基於固定的母碼率，例如1/3或1/5。在圖7所示的實例中，母碼率等於1/3，並因此N = 3 * K。因此，循環緩衝器716的第一區段718表示長度的1/3，而循環緩衝器716的第二區段720表示長度的2/3。隨後可以基於該最小（母）碼率和最大資訊區塊長度來定義用於IR-HARQ的速率匹配和RV。在一些實例中，可以以較低碼率（例如，包括更多同位檢查位元）來發送RV，並且因此位元選擇器722可能需要多次環繞循環緩衝器716以實現期望的編碼增益。
對於LDPC碼，解碼器受限於最大總編碼字元大小Nmax ，該最大總編碼字元大小Nmax 是基於最大資訊區塊大小(Kmax )和在最大資訊區塊大小Kmax 的最小碼率Rmin *定義的（例如，Nmax =Kmax /Rmin *）。在一些實例中，母碼率可以被設置為等於最小碼率Rmin *，並且循環緩衝器716的長度可以被設置為Nmax 。
只要K/R＜Nmax ，LDPC解碼器就能夠進一步利用針對K＜Kmax 的較低母碼率。為了適應較低的母碼率（例如，母碼率低於Rmin *），本案內容的各個態樣提供可配置的循環緩衝器。在一些實例中，可配置循環緩衝器可以進一步具有可配置長度。
圖8圖示具有變化的（可配置的）緩衝器長度及/或變化的系統和同位檢查位元區段大小以適應不同的母碼率的循環緩衝器800、810和820。例如，可以基於資訊區塊大小K和選擇的母碼率Rmother 來配置循環緩衝器。在一些實例中，循環緩衝器配置可以受最大編碼字元長度(Nmax )和與編碼增益具有減小收益的碼率相對應的絕對最小母碼率Rmin_absolute 的限制。例如，絕對最小母碼率Rmin_absolute 可以是1/6或1/12。因此，在一些實例中，資訊區塊大小K可以由針對固定長度循環緩衝器的絕對最小母碼率Rmin_absolute 限制。在其他實例中，對於可變資訊區塊大小K，可配置循環緩衝器長度(N* )可以由絕對最小母碼率Rmin_absolute 限制。
在一些實例中，可基於可與特定資訊區塊大小和基本圖相關聯的所選擇的母碼率來定義循環緩衝器（例如，循環緩衝器800、810或820）。例如，可以基於資訊區塊大小為從至少兩個基本圖選項中選擇的基本圖定義可配置循環緩衝器。在一些實例中，至少兩個基本圖選項可以包括嵌套基本圖族。在其他實例中，至少兩個基本圖選項可以包括具有不同範圍的圖維數（例如，不同範圍的位元節點數量）的基本圖。在該實例中，每個LDPC基本圖可以基於提升大小支援不同的資訊區塊長度範圍（例如，Klow 至Khigh ）。另外，每個資訊區塊長度範圍可以重疊。例如，LDPC基本圖中的至少一個可以包括比包括在與基準LDPC基本圖關聯的資訊區塊長度範圍中的彼等更低的資訊區塊長度。此外，一或多個LDPC基本圖可以以K (K＜Kmax )的較小值利用最大提升大小Zmax 。
在圖8所示的實例中，可以針對K = Kmax 定義第一循環緩衝器800。因此，循環緩衝器800的長度可以被擴展到Nmax 以支援在母碼率Rmin *的高達最大編碼字元長度(Nmax )。在一些實例中，Rmin *等於1/3，並且因此循環緩衝器800的系統位元區段802表示長度的1/3，而循環緩衝器800的剩餘同位檢查位元區段804表示2/3的長度。隨後可以基於Rmin *和Kmax 來定義速率匹配和RV，其中Nmax =Kmax /Rmin *。
可以針對K＜Kmax 定義循環緩衝器810和820。對於循環緩衝器810，長度仍可被定義為Nmax 以支援高達最大編碼字元長度。然而，母碼率Rmother 可以低於Rmin *（例如，Rmother ＜Rmin *），因此針對系統位元區段812和同位檢查位元區段814產生不同的大小。通常，系統位元區段812可以表示小於循環緩衝器長度的1/3和同位檢查位元區段814可以表示大於循環緩衝器長度的2/3。在圖8所示的實例中，基於1/6的絕對最小母碼率Rmin_absolute 來定義循環緩衝器810。隨後可以基於K和Rmin_absolute 來定義速率匹配和RV。
對於循環緩衝器820，基於母碼率Rmother 可以減小長度N*，其中Rmother ＜Rmin *。另外，系統和同位檢查位元區段的大小亦可以根據Rmother 而變化。在圖8所示的實例中，基於1/6絕對最小母碼率Rmin_absolute 來定義循環緩衝器820，使得系統位元區段822表示循環緩衝器820長度的1/6，並且同位檢查位元區段824表示循環緩衝器820長度的5/6。隨後可以基於K和Rmin_absolute 來定義速率匹配和RV。循環緩衝器810和820的比較指示與循環緩衝器810相比，用於IR-HARQ的開始和結束點可以更多次地環繞循環緩衝器820。
圖9是示出採用處理系統914的示例性無線通訊設備900的硬體實施方式的實例的概念圖。例如，無線通訊設備900可以是如圖1和2中的任何一或多個圖所示的使用者裝備（UE）、基地台，或用於無線通訊的任何其他合適的裝置或構件。
無線通訊設備900可以用包括一或多個處理器904的處理系統914來實施。術語「處理器」可以根據其結構含義在本文中使用。處理器904的實例包括微處理器、微控制器、數位訊號處理器（DSPs）、現場可程式閘陣列（FPGAs）、可程式邏輯設備（PLDs）、狀態機、閘控邏輯、個別硬體電路以及被配置為執行貫穿本案內容描述的各種功能的其他合適的硬體。在各種實例中，無線通訊設備900可以被配置為執行本文描述的功能中的任何一或多個功能。亦即，如在無線通訊設備900中所使用的處理器904可以用於實施本文描述並示出的過程中的任何一或多個過程。處理器904在一些情況下可以經由基頻或數據機晶片來實施，並且在其他實施方式中，處理器904本身可以包括與基頻或數據機晶片有區別並且不同的多個設備（例如，在此種場景中可以協同工作以實現本文論述的實施例）。並且如前述，基頻數據機處理器之外的各種硬體設定和元件能夠用於實施方式中，包括RF鏈、功率放大器、調制器、緩衝器、交錯器、相加器/加法器等。
在該實例中，處理系統914可以用匯流排902整體上表示的匯流排架構來實施。匯流排902可以包括任意數量的互連匯流排和橋接器，這取決於處理系統914的特定應用和整體設計約束。匯流排902通訊地將包括一或多個處理器（整體上由處理器904表示）、記憶體905和電腦可讀取媒體（整體上由電腦可讀取媒體906表示）的各種電路耦合在一起。匯流排902亦可以連結各種其他電路，例如時序源、外設部件、穩壓器和電源管理電路，上述電路是本領域公知的，並因此不再進一步描述。匯流排介面908提供匯流排902和收發機910之間的介面。收發機910提供用於經由傳輸媒體（例如空氣）與各種其他裝置通訊的構件。取決於裝置的性質，亦可以提供使用者介面912（例如，小鍵盤、顯示器、揚聲器、麥克風、操縱桿）。
處理器904負責管理匯流排902和一般處理，包括執行儲存在電腦可讀取媒體906上的軟體。該軟體在由處理器904執行時使得處理系統914執行以下針對任何特定裝置描述的各種功能。電腦可讀取媒體906和記憶體905亦可以用於儲存在執行軟體時由處理器904操縱的資料。在一些實例中，電腦可讀取媒體906可以與記憶體905整合。
處理系統中的一或多個處理器904可以執行軟體。軟體應被廣泛地解釋為意謂指令、指令集、代碼、代碼區段、程式碼、程式、副程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、子常式、物件、可執行程式、執行的執行緒、程序、功能等等，無論是被稱為軟體、韌體、中介軟體、微代碼、硬體描述語言還是其他。軟體可以常駐在電腦可讀取媒體906上。
電腦可讀取媒體906可以是非暫態電腦可讀取媒體。作為實例，非暫態電腦可讀取媒體包括磁性儲存設備（例如，硬碟、軟碟、磁條）、光碟（例如，壓縮光碟（CD）或數位多功能光碟（DVD））、智慧卡、快閃記憶體設備（例如，記憶卡、記憶棒或鍵式磁碟）、隨機存取記憶體（RAM）、唯讀記憶體（ROM）、可程式設計ROM（PROM）、可抹除PROM（EPROM）、電子可抹除PROM（EEPROM）、暫存器、抽取式磁碟以及用於儲存可由電腦存取和讀取的軟體及/或指令的任何其他合適的媒體。作為實例，電腦可讀取媒體906亦可以包括載波、傳輸線以及用於發送可以由電腦存取和讀取的軟體及/或指令的任何其他合適的媒體。
電腦可讀取媒體906可以常駐在處理系統914中、在處理系統914的外部，或者分佈在包括處理系統914的多個實體上。電腦可讀取媒體906可以體現在電腦程式產品中。作為實例，電腦程式產品可以包括封裝材料中的電腦可讀取媒體。本領域的技藝人士將認識到如何取決於特定的應用和施加在整個系統上的整體設計約束來最好地實施貫穿本案內容所呈現的所述功能。
在本案內容的一些態樣中，處理器904可以包括配置用於各種功能的電路。例如，處理器904可以包括被配置為接收給定區塊長度的資訊區塊且基於特定碼率使用LDPC編碼對資訊區塊進行編碼以產生編碼字元的低密度同位檢查（LDPC）編碼電路942。編碼字元包含使用LDPC編碼產生的資訊區塊的資訊位元（系統位元）和同位檢查位元。
LDPC編碼電路942進一步可以基於例如資訊區塊的資訊區塊大小來選擇LDPC基本圖以用於資訊區塊的LDPC編碼。例如，可以從至少兩個基本圖選項中選擇LDPC基本圖。在一些實例中，至少兩個基本圖選項可以包括嵌套基本圖族。在其他實例中，至少兩個基本圖選項可以包括具有不同範圍的圖維數（例如，不同範圍的位元節點數量）的基本圖。在該實例中，每個LDPC基本圖可以基於提升大小支援不同的資訊區塊長度範圍（例如，Klow 至Khigh ）。另外，每個資訊區塊長度範圍可以重疊。例如，LDPC基本圖中的至少一個可以包括比包括在與基準LDPC基本圖關聯的資訊區塊長度範圍中的彼等更低的資訊區塊長度。此外，一或多個LDPC基本圖可以以K (K＜Kmax )的較小值利用最大提升大小Zmax 。LDPC編碼電路942可以與LDPC編碼軟體952協同操作。
處理器904可以進一步包括映射電路944，映射電路944被配置為將編碼字元的系統位元和同位檢查位元插入到例如保存在記憶體905中的循環緩衝器915中。例如，映射電路944可以開始於循環緩衝器915中的特定位置並且將來自編碼字元的系統位元的序列順時針（或逆時針）插入到循環緩衝器中以填充循環緩衝器915的系統位元區段。隨後，映射電路944可以將來自編碼字元的同位檢查位元的序列插入到循環緩衝器的剩餘區段中，直到到達同位檢查位元序列的末尾或循環緩衝器716沒有剩餘可用空間為止。映射電路944可以與映射軟體954協同操作。
處理器904進一步可以包括位元選擇電路946，其被配置為選擇循環緩衝器915中的位元以作為初始冗餘版本輸出以用於經由無線空中介面經由收發機910傳輸到接收方無線通訊設備。在一些實例中，位元選擇電路946可以選擇循環緩衝器915中的所有位元以作為初始冗餘版本以用於傳輸。在其他實例中，位元選擇電路946可以執行速率匹配或刪餘以選擇循環緩衝器915中的位元的一部分作為初始冗餘版本以用於傳輸。另外，位元選擇電路946可以被配置為在實施IR-HARQ時重傳一或多個後續冗餘版本（RVs）。每個RV可以包括相同數量的經過編碼的位元。然而，每個RV可以包括例如不同數量的系統位元和同位檢查位元。例如，與初始冗餘版本相比，一或多個後續RV可以包括更少的系統位元和更多的同位檢查位元。位元選擇電路946可以與位元選擇軟體956協同操作。
處理器904進一步可以包括循環緩衝器（CB）管理電路948，其被配置為定義循環緩衝器915並且將循環緩衝器915保存例如在記憶體905中。CB管理電路948可以基於所選擇的母碼率來定義循環緩衝器915的長度及/或循環緩衝器915的系統位元和同位檢查位元區段的各自大小。在一些實例中，CB管理電路948可以基於可以與特定資訊區塊大小K和基本圖關聯的所選擇的母碼率來定義循環緩衝器。例如，可以基於資訊區塊長度K為從至少兩個基本圖選項中選擇的基本圖定義循環緩衝器。
例如，當K=Kmax 時，CB管理電路948可以將循環緩衝器915定義為在母碼率Rmin *具有Nmax 的長度。在一些實例中，Rmin *等於1/3，因此循環緩衝器915的系統位元區段表示長度的1/3，而循環緩衝器915的剩餘同位檢查位元區段表示長度的2/3。
對於K＜Kmax ，CB管理電路948可以以小於Rmin *的母碼率Rmother 定義循環緩衝器915。循環緩衝器可以由最大編碼字元大小Nmax 和對應於編碼增益具有減小收益的碼率的絕對最小母碼率Rmin_absolute 限定。例如，絕對最小母碼率Rmin_absolute 可以是1/6或1/12。
在一些實例中，CB管理電路948可以將循環緩衝器915定義為在所選擇的母碼率Rmother 具有固定長度Nmax ，其可以小於或等於Rmin *，從而基於所選擇的母碼率產生循環緩衝器915的系統位元和同位檢查位元區段的不同大小。通常，系統位元區段可以表示小於循環緩衝器長度的1/3，並且同位檢查位元區段可以表示大於循環緩衝器長度的2/3。
在其他實例中，CB管理電路948可以將循環緩衝器915定義為具有可配置長度N*，其可以小於或等於Nmax 。另外，循環緩衝器915的系統位元和同位檢查位元區段的各自大小可以根據可以小於或等於Rmin *的所選擇的母碼率Rmother 而變化。CB管理電路948可以與CB管理軟體958協同操作。
處理器904進一步可以包括LDPC解碼電路950，其被配置為經由無線空中介面經由收發機910從發送方無線通訊設備接收編碼字元的一或多個冗餘版本且使用LDPC解碼對編碼字元進行解碼以產生給定區塊長度的資訊區塊。在一些實例中，如前述，LDPC解碼電路950可以被配置為利用由CB管理電路948配置的循環緩衝器915來解碼編碼字元。例如，當實施IR-HARQ時，可以利用循環緩衝器915以決定在RV之間重疊的所接收的經過編碼的位元（例如，基於用於第一傳輸和每個RV的循環緩衝器上的開始和結束點），組合重疊的經過編碼的位元，基於在每個RV中接收到的新的同位檢查位元擴展編碼字元，並且解碼經過擴展的編碼字元。LDPC解碼電路950可以與LDPC解碼軟體960協同操作。
圖10是圖示根據本案內容的一些態樣的用於低密度同位檢查（LDPC）編碼的示例性過程1000的流程圖。如下所述，在本案內容的範圍內的特定實施方式中可以省略一些或全部所示特徵，並且對於實施所有實施例可能不需要一些所示特徵。在一些實例中，過程1000可以由圖1、2、7及/或9中所示的無線通訊設備來執行。在一些實例中，過程1000可以由用於執行下文描述的功能或演算法的任何合適的裝置或構件來執行。
在方塊1002處，無線通訊設備可以為循環緩衝器選擇母碼率。在一些實例中，母碼率可以從至少兩個母碼率中選擇，並且可以基於給定的資訊區塊大小和所選擇的LDPC基本圖來決定。在一些實例中，可以基於例如資訊區塊大小從兩個或更多個LDPC基本圖中選擇LDPC基本圖。在一些實例中，母碼率可以是與最大資訊區塊大小（Kmax ）和最大編碼字元長度（Nmax ）對應的最小碼率（Rmin *）與編碼增益減小的絕對最小母碼率Rmin_absolute 之間的任何碼率。例如，母碼率可以是1/3、1/6、1/12或其他合適的碼率。例如，以上參照圖9所示和所述的CB管理電路948可以決定母碼率。
在方塊1004處，無線通訊設備可以基於所選擇的母碼率來定義循環緩衝器。在一些實例中，當資訊區塊的資訊區塊大小等於最大資訊區塊大小時，可以藉由將循環緩衝器的長度設置為等於對應於最大編碼字元大小的最大長度來定義循環緩衝器。在其他實例中，可以藉由將循環緩衝器的長度設置為等於資訊區塊的資訊區塊大小除以所選擇的母碼率來定義循環緩衝器。基於所選擇的母碼率，藉由配置循環緩衝器的系統位元區段和同位檢查位元區段的各自大小，可以進一步定義循環緩衝器。例如，可以藉由提供固定長度的循環緩衝器（例如，對應於最大編碼字元大小）並且基於所選擇的母碼率改變系統位元和同位檢查位元區段的各自大小來定義循環緩衝器。例如，以上參照圖9所示和所述的CB管理電路948可以定義循環緩衝器。
在方塊1006處，無線通訊設備可以接收資訊區塊並且使用LDPC編碼對資訊區塊進行編碼以產生編碼字元。編碼字元可以包括例如從LDPC編碼過程產生的系統位元（例如，資訊區塊的資訊位元）和同位檢查位元。在一些實例中，可以使用從兩個或更多個LDPC基本圖中選擇的LDPC基本圖產生編碼字元，其中如前述，每個LDPC基本圖可以與不同的母碼率相關聯。例如，以上參照圖9所示和所述的LDPC編碼電路942可以編碼資訊區塊。
在方塊1008處，無線通訊設備可以將編碼字元的系統位元插入到循環緩衝器的系統位元區段中並且將編碼字元的同位檢查位元插入到循環緩衝器的同位檢查位元區段中。在一些實例中，無線通訊設備可以開始於循環緩衝器中的特定位置並且將系統位元的序列順時針（或逆時針）插入到循環緩衝器中以填充循環緩衝器的系統位元區段，隨後將同位檢查位元的序列插入到循環緩衝器的同位檢查位元區段中。例如，以上參照圖9所示和所述的映射電路944可以將系統位元和同位檢查位元插入到循環緩衝器中。
在方塊1010處，無線通訊可以從系統位元區段中的系統位元和同位檢查位元區段中的同位檢查位元中選擇經過編碼的位元以包括在編碼字元的冗餘版本中。例如，對於第一（初始）冗餘版本，無線通訊設備可以選擇所有系統位元和同位檢查位元或者僅選擇系統位元及/或同位檢查位元的一部分。對於IR-HARQ，可以發送編碼字元的一或多個後續冗餘版本，其包括更少的系統位元和更多的同位檢查位元（例如，藉由在循環緩衝器上與第一傳輸的不同點處開始和結束）。例如，以上參照圖9所示和所述的位元選擇電路946可以從循環緩衝器中選擇用於編碼字元的冗餘版本的經過編碼的位元。
在方塊1012處，無線通訊設備可以經由無線空中介面向接收器（例如，接收無線通訊設備）發送編碼字元的冗餘版本。例如，以上參照圖9所示和所述的收發機910可以向接收方無線通訊設備發送編碼字元。
圖11是圖示根據本案內容的一些態樣的用於低密度同位檢查（LDPC）編碼的另一示例性過程1100的流程圖。如下所述，在本案內容的範圍內的特定實施方式中可以省略一些或全部所示特徵，並且對於實施所有實施例而言，可能不需要一些所示特徵。在一些實例中，過程1100可以由圖1、2、7及/或9中所示的無線通訊設備來執行。在一些實例中，過程1100可以由用於執行下文描述的功能或演算法的任何合適的裝置或構件來執行。
在方塊1102處，無線通訊設備可以提供固定長度的循環緩衝器。例如，可以將循環緩衝器的固定長度設置為等於對應於最大編碼字元長度的最大長度。例如，以上參照圖9所示和所述的記憶體905內的硬體中可以實施固定長度循環緩衝器。
在方塊1104處，無線通訊設備可以為循環緩衝器選擇母碼率。在一些實例中，母碼率可以從至少兩個母碼率中選擇，並且可以基於給定的資訊區塊大小和所選擇的LDPC基本圖來決定。在一些實例中，可以基於例如資訊區塊大小從兩個或更多個LDPC基本圖中選擇LDPC基本圖。在一些實例中，母碼率可以是與最大資訊區塊大小（Kmax ）和最大編碼字元長度（Nmax ）對應的最小碼率（Rmin *）與編碼增益減小的絕對最小母碼率Rmin_absolute 之間的任何碼率。例如，母碼率可以是1/3、1/6、1/12或其他合適的碼率。例如，以上參照圖9所示和所述的CB管理電路948可以決定母碼率。
在方塊1106處，無線通訊設備可以基於所選擇的母碼率來定義循環緩衝器的系統位元區段和同位檢查位元區段的各自大小。例如，可以基於資訊區塊的資訊區塊大小來定義系統位元區段和同位檢查位元區段的各自大小。例如，以上參照圖9所示和所述的CB管理電路948可以定義循環緩衝器。
在方塊1108處，無線通訊設備可以接收資訊區塊並且使用LDPC編碼對資訊區塊進行編碼以產生編碼字元。編碼字元可以包括例如從LDPC編碼過程產生的系統位元（例如，資訊區塊的資訊位元）和同位檢查位元。在一些實例中，可以使用從兩個或更多個LDPC基本圖中選擇的LDPC基本圖產生編碼字元，其中如前述，每個LDPC基本圖可以與不同的母碼率相關聯。例如，以上參照圖9所示和所述的LDPC編碼電路942可以編碼資訊區塊。
在方塊1110處，無線通訊設備可以將編碼字元的系統位元插入到循環緩衝器的系統位元區段中並且將編碼字元的同位檢查位元插入到循環緩衝器的同位檢查位元區段中。在一些實例中，無線通訊設備可以開始於循環緩衝器中的特定位置並且將系統位元的序列順時針（或逆時針）插入到循環緩衝器中以填充循環緩衝器的系統位元區段，隨後將同位檢查位元的序列插入到循環緩衝器的同位檢查位元區段中。例如，以上參照圖9所示和所述的映射電路944可以將系統位元和同位檢查位元插入到循環緩衝器中。
在方塊1112處，無線通訊可以從系統位元區段中的系統位元和同位檢查位元區段中的同位檢查位元中選擇經過編碼的位元以包括在編碼字元的冗餘版本中。例如，對於第一（初始）冗餘版本，無線通訊設備可以選擇所有系統位元和同位檢查位元或者僅選擇系統位元及/或同位檢查位元的一部分。對於IR-HARQ，可以發送編碼字元的一或多個後續冗餘版本，其包括較少的系統位元和較多的同位檢查位元（例如，藉由在循環緩衝器上與第一傳輸不同的點處開始和結束）。例如，以上參照圖9所示和所述的位元選擇電路946可以從循環緩衝器中選擇用於編碼字元的冗餘版本的經過編碼的位元。
在方塊1114處，無線通訊設備可以經由無線空中介面向接收器（例如，接收方無線通訊設備）發送編碼字元的冗餘版本。例如，以上參照圖9所示和所述的收發機910可以向接收方無線通訊設備發送編碼字元。
圖12是圖示根據本案內容的一些態樣的用於低密度同位檢查（LDPC）編碼的另一示例性過程1200的流程圖。如下所述，在本案內容的範圍內的特定實施方式中可以省略一些或全部所示特徵，並且對於實施所有實施例而言，可能不需要一些所示特徵。在一些實例中，過程1200可以由圖1、2、7及/或9中所示的無線通訊設備來執行。在一些實例中，過程1200可以由用於執行下文描述的功能或演算法的任何合適的裝置或構件來執行。
在方塊1202處，無線通訊設備可以提供固定長度的循環緩衝器。例如，可以將循環緩衝器的固定長度設置為等於對應於最大編碼字元長度的最大長度。例如，以上參照圖9所示和所述的記憶體905內的硬體中可以實施固定長度循環緩衝器。
在方塊1204處，無線通訊設備可以決定要被編碼的資訊區塊的資訊區塊大小（長度）。在一些實例中，可以基於絕對最小母碼率Rmin_absolute 和循環緩衝器的固定長度來選擇資訊區塊大小。例如，以上參照圖9所示和所述的LDPC編碼電路942可以決定資訊區塊大小。
在方塊1206處，無線通訊設備可以基於在1204處決定的資訊區塊大小來選擇用於編碼資訊區塊的基本圖。例如，可以從至少兩個基本圖選項中選擇LDPC基本圖。在一些實例中，至少兩個基本圖選項可以包括嵌套基本圖族。在其他實例中，至少兩個基本圖選項可以包括具有不同範圍的圖維數（例如，不同範圍的位元節點數量）的基本圖。在該實例中，每個LDPC基本圖可以基於提升大小支援不同的資訊區塊長度範圍（例如，Klow 至Khigh ）。另外，每個資訊區塊長度範圍可以重疊。例如，LDPC基本圖中的至少一個可以包括比包括在與基準LDPC基本圖相關聯的資訊區塊長度範圍中的彼等更低的資訊區塊長度。此外，一或多個LDPC基本圖可以以K (K＜Kmax )的較小值利用最大提升大小Zmax 。例如，以上參照圖9所示和所述的LDPC編碼電路942可以選擇LDPC基本圖。
在方塊1208處，無線通訊設備可以為循環緩衝器選擇母碼率。在一些實例中，母碼率可以從至少兩個母碼率中選擇，並且可以基於所決定的資訊區塊大小和所選擇的LDPC基本圖來決定。在一些實例中，母碼率可以是與最大資訊區塊大小（Kmax ）和最大編碼字元長度（Nmax ）對應的最小碼率（Rmin *）與編碼增益減小的絕對最小母碼率Rmin_absolute 之間的任何碼率。例如，母碼率可以是1/3、1/6、1/12或其他合適的碼率。例如，以上參照圖9所示和所述的CB管理電路948可以決定母碼率。
在方塊1210處，無線通訊設備可以基於所選擇的母碼率來定義循環緩衝器的系統位元區段和同位檢查位元區段的各自大小。例如，可以基於資訊區塊的資訊區塊大小來定義系統位元區段和同位檢查位元區段的各自大小。例如，以上參照圖9所示和所述的CB管理電路948可以定義循環緩衝器。
在方塊1212處，無線通訊設備可以接收資訊區塊並且使用所選擇的LDPC基本圖對資訊區塊進行編碼以產生編碼字元。編碼字元可以包括例如從LDPC編碼過程產生的系統位元（例如，資訊區塊的資訊位元）和同位檢查位元。例如，以上參照圖9所示和所述的LDPC編碼電路942可以編碼資訊區塊。
在方塊1214處，無線通訊設備可以將編碼字元的系統位元插入到循環緩衝器的系統位元區段中並且將編碼字元的同位檢查位元插入到循環緩衝器的同位檢查位元區段中。在一些實例中，無線通訊設備可以開始於循環緩衝器中的特定位置並且將系統位元的序列順時針（或逆時針）插入到循環緩衝器中以填充循環緩衝器的系統位元區段，隨後將同位檢查位元的序列插入到循環緩衝器的同位檢查位元區段中。例如，以上參照圖9所示和所述的映射電路944可以將系統位元和同位檢查位元插入到循環緩衝器中。
在方塊1216處，無線通訊可以從系統位元區段中的系統位元和同位檢查位元區段中的同位檢查位元中選擇經過編碼的位元以包括在編碼字元的冗餘版本中。例如，對於第一（初始）冗餘版本，無線通訊設備可以選擇所有系統位元和同位檢查位元或者僅選擇系統位元及/或同位檢查位元的一部分。對於IR-HARQ，可以發送編碼字元的一或多個後續冗餘版本，其包括較少的系統位元和較多的同位檢查位元（例如，藉由在循環緩衝器上與第一傳輸不同的點處開始和結束）。例如，以上參照圖9所示和所述的位元選擇電路946可以從循環緩衝器中選擇用於編碼字元的冗餘版本的經過編碼的位元。
在方塊1218處，無線通訊設備可以經由無線空中介面向接收器（例如，接收方無線通訊設備）發送編碼字元的冗餘版本。例如，以上參照圖9所示和所述的收發機910可以向接收方無線通訊設備發送編碼字元。
在一種配置中，無線通訊設備包括用於基於從至少兩個母碼率中選擇的母碼率來定義循環緩衝器的構件，其中循環緩衝器包括固定長度並且進一步包括系統位元區段和同位檢查位元區段。無線通訊設備進一步包括用於利用LDPC編碼對資訊區塊進行編碼以產生包括系統位元和同位檢查位元的編碼字元的構件，用於將系統位元插入到系統位元區段並將同位檢查位元插入到同位檢查位元區段的構件，用於從系統位元區段中的系統位元和同位檢查位元區段中的同位檢查位元選擇經過編碼的位元以包括在編碼字元的冗餘版本中的構件；及用於經由無線空中介面發送編碼字元的冗餘版本的構件。
在一個態樣中，前述構件可以是圖9中所示的被配置為執行由前述構件所述的功能的處理器904。例如，用於定義循環緩衝器的前述構件可以包括圖9中所示的CB管理電路948。在另一態樣中，用於編碼資訊區塊的前述構件可以包括圖9所示的LDPC編碼電路942。在又一態樣中，用於將系統位元和同位檢查位元插入到循環緩衝器中的前述構件可以包括圖9所示的映射電路944。在又一態樣中，用於從循環緩衝器中選擇經過編碼的位元的前述構件可以包括圖9中所示的位元選擇電路946。在又一態樣中，用於發送冗餘版本的前述構件可以包括圖9所示的收發機910和處理器904。在又一態樣中，前述構件可以是被配置為執行由前述構件所述的功能的電路或任何裝置。
已經參考示例性實施方式呈現了無線通訊網路的幾個態樣。如本領域技藝人士將容易瞭解的，貫穿本案內容所描述的各個態樣可以擴展到其他電信系統、網路架構和通訊標準。
舉例而言，可以在由3GPP定義的其他系統（諸如長期進化（LTE）、進化型封包系統（EPS）、通用行動電信系統（UMTS））及/或行動通訊全球系統（GSM））內實施各個態樣。亦可以將各個態樣擴展到由第三代合作夥伴計劃2（3GPP2）定義的系統，諸如CDMA2000及/或進化資料最佳化（EV-DO）。其他實例可以在採用IEEE 802.11（Wi-Fi）、IEEE 802.16（WiMAX）、IEEE 802.20、超寬頻（UWB）、藍牙的系統及/或其他合適的系統內實施。所採用的實際電信標準、網路架構及/或通訊標準將取決於特定的應用和施加在系統上的整體設計約束。
在本案內容中，使用詞語「示例性」來意謂「用作示例、實例或說明」。本文描述為「示例性」的任何實施方式或態樣不一定被解釋為優選的或優於本案內容的其他態樣。同樣，術語「態樣」不要求本案內容的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於代表兩個物件之間的直接或間接耦合。例如，若物件A實體接觸物件B，並且物件B接觸物件C，則物件A和C仍然可以被視為彼此耦合 - 即使其彼此不直接實體接觸。例如，即使第一物件從未直接實體上與第二物件接觸，第一物件亦可以耦合到第二物件。術語「電路」和「電路系統」被廣泛地使用，並且意欲包括電氣設備和導體的硬體實施方式，該硬體實施方式在連接和配置時實現本案內容中描述的功能，而沒有關於電子電路類型的限制，以及資訊和指令的軟體實施方式，該資訊和指令的軟體實施方式在由處理器執行時實現本案內容中描述的功能的執行。
圖1-10中所示的元件、步驟、特徵及/或功能中的一或多個可以重新排列及/或組合成單個元件、步驟、特徵或功能或者以幾個元件、步驟或功能來體現。在不脫離本文揭示的新穎特徵的情況下，亦可以添加附加元件、組件、步驟及/或功能。圖1、2、7及/或9中所示的裝置、設備及/或元件可以被配置為執行本文中描述的方法、特徵或步驟中的一或多個。本文描述的新穎演算法亦可以有效地用軟體來實施及/或嵌入硬體中。
應當理解，所揭示的方法中的步驟的具體順序或層次是示例性過程的說明。基於設計偏好，可以理解的是，可以重新排列方法中的步驟的具體順序或層次。所附方法請求項以示例性順序呈現了各個步驟的元素，並且不意謂限於所呈現的具體順序或層次，除非本文特別加以指出。
100‧‧‧無線電存取網路102‧‧‧巨集細胞服務區104‧‧‧巨集細胞服務區106‧‧‧巨集細胞服務區108‧‧‧小型細胞服務區110‧‧‧基地台112‧‧‧基地台114‧‧‧基地台116‧‧‧遠端無線電頭端（RRH）118‧‧‧基地台120‧‧‧四軸飛行器或無人機122‧‧‧UE124‧‧‧UE126‧‧‧UE127‧‧‧同級間（P2P）或側向鏈路信號128‧‧‧UE130‧‧‧UE132‧‧‧UE134‧‧‧UE136‧‧‧UE138‧‧‧UE140‧‧‧UE142‧‧‧UE202‧‧‧第一無線通訊設備204‧‧‧第二無線通訊設備206‧‧‧通訊通道208‧‧‧雜訊222‧‧‧源224‧‧‧槽242‧‧‧解碼器244‧‧‧槽400‧‧‧LDPC圖402‧‧‧可變節點（VN1-VN12）404‧‧‧檢查節點（CN1-CN9）406‧‧‧邊500‧‧‧基本圖502‧‧‧核心結構504‧‧‧同位結構506‧‧‧核心圖508‧‧‧低速率擴展510‧‧‧一度同位檢查位元700‧‧‧發送無線通訊設備702‧‧‧傳輸區塊704‧‧‧資訊區塊706‧‧‧LDPC編碼器708‧‧‧編碼字元710‧‧‧系統位元712‧‧‧同位檢查位元714‧‧‧映射器716‧‧‧循環緩衝器718‧‧‧第一區段720‧‧‧第二區段722‧‧‧位元選擇器724‧‧‧初始冗餘版本800‧‧‧循環緩衝器802‧‧‧系統位元區段804‧‧‧剩餘同位檢查位元區段810‧‧‧循環緩衝器812‧‧‧系統位元區段814‧‧‧同位檢查位元區段820‧‧‧循環緩衝器822‧‧‧系統位元區段824‧‧‧同位檢查位元區段900‧‧‧無線通訊設備902‧‧‧匯流排904‧‧‧處理器905‧‧‧記憶體906‧‧‧電腦可讀取媒體908‧‧‧匯流排介面910‧‧‧收發機912‧‧‧使用者介面914‧‧‧處理系統915‧‧‧循環緩衝器942‧‧‧LDPC編碼電路944‧‧‧映射電路946‧‧‧位元選擇電路948‧‧‧CB管理電路950‧‧‧LDPC解碼電路952‧‧‧LDPC編碼軟體954‧‧‧映射軟體956‧‧‧位元選擇軟體958‧‧‧CB管理軟體960‧‧‧LDPC解碼軟體1000‧‧‧過程1002‧‧‧步驟1004‧‧‧步驟1006‧‧‧步驟1008‧‧‧步驟1010‧‧‧步驟1012‧‧‧步驟1100‧‧‧過程1102‧‧‧步驟1104‧‧‧步驟1106‧‧‧步驟1108‧‧‧步驟1110‧‧‧步驟1112‧‧‧步驟1114‧‧‧步驟1200‧‧‧過程1202‧‧‧步驟1204‧‧‧步驟1206‧‧‧步驟1208‧‧‧步驟1210‧‧‧步驟1212‧‧‧步驟1214‧‧‧步驟1216‧‧‧步驟1218‧‧‧步驟
圖1是圖示根據本案內容的一些態樣的無線電存取網路的實例的圖。
圖2是根據本案內容的一些態樣的利用區塊碼的無線通訊的示意圖。
圖3圖示根據本發明的一些態樣的低密度同位檢查（LDPC）矩陣的實例。
圖4圖示根據本案內容的一些態樣的LDPC基本圖的實例。
圖5圖示根據本案內容的一些態樣的示例性基本圖的一般結構。
圖6圖示根據本案內容的一些態樣的示例性最佳化的基本圖的一般結構。
圖7圖示根據本案內容的一些態樣的被配置為使用LDPC編碼器和循環緩衝器來產生和發送編碼字元以用於速率匹配的示例性發送無線通訊設備。
圖8圖示根據本案內容的一些態樣的示例性可配置循環緩衝器。
圖9是圖示根據本案內容的一些態樣的採用處理系統的無線通訊設備的硬體實施方式的實例的方塊圖。
圖10是根據本案內容的一些態樣的用於利用可配置循環緩衝器進行LDPC編碼的方法的流程圖。
圖11是根據本案內容的一些態樣的用於利用可配置循環緩衝器進行LDPC編碼的另一方法的流程圖。
圖12是根據本案內容的一些態樣的用於利用可配置循環緩衝器進行LDPC編碼的另一方法的流程圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
700‧‧‧發送無線通訊設備
702‧‧‧傳輸區塊
704‧‧‧資訊區塊
706‧‧‧LDPC編碼器
708‧‧‧編碼字元
710‧‧‧系統位元
712‧‧‧同位檢查位元
714‧‧‧映射器
716‧‧‧循環緩衝器
718‧‧‧第一區段
720‧‧‧第二區段
722‧‧‧位元選擇器
724‧‧‧初始冗餘版本

Claims (30)

  1. 一種低密度同位檢查（LDPC）編碼的方法，該方法包括以下步驟： 基於從至少兩個母碼率中選擇的一經過選擇的母碼率來定義一循環緩衝器，其中該循環緩衝器包括一固定長度並且進一步包括一系統位元區段和一同位檢查位元區段； 利用LDPC編碼對一資訊區塊進行編碼以產生包括系統位元和同位檢查位元的一編碼字元； 將該系統位元插入到該系統位元區段並將該同位檢查位元插入到該同位檢查位元區段； 從該系統位元區段中的該等系統位元和該同位檢查位元區段中的該等同位檢查位元選擇經過編碼的位元以包括在該編碼字元的一冗餘版本中；及 經由一無線空中介面發送該編碼字元的該冗餘版本。
  2. 如請求項1所述之方法，其中定義該循環緩衝器之步驟進一步包括以下步驟： 基於該所選擇的母碼率來定義該系統位元區段和該同位檢查位元區段的各自大小。
  3. 如請求項2所述之方法，其中定義該循環緩衝器之步驟進一步包括以下步驟： 基於該資訊區塊的一資訊區塊大小來定義該循環緩衝器的該系統位元區段和該同位檢查位元區段的該各自大小。
  4. 如請求項3所述之方法，其中定義該循環緩衝器之步驟進一步包括以下步驟： 將該循環緩衝器的該固定長度設置為等於對應於一最大編碼字元長度的一最大長度。
  5. 如請求項3所述之方法，其中定義該循環緩衝器之步驟進一步包括以下步驟： 基於針對該編碼字元的一絕對最小碼率來選擇該資訊區塊的該資訊區塊大小。
  6. 如請求項3所述之方法，其中利用LDPC編碼對該資訊區塊進行編碼之步驟進一步包括以下步驟： 基於該資訊區塊大小從用於LDPC編碼的至少兩個基本圖中選擇一經過選擇的基本圖。
  7. 如請求項6所述之方法，其中該至少兩個基本圖中的每一個基本圖與該至少兩個母碼率中一相應的一個母碼率相關聯。
  8. 如請求項1所述之方法，其中該冗餘版本包括一初始冗餘版本或一後續冗餘版本。
  9. 如請求項8所述之方法，其中該初始冗餘版本和該後續冗餘版本中的每一者包括該等經過編碼的位元的不同集合。
  10. 一種被配置用於低密度同位檢查（LDPC）編碼的裝置，包括： 一收發機； 一記憶體；及 一處理器，該處理器通訊地耦合到該收發機和該記憶體，該處理器被配置為： 基於從至少兩個母碼率中選擇的一經過選擇的母碼率來定義一循環緩衝器，其中該循環緩衝器包括一固定長度並且進一步包括一系統位元區段和一同位檢查位元區段； 利用LDPC編碼對一資訊區塊進行編碼以產生包括系統位元和同位檢查位元的一編碼字元； 將該系統位元插入到該系統位元區段並將該同位檢查位元插入到該同位檢查位元區段； 從該系統位元區段中的該系統位元和該同位檢查位元區段中的該同位檢查位元選擇經過編碼的位元以包括在該編碼字元的一冗餘版本中；及 經由該收發機經由一無線空中介面發送該編碼字元的該冗餘版本。
  11. 如請求項10所述之裝置，其中該處理器進一步被配置為： 基於該所選擇的母碼率來定義該系統位元區段和該同位檢查位元區段的各自大小。
  12. 如請求項11所述之裝置，其中該處理器進一步被配置為： 基於該資訊區塊的一資訊區塊大小來定義該循環緩衝器的該系統位元區段和該同位檢查位元區段的該各自大小。
  13. 如請求項12所述之裝置，其中該處理器進一步被配置為： 將該循環緩衝器的該固定長度設置為等於對應於一最大編碼字元長度的一最大長度。
  14. 如請求項12所述之裝置，其中該處理器進一步被配置為： 基於針對該編碼字元的一絕對最小碼率來選擇該資訊區塊的該資訊區塊大小。
  15. 如請求項12所述之裝置，其中該處理器進一步被配置為： 基於該資訊區塊大小從用於LDPC編碼的至少兩個基本圖中選擇一經過選擇的基本圖。
  16. 如請求項15所述之裝置，其中該至少兩個基本圖中的每一個基本圖與該至少兩個母碼率中一相應的一個母碼率相關聯。
  17. 如請求項10所述之裝置，其中該冗餘版本包括一初始冗餘版本或一後續冗餘版本。
  18. 如請求項17所述之裝置，其中該初始冗餘版本和該後續冗餘版本中的每一者包括該經過編碼的位元的不同集合。
  19. 一種無線通訊設備，包括： 用於基於從至少兩個母碼率中選擇的一經過選擇的母碼率來定義一循環緩衝器的構件，其中該循環緩衝器包括一固定長度並且進一步包括一系統位元區段和一同位檢查位元區段； 用於利用LDPC編碼對一資訊區塊進行編碼以產生包括系統位元和同位檢查位元的一編碼字元的構件； 用於將該系統位元插入到該系統位元區段並將該同位檢查位元插入到該同位檢查位元區段的構件； 用於從該系統位元區段中的該系統位元和該同位檢查位元區段中的該同位檢查位元選擇經過編碼的位元以包括在該編碼字元的一冗餘版本中的構件；及 用於經由一無線空中介面發送該編碼字元的該冗餘版本的構件。
  20. 如請求項19所述之無線通訊設備，其中該用於定義該循環緩衝器的構件進一步包括： 用於基於該所選擇的母碼率來定義該系統位元區段和該同位檢查位元區段的各自大小的構件。
  21. 如請求項20所述之無線通訊設備，其中該用於定義該循環緩衝器的構件進一步包括： 用於基於該資訊區塊的一資訊區塊大小來定義該循環緩衝器的該系統位元區段和該同位檢查位元區段的該各自大小的構件。
  22. 如請求項21所述之無線通訊設備，其中該用於定義該循環緩衝器的構件進一步包括： 用於將該循環緩衝器的該固定長度設置為等於對應於一最大編碼字元長度的一最大長度的構件。
  23. 如請求項21所述之無線通訊設備，其中該用於定義該循環緩衝器的構件進一步包括： 用於基於針對該編碼字元的一絕對最小碼率來選擇該資訊區塊的該資訊區塊大小的構件。
  24. 如請求項21所述之無線通訊設備，其中該用於利用LDPC編碼對該資訊區塊進行編碼的構件進一步包括： 用於基於該資訊區塊大小從用於LDPC編碼的至少兩個基本圖中選擇一經過選擇的基本圖的構件。
  25. 如請求項24所述之無線通訊設備，其中該至少兩個基本圖中的每一個基本圖與該至少兩個母碼率中一相應的一個母碼率相關聯。
  26. 如請求項19所述之無線通訊設備，其中該冗餘版本包括一初始冗餘版本或一後續冗餘版本。
  27. 如請求項26所述之無線通訊設備，其中該初始冗餘版本和該後續冗餘版本中的每一者包括該等經過編碼的位元的不同集合。
  28. 一種儲存電腦可執行代碼的非暫態電腦可讀取媒體，該電腦可執行代碼包括在被執行時使得一處理器執行以下步驟的代碼： 基於從至少兩個母碼率中選擇的一經過選擇的母碼率來定義一循環緩衝器，其中該循環緩衝器包括一固定長度並且進一步包括一系統位元區段和一同位檢查位元區段； 利用LDPC編碼對一資訊區塊進行編碼以產生包括系統位元和同位檢查位元的一編碼字元； 將該等系統位元插入到該系統位元區段並將該等同位檢查位元插入到該同位檢查位元區段； 從該系統位元區段中的該等系統位元和該同位檢查位元區段中的該等同位檢查位元選擇經過編碼的位元以包括在該編碼字元的一冗餘版本中；及 經由一無線空中介面發送該編碼字元的該冗餘版本。
  29. 如請求項28所述之非暫態電腦可讀取媒體，進一步包括在被執行時使得一處理器執行以下步驟的代碼： 基於該所選擇的母碼率來定義該系統位元區段和該同位檢查位元區段的各自大小。
  30. 如請求項29所述之非暫態電腦可讀取媒體，進一步包括在被執行時使得一處理器執行以下步驟的代碼： 基於該資訊區塊的一資訊區塊大小來定義該循環緩衝器的該系統位元區段和該同位檢查位元區段的該各自大小。
TW107105195A 2017-02-13 2018-02-13 低密度同位檢查（ldpc）循環緩衝器速率匹配 TWI751284B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762458495P 2017-02-13 2017-02-13
US62/458,495 2017-02-13
US15/894,197 US10348329B2 (en) 2017-02-13 2018-02-12 Low density parity check (LDPC) circular buffer rate matching
US15/894,197 2018-02-12

Publications (2)

Publication Number Publication Date
TW201838344A TW201838344A (zh) 2018-10-16
TWI751284B true TWI751284B (zh) 2022-01-01

Family

ID=63105487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105195A TWI751284B (zh) 2017-02-13 2018-02-13 低密度同位檢查（ldpc）循環緩衝器速率匹配

Country Status (9)

Country Link
US (1) US10348329B2 (zh)
EP (1) EP3580851A1 (zh)
JP (1) JP7211954B2 (zh)
KR (1) KR102652057B1 (zh)
CN (1) CN110249538B (zh)
BR (1) BR112019016626A2 (zh)
SG (1) SG11201905916SA (zh)
TW (1) TWI751284B (zh)
WO (1) WO2018148742A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
CN108400832B (zh) 2017-02-06 2022-09-09 华为技术有限公司 数据处理方法和通信设备
CN108809509B (zh) * 2017-05-05 2021-01-22 电信科学技术研究院 低密度奇偶校验码的基础图选择方法及装置
CN114679185A (zh) * 2017-08-11 2022-06-28 中兴通讯股份有限公司 数据编码方法及装置
WO2019164515A1 (en) * 2018-02-23 2019-08-29 Nokia Technologies Oy Ldpc codes for 3gpp nr ultra-reliable low-latency communications
WO2020199225A1 (en) * 2019-04-05 2020-10-08 Qualcomm Incorporated Rate matching for different transmission modes
WO2021010623A1 (ko) * 2019-07-12 2021-01-21 엘지전자 주식회사 Harq 동작을 위한 인코딩 기법
CN112865810A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 编译码方法及装置
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation
CA3195885A1 (en) 2020-10-19 2022-04-28 XCOM Labs, Inc. Reference signal for wireless communication systems
WO2022093988A1 (en) 2020-10-30 2022-05-05 XCOM Labs, Inc. Clustering and/or rate selection in multiple-input multiple-output communication systems
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110239075A1 (en) * 2007-06-12 2011-09-29 Jun Xu Channel coding, modulating and mapping method for hybrid automatic repeat request of low density parity check code
US20130031438A1 (en) * 2011-07-29 2013-01-31 Stec, Inc. Multi-rate ldpc decoding
US8839077B2 (en) * 2009-12-31 2014-09-16 National Tsing Hua University Low density parity check codec

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633865B1 (en) 1999-12-23 2003-10-14 Pmc-Sierra Limited Multithreaded address resolution system
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6961888B2 (en) 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
WO2006009732A1 (en) * 2004-06-16 2006-01-26 Infinera Corporation Universal digital architecture for transport of client signals of any client payload and format type
WO2007027052A1 (en) * 2005-08-30 2007-03-08 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a frequency division multiple access system, and system thereof
KR20070080392A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 저밀도 패러티 검사 부호의 천공 방법
US9686044B2 (en) * 2007-03-27 2017-06-20 Qualcomm Incorporated Rate matching with multiple code block sizes
UA94655C2 (ru) * 2007-03-27 2011-05-25 Квелкомм Инкорпорейтед Выравнивание скорости передачи на основе циклического буфера
US8726121B2 (en) * 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
CN101075857B (zh) * 2007-04-29 2010-05-26 中兴通讯股份有限公司 一种turbo码的块交织及HARQ包生成方法
KR101479336B1 (ko) * 2007-05-29 2015-01-07 삼성전자주식회사 통신 시스템에서 제어 심볼 및 데이터 심볼 송/수신 장치 및 방법
WO2008151061A1 (en) * 2007-05-31 2008-12-11 Interdigital Technology Corporation Channel coding and rate matching for lte control channels
WO2008153353A1 (en) * 2007-06-13 2008-12-18 Lg Electronics Inc. Method for sub -packet generation with adaptive bit index
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US8189559B2 (en) * 2007-07-23 2012-05-29 Samsung Electronics Co., Ltd. Rate matching for hybrid ARQ operations
US7986741B2 (en) * 2007-09-28 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
US7924763B2 (en) * 2007-12-11 2011-04-12 Motorola Mobility, Inc. Method and appratus for rate matching within a communication system
CN101867443B (zh) * 2009-04-14 2015-05-20 中兴通讯股份有限公司 速率匹配方法和装置
US9753733B2 (en) * 2012-06-15 2017-09-05 Apple Inc. Methods, apparatus, and processors for packing multiple iterations of loop in a loop buffer
WO2014107030A1 (ko) * 2013-01-02 2014-07-10 엘지전자 주식회사 무선통신 시스템에서 단말의 데이터 전송 방법 및 상기 방법을 이용하는 단말
TW201519596A (zh) 2013-07-11 2015-05-16 Interdigital Patent Holdings 智慧HARQ WiFi系統及方法
WO2015188871A1 (en) 2014-06-13 2015-12-17 Huawei Technologies Co.,Ltd Transmitter and receiver devices performing repetition before interleaving and puncturing after interleaving and methods thereof
US10541781B2 (en) 2016-01-29 2020-01-21 Intel IP Corporation Rate matching using low-density parity-check codes
US10749631B2 (en) 2016-03-29 2020-08-18 Lg Electronics Inc. Method by which base station and terminal transmit and receive data signal in wireless communication system, and device for supporting same
US10362565B2 (en) 2016-06-29 2019-07-23 Lg Electronics Inc. Method and user equipment for transmitting uplink signal, and method and base station for receiving uplink signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110239075A1 (en) * 2007-06-12 2011-09-29 Jun Xu Channel coding, modulating and mapping method for hybrid automatic repeat request of low density parity check code
US8839077B2 (en) * 2009-12-31 2014-09-16 National Tsing Hua University Low density parity check codec
US20130031438A1 (en) * 2011-07-29 2013-01-31 Stec, Inc. Multi-rate ldpc decoding

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ericsson: "Rate Matching for LDPC Codes", 3GPP Draft; R1-1611322, 3rd Generation Partnership Project (3GPP), Mobile Competence Centre; 650, Route Des Lucioles; F-06921 Sophia-Antipolis Cedex; France, vol. RAN WG1, No. Reno, USA; Nov. 14, 2016-Nov. 18, 2016, *
Qualcomm Incorporated: "LDPC Rate Compatible Design", 3GPP Draft; R1-1700830, 3rd Generation Partnership Project (3GPP), Mobile Competence Centre; 650, Route Des Lucioles; F-06921 Sophia-Antipolis Cedex; France, vol. RAN WG1, Jan. 16, 2017-Jan. 20, 2017,; *

Also Published As

Publication number Publication date
CN110249538B (zh) 2023-07-14
KR102652057B1 (ko) 2024-03-27
JP2020507993A (ja) 2020-03-12
CN110249538A (zh) 2019-09-17
BR112019016626A2 (pt) 2020-04-07
KR20190113828A (ko) 2019-10-08
TW201838344A (zh) 2018-10-16
SG11201905916SA (en) 2019-08-27
JP7211954B2 (ja) 2023-01-24
US10348329B2 (en) 2019-07-09
US20180234114A1 (en) 2018-08-16
EP3580851A1 (en) 2019-12-18
WO2018148742A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
TWI751284B (zh) 低密度同位檢查（ldpc）循環緩衝器速率匹配
JP6980797B2 (ja) 複数の低密度パリティチェック（ｌｄｐｃ）ベースグラフの設計
US20180019766A1 (en) Pipelining for polar code list decoding
JP7050785B2 (ja) 密度進化を用いたポーラー符号構築のためのネスト化構造
TWI745579B (zh) 用於極性碼的有效率交錯器設計
US10447303B2 (en) Low-density parity check (LDPC) incremental parity-check matrix rotation
CN111684725B (zh) 用于冗余版本的低密度奇偶校验(ldpc)奇偶校验比特存储
TWI772457B (zh) 用於極化碼的高效交錯器設計
EP3566323B1 (en) Encoding and decoding using golay-based block codes