KR20190113503A - Substrate processing apparatus and control method thereof, film formation apparatus, manufacturing method of electronic component - Google Patents

Substrate processing apparatus and control method thereof, film formation apparatus, manufacturing method of electronic component Download PDF

Info

Publication number
KR20190113503A
KR20190113503A KR1020180125039A KR20180125039A KR20190113503A KR 20190113503 A KR20190113503 A KR 20190113503A KR 1020180125039 A KR1020180125039 A KR 1020180125039A KR 20180125039 A KR20180125039 A KR 20180125039A KR 20190113503 A KR20190113503 A KR 20190113503A
Authority
KR
South Korea
Prior art keywords
substrate
ion
ion source
board
ion beam
Prior art date
Application number
KR1020180125039A
Other languages
Korean (ko)
Inventor
요시코 아베
아라타 와타베
야마토 아베
타카시 타케미
Original Assignee
캐논 톡키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 톡키 가부시키가이샤 filed Critical 캐논 톡키 가부시키가이샤
Publication of KR20190113503A publication Critical patent/KR20190113503A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

The present invention is to provide a technique capable of efficiently performing surface treatment on the surface of a substrate. A substrate processing apparatus includes: a support means for supporting a substrate; a first ion source and a second ion source disposed in a positional relationship like sandwiching the substrate; one substrate supported by the support means or two substrates on which opposite surfaces of the individual processing surfaces face each other to be supported by the support means; and a control means for controlling the irradiation of the ion beams from first and second ion sources with regard to the processing surfaces on both sides of the one substrate or each of the processing surfaces of the two substrates while moving the first and second ion sources relatively in a first direction along the surface of the substrate.

Description

기판 처리 장치 및 그 제어 방법, 성막 장치, 전자 부품의 제조 방법{SUBSTRATE PROCESSING APPARATUS AND CONTROL METHOD THEREOF, FILM FORMATION APPARATUS, MANUFACTURING METHOD OF ELECTRONIC COMPONENT} Substrate processing apparatus, control method thereof, film forming apparatus, manufacturing method of electronic component {SUBSTRATE PROCESSING APPARATUS AND CONTROL METHOD THEREOF, FILM FORMATION APPARATUS, MANUFACTURING METHOD OF ELECTRONIC COMPONENT}

본 발명은, 기판 처리 장치 및 그 제어 방법, 성막 장치, 전자 부품의 제조 방법에 관한 것이다. TECHNICAL FIELD This invention relates to a substrate processing apparatus, its control method, the film-forming apparatus, and the manufacturing method of an electronic component.

반도체 디바이스의 성막 장치에 있어서는, 성막의 전 처리로서, 이온 빔에 의한 기판 표면의 세정(이물의 제거)이나 에칭을 행하는 일이 있다. 종래, 기판의 양면에 대해 이와 같은 전 처리를 행하는 경우에는, 특허문헌 1과 같이, 챔버 내에 고정시킨 기판의 양측으로부터 이온 빔을 조사하는 방법이 채용되고 있었다. In the film-forming apparatus of a semiconductor device, as a pre-process of film-forming, washing | cleaning (removal of a foreign material) and etching of the board | substrate surface by an ion beam may be performed. Conventionally, when performing such pretreatment with respect to both surfaces of a board | substrate, the method of irradiating an ion beam from both sides of the board | substrate fixed in the chamber like FIG.

일본특허공개 제2008-117753호 공보Japanese Patent Publication No. 2008-117753

그러나, 특허문헌 1에 개시되어 있는 종래 방법에서는, 1매의 기판을 처리할 때마다 기판의 교체가 필요하기 때문에, 작업이 번잡하고 생산성이 극히 나쁘다. 또한, 기판의 전면에 이온 빔을 조사해야 하기 때문에, 큰 사이즈의 기판을 처리할 수 없다고 하는 제약(혹은, 이온 소스의 대형화를 초래한다고 하는 불리함)이 있다.However, in the conventional method disclosed in Patent Literature 1, since the replacement of the substrate is required every time one substrate is processed, the work is complicated and the productivity is extremely bad. In addition, since the ion beam must be irradiated to the entire surface of the substrate, there is a limitation (or disadvantage that causes an enlargement of the ion source) that the substrate of a large size cannot be processed.

본 발명은 상술한 실정을 감안한 것으로, 기판의 면에 대한 표면 처리를 효율적으로 행할 수 있는 기술을 제공하는 것을 목적으로 한다.The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a technique capable of efficiently performing surface treatment on a surface of a substrate.

본 발명의 제1 측면은, 기판을 지지하는 지지 수단과, 상기 기판을 사이에 끼우는 것과 같은 위치 관계로 배치된 제1 이온 소스 및 제2 이온 소스와, 상기 지지 수단에 의해 지지된 1매의 기판 또는 상기 지지 수단에 의해 각각의 처리면의 반대면끼리가 대향하여 지지된 2매의 기판과, 상기 제1 및 제2 이온 소스를, 기판의 면을 따른 제1 방향으로 상대적으로 이동시키면서, 상기 1매의 기판의 양측의 처리면 또는 상기 2매의 기판의 각각의 상기 처리면에 대해, 상기 제1 및 제2 이온 소스로부터 이온 빔을 조사하는 제어를 행하는 제어 수단을 포함하는 것을 특징으로 하는 기판 처리 장치를 제공한다. According to a first aspect of the present invention, there is provided a support means for supporting a substrate, a first ion source and a second ion source disposed in a positional relationship such as sandwiching the substrate therebetween, and one sheet supported by the support means. While moving the two substrates and the first and second ion sources relatively supported by opposite substrates of the respective processing surfaces by the substrate or the supporting means in the first direction along the surface of the substrate, And control means for performing control of irradiating ion beams from the first and second ion sources to the processing surfaces on both sides of the one substrate or each of the processing surfaces of the two substrates. A substrate processing apparatus is provided.

이 구성에 의하면, 기판과 이온 소스를 상대 이동시키면서, 기판의 면(1매의 기판의 양측의 처리면 또는 2매의 기판의 각각의 처리면)에 대한 표면 처리를 행할 수 있기 때문에, 생산성이 높은 처리가 실현될 수 있다. 또한, 이온 빔으로 기판의 표면을 제1 방향으로 주사하는 방식이 되기 때문에, 기판 전체의 면적보다 작은 조사 범위의 이온 빔으로 충분하다. 따라서, 비교적 소형의 이온 소스에 의해, 큰 사이즈의 기판의 처리가 가능하다. According to this configuration, since the surface treatment can be performed on the surface of the substrate (processing surfaces on both sides of one substrate or each processing surface of two substrates) while the substrate and the ion source are relatively moved, productivity is improved. High processing can be realized. Moreover, since it becomes a system which scans the surface of a board | substrate in a 1st direction with an ion beam, the ion beam of an irradiation range smaller than the area of the whole board | substrate is enough. Therefore, a relatively small ion source enables processing of a large sized substrate.

본 발명의 제2 측면은, 기판을 지지하는 지지 수단과, 상기 기판을 사이에 끼우는 것과 같은 위치 관계로 배치된 제1 이온 소스 및 제2 이온 소스를 구비한 기판 처리 장치의 제어 방법으로서, 상기 지지 수단에 의해 지지된 1매의 기판 또는 상기 지지 수단에 의해 각각의 처리면의 반대면끼리가 대향하여 지지된 2매의 기판과, 상기 제1 및 제2 이온 소스를, 기판의 면을 따른 제1 방향으로 상대적으로 이동시키는 공정과, 상기 1매의 기판의 양측의 처리면 또는 상기 2매의 기판의 각각의 상기 처리면에 대해, 상기 제1 및 제2 이온 소스로부터 이온 빔을 조사하는 제어를 행하는 공정을 포함하는 것을 특징으로 하는 기판 처리 장치의 제어 방법을 제공한다. According to a second aspect of the present invention, there is provided a control method for a substrate processing apparatus including support means for supporting a substrate and a first ion source and a second ion source disposed in a positional relationship such as sandwiching the substrate. One substrate supported by the supporting means or two substrates supported by the supporting means opposite to each other, and the first and second ion sources along the surface of the substrate. Irradiating ion beams from the first and second ion sources to a process of moving relatively in a first direction, and to the processing surfaces on both sides of the one substrate or the processing surfaces of each of the two substrates; Provided is a control method of a substrate processing apparatus, comprising the step of performing control.

본 발명의 제3 측면은, 상기 기판 처리 장치와, 상기 기판 처리 장치에 의해 처리된 기판의 표면에 성막 처리를 행하는 성막 처리부를 포함하는 것을 특징으로 하는 성막 장치를 제공한다. A third aspect of the present invention provides a film forming apparatus comprising the substrate processing apparatus and a film forming processing unit for performing a film forming process on a surface of the substrate processed by the substrate processing apparatus.

본 발명의 제4 측면은, 전자 부품의 제조 방법으로서, 상기 기판 처리 장치에 의해, 상기 전자 부품이 실장되는 기판의 표면을 처리하는 공정과, 상기 기판의 표면에 성막 처리를 행하는 공정을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법을 제공한다.A 4th aspect of this invention is a manufacturing method of an electronic component, Comprising: The said substrate processing apparatus includes the process of processing the surface of the board | substrate in which the said electronic component is mounted, and the process of performing a film-forming process on the surface of the said board | substrate. It provides a method for producing an electronic component, characterized in that.

본 발명의 제5 측면은, 전자 부품의 제조 방법으로서, 기판을 지지하는 지지 수단에 의해 지지된 1매의 기판 또는 상기 지지 수단에 의해 각각의 처리면의 반대면끼리가 대향하여 지지된 2매의 기판을 준비하는 공정과, 상기 기판을 사이에 끼우는 것과 같은 위치 관계로 배치된 제1 이온 소스 및 제2 이온 소스와, 상기 기판을, 기판의 면을 따른 제1 방향으로 상대적으로 이동시키는 공정과, 상기 1매의 기판의 양측의 처리면 또는 상기 2매의 기판의 각각의 상기 처리면에 대해, 상기 제1 및 제2 이온 소스로부터 이온 빔을 조사하는 공정과, 상기 기판의 표면에 성막 처리를 행하는 공정을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법을 제공한다.  According to a fifth aspect of the present invention, there is provided a method of manufacturing an electronic component, wherein one sheet supported by a support means for supporting a substrate or two sheets in which opposite surfaces of respective processing surfaces are supported by the support means are opposed to each other. A step of preparing a substrate of the substrate, and a step of relatively moving the first ion source and the second ion source disposed in a positional relationship such that the substrate is sandwiched between the substrate and the substrate in a first direction along the surface of the substrate. And irradiating an ion beam from the first and second ion sources to the processing surfaces on both sides of the one substrate or the processing surfaces of each of the two substrates, and forming a film on the surface of the substrate. Provided are a method for manufacturing an electronic component, including a step of performing a treatment.

본 발명에 의하면, 기판의 면에 대한 표면 처리를 효율적으로 행할 수 있다.According to this invention, surface treatment with respect to the surface of a board | substrate can be performed efficiently.

[도 1] 도 1은 인라인형의 성막 장치의 내부 구성을 모식적으로 나타낸 상면도이다.
[도 2] 도 2는 성막 장치의 동작을 나타내는 흐름도이다.
[도 3] 도 3은 기판 처리 장치의 내부 구성을 위에서부터 본 모식도이다.
[도 4] 도 4는 기판 처리 장치의 내부 구성을 기판의 반송 방향으로 본 모식도이다.
[도 5] 도 5의 (A)~도 5의 (D)는 이온 소스의 구성을 나타내는 도면이다.
[도 6] 도 6은 바이어스 부재가 설치된 모습을 나타내는 정면도이다.
[도 7] 도 7은 빔끼리의 충돌에 의한 처리 불균일을 설명하는 도면이다.
[도 8] 도 8의 (A) 및 도 8의 (B)는 제2 실시형태의 이온 소스 배치의 예를 나타내는 도면이다.
[도 9] 도 9의 (A) 및 도 9의 (B)는 제2 실시형태의 이온 소스 배치의 예를 나타내는 도면이다.
[도 10] 도 10은 이온 빔을 기판에 수직으로 댄 경우의 과제를 설명하는 도면이다.
[도 11] 도 11의 (A)~도 11의 (C)는 제3 실시형태의 이온 소스 배치의 예를 나타내는 도면이다.
[도 12] 도 12는 제3 실시형태의 바이어스 부재의 변형예를 나타내는 도면이다.
[도 13] 도 13은 제4 실시형태의 기판 검지의 구성을 모식적으로 나타내는 도면이다.
[도 14] 도 14는 제4 실시형태의 이온 소스 제어의 일례를 나타내는 흐름도이다.
[도 15] 도 15는 제4 실시형태의 기판 검지의 구성의 변형예를 나타내는 도면이다.
[도 16] 도 16은 2매의 기판의 각각의 처리면에 이온 빔을 조사하는 모습을 나타내는 도면이다.
FIG. 1: is a top view which shows typically the internal structure of the inline film-forming apparatus.
FIG. 2 is a flowchart showing the operation of the film forming apparatus. FIG.
3 is a schematic view of an internal configuration of a substrate processing apparatus viewed from above.
FIG. 4: is a schematic diagram which looked at the internal structure of the substrate processing apparatus in the conveyance direction of a board | substrate. FIG.
FIG. 5: (A)-FIG. 5 (D) is a figure which shows the structure of an ion source.
FIG. 6 is a front view illustrating a bias member installed. FIG.
FIG. 7: is a figure explaining the processing nonuniformity by the collision of beams.
8A and 8B are diagrams showing examples of the ion source arrangement in the second embodiment.
9A and 9B are diagrams showing examples of the ion source arrangement in the second embodiment.
FIG. 10 is a diagram illustrating a problem when the ion beam is perpendicular to the substrate.
FIG. 11: (A)-FIG. 11 (C) is a figure which shows the example of the ion source arrangement | positioning of 3rd Embodiment.
FIG. 12 is a diagram illustrating a modification of the bias member of the third embodiment. FIG.
FIG. 13: is a figure which shows typically the structure of the board | substrate detection of 4th Embodiment.
FIG. 14 is a flowchart showing an example of ion source control in the fourth embodiment. FIG.
FIG. 15 is a diagram illustrating a modification of the configuration of the substrate detection of the fourth embodiment. FIG.
FIG. 16 is a diagram showing a state in which an ion beam is irradiated to each processing surface of two substrates. FIG.

이하, 도면을 참조하여 본 발명의 바람직한 실시형태 및 실시예를 설명한다. 다만, 이하의 실시형태 및 실시예는 본 발명의 바람직한 구성을 예시적으로 나타낸 것에 불과하고, 본 발명의 범위는 이들 구성으로 한정되지 않는다. 또한, 이하의 설명에 있어서의, 장치의 하드웨어 구성 및 소프트웨어 구성, 처리 플로우, 제조 조건, 치수, 재질, 형상 등은 특히 특정적인 기재가 없는 한 본 발명의 범위를 이들만으로 한정하는 취지의 것이 아니다.EMBODIMENT OF THE INVENTION Hereinafter, preferred embodiment and Example of this invention are described with reference to drawings. However, the following embodiments and examples are merely illustrative of the preferred configuration of the present invention, the scope of the present invention is not limited to these configurations. In addition, in the following description, the hardware configuration, software configuration, processing flow, manufacturing conditions, dimensions, materials, shapes, and the like of the apparatus are not intended to limit the scope of the present invention to only these unless otherwise specified. .

<제1 실시형태><1st embodiment>

(성막 장치의 전체 구성)(Overall Configuration of Deposition Device)

도 1은, 본 발명의 제1 실시형태에 관한 성막 장치(1)의 전체적인 내부 구성을 모식적으로 나타낸 상면도이다. 성막 장치(1)는, 성막 처리되는 기판(2)이 수용되는 스톡실(11)과, 기판(2)의 가열 처리를 행하는 사입실(12)과, 기판(2)의 처리면에 전 처리나 성막 처리를 행하는 처리실(13)을 구비한다. 처리실(13)은, 전 처리 에리어(13A)와 성막 에리어(13B)를 포함하고 있고, 전 처리 에리어(13A)에는 성막 처리에 앞서 기판(2)의 처리면의 세정 등의 전 처리를 행하기 위한 기판 처리 장치(14)가 설치되고, 성막 에리어(13B)에는 기판(2)의 처리면에 성막 처리를 행하는 성막 처리부로서의 스퍼터 장치(15)가 설치되고 있다. 또한, 전 처리 에리어(13A)의 기판 처리 장치(14)의 전단에 설치된 공간은, 기판 처리 장치(14)에 의한 전 처리를 실시하기 전의 기판이 대기하는 공간이다. 본 실시형태의 성막 장치(1)는, 기판(2)를 지지·반송하면서 가열 ~ 전 처리 ~ 성막이라는 일련의 처리를 시행하는 이른바 인라인 형의 구성을 가지고 있다. FIG. 1: is a top view which showed typically the internal structure of the film-forming apparatus 1 which concerns on 1st Embodiment of this invention. The film-forming apparatus 1 pre-processes the stock chamber 11 which accommodates the board | substrate 2 to form into a film, the injection chamber 12 which heat-processes the board | substrate 2, and the process surface of the board | substrate 2. And a processing chamber 13 for performing a film forming process. The processing chamber 13 includes a pretreatment area 13A and a film formation area 13B. The pretreatment area 13A is subjected to pretreatment such as cleaning of the processing surface of the substrate 2 prior to the film formation process. The substrate processing apparatus 14 for this purpose is provided, and the sputtering apparatus 15 as a film-forming process part which performs a film-forming process on the process surface of the board | substrate 2 is provided in the film-forming area 13B. In addition, the space provided in the front end of the substrate processing apparatus 14 of 13 A of preprocessing areas is a space where the board | substrate before performing preprocessing by the substrate processing apparatus 14 waits. The film forming apparatus 1 of the present embodiment has a so-called in-line configuration in which a series of processes of heating, pre-processing and film-forming are performed while supporting and conveying the substrate 2.

도 2는, 성막 장치(1)의 동작을 나타내는 흐름도이다. 스톡실(11)에는 복수 매의 기판(2)이 수용되어 있다. 그 중 처리 대상으로 되는 기판(2)이, 스톡실(11)로부터 사입실(12)로 반송되고(스텝 S101), 히터(121)에 의해 가열된다(스텝 S102). 본 실시 형태에서는, 약 10 분 정도의 가열 처리에 의해, 100℃에서 180℃ 정도까지 기판(2)을 가열한다. 그 후, 기판(2)이 사입실(12)로부터 처리실(13)의 전 처리 에리어(13A)로 반송된다(스텝 S103). 전 처리 에리어(13A)에서는, 기판 처리 장치(14)에 의해 기판(2)의 처리면에 대해 이온 빔 조사에 의한 표면 처리가 시행된다(스텝 S104). 다음으로, 기판(2)이 성막 에리어(13B)로 반송되고(스텝 S105), 스퍼터 장치(15)에 의해 기판(2)의 처리면에 대해 스퍼터링 처리가 실시된다(스텝 S106). 스퍼터링 처리에서 이용되는 타겟(151, 152)은 동종의 재료여도 되고 다른 재료여도 된다. 이상으로, 기판(2)에 대한 성막 처리가 종료한다. 처리 종료 후의 기판(2)은 스톡실(11)로 배출된다. 2 is a flowchart showing the operation of the film forming apparatus 1. A plurality of substrates 2 are accommodated in the stock chamber 11. The board | substrate 2 used as a process object is conveyed from the stock chamber 11 to the injection chamber 12 (step S101), and is heated by the heater 121 (step S102). In this embodiment, the board | substrate 2 is heated from about 100 degreeC to about 180 degreeC by the heat processing for about 10 minutes. Then, the board | substrate 2 is conveyed from the injection chamber 12 to 13 A of preprocessing areas of the process chamber 13 (step S103). In the pretreatment area 13A, surface treatment by ion beam irradiation is performed on the processing surface of the substrate 2 by the substrate processing apparatus 14 (step S104). Next, the board | substrate 2 is conveyed to the film-forming area 13B (step S105), and the sputtering process is performed with respect to the process surface of the board | substrate 2 by the sputter apparatus 15 (step S106). The targets 151 and 152 used in the sputtering process may be the same material or different materials. As mentioned above, the film-forming process with respect to the board | substrate 2 is complete | finished. The board | substrate 2 after completion | finish of a process is discharged | emitted to the stock room 11.

본 실시형태에 관한 성막 장치(1)은, 예를 들어, 전 처리를 수반하는 다양한 전극 형성에 적용 가능하다. 구체적인 예로서는, 예를 들어, FC-BGA(Flip-Chip Ball Grid Array) 실장 기판용의 도금 시드막이나, SAW(Surface Acoustic Wave) 디바이스용의 메탈 적층막의 성막을 들 수 있다. 또한, LED의 본딩부에 있어서의 도전성 경질막, MLCC(Multi-Layered Ceramic Capacitor)의 단자부막의 성막 등도 들 수 있다. 그 밖에, 전자 부품 패키지에 있어서의 전자 쉴드막이나 칩 저항기의 단자부막의 성막에도 적용 가능하다. 기판(2)의 사이즈는 특히 한정되지 않지만, 본 실시형태에서는 200㎜ × 200㎜ 정도의 사이즈의 기판(2)을 예시한다. 또한, 기판(2)의 재료는 임의이며, 예를 들어, 폴리이미드, 유리, 실리콘, 금속, 세라믹 등의 기판이 이용된다. 본 실시형태에서는, 세라믹의 양면에 폴리이미드계의 수지 코팅이 된 기판을 이용한다. The film forming apparatus 1 according to the present embodiment is applicable to, for example, various electrode formation involving pretreatment. As a specific example, the film formation of the plating seed film for FC-BGA (Flip-Chip®Ball®Grid®Array) mounting board | substrate, and the metal laminated film for SAW (Surface "Acoustic" Wa "e) device is mentioned, for example. Moreover, the film formation of the conductive hard film in the bonding part of LED, the terminal part film | membrane of MLCC (Multi-Layered Capacitor Capacitor), etc. are mentioned. In addition, the present invention can also be applied to the formation of an electronic shield film and a terminal part film of a chip resistor in an electronic component package. Although the size of the board | substrate 2 is not specifically limited, In this embodiment, the board | substrate 2 of the size of about 200 mm x 200 mm is illustrated. In addition, the material of the board | substrate 2 is arbitrary, For example, board | substrates, such as a polyimide, glass, a silicon, a metal, and a ceramic, are used. In this embodiment, the board | substrate with which the polyimide-type resin coating was applied to both surfaces of the ceramic is used.

(기판 처리 장치)(Substrate processing unit)

도 3 및 도 4에, 본 실시형태에 관한 기판 처리 장치(14)의 구성을 나타낸다. 도 3은 기판 처리 장치(14)의 내부 구성을 위에서부터 본 모식도이며, 도 4는 기판 처리 장치(14)의 내부 구성을 기판(2)의 반송 방향으로 본 모식도이다. 3 and 4 show the configuration of the substrate processing apparatus 14 according to the present embodiment. FIG. 3: is a schematic diagram which looked at the internal structure of the substrate processing apparatus 14 from the top, and FIG. 4 is a schematic diagram which looked at the internal structure of the substrate processing apparatus 14 from the conveyance direction of the board | substrate 2. As shown in FIG.

본 실시형태의 기판 처리 장치(14)는, 이온 빔 조사에 의해 기판의 표면(처리면)에 대해 세정 내지 에칭의 처리를 행하기 위한 장치이며, 개략적으로 챔버(41), 기판 지지부(지지 수단)(42), 제1 이온 소스(43a), 제2 이온 소스(43b), 제1 고압 전원(44a), 제2 고압 전원(44b), 제1 바이어스 부재(45a), 제2 바이어스 부재(45b), 제1 바이어스 전원(46a), 제2 바이어스 전원(46b) 및 제어부(47)를 구비한다. 부호 48a는 제1 이온 소스(43a)로부터 조사된 이온 빔, 부호 48b는 제2 이온 소스(43b)로부터 조사된 이온 빔을 나타낸다. The substrate processing apparatus 14 of the present embodiment is an apparatus for performing cleaning or etching processing on the surface (processing surface) of a substrate by ion beam irradiation, and schematically includes a chamber 41 and a substrate support portion (support means). 42, the first ion source 43a, the second ion source 43b, the first high voltage power supply 44a, the second high voltage power supply 44b, the first bias member 45a, and the second bias member 45b), the 1st bias power supply 46a, the 2nd bias power supply 46b, and the control part 47 are provided. Reference numeral 48a denotes an ion beam radiated from the first ion source 43a, and reference numeral 48b denotes an ion beam radiated from the second ion source 43b.

챔버(41)은 처리실(13)을 구성하는 기밀 용기이며, 도시하지 않은 배기 펌프에 의해 진공 상태 또는 감압 상태로 유지된다. 챔버(41) 전체는 전기적으로 접지 되어 있다. 기판 지지부(42)는, 기판(2)의 처리면이 연직 방향을 따르도록 기판(2)을 수직인 자세로 지지하면서, 챔버(41)의 저면에 부설된 레일 위를 이동 가능한 구조를 갖는다. 레일은 기판(2)의 표면과 평행한 방향으로 연장하여 설치되고 있고, 도시하지 않은 모터의 구동에 의해 기판 지지부(42)는 기판(2)의 표면에 평행한 방향을 따라 이동한다.The chamber 41 is an airtight container constituting the processing chamber 13, and is maintained in a vacuum state or a reduced pressure state by an exhaust pump (not shown). The entire chamber 41 is electrically grounded. The board | substrate support part 42 has the structure which can move on the rail attached to the bottom face of the chamber 41, supporting the board | substrate 2 in a vertical position so that the process surface of the board | substrate 2 may follow a perpendicular direction. The rail extends in a direction parallel to the surface of the substrate 2, and the substrate support 42 moves in a direction parallel to the surface of the substrate 2 by the driving of a motor (not shown).

제1 이온 소스(43a) 및 제2 이온 소스(43b)는 이온 빔의 조사 수단이다. 본 실시형태에서는 2 개의 이온 소스(43a, 43b)가 기판(2)을 사이에 끼우는 것과 같은 위치 관계로 배치되어, 기판(2)의 양측의 처리면에 동시에 이온 빔을 조사 가능한 구성을 채용하고 있다. 구체적으로는, 제1 이온 소스(43a)는 기판(2)의 제1 면(20a)(여기에서는, 반송 방향을 향해 왼손측의 면을 제1 면(20a)이라고 부른다)에 이온 빔을 조사하고, 제2 이온 소스(43b)는 기판(2)의 제2 면(20b)(여기에서는, 반송 방향을 향해 오른손측의 면을 제2 면(20b)이라고 부른다)에 이온 빔을 조사한다. 또한, 이온 소스-기판 간의 거리는 약 100 ~ 200㎜로 설정되어 있다. 제1 고압 전원(44a) 및 제2 고압 전원(44b)은 각각 제1 이온 소스(43a) 및 제2 이온 소스(43b)에 애노드 전압(~수kV)을 인가하기 위한 전원이다.The first ion source 43a and the second ion source 43b are means for irradiating an ion beam. In this embodiment, the two ion sources 43a and 43b are arrange | positioned in the positional relationship like sandwiching the board | substrate 2, and the structure which can irradiate an ion beam simultaneously to the processing surface of both sides of the board | substrate 2 is employ | adopted, have. Specifically, the first ion source 43a irradiates an ion beam to the first surface 20a of the substrate 2 (here, the surface on the left hand side is called the first surface 20a toward the conveyance direction). The second ion source 43b irradiates an ion beam to the second surface 20b of the substrate 2 (here, the surface on the right hand side is called the second surface 20b in the conveying direction). In addition, the distance between the ion source and the substrate is set to about 100 to 200 mm. The first high voltage power supply 44a and the second high voltage power supply 44b are power sources for applying an anode voltage (˜kV) to the first ion source 43a and the second ion source 43b, respectively.

제1 바이어스 부재(45a)는, 제1 이온 소스(43a)의 이온 빔의 에칭 분포를 보정(평활화)하기 위한 부재이며, 이온 빔을 둘러싸도록 배치되고 있다. 제1 바이어스 부재(45a)는, 절연 스페이서를 거쳐 챔버(41) 내벽에 고정되고 있고, 제1 바이어스 전원(46a)으로부터 수십 V 정도의 바이어스가 인가되고 있다. 또한, 제2 바이어스 부재(45b)는, 제2 이온 소스(43b)의 이온 빔의 에칭 분포를 보정(평활화)하기 위한 부재이다. 그 구성은 제1 이온 소스(43b)와 마찬가지이기 때문에 반복 설명은 생략한다.The first bias member 45a is a member for correcting (smoothing) the etching distribution of the ion beam of the first ion source 43a and is disposed to surround the ion beam. The first bias member 45a is fixed to the inner wall of the chamber 41 via the insulating spacer, and a bias of about several tens of V is applied from the first bias power supply 46a. The second bias member 45b is a member for correcting (smoothing) the etching distribution of the ion beam of the second ion source 43b. Since the structure is the same as that of the 1st ion source 43b, repeated description is abbreviate | omitted.

또한, 제1 이온 소스(43a)와 제2 이온 소스(43b)는 (배치는 다르지만) 기본적인 구조는 같다. 따라서, 양자에 공통되는 설명에 대해서는 양자를 구별하지 않고 단순히 "이온 소스(43)"라고도 표기한다. 마찬가지로, 제1 면(20a)측의 구성인지 제2 면(20b)측의 구성인지를 구별할 필요가 없는 경우는, "고압 전원(44)", "바이어스 부재(45)", "바이어스 전원(46)"이라고도 표기한다. The first ion source 43a and the second ion source 43b have the same basic structure (although different arrangements). Therefore, the description common to both is also referred to simply as "ion source 43" without distinguishing both. Similarly, when it is not necessary to distinguish between the configuration on the first surface 20a side or the configuration on the second surface 20b side, the "high voltage power supply 44", the "bias member 45", and the "bias power supply" (46) ".

제어부(47)는, 기판 처리 장치(14)의 각 부의 동작을 제어하기 위한 장치이다. 구체적으로, 제어부(47)는, 기판 지지부(42)의 이동, 도시하지 않은 배기 펌프의 제어, 고압 전원(44)의 제어(이온 소스(43)의 온/오프), 바이어스 전원(46)의 제어 등을 행한다.The control part 47 is an apparatus for controlling the operation of each part of the substrate processing apparatus 14. Specifically, the controller 47 controls the movement of the substrate support 42, the control of the exhaust pump (not shown), the control of the high voltage power supply 44 (on / off of the ion source 43), and the bias power supply 46. Control and the like.

(이온 소스)(Ion source)

도 5의 (A) ~ 도 5의 (C)를 참조하여, 이온 소스(43)의 상세한 구성을 설명한다. 도 5의 (A)는 이온 소스(43)의 측면도이고, 도 5의 (B)는 이온 소스(43)의 빔 조사면(단면)을 나타내는 정면도이며, 도 5의 (C)는 이온 소스(43)의 A-A 단면도이다.With reference to FIG. 5A-FIG. 5C, the detailed structure of the ion source 43 is demonstrated. FIG. 5A is a side view of the ion source 43, FIG. 5B is a front view showing a beam irradiation surface (cross section) of the ion source 43, and FIG. 5C is an ion source ( It is AA sectional drawing of 43).

이온 소스(43)는, 개략적으로 캐소드(50), 애노드(51), 자석(52)을 구비하여 구성된다. 본 실시형태에서는 캐소드(50)가 이온 소스(43)의 케이스를 겸하고 있다. 캐소드(50)와 애노드(51)는 각각 SUS에 의해 형성되고, 양자는 전기적으로 절연되어 있다. 캐소드(50)는 챔버(41)에 고정됨으로써, 전기적으로 접지되어 있다. 한편, 애노드(51)는 고압 전원(44)에 접속되고 있다. 이 구성에 있어서, 고압 전원(44)으로부터 애노드(51)에 대하여 고압이 인가되면, 케이스(캐소드(50))의 빔 조사면(55)에 설치된 출사 개구로부터 이온 빔이 출사된다. 또한 이온 소스(43)의 원리로서는, 케이스의 배면측으로부터 가스를 도입하여 케이스 내부에서 이온을 발생하는 타입과, 케이스의 외측에 존재하는 분위기 가스를 이온화 하는 타입이 있지만, 어느 것을 이용하더라도 괜찮다. 가스로서는, 아르곤 가스, 산소 가스, 질소 가스 등을 이용할 수 있다.The ion source 43 is roughly comprised with the cathode 50, the anode 51, and the magnet 52. As shown in FIG. In this embodiment, the cathode 50 also serves as the case of the ion source 43. The cathode 50 and the anode 51 are each formed of SUS, and both are electrically insulated. The cathode 50 is electrically grounded by being fixed to the chamber 41. On the other hand, the anode 51 is connected to the high voltage power supply 44. In this configuration, when high pressure is applied from the high voltage power supply 44 to the anode 51, the ion beam is emitted from the exit opening provided in the beam irradiation surface 55 of the case (cathode 50). As the principle of the ion source 43, there are a type in which gas is introduced from the back side of the case to generate ions inside the case, and a type in which atmospheric gases present on the outside of the case are ionized. Argon gas, oxygen gas, nitrogen gas, etc. can be used as gas.

본 실시형태의 이온 소스(43)는, 출사 개구가 긴 길이 방향과 짧은 길이 방향을 갖도록, 약 250㎜ × 약 70㎜의 가늘고 긴 형상(라인 형상 또는 트랙 형상)의 빔 조사면(55)을 가지고 있다. 그리고, 출사 개구의 긴 길이 방향이 기판(2)의 반송 방향에 대해 교차하도록, 이온 소스(43)가 배치되고 있다. 이러한 긴 종형의 이온 소스(43)를 이용함으로써, 기판(2)의 종방향(반송 방향에 대해 직교하는 방향) 전체에 이온 빔이 조사되게 된다. 따라서, 반송 방향을 따른 1회의 빔 주사로 기판(2)의 전체 면에 대해 빔을 조사할 수 있어, 표면 처리의 고속화(생산성 향상)를 도모할 수 있다.The ion source 43 of the present embodiment has a beam irradiation surface 55 having an elongated shape (line shape or track shape) of about 250 mm × about 70 mm so that the exit opening has a long length direction and a short length direction. Have. And the ion source 43 is arrange | positioned so that the long longitudinal direction of an emission opening may cross | intersect with the conveyance direction of the board | substrate 2. As shown in FIG. By using such a long vertical ion source 43, the ion beam is irradiated to the whole longitudinal direction (direction orthogonal to a conveyance direction) of the board | substrate 2. As shown in FIG. Therefore, the beam can be irradiated to the whole surface of the board | substrate 2 by one beam scan along a conveyance direction, and the surface treatment can be speeded up (productivity improvement).

그런데, 도 5의 (D)는, 이온 소스(43)로부터 출사되는 이온 빔의 긴 길이 방향의 에칭 분포(강도 분포)를 나타내고 있다. 동 도면에 도시된 바와 같이, 이온 빔의 긴 길이 방향의 강도는 균일하지 않고, 이온 소스(43)의 자장 설계에 따라, 점선(56)과 같이 중앙 부분의 강도가 크게 되거나, 실선(57)과 같이 중앙 부분의 강도가 작아지게 되는 분포를 취한다. 도 5의 (D)와 같은 에칭 분포의 치우침이 있으면, 기판(2)의 에칭량에 불균일이 생기기 때문에 바람직하지 않다. 이에, 바이어스 부재(45)에 의해 에칭 분포의 치우침을 보정하는 것이 바람직하다.By the way, FIG. 5D has shown the etching distribution (intensity distribution) of the long longitudinal direction of the ion beam radiate | emitted from the ion source 43. As shown in FIG. As shown in the figure, the intensity in the long longitudinal direction of the ion beam is not uniform, and depending on the magnetic field design of the ion source 43, the intensity of the central portion becomes large, such as the dotted line 56, or the solid line 57. A distribution is obtained such that the strength of the central portion is reduced as shown in FIG. If there is a bias in the etching distribution as shown in Fig. 5D, unevenness occurs in the etching amount of the substrate 2, which is not preferable. Therefore, it is preferable to correct the bias of the etching distribution by the bias member 45.

(바이어스 부재)(Bias member)

도 6은, 바이어스 부재(45)가 설치된 모습을 나타내는 정면도이다. 동 도면과 같이, 바이어스 부재(45)는, 사각형의 틀로 이루어지고, 이온 소스(43)의 빔 조사면(55)으로부터 출사되는 이온 빔의 주위를 둘러싸도록 설치된다(빔 조사면(55)과 바이어스 부재(45)는 수 ㎜ 정도의 간극을 두고 배치된다). 바이어스 부재(45)는, 도전성을 갖는 재질이면 어떠한 재료로 형성해도 좋다. 전형적으로는 금속 재료를 이용하면 좋고, 틀의 강성을 고려하면 SUS 등을 바람직하게 이용할 수 있다. 본 실시형태에서는, 판 두께 약 1 ㎜의 SUS판을 접어 구부림으로써 바이어스 부재(45)가 형성되고 있다.6 is a front view illustrating a state in which the bias member 45 is installed. As shown in the figure, the bias member 45 is formed in a rectangular frame and is provided to surround the ion beam emitted from the beam irradiation surface 55 of the ion source 43 (beam irradiation surface 55 and The bias member 45 is disposed with a gap of about several millimeters). The bias member 45 may be formed of any material as long as it is a conductive material. Typically, a metal material may be used, and SUS or the like may be preferably used in consideration of the rigidity of the mold. In this embodiment, the bias member 45 is formed by folding and bending the SUS board of about 1 mm of plate | board thickness.

여기서, 이온 소스(43)의 에칭 분포가 도 5의 (D)의 점선(56)과 같은 경우에는, 이온 빔(플러스 이온)과 반발하도록, 바이어스 부재(45)에 플러스 바이어스를 건다. 이에 의해, 단부의 빔이 수속되고, 단부의 빔 강도가 증가하기 때문에, 에칭 분포가 평활화된다. 한편, 이온 소스(43)의 에칭 분포가 도 5의 (D)의 실선(57)과 같은 경우에는, 바이어스 부재(45)에 마이너스 바이어스를 걸면 된다. 이에 의해, 단부의 빔이 발산하고, 단부의 빔 강도가 낮아지기 때문에, 에칭 분포가 평활화된다. 이와 같이, 바이어스 부재(45)에 의해 이온 빔의 에칭 분포의 치우침을 보정함으로써, 에칭량의 불균일을 억제하여, 균일한 표면 처리를 실현할 수 있다.Here, in the case where the etching distribution of the ion source 43 is the same as the dotted line 56 in FIG. 5D, a positive bias is applied to the bias member 45 so as to repel the ion beam (plus ions). As a result, the beam at the end converges and the beam intensity at the end increases, so that the etching distribution is smoothed. On the other hand, when the etching distribution of the ion source 43 is the same as the solid line 57 in FIG. 5D, a negative bias may be applied to the bias member 45. As a result, the beam at the end diverges and the beam intensity at the end becomes low, so that the etching distribution is smoothed. In this way, by biasing the etching distribution of the ion beam by the bias member 45, non-uniformity in the etching amount can be suppressed and uniform surface treatment can be realized.

(표면 처리의 흐름)(Flow of surface treatment)

이온 빔 조사에 의한 표면 처리(스텝 S104)의 상세를 설명한다. 기판(2)이 처리실(13)의 전 처리 에리어(13A)로 반송되면, 제어부(47)가 제1 고압 전원(44a) 및 제2 고압 전원(44b)을 제어하여, 제1 이온 소스(43a) 및 제2 이온 소스(43b)의 빔 조사를 개시한다. 그 상태에서, 제어부(47)가 기판 지지부(42)를 일정 속도로 이동시켜, 기판(2)을 이온 빔에 통과시킨다.The detail of surface treatment (step S104) by ion beam irradiation is demonstrated. When the board | substrate 2 is conveyed to the preprocessing area 13A of the process chamber 13, the control part 47 controls the 1st high voltage power supply 44a and the 2nd high voltage power supply 44b, and the 1st ion source 43a is carried out. ) And beam irradiation of the second ion source 43b. In that state, the control part 47 moves the board | substrate support part 42 at a constant speed, and makes the board | substrate 2 pass through an ion beam.

이러한 방법에 의해, 기판(2)의 제1 면(20a)과 제2 면(20b)의 양쪽 모두에 이온 빔이 조사되어 기판(2)의 양면을 동시에 표면 처리할 수 있다. 따라서, 종래와 같이 고정 기판의 양면을 처리하는 방법에 비해, 생산성이 높은 처리가 실현될 수 있다. 또한, 본 실시형태와 같이 빔 주사를 채용함으로써, 기판(2)의 면적보다 작은 조사 범위의 이온 빔으로 기판 전체의 처리를 행할 수 있기 때문에, 이온 소스(43)의 소형화, 나아가 장치 전체의 소형화를 도모할 수 있다. 또한, 본 실시형태와 같이, 기판(2)의 처리면이 연직 방향을 따르는 것과 같은 자세로 기판(2)을 지지하고, 처리면에 대해 수평 방향으로 이온 빔을 조사하는 구성을 채용함으로써, 에칭에 의해 깎여진 파티클이 중력에 의해 낙하하여, 기판(2)의 처리면에 잔류하지 않기 때문에, 파티클의 잔류에 의한 처리 불균일의 발생을 방지할 수 있다고 하는 이점도 있다.By this method, an ion beam is irradiated to both the 1st surface 20a and the 2nd surface 20b of the board | substrate 2, and both surfaces of the board | substrate 2 can be surface-treated simultaneously. Therefore, compared with the method of processing both surfaces of the fixed substrate as in the prior art, a process with high productivity can be realized. In addition, by employing beam scanning as in the present embodiment, the entire substrate can be processed with an ion beam having an irradiation range smaller than the area of the substrate 2, so that the ion source 43 is downsized, and further, the entire apparatus is downsized. Can be planned. In addition, as in the present embodiment, the substrate 2 is supported in a posture in which the processing surface of the substrate 2 is in the vertical direction, and the etching is performed by employing a configuration in which the ion beam is irradiated in the horizontal direction with respect to the processing surface. Since the particles crushed by the particles fall due to gravity and do not remain on the processing surface of the substrate 2, there is an advantage in that processing irregularities due to the residual particles can be prevented.

<제2 실시형태><2nd embodiment>

제1 실시형태와 같이, 기판(2)를 이동시키면서 기판(2)의 양측으로부터 이온 빔을 조사하는 방법을 채용한 경우, 빔끼리의 충돌에 의한 처리 불균일이 발생할 우려가 있다. 예를 들어 도 7에 도시한 바와 같이, 기판(2)가 이온 빔의 조사 범위를 통과한 후, 제1 이온 소스(43a)의 이온 빔(48a)과 제2 이온 소스(43b)의 이온 빔(48b)이 직접 맞닿아 버리면, 그 충돌 부분(70)에 있어서의 플라즈마가 불안정한 상태가 되고, 주위의 플라즈마에도 영향을 주어, 기판 표면에 대한 에칭량에 편차가 생기는 것이다. 제2 실시형태는, 이러한 과제를 해결하기 위한 것으로, 빔끼리의 충돌에 의한 처리 불균일을 경감하도록, 제1 이온 소스(43a)와 제2 이온 소스(43b)의 배치를 고안한 점에 특징을 갖는다.When the method of irradiating an ion beam from both sides of the board | substrate 2 is employ | adopted like 1st Embodiment moving, there exists a possibility that the process nonuniformity by the collision of beams may arise. For example, as shown in FIG. 7, after the substrate 2 passes the irradiation range of the ion beam, the ion beam 48a of the first ion source 43a and the ion beam of the second ion source 43b. If 48b comes into direct contact, the plasma in the collision portion 70 becomes unstable, and the surrounding plasma is also affected, causing variation in the etching amount on the substrate surface. In order to solve such a problem, 2nd Embodiment is characterized by the point which devised arrangement | positioning of the 1st ion source 43a and the 2nd ion source 43b so that the process nonuniformity by the collision of beams may be reduced. Have

도 8의 (A)는, 제2 실시형태에 관한 이온 소스 배치의 일례를 나타내는 도면이다. 도 8의 (A)에 있어서, 제1 이온 소스(43a)와 제2 이온 소스(43b)의 중간에 위치하고, 또한, 기판(2)의 반송 방향에 평행한 가상면(80)을 고려한다. 본 예의 경우, 가상면(80)은, 기판(2)의 두께 방향의 중간점을 통과하고, 또한, 기판(2)과 평행한 면이 된다. 또한, 제1 이온 소스(43a)의 이온 빔과 가상면(80)이 교차하는 영역을 제1 단면(81), 제2 이온 소스(43b)의 이온 빔과 가상면(80)이 교차하는 영역을 제2 단면(82)이라고 한다. 제1 단면(81)은 제1 이온 소스(43a)의 이온 빔의 가상면(80)에 있어서의 조사 영역을 나타내고, 제2 단면(82)는 제2 이온 소스(43b)의 이온 빔의 가상면(80)에 있어서의 조사 영역을 나타내고 있다(또한, 이온 빔은 엄밀하게는 확산을 가질지도 모르지만, 여기서는 이온 소스의 기하학적인 배치를 규정하는 것이 목적이기 때문에, 이온 빔을 확산을 갖지 않는 평행 빔으로 가정하여 생각한다. 빔의 외연 부분(펼쳐진 부분)은 빔의 중심 부분에 비해 강도가 저하하여, 가령 빔의 외연끼리가 충돌하였다 하더라도 그 영향은 작기 때문에 평행 빔이라고 가정하여 생각하더라도 지장은 없다). 도 8의 (B)는, 가상면(80)과 각 이온 빔의 단면(81, 82)을 모식적으로 나타내는 도면이다.FIG. 8A is a diagram illustrating an example of an ion source arrangement according to the second embodiment. In FIG. 8A, an imaginary surface 80 positioned between the first ion source 43a and the second ion source 43b and parallel to the conveyance direction of the substrate 2 is considered. In the case of this example, the virtual surface 80 passes through the intermediate point of the thickness direction of the board | substrate 2, and becomes a surface parallel to the board | substrate 2. As shown in FIG. In addition, the first cross section 81 and the region where the ion beam of the second ion source 43b intersects the region where the ion beam of the first ion source 43a intersects the virtual surface 80 intersect each other. Is referred to as a second cross-section 82. The first end face 81 shows the irradiation area in the imaginary plane 80 of the ion beam of the first ion source 43a, and the second end face 82 shows the imaginary beam of the ion beam of the second ion source 43b. The irradiation area on the surface 80 is shown (also, the ion beam may have a diffusion strictly, but since the purpose here is to define the geometrical arrangement of the ion source, the ion beam is parallel without diffusion). It is assumed that the outer edge of the beam (the unfolded portion) has a lower strength than the central portion of the beam, and even if the outer edges of the beam collide with each other, the impact is small. none). FIG. 8B is a diagram schematically showing the virtual surface 80 and the end faces 81 and 82 of each ion beam.

본 실시형태에서는, 도 8의 (B)에 도시한 바와 같이, 제1 단면(81)과 제2 단면(82)이 가상면(80) 상에서 다른 위치가 되도록, 제1 이온 소스(43a)와 제2 이온 소스(43b)를 배치한다. 이와 같이 2 개의 이온 소스(43a, 43b)를 배치함으로써, 기판(2)이 존재하지 않는 상태에 있어서의 빔끼리의 충돌 범위를 작게 할 수 있다. 따라서, (도 7의 상태와 비교하여) 빔끼리의 충돌에 기인하는 처리 불균일을 경감할 수 있다.In the present embodiment, as shown in FIG. 8B, the first ion source 43a and the second end surface 82 are positioned at different positions on the virtual surface 80. The second ion source 43b is disposed. By arranging the two ion sources 43a and 43b in this way, the collision range of the beams in the state in which the board | substrate 2 does not exist can be made small. Therefore, the processing nonuniformity resulting from the collision of beams (compared with the state of FIG. 7) can be reduced.

여기서, 제1 단면(81)과 제2 단면(82)과의 겹침은 가능한 한 작은 것이 바람직하다. 빔끼리의 충돌 범위가 작을수록 처리 불균일의 경감 효과가 높다고 기대할 수 있기 때문이다. 예를 들어, 제1 단면(81)과 제2 단면(82)과의 겹침 면적이 제1 단면(81)의 면적의 1/2보다 작은 것이 바람직하고, 1/4보다 작은 것이 보다 바람직하고, 1/8보다 작은 것이 더욱 더 바람직하다. 그리고, 가장 바람직하게는, 제1 단면(81)과 제2 단면(82)이 가상면(80) 상에서 이격되어 있는(즉, 전혀 겹치지 않는) 구성이 좋다. 도 9의 (A) 및 도 9의 (B)는, 제1 단면(81)과 제2 단면(82)이 완전히 이격된 이온 소스 배치의 예이다. 이 구성에 의하면, 기판(2)이 존재하지 않는 상태에 있어서도 빔끼리의 충돌이 발생하지 않기 때문에, 전술한 바와 같은 빔끼리의 충돌에 기인하는 처리 불균일은 발생하지 않고, 고품질의 표면 처리를 실현할 수 있다.Here, the overlap between the first end face 81 and the second end face 82 is preferably as small as possible. This is because the smaller the collision range between the beams, the higher the effect of reducing the processing nonuniformity. For example, the overlapping area between the first end face 81 and the second end face 82 is preferably smaller than half of the area of the first end face 81, more preferably smaller than 1/4, Even more preferably less than 1/8. And, most preferably, a configuration in which the first end face 81 and the second end face 82 are spaced apart (ie, not overlapping at all) on the virtual surface 80 is good. 9A and 9B are examples of an ion source arrangement in which the first end face 81 and the second end face 82 are completely separated from each other. According to this configuration, since the collision between beams does not occur even in a state where the substrate 2 does not exist, the processing unevenness due to the collision between the beams as described above does not occur and high quality surface treatment can be realized. Can be.

<제3 실시형태><Third embodiment>

도 10과 같이 이온 빔(48)을 기판(2)에 대해 수직으로 댄 경우, 에칭에 의해 깎여진 파티클(100)이 이온 소스(43)의 방향으로 비산하여, 이온 소스(43)에 부착해 버릴 가능성이 있다. 제3 실시형태는, 이러한 과제를 감안한 것으로, 기판(2)으로부터 비산한 파티클(100)의 부착을 억제하기 위한 구조에 특징을 갖는다.When the ion beam 48 is perpendicular to the substrate 2 as shown in FIG. 10, the particles 100 shaved by etching scatter in the direction of the ion source 43 and adhere to the ion source 43. It may be discarded. 3rd Embodiment considered such a subject, and is characterized by the structure for suppressing adhesion of the particle | grains 100 which scattered from the board | substrate 2. As shown in FIG.

도 11의 (A)는, 제3 실시형태에 관한 이온 소스 배치의 일례를 나타내는 도면이다. 도면으로부터 알 수 있듯이, 본 실시형태에서는, 이온 소스(43a, 43b)를 기판(2)에 대해 경사지게 한다(즉, 이온 빔을 기판(2)에 대해 비수직으로 댄다). 이러한 배치를 취함으로써, 이온 빔의 입사 방향과는 반대 방향으로 파티클(110)이 비산하도록 되기 때문에, 이온 소스(43a, 43b)로의 파티클(110)의 부착을 억제할 수 있다. 또한, 이온 빔을 기판(2)에 대해 비스듬하게 대는 것에 의해, 에칭량의 향상, 즉, 표면 처리의 효율을 향상할 수 있다고 하는 부가적인 효과도 있다. 나아가, 도 11의 (A)와 같이 이온 빔을 성막 에리어(13B)측으로 향하게 한 경우, 비산한 파티클(110)이 사입실(12)에 침입하거나, 사입실(12)과 처리실(13)의 사이의 구조물(문 등)에 부착하거나 하는 것을 방지할 수 있다고 하는 효과도 있다.FIG. 11A is a diagram illustrating an example of an ion source arrangement according to the third embodiment. As can be seen from the figure, in this embodiment, the ion sources 43a and 43b are inclined with respect to the substrate 2 (that is, the ion beam is non-vertically perpendicular to the substrate 2). By adopting such an arrangement, the particles 110 are scattered in the direction opposite to the direction of incidence of the ion beam, so that adhesion of the particles 110 to the ion sources 43a and 43b can be suppressed. Further, by applying the ion beam obliquely to the substrate 2, there is an additional effect that the etching amount can be improved, that is, the efficiency of the surface treatment can be improved. In addition, when the ion beam is directed toward the film formation area 13B as shown in FIG. 11A, scattered particles 110 enter the injection chamber 12 or the injection chamber 12 and the processing chamber 13. There is also an effect that it can be prevented from adhering to structures (doors) in between.

또한, 이온 빔을 기판(2)에 대해 어느 방향으로 경사지게 하더라도, 상술한 파티클의 부착 방지와 표면 처리의 효율 향상의 효과를 얻을 수는 있다. 다만, 본 실시형태와 같이 라인 형상의 이온 소스(43)를 이용하고 있는 경우에는, 긴 길이 방향의 축 주위로 이온 소스(43)를 회전시키도록 이온 빔을 경사지게 하는 것이 바람직하다. 바꾸어 말하면, 이온 빔(의 축)과 기판(2)의 반송 방향(의 축)으로 펼쳐지는 평면이 기판(2)의 표면과 수직이 되고, 또한, 이온 빔이 기판(2)의 표면에 대해 비수직으로 닿도록, 이온 빔을 경사지게 하면 좋다. 이와 같이 경사지게 함으로써, 기판(2)의 표면에 조사되는 빔 강도의 치우침을 억제하여, 처리 불균일을 억제할 수 있기 때문이다.Further, even if the ion beam is inclined to the substrate 2 in any direction, it is possible to obtain the effects of preventing the particles from adhering and improving the surface treatment efficiency. However, when using the line-shaped ion source 43 like this embodiment, it is preferable to incline an ion beam so that the ion source 43 may be rotated about the axis of a long longitudinal direction. In other words, the plane unfolded in the axis of the ion beam and the conveying direction (axis of the substrate 2) is perpendicular to the surface of the substrate 2, and the ion beam is in relation to the surface of the substrate 2. The ion beam may be inclined so as to contact non-vertically. This is because by tilting in this way, it is possible to suppress the deviation of the beam intensity irradiated onto the surface of the substrate 2 and to suppress the processing unevenness.

도 11의 (B)는, 이온 소스 배치의 다른 예이다. 도 11의 (B)에서는, 이온 빔을 사입실(12) 측으로 향하게 하고 있다. 이 구성에서도, 도 11의 (A)와 같이, 파티클의 부착 방지와 표면 처리의 효율 향상의 효과를 얻을 수 있다. 이에 더하여, 비산한 파티클(110)이 성막 에리어(13B)에 침입하거나 타겟(151)에 부착하거나 하는 것을 방지할 수 있다고 하는 효과도 있다.11B is another example of the ion source arrangement. In FIG. 11B, the ion beam is directed to the injection chamber 12 side. Also in this configuration, as in FIG. 11A, the effect of preventing the adhesion of particles and improving the efficiency of surface treatment can be obtained. In addition, there is an effect that the scattering particles 110 can be prevented from invading the film formation area 13B or adhering to the target 151.

도 11의 (C)는, 이온 소스 배치의 다른 예이다. 도 11의 (C)에서는, 제1 이온 소스(43a)와 제2 이온 소스(43b)를 역방향으로 경사지게 하고 있다. 이 구성에서도, 도 11의 (A)와 같이, 파티클의 부착 방지와 표면 처리의 효율 향상의 효과를 얻을 수 있다.11C is another example of the ion source arrangement. In FIG. 11C, the first ion source 43a and the second ion source 43b are inclined in the reverse direction. Also in this configuration, as in FIG. 11A, the effect of preventing the adhesion of particles and improving the efficiency of surface treatment can be obtained.

도 12는, 바이어스 부재의 변형예이다. 이 예에서는, 바이어스 부재(45)의 일부분을 연장하여 설치하고, 그 연장하여 설치된 부분에 의해 파티클이 비산할 수 있는 에리어를 커버하고 있다. 도 12의 예의 경우는, 이온 빔이 반송 방향의 하류 측을 향하도록 이온 소스(43)를 경사지게 하고 있으므로, 바이어스 부재(45)의 반송 방향 하류 측에 판 형상의 연장 설치 부분(120)을 설치하고 있다. 이러한 구성에 의해, 바이어스 부재(45)가 이른바 방착 부재로서의 역할도 담당하여, 파티클이 기판 처리 장치(14) 내의 구조물에 부착하는 것을 막을 수 있다.12 is a modification of the bias member. In this example, a part of the bias member 45 is extended and provided to cover an area where particles can scatter by the extended part. In the case of the example of FIG. 12, since the ion source 43 is inclined so that an ion beam may face the downstream side of a conveyance direction, the plate-shaped extended installation part 120 is provided in the conveyance direction downstream of the bias member 45. FIG. Doing. By this structure, the bias member 45 also plays a role as a so-called anti-stick member, and can prevent particles from adhering to the structure in the substrate processing apparatus 14.

<제4 실시형태><4th embodiment>

도 13 및 도 14를 참조하여, 제4 실시형태를 설명한다. 본 실시형태에서는, 빔 조사 범위에 기판이 존재하지 않는 경우에 이온 빔의 조사를 정지함으로써, 빔끼리의 충돌의 발생을 방지하는 것이다. 도 13은 제4 실시형태의 기판 처리 장치(14)에 있어서의 기판 검지의 구성을 모식적으로 나타내는 도면이고, 도 14는 제4 실시형태의 이온 소스 제어의 일 예를 나타내는 흐름도이다.With reference to FIG. 13 and FIG. 14, 4th Embodiment is described. In the present embodiment, when the substrate is not present in the beam irradiation range, the irradiation of the ion beam is stopped to prevent the occurrence of collision between the beams. FIG. 13: is a figure which shows typically the structure of the board | substrate detection in the substrate processing apparatus 14 of 4th Embodiment, and FIG. 14 is a flowchart which shows an example of the ion source control of 4th Embodiment.

도 13에 도시한 바와 같이, 전 처리 에리어(13A) 내의 기판(2)의 반송 경로 상에, 기판(2)(또는 기판 지지부(42))의 유무를 검지하기 위한 위치 센서가 4개 설치되어 있다. 위치 센서(131)는 제1 이온 소스(43a)를 온하기 위한 센서이며, 위치 센서(132)는 제2 이온 소스(43b)를 온하기 위한 센서이다. 또한, 위치 센서(133)은 제1 이온 소스(43a)를 오프하기 위한 센서이며, 위치 센서(134)는 제2 이온 소스(43b)를 오프하기 위한 센서이다.As shown in FIG. 13, four position sensors for detecting the presence or absence of the board | substrate 2 (or the board | substrate support part 42) are provided in the conveyance path | route of the board | substrate 2 in 13 A of preprocessing areas. have. The position sensor 131 is a sensor for turning on the first ion source 43a, and the position sensor 132 is a sensor for turning on the second ion source 43b. In addition, the position sensor 133 is a sensor for turning off the first ion source 43a, and the position sensor 134 is a sensor for turning off the second ion source 43b.

기판(2)이 전 처리 에리어(13A)로 반입된 시점(초기 상태)에서는, 제1 이온 소스(43a)도 제2 이온 소스(43b)도 오프로 되어 있는 것으로 한다. 제어부(47)는, 1번째의 위치 센서(131)에 의해 기판(2)의 선단을 검지하면(스텝 S140), 제1 이온 소스(43a)만을 온으로 한다(스텝 S141). 이 때, 제2 이온 소스(43b)는 오프이기 때문에, 이온 빔의 충돌이 발생할 일은 없다. 다음으로, 제어부(47)는 2번째의 위치 센서(132)에 의해 기판(2)의 선단을 검지하면(스텝 S142), 제2 이온 소스(43b)를 온으로 한다(스텝 S143). 이 시점에서는, 제1 이온 소스(43a)로부터의 이온 빔은 기판(2)에 의해 차단되고, 제2 이온 소스(43b)측으로는 새지 않기 때문에, 이온 빔의 충돌이 발생할 일은 없다.It is assumed that both the first ion source 43a and the second ion source 43b are turned off at the time (initial state) in which the substrate 2 is carried into the pretreatment area 13A. When the control part 47 detects the front end of the board | substrate 2 by the 1st position sensor 131 (step S140), only the 1st ion source 43a is turned on (step S141). At this time, since the second ion source 43b is off, collision of the ion beam does not occur. Next, when the control part 47 detects the front end of the board | substrate 2 by the 2nd position sensor 132 (step S142), the 2nd ion source 43b is turned on (step S143). At this time, since the ion beam from the first ion source 43a is blocked by the substrate 2 and does not leak to the second ion source 43b side, collision of the ion beam does not occur.

그 후, 제어부(47)는, 3번째의 위치 센서(133)에 의해 기판(2)의 선단을 검지하면(스텝 S144), 제1 이온 소스(43a)를 오프로 한다(스텝 S145). 나아가, 제어부(47)는, 4번째의 위치 센서(134)에 의해 기판(2)의 선단을 검지하면(스텝 S146), 제2 이온 소스(43b)를 오프로 한다(스텝 S147). 이러한 정지 제어에 의해, 기판(2)의 후단이 제2 이온 소스(43b)의 빔 조사 범위로부터 벗어나기 전에 제1 이온 소스(43a)가 정지하기 때문에, 이온 빔의 충돌이 발생할 일은 없다.After that, when the third position sensor 133 detects the front end of the substrate 2 (step S144), the control unit 47 turns off the first ion source 43a (step S145). Furthermore, the control part 47 turns off the 2nd ion source 43b when it detects the front end of the board | substrate 2 with the 4th position sensor 134 (step S146). By this stop control, since the first ion source 43a stops before the rear end of the substrate 2 is out of the beam irradiation range of the second ion source 43b, collision of the ion beam does not occur.

본 실시형태의 구성에 의하면, 빔끼리의 충돌에 의한 표면 처리에의 영향을 가급적 방지할 수 있다. 또한, 쓸데없는 빔 조사가 없어지므로, 소비 전력의 저감 및 이온 소스의 열화 방지에도 효과가 있다. 나아가, 기판(2)이 존재하지 않을 때에 빔 조사를 정지함으로써, 기판 처리 장치(14) 내의 구조물에 이온 빔이 닿는 일이 없어지므로, 기판 처리 장치(14) 내의 구조물의 열화 방지에도 효과가 있다.According to the structure of this embodiment, the influence on the surface treatment by the collision of beams can be prevented as much as possible. In addition, since unnecessary beam irradiation is eliminated, it is also effective in reducing power consumption and preventing deterioration of the ion source. Furthermore, by stopping the beam irradiation when the substrate 2 is not present, the ion beam does not come into contact with the structure in the substrate processing apparatus 14, and therefore, it is effective in preventing deterioration of the structure in the substrate processing apparatus 14. .

또한, 제4 실시형태에서는 4개의 위치 센서를 설치하였지만, 도 15와 같이, 이온 소스(43)의 온 용의 위치 센서(151)와 오프 용의 위치 센서(152)의 2개의 위치 센서를 설치하는 구성으로 하여도 된다. 이 경우, 제어부(47)는, 1번째의 위치 센서(151)로 기판(2)의 선단을 검지한 타이밍에서 제1 이온 소스(43a)와 제2 이온 소스(43b)의 양쪽 모두를 온으로 한다. 또한, 2번째의 위치 센서(152)로 기판(2)의 선단을 검지한 타이밍에서 2개의 이온 소스(43a, 43b)를 동시에 오프시킨다. 이러한 구성 및 제어에 의하더라도, 쓸데없는 빔 조사를 줄일 수 있기 때문에, 소비 전력의 저감, 이온 소스나 기판 처리 장치(14) 내의 구조부의 열화 방지 등의 효과를 얻을 수 있다.In addition, although four position sensors were provided in 4th Embodiment, as shown in FIG. 15, two position sensors, the position sensor 151 for turning on the ion source 43, and the position sensor 152 for turning off are provided. You may make it the structure to make it. In this case, the control part 47 turns on both the 1st ion source 43a and the 2nd ion source 43b at the timing which detected the front-end | tip of the board | substrate 2 with the 1st position sensor 151. FIG. do. In addition, two ion sources 43a and 43b are simultaneously turned off at the timing when the front end of the substrate 2 is detected by the second position sensor 152. Even with such a configuration and control, unnecessary beam irradiation can be reduced, so that effects such as reduction of power consumption and prevention of deterioration of the structural portion in the ion source or the substrate processing apparatus 14 can be obtained.

<기타><Others>

제1 내지 제4 실시형태를 예시하여 본 발명의 바람직한 구체예를 설명하였으나, 본 발명의 범위는 이들 구체예로 한정되지 않고, 그 기술 사상의 범위 내에서 적의 변형할 수 있다. 예를 들어, 제1 내지 제4 실시형태에서 설명한 구성이나 제어 내용에 관하여는, 기술적인 모순이 없는 한 서로 조합하여도 된다.Although preferred specific examples of the present invention have been described with reference to the first to fourth embodiments, the scope of the present invention is not limited to these specific examples, and any modification can be made within the scope of the technical idea. For example, the configurations and control contents described in the first to fourth embodiments may be combined with each other as long as there is no technical contradiction.

또한, 상기 실시형태에서는, 이온 소스(43)의 앞쪽에 바이어스 부재(45)를 설치하였으나, 이온 빔의 강도 분포가 특별히 문제없으면, 바이어스 부재(45)는 설치하지 않아도 된다. 또한, 상기 실시형태에서는, 기판 지지부(42)에 1매의 기판을 지지시키고, 1매의 기판의 양면에 이온 빔을 조사하는 구성을 예시하였으나, 본 발명의 기판 처리 장치는 1매의 기판의 양측의 처리면을 동시에 처리하는 용도뿐만 아니라, 2매의 기판의 각각의 처리면을 동시에 처리하는 용도에도 이용할 수 있다. 예를 들어, 도 16에 도시한 바와 같이, 기판(2a, 2b) 각각의 처리면(20a, 20b)이 외측(이온 소스측)을 향하고, 이면(처리면의 반대면)(21a, 21b)이 대향하도록, 2매의 기판(2a, 2b)을 기판 지지부(42)에 설치하고, 일방의 기판(2a)의 한쪽 처리면(20a)과 타방의 기판(2b)의 한쪽 처리면(20b)의 2개의 면에 이온 빔을 조사하여도 된다. 이는, 기판 지지부(42)의 기판 홀더의 구조를 바꾸는 것으로 충분하다. 또한, 도 16에서는 2매의 기판(2a, 2b)을 평행하게 설치하고 있으나, 각각의 처리면(20a, 20b)이 대응하는 이온 소스 측을 향하게 되어 있으면, 2매의 기판(2a, 2b)이 비평행한 상태로 기판 지지부(42)에 설치되어도 상관없다. 또한, 상기 실시형태에서는, 기판 지지부(42)에 의해 기판을 세로로 하여 지지하였으나, 기판의 지지 자세는 이에 한정되지 않는다. 예를 들어, 기판을 횡으로 하여 지지하여도 되고, 비스듬하게 지지하여도 된다. 또한, 상기 실시형태에서는, 이온 소스(43)를 고정하고 기판 지지부(42)를 이동시키는 구성으로 하였으나, 기판 지지부(42)를 고정하고 이온 소스(43)를 이동시켜도 되고, 기판 지지부(42)와 이온 소스(43)의 양쪽 모두를 이동시켜도 된다. 또한, 상기 제3 실시형태에서는, 2개의 이온 소스(43)를 함께 경사지게 배치하였으나, 어느 쪽 한쪽만을 경사지게 하는 구성이어도 상관없다.In addition, in the said embodiment, although the bias member 45 was provided in front of the ion source 43, if the intensity distribution of an ion beam does not have any problem, the bias member 45 does not need to be provided. In addition, in the said embodiment, although the structure which supports one board | substrate to the board | substrate support part 42 and irradiates an ion beam to both surfaces of one board | substrate was illustrated, the substrate processing apparatus of this invention is a board | substrate of one board | substrate. Not only the use which processes both process surfaces simultaneously, but also the use which processes each process surface of two board | substrates simultaneously. For example, as shown in FIG. 16, the processing surfaces 20a and 20b of each of the substrates 2a and 2b face the outside (the ion source side), and the back surfaces (the opposite surfaces of the processing surface) 21a and 21b. Two board | substrates 2a and 2b are provided in the board | substrate support part 42 so that this may oppose, and one process surface 20a of one board | substrate 2a and one process surface 20b of the other board | substrate 2b will be provided. You may irradiate an ion beam to two surfaces of. This is sufficient to change the structure of the substrate holder of the substrate support 42. In addition, in FIG. 16, although two board | substrates 2a and 2b are provided in parallel, if each process surface 20a and 20b is facing the corresponding ion source side, two board | substrates 2a and 2b will be provided. It may be provided in the board | substrate support part 42 in this non-parallel state. In addition, in the said embodiment, although the board | substrate was vertically supported by the board | substrate support part 42, the support posture of a board | substrate is not limited to this. For example, the substrate may be supported laterally or may be supported obliquely. In addition, in the said embodiment, although the structure which fixed the ion source 43 and moving the board | substrate support part 42 is fixed, the board | substrate support part 42 may be fixed and the ion source 43 may be moved, and the board | substrate support part 42 is carried out. And both of the ion source 43 may be moved. In addition, in the said 3rd Embodiment, although the two ion source 43 was arrange | positioned inclined together, the structure which only inclines either one may be sufficient.

또한, 본 명세서에 있어서, "평행"이라는 용어는, 특별히 다른 언급 또는 기술적인 제약이나 모순이 없는 한, 수학적으로 엄밀한 평행(즉, 2개의 면 또는 선의 사이의 각도가 0도인 상태)만을 의미하는 것이 아니라, 2개의 면 또는 선 사이에 소정의 각도(예를 들어, 30도보다 작은 각도)가 있는 상태를 포함하는 것이다. 마찬가지로, "수직"이나 "직교"라는 용어는, 2개의 면 또는 선 사이의 각도가 90도인 상태뿐만 아니라, 90도로부터 소정의 각도만큼만 벗어난 상태(예를 들어, 90도±30도의 범위)를 포함한다. 마찬가지로, "연직"이라는 용어는, 중력 방향과 일치하는 상태뿐만 아니라, 중력 방향으로부터 소정의 각도만큼 벗어난 상태를 포함한다. 마찬가지로, "수평"이라는 용어는, 중력 방향과 90도로 교차하는 상태뿐만 아니라, 90도로부터 소정의 각도만큼 벗어난 상태를 포함한다.In addition, in this specification, the term "parallel" means only mathematically exact parallelism (i.e., an angle between two planes or lines is 0 degrees) unless otherwise stated or technical limitations or contradictions exist. Rather, it includes a state where there is a predetermined angle (eg, less than 30 degrees) between two faces or lines. Similarly, the term "vertical" or "orthogonal" refers not only to a state where the angle between two planes or lines is 90 degrees, but also a state that is deviated only by a predetermined angle from 90 degrees (for example, in a range of 90 degrees ± 30 degrees). Include. Similarly, the term "vertical" includes not only a state coinciding with the gravity direction, but also a state deviated by a predetermined angle from the gravity direction. Similarly, the term "horizontal" includes not only a state intersecting the gravity direction by 90 degrees, but also a state deviating by a predetermined angle from 90 degrees.

1: 성막 장치
2: 기판
14: 기판 처리 장치
42: 기판 지지부
43, 43a, 43b: 이온 소스
45, 45a, 45b: 바이어스 부재
47: 제어부
48, 48a, 48b: 이온 빔
1: deposition device
2: substrate
14: substrate processing apparatus
42: substrate support
43, 43a, 43b: ion source
45, 45a, 45b: bias member
47: control unit
48, 48a, 48b: ion beam

Claims (17)

기판을 지지하는 지지 수단과,
상기 기판을 사이에 끼우는 것과 같은 위치 관계로 배치된 제1 이온 소스 및 제2 이온 소스와,
상기 지지 수단에 의해 지지된 1매의 기판 또는 상기 지지 수단에 의해 각각의 처리면의 반대면끼리가 대향하여 지지된 2매의 기판과, 상기 제1 및 제2 이온 소스를, 기판의 면을 따른 제1 방향으로 상대적으로 이동시키면서, 상기 1매의 기판의 양측의 처리면 또는 상기 2매의 기판의 각각의 상기 처리면에 대하여, 상기 제1 및 제2 이온 소스로부터 이온 빔을 조사하는 제어를 행하는 제어 수단
을 포함하는 것을 특징으로 하는 기판 처리 장치.
Support means for supporting a substrate,
A first ion source and a second ion source disposed in a positional relationship such as sandwiching the substrate;
One substrate supported by the supporting means or two substrates supported by opposite supporting surfaces of the respective processing surfaces by the supporting means, and the first and second ion sources, Control to irradiate ion beams from the first and second ion sources to the processing surfaces on both sides of the one substrate or the processing surfaces of each of the two substrates while moving relatively in the first direction according to the first direction. Control means for
Substrate processing apparatus comprising a.
제1항에 있어서,
상기 제1 이온 소스와 상기 제2 이온 소스의 중간에 위치하고, 또한, 상기 제1 방향에 평행한 가상면을 고려하였을 때,
상기 제1 이온 소스의 이온 빔의 상기 가상면에 있어서의 조사 영역과, 상기 제2 이온 소스의 이온 빔의 상기 가상면에 있어서의 조사 영역이, 상기 가상면 상에서 다른 위치가 되도록, 상기 제1 및 제2 이온 소스가 배치되어 있는 것을 특징으로 하는 기판 처리 장치.
The method of claim 1,
Considering an imaginary plane positioned between the first ion source and the second ion source and parallel to the first direction,
The first area so that the irradiation area in the virtual plane of the ion beam of the first ion source and the irradiation area in the virtual plane of the ion beam of the second ion source are different positions on the virtual plane. And a second ion source is disposed.
제2항에 있어서,
상기 제1 이온 소스의 이온 빔의 상기 가상면에 있어서의 단면과, 상기 제2 이온 소스의 이온 빔의 상기 가상면에 있어서의 단면이, 상기 가상면 상에서 이격되도록, 상기 제1 및 제2 이온 소스가 배치되어 있는 것을 특징으로 하는 기판 처리 장치.
The method of claim 2,
The first and second ions such that a cross section in the imaginary plane of the ion beam of the first ion source and a cross section in the imaginary plane of the ion beam of the second ion source are spaced apart on the imaginary plane. The substrate processing apparatus characterized by the source arrange | positioned.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 및 제2 이온 소스의 출사 개구는 긴 길이 방향과 짧은 길이 방향을 포함하고, 그 긴 길이 방향이 상기 제1 방향과 교차하도록 배치되어 있는 것을 특징으로 하는 기판 처리 장치.
The method according to any one of claims 1 to 3,
The exit openings of the first and second ion sources include a long longitudinal direction and a short longitudinal direction, and the long longitudinal direction is arranged to intersect the first direction.
제4항에 있어서,
상기 제1 및 제2 이온 소스의 상기 긴 길이 방향의 폭은, 상기 제1 방향에 직교하는 방향의 상기 기판의 폭보다 큰 것을 특징으로 하는 기판 처리 장치.
The method of claim 4, wherein
The width | variety of the said longitudinal direction of a said 1st and 2nd ion source is larger than the width | variety of the said board | substrate of the direction orthogonal to a said 1st direction.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 및 제2 이온 소스 중 적어도 한쪽은, 이온 빔이 상기 기판에 대해 비수직으로 조사하도록 배치되어 있는 것을 특징으로 하는 기판 처리 장치.
The method according to any one of claims 1 to 5,
At least one of the said 1st and 2nd ion source is arrange | positioned so that an ion beam may irradiate non-vertically with respect to the said board | substrate.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 및 제2 이온 소스의 출사 개구는 긴 길이 방향과 짧은 길이 방향을 포함하고,
상기 제1 및 제2 이온 소스 중 적어도 한쪽은, 이온 빔의 긴 길이 방향이 상기 기판에 수직으로 조사하고, 또한, 해당 이온 빔의 짧은 길이 방향이 상기 기판에 대해 비수직으로 조사하도록, 배치되어 있는 것을 특징으로 기판 처리 장치.
The method according to any one of claims 1 to 5,
The exit openings of the first and second ion sources comprise a long longitudinal direction and a short longitudinal direction,
At least one of the first and second ion sources is arranged such that the long longitudinal direction of the ion beam irradiates the substrate perpendicularly, and the short longitudinal direction of the ion beam irradiates non-vertically with respect to the substrate. There is a substrate processing apparatus.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 제1 및 제2 이온 소스 각각으로부터 출사되는 이온 빔의 주위를 둘러싸도록 배치되고, 또한, 바이어스가 인가되고 있는 바이어스 부재를 더 포함하는 것을 특징으로 하는 기판 처리 장치.
The method according to any one of claims 1 to 7,
And a biasing member arranged to surround the ion beam emitted from each of the first and second ion sources, and to which a bias is applied.
제1항 내지 제8항 중 어느 한 항에 있어서,
상기 기판의 유무를 검지하는 검지 수단을 더 포함하고,
상기 제어 수단은, 상기 검지 수단의 검지 결과에 기초하여, 상기 제1 이온 소스의 이온 빔의 조사 범위에 상기 기판이 존재하지 않는다고 판단한 경우, 상기 제1 이온 소스로부터의 이온 빔의 조사를 오프로 하고, 상기 검지 수단의 검지 결과에 기초하여, 상기 제2 이온 소스의 이온 빔의 조사 범위에 상기 기판이 존재하지 않는다고 판단한 경우, 상기 제2 이온 소스로부터의 이온 빔의 조사를 오프로 하는 것을 특징으로 하는 기판 처리 장치.
The method according to any one of claims 1 to 8,
Detecting means for detecting the presence or absence of the substrate,
The control means turns off the irradiation of the ion beam from the first ion source when it is determined that the substrate is not present in the irradiation range of the ion beam of the first ion source based on the detection result of the detection means. And when it is determined that the substrate is not present in the irradiation range of the ion beam of the second ion source based on the detection result of the detection means, the irradiation of the ion beam from the second ion source is turned off. The substrate processing apparatus made into it.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 지지 수단은, 상기 기판의 상기 처리면이 연직 방향을 따르도록 상기 기판을 지지하는 것을 특징으로 하는 기판 처리 장치.
The method according to any one of claims 1 to 9,
The supporting means supports the substrate so that the processing surface of the substrate is in a vertical direction.
제1항 내지 제10항 중 어느 한 항에 있어서,
상기 제1 및 제2 이온 소스는 고정 배치되어 있고,
상기 지지 수단은 이동 가능한 것을 특징으로 하는 기판 처리 장치.
The method according to any one of claims 1 to 10,
The first and second ion sources are fixedly arranged,
And said support means is movable.
기판을 지지하는 지지 수단과,
상기 기판을 사이에 끼우는 것과 같은 위치 관계로 배치된 제1 이온 소스 및 제2 이온 소스를 구비한 기판 처리 장치의 제어 방법으로서,
상기 지지 수단에 의해 지지된 1매의 기판 또는 상기 지지 수단에 의해 각각의 처리면의 반대면끼리가 대향하여 지지된 2매의 기판과, 상기 제1 및 제2 이온 소스를, 기판의 면을 따른 제1 방향으로 상대적으로 이동시키는 공정과,
상기 1매의 기판의 양측의 처리면 또는 상기 2매의 기판의 각각의 상기 처리면에 대해, 상기 제1 및 제2 이온 소스로부터 이온 빔을 조사하는 제어를 행하는 공정
을 포함하는 것을 특징으로 하는 기판 처리 장치의 제어 방법.
Support means for supporting a substrate,
A control method of a substrate processing apparatus having a first ion source and a second ion source arranged in a positional relationship such as sandwiching the substrate therebetween,
One substrate supported by the supporting means or two substrates supported by opposite supporting surfaces of the respective processing surfaces by the supporting means, and the first and second ion sources, Relatively moving in the first direction,
Performing control of irradiating ion beams from the first and second ion sources to the processing surfaces on both sides of the one substrate or the processing surfaces of each of the two substrates;
Control method of a substrate processing apparatus comprising a.
제1항 내지 제12항 중 어느 한 항에 기재된 기판 처리 장치와,
상기 기판 처리 장치에 의해 처리된 기판의 표면에 성막 처리를 행하는 성막 처리부를 포함하는 것을 특징으로 하는 성막 장치.
The substrate processing apparatus in any one of Claims 1-12,
And a film forming processing unit for performing a film forming process on the surface of the substrate processed by the substrate processing apparatus.
전자 부품의 제조 방법으로서,
제1항 내지 제12항 중 어느 한 항에 기재된 기판 처리 장치에 의해, 상기 전자 부품이 실장되는 기판의 표면을 처리하는 공정과,
상기 기판의 표면에 성막 처리를 행하는 공정
을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
As a manufacturing method of an electronic component,
The process of processing the surface of the board | substrate in which the said electronic component is mounted by the substrate processing apparatus in any one of Claims 1-12,
Process of forming a film on the surface of the substrate
Method of manufacturing an electronic component comprising a.
전자 부품의 제조 방법으로서,
기판을 지지하는 지지 수단에 의해 지지된 1매의 기판 또는 상기 지지 수단에 의해 각각의 처리면의 반대면끼리가 대향하여 지지된 2매의 기판을 준비하는 공정과,
상기 기판을 사이에 끼우는 것과 같은 위치 관계로 배치된 제1 이온 소스 및 제2 이온 소스와, 상기 기판을, 기판의 면을 따른 제1 방향으로 상대적으로 이동시키는 공정과,
상기 1매의 기판의 양측의 처리면 또는 상기 2매의 기판의 각각의 상기 처리면에 대해, 상기 제1 및 제2 이온 소스로부터 이온 빔을 조사하는 공정과,
상기 기판의 표면에 성막 처리를 행하는 공정
을 포함하는 것을 특징으로 하는 전자 부품의 제조 방법.
As a manufacturing method of an electronic component,
Preparing a single substrate supported by a supporting means for supporting the substrate or two substrates in which opposite surfaces of the respective processing surfaces are supported by the supporting means to face each other;
A first ion source and a second ion source disposed in a positional relationship such that the substrate is sandwiched therebetween, and the substrate is relatively moved in a first direction along a surface of the substrate;
Irradiating ion beams from the first and second ion sources to the processing surfaces on both sides of the one substrate or the processing surfaces of each of the two substrates;
Process of forming a film on the surface of the substrate
Method of manufacturing an electronic component comprising a.
제15항에 있어서,
상기 지지 수단은, 상기 기판의 상기 처리면이 연직 방향을 따르도록 상기 기판을 지지하는 것을 특징으로 하는 전자 부품의 제조 방법.
The method of claim 15,
The said support means supports the said board | substrate so that the said process surface of the said board may follow a perpendicular direction.
제15항 또는 제16항에 있어서,
상기 기판은, 세라믹의 표면에 수지 코팅이 된 기판인 것을 특징으로 하는 전자 부품의 제조 방법.
The method according to claim 15 or 16,
The said board | substrate is a board | substrate with a resin coating on the surface of a ceramic, The manufacturing method of the electronic component characterized by the above-mentioned.
KR1020180125039A 2018-03-27 2018-10-19 Substrate processing apparatus and control method thereof, film formation apparatus, manufacturing method of electronic component KR20190113503A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-060349 2018-03-27
JP2018060349A JP6567119B1 (en) 2018-03-27 2018-03-27 Substrate processing apparatus, control method therefor, film forming apparatus, and electronic component manufacturing method

Publications (1)

Publication Number Publication Date
KR20190113503A true KR20190113503A (en) 2019-10-08

Family

ID=67766653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180125039A KR20190113503A (en) 2018-03-27 2018-10-19 Substrate processing apparatus and control method thereof, film formation apparatus, manufacturing method of electronic component

Country Status (2)

Country Link
JP (1) JP6567119B1 (en)
KR (1) KR20190113503A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471074B2 (en) * 2019-12-02 2024-04-19 キヤノントッキ株式会社 Film forming method and film forming apparatus
JP7382809B2 (en) * 2019-12-02 2023-11-17 キヤノントッキ株式会社 Film-forming method and film-forming equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117753A (en) 2006-10-12 2008-05-22 Tdk Corp Ion gun, ion beam etching device, ion beam etching equipment, etching method and manufacturing method of magnetic recording medium

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163270A (en) * 1985-01-12 1986-07-23 Nissin Electric Co Ltd Thin film forming device by ion vapor deposition
JPS62287068A (en) * 1986-06-06 1987-12-12 Nissin Electric Co Ltd Ion beam vapor deposition device
JPH01195274A (en) * 1988-01-29 1989-08-07 Nippon Steel Corp Continuous thin film-forming apparatus
JPH05263245A (en) * 1992-03-19 1993-10-12 Hitachi Ltd Inline type ion beam treating system
KR19990047679A (en) * 1997-12-05 1999-07-05 박호군 Apparatus for Surface Treatment of Materials Using Ion Beams
JP3433703B2 (en) * 1999-09-03 2003-08-04 日新電機株式会社 Ion source device and vacuum processing device
JP2002313825A (en) * 2001-04-12 2002-10-25 Sony Corp Mounting method for bare chip, and bare chip processing apparatus
SG155128A1 (en) * 2008-02-08 2009-09-30 Applied Materials Inc Photovoltaic device comprising a sputter deposited passivation layer as well as a method and apparatus for producing such a device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117753A (en) 2006-10-12 2008-05-22 Tdk Corp Ion gun, ion beam etching device, ion beam etching equipment, etching method and manufacturing method of magnetic recording medium

Also Published As

Publication number Publication date
JP6567119B1 (en) 2019-08-28
JP2019173066A (en) 2019-10-10

Similar Documents

Publication Publication Date Title
US5415753A (en) Stationary aperture plate for reactive sputter deposition
KR100472811B1 (en) Film thickness control device and method
US20080073557A1 (en) Methods and apparatuses for directing an ion beam source
TWI593819B (en) Sputtering method
KR20190113503A (en) Substrate processing apparatus and control method thereof, film formation apparatus, manufacturing method of electronic component
CN109957752B (en) Substrate processing apparatus, method of controlling the same, film forming apparatus, and method of manufacturing electronic component
KR20150091996A (en) Film formation method
CN109972102B (en) Sputtering film forming apparatus and sputtering film forming method
KR102660385B1 (en) Film forming method and film forming apparatus
US8148698B2 (en) Charged particle beam writing apparatus
KR20230149721A (en) Etching device
KR102500133B1 (en) Film forming method and film forming apparatus
US11017978B2 (en) Ion implanter and beam park device
KR101376837B1 (en) Arc ion plating apparatus
KR101641169B1 (en) Film Forming Apparatus
KR102135219B1 (en) Coating system for mask frame with structure of standing road and ion beam
TWI523964B (en) In-line sputtering apparatus
KR102478688B1 (en) Method for cleaning ion beam irradiation device
KR102365614B1 (en) Substrate holder, film forming apparatus and substrate processing apparatus
KR960000403Y1 (en) Apparatus of forming a thin film by sputtering
JPH0419953A (en) Ion beam irradiating device ion beam source
JPH0293073A (en) Sheet plasma-type cvd device
JP4640457B2 (en) Sputtering equipment
TW201835364A (en) Sputtering apparatus and method for producing electrode film
JP2019533293A (en) Method and apparatus for treating the surface of a substrate using particle beams

Legal Events

Date Code Title Description
E902 Notification of reason for refusal