KR20190110617A - 어레이 기판 및 어레이 기판의 제작 방법 - Google Patents

어레이 기판 및 어레이 기판의 제작 방법 Download PDF

Info

Publication number
KR20190110617A
KR20190110617A KR1020197026096A KR20197026096A KR20190110617A KR 20190110617 A KR20190110617 A KR 20190110617A KR 1020197026096 A KR1020197026096 A KR 1020197026096A KR 20197026096 A KR20197026096 A KR 20197026096A KR 20190110617 A KR20190110617 A KR 20190110617A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
base substrate
projection
thin film
Prior art date
Application number
KR1020197026096A
Other languages
English (en)
Inventor
시쿤 하오
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20190110617A publication Critical patent/KR20190110617A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 어레이 기판 및 어레이 기판의 제작 방법에 관한 것으로서, 베이스 기판, 제1 금속층, 제1 절연층, 액티브층, 제2 금속층 및 장벽층을 포함하고, 여기에서 장벽층은 제1 절연층과 제2 금속층 사이에 설치되어 제1 금속층과 제2 금속층 중첩 지점의 제1 금속층과 제2 금속층 간의 거리를 증가시켜 제1 금속층과 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 데 사용된다.

Description

어레이 기판 및 어레이 기판의 제작 방법
본 발명은 액정 디스플레이의 제조 분야에 관한 것으로서, 더욱 상세하게는 어레이 기판 및 어레이 기판의 제작 방법에 관한 것이다.
액정 디스플레이는 현재 가장 광범위하게 사용되는 편면 디스플레이로서 휴대폰, PDA, 디지털 카메라, 컴퓨터 또는 노트북 등과 같은 각종 전자 기기에 높은 해상도의 컬러 스크린을 제공할 수 있다.
액정 디스플레이 패널은 액정 디스플레이에서 가장 주된 조립 부품으로서 제1 기판, 제2 기판, 양자 사이에 설치되는 액정층을 포함한다. 여기에서 제1 기판은 어레이 기판으로 도 1에서 도시하는 바와 같으며, 도 1은 종래의 액정 디스플레이 패널의 어레이 기판 구조에 대한 조감도를 도시한 것으로서, 제1 금속층, 제1 절연층, 액티브층, 제2 금속층 및 화소 전극층을 포함하고, 여기에서 제1 금속층은 스캐닝 라인(scanning line)(102) 및 박막 트랜지스터(103)의 게이트 전극(1033)을 형성하는 데 사용되고; 제1 절연층(도시하지 않음)은 제1 금속층 상에 설치되어 제1 금속층 및 액티브층을 격리시키는 데 사용되고; 액티브층은 제1 절연층 상에 설치되어 박막 트랜지스터(103)의 도전 채널(1034)을 형성하는 데 사용되고; 제2 금속층은 액티브층 상에 설치되어 데이터 라인(101), 박막 트랜지스터(103)의 소스 전극(1031) 및 박막 트랜지스터(103)의 드레인 전극(1032)을 형성하는 데 사용되고; 화소 전극층은 제2 금속층 상에 설치되어 화소 전극(104)을 형성하는 데 사용되고 이는 통공을 통해 박막 트랜지스터(103)의 드레인 전극(1032)과 연결된다.
그러나 제1 금속층과 제2 금속층 간의 거리가 비교적 짧기 때문에 제1 금속층과 제2 금속층 중첩 지점(105)에 기생 용량이 형성되기 쉬워 화소의 충전율이 저하되고 나아가 액정 디스플레이의 디스플레이 효과와 품질에 영향이 생길 수 있다.
따라서 어레이 기판 및 어레이 기판의 제작 방법을 제공함으로써 종래 기술에 존재하는 문제를 해결할 필요가 있다.
본 발명은 어레이 기판 및 어레이 기판의 제작 방법을 제공함으로써 제1 금속층과 제2 금속층 간의 거리가 비교적 짧아 제1 금속층과 제2 금속층 중첩 영역에 기생 용량이 형성되기 쉬워 화소의 충전율이 저하되고 나아가 액정 디스플레이의 디스플레이 효과와 품질에 영향이 생기는 종래 기술의 문제점을 해결하는 데에 그 목적이 있다.
상기 과제는 본 발명에 따른 어레이 기판 및 어레이 기판의 제작 방법에 따라 해결되며, 본 발명에서 제공하는 어레이 기판은,
베이스 기판;
상기 베이스 기판 상에 설치되어 스캐닝 라인 및 박막 트랜지스터의 게이트 전극을 형성하는 데 사용되는 제1 금속층;
상기 제1 금속층 상에 설치되어 상기 제1 금속층 및 액티브층을 격리시키는 데 사용되는 제1 절연층;
상기 제1 절연층 상에 설치되어 상기 박막 트랜지스터의 도전 채널을 형성하는 데 사용되는 액티브층;
상기 액티브층 상에 설치되어 데이터 라인, 상기 박막 트랜지스터의 소스 전극 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 데 사용되는 제2 금속층; 및
상기 제1 절연층과 상기 제2 금속층 사이에 설치되어 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 제1 금속층과 상기 제2 금속층 간의 거리를 증가시켜 상기 제1 금속층과 상기 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 데 사용되는 장벽층을 포함하고,
여기에서 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영은 상기 장벽층의 상기 베이스 기판에서의 투영 내에 위치하고;
상기 장벽층의 두께는 3 내지 5㎛이다.
본 발명의 어레이 기판에 있어서, 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영과 상기 장벽층의 상기 베이스 기판 상에서의 투영이 합쳐진다.
본 발명의 어레이 기판에 있어서, 상기 베이스 기판은 제1 영역 및 제2 영역을 포함하고, 상기 박막 트랜지스터의 상기 베이스 기판 상에서의 투영은 상기 제1 영역과 합쳐지고, 상기 장벽층의 상기 베이스 기판 상에서의 투영은 상기 제2 영역과 합쳐진다.
본 발명의 어레이 기판에 있어서, 상기 장벽층은 무기 물질 또는 유기 절연 물질이다.
본 발명에서 제공하는 어레이 기판은,
베이스 기판;
상기 베이스 기판 상에 설치되어 스캐닝 라인 및 박막 트랜지스터의 게이트 전극을 형성하는 데 사용되는 제1 금속층;
상기 제1 금속층 상에 설치되어 상기 제1 금속층 및 액티브층을 격리시키는 데 사용되는 제1 절연층;
상기 제1 절연층 상에 설치되어 상기 박막 트랜지스터의 도전 채널을 형성하는 데 사용되는 액티브층;
상기 액티브층 상에 설치되어 데이터 라인, 상기 박막 트랜지스터의 소스 전극 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 데 사용되는 제2 금속층; 및
상기 제1 절연층과 상기 제2 금속층 사이에 설치되어 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 제1 금속층과 상기 제2 금속층 간의 거리를 증가시켜 상기 제1 금속층과 상기 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 데 사용되는 장벽층을 포함한다.
본 발명의 어레이 기판에 있어서, 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영은 상기 장벽층의 상기 베이스 기판에서의 투영 내에 위치한다.
본 발명의 어레이 기판에 있어서, 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영과 상기 장벽층의 상기 베이스 기판 상에서의 투영이 합쳐진다.
본 발명의 어레이 기판에 있어서, 상기 베이스 기판은 제1 영역 및 제2 영역을 포함하고, 상기 박막 트랜지스터의 상기 베이스 기판 상에서의 투영은 상기 제1 영역과 합쳐지고, 상기 장벽층의 상기 베이스 기판 상에서의 투영은 상기 제2 영역과 합쳐진다.
본 발명의 어레이 기판에 있어서, 상기 장벽층의 두께는 3 내지 5㎛이다.
본 발명의 어레이 기판에 있어서, 상기 장벽층은 무기 물질 또는 유기 절연 물질이다.
상기 목적에 의거하여 본 발명은 어레이 기판의 제작 방법을 더 제공하며, 상기 방법은,
베이스 기판 상에 제1 금속층을 증착시키고, 패터닝 공정을 통해 스캐닝 라인 및 박막 트랜지스터의 게이트 전극을 형성하는 단계;
상기 제1 금속층 상에 제1 절연층을 증착하는 단계;
상기 제1 절연층에 액티브층을 증착하고, 패터닝 공정을 통해 상기 박막 트랜지스터의 도전 채널을 형성하는 단계;
상기 액티브층 상에 제2 금속층을 증착하고, 패터닝 공정을 통해 데이터 라인, 상기 박막 트랜지스터의 소스 전극 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 단계; 및
상기 제1 절연층과 상기 제2 금속층 간에 장벽층을 형성해 상기 제1 금속층과 상기 제2 금속층 중첩 영역의 거리를 증가시켜 상기 제1 금속층과 상기 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 단계를 포함한다.
본 발명의 어레이 기판의 제작 방법에 있어서, 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영은 상기 장벽층의 상기 베이스 기판에서의 투영 내에 위치한다.
본 발명의 어레이 기판의 제작 방법에 있어서, 상기 제1 금속층과 상기 제2 금속층 중첩 영역의 상기 베이스 기판 상에서의 투영 영역과 상기 장벽층의 상기 베이스 기판 상에서의 투영 영역이 합쳐진다.
본 발명의 어레이 기판의 제작 방법에 있어서, 상기 베이스 기판은 제1 영역 및 제2 영역을 포함하고, 상기 박막 트랜지스터의 상기 베이스 기판 상에서의 투영은 상기 제1 영역과 합쳐지고, 상기 장벽층의 상기 베이스 기판 상에서의 투영은 상기 제2 영역과 합쳐진다.
본 발명의 어레이 기판의 제작 방법에 있어서, 상기 장벽층의 두께는 3 내지 5㎛인다.
본 발명의 어레이 기판의 제작 방법에 있어서, 상기 장벽층은 무기 물질 또는 유기 절연 물질이다.
본 발명의 어레이 기판 및 어레이 기판의 제작 방법은 장벽층 설치를 통해 제1 금속층과 제2 금속층 중첩 지점의 제1 금속층과 제2 금속층 간의 거리를 증가시켜 제1 금속층과 제2 금속층이 형성하는 기생 용량의 정전용량 값을 떨어뜨림으로써 화소의 충전율을 향상시키고 나아가 액정 디스플레이의 디스플레이 효과와 품질을 개선한다.
본 발명의 상기 내용을 보다 명확하고 쉽게 설명하기 위해 이하에서는 바람직한 실시예를 들어 도면을 통해 더욱 상세하게 설명하였다.
본 발명에 따라 상기 언급된 문제점들의 해결이 가능한 어레이 기판 및 어레이 기판의 제작 방법이 제공된다.
이하에서는, 본 발명의 구체적인 실시형태들을 도면을 통해 보다 상세히 설명함으로써 본 발명의 기술방안 및 기타 유익한 효과에 대한 이해를 돕기로 한다.
도 1은 종래의 액정 디스플레이 패널의 어레이 기판 구조에 대한 조감도이고;
도 2는 본 발명의 어레이 기판의 제1 바람직한 실시예의 구조도이고;
도 3은 본 발명의 어레이 기판의 제2 바람직한 실시예의 구조도이고; 및
도 4는 본 발명의 어레이 기판의 제작 방법의 공정 프로세스도이다.
본 발명에서 채택하는 기술수단 및 그 효과를 보다 상세하게 설명하기 위해 이하에서는 본 발명의 바람직한 실시예 및 도면을 통해 보다 상세히 설명한다. 도면에서 구조가 유사한 요소는 동일한 부호로 표시하였다. 본 발명의 목적은 제1 금속층과 제2 금속층 사이에 장벽층을 설치해 제1 금속층과 제2 금속층 중첩 지점의 제1 금속층과 제2 금속층 간의 거리를 증가시켜 제1 금속층과 제2 금속층이 형성하는 기생 용량의 정전용량 값을 떨어뜨림으로써 화소의 충전율을 향상시키고 나아가 액정 디스플레이의 디스플레이 효과와 품질을 개선하는 데에 있다. 이하의 실시예는 본 발명의 전부가 아닌 일부 실시예에 불과하다. 본 발명의 실시예를 기반으로 본 발명이 속한 기술분야의 당업자가 창조적인 노동력을 투입하지 않고 얻은 기타 실시예는 모두 본 발명의 보호범위에 속한다.
도 2에서 도시하는 바와 같이, 도 2는 본 발명의 어레이 기판의 제1 바람직한 실시예의 구조도이다. 도 2에서 도시하는 바와 같이, 본 바람직한 실시예의 어레이 기판은 베이스 기판(201), 제1 금속층(202), 제1 절연층(203), 액티브층(204), 제2 금속층(205) 및 장벽층(206)을 포함한다.
제1 금속층(202)은 베이스 기판(201) 상에 설치되어 스캐닝 라인(2081) 및 박막 트랜지스터(207)의 게이트 전극(2071)을 형성하는 데 사용되고; 제1 절연층(203)은 제1 금속층(202) 상에 설치되어 제1 금속층(202) 및 액티브층(204)을 격리시키는 데 사용되고; 액티브층(204)은 제1 절연층(203) 상에 설치되어 박막 트랜지스터(207)의 도전 채널(2072)을 형성하는 데 사용되고; 제2 금속층(205)은 액티브층(204) 상에 설치되어 데이터 라인(2082), 박막 트랜지스터(207)의 소스 전극(2073) 및 박막 트랜지스터(207)의 드레인 전극(2074)을 형성하는 데 사용되고; 장벽층(206)은 제1 절연층(203)과 제2 금속층(205) 사이에 설치되어 제1 금속층(202)과 제2 금속층(205) 중첩 지점(208)의 제1 금속층(202)과 제2 금속층(205) 간의 거리를 증가시켜 제1 금속층(202)과 제2 금속층(205)이 형성하는 기생 용량의 정전용량 값을 저하시킨다.
바람직하게는, 상기 어레이 기판 상의 장벽층(206)의 두께는 3 내지 5㎛이고, 상기 어레이 기판 상의 장벽층(206)은 무기 물질 또는 유기 절연 물질이다.
더 나아가, 상기 어레이 기판 상의 제1 금속층(202)과 제2 금속층(205) 중첩 지점(208)의 베이스 기판(201) 상에서의 투영은 장벽층(206)의 상기 베이스 기판(201)에서의 투영 내에 위치한다.
바람직하게는, 상기 어레이 기판 상의 제1 금속층(202)과 제2 금속층(205) 중첩 지점(208)의 베이스 기판(201) 상에서의 투영과 장벽층(206)의 베이스 기판(201) 상에서의 투영이 합쳐진다.
따라서 본 바람직한 실시예의 어레이 기판은 장벽층(206) 설치를 통해 제1 금속층(202)과 제2 금속층(205) 중첩 지점(208)의 제1 금속층(202)과 제2 금속층(205) 간의 거리를 증가시켜 제1 금속층(202)과 제2 금속층(205)이 형성하는 기생 용량의 정전용량 값을 떨어뜨림으로써 화소의 충전율을 향상시키고 나아가 액정 디스플레이의 디스플레이 효과와 품질을 개선한다.
도 3에서 도시하는 바와 같이, 도 3은 본 발명의 어레이 기판의 제2 바람직한 실시예의 구조도이다. 도 3에서 도시하는 바와 같이, 본 바람직한 실시예의 어레이 기판은 베이스 기판(301), 제1 금속층(302), 제1 절연층(303), 액티브층(304), 제2 금속층(305) 및 장벽층(306)을 포함한다.
제1 금속층(302)은 베이스 기판(301) 상에 설치되어 스캐닝 라인(3081) 및 박막 트랜지스터(307)의 게이트 전극(3071)을 형성하는 데 사용되고; 제1 절연층(303)은 제1 금속층(302) 상에 설치되어 제1 금속층(302) 및 액티브층(304)을 격리시키는 데 사용되고; 액티브층(304)은 제1 절연층(303) 상에 설치되어 박막 트랜지스터(307)의 도전 채널(3072)을 형성하는 데 사용되고; 제2 금속층(305)은 액티브층(304) 상에 설치되어 데이터 라인(3082), 박막 트랜지스터(307)의 소스 전극(3073) 및 박막 트랜지스터(307)의 드레인 전극(3074)을 형성하는 데 사용되고; 장벽층(306)은 제1 절연층(303)과 제2 금속층(305) 사이에 설치되어 제1 금속층(302)과 제2 금속층(305) 중첩 지점(308)의 제1 금속층(302)과 제2 금속층(305) 간의 거리를 증가시켜 제1 금속층(302)과 제2 금속층(305)이 형성하는 기생 용량의 정전용량 값을 저하시킨다.
바람직하게는, 상기 어레이 기판 상의 장벽층(306)의 두께는 3 내지 5㎛이고, 상기 어레이 기판 상의 장벽층(306)은 무기 물질 또는 유기 절연 물질이다.
더 나아가, 상기 어레이 기판 상의 제1 금속층(302)과 제2 금속층(305) 중첩 지점(308)의 베이스 기판 상에서의 투영은 장벽층(306)의 상기 베이스 기판(301) 상에서의 투영 내에 위치한다.
바람직하게는, 베이스 기판(301)은 제1 영역 및 제2 영역을 포함하고, 박막 트랜지스터(307)의 베이스 기판(301) 상에서의 투영은 제1 영역과 합쳐지고, 장벽층(306)의 베이스 기판(302) 상에서의 투영은 제2 영역과 합쳐진다.
따라서 본 바람직한 실시예의 어레이 기판은 장벽층 설치를 통해 제1 금속층(302)과 제2 금속층(305) 중첩 지점(308)의 제1 금속층(302)과 제2 금속층(305) 간의 거리를 증가시켜 제1 금속층(302)과 제2 금속층(305)이 형성하는 기생 용량의 정전용량 값을 떨어뜨림으로써 화소의 충전율을 향상시키고 나아가 액정 디스플레이의 디스플레이 효과와 품질을 개선한다.
도 4에서 도시하는 바와 같이, 도 4는 본 발명의 어레이 기판의 제작 방법의 공정 프로세스도이다. 본 발명 실시예에서 제공하는 상기 어레이 기판의 제작 방법은,
베이스 기판 상에 제1 금속층을 증착시키고, 패터닝 공정을 통해 스캐닝 라인 및 박막 트랜지스터의 게이트 전극을 형성하는 단계(S401);
제1 금속층 상에 제1 절연층을 증착하는 단계(S402);
제1 절연층에 액티브층을 증착하고, 패터닝 공정을 통해 상기 박막 트랜지스터의 도전 채널을 형성하는 단계(S403);
상기 액티브층 상에 제2 금속층을 증착하고, 패터닝 공정을 통해 데이터 라인, 박막 트랜지스터의 소스 전극 및 박막 트랜지스터의 드레인 전극을 형성하는 단계(S404); 및
상기 제1 절연층과 상기 제2 금속층 간에 장벽층을 형성해 제1 금속층과 제2 금속층 중첩 영역의 거리를 증가시켜 제1 금속층과 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 단계(S405)를 포함한다.
바람직하게는, 제1 금속층과 상기 제2 금속층 중첩 지점의 베이스 기판 상에서의 투영은 장벽층의 베이스 기판에서의 투영 내에 위치한다.
바람직하게는, 제1 금속층과 상기 제2 금속층 중첩 영역의 베이스 기판 상에서의 투영 영역과 장벽층의 베이스 기판 상에서의 투영 영역이 합쳐진다.
바람직하게는, 베이스 기판은 제1 영역 및 제2 영역을 포함하고, 박막 트랜지스터의 베이스 기판 상에서의 투영은 제1 영역과 합쳐지고, 장벽층의 상기 베이스 기판 상에서의 투영은 제2 영역과 합쳐진다.
본 바람직한 실시예의 어레이 기판의 제작 방법은 장벽층 설치를 통해 제1 금속층과 제2 금속층 중첩 지점의 제1 금속층과 제2 금속층 간의 거리를 증가시켜 제1 금속층과 제2 금속층이 형성하는 기생 용량의 정전용량 값을 떨어뜨림으로써 화소의 충전율을 향상시키고 나아가 액정 디스플레이의 디스플레이 효과와 품질을 개선한다.
본 발명의 어레이 기판 및 어레이 기판의 제작 방법은 장벽층 설치를 통해 제1 금속층과 제2 금속층 중첩 지점의 제1 금속층과 제2 금속층 간의 거리를 증가시켜 제1 금속층과 제2 금속층이 형성하는 기생 용량의 정전용량 값을 떨어뜨림으로써 화소의 충전율을 향상시키고 나아가 액정 디스플레이의 디스플레이 효과와 품질을 개선한다.
상기에서 본 발명의 바람직한 실시예를 개시하였으나, 상기 바람직한 실시예는 본 발명을 제한하지 않는다. 본 발명이 속한 기술분야의 당업자는 본 발명의 정신과 범위 내에서 각종 변경과 개선을 진행할 수 있으며 본 발명의 보호범위는 특허청구범위를 기준으로 한다.

Claims (16)

  1. 어레이 기판에 있어서,
    베이스 기판;
    상기 베이스 기판 상에 설치되어 스캐닝 라인 및 박막 트랜지스터의 게이트 전극을 형성하는 데 사용되는 제1 금속층;
    상기 제1 금속층 상에 설치되어 상기 제1 금속층 및 액티브층을 격리시키는 데 사용되는 제1 절연층;
    상기 제1 절연층 상에 설치되어 상기 박막 트랜지스터의 도전 채널을 형성하는 데 사용되는 액티브층;
    상기 액티브층 상에 설치되어 데이터 라인, 상기 박막 트랜지스터의 소스 전극 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 데 사용되는 제2 금속층; 및
    상기 제1 절연층과 상기 제2 금속층 사이에 설치되어 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 제1 금속층과 상기 제2 금속층 간의 거리를 증가시켜 상기 제1 금속층과 상기 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 데 사용되는 장벽층을 포함하고,
    여기에서 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영은 상기 장벽층의 상기 베이스 기판에서의 투영 내에 위치하고;
    상기 장벽층의 두께는 3 내지 5㎛인 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영과 상기 장벽층의 상기 베이스 기판 상에서의 투영이 합쳐지는 것을 특징으로 하는 어레이 기판.
  3. 제1항에 있어서,
    상기 베이스 기판은 제1 영역 및 제2 영역을 포함하고, 상기 박막 트랜지스터의 상기 베이스 기판 상에서의 투영은 상기 제1 영역과 합쳐지고, 상기 장벽층의 상기 베이스 기판 상에서의 투영은 상기 제2 영역과 합쳐지는 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서,
    상기 장벽층은 무기 물질 또는 유기 절연 물질인 것을 특징으로 하는 어레이 기판.
  5. 어레이 기판에 있어서,
    베이스 기판;
    상기 베이스 기판 상에 설치되어 스캐닝 라인 및 박막 트랜지스터의 게이트 전극을 형성하는 데 사용되는 제1 금속층;
    상기 제1 금속층 상에 설치되어 상기 제1 금속층 및 액티브층을 격리시키는 데 사용되는 제1 절연층;
    상기 제1 절연층 상에 설치되어 상기 박막 트랜지스터의 도전 채널을 형성하는 데 사용되는 액티브층;
    상기 액티브층 상에 설치되어 데이터 라인, 상기 박막 트랜지스터의 소스 전극 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 데 사용되는 제2 금속층; 및
    상기 제1 절연층과 상기 제2 금속층 사이에 설치되어 상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 제1 금속층과 상기 제2 금속층 간의 거리를 증가시켜 상기 제1 금속층과 상기 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 데 사용되는 장벽층을 포함하는 것을 특징으로 하는 어레이 기판.
  6. 제5항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영은 상기 장벽층의 상기 베이스 기판에서의 투영 내에 위치하는 것을 특징으로 하는 어레이 기판.
  7. 제6항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영과 상기 장벽층의 상기 베이스 기판 상에서의 투영이 합쳐지는 것을 특징으로 하는 어레이 기판.
  8. 제6항에 있어서,
    상기 베이스 기판은 제1 영역 및 제2 영역을 포함하고, 상기 박막 트랜지스터의 상기 베이스 기판 상에서의 투영은 상기 제1 영역과 합쳐지고, 상기 장벽층의 상기 베이스 기판 상에서의 투영은 상기 제2 영역과 합쳐지는 것을 특징으로 하는 어레이 기판.
  9. 제5항에 있어서,
    상기 장벽층의 두께는 3 내지 5㎛인 것을 특징으로 하는 어레이 기판.
  10. 제5항에 있어서,
    상기 장벽층은 무기 물질 또는 유기 절연 물질인 것을 특징으로 하는 어레이 기판.
  11. 어레이 기판의 제작 방법에 있어서,
    베이스 기판 상에 제1 금속층을 증착시키고, 패터닝 공정을 통해 스캐닝 라인 및 박막 트랜지스터의 게이트 전극을 형성하는 단계;
    상기 제1 금속층 상에 제1 절연층을 증착하는 단계;
    상기 제1 절연층에 액티브층을 증착하고, 패터닝 공정을 통해 상기 박막 트랜지스터의 도전 채널을 형성하는 단계;
    상기 액티브층 상에 제2 금속층을 증착하고, 패터닝 공정을 통해 데이터 라인, 상기 박막 트랜지스터의 소스 전극 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 단계; 및
    상기 제1 절연층과 상기 제2 금속층 간에 장벽층을 형성해 상기 제1 금속층과 상기 제2 금속층 중첩 영역의 거리를 증가시켜 상기 제1 금속층과 상기 제2 금속층이 형성하는 기생 용량의 정전용량 값을 저하시키는 단계를 포함하는 어레이 기판의 제작 방법.
  12. 제11항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 중첩 지점의 상기 베이스 기판 상에서의 투영은 상기 장벽층의 상기 베이스 기판에서의 투영 내에 위치하는 것을 특징으로 하는 어레이 기판의 제작 방법.
  13. 제12항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 중첩 영역의 상기 베이스 기판 상에서의 투영 영역과 상기 장벽층의 상기 베이스 기판 상에서의 투영 영역이 합쳐지는 것을 특징으로 하는 어레이 기판의 제작 방법.
  14. 제12항에 있어서,
    상기 베이스 기판은 제1 영역 및 제2 영역을 포함하고, 상기 박막 트랜지스터의 상기 베이스 기판 상에서의 투영은 상기 제1 영역과 합쳐지고, 상기 장벽층의 상기 베이스 기판 상에서의 투영은 상기 제2 영역과 합쳐지는 것을 특징으로 하는 어레이 기판의 제작 방법.
  15. 제11항에 있어서,
    상기 장벽층의 두께는 3 내지 5㎛인 것을 특징으로 하는 어레이 기판의 제작 방법.
  16. 제11항에 있어서,
    상기 장벽층은 무기 물질 또는 유기 절연 물질인 것을 특징으로 하는 어레이 기판의 제작 방법.
KR1020197026096A 2017-02-22 2017-03-10 어레이 기판 및 어레이 기판의 제작 방법 KR20190110617A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710098323.2A CN106847829A (zh) 2017-02-22 2017-02-22 一种阵列基板及阵列基板的制作方法
CN201710098323.2 2017-02-22
PCT/CN2017/076317 WO2018152874A1 (zh) 2017-02-22 2017-03-10 一种阵列基板及阵列基板的制作方法

Publications (1)

Publication Number Publication Date
KR20190110617A true KR20190110617A (ko) 2019-09-30

Family

ID=59134089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197026096A KR20190110617A (ko) 2017-02-22 2017-03-10 어레이 기판 및 어레이 기판의 제작 방법

Country Status (6)

Country Link
US (1) US20180277568A1 (ko)
EP (1) EP3588563A4 (ko)
JP (1) JP6828175B2 (ko)
KR (1) KR20190110617A (ko)
CN (1) CN106847829A (ko)
WO (1) WO2018152874A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008418B1 (ko) * 2017-08-17 2019-08-09 전자부품연구원 중첩 전하 용량 감소를 위한 표시 패널 및 이의 제조 방법
US10761388B2 (en) 2018-10-22 2020-09-01 HKC Corporation Limited Display panel and display
CN109254461A (zh) * 2018-10-22 2019-01-22 惠科股份有限公司 显示面板和显示器
CN109872690B (zh) * 2019-03-27 2020-09-08 武汉华星光电半导体显示技术有限公司 显示面板
CN114779543B (zh) * 2022-04-02 2023-09-26 Tcl华星光电技术有限公司 显示面板及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07119915B2 (ja) * 1989-01-27 1995-12-20 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
US5631473A (en) * 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
JPH09101542A (ja) * 1995-10-05 1997-04-15 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP2001332499A (ja) * 2000-05-19 2001-11-30 Seiko Epson Corp 電極基板の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された電極基板及び電気光学装置
US7538827B2 (en) * 2005-11-17 2009-05-26 Chunghwa Picture Tubes, Ltd. Pixel structure
JP4351695B2 (ja) * 2006-11-27 2009-10-28 エルジー ディスプレイ カンパニー リミテッド 有機ｅｌ表示装置
CN101442056B (zh) * 2007-11-23 2010-07-07 胜华科技股份有限公司 像素阵列基板
CN101577248B (zh) * 2009-06-12 2012-02-29 友达光电股份有限公司 阵列基板及其形成方法
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
JP5275523B2 (ja) * 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
KR101830179B1 (ko) * 2011-11-03 2018-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR102284754B1 (ko) * 2014-10-27 2021-08-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102326555B1 (ko) * 2015-04-29 2021-11-17 삼성디스플레이 주식회사 표시장치
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN106205492B (zh) * 2016-09-13 2019-07-02 深圳市华星光电技术有限公司 Amoled驱动电路结构及其制作方法

Also Published As

Publication number Publication date
EP3588563A4 (en) 2020-12-02
JP2020507208A (ja) 2020-03-05
CN106847829A (zh) 2017-06-13
US20180277568A1 (en) 2018-09-27
WO2018152874A1 (zh) 2018-08-30
JP6828175B2 (ja) 2021-02-10
EP3588563A1 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
KR20190110617A (ko) 어레이 기판 및 어레이 기판의 제작 방법
US9612495B2 (en) Array substrate and display device
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
US20160351585A1 (en) Array substrate and display device
CN102645804B (zh) 一种阵列基板及制造方法和显示装置
CN105068373A (zh) Tft基板结构的制作方法
CN111768706A (zh) 一种显示面板、其制备方法及显示装置
WO2016145978A1 (zh) 阵列基板及其制作方法以及显示装置
CN105785680A (zh) 曲面显示面板
US10204929B2 (en) Array substrate and display device
US20230163141A1 (en) Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
WO2021218625A1 (zh) 显示基板及其制作方法和显示装置
US20180308970A1 (en) Field-effect transistor and production method thereof, array substrate and production method thereof, and display panel
US9841639B2 (en) Touch display panel and fabrication method thereof, and display device
JP2021526659A (ja) アレイ基板及び表示装置
US20160268316A1 (en) Array substrate and manufacturing method thereof, and display device
EA035295B1 (ru) Подложка матрицы ffs и жидкокристаллическое устройство отображения, содержащее ее
US20180039143A1 (en) Liquid Crystal Display Panel, TFT Substrate And Manufacturing Method For The Same
US20160380005A1 (en) Array substrate, preparation method thereof and display device
CN103676379B (zh) 阵列基板及显示装置
US10644040B2 (en) Array substrate, manufacturing method thereof, and display panel
JP6943361B2 (ja) Ｃｏａ型液晶パネルの製造方法及びｃｏａ型液晶パネル
CN106597771A (zh) 阵列基板、液晶显示面板和显示装置
CN103487982A (zh) 显示装置、阵列基板、像素结构及制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application