KR20190095352A - 반도체 장치의 제조 장치 및 제조 방법 - Google Patents

반도체 장치의 제조 장치 및 제조 방법 Download PDF

Info

Publication number
KR20190095352A
KR20190095352A KR1020197019992A KR20197019992A KR20190095352A KR 20190095352 A KR20190095352 A KR 20190095352A KR 1020197019992 A KR1020197019992 A KR 1020197019992A KR 20197019992 A KR20197019992 A KR 20197019992A KR 20190095352 A KR20190095352 A KR 20190095352A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
main
semiconductor device
press
Prior art date
Application number
KR1020197019992A
Other languages
English (en)
Inventor
노보루 아사히
가츠미 데라다
도시유키 진다
마사후미 센다
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20190095352A publication Critical patent/KR20190095352A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 칩의 가본분할 프로세스에서 반도체 장치를 제조하는 데 있어서, 본압착 공정에 있어서 위치 어긋남을 방지하고, 열 압착 대상 이외의 반도체 칩에 열적인 악영향을 미치는 일이 없는, 반도체 장치의 제조 장치 및 제조 방법을 제공하는 것이다. 구체적으로는, 기판을 부분적으로 보유 지지하는 보유 지지부를 갖고, 상기 기판을, 가압착부로부터 본압착부로 이동하는 기능과, 상기 본압착부로부터 상기 가압착부로 이동하는 기능을 갖는 반송 수단을 구비한, 반도체 장치의 제조 장치 장치 및 제조 방법을 제공한다.

Description

반도체 장치의 제조 장치 및 제조 방법
본 발명은, 반도체 장치의 제조 장치 및 제조 방법에 관한 것이다. 보다 상세하게는, 반도체 칩을 열경화성 접착제를 통해 기판 혹은 다른 반도체 칩에 열 압착하여 전기적으로 접속함과 함께 기계적으로 고정하는 반도체 장치의 제조 장치 및 제조 방법에 관한 것이다.
다수의 반도체 칩을 기판에 실장하는 프로세스로서, 도 11의 (a)와 같이, 범프(B)를 갖는 접합면측에 미경화의 열경화성 접착제(R)를 부여한 반도체 칩(C)을 반도체 칩(C)을 기판(W) 상의 패드 전극(E)과 위치 정렬[도 11의 (b)]하여 가압착[도 11의 (c)]하는 가압착 공정과, 가열 압착을 행하여 범프(B)를 용융하고 패드 전극(E)에 접합함과 함께 열경화성 접착제(R)를 경화하여 기계적으로 고정[도 11의 (d)]하는 본압착 공정으로 나누는 가본분할 프로세스가 알려져 있다.
일반적으로, 가압착 공정에 필요로 하는 시간에 비해 본압착 공정에 필요로 하는 시간은 길지만, 가본분할 프로세스에서는, 가압착 상태에 있는 반도체 칩(Ca)[도 11의 (c)]을 복수개 동시에 열 압착하는 것이 가능하다. 이 때문에, 반도체 칩 하나씩을 소정 개소에 배치하여 열 압착까지 행하는 일관 프로세스에 비해, 대폭적인 택트 타임 단축이 가능해진다.
이 가본분할 프로세스는, 종래, 도 12 및 도 13에 예시하는 가압착 장치(200)와 본압착 장치(300)에 의해 행해지고 있다.
가압착 장치(200)는 XYθ 방향으로 위치 조정 가능한 본딩 스테이지(201)가 보유 지지한 기판(W)에 가압착 헤드(204)가 반도체 칩(C)을 하나씩 가압착하고, 가압착 완료 후에는 도 14의 (a)와 같이 소정 개소에 가압착 상태의 반도체 칩(Ca)이 배치된다. 또한, 본압착 장치(300)는 XYθ 방향으로 위치 조정 가능한 본딩 스테이지(301)가 보유 지지한 기판(W)에, 가고정된 반도체 칩(Ca)을 복수 단위로 본압착 헤드(304)에 의해 열 압착한다. 도 14의 (b)의 예에서는, 본압착 헤드가 열 압착을 행하는 가압면(Ab)은, 가압착 상태의 반도체 칩(Ca)의 4개(종횡 2개씩)에 상당하고, 4개 동시에 열 압착되어 열 압착 완료된 반도체 칩(Cb)으로 된다.
일본 특허 공개 제2014-236021호 공보
종래의 가본분할 프로세스에서는, 도 14의 (a)와 같이 기판(W)에 가압착해야 할 반도체 칩을 모두 배치한 후에, 도 14의 (b)와 같이 본압착을 행하고 있지만, 본압착을 행하고 있는 반도체 칩에 인접하는 가압착 상태의 반도체 칩(Ca)도 가열해 버리는 경우가 있다. 특히, 기판(W)이 실리콘 웨이퍼와 같이 열전도율이 높은 재질로 구성되어 있으면 기판(W) 경유에서의 전열도 무시할 수 없게 된다.
이와 같이, 본래 열 압착해야 할 반도체 칩에 인접하는 가압착 상태의 반도체 칩(Ca)이 가열된 경우, 해당 반도체 칩(Ca)에 부여된 열경화성 접착제(R)의 경화가 진행되고, 도 11의 (c)와 같은 범프(B)와 패드 전극(E)이 미접합의 상태로 고정되어 버릴 우려가 있다.
이 때문에, 본압착 공정에서, 본래 열 압착해야 할 반도체 칩 이외의, 가압착 상태의 반도체 칩(Ca)의 승온을 방지하는 방법이 다양하게 검토되어 있다. 그 중에서도, 특허문헌 1에 기재되어 있는 방법은, 가압착부와 본압착부를 왕복 가능한 스테이지를 사용하여, 본압착 시에 가압면에 인접하는 개소에 가압착 상태의 반도체 칩(Ca)이 존재하지 않도록, 가압착과 본압착을 반복해서 행하는 것이다. 이 방법은 가압면에 인접하는 가압착 상태의 반도체 칩(Ca)이 존재하지 않는 점에서, 열경화성 접착제(R)의 불필요한 경화를 방지하는 유효한 수단이다.
이 방법을 행하는 장치 구성의 일례를 도 15에 도시하지만, 가압착부(402)와 본압착부(403)와 스테이지(404)에 의해 구성되어 있고, 스테이지(404)는 기판(W)을 보유 지지한 상태에서 가압착부(402)와 본압착부(403) 사이를 이동 가능하게 마련되어 있다[도 16의 (a) 및 도 16의 (b)].
그런데, 가압착 공정에서는 열경화성 접착제(R)를 연화할 정도로 가열하여 하나씩 가압하는 것에 비해, 본압착 공정에서는 열경화성 수지의 가열 경화에 저항하여 복수 동시에 가압할 필요가 있는 점에서, 기판(W) 및 기판을 보유 지지하는 스테이지에 가해지는 하중은, 가압착 공정과 본압착 공정에서는 크게 상이하고, 본압착 공정에 사용하는 스테이지에는 고하중에 견디는 강성이 필요하다.
그런데, 도 16의 (a) 및 도 16의 (b)에 도시한 바와 같이, 스테이지(404)를 이동 가능하게 한 경우, 충분한 강성을 구비하는 것이 어렵고, 본압착 공정에 있어서 스테이지 표면에 변형이 발생하고, 열 압착 후의 반도체 칩(Cb)에 위치 어긋남이 유기되는 경우가 있다. 특히, 기판(W)의 대형화에 수반하여, 위치 어긋남량을 무시할 수 없게 되어 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이고, 반도체 칩을 열경화성 접착제를 통해 기판에 가압착하는 가압착 공정과, 기판 상에 가압착된 반도체 칩을 가열 압착하는 본압착 공정으로 이루어지는 가본분할 프로세스에서 반도체 장치를 제조하는 데 있어서, 본압착 공정에 있어서 위치 어긋남을 방지하여, 열 압착 대상 이외의 반도체 칩에 열적인 악영향을 미치는 일이 없는, 반도체 장치의 제조 장치 및 제조 방법을 제공하는 것이다.
상기한 과제를 해결하기 위해, 청구항 1에 기재된 발명은,
반도체 칩에 형성된 범프와 기판 상에 형성된 패드 전극을 전기적으로 접속함과 함께, 상기 반도체 칩을 상기 기판 상에 고정하는, 반도체 장치의 제조 장치이며,
상기 반도체 칩을 보유 지지하는 가압착용 헤드와, 상기 기판을 보유 지지하는 가압착용 스테이지를 갖고, 상기 반도체 칩을 상기 기판 상의 소정 위치에 가압착하는 가압착부와,
상기 기판 상에 가압착된 반도체 칩을 열 압착하는 본압착용 헤드와, 상기 본압착용 헤드가 열 압착하는 범위를 상기 기판의 이면으로부터 지지하도록 상기 본압착 헤드에 대향하도록 고정 배치된 백업 스테이지를 갖고, 상기 반도체 칩에 형성된 범프를 용융하여 기판 상에 형성된 패드 전극에 전기적으로 접속함과 함께, 상기 반도체 반도체 칩을 상기 기판 상에 고정하는 본압착부와,
상기 기판을 부분적으로 보유 지지하는 보유 지지부를 갖고, 상기 기판을, 상기 가압착부로부터 상기 본압착부로 이동하는 기능과, 상기 본압착부로부터 상기 가압착부로 이동하는 기능을 갖는 반송 수단을 구비한, 반도체 장치의 제조 장치이다.
청구항 2에 기재된 발명은, 청구항 1에 기재된 반도체 장치의 제조 장치이며,
상기 반도체 칩의 접속에 열경화성 접착제가 부여된 것인 때,
상기 가압착용 헤드는 상기 열경화성 접착제를 경화 개시 온도보다 낮은 온도로 가열하는 기능을 갖고, 상기 본압착용 헤드는 상기 열경화성 수지를 경화시키는 온도까지 가열하는 기능을 갖는 반도체 장치의 제조 장치이다.
청구항 3에 기재된 발명은, 청구항 1 또는 청구항 2에 기재된 반도체 장치의 제조 장치이며, 상기 본압착용 헤드가, 상기 기판 상에 가압착된 반도체 칩을 복수개 동시에 열 압착하는 반도체 장치의 제조 장치이다.
청구항 4에 기재된 발명은, 청구항 1 내지 청구항 3 중 어느 것에 기재된 반도체 장치 제조 장치이며,
상기 백업 스테이지가 상기 기판을 지지하는 면이, 상기 기판보다도 작고, 상기 본압착용 헤드에 대응한 형상을 갖는 반도체 장치의 제조 장치이다.
청구항 5에 기재된 발명은, 청구항 1 내지 청구항 4 중 어느 것에 기재된 반도체 장치의 제조 장치이며,
상기 가압착부로부터 상기 본압착부까지 상기 기판을 이동하는 상기 반송 수단의 상기 보유 지지부가, 상기 본압착부에 있어서도 상기 기판을 보유 지지하는 반도체 장치의 제조 장치이다.
청구항 6에 기재된 발명은, 청구항 1 내지 청구항 5 중 어느 것에 기재된 반도체 장치의 제조 장치이며,
상기 반송 수단을 복수 갖는 반도체 장치의 제조 장치이다.
청구항 7에 기재된 발명은, 청구항 1 내지 청구항 6 중 어느 것에 기재된 반도체 장치의 제조 장치이며,
상기 가압착용 스테이지의 상기 기판을 보유 지지하는 면이 상기 기판보다 작은 반도체 장치의 제조 장치이다.
청구항 8에 기재된 발명은,
반도체 칩을 기판 상의 소정 위치에 가압착하는 가압착 공정과, 상기 기판에 가압착된 상기 반도체 칩을 복수 동시에 열 압착하는 본압착 공정을 구비하고,
상기 가압착 공정에서는, 상기 열 압착을 행하는 가압면 단위로, 가압착을 행하는 개소와, 가압착을 행하지 않는 개소를 설정하고, 상기 본압착 공정에서는, 상기 열 압착을 행하는 가압면을 지지하는 형상의 백업 스테이지를 사용하는 반도체 장치의 제조 방법이다.
청구항 9에 기재된 발명은, 청구항 8에 기재된 반도체 장치의 제조 방법이며,
상기 반도체 칩의 접속에 열경화성 접착제가 부여된 것인 때,
상기 가압착 공정에서는 상기 열경화성 접착제를 경화 개시 온도보다 낮은 온도로 가열하고, 상기 본압착 공정에서는 상기 열경화성 수지를 경화시키는 온도까지 가열하는, 반도체 장치 제조 방법이다.
청구항 10에 기재된 발명은, 청구항 8 또는 청구항 9에 기재된 반도체 장치의 제조 방법이며,
상기 본압착 공정에서 상기 기판에 가압착된 상기 반도체 칩을 열 압착한 후에, 상기 기판에 상기 반도체 칩을 가압착해야 할 개소가 남겨져 있는 경우, 상기 본압착 공정 후의 상기 기판을 상기 가압착 공정으로 복귀시키는 반도체 장치의 제조 방법이다.
본 발명에 의해, 반도체 칩을 열경화성 접착제를 통해 기판에 가압착하는 가압착 공정과, 기판 상에 가압착된 반도체 칩을 가열 압착하는 본압착 공정으로 이루어지는 가본분할 프로세스에서 반도체 장치를 제조하는 데 있어서, 본압착 공정에 있어서 위치 어긋남을 방지하여, 열 압착 대상 이외의 반도체 칩에 열적인 악영향을 미치는 경우가 없다.
도 1은 본 발명의 일 실시 형태에 관한 반도체 장치의 제조 장치의 구성을 도시하는 개략도이다.
도 2는 본 발명의 일 실시 형태에 관한 반도체 장치의 제조 장치의 구성 요소에 대하여 설명하는 개략도이다.
도 3의 (a)는 본 발명의 일 실시 형태에 관한 반도체 장치의 제조 장치에 있어서 반송 기구가 가압착부에서 기판을 보유 지지하는 상태를 도시하는 도면이고, (b)는 동 반송 기구가 본압착부에서 기판을 보유 지지하는 상태를 도시하는 도면이다.
도 4의 (a)는 본 발명의 일 실시 형태에 관한 반도체 장치의 제조 장치에 있어서 반송 기구가 가압착부에서 기판을 보유 지지하는 상태의 다른 예를 도시하는 도면이고, (b)는 동 반송 기구가 본압착부에서 기판을 보유 지지하는 상태의 다른 예를 도시하는 도면이다.
도 5의 (a)는 본 발명의 일 실시 형태에서 사용하는 기판을 도시하는 도면이고, (b)는 동 기판에 1회째의 가압착을 행한 상태를 예시하는 도면이고, (c)는 동 가압착 후의 반도체 칩을 본압착한 후의 상태를 예시하는 도면이다.
도 6의 (d)는 본 발명의 일 실시 형태에서 사용하는 기판에 2회째의 가압착을 행한 상태를 예시하는 도면이고, (e)는 동 가압착 후의 반도체 칩을 본압착한 후의 상태를 예시하는 도면이고, (f)는 본 발명의 일 실시 형태에서 사용하는 기판에 3회째의 가압착을 행한 상태를 예시하는 도면이다.
도 7의 (g)는 본 발명의 일 실시 형태에서 사용하는 기판에 3회째의 가압착을 행한 반도체 칩을 본압착한 후의 상태를 예시하는 도면이고, (h)는 본 발명의 일 실시 형태에서 사용하는 기판에 4회째의 가압착을 행한 상태를 예시하는 도면이고, (i)는 가압착 후의 반도체 칩을 본압착한 후의 상태를 예시하는 도면이다.
도 8의 (a)는 본 발명의 일 실시 형태의 본압착 공정에서 기판을 파지하는 상태를 도시한 도면이고, (b)는 동 본압착 공정에서 기판의 파지 위치 변경을 한 상태를 도시하는 도면이고, (c)는 동 파지 위치 변경의 다른 상태를 도시하는 도면이다.
도 9의 (a)는 본 발명의 다른 실시 형태의 2세트의 반송 수단을 설명하는 도면이고, (b)는 동 반송 수단의 높이 관계를 설명하는 도면이다.
도 10의 (a)는 본 발명의 다른 실시 형태에 관한 반도체 장치의 제조 장치의 구성 요소에 대하여 설명하는 개략도이고, (b)는 동 실시 형태의 변형예에 관한 반도체 장치의 제조 장치의 구성 요소에 대하여 설명하는 개략도이다.
도 11의 (a)는 범프면에 열경화성 접착제를 부여한 반도체 칩과 패드 전극을 갖는 반도체 웨이퍼 기판의 단면도이고, (b)는 동 반도체 칩과 동반도체 웨이퍼 기판의 위치 정렬을 행한 상태를 도시하는 단면도이고, (c)는 동 반도체 칩을 동반도체 웨이퍼 기판 상에 가압착한 상태를 도시하는 단면도이고, (d)는 동 반도체 칩을 동 반도체 웨이퍼 기판 상에 열 압착한 상태를 도시하는 단면도이다.
도 12는 가본분할 프로세스에 사용하는 가압착 장치의 일례를 도시하는 도면이다.
도 13은 가본분할 프로세스에 사용하는 본압착 장치의 일례를 도시하는 도면이다.
도 14의 (a)는 가본분할 프로세스에 있어서 기판 전역에 가압착만을 행한 기판을 설명하는 도면이고, (b)는 동 기판에 가압착되어 있는 반도체 칩을 복수 동시에 열 압착하는 상태를 설명하는 도면이다.
도 15는 가본분할 프로세스의 인접 칩 가열 대책으로서 공지의 반도체 장치의 제조 장치의 구성을 도시하는 해략도이다.
도 16의 (a)는 가본분할 프로세스의 인접 칩 가열 대책으로서 공지의 반도체 장치의 제조 장치에서 기판을 보유 지지하는 스테이지의 가압착 상태에서의 위치를 도시하는 도면이고, (b)는 동 스테이지의 본압착 상태에서의 위치를 도시하는 도면이다.
본 발명의 실시 형태의 일례에 대하여, 도면을 사용하여 설명한다.
도 1은 본 발명에 관한 반도체 장치의 제조 장치를 도시하는 도면이다. 반도체 장치의 제조 장치(1)는, 도 11의 (a) 내지 도 11의 (c)에 도시한 바와 같이 기판(W)에 반도체 칩(C)을 가압착하는 가압착부(2)와, 가압착된 반도체 칩(Ca)을 도 11의 (d)의 상태로 되도록 가열 압착하는 본압착부(3)와, 기판(W)을 가압착부(2)와 본압착부(3) 사이에서 양쪽으로 이동 가능한 반송 수단(4)을 기본 구성으로 하고 있다.
또한, 도 1에서는, 일부의 구성 요소가 별도의 구성 요소를 숨기고 있으므로, 이하, 필요에 따라 도 2(도 3, 도 4도 마찬가지)에 도시하는 일부 구성 요소를 생략한 도면을 사용하여 설명을 행한다.
반도체 장치의 제조 장치(1)에 있어서, 가대(5)는 가압착부(2)와 본압착부(3)에서 공통의 주된 구조체이지만, 편의적으로 가압착부(2)를 구성하는 가대(5)를 가압착용 가대(52), 본압착부(3)를 구성하는 가대(5)를 본압착용 가대(53)라고 한다(도 2).
도 1에 있어서, 가압착부(2)로부터 본압착부(3)에 이르는 방향을 X방향, 기판(W)의 표면에 평행하고 X방향과 직교하는 방향을 Y방향, 기판(W)의 표면에 대하여 수직인 방향을 Z방향이라고 하고, Z방향을 축으로 하는 회전 방향을 θ방향이라고 하고 있다.
가압착부(2)는 가압착용 가대(52), 가압착용 스테이지(21), 가압착용 지지 프레임(22), 가압착용 유닛(23), 가압착용 헤드(24)를 구비하고 있고, 가압착용 가대(52)는 가압착용 스테이지(21)와 가압착용 지지 프레임(22)을 지지하고 있다.
가압착용 스테이지(21)는 기판(W)을 보유 지지하면서 XY면 내에서 이동시키는 것이다. 도 2의 예에서는, 가압착용 가대(52) 상에, Y방향으로 이동 가능한 Y방향 가동부(21a)를 마련하고, Y방향 가동부(21a) 상에 X방향 가동부(21b)를 마련하고, X방향 가동부(21b) 상에 θ방향 가동부(21c)를 마련한 구성으로 되어 있다. 또한, θ 방향 가동부(21c)는 흡착 등에 의해 기판(W)을 보유 지지하는 기능을 갖고 있다. 여기서, 본 실시 형태에 있어서, θ방향 조정은 기판(W)을 보유 지지하는 가압착용 스테이지(21)에 마련하고 있지만, 가압착용 헤드(24)가 θ방향으로 회전하는 기능을 갖고 있어도 된다.
가압착용 지지 프레임(22)은 가압착용 유닛(23)을 지지하는 것이고, 가압착용 유닛(23)은 가압착용 헤드(24)를 Z방향으로 이동시키는 것이다. 가압착용 헤드(24)는 반도체 칩(C)을 하나씩 흡착 유지하고, 가압착용 유닛(23)의 구동력을 반도체 칩(C)으로 전달하는 것이다. 또한, 가압착용 헤드(24)에는 히터가 내장되어, 반도체 칩(C)에 부여되어 있는 열경화성 접착제(R)를 연화시키는 온도 범위에서 가열할 수 있다.
또한, 도시되어 있지 않지만 가압착부(2)는 화상 인식 장치를 구비하고 있는 것이 바람직하고, 반도체 칩(C)을 기판(C)의 소정 개소에 위치 정렬할 때는, 화상인식에 의해 반도체 칩(C)과 기판(W)의 상대 위치를 구하고, 그것에 따라 가압착용 스테이지(21)를 이동시키면 된다.
본압착부(3)는 본압착용 가대(53), 백업 스테이지(31), 본압착용 지지 프레임(32), 본압착용 유닛(33), 본압착용 헤드(34)를 구비하고 있고, 본압착용 가대(53)는 백업 스테이지(31)와 본압착용 지지 프레임(32)을 지지하고 있다.
백업 스테이지(31)는 본압착용 헤드(34)가 가열 압착하는 범위를 기판(W)의 하면[반도체 칩(Ca)이 가압착된 면의 반대측]으로부터 지지하는 것이고, 본압착용 헤드(34)의 가압면(Ab)과 대향하고, 가압면(Ab) 내의 반도체 칩(Ca)만을 지지하도록 본압착용 가대(53)에 고정되어 있다. 백업 스테이지(31)의 표면에는, 기판(W)을 흡착 유지하는 기능을 구비하고 있는 것이 바람직하다. 또한, 기판(W)을 가열하기 위한 히터를 내장해도 된다. 또한, 백업 스테이지(31)는 본압착용 가대(53)에 고정 배치하기 위해, 강성을 갖는 재질로 형성하는 것이 바람직하다.
본압착용 지지 프레임(32)은 본압착용 유닛(33)을 지지하는 것이고, 본압착용 유닛(33)은 본압착용 헤드(34)를 Z방향으로 이동시키는 것이다. 본압착용 헤드(34)는 히터를 내장하고 있고, 본압착 헤드(34)의 가압면(Ab)이 기판(W) 상에 가고정된 반도체 칩(Ca)에 접촉한 후에, 반도체 칩(Ca)을 가열하면서, 본압착용 유닛(33)의 구동력을 전달하여 가압하는 것이다. 본압착용 헤드(34)의 가압면(Ab)은 가고정된 반도체 칩(Ca)을 복수개 동시에 가압하는 형상을 갖고 있다. 본 실시 형태에 있어서, 가압면(Ab)은 도 14의 (b)와 마찬가지로, 가압착된 반도체 칩(Ca)의 4개분(종횡 2개씩)으로 하고 있지만, 이것에 한정되는 것은 아니고, 이것보다 적어도 되고 많아도 되고, 동일한 4개라도 종횡 어느 4개여도 된다. 또한, 본압착용 헤드(34)가 내장한 히터는, 반도체 칩(C)의 범프(B)를 용융함과 함께 열경화성 접착제(R)를 경화시키는 온도로 승온하는 능력을 갖고 있다.
반송 수단(4)은 가압착용 가대(52)와 본압착용 가대(53)의 양쪽에 걸쳐 있는 레일(40) 상을 Y방향으로 슬라이드 가능하게 마련되고, X방향으로도 이동 가능한 슬라이드 스테이지(41)와, 슬라이드 스테이지(41) 상에 마련되고 높이 조정 가능한 상하 구동부(42)와, 기판(W)을 부분적으로 보유 지지하는 보유 지지부(43)를 구성 요소로 하고 있다.
반송 수단(4)은 가압착용 스테이지(21)와 백업 스테이지(31)가 모두 기판(W)을 보유 지지하고 있지 않은 상태에서는, 보유 지지부(43)가 기판(W)을 부분적으로 보유 지지한 상태에서, 기판(W)을 가압착부(2)와 본압착부(3) 사이에서 이동시키는 기능을 갖고 있다.
이 때문에, 가압착 스테이지(21)가 기판(W)의 보유 지지를 해제한 상태라면, 가압착 스테이지(21) 근처에 배치된 반송 수단(4)은, 보유 지지부(43)가 기판(W)을 보유 지지한 상태에서 상하 구동부(42)를 상승시키고, 슬라이드 레일(40)을 따라 기판(W)을 본압착부(3)로 이동시킬 수 있다[도 3의 (a) 내지 도 3의 (b)]. 또한, 기판(W)이 본압착부(3)에 있는 경우는, 백업 스테이지(31)가 기판(W)의 보유 지지를 해제한 후에, 상하 구동부(42)를 상승시키고, 슬라이드 레일(40)을 따라 기판(W)을 가압착부(2)로 이동시킬 수도 있다[도 3의 (b) 내지 도 3의 (a)]. 여기서, 보유 지지부(43)가 가압착용 스테이지(21)로부터 기판(W)을 이동 탑재하는 데 있어서[및 가압착용 스테이지(21)로 기판(W)을 이동 탑재하는 데 있어서], 가압착용 스테이지(21)의 기판 보유 지지면[θ방향 가동부(21c)]은 기판(W)보다 작은(적어도 X방향 길이가 짧은) 것이 바람직하다.
또한, 본 실시 형태에 있어서 기판(W)을 각판 형상으로 나타내고 있지만, 이것에 한정되는 것은 아니고, 반도체 웨이퍼와 같이 디스크 형상의 것이어도 된다.
그런데, 반도체 칩(C)을 가압착(및 본압착)하는 개소는 기판(W)의 중심부에 한정되는 것은 아니고 주변부에 이른다. 이 때문에, 가압착용 스테이지(21)를 넓은 범위에서 가동시킬 필요가 있지만, 이 가압착용 스테이지(21)의 이동에 대하여, 반송 수단(4)의 슬라이드 스테이지(41)의 이동을 동기시키는 것이 바람직하다. 가압착용 스테이지(21)의 이동에 대하여, 반송 수단(4)의 슬라이드 스테이지(41)의 이동을 동기시킴으로써, 가압착용 스테이지(21)와 반송 수단(4)의 간섭을 막을 수 있음과 함께, 보유 지지부(43)를 기판(W)을 밸런스 좋게 보유 지지할 수 있는 개소에 유지할 수도 있다. 도 4의 (a)는 도 3의 (a)에 비해 가압착부(2)에 있어서의 기판(W)의 위치가 우측으로 이동한 경우에, 슬라이드 스테이지(41)도 동기하여 이동한 상태를 도시하는 것이고, 이 상태로부터, 기판(W)을 본압착부(3)로 이동시킨 상태를 도시한 것이 도 4의 (b)이다.
도 3의 (a)부터 도 3의 (b) 및 도 4의 (a)부터 도 4의 (b)에 도시한 바와 같이, 가압착 후의 기판(W)을 본압착부(3)에, Y방향을 따라 직선적으로 이동시킴으로써, 직전에 가압착을 행한 반도체 칩(Ca)을 백업 스테이지(31) 상[본압착용 헤드(34)의 바로 아래]에 배치하는 것도 가능하다.
이하, 반도체 장치의 제조 장치(1)의 동작예에 대하여, 기판(W) 상으로의 반도체 칩(C)의 배치 상황을 도시하는 도 5 내지 도 7을 사용하여 설명한다.
도 5의 (a)는 기판(W)을 도시하는 것이다. 도 5의 (a)의 기판(W)에는 칸을 도시하고 있지만, 이 칸은 반도체 칩(C)을 배치 가능한 개소를 편의적으로 나타낸 것이고, 도 5의 (b) 이후, 도 7의 (f)에 이르기까지 마찬가지이다. 도 5의 (a)의 기판(W)은, 먼저, 가압착부(2)의 가압착용 스테이지(21)에 배치되고, 가압착용 헤드(24)에 의해, 반도체 칩(C)을 하나씩 가압착한다.
도 5의 (b)는 기판(W)에 대한 1회째의 가압착 공정이 행해진 후의 상태이고, 부분적으로 가압착된 반도체 칩(Ca)이 배치되어 있다. 전술한 바와 같이, 본압착용 헤드(34)의 가압면(Ab)은 가압착 상태의 반도체 칩(Ca)을 종횡 2개씩 동시에 가압하는 것인 점에서, 종횡 2개씩의 가압면(Ab) 단위로, 반도체 칩(C)을 가압착하는 개소와, 가압착하지 않는 개소로 나누고 있다. 또한, 도 5의 (b)에서는, 반도체 칩(C)을 가압착한 개소간의 간격을, 가압면(Ab)의 1개분으로 되어 있지만, 기판(W)의 전열성이 높거나 열경화성 접착제(R)의 경화 개시 온도가 낮은 경우에 있어서는, 간격을 더욱 넓히고, 본압착 헤드(34)의 가압면(Ab)의 정수배(본 실시 형태에 있어서는, 종횡 4개분, 6개분, ‥)로 해도 된다.
도 5의 (b)와 같이 기판(W)에 대한 1회째의 가압착이 행해진 후에는 가압착용 스테이지(21)는 기판(W)의 보유 지지를 해제함과 함께, 도 3의 (a)의 상태와 같이, 반송 수단(4)의 보유 지지부(43)가 기판(W)을 보유 지지하고, 상하 구동부(42)가 기판(W)을 가압착 스테이지(21)의 기판 보유 지지면으로부터 뜨게 한 상태로 한다. 그 후, 본압착을 행하기(본압착 공정) 위해, 슬라이드 스테이지(41)가 슬라이드 레일(40) 상을 본압착부(3)측으로 이동한다.
그 후, 슬라이드 스테이지(41)의 위치 조정을 행하여, 가압착 상태의 반도체 칩(Ca)이[본압착용 헤드(34)가 가압되는 배치 단위로] 백업 스테이지(31) 상에 배치되도록 한다. 그 후, 상하 구동부(42)에 의해 기판(W)의 하면이 백업 스테이지(31) 상면과 밀착할 때까지 내림과 함께 백업 스테이지(31)에 의해 기판(W)을 흡착 유지하고, 본압착용 헤드(34)를 하강시키고, 가압면(Ab) 내의 반도체 칩(Ca)을 열 압착하여, 열 압착된 반도체 칩(Cb)으로 한다. 또한, 이 상태에 있어서도 보유 지지부(43)는 기판(W)의 보유 지지를 유지하고 있다. 이것은, 백업 스테이지(31)가 기판(W)을 흡착 유지해도, 백업 스테이지(31)의 보유 지지 면적이 기판(W)의 일부에 한정되기 때문에, 기판(W)의 안정성을 확보할 필요가 있기 때문이다.
그것으로부터, 본압착용 헤드(34)를 상승시킴과 함께, 백업 스테이지(31)에 의한 흡착을 해제하고 나서, 슬라이드 스테이지(41)에 의해 기판(W)을 이동하고, 이어서 열 압착해야 할 가압착 상태의 반도체 칩(Ca)을 백업 스테이지(31) 상에 배치하고, 본압착 헤드(34)에 의해 열 압착한다. 이후도 마찬가지로, 슬라이드 스테이지(41)에 의해 기판(W)의 위치를 이동시키면서, 도 5의 (b)와 같이 기판 상에 가압착되어 있는 반도체 칩(Ca) 모두를, 열 압착된 반도체 칩(Cb)이라고 한다. 도 5의 (b)에 도시하는 가압착 상태의 반도체 칩(Ca) 모두를 본압착하면, 도 5의 (c)와 같이 된다. 또한, 도 5의 (b)에서 가압착한 반도체 칩(Ca)을 도 5의 (c)에서는 모두 본압착하고 있지만, 가압착한 반도체 칩(Ca)에 어떤 불비가 있던 경우에 있어서는, 해당하는 개소의 본압착을 피하는 것도 가능하다.
그런데, 본압착용 헤드(34)와 백업 스테이지(31)의 조합은 모든 본압착에 있어서 공통인 점에서, 기판(W) 상의 위치에 의한 열 압착 품질의 변동을 억제할 수 있다. 또한 백업 스테이지(31)는 가대(5)에 고정되어 충분한 강성을 구비하고 있으므로, 본압착 공정 시에 스테이지면이 변형되어 위치 어긋남이 발생하는 것도 막을 수 있다.
도 5의 (c)와 같이, 1회째의 본압착을 행한 후에는 백업 스테이지(31)에 의한 기판(W)의 보유 지지를 해제함과 함께, 반송 수단(4)의 보유 지지부(43)가 기판(W)을 보유 지지하고, 상하 구동부(42)가 기판(W)을 백업 스테이지(31)의 기판 보유 지지면으로부터 뜨게 한 상태로 한다. 그 후, 슬라이드 스테이지(41)가 슬라이드 레일 상을, 가압착부(2)측으로 이동한다. 그 후, 기판(W)을 가압착용 스테이지(21) 상에 배치하고 나서, 상하 구동부(42)를 하강시킴과 함께 보유 지지부(43)에 의한 기판(W)의 보유 지지를 해제하고, 가압착용 스테이지(21)가 기판(W)을 보유 지지한다.
그것으로부터, 가압착 스테이지(21)를 이동시키면서, 반도체 칩(C)이 배치되어 있지 않은 소정 개소에, 가압착용 헤드(24)가 반도체 칩(C)을 하나씩 가압착한다(2회째의 가압착). 여기서, 1회째의 가압착과 마찬가지로, 종횡 2개씩의 단위로, 반도체 칩(C)을 가압착하는 하는 개소와, 가압착하지 않는 개소로 나누고 있다. 도 6의 (d)는 기판(W)에 2회째의 가압착을 행한 후의 상태를 예시한 것이다.
도 6의 (d)의 상태의 기판(W)은, 도 5의 (b) 내지 도 5의 (c)와 마찬가지로 백업 스테이지(31) 상에 배치되고, 본압착이 행해진다. 여기서, 2회째의 가압착을 행한 반도체 칩(Ca)에 인접하여 열 압착된 반도체 칩(Cb)이 존재하지만, 열 압착된 반도체 칩(Cb)의 열경화성 접착제(R)는 이미 경화되어 있으므로, 본압착 헤드(34)에 의한 가열로 열적인 악영향을 받는 일은 없다. 2회째의 본압착 후의 기판(W)을 예시한 것이 도 6의 (e)이다.
이후, 전술한 바와 같은 동작에 의해, 3회째의 가압착[도 6의 (f)], 3회째의 본압착[도 7의 (g)], 4회째의 가압착[도 7의 (h)], 4회째의 본압착[도 7의 (i)]에 의해 기판(W) 전체면으로의 반도체 칩(C)의 가열 압착은 완료된다.
이상의 프로세스에 의해, 본압착 공정에 있어서, 가압착 상태의 반도체 칩(Ca)이 인접하여 존재하는 일이 없다. 즉, 미경화의 열경화성 접착제(R)가 본압착 공정 전에 경화되는 것을 막을 수 있어, 고품질의 본압착 공정을 효율적으로 행할 수 있다.
본 실시 형태에 있어서는, 가압착 공정과 본압착 공정을 4회 반복하여 기판(W) 전체면으로의 열 압착이 완료되었지만, 이것에 한정되는 것은 아니다. 기판(W) 상으로의 반도체 칩(C)의 배열 형태, 본압착 헤드(34)의 가압면(Ab)의 형상(동시에 가압하는 반도체 칩의 수, 배열), 기판(W)의 열전도도 등에 따라 최적의 횟수를 선택하면 된다.
또한, 본압착 공정에 있어서, 기판(W)의 외측에 배치된 가압착 상태의 반도체 칩(Ca)을 본압착할 때에, 백업 스테이지(31)에 보유 지지부(43)가 간섭하는 경우도 있다. 이와 같은 경우에 있어서는, 보유 지지부(43)에 의한 기판(W)의 파지 위치를 변경하도록 반송 수단을 제어하면 된다.
예를 들어, 도 8은 보유 지지부(43)가 포크 형상으로 되어 있지만, 백업 스테이지(31)와 보유 지지부(43)의 간섭 없이, 가압착 상태의 반도체 칩(Ca) 모두를 본압착할 수 있도록 보유 지지하는 것은 곤란하지만[도 8의 (a)], 도 8의 (b)나 도 8의 (c)와 같이 보유 지지부(43)의 위치를 바꿈으로써, 백업 스테이지(31)와의 간섭을 피할 수 있다. 또한, 보유 지지부(43)의 위치를 변경할 때는, 2개의 보유 지지부(43) 중 어느 한쪽과 백업 스테이지(31)에 의해 기판(W)을 흡착 유지한 상태에서, 다른 쪽의 보유 지지부(43)에 의한 기판(W)의 흡착을 해제한 후에 이동시키면 된다.
또한, 본 발명의 다른 실시 형태로서, 도 9의 (a)와 같이 반송 수단(4a)과 반송 수단(4b)이라는 2세트의 반송 수단(4)을 구비한 장치도 가능하다. 반송 수단(4)이 2세트 있는 경우, 가압착부(2)와 본압착부(3) 각각에 기판(W)을 배치하여 동시 처리하는 것이 가능함과 함께, 한쪽 기판(W)을 가압착부(2)로부터 본압착부(3)로 이동시킴과 함께 다른 쪽 기판(W)을 본압착부(3)로부터 가압착부(2)로 이동시키는 것도 가능하므로, 가압착부(2) 및 본압착부(3)의 대기 시간을 단축할 수 있어 생산성의 향상이 도모된다. 또한, 가압착부(2)와 본압착부(3) 사이에서의 기판(W)의 교체를 서로 동시에 행하기 위해서는, 각각의 기판(W)의 간섭을 피하는 것이 필요하다. 그것을 위한 구성을 도 9의 (b)에 도시한다. 도 9의 (b)는 도 9의 (a)를 Y방향에서 본 도면이지만, 각 세트에서 보유 지지부(43)의 높이를 바꾸어, 간섭을 피하는 구성을 도시하고 있다.
그런데, 기판(W)이 작은 경우 등에서는, 도 10의 (a)와 같이 하나의 보유 지지부(43)가 기판(W)의 복수 변부를 보유 지지하는 구성이어도 된다. 이와 같은 보유 지지부(43)를 갖는 반송 수단(4)이라면, 도 4의 (b)와 같이 반송 수단(4a)과 같이 2개의 반송 수단(4)을 구비하는 것도 용이하다.
지금까지의 설명에 있어서, 반도체 칩(C)과 기판(W)의 접속에 열경화성 접착제(R)가 부여되어 있는 것을 전제로 설명했지만, 본 발명은 경화성 접착제(R)가 부여되지 않고 기판(W) 상에 반도체 칩(C)이 가압착되어 있는 경우에 있어서도 유효하다. 즉, 본압착 공정에 있어서, 본압착을 행하는 영역에 인접하여 태의 반도체 칩(Ca)이 존재한 경우, 본압착 헤드의 열은 인접하는 반도체 칩(Ca)의 범프를 연화·변형시킬 우려가 있지만, 본 발명에서는 이와 같은 우려도 불식시킬 수 있다.
또한, 본 발명은 관통 전극을 갖는 반도체 칩을 적층하는 소위 삼차원 실장에도 적용하는 것이 가능하다. 즉, 반도체 칩(C)으로서 관통 전극 등에 의해 상부(비범프면)에 전극을 갖는 것을 사용하는 경우, 도 7의 (i)와 같이 1층째의 반도체 칩(C)을 열 압착한 상태를, 도 5의 (a)와 마찬가지로 취급하고, 가압착과 본압착을 반복해서 실시하면, 삼차원 실장에 있어서도 인접 칩으로의 열 영향을 방지할 수 있다.
1 : 반도체 장치의 제조 장치
2 : 가압착부
3 : 본압착부
4 : 반송 수단
5 : 가대
21 : 가압착용 스테이지
22 : 가압착용 지지 프레임
23 : 가압착용 유닛
24 : 가압착용 헤드
31 : 백업 스테이지
32 : 본압착용 지지 프레임
33 : 본압착용 유닛
34 : 본압착용 헤드
40 : 슬라이드 레일
41 : 슬라이드 스테이지
42 : 상하 구동부
43 : 보유 지지부
C : 반도체 칩
Ca : 가압착 상태의 반도체 칩
Cb : 열 압착된 반도체 칩
R : 열경화성 접착제
W : 기판

Claims (13)

  1. 반도체 칩에 형성된 범프와 기판 상에 형성된 패드 전극을 전기적으로 접속함과 함께, 상기 반도체 칩을 상기 기판 상에 고정하는, 반도체 장치의 제조 장치이며,
    상기 반도체 칩을 보유 지지하는 가압착용 헤드와, 상기 기판을 보유 지지하는 가압착용 스테이지를 갖고, 상기 반도체 칩을 상기 기판 상의 소정 위치에 가압착하는 가압착부와,
    상기 기판 상에 가압착된 반도체 칩을 열 압착하는 본압착용 헤드와, 상기 본압착용 헤드가 열 압착하는 범위를 상기 기판의 이면으로부터 지지하도록 상기 본압착 헤드에 대향하도록 고정 배치된 백업 스테이지를 갖고, 상기 반도체 칩에 형성된 범프를 용융하여 기판 상에 형성된 패드 전극에 전기적으로 접속함과 함께, 상기 반도체 반도체 칩을 상기 기판 상에 고정하는 본압착부와,
    상기 기판을 부분적으로 보유 지지하는 보유 지지부를 갖고, 상기 기판을, 상기 가압착부로부터 상기 본압착부로 이동하는 기능과, 상기 본압착부로부터 상기 가압착부로 이동하는 기능을 갖는 반송 수단을 구비한, 반도체 장치의 제조 장치.
  2. 제1항에 있어서, 상기 반도체 칩의 접속에 열경화성 접착제가 부여된 것인 때,
    상기 가압착용 헤드는 상기 열경화성 접착제를 경화 개시 온도보다 낮은 온도로 가열하는 기능을 갖고,
    상기 본압착용 헤드는 상기 열경화성 수지를 경화시키는 온도까지 가열하는 기능을 갖는, 반도체 장치의 제조 장치.
  3. 제1항 또는 제2항에 있어서, 상기 본압착용 헤드가, 상기 기판 상에 가압착된 반도체 칩을 복수개 동시에 열 압착하는, 반도체 장치의 제조 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 백업 스테이지가 상기 기판을 지지하는 면이, 상기 기판보다도 작고, 상기 본압착용 헤드에 대응한 형상을 갖는, 반도체 장치의 제조 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 가압착부로부터 상기 본압착부까지 상기 기판을 이동하는 상기 반송 수단의 상기 보유 지지부가, 상기 본압착부에 있어서도 상기 기판을 보유 지지하는, 반도체 장치의 제조 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반송 수단을 복수 갖는, 반도체 장치의 제조 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 가압착용 스테이지의 상기 기판을 보유 지지하는 면이 상기 기판보다 작은, 반도체 장치의 제조 장치.
  8. 반도체 칩을 기판 상의 소정 위치에 가압착하는 가압착 공정과,
    상기 기판에 가압착된 상기 반도체 칩을 열 압착하는 본압착 공정을 구비하고,
    상기 가압착 공정에서는, 상기 열 압착을 행하는 가압면 단위로, 가압착을 행하는 개소와, 가압착을 행하지 않는 개소를 설정하고,
    상기 본압착 공정에서는, 상기 열 압착을 행하는 가압면을 지지하는 형상의 백업 스테이지를 사용하는, 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 본압착 공정에 있어서, 상기 가압면이 복수의 반도체 칩을 동시에 가압하는 형상인, 반도체 장치의 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 가압착 공정에 있어서, 상기 가압면 1개분의 가압착을 행하는 개소끼리가,
    상기 가압면의 정수배만큼 간격을 두도록 배치되는, 반도체 장치의 제조 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 반도체 칩의 접속에 열경화성 접착제가 부여된 것인 때,
    상기 가압착 공정에서는 상기 열경화성 접착제를 경화 개시 온도보다 낮은 온도로 가열하고,
    상기 본압착 공정에서는 상기 열경화성 수지를 경화시키는 온도까지 가열하는, 반도체 장치의 제조 방법.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서, 상기 본압착 공정에서 상기 기판에 가압착된 상기 반도체 칩을 열 압착한 후에,
    상기 기판에 상기 반도체 칩을 가압착해야 할 개소가 남겨져 있는 경우,
    상기 본압착 공정 후의 상기 기판을 상기 가압착 공정으로 복귀시키는, 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 상기 본압착 공정을 행하고 있음과 동시에, 다른 기판에 가압착 공정을 행하는, 반도체 장치의 제조 방법.
KR1020197019992A 2016-12-13 2017-12-06 반도체 장치의 제조 장치 및 제조 방법 KR20190095352A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-241055 2016-12-13
JP2016241055A JP6789791B2 (ja) 2016-12-13 2016-12-13 半導体装置の製造装置および製造方法
PCT/JP2017/043743 WO2018110376A1 (ja) 2016-12-13 2017-12-06 半導体装置の製造装置および製造方法

Publications (1)

Publication Number Publication Date
KR20190095352A true KR20190095352A (ko) 2019-08-14

Family

ID=62558631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197019992A KR20190095352A (ko) 2016-12-13 2017-12-06 반도체 장치의 제조 장치 및 제조 방법

Country Status (5)

Country Link
JP (1) JP6789791B2 (ko)
KR (1) KR20190095352A (ko)
CN (1) CN110235230A (ko)
TW (1) TWI729246B (ko)
WO (1) WO2018110376A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210004324A (ko) 2019-07-04 2021-01-13 삼성전자주식회사 마이크로 led 디스플레이 모듈 및 이를 제조하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236021A (ja) 2013-05-30 2014-12-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体チップ接合装置および半導体チップ接合方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110856A (ja) * 2000-10-03 2002-04-12 Sony Corp 半導体装置の製造方法
JP4523732B2 (ja) * 2001-04-04 2010-08-11 東レエンジニアリング株式会社 チップボンディング装置
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR20140140042A (ko) * 2012-03-07 2014-12-08 도레이 카부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP2013232454A (ja) * 2012-04-27 2013-11-14 Toray Ind Inc 個片化した接着剤層を有する配線基板の製造方法およびそれから作成された半導体パッケージ
JP2014154775A (ja) * 2013-02-12 2014-08-25 Shibaura Mechatronics Corp 電子部品の実装方法及び実装装置
JP6602022B2 (ja) * 2015-02-19 2019-11-06 東レエンジニアリング株式会社 実装装置および実装方法
JP6518461B2 (ja) * 2015-03-03 2019-05-22 東レエンジニアリング株式会社 実装装置および実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236021A (ja) 2013-05-30 2014-12-15 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体チップ接合装置および半導体チップ接合方法

Also Published As

Publication number Publication date
JP6789791B2 (ja) 2020-11-25
WO2018110376A1 (ja) 2018-06-21
TW201836102A (zh) 2018-10-01
TWI729246B (zh) 2021-06-01
CN110235230A (zh) 2019-09-13
JP2018098337A (ja) 2018-06-21

Similar Documents

Publication Publication Date Title
JP6691576B2 (ja) フリップチップレーザーボンディング装置及びフリップチップレーザーボンディング方法
KR102117726B1 (ko) 압착 장치 및 압착 방법
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
JP6591426B2 (ja) 実装用ヘッドおよびそれを用いた実装装置
JP5892682B2 (ja) 接合方法
JP5602439B2 (ja) 加熱装置および実装体の製造方法
KR102147683B1 (ko) 반도체 장치의 제조 방법 및 실장 장치
KR102257782B1 (ko) 실장 장치 및 실장 방법
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP5830847B2 (ja) 半導体装置の製造方法及び接合方法
JP2015084388A (ja) 搭載部品収納治具、マルチ部品実装装置およびマルチ部品実装方法
JP5892685B2 (ja) 圧着装置および圧着方法
KR20190095352A (ko) 반도체 장치의 제조 장치 및 제조 방법
KR102372519B1 (ko) 실장 장치
JP6140531B2 (ja) 半導体チップ接合装置および半導体チップ接合方法
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
WO2018030248A1 (ja) 実装装置
JP3848893B2 (ja) 部品の基板への部品押圧接合装置及び接合方法
JP6863767B2 (ja) 実装装置および実装方法
KR20140071932A (ko) 실장 장치 및 실장 방법
JP4640380B2 (ja) 半導体装置の実装方法
JP4893457B2 (ja) 多層基板の製造装置
JP5892686B2 (ja) 圧着装置および温度制御方法
JP2013081971A (ja) 加圧加熱装置、及び、電子部品の製造方法
JP2019175956A (ja) 実装用基板ならびにこれを用いた実装方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application