KR20190090905A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20190090905A
KR20190090905A KR1020180009605A KR20180009605A KR20190090905A KR 20190090905 A KR20190090905 A KR 20190090905A KR 1020180009605 A KR1020180009605 A KR 1020180009605A KR 20180009605 A KR20180009605 A KR 20180009605A KR 20190090905 A KR20190090905 A KR 20190090905A
Authority
KR
South Korea
Prior art keywords
insulating layer
power supply
disposed
supply wiring
alignment pattern
Prior art date
Application number
KR1020180009605A
Other languages
English (en)
Other versions
KR102534121B1 (ko
Inventor
이재일
이근수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180009605A priority Critical patent/KR102534121B1/ko
Priority to US16/205,753 priority patent/US10720486B2/en
Priority to CN201910073524.6A priority patent/CN110085629A/zh
Publication of KR20190090905A publication Critical patent/KR20190090905A/ko
Priority to US16/934,127 priority patent/US11335761B2/en
Priority to US17/731,814 priority patent/US11925083B2/en
Priority to KR1020230062691A priority patent/KR102658369B1/ko
Application granted granted Critical
Publication of KR102534121B1 publication Critical patent/KR102534121B1/ko
Priority to US18/411,837 priority patent/US20240155895A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L51/5237—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/0012—
    • H01L51/0018—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 데드 영역을 줄일 수 있는 디스플레이 장치를 위하여, 기판; 상기 기판 상에 배치되며, 화소 회로 및 상기 화소 회로와 전기적으로 연결된 디스플레이 소자를 포함하는, 디스플레이부; 상기 기판 상에 배치되며 상기 디스플레이부로부터 상기 기판의 에지 측으로 연장되는, 절연층; 상기 디스플레이부 외측의 상기 절연층 상에 배치되고, 상기 디스플레이 소자와 전기적으로 연결되며, 상기 기판의 정렬을 확인하기 위하여 상기 절연층의 적어도 일부를 노출시키도록 패터닝된 얼라인 패턴을 포함하는, 전원공급배선; 및 상기 얼라인 패턴의 내측면을 커버하며 상기 절연층의 적어도 일부와 컨택하는, 피복층을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 데드 영역을 줄일 수 있는 디스플레이 장치에 관한 것이다.
자발광형 디스플레이 장치인 유기 발광 디스플레이 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 디스플레이 장치로 주목받고 있다.
유기 발광 디스플레이 장치 등의 다양한 종류의 디스플레이 장치는, 사용자에게 소정의 이미지를 표시하고 있으며, 점차 다양화되는 소비자의 요구에 맞추어 이미지를 표시하지 않는 영역인 데드 영역(dead area)를 줄이는 연구가 지속되고 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 데드 영역을 줄일 수 있는 디스플레이 장치를 개시한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판; 상기 기판 상에 배치되며, 화소 회로 및 상기 화소 회로와 전기적으로 연결된 디스플레이 소자를 포함하는, 디스플레이부; 상기 기판 상에 배치되며 상기 디스플레이부로부터 상기 기판의 에지 측으로 연장되는, 절연층; 상기 디스플레이부 외측의 상기 절연층 상에 배치되고, 상기 디스플레이 소자와 전기적으로 연결되며, 상기 기판의 정렬을 확인하기 위하여 상기 절연층의 적어도 일부를 노출시키도록 패터닝된 얼라인 패턴을 포함하는, 전원공급배선; 및 상기 얼라인 패턴의 내측면을 커버하며 상기 절연층의 적어도 일부와 컨택하는, 피복층을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 디스플레이 소자는 화소 전극, 상기 화소 전극 상의 중간층 및 상기 중간층을 사이에 두고 상기 화소 전극과 대향하는 공통 전극을 포함하고, 상기 전원공급배선은 상기 디스플레이 소자의 공통 전극과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 얼라인 패턴은 소정 간격으로 이격되어 한 쌍을 이루는 제1 얼라인 패턴 및 제2 얼라인 패턴을 포함하고, 상기 제2 얼라인 패턴은 상기 전원공급배선의 가장자리에 걸쳐 위치할 수 있다.
본 실시예에 있어서, 상기 전원공급배선 상부에 배치되며 서로 소정 간격 이격되어 배치되는 제1 댐부 및 제2 댐부를 더 포함하고, 상기 제1 댐부는 상기 제1 얼라인 패턴 상에 위치하고, 상기 제2 댐부는 상기 제2 얼라인 패턴 상에 위치할 수 있다.
본 실시예에 있어서, 상기 제2 댐부는 상기 제2 얼라인 패턴을 덮으며 상기 전원공급배선의 일측 단부를 덮을 수 있다.
본 실시예에 있어서, 상기 화소 회로는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 포함하고, 상기 전원공급배선은 상기 소스 전극 또는 드레인 전극과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 전원공급배선 하부에 배치되며 상기 얼라인 패턴과 중첩되는 보조 패턴층을 더 구비할 수 있다.
본 실시예에 있어서, 상기 절연층은 제1 하부 절연층 및 상기 제1 하부 절연층 상에 배치된 제2 하부 절연층을 포함하고, 상기 전원공급배선은 상기 제2 하부 절연층 상에 배치되며, 상기 보조 패턴층은 상기 제1 하부 절연층 상에 배치될 수 있다.
본 실시예에 있어서, 상기 도전층은 상기 게이트 전극과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 전원공급배선 상에 배치되는 상부 절연층 및 상기 상부 절연층 상에 배치되는 보조 배선을 더 구비하고, 상기 상부 절연층은 상기 전원공급배선의 적어도 일부를 노출시키는 컨택홀을 구비하고, 상기 보조 배선은 상기 컨택홀을 통해 상기 전원공급배선과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 연결 배선 상에 배치되는 댐부를 더 구비하고, 상기 댐부는 상기 얼라인 패턴과 중첩되어 배치될 수 있다.
본 실시예에 있어서, 상기 피복층은 상기 상부 절연층과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 디스플레이부를 덮도록, 제1 무기막, 제2 무기막 및 상기 제1 무기막과 상기 제2 무기막 사이에 배치되는 유기막을 포함하는 봉지부를 더 구비하고, 상기 봉지부는 상기 절연층의 끝 단을 커버하며 상기 기판 에지 측으로 연장될 수 있다.
본 실시예에 있어서, 상기 절연층의 끝 단을 커버하는 보조 댐부를 더 구비하고, 상기 봉지부는 상기 보조 댐부를 커버하며 상기 기판 에지 측으로 연장될 수 있다.
본 발명의 다른 관점에 따르면, 기판; 상기 기판 상에 배치되며, 화소 회로 및 상기 화소 회로와 전기적으로 연결된 디스플레이 소자를 포함하는, 디스플레이부; 상기 기판 상에 배치되며 상기 디스플레이부로부터 상기 기판의 에지 측으로 연장되는, 절연층; 및 상기 디스플레이 소자와 전기적으로 연결되도록 상기 디스플레이부 외측의 상기 절연층 상에 배치되고, 상기 기판의 정렬을 확인하기 위하여 상기 절연층의 적어도 일부를 노출시키도록 패터닝되며 소정 간격으로 이격되어 한 쌍을 이루는 제1 얼라인 패턴 및 제2 얼라인 패턴을 포함하고, 상기 제2 얼라인 패턴은 평면 상에서 상기 기판의 에지 측을 향해 일측이 개방된, 전원공급배선을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 있어서, 상기 제2 얼라인 패턴은 상기 전원공급배선의 가장자리에 걸쳐 위치할 수 있다.
본 실시예에 있어서, 상기 전원공급배선 상부에 배치되며 서로 소정 간격 이격되어 배치되는 제1 댐부 및 제2 댐부를 더 포함하고, 상기 제1 댐부는 상기 제1 얼라인 패턴 상에 위치하고, 상기 제2 댐부는 상기 제2 얼라인 패턴 상에 위치할 수 있다.
본 실시예에 있어서, 상기 제2 댐부는 상기 제2 얼라인 패턴을 덮으며 상기 전원공급배선의 일측 가장자리를 덮을 수 있다.
본 실시예에 있어서, 상기 전원공급배선 상에 배치되는 상부 절연층 및 상기 상부 절연층 상에 배치되는 연결 배선을 더 구비하고, 상기 상부 절연층은 상기 전원공급배선의 적어도 일부를 노출시키는 컨택홀을 구비하고, 상기 보조 배선은 상기 컨택홀을 통해 상기 전원공급배선과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 제1 댐부는 상기 연결 배선 상에 위치할 수 있다.
본 발명의 또 다른 관점에 따르면, 디스플레이 영역, 상기 디스플레이 영역 외곽의 배선 영역 및 상기 배선 영역 외곽의 데드 영역을 갖는, 기판; 상기 기판의 디스플레이 영역 상에 배치되며, 상기 배선 영역을 지나 상기 데드 영역까지 연장되어 배치되는, 절연층; 상기 기판의 디스플레이 영역 상에 배치된 화소 회로 및 상기 화소 회로와 전기적으로 연결된 디스플레이 소자를 포함하는, 디스플레이부; 상기 절연층 상에 배치되며, 상기 디스플레이 소자의 공통 전극과 전기적으로 연결되는, 전원공급배선; 및 상기 기판의 배선 영역에 위치하며, 상기 기판의 정렬을 확인하기 위하여 패터닝된, 얼라인 패턴을 구비하는, 디스플레이 장치가 제공된다.
상기 화소 회로는, 반도체층 및 상기 반도체층과 일부 중첩되어 배치되는 게이트 전극을 포함하는 박막 트랜지스터, 데이터선 및 상기 데이터선 상의 구동전압선을 포함하고, 상기 얼라인 패턴은 상기 반도체층 또는 상기 게이트 전극 또는 상기 데이터선과 동일 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 전원공급배선 상에 배치되며, 상기 전원공급배선과 전기적으로 컨택하는 보조 배선을 더 구비하고, 상기 전원공급배선은 상기 데이터선과 동일 물질을 포함하고, 상기 보조 배선은 상기 구동전압선과 동일 물질을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 데드 영역을 줄일 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 4A 및 도 4B는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이다.
도 5A 및 도 5B는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이다.
도 6A 및 도 6B는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이다.
도 7A 및 도 7B는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이다.
도 8은 본 발명의 다른 실시예에 또 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 9는 본 발명의 다른 실시예에 또 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 10은 본 발명의 다른 실시예에 또 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 11은 본 발명의 다른 실시예에 또 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 12A 및 도 12B은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 디스플레이 장치(Liquid Crystal Display), 전기영동 디스플레이 장치(Electrophoretic Display), 유기 발광 디스플레이 장치(Organic Light Emitting Display), 무기 EL 디스플레이 장치(Inorganic Light Emitting Display), 전계 방출 디스플레이 장치(Field Emission Display), 표면 전도 전자 방출 디스플레이 장치(Surface-conduction Electron-emitter Display), 플라즈마 디스플레이 장치(Plasma Display), 음극선관 디스플레이 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치일 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 1을 참조하면, 표시 장치(1)는 기판(100) 상에 배치된 디스플레이부(10)를 포함한다. 디스플레이부(10)는 y방향으로 연장된 스캔선(SL) 및 y방향과 교차하는 x방향으로 연장된 데이터선(DL)에 연결된 화소(P)들을 포함한다. 디스플레이부(10)는 화소(P)들에서 방출되는 빛을 통해 소정의 이미지를 제공하며, 디스플레이 영역(DA)을 정의한다.
각 화소(P)는 예컨대, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 각 화소(P)는 디스플레이 소자를 포함하며, 디스플레이 소자는 유기발광소자(organic light emitting diode)를 포함할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 또는 백색 중 어느 하나의 색상의 빛을 방출하는 화소를 나타낸다.
도 2를 참조하면, 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함할 수 있다. 화소회로(PC)는 구동 박막 트랜지스터(Td), 스위칭 박막 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터선(DL)을 통해 입력된 데이터 신호를 구동 박막 트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막 트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
도 2에서는 화소(P)가 2개의 박막 트랜지스터 및 1개의 스토리지 박막 트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소(P)의 화소회로(PC)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 박막 트랜지스터를 포함하는 것과 같이 다양하게 변경될 수 있다.
다시 도 1을 참조하면, 외곽 영역(PA)은 디스플레이 영역(DA)의 외측에 배치된다. 예컨대, 외곽 영역(PA)은 디스플레이 영역(DA)을 둘러쌀 수 있다. 외곽 영역(PA)은 화소(P)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는 비표시영역에 해당한다.
외곽 영역(PA)에는 구동회로(drive circuit), 예컨대 제1 및 제2 스캔 구동회로(20, 30), 단자부(40), 구동 전원공급배선(60), 및 공통 전원공급배선(70)이 배치될 수 있다.
제1 및 제2 스캔 구동회로(20, 30)는 기판(100)의 외곽 영역(PA) 상에 배치되며, 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 생성하여 전달한다. 일 예로, 제1 스캔 구동회로(20)는 디스플레이부(10)의 좌측에, 제2 스캔 구동회로(30)는 디스플레이부(10)의 우측에 배치될 수 있으나, 본 발명은 이에 제한되지 않는다. 다른 실시예로, 스캔 구동회로는 하나만 구비될 수 있다.
단자부(40)는 기판(100)의 일 단부에 배치되며, 복수의 단자(41, 42, 44, 45)를 포함한다. 단자부(40)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판(FPCB)과 전기적으로 연결될 수 있다. 단자부(40)는 제1 및 제2 스캔 구동회로(20, 30)이 위치하지 않은 기판(100)의 일 측에 배치될 수 있다.
플렉서블 인쇄회로기판(FPCB)은 제어부(55)와 단자부(40)를 전기적으로 연결하며, 제어부(55)로부터 전달된 신호 또는 전원은 단자부(40)에 연결된 연결배선(21, 31, 51, 61, 71)들을 통해 이동한다.
제어부(55)는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 제1 및 제2 스캔 구동회로(20, 30)의 구동을 제어하기 위한 제어 신호를 생성하고, 생성된 신호는 플렉서블 인쇄회로기판(FPCB)과 연결된 단자(44) 및 연결배선(21, 31)을 통해 제1 및 제2 스캔 구동회로(20, 30) 각각에 전달될 수 있고, 제1 및 제2 스캔 구동회로(20, 30)의 스캔 신호는 스캔선(SL)을 통해 각 화소(P)에 제공될 수 있다. 그리고, 제어부(55)는 플렉서블 인쇄회로기판(FPCB)과 연결된 단자(42, 45) 및 연결배선(61, 71)을 통해 구동 전원공급배선(60) 및 공통 전원공급배선(70) 각각에 구동전원(ELVDD) 및 공통전원(ELVSS)을 제공한다. 구동전원(ELVDD)은 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 공통전원(ELVSS)은 화소(P)의 공통전극에 제공될 수 있다.
플렉서블 인쇄회로기판(FPCB)에는 데이터 구동회로(50)가 배치될 수 있다. 데이터 구동회로(50)는 데이터 신호를 각 화소(P)에 제공한다. 데이터 구동회로(50)의 데이터 신호는 단자(41)에 연결된 연결배선(51) 및 연결배선(51)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공된다. 도 1에서는 데이터 구동회로(50)가 플렉서블 인쇄회로기판(FPCB) 상에 배치된 것을 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 데이터 구동회로(50)는 기판(100)의 외곽 영역(PA) 상에 배치될 수 있다.
구동 전원공급배선(60)은 외곽 영역(PA) 상에 배치될 수 있다. 예컨대, 구동 전원공급배선(60)은 단자부(40)와 인접한 디스플레이부(10)의 일측과 단자부(40) 사이에 배치될 수 있다. 단자(42)와 연결된 연결배선(61)을 통해 제공된 구동전원(ELVDD)은 구동전압선(PL)을 통해 각 화소(P)들에 제공될 수 있다.
공통 전원공급배선(70)은 외곽 영역(PA) 상에 배치되며, 디스플레이부(10)를 부분적으로 둘러쌀 수 있다. 예컨대, 공통 전원공급배선(70)은 단자부(40)와 인접한 디스플레이부(10)의 일측이 개방된 루프 형태로서, 단자부(40)를 제외한 기판(100)의 가장자리를 따라 연장될 수 있다.
공통 전원공급배선(70)은 단자(45)와 연결된 연결배선(71)에 전기적으로 연결되며, 화소(P)의 유기발광소자의 공통전극(예컨대, 캐소드)에 공통전원(ELVSS)을 제공한다. 도 1에서는, 연결배선(71)이 디스플레이부(10)를 부분적으로 둘러싸는 일측이 개방된 루프 형태이며, 공통 전원공급배선(70)과 중첩하는 것을 도시하고 있다. 연결배선(71)은 공통 전원공급배선(70)과 마찬가지로 디스플레이부(10)를 부분적으로 둘러싸지만, 기판(100)의 단부, 예컨대 단자부(40)를 향해 공통 전원공급배선(70)보다 더 연장될 수 있다.
한편, 봉지부(150)는 디스플레이 영역(DA) 전체를 커버하며, 외곽 영역(PA) 측으로 연장되어 외곽 영역(PA)의 일부를 커버하도록 배치될 수 있다. 봉지부(150)는 공통 전원공급배선(70)의 외측까지 연장될 수 있다. 참고로 도 3을 참조하면, 봉지부(150)는 제1 무기막(151), 제2 무기막(153) 및 이들 사이에 개재되는 유기막(152)을 포함할 수 있다. 이 경우 공통 전원공급배선(70)의 외측까지 연장되는 봉지부(150)는 제1 무기막(151) 및 제2 무기막(153)이며, 유기막(152)은 공통 전원공급배선(70)의 외측까지 연장되지 않을 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 3은 도 1의 III-III'선을 따라 취한 단면과 대응될 수 있다.
도 3을 참조하면, 표시 장치는 디스플레이 영역(DA)과 외곽 영역(PA)을 구비한다. 기판(100)은 디스플레이 영역(DA) 및 외곽 영역(PA)에 대응하는 영역을 구비할 수 있다. 기판(100)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다.
도 3의 디스플레이 영역(DA)을 참조하면, 기판(100) 상에 버퍼층(101)이 형성될 수 있다. 버퍼층(101)은 기판(100)을 통하여 침투하는 이물 또는 습기를 차단할 수 있다. 예를 들어, 버퍼층(101)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
기판(100) 상에는 디스플레이 영역(DA)과 대응되는 위치에 구비된 박막트랜지스터(130) 및 스토리지 커패시터(140), 및 이들과 전기적으로 연결된 디스플레이 소자(200)인 유기발광소자가 위치할 수 있다. 도 3의 박막트랜지스터(130)는 도 2를 참조하여 설명한 화소회로(PC)에 구비된 박막트랜지스터들 중 어느 하나, 예컨대 구동 박막 트랜지스터(Td)에 해당할 수 있으며, 도 3의 스토리지 커패시터(140)는 도 2를 참조하여 설명한 스토리지 커패시터(Cst)에 해당한다.
박막트랜지스터(130)는 반도체층(134) 및 게이트전극(136)을 포함한다. 반도체층(134)은 예컨대 폴리실리콘을 포함할 수 있다. 반도체층(134)은 게이트전극(136)과 중첩하는 채널영역(131) 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 박막트랜지스터(130)의 소스전극과 드레인전극으로 이해할 수 있다.
본 실시예에서 반도체층(134)은 폴리실리콘을 함유하는 경우를 설명하였으나, 본 발명은 이에 한정하지 않는다. 다른 실시예로, 반도체층(134)은 아모퍼스 실리콘을 포함하거나, 유기 반도체물질을 포함할 수 있다.
반도체층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치될 수 있다. 게이트절연층(103)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 무기 절연층은 단층 또는 다층일 수 있다.
스토리지 커패시터(140)는 서로 중첩하는 제1 및 제2 스토리지 축전판(144, 146)을 포함한다. 제1 및 제2 스토리지 축전판(144, 146) 사이에는 제1 층간절연층(105)이 배치될 수 있다. 제1 층간절연층(105)은 소정의 유전율을 갖는 층으로서, 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다. 도 3에서는 스토리지 커패시터(140)가 박막트랜지스터(130)와 중첩하며, 제1 스토리지 축전판(144)이 박막트랜지스터(130)의 게이트전극(136)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(140)는 박막트랜지스터(130)와 중첩하지 않을 수 있으며, 제1 스토리지 축전판(144)은 박막트랜지스터(130)의 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
스토리지 커패시터(140)는 제2 층간절연층(107)으로 커버될 수 있다. 제2 층간절연층(107)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다.
구동전압선(PL)은 제1 유기 절연층(111) 상에 배치될 수 있다. 구동전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 구동전압선(PL), Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
도 3은 제1 유기 절연층(111)의 아래에 배치된 하부 구동전압선(PL1)이 더 포함된 것을 도시하고 있다. 하부 구동전압선(PL1)은 제1 유기 절연층(111)을 관통하는 컨택홀을 통해 구동전압선(PL)과 전기적으로 연결되어, 구동전압선(PL)을 통해 제공되는 구동전압(ELVDD)의 전압 강하를 방지할 수 있다. 하부 구동전압선(PL1)은 데이터선(DL)과 동일한 물질을 포함할 수 있다. 예컨대, 하부 구동전압선(PL1) 및 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 하부 구동전압선(PL1) 및 데이터선(DL)은, Ti/Al/Ti 또는 TiN/Al/Ti과 같은 다층 구조로 이루어질 수 있다.
제1 유기 절연층(111)은 유기절연물을 포함한다. 유기절연물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 제1 유기 절연층(111)은 폴리이미드를 포함할 수 있다.
구동전압선(PL)은 제2 유기 절연층(113)으로 커버되며, 제2 유기 절연층(113)은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 제2 유기 절연층(113)은 폴리이미드를 포함할 수 있다.
제2 유기 절연층(113) 상에는 화소전극(210)이 배치된다. 화소전극(210) 상에는 화소정의막(120)이 배치되며, 화소정의막(120)은 각 부화소에 대응하는 개구, 즉 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의할 수 있다. 또한, 화소정의막(120)은 화소전극(210)의 가장자리와 공통전극(230) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(120)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
중간층(220)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우, 중간층(220)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(220)이 고분자 물질을 포함할 경우에는, 중간층(220)은 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(220)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(220)을 이루는 층들 중 적어도 어느 하나는 복수개의 화소전극(210)들에 걸쳐서 일체(一體)로 형성될 수 있다. 또는, 중간층(220)은 복수개의 화소전극(210)들 각각에 대응하도록 패터닝된 층을 포함할 수 있다.
공통전극(230)은 디스플레이 영역(DA) 상부에 배치되며, 디스플레이 영역(DA)을 덮도록 배치될 수 있다. 즉, 공통전극(230)은 복수개의 화소들을 커버하도록 일체(一體)로 형성될 수 있다.
도 3의 외곽 영역(PA)을 참조하면, 기판(100) 상에 구동회로, 예컨대 제1 스캔 구동회로(20)가 배치된다. 제1 스캔 구동회로(20)는 박막트랜지스터(TFT-P)들을 포함하며, 박막트랜지스터(TFT-P)들과 연결된 배선(미도시)을 포함할 수 있다. 박막트랜지스터(TFT-P)는 화소회로(PC)의 박막트랜지스터(TFT)와 동일한 공정에서 형성될 수 있다. 제1 스캔 구동회로(20)는 박막트랜지스터(TFT-P)를 이루는 요소(예컨대, 반도체층, 게이트전극 등)들 사이에 개재되는 절연층(110)을 포함한다. 예컨대, 버퍼층(101), 게이트절연층(103), 제1 및 제2 층간절연층(105, 107) 중 적어도 어느 하나가 외곽 영역(PA)으로 연장되어 절연층(110)을 이룰 수 있다. 절연층(110)은 무기 절연재를 포함한다.
제1 스캔 구동회로(20)는 무기 절연층(109)로 커버될 수 있다. 무기 절연층(109)은 표시 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 연결배선(71)이 에칭 환경에 노출되는 것을 방지할 수 있다. 도 3에는 무기 절연층(109)이 디스플레이 영역(DA) 상에도 배치된 것을 도시하고 있다.
또한, 무기 절연층(109)은 기판(100)의 에지(100E) 측으로 연장될 수 있으며, 이러한 무기 절연층(109)은 공통 전원공급배선(70)의 일측 단부 및 타측 단부를 피복(clading)하도록 구비될 수 있다. 이와 같이 공통 전원공급배선(70)의 일측 단부 및 타측 단부가 무기 절연층(109)에 의해 덮임으로써 공통 전원공급배선(70)의 들뜸을 방지할 수 있고, 공통 전원공급배선(70)의 끝단이 제조 과정에서 에칭 환경에 노출되는 것을 방지할 수 있다. 이는 곧 무기 절연층(109)이 컨택홀(109H)을 갖고, 컨택홀(109H)에 의해 공통 전원공급배선(70)이 노출되는 것을 의미할 수 있다.
무기 절연층(109)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 무기 절연층(109)은 질화규소(SiNx)를 포함할 수 있다. 무기 절연층(109)은 약 500Å 이상 10,000Å 이하의 두께를 가질 수 있다.
무기 절연층(109) 상에는 제1 유기 절연층(111)이 배치된다. 도 3에서는 제1 유기 절연층(111)이 구동회로 영역(DPC-A)을 커버하도록 구비되나, 경우에 따라 제1 유기 절연층(111)은 구동회로 영역(DPC-A)을 커버하지 않도록 구비될 수도 있다. 제1 유기 절연층(111)의 단부(111E)는 공통 전원공급배선(70)의 일단부를 덮도록(clading) 구비될 수 있다.
공통 전원공급배선(70) 상에는 보조 배선(72)이 배치될 수 있다. 보조 배선(72)은 무기 절연층(109)의 컨택홀(109H)을 통해 공통 전원공급배선(70)과 전기적으로 연결되며 접촉할 수 있다. 이러한 보조 배선(72)은 디스플레이 영역(DA)의 화소 회로(PC)의 구동전압선(PL)과 동일 물질을 포함할 수 있다.
공통 전원공급배선(70)은 디스플레이 소자(200)의 공통전극(230)과 전기적으로 연결된다. 공통전극(230)의 단부는 외곽 영역(PA)의 더미화소영역(DPX)을 지나 제1 스캔 구동회로(20) 상으로 연장되며, 화소전극(210)과 동일층에 배치된 도전층(75)과 직접 접촉할 수 있다. 도전층(75)은 배선 영역(PSW-A)까지 연장되어 배선 영역(PSW-A)에 위치한 보조 배선(72)과 직접 접촉할 수 있으며, 이를 통해 공통 전원공급배선(70)과 전기적으로 연결될 수 있다.
공통 전원공급배선(70)은 디스플레이 영역(DA)의 화소 회로(PC)의 데이터선(DL)과 동일 물질을 포함할 수 있다. 또한, 공통 전원공급배선(70)은 구동회로 영역(DPC-A)의 박막트랜지스터(TFT-P)의 소스 전극 또는 드레인 전극과 동일 물질을 포함할 수 있다.
한편 본 발명의 일 실시예에 따른 공통 전원공급배선(70)은 기판(100)의 정렬을 확인하기 위하여 공통 전원공급배선(70)의 일부가 제거되어 패터닝된 얼라인 패턴(AP)을 포함할 수 있다. 얼라인 패턴(AP)은 제조 과정에서 기판(100)의 정렬을 인식하기 위한 식별 키(key)로서 기능할 수 있으며, 최소 약 100㎛ 내지 200㎛의 크기(또는 폭)을 갖도록 형성될 수 있다. 이보다 작은 크기(또는 폭)으로 형성되는 경우 장비 상에서 인식률이 저하될 수 있다. 본 실시예에서는 얼라인 패턴(AP)을 공통 전원공급배선(70)의 일부를 제거하여 패턴을 형성한 구조를 구비하나, 다른 실시예로 공통 전원공급배선(70)의 상부 또는 하부에 별도의 층으로써 패터닝을 하여 형성할 수도 있다.
얼라인 패턴(AP)은 공통 전원공급배선(70)의 일부를 제거하여 패터닝되며, 패터닝된 부분에는 얼라인 패턴(AP)을 형성하는 홀(70H)이 구비될 수 있다. 얼라인 패턴(AP)은 홀(70H)을 통해 공통 전원공급배선(70) 하부에 배치된 절연층(110)의 적어도 일부를 노출시킬 수 있다. 절연층(110)은 공통 전원공급배선(70) 하부에 배치되는 층으로, 제1 층간절연층(105) 및 제2 층간절연층(107)을 포함할 수 있다. 도 3을 참조하면, 얼라인 패턴(AP)을 통해 공통 전원공급배선(70) 하부에 배치된 제2 층간절연층(107)의 일부가 노출될 수 있다.
도 4A 및 도 4B는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이고, 도 5A 및 도 5B는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이며, 도 6A 및 도 6B는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이다. 도 4B는 도 4A의 IV-IV'선을 따라 취한 단면과 대응될 수 있고, 도 5B은 도 5A의 V-V'선을 따라 취한 단면과 대응될 수 있고, 도 6B는 도 6A의 VI-VI'선을 따라 취한 단면과 대응될 수 있다.
도 4A 및 도 4B에서는 얼라인 패턴(AP)의 형상에 대한 다양한 실시예들을 도시하고 있다. 평면도인 도 4A를 참조하면, 얼라인 패턴(AP)의 형상은 사각형, 마름모형, 십자형 등 다양한 다각형의 형상으로 구비될 수 있다. 얼라인 패턴(AP)은 기판(100)의 얼라인을 정렬하기 위한 식별 키로서 기능할 수 있다. 얼라인 패턴(AP)은 공통 전원공급배선(70)의 일부가 제거된 음각 형태로 형성될 수 있다. 따라서, 도 4B에 도시된 것과 같이, 얼라인 패턴(AP)을 통해 공통 전원공급배선(70)의 하부에 배치된 절연층(110)의 적어도 일부가 노출될 수 있다.
다시 도 3을 참조하면, 얼라인 패턴(AP) 상에는 얼라인 패턴(AP)의 외곽을 커버하는 피복층(80)이 구비될 수 있다. 상술한 것과 같이, 얼라인 패턴(AP)은 공통 전원공급배선(70)의 일부가 제거된 음각 형태로 형성될 수 있으며, 따라서 얼라인 패턴(AP)의 형상을 정의하는 내측면(70E)을 가질 수 있다. 피복층(80)은 얼라인 패턴(AP)의 내측면(70E)을 커버할 수 있으며, 얼라인 패턴(AP)을 통해 노출된 제2 층간절연층(107)의 적어도 일부와 컨택할 수 있다.
도 3에서는 피복층(80)은 무기 절연층(109)과 동일 물질을 포함할 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 피복층(80)은 별도의 층으로 구비될 수도 있고, 공통 전원공급배선(70) 상부에 배치된 다른 절연층들과 동일 물질로 구비될 수도 있다. 이러한 피복층(80)은 제조 과정에서 공통 전원공급배선(70)이 에칭 환경에 노출됨에 따라 얼라인 패턴(AP)의 형상이 손상되는 것을 방지할 수 있다.
도 5A 및 도 5B를 참조하면, 얼라인 패턴(AP)이 형성된 공통 전원공급배선(70)의 다른 실시예를 도시하고 있다. 도 5A 및 도 5B에서는 피복층(80)이 얼라인 패턴(AP)의 홀(70H)을 형성하는 내측면(70E)과 공통 전원공급배선(70)의 단부를 동시에 커버하는 구조를 도시하고 있다. 본 실시예에서 피복층(80)은 공통 전원공급배선(70)의 외측으로 연장되지 않는 것으로 도시되어 있으며, 피복층(80)은 공통 전원공급배선(70)의 에지를 커버하되 외측으로 연장되도록 구비될 수도 있다.
다른 실시예로 도 6A 및 도 6B를 참조하면, 피복층(80)은 얼라인 패턴(AP) 전체를 덮도록 얼라인 패턴(AP) 상에 배치될 수 있다. 즉, 전술한 도 3 및 도 5A의 실시예에서는 피복층(80)이 얼라인 패턴(AP)의 내측면(70E)을 커버하되 절연층(110)의 적어도 일부를 노출시키는 구조를 갖는 반면, 도 6A의 실시예에는 피복층(80)이 얼라인 패턴(AP) 전체를 커버하도록 배치될 수 있다. 피복층(80)은 얼라인 패턴(AP)에 의해 노출된 절연층(110)과 직접 컨택할 수 있다.
도시되지 않았으나, 이러한 피복층(80)은 얼라인 패턴(AP)이 형성된 공통 전원공급배선(70) 전체를 커버하도록 구비될 수도 있다.
도 7A 및 도 7B는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이고, 도 8은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이며, 도 9는 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다. 도 7B는 도 7A의 VII-VII'선을 따라 취한 단면과 대응될 수 있다.
도 7 A 내지 도 9의 실시예들에서는, 얼라인 패턴(AP)은 소정 간격으로 이격되어 한 쌍을 이루는 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)을 포함한다. 이때 제1 얼라인 패턴(AP1)은 공통 전원공급배선(70)의 중앙부에 위치하고, 제2 얼라인 패턴(AP2)을 공통 전원공급배선(70)의 가장자리에 걸쳐 위치할 수 있다.
도 7A 및 도 7B를 참조하면, 전술한 실시예들과 마찬가지로 공통 전원공급배선(70)은 적어도 일부가 제거되어 패터닝된 얼라인 패턴(AP)을 가질 수 있으며, 얼라인 패턴(AP)은 한 쌍을 이루는 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2)을 포함할 수 있다.
얼라인 패턴(AP)은 소정 간격 이격되어 배치될 수 있으며, 기판(100) 얼라인 시 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2)은 하나의 패턴으로써 인식될 수 있다. 디스플레이 장치에 있어서 데드 영역이 점차 줄어듦에 따라 외곽 영역(PA)에 배치되는 배선의 폭 또한 좁아지게 된다. 이 경우 일정한 크기(또는 폭, 예컨대 약 100㎛ 내지 200㎛)를 가져야 하는 얼라인 패턴(AP)의 경우 좁아지는 배선에 일정한 크기 이상의 패턴을 형성하기에 어려운 문제점이 있다. 따라서, 본 실시예와 같이 공통 전원공급배선(70)에 얼라인 패턴(AP)을 형성하는 경우, 얼라인 패턴(AP)을 한 쌍으로 인식하도록 하여 인식률을 높임과 동시에 데드 영역을 축소할 수 있다.
도 7A의 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2)은 동일한 y축 선 상에 위치하나, 다른 실시예로 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2)은 x, y축 선 상에서 서로 다른 좌표에 위치할 수 있다. 상술한 것과 같이 얼라인 패턴(AP)은 최소 약 100㎛의 크기(또는 폭)를 가져야 하며, 이보다 작은 크기를 갖는 경우에는 장비 상에서 인식률이 저하된다. 본 실시예에 다른 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2)은 각각 약 30-40㎛의 크기(또는 폭)을 가질 수 있고, 마찬가지로 약 30-40㎛의 간격으로 이격될 수 있다. 이와 같이 이격되는 간격을 포함한 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2)은 약 100㎛의 크기(또는 폭)로 인식될 수 있다.
도 7A의 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2) 역시 공통 전원공급배선(70)의 일부가 제거되어 음각 형태로 패터닝 될 수 있다. 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2)을 통해 절연층(110)의 적어도 일부가 노출될 수 있다.
제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)의 형상은 각각 공통 전원공급배선(70)에 구비된 제1 홀(70H1) 및 제2 홀(70H2)로서 정의될 수 있다. 이때 도 7A의 평면도를 참조하면, 제2 얼라인 패턴(AP2)을 형성하는 제2 홀(70H2)은 일측이 공통 전원공급배선(70)의 외곽으로 개방된 형태일 수 있다. 즉, 제1 얼라인 패턴(AP1)은 공통 전원공급배선(70)의 중앙부에 위치할 수 있으며, 제2 얼라인 패턴(AP2)은 공통 전원공급배선(70)의 가장자리에 걸쳐 위치할 수 있다.
이어서 도 8을 참조하면, 제1 얼라인 패턴(AP1)과 제2 얼라인 패턴(AP2) 상부에는 피복층(80)이 위치할 수 있다. 피복층(80)은 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)을 커버함과 동시에 공통 전원공급배선(70)의 에지를 커버할 수 있다. 피복층(80)은 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)을 통해 노출된 절연층(110)과 컨택할 수 있다.
도 8에서는 피복층(80)이 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)을 각각 커버하는 것을 도시하고 있으나, 피복층(80)은 일체(一體)로 형성되어 얼라인 패턴(AP) 전체를 덮도록 연장되어 공통 전원공급배선(70)의 에지까지 함께 커버할 수도 있다. 또한, 다른 실시예로 피복층(80)은 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)의 내측면(70E1, 70E2)만을 커버할 수도 있다. 또한, 다른 실시예로 피복층(80)은 공통 전원공급배선(70)의 단부를 커버함과 동시에 공통 전원공급배선(70)의 외곽으로 연장될 수도 있다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 9는 도 10의 A-5 영역에 대응하는 평면도이다.
도 10에 도시된 디스플레이 장치 중 얼라인 패턴(AP)을 구비한 공통 전원공급배선(70) 및 공통 전원공급배선(70) 상부에 위치한 댐부(90)와 관련된 구성을 제외한 나머지는 앞서 도 3을 참조하여 설명한 내용과 동일하므로 이하에서는 차이점을 위주로 설명한다.
도 9 및 도 10의 실시예(A-5)에서는, 공통 전원공급배선(70) 상부에 댐부(90)가 위치할 수 있다. 댐부(90)는 소정 간격으로 이격되어 배치된 제1 댐부(91) 및 제2 댐부(92)를 포함할 수 있다. 댐부(90)는 도 10에 도시된 것과 같이 봉지부(150)의 유기막이 기판(100)의 에지(100E)측으로 오버 플로우(over flow)되는 것을 방지할 수 있다.
도 9를 참조하면, 댐부(90)는 얼라인 패턴(AP) 상부에 배치될 수 있다. 제1 댐부(91)는 제1 얼라인 패턴(AP1) 상에 위치하고, 제2 댐부(92)는 제2 얼라인 패턴(AP2) 상에 위치할 수 있다. 제1 댐부(91) 및 제2 댐부(92)는 각각 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2) 상에 위치함에 따라 봉지부(150)의 유기막(152)이 오버 플로우되는 것을 방지함과 동시에 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)을 커버할 수 있다.
제2 댐부(92)는 도 9에 도시된 것과 같이 제2 얼라인 패턴(AP2)을 커버함과 동시에 공통 전원공급배선(70)의 일측 단부(70E3)를 커버할 수 있다. 또한 도 9의 제1 댐부(91) 및 제2 댐부(92)는 동일한 폭을 갖는 것으로 도시되었으나, 제1 댐부(91) 및 제2 댐부(92)의 폭은 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)의 크기 및/또는 공통 전원공급배선(70)의 폭에 따라 변형이 가능하다. 또한 제1 댐부(91) 및 제2 댐부(92)는 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)이 위치한 영역에서 폭이 넓어졌다가 얼라인 패턴(AP)이 배치되지 않은 곳에서는 다시 좁아지는 등 다양한 변형이 가능하다.
도 10은 도 9의 공통 전원공급배선(70)을 포함하는 디스플레이 장치의 일부 단면을 도시한다. 도 10의 공통 전원공급배선(70)의 평면은 도 9에 도시된 구조와 대응될 수 있다. 즉, 얼라인 패턴(AP)은 서로 소정 간격 이격된 제1 얼라인 패턴(AP1) 및 제2 얼라인 패턴(AP2)을 포함하며, 제1 댐부(91)는 제1 얼라인 패턴(AP1) 상부에, 제2 댐부(92)는 제2 얼라인 패턴(AP2) 상부에 위치할 수 있다.
제1 댐부(91)는 제1 하부댐(91B) 및 제1 상부댐(91A)이 적층되어 구비될 수 있고, 제2 댐부(92)는 제2 하부댐(92B) 및 제2 상부댐(92A)이 적층되어 구비될 수 있다. 본 실시예에서는 제1, 2 하부댐(91B, 92B)이 제1 유기 절연층(111)과 동일 물질을 포함하고, 제1, 2 상부댐(91A, 92A)이 제2 유기 절연층(113)과 동일 물질을 포함할 수 있다. 다른 실시예로, 댐부(90)를 이루는 층의 일부는 화소정의막(120)과 동일한 물질을 포함할 수도 있다. 또한 다른 실시예로, 제1, 2 하부댐(91B, 92B)은 서로 다른 물질을 포함할 수 있으며, 제1, 2 상부댐(91A, 92A) 역시 서로 다른 물질을 포함할 수 있다.
제1, 2 하부댐(91B, 92B)은 얼라인 패턴(AP)의 내측면(70E)를 커버하도록 구비될 수 있다. 이를 통해 얼라인 패턴(AP)의 내측면(70E) 및 공통 전원공급배선(70)의 단부가 피복(clading)될 수 있다.
한편 도 10의 화소전극과 동일 물질을 포함하는 도전층(75)은 제2 댐부(92)의 상부까지 연장되어 공통 전원공급배선(70)의 적어도 일부와 직접 컨택할 수 있다. 도전층(75)은 공통전극(230)과 접촉하여 전기적으로 연결될 수 있으며, 공통 전원공급배선(70)에서 공급된 전원은 도전층(75)을 통해 공통전극(230)에 인가될 수 있다. 상부가 도전층(75)으로 커버된 제1 스캔 구동회로(20)는 외부 정전기로부터 보호될 수 있다.
도 11은 본 발명의 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 11에 도시된 디스플레이 장치 중 얼라인 패턴(AP)을 구비한 공통 전원공급배선(70)과, 이에 전기적으로 연결된 보조 배선(72) 및 공통 전원공급배선(70) 상부에 위치한 댐부(90)와 관련된 구성을 제외한 나머지는 앞서 도 3 및 도 10을 참조하여 설명한 내용과 동일하므로 이하에서는 차이점을 위주로 설명한다.
도 11의 공통 전원공급배선(70) 상에는 보조 배선(72)이 배치될 수 있다. 보조 배선(72)은 공통 전원공급배선(70)과 댐부(90) 사이에 개재될 수 있으며, 무기 절연층 및 제1 유기 절연층에 각각 형성된 개구를 통해 공통 전원공급배선(70)과 전기적으로 연결될 수 있다. 보조 배선(72)은 디스플레이 영역(DA)의 화소 회로의 구동전압선과 동일 물질을 포함할 수 있다.
도 12A 및 도 12B은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도 및 단면도이고, 도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다. 도 12B는 도 12A의 XII-XII'선을 따라 취한 단면과 대응될 수 있다.
도 12A 내지 도 13의 실시예들에서는 얼라인 패턴(AP)과 중첩되도록 공통 전원공급배선(70) 하부에 배치된 보조 패턴층(70P)을 구비한다.
도 12A 및 도 12B를 참조하면, 공통 전원공급배선(70)의 하부에 배치되며, 얼라인 패턴(AP)과 중첩되는 보조 패턴층(70P)이 배치될 수 있다. 이러한 보조 패턴층(70P)은 얼라인 패턴(AP)보다 대략 작은 크기로 구비되어 보조 패턴층(70P)에 홀(70H)의 내측에 위치할 수 있다. 보조 패턴층(70P)을 통해 얼라인 패턴(AP)의 인식률을 높일 수 있다.
도 12B에 도시된 것과 같이, 공통 전원공급배선(70)의 하부에 위치한 절연층(110)은 제1 하부 절연층(110A) 및 제1 하부 절연층(110A) 상에 배치된 제2 하부 절연층(110B)을 포함할 수 있다. 도 3의 단면도를 참조하면, 제1 하부 절연층(110A)은 버퍼층(101), 게이트절연층(103), 제1 층간절연층(105) 중 적어도 어느 하나 일 수 있으며, 제2 하부 절연층(110B)은 게이트절연층(103), 제1 층간절연층(105), 제2 층간절연층(107) 중 적어도 어느 하나 일 수 있다.
보조 패턴층(70P)은 제1 하부 절연층(110A)과 제2 하부 절연층(110B) 사이에 개재될 수 있다. 즉 보조 패턴층(70P)은 제1 하부 절연층(110A) 상에 배치될 수 있다. 일 실시예로, 보조 패턴층(70P)은 박막트랜지스터(130)의 게이트 전극(136)과 동일 물질을 포함할 수 있다. 이 경우 보조 패턴층(70P)은 게이트절연층(103) 상에 위치할 수 있다. 다른 실시예로, 보조 패턴층(70P)은 스토리지 커패시터(140)의 제2 스토리지 축전판(146)과 동일 물질을 포함할 수도 있다. 이 경우 보조 패턴층(70P)은 제1 층간절연층(105) 상에 위치할 수 있다.
도 13의 실시예는 도 12의 실시예와 동일하나, 전술한 도 9의 실시예(A-5)와 유사하게 얼라인 패턴(AP) 상에 댐부(90)가 위치한 것에서 차이가 있다. 도 13와 도 10을 함께 참조하면, 제1 댐부(91)는 얼라인 패턴(AP) 상부에 위치할 수 있고, 제2 댐부(92)는 공통 전원공급배선(70)의 일측 단부 상부에 위치할 수 있다. 다른 실시예로 댐부(90)가 아닌 도 5A와 같은 피복층(80)이 구비될 수도 있다.
도 14는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 15는 본 발명의 또 다른 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 14 및 도 15의 디스플레이 장치는 봉지부(150)의 및 이와 관련된 구성에서 도 3을 참조하여 설명한 디스플레이 장치와 차이가 있다. 도 14 및 도 15의 디스플레이 장치 구성 중 앞서 도 3을 참조하여 설명한 디스플레이 장치와 동일한 구성은 앞서 설명한 내용으로 갈음하고, 이하에서는 차이점을 위주로 설명한다.
도 14를 참조하면, 절연층(110)은 디스플레이 영역(DA) 전면에 형성되며, 기판(100)의 에지(100E) 측으로 연장되어 외곽 영역(PA) 상에 배치될 수 있다. 절연층은 외곽 영역(PA)의 구동회로 영역(DPC-A) 및 배선 영역(PSW-A)을 지나 데드 영역(DS-A)까지 연장될 수 있다. 이때 데드 영역(DS-A)이라 함은 배선 영역(PSW-A)의 외곽에 위치한 영역으로 기판(100)의 에지(100E)까지로 정의될 수 있다.
봉지부(150)의 끝단(150E)은 기판(100)의 에지(100E) 측으로 연장되어 절연층의 끝단(110E)을 커버하도록 구비될 수 있다. 이때 봉지부(150)의 끝단(150E)이라 함은 제1 무기막(151) 및 제2 무기막(153)의 끝단일 수 있다. 봉지부(150)의 끝단(150E)은 절연층(110)의 끝단(110E)을 커버하며 기판(100)과 직접 컨택할 수 있다.
한편, 도 15는 도 14의 변형 실시예로써, 도 14의 실시예에 비해 보조 댐부(111D)를 더 포함하고 있으며, 보조 댐부(111D)는 절연층(110)의 끝단(110E)을 커버할 수 있다. 봉지부(150)는 절연층(110)의 끝단(110E)을 커버하는 보조 댐부(111D)를 덮으며 기판(100)의 에지(100E)까지 연장될 수 있다. 절연층(110)의 끝단(110E)을 보조 댐부(111D)와 봉지부(150)를 통해 이중으로 커버함으로써 투습을 더욱 효과적으로 방지할 수 있다. 단, 보조 댐부(111D)의 구성은 선택적(optional)일 수 있으며, 보조 댐부(111D)를 구비하지 않는 경우 보조 댐부(111D)의 형성 영역만큼 디스플레이 장치의 데드 영역(DS-A)을 축소 시킬 수 있다.
차세대 디스플레이 장치로 갈수록 이러한 데드 영역(DS-A)을 최소화시키는 것이 중요시된다. 배선 영역(PSW-A) 외곽에서 일정한 폭 이상의 데드 영역(DS-A)을 구비해야 하는 이유 중 하나는 기판(100)의 에지(100E) 측에서 디스플레이 장치 내부로 유입되는 투습을 방지하기 위함이다. 이에 도 14에 도시된 디스플레이 장치에서는 봉지부(150)의 끝단(150E)이 절연층의 끝단(110E)을 커버하도록 함으로써 기판(100)의 에지(100E) 측에서 디스플레이 장치 내부로 유입되는 투습을 효과적으로 방지할 수 있다. 이와 같이 봉지부(150)의 끝단(150E)이 절연층의 끝단(110E)을 커버하는 구조를 적용하면 데드 영역(DS-A)에 배치된 절연층(110)의 폭을 더욱 줄일 수 있어 결국 데드 영역(DS-A) 전체의 폭을 효과적으로 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
AP1, AP2: 제1, 2 얼라인 패턴
10: 디스플레이부
20, 30: 제1, 2 스캔 구동회로
40: 단자부
50: 데이터 구동회로
21, 31, 51, 61, 71: 연결배선
60: 구동 전원공급배선
70: 공통 전원공급배선
70H, 70H1, 70H2: 구비된 제1 홀
70P: 보조 패턴층
72: 보조 배선
75: 도전층
80: 피복층
90, 91, 92: 댐부
100: 기판
110: 절연층
111: 제1 유기 절연층
113: 제2 유기 절연층
120: 화소정의막
130: 박막트랜지스터
150: 봉지부
200: 디스플레이 소자
210: 화소전극
220: 중간층
230: 공통전극

Claims (23)

  1. 기판;
    상기 기판 상에 배치되며, 화소 회로 및 상기 화소 회로와 전기적으로 연결된 디스플레이 소자를 포함하는, 디스플레이부;
    상기 기판 상에 배치되며 상기 디스플레이부로부터 상기 기판의 에지 측으로 연장되는, 절연층;
    상기 디스플레이부 외측의 상기 절연층 상에 배치되고, 상기 디스플레이 소자와 전기적으로 연결되며, 상기 기판의 정렬을 확인하기 위하여 상기 절연층의 적어도 일부를 노출시키도록 패터닝된 얼라인 패턴을 포함하는, 전원공급배선; 및
    상기 얼라인 패턴의 내측면을 커버하며 상기 절연층의 적어도 일부와 컨택하는, 피복층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 디스플레이 소자는 화소 전극, 상기 화소 전극 상의 중간층 및 상기 중간층을 사이에 두고 상기 화소 전극과 대향하는 공통 전극을 포함하고, 상기 전원공급배선은 상기 디스플레이 소자의 공통 전극과 전기적으로 연결되는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 얼라인 패턴은 소정 간격으로 이격되어 한 쌍을 이루는 제1 얼라인 패턴 및 제2 얼라인 패턴을 포함하고, 상기 제2 얼라인 패턴은 상기 전원공급배선의 가장자리에 걸쳐 위치하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 전원공급배선 상부에 배치되며 서로 소정 간격 이격되어 배치되는 제1 댐부 및 제2 댐부를 더 포함하고,
    상기 제1 댐부는 상기 제1 얼라인 패턴 상에 위치하고, 상기 제2 댐부는 상기 제2 얼라인 패턴 상에 위치하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 댐부는 상기 제2 얼라인 패턴을 덮으며 상기 전원공급배선의 일측 단부를 덮는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 화소 회로는 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 포함하고,
    상기 전원공급배선은 상기 소스 전극 또는 드레인 전극과 동일 물질을 포함하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 전원공급배선 하부에 배치되며 상기 얼라인 패턴과 중첩되는 보조 패턴층을 더 구비하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 절연층은 제1 하부 절연층 및 상기 제1 하부 절연층 상에 배치된 제2 하부 절연층을 포함하고, 상기 전원공급배선은 상기 제2 하부 절연층 상에 배치되며, 상기 보조 패턴층은 상기 제1 하부 절연층 상에 배치되는, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 도전층은 상기 게이트 전극과 동일 물질을 포함하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 전원공급배선 상에 배치되는 상부 절연층 및 상기 상부 절연층 상에 배치되는 보조 배선을 더 구비하고,
    상기 상부 절연층은 상기 전원공급배선의 적어도 일부를 노출시키는 컨택홀을 구비하고, 상기 보조 배선은 상기 컨택홀을 통해 상기 전원공급배선과 전기적으로 연결되는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 연결 배선 상에 배치되는 댐부를 더 구비하고, 상기 댐부는 상기 얼라인 패턴과 중첩되어 배치되는, 디스플레이 장치.
  12. 제10항에 있어서,
    상기 피복층은 상기 상부 절연층과 동일 물질을 포함하는, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 디스플레이부를 덮도록, 제1 무기막, 제2 무기막 및 상기 제1 무기막과 상기 제2 무기막 사이에 배치되는 유기막을 포함하는 봉지부를 더 구비하고,
    상기 봉지부는 상기 절연층의 끝 단을 커버하며 상기 기판 에지 측으로 연장되는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 절연층의 끝 단을 커버하는 보조 댐부를 더 구비하고, 상기 봉지부는 상기 보조 댐부를 커버하며 상기 기판 에지 측으로 연장되는, 디스플레이 장치.
  15. 기판;
    상기 기판 상에 배치되며, 화소 회로 및 상기 화소 회로와 전기적으로 연결된 디스플레이 소자를 포함하는, 디스플레이부;
    상기 기판 상에 배치되며 상기 디스플레이부로부터 상기 기판의 에지 측으로 연장되는, 절연층; 및
    상기 디스플레이 소자와 전기적으로 연결되도록 상기 디스플레이부 외측의 상기 절연층 상에 배치되고, 상기 기판의 정렬을 확인하기 위하여 상기 절연층의 적어도 일부를 노출시키도록 패터닝되며 소정 간격으로 이격되어 한 쌍을 이루는 제1 얼라인 패턴 및 제2 얼라인 패턴을 포함하고, 상기 제2 얼라인 패턴은 평면 상에서 상기 기판의 에지 측을 향해 일측이 개방된, 전원공급배선;
    을 구비하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제2 얼라인 패턴은 상기 전원공급배선의 가장자리에 걸쳐 위치하는, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 전원공급배선 상부에 배치되며 서로 소정 간격 이격되어 배치되는 제1 댐부 및 제2 댐부를 더 포함하고,
    상기 제1 댐부는 상기 제1 얼라인 패턴 상에 위치하고, 상기 제2 댐부는 상기 제2 얼라인 패턴 상에 위치하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제2 댐부는 상기 제2 얼라인 패턴을 덮으며 상기 전원공급배선의 일측 가장자리를 덮는, 디스플레이 장치.
  19. 제17항에 있어서,
    상기 전원공급배선 상에 배치되는 상부 절연층 및 상기 상부 절연층 상에 배치되는 연결 배선을 더 구비하고,
    상기 상부 절연층은 상기 전원공급배선의 적어도 일부를 노출시키는 컨택홀을 구비하고, 상기 보조 배선은 상기 컨택홀을 통해 상기 전원공급배선과 전기적으로 연결되는, 디스플레이 장치.
  20. 제19항에 있어서,
    상기 제1 댐부는 상기 연결 배선 상에 위치하는, 디스플레이 장치.
  21. 디스플레이 영역, 상기 디스플레이 영역 외곽의 배선 영역 및 상기 배선 영역 외곽의 데드 영역을 갖는, 기판;
    상기 기판의 디스플레이 영역 상에 배치되며, 상기 배선 영역을 지나 상기 데드 영역까지 연장되어 배치되는, 절연층;
    상기 기판의 디스플레이 영역 상에 배치된 화소 회로 및 상기 화소 회로와 전기적으로 연결된 디스플레이 소자를 포함하는, 디스플레이부;
    상기 절연층 상에 배치되며, 상기 디스플레이 소자의 공통 전극과 전기적으로 연결되는, 전원공급배선; 및
    상기 기판의 배선 영역에 위치하며, 상기 기판의 정렬을 확인하기 위하여 패터닝된, 얼라인 패턴;
    을 구비하는, 디스플레이 장치.
  22. 제21항에 있어서,
    상기 화소 회로는, 반도체층 및 상기 반도체층과 일부 중첩되어 배치되는 게이트 전극을 포함하는 박막 트랜지스터, 데이터선 및 상기 데이터선 상의 구동전압선을 포함하고,
    상기 얼라인 패턴은 상기 반도체층 또는 상기 게이트 전극 또는 상기 데이터선과 동일 물질을 포함하는, 디스플레이 장치.
  23. 제22항에 있어서,
    상기 전원공급배선 상에 배치되며, 상기 전원공급배선과 전기적으로 컨택하는 보조 배선을 더 구비하고,
    상기 전원공급배선은 상기 데이터선과 동일 물질을 포함하고, 상기 보조 배선은 상기 구동전압선과 동일 물질을 포함하는, 디스플레이 장치.
KR1020180009605A 2018-01-25 2018-01-25 디스플레이 장치 KR102534121B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180009605A KR102534121B1 (ko) 2018-01-25 2018-01-25 디스플레이 장치
US16/205,753 US10720486B2 (en) 2018-01-25 2018-11-30 Display apparatus
CN201910073524.6A CN110085629A (zh) 2018-01-25 2019-01-25 显示装置
US16/934,127 US11335761B2 (en) 2018-01-25 2020-07-21 Display apparatus
US17/731,814 US11925083B2 (en) 2018-01-25 2022-04-28 Display apparatus
KR1020230062691A KR102658369B1 (ko) 2018-01-25 2023-05-15 디스플레이 장치
US18/411,837 US20240155895A1 (en) 2018-01-25 2024-01-12 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180009605A KR102534121B1 (ko) 2018-01-25 2018-01-25 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230062691A Division KR102658369B1 (ko) 2018-01-25 2023-05-15 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190090905A true KR20190090905A (ko) 2019-08-05
KR102534121B1 KR102534121B1 (ko) 2023-05-19

Family

ID=67298216

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180009605A KR102534121B1 (ko) 2018-01-25 2018-01-25 디스플레이 장치
KR1020230062691A KR102658369B1 (ko) 2018-01-25 2023-05-15 디스플레이 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230062691A KR102658369B1 (ko) 2018-01-25 2023-05-15 디스플레이 장치

Country Status (3)

Country Link
US (4) US10720486B2 (ko)
KR (2) KR102534121B1 (ko)
CN (1) CN110085629A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102534121B1 (ko) 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR20200110505A (ko) * 2019-03-13 2020-09-24 삼성디스플레이 주식회사 디스플레이 장치
CN112714966A (zh) 2019-08-27 2021-04-27 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US20220384553A1 (en) * 2019-08-27 2022-12-01 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device
EP4024465A4 (en) 2019-08-27 2022-09-21 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PRODUCTION THEREOF, AND DISPLAY DEVICE
CN110504290B (zh) 2019-08-27 2021-09-21 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
KR20210070456A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치
CN113287198B (zh) * 2019-12-20 2023-04-18 京东方科技集团股份有限公司 显示面板及其制作方法和对位方法
CN114127922A (zh) * 2020-05-09 2022-03-01 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置及其制作方法
KR20220010690A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시장치
KR20220020478A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 표시장치
KR20220056924A (ko) * 2020-10-28 2022-05-09 삼성디스플레이 주식회사 표시 장치
KR20220063790A (ko) * 2020-11-09 2022-05-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110019498A (ko) * 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20150108479A (ko) * 2014-03-17 2015-09-30 삼성디스플레이 주식회사 디스플레이 장치
KR20160000980A (ko) * 2014-06-25 2016-01-06 삼성디스플레이 주식회사 디스플레이 장치
KR20160090456A (ko) * 2015-01-21 2016-08-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20160091771A (ko) * 2015-01-26 2016-08-03 엘지디스플레이 주식회사 터치패널을 구비한 표시장치 및 그 제조방법
KR20170071098A (ko) * 2015-12-15 2017-06-23 엘지디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시장치
KR20170106621A (ko) * 2016-03-11 2017-09-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3117010B2 (ja) 1998-11-05 2000-12-11 日本電気株式会社 液晶表示パネル
KR100700650B1 (ko) * 2005-01-05 2007-03-27 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
KR100875102B1 (ko) * 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
TWI401635B (zh) * 2009-04-13 2013-07-11 Innolux Corp 顯示面板及應用該顯示面板的影像顯示系統
US8558977B2 (en) 2009-09-11 2013-10-15 Apple Inc. Electronic device display structures with alignment features
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102043177B1 (ko) 2012-11-21 2019-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102362188B1 (ko) 2015-01-28 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102404577B1 (ko) 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9762807B1 (en) 2016-03-10 2017-09-12 Intel Corporation Using display light to improve front facing camera performance
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102534121B1 (ko) 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110019498A (ko) * 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20150108479A (ko) * 2014-03-17 2015-09-30 삼성디스플레이 주식회사 디스플레이 장치
KR20160000980A (ko) * 2014-06-25 2016-01-06 삼성디스플레이 주식회사 디스플레이 장치
KR20160090456A (ko) * 2015-01-21 2016-08-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20160091771A (ko) * 2015-01-26 2016-08-03 엘지디스플레이 주식회사 터치패널을 구비한 표시장치 및 그 제조방법
KR20170071098A (ko) * 2015-12-15 2017-06-23 엘지디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시장치
KR20170106621A (ko) * 2016-03-11 2017-09-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US10720486B2 (en) 2020-07-21
KR102534121B1 (ko) 2023-05-19
US20200350393A1 (en) 2020-11-05
KR20230074430A (ko) 2023-05-30
US11925083B2 (en) 2024-03-05
US20220254862A1 (en) 2022-08-11
US11335761B2 (en) 2022-05-17
US20190229175A1 (en) 2019-07-25
US20240155895A1 (en) 2024-05-09
KR102658369B1 (ko) 2024-04-18
CN110085629A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
KR102658369B1 (ko) 디스플레이 장치
KR102393377B1 (ko) 디스플레이 장치
KR102491884B1 (ko) 디스플레이 장치
KR102537445B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102649144B1 (ko) 디스플레이 장치
KR102562901B1 (ko) 디스플레이 장치
KR102373441B1 (ko) 디스플레이 장치
KR102552266B1 (ko) 표시 장치
KR102417112B1 (ko) 디스플레이 장치
EP3525254B1 (en) Display device
KR102527230B1 (ko) 디스플레이 장치
KR20190031397A (ko) 표시 장치
KR102491881B1 (ko) 디스플레이 장치
KR102384650B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20200066499A (ko) 디스플레이 장치
KR20200066498A (ko) 디스플레이 장치
KR102621591B1 (ko) 디스플레이 장치
KR20210039531A (ko) 디스플레이 장치
KR20200113056A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant