KR20190080203A - 칩온필름 및 이를 구비한 표시장치 - Google Patents

칩온필름 및 이를 구비한 표시장치 Download PDF

Info

Publication number
KR20190080203A
KR20190080203A KR1020170182520A KR20170182520A KR20190080203A KR 20190080203 A KR20190080203 A KR 20190080203A KR 1020170182520 A KR1020170182520 A KR 1020170182520A KR 20170182520 A KR20170182520 A KR 20170182520A KR 20190080203 A KR20190080203 A KR 20190080203A
Authority
KR
South Korea
Prior art keywords
pad
pads
cof
base film
display panel
Prior art date
Application number
KR1020170182520A
Other languages
English (en)
Other versions
KR102524208B1 (ko
Inventor
전재성
김대경
김은별
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170182520A priority Critical patent/KR102524208B1/ko
Priority to US16/155,705 priority patent/US10789869B2/en
Publication of KR20190080203A publication Critical patent/KR20190080203A/ko
Priority to US17/004,657 priority patent/US11189207B2/en
Application granted granted Critical
Publication of KR102524208B1 publication Critical patent/KR102524208B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L51/56—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Abstract

본 발명에 따른 칩온필름은 베이스필름, 베이스필름이 상면 및 하면 중 일면에 실장된 구동부, 및 베이스필름의 상면 및 하면에 배치되어 2개의 경로로 신호를 전송하는 신호배선과, 베이스필름의 상면 및 하면 중 일면에 구비된 제1패드 및 제2패드와, 제1패드 및 제2패드 사이에 구비되어 신호배선을 전기적으로 접속시키는 복수의 관통홀로 이루어진 적어도 하나의 패드그룹으로 구성되며, 제1패드 및 제2패드는 베이스필름의 폭방향을 따라 일정 거리 이격되어 배치되며, 제1패드 및 제2패드는 각각 베이스필름의 길이방향을 따라 비스듬히 복수개 배열된다..

Description

칩온필름 및 이를 구비한 표시장치{CHIP ON FILM AND A DISPLAY DEVICE HAVING THEREOF}
본 발명은 면적을 감소시킬 수 있는 COF(Chip On Film) 및 이를 구비한 표시장치에 관한 것이다.
평판표시장치는 무게와 부피를 감소시킬 수 있다는 점에서 현재 다양한 분야에 적용되고 있다. 현재, 본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 표시장치 분야가 급속도로 발전하고 있다. 이에 따라, 다양한 표시장치들이 개발 및 시판되고 있다. 예를 들어, 액정표시장치(Liquid Crystal Display), 유기전계발광 표시장치(Organic Light Emitting Display), 전기영동 표시장치(Electro Phoretic Display), 및 양자점 표시장치(Quantum Dot Display)와 같은 다양한 표시장치가 사용되고 있으며, 핸드폰이나 태블릿TV와 같은 소형 가전기기뿐만 아니라 대면적 TV 등에도 적용되고 있다.
표시장치는 다수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 포함하는 표시패널과, 화소 각각에 배치된 스위칭소자 및 표시소자와, 복수의 게이트라인을 통해 주사신호를 인가하여 스위칭소자를 구동하는 게이트구동부와, 복수의 데이터라인을 통해 스위칭소자를 통해 영상신호를 공급하는 데이터구동부와, 게이트구동부 및 데이터구동부에 각종 제어신호를 공급하는 타이밍제어부와, 기준감마전압을 생성하여 데이터구동부에 공급하는 감마전압 생성부를 포함한다.
게이트구동부는 표시장치의 부피와 제조비용을 절감하기 위해 표시패널의 비표시영역에 직접 실장될 수 있으며, 복수의 데이터구동부는 주로 칩온필름(Chip On Film;COF)에 실장된 후, COF가 표시패널에 부착되어 영상신호를 공급한다.
그러나, 이러한 COF를 구비한 표시장치는 다음과 같은 문제가 발생할 수 있다. 표시장치가 대면적화 및 고해상도화됨에 따라, 표시패널에 형성되는 게이트라인과 데이터라인의 수가 대폭 증가하고 있다. 한편, 데이터라인에 영상신호를 공급하는 데이터구동부가 실장되는 COF의 면적은 한계가 있으므로, COF에 많은 수의 데이터라인과 일대일로 대응하는 신호배선을 형성하는 데에는 한계가 있다.
본 발명의 발명자들은 고해상도 표시장치에 적용하기 위한 COF의 면적의 증가 및 이에 따른 표시장치의 베젤의 길이가 증가하는 문제점을 인식하였고, COF에 신호배선을 형성하기 위한 새로운 방법을 연구하였다.
본 발명이 해결하고자 하는 과제는 베이스필름의 상면 및 하면에 신호배선을 배치하여 2개의 경로로 신호를 전송하는 COF를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 제1패드 및 제2패드를 베이스필름의 폭방향을 따라 배치하여 COF의 폭을 감소하고 고해상도의 표시장치에 적용 가능한 COF를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 상기와 같은 COF를 포함한 표시장치를 제공하는 것이다.
전술한 바와 같은 과제를 해결하기 위해, 본 발명의 일 실시예에 따른 칩온필름은 베이스필름, 베이스필름의 상면 및 하면 중 일면에 실장된 구동부, 베이스필름의 상면 및 하면에 배치되어 2개의 경로로 신호를 전송하는 신호배선과, 베이스필름의 상면 및 하면 중 일면에 구비된 제1패드 및 제2패드와, 제1패드 및 제2패드 사이에 구비되어 신호배선을 전기적으로 접속시키는 복수의 관통홀로 이루어진 적어도 하나의 패드그룹을 포함하며, 제1패드 및 제2패드는 베이스필름의 폭방향을 따라 일정 거리 이격되어 배치되고 제1패드 및 제2패드는 각각 베이스필름의 길이방향을 따라 비스듬히 복수개 배열된다.
본 발명의 다른 실시예에 따른 표시장치는 영상을 표시하는 표시영역과 표시영역 외곽의 패드영역을 포함하는 표시패널 및 패드영역에 부착되는 칩온필름을 포함한다. 따라서, 고해상도 표시장치를 구현할 수 있다.
본 발명은 COF의 상면과 하면에 제1신호배선 및 제2신호배선을 형성함으로써, 데이터구동부에서 표시패널로 2개의 경로를 이용하여 신호를 인가하므로 일면에만 신호배선을 구비하여 신호를 인가하는 구조의 COF에 비해, COF에 2배의 출력배선을 포함할 수 있게 되므로, COF는 고해상도 표시장치에 필요한 다수의 데이터라인과 일대일로 대응할 수 있다.
또한, 본 발명은 제1패드 및 제2패드를 베이스필름의 폭방향을 따라 배치하고, 복수의 제1패드 및 제2패드를 길이방향에 따라 배치함으로써 동일한 면적의 COF상에 더 많은 패드를 배치할 수 있게 되어 고해상도의 표시장치에 적용이 가능하게 된다. 또한, 동일한 개수의 패드를 배치하는 경우, COF의 면적을 감소시킬 수 있다.
도 1은 본 발명의 제1실시예에 따른 COF가 부착된 표시장치의 부분 평면도이다.
도 2는 본 발명의 제1실시예의 부분 단면도이다.
도 3은 본 발명의 제1실시예에 따른 COF의 단면도이다.
도 4는 본 발명의 제1실시예에 따른 COF의 부분 배면도이다.
도 5는 도 5의 A영역 부분 확대도이다.
도 6은 본 발명의 제2실시예에 따른 COF의 부분 배면도이다.
도 7은 도 6은 B영역 부분 확대도이다.
도 8은 본 발명의 제1실시예 및 제2실시예에 따른 COF의 차이를 설명하기 위한 평면도이다.
도 9a 및 도 9b는 본 발명의 제2실시예에 따른 COF의 패드의 다른 형상을 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 따른 COF가 부착된 표시장치를 나타내는 부분 평면도이고 도 2는 부분 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 표시장치(100)는 실제 화상이 구현되는 표시패널(110)과, 일측이 표시패널(110)의 패드영역에 부착되는 COF(130)와, COF(130)의 타측이 부착되는 PCB(Printed Circuit Board;150)로 구성된다.
표시패널(110)은 다양한 표시패널이 적용될 수 있다. 예를 들어, 본 발명에서는 표시패널(110)로 액정표시패널, 유기전계발광 표시패널, 전기영동 표시패널 및 양자점 표시패널과 같이 다양한 표시패널이 적용될 수 있다.
표시패널(110)의 표시영역(AA)에는 다수의 게이트라인 및 데이터라인이 배치되어 복수의 화소가 정의되며, 각각의 화소에는 스위칭소자와 표시소자가 구비될 수 있다. 이 경우, 스위칭소자는 박막트랜지스터일 수 있으며, 표시소자는 액정층, 유기발광층, 전기영동층 또는 양저점 소자일 수 있으나, 이에 한정되지는 않는다.
표시패널(110)의 좌측 패드영역(PA)에는 게이트구동부(115)가 실장된다. 게이트구동부(115)는 외부로부터 게이트제어신호가 입력됨에 따라 주사신호를 생성하여 표시영역(AA)의 게이트라인으로 공급한다. 이 경우, 게이트구동부(115)는 반도체IC칩 형태로 제작되어 표시패널(110)의 패드영역(PA)에 실장될 수도 있고(Chip On Glass), 박막트랜지스터와 같은 각종 소자가 패드영역(PA)에 형성된 GIP(Gate In Panel)구조일 수도 있다.
COF(130)는 표시패널(110)의 상부 패드영역(PA)에 부착되며, 데이터구동부(145)가 실장되어 외부로부터 입력되는 데이터제어신호에 따라 영상데이터를 표시영역(AA)의 데이터라인으로 공급한다. COF(130)에는 패드가 형성되어, 표시패널(110)의 패드 및 PCB(150)의 패드와 전기적으로 접속된다. 또한 COF(130)의 상면 및 하면에는 신호배선이 형성되어 PCB(150)로부터 인가되는 신호를 데이터구동부(145)로 공급하고 데이터구동부(145)에서 생성된 신호를 표시패널(110)의 데이터라인으로 공급한다.
PCB(150)에는 타이밍제어부(152)가 구비된다. 타이밍제어부(152)는 외부로부터 입력되는 영상신호를 표시패널(110)의 크기 및 해상도 등에 대응하도록 정렬하여 복수의 COF(130) 각각에 실장된 복수의 데이터구동부(145)에 공급한다. 또한, 타이밍제어부(152)는 외부로부터 입력되는 도트클럭, 데이터 인에이블 신호, 수평 동기신호, 수직 동기신호 등의 동기신호를 이용하여 복수의 게이트제어신호(GCS) 및 데이터제어신호(DCS)들을 생성하여 게이트구동부(115)와 데이터구동부(145)에 공급한다.
PCB(150)는 다양한 형태로 구성될 수 있다. 예를 들어, PCB(150)는 에폭시수지 등으로 이루어진 베이스기판의 일면 또는 양면에 적어도 일층의 동박이 적층되어 구성될 수도 있고 연성을 가진 플라스틱필름의 일면 또는 양면에 적어도 일층의 동박이 적층되어 구성될 수도 있다. 또한, 베이스기판의 내부에 동박이 형성된 다층구조로 형성될 수도 있다.
표시패널(110)의 상부 패드영역(PA)에 부착된 복수의COF(130)중 어느 하나의 COF(130)에는 데이터구동부(145)를 거치지 않는 별개의 신호배선이 형성되고 표시패널(110)의 패드영역(PA)에는 별개의 신호배선과 접속되는 보조배선(117))이 형성되어, 타이밍제어부(152)에서 출력된 신호가 COF(130)의 신호배선 및 표시패널(110)의 보조배선(117)을 통해 게이트구동부(115)에 직접 공급될 수 있다. 이 경우, 보조배선(117)은 표시패널(110)의 기판 상에 직접 형성된 배선으로 라인온글래스(Line On Glass; LOG)라고 일컫을 수 있다.
COF(130)는 COF(130)의 하면에 형성된 출력패드(141,142)를 통해 표시패널(110)과 접속되고 상면에 형성된 입력패드(149)를 통해 PCB(150)에 접속된다. 출력패드(141,141) 및 입력패드(149)에는 각각 이방성도전필름(anisotropic conductive film)과 같은 전도성 부착부재가 구비되어 표시패널(110)의 패드 및 PCB(150)의 패드와 전기적으로 연결시킨다. 이에 대한 상세한 설명은 도 3을 통해 자세히 한다.
도 3은 본 발명의 제1실시예에 따른 COF(130)의 구조 및 표시패널(110)과의 부착구조를 나타내는 도면이다.
도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 COF(130)는 베이스필름(131)과, 베이스필름(131)의 상면 및 하면에 형성된 신호배선(132,133,134)과, 베이스필름(131)에 형성되어 상면과 하면을 연결하는 제1관통홀(135) 및 제2관통홀(136)과, 제1 및 제2관통홀(135,136)을 통해 베이스필름(131)의 상면 및 하면에 형성된 신호배선(132,133)을 전기적으로 접속하는 제1연결배선(137) 및 제2연결배선(138)과, COF(130)의 하면에 형성되어 신호배선과 전기적으로 접속되는 제1패드(141) 및 제2패드(142)로 구성된다.
COF(130)는 COF(130)의 하면의 일측이 표시패널(110)의 패드영역에 부착되며, 상면에는 데이터구동부(145)가 실장되고 하면에는 표시패널(110)과 전기적으로 접속되는 제1패드(141) 및 제2패드(142)가 형성된다.
베이스필름(131)은 폴리이미드나 폴리아미드와 같은 연성을 가진 플라스틱물질로 구성되며, 신호배선(132,133,134)은 구리(Copper;Cu)와 같은 도전성이 좋은 금속으로 구성되지만, 이에 한정되지는 않는다.
신호배선(132,133,134)은 PCB(150)의 타이밍제어부(152)로부터 출력되는 각종 신호를 데이터구동부(145)에 입력하는 입력배선(134)과, 데이터구동부(145)에서 생성된 신호를 표시패널(110)로 출력하는 제1출력배선(132) 및 제2출력배선(133)으로 구성된다.
입력배선(134)은 베이스필름(131)의 상면에 형성되어 COF(130)를 PCB와 전기적으로 접속시킨다.
제1출력배선(132)은 베이스필름(131)의 상면에 형성된 제1상부출력배선(132a)과 하면에 형성된 제1하부출력배선(132b)으로 구성되며, 제1상부출력배선(132a)과 제1하부출력배선(132b)은 제1관통홀(135)에 형성된 제1연결배선(137)에 의해 전기적으로 접속된다.
제2출력배선(133)은 베이스필름(131)의 상면에 형성된 제2상부출력배선(133a)과 하면에 형성된 제2하부출력배선(133b)으로 구성되며, 제2상부출력배선(133a)과 제2하부출력배선(133b)은 제2관통홀(136)에 형성된 제2연결배선(138)에 의해 전기적으로 접속된다.
COF(130)의 하면에 형성되는 제1패드(141) 및 제2패드(142)는 각각 제1하부출력배선(132b) 및 제2하부출력배선(133b)과 접속된다. 제1패드(141) 및 제2패드(142)는 이방성도전필름(Anisotropic Conductive Film)과 같은 도전필름(118)에 의해 각각 표시패널(110)의 패드(116)와 접속되어 데이터구동부(145)에서 출력되는 각종 신호를 표시패널(110)에 공급한다.
COF(130)의 상면에 실장되는 반도체IC칩 형태의 데이터구동부(145)에는 복수의 입력단자 및 출력단자와 접속되는 복수의 범프(146)를 구비한다. 복수의 범프(146)는 제1범프(146a), 제2범프(146b) 및 제3범프(146c)를 포함한다. 데이터구동부(145)의 제1범프(146a)는 제1상부출력배선(132a)과 접속되고 제1하부출력배선(132b)은 제1패드(141)와 연결되어, 데이터구동부(145)의 제1범프(146a)가 제1출력배선(132)을 통해 표시패널(110)의 패드(116)와 전기적으로 접속된다.
데이터구동부(145)의 제2범프(146b)는 제2상부출력배선(133a)과 접속되고 제2하부출력배선(133b)은 제2패드(142)와 연결되어, 데이터구동부(145)의 제2범프(146b)가 제2출력배선(133)을 통해 표시패널(110)의 패드(116)와 전기적으로 접속된다.
데이터구동부(145)의 제3범프(146c)는 입력배선(134)과 접속되고 입력배선(134)은 PCB와 연결되어, 데이터구동부(145)의 제3범프(146c)가 입력배선(134)을 통해 PCB와 전기적으로 접속된다.
따라서, 본 발명에서는 PCB로부터 공급되는 신호가 입력배선(134)을 통해 데이터구동부(145)로 입력되고, 데이터구동부(145)에서 출력되는 신호가 제1출력배선(132) 및 제2출력배선(133)을 통해 표시패널(110)로 공급된다. 따라서, 본 발명에서는 데이터구동부(145)에서 출력되는 신호가 2개의 경로(P1,P2)를 통해 표시패널(110)로 공급된다.
베이스필름(131)의 상면 및 하면에는 보호층(143)이 구비되어 외부로 노출된 신호배선(132,133,134)을 형성하는 금속막을 보호한다. 이 경우, 보호층(143)의 물질은 감광성 솔더레지스트(photo solder resist)일 수 있으나, 이에 한정되지는 않는다. 보호층(143)은 COF(130)의 상면 및 하면 전체에 걸쳐 형성되지만, 상면의 데이터구동부(145)의 실장영역 및 하면의 제1패드(141) 및 제2패드(142)의 형성영역에는 제거되어, 신호배선(132,133,134)의 일부, 제1, 및 제2패드(141,142)가 외부로 노출되어 노출된 신호배선(132,133,134)에 데이터구동부(145)의 범프(146)가 접속되고 노출된 제1 및 제2패드(141,142)에 표시패널(110)의 패드(116)가 접속된다.
또한, COF(130)의 상면에 실장되는 데이터구동부(145)는 밀봉재(148)에 의해 밀봉된다. 이 경우, 밀봉재(148)는 아크릴계, 에폭시계, 실리콘계, 고무계의 수지 중 어느 하나 또는 이들의 혼합물로 구성될 수 있다.
한편, 도면에서는 제1패드(141) 및 제2패드(142)가 COF(130)의 하면에 형성되지만, 제1패드(141) 및 제2패드(142)가 COF(130)의 상면에 형성될 수도 있다. 또한, 도면에서는 데이터구동부(145)가 COF(130)의 상면에 실장되지만, 데이터구동부(145)가 COF(130)의 하면에 실장될 수도 있다.
도 4는 본 발명의 제1실시예에 따른 COF(130)의 부분 배면도로서, 제1패드(141)와 제2패드(142), 제1 및 제2출력배선(132,133), 제1관통홀(135)을 나타낸다.
도 4에 도시된 바와 같이, COF(130)의 제1패드(141) 및 제2패드(142)는 각각 COF(130)에 COF(130)의 길이방향을 따라 형성되며, 폭방향을 따라 복수개 배치된다. 복수의 제1패드(141) 각각은 복수의 제1출력배선(132) 각각과 일대일로 대응하여 접속되고 복수의 제2패드(142) 각각은 복수의 제2출력배선(133) 각각과 일대일로 대응하여 접속된다. 또한, 복수의 제1출력배선(132) 및 제2출력배선(133) 각각은 데이터구동부(145)의 출력단자와 일대일로 접속된다.
제1패드(141) 및 제2패드(142)는 COF(130)의 길이방향을 따라 일정 d1의 간격을 두고 배치되며, 이격된 제1패드(141) 및 제2패드(142)가 표시패널(110)의 패드(116)와 접속된다.
제1하부출력배선(132b)은 제1관통홀(135) 내부에 형성된 제1연결배선(137)과 전기적으로 접속된다. 도면에 도시된 바와 같이, COF(130)의 후면의 각각의 제1관통홀(135) 주위에는 제1연결배선(137)이 연장되어 형성된 관통홀패드(137a)가 구비되며, 관통홀패드(137a)가 제1하부출력배선(132b)과 접속되어 제1하부출력배선(132b)이 제1연결배선(137)과 접속된다. 또한, COF(130)의 상면에도 관통홀패드가 형성되어 제1상부출력배선(132a)과 전기적으로 접속될 수 있다.
이 경우, 관통홀패드(137a)의 폭이 제1하부출력배선(132b)의 폭보다 크므로, 제1하부출력배선(132b)과 같이 관통홀패드(137a)를 COF(130)의 폭방향을 따라 일렬로 배치하는 경우, 인접하는 관통홀패드(137a)가 서로 오버랩되므로, 제1하부출력배선(132b)들, 제1하부출력배선(132b) 및 표시패널(110)의 패드(116)가 단락되는 문제가 발생하게 된다.
이러한 단락을 방지하기 위해 복수의 관통홀패드(137a)를 일정 거리 이격하여 COF(130)의 폭방향을 따라 일렬로 배치하는 경우, 관통홀패드(137a)와 연결되는 제1하부출력배선(132b) 사이의 간격이 너무 넓어지게 되어 COF(130)의 폭이 증가하거나, COF(130)에 형성되는 제1하부출력배선(132b)의 개수를 감소시켜야 한다. COF(130)의 폭이 증가하는 경우, 표시패널(110)에 부착되는 복수의 COF(130)들의 폭이 표시패널(110)의 폭보다 커지는 문제가 발생할 수도 있으며, 표시패널(110)의 패드(116)중에서 복수의 COF(130) 각각의 제1하부출력배선(132b)과 접속되지 않는 패드(116)가 발생할 수도 있게 된다. 다시 설명하면, 표시패널(110)의 일부 패드(116)에 신호가 인가되지 않을 수 있다. 그리고, 제1하부출력배선(132b) 사이의 간격이 너무 넓어지므로 고해상도의 표시장치에 적용할 수 없다는 문제도 있다.
본 실시예에서는 이러한 문제를 해결하기 위해, 복수의 관통홀패드(137a)를 길이방향을 따라 일정 거리 이격시키고 폭방향을 따라서는 서로 오버랩되도록 배치한다. 이 경우, 관통홀패드(137a)가 비스듬한 각도로 배열하여 폭방향으로는 오버랩되지만, 길이방향으로는 일정거리 이격되도록 하여 인접하는 관통홀패드(137a)들이 서로 접촉하지 않도록 한다. 각각의 관통홀패드(137a)는 제1하부출력배선(132b)과 접속한다.
이러한 구성에서는 관통홀패드(137a) 사이의 폭방향 간격으로 이격된 거리는 제1하부출력배선(132b)의 간격과 유사하게 배치되므로, 제1하부출력배선(132b)의 간격을 증가시킬 필요가 없게 되어 COF(130)의 폭이 증가하는 것을 방지할 수 있지만, 관통홀패드(137a)가 길이방향을 따라 형성되므로 COF(130)의 길이는 증가하게 된다. 그러나, COF(130)의 길이 증가는 신호인가 및 고해상도 표시장치의 적용에 문제가 없으므로, 고해상도의 표시장치 등에 적용할 수 있게 된다.
도 5는 도 4의 A영역 확대도로서, COF(130) 하면에 배치된 패드(141,142) 및 출력배선(132,133)의 구조를 나타내는 도면이다.
도 5에 도시된 바와 같이, 제1패드(141) 및 제2패드(142)는 COF(130)의 하면에 길이방향을 따라 d1의 간격을 두고 배치되며, 복수의 제1패드(141) 및 제2패드(142)는 각각 폭방향을 따라 배열된다. 제1패드(141)에는 제1상부출력배선 및 제1하부출력배선(132b)이 연결되고 제2패드(142)에는 제1상부출력배선(133a) 및 제2하부출력배선(133b)이 연결된다.
제1패드(141) 및 제2패드(142)는 길이방향을 따라 서로 마주보도록 동일한 위치에 배치될 수도 있지만, 제1패드(141)와 제1패드(141) 사이에 대응하는 영역에 제2패드(142)가 배치되고 제2패드(142)와 제2패드(142) 사이에 대응하는 영역에 제1패드(141)가 배치될 수 있다. 제1패드(141) 및 제2패드(142)는 동일한 길이(a1) 및 폭(b1)으로 형성될 수 있지만, COF(130)가 부착되는 표시패널(110)의 패드(116)의 형상에 따라 서로 다른 길이 및 폭으로 형성될 수도 있다.
상술한 바와 같이, 이 실시예에서는 COF(130)의 상면과 하면에 제1출력배선(132) 및 제2출력배선(133)을 형성하여 데이터구동부(145)에서 표시패널(110)로 2개의 경로(P1,P2)를 이용하여 신호를 인가한다. 따라서, 일면에만 출력배선을 구비하여 신호를 인가하는 구조의 COF에 비해, COF(130)에 2배의 출력배선을 구비할 수 있게 되므로, COF(130)의 면적을 감소시킬 수 있다. 또한, 일반적인 구조에 비해 동일한 면적에 밀집된 출력배선을 구비할 수 있으므로, 고해상도 표시장치에 적용될 수 있다.
도 6은 본 발명의 제2실시예에 따른 COF(230)의 구조를 나타내는 배면도로서, COF(230) 하면에 배치된 제1 및 제2패드(241,242), 제1 및 제2출력배선(232,233), 및 제1관통홀(235)의 구조를 나타내는 도면이다. 이 경우, 이 실시예의 COF(230)는 제1 및 제2패드(241,242)와 제1 및 제2출력배선(232,233)을 제외하고는 제1실시예와 구조가 유사하므로, 동일한 구조에 대해서는 설명을 생략하거나 간략하게 하고 다른 구조에 대해서만 자세하게 설명한다.
도 6에 도시된 바와 같이, 이 실시예에서는 COF(230)의 하면에 폭방향(x-방향)을 따라 설정된 길이를 가진 제1패드(241) 및 제2패드(242)가 배치된다. 이 경우, 제1패드(241) 및 제2패드(242)는 동일한 위치에 형성되어 서로 마주보는 형상으로 배치된다. 또한, 복수의 제1패드(241) 및 제2패드(242)는 각각 길이방향(y-방향)을 따라 설정된 간격으로 배열된다. 이 경우, 복수의 제1패드(241) 각각은 인접하는 제1패드(241)로부터 폭방향으로 일정 거리 이동(shift)하여 배치되므로, 복수의 제1패드(241)는 길이방향을 따라 비스듬하게 배열된다. 또한, 복수의 제2패드(242) 각각 역시 인접하는 제2패드(242)로부터 폭방향으로 일정 거리 이동하여 배치되므로, 복수의 제2패드(242)는 길이방향을 따라 비스듬하게 배열된다.
복수의 제1패드(241) 및 제2패드(242)중 서로 마주하는 제1패드(241) 및 제2패드(242), 예를 들어 제1패드(241)들중 첫번째 패드와 제2패드(242)중 첫번째 패드는 폭방향으로 따라 설정된 간격으로 이격되어 배치된다.
복수의 제1패드(241) 각각은 복수의 제1하부출력배선(232b) 각각과 일대일로 대응하여 접속되고 복수의 제2패드(242) 각각은 복수의 제2하부출력배선(233b) 각각과 일대일로 대응하여 접속된다. 또한, 복수의 제1하부출력배선(232b) 및 제2하부출력배선(233b) 각각은 데이터구동부의 출력단자와 일대일로 접속된다.
제1하부출력배선(232b) 및 제2하부출력배선(233b)은 각각 제1패드(241) 및 제2패드(242)의 양단부중에서 서로 마주하지 않는 단부에 연결되어 제1하부출력배선(232b) 및 제2하부출력배선(233b)은 서로 가장 먼쪽에 배치된다.
복수의 제1하부출력배선(232b) 및 제2하부출력배선(233b)은 각각 제1패드(241) 및 제2패드(242)에 접속된다. 복수의 제1하부출력배선(232b) 및 제2하부출력배선(233b)은 길이방향을 따라 배열되므로, 서로 접속되는 제1하부출력배선(232b) 및 제1패드(241)와, 제2하부출력배선(233b) 및 제2패드(242)는 서로 수직방향으로 연장되어 배치된다.
복수의 제1패드(241) 및 제2패드(242)가 폭방향으로 일정 거리 이동한 상태에서 길이방향으로 배열되므로, 제1패드(241) 및 제2패드(242)에 각각 접속되는 복수의 제1하부출력배선(232b) 및 제2하부출력배선(233b) 역시 제1패드(241) 및 제2패드(242)의 폭방향으로, 제1패드(241) 및 제2패드(242)의 이동거리와 동일한 거리 간격을 두고 배열된다.
COF(230)에는 복수의 제1관통홀(235) 및 관통홀패드(237a)가 구비되어 제1하부출력배선(232b)과 전기적으로 접속된다. 복수의 관통홀패드(237a)는 길이방향을 따라 서로 오버랩되고 폭방향을 따라 일정 거리 이격되도록 배치한다. 이 경우, 복수의 관통홀패드(237a)가 비스듬한 각도로 배열하여 폭방향으로는 이격되지만, 길이방향으로는 오버랩되도록 하여 관통홀패드(237a)가 인접하는 관통홀패드(237a)와 접촉하지 않는다.
이 경우, 복수의 관통홀패드(237a)는 복수의 제1패드(241) 및 제2패드(242)가 형성된 영역의 폭방향 외곽에 배치되지 않고 모두 안쪽 영역에만 배치된다. 따라서, 관통홀패드(237a)의 형성영역이 복수의 제1패드(241), 제2패드(242), 및 제1 패드(241)와 연결된 제1하부출력배선(232b)이 형성된 영역보다 작으므로, 복수의 관통홀패드(237a)의 배치로 인해 COF(230)의 폭이 증가하지 않게 된다.
서로 일정거리 이격되어 단부가 마주보는 제1패드(241) 및 제2패드(242), 제1패드(241) 및 제2패드(242)에 각각 접속된 제1하부출력배선(232b) 및 제2하부출력배선(233b), 제1패드(241) 및 제2패드(242)에 연결된 복수의 제1관통홀(235) 및 관통홀패드(237a)는 하나의 패드그룹(Pad Group;PG)을 형성한다. 패드그룹(PG)의 폭은 COF(230)의 폭과 동일하여 COF(230)에는 단지 하나의 패드그룹(PG)만이 형성될 수 있지만, 필요에 따라 COF(230)의 폭방향을 따라 패드그룹(PG)이 복수개 배치될 수 있다.
n개의 패드그룹(PG)이 배치되는 경우, 각각의 패드그룹(PG)에는 m개의 제1패드(241) 및 제2패드(242), 제1하부출력배선(232b) 및 제2하부출력배선(233b)이 배치되므로, COF(230)의 전체 영역에는 2m×n개의 패드가 구비된다.
도 7은 도 6의 B영역 확대 배면도이다. 도 7에 도시된 바와 같이, 이 실시예의 COF(230)에서는 설정된 길이(a2) 및 폭(b2)을 가진 제1패드(241) 및 제2패드(242)가 서로 일정 거리(d2)를 두고 폭방향을 따라 배치된다.
또한, 복수의 제1패드(241) 및 제2패드(242)는 각각 길이방향을 따라 배열된다. 이 경우, 제1패드(241) 및 제2패드(242)는 각각 인접하는 제1패드(241) 및 제2패드(242)로부터 길이방향을 따라 일정 거리 이동되어 배치되므로, 복수의 제1패드(241) 및 제2패드(242)는 길이방향을 따라 비스듬하게 배열된다.
길이방향을 따라 배치되는 복수의 제1패드(241) 및 제2패드(242)가 서로 일정 거리(d2)를 두고 마주한다. 복수의 제1패드(241) 및 제2패드(242)는 각각 표시패널(110)의 패드(116)와 전기적으로 접속된다. 따라서, 제1패드(241) 및 제2패드(242)는 동일한 폭 및 길이로 형성되고, 인접하는 출력배선과의 간격도 서로 동일할 수 있다.
복수의 제1하부출력배선(232b) 및 제2하부출력배선(233b) 각각은 제1패드(241) 및 제2패드(242)에 접속되어 COF(230)의 길이방향을 따라 배열된다. 따라서, 제1패드(241)와 제1하부출력배선(232b), 제2패드(242)와 제2하부출력배선(233b)은 서로 수직방향으로 연장된다.
이와 같이, 본 발명의 제2실시예의 COF(230)에서는 제1패드(241) 및 제2패드(242)가 COF(230)의 폭방향을 따라 배치되고 길이방향을 따라 복수의 제1패드(241) 및 제2패드(242)가 비스듬히 배열되므로, 제1실시예의 구조에 비해 COF(230)의 폭을 감소시킬 수 있는데, 이를 좀더 자세히 설명하면 다음과 같다.
도 8은 제1실시예의 COF(130)와 제2실시예의 COF(230)를 도시한 도면으로, 2개의 COF를 비교하여 제2실시예에서 COF(230)의 폭이 감소되는 이유를 설명한다. 제1실시예의 COF(130)와 제2실시예의 COF(230)에서 제1패드와 제2패드 및 제1출력배선과 제2출력배선은 모두 동일한 형상 및 크기로 형성되므로, 이하에서는 설명의 편의를 위해 제1패드와 제1출력배선에 대해서만 설명하지만, 이 설명이 제2패드 및 제2출력배선에도 동일하게 적용될 것이다.
도 8에 도시된 바와 같이, 본 발명의 제1실시예의 COF(130)에서는 제1패드(141)가 길이방향을 따라 배치되고 제1하부출력배선(132b) 역시 길이방향을 따라 배치된다. 이 경우, 제1패드(141)는 a1의 길이 및 b1의 폭으로 형성된다. 또한, 제1하부출력배선(132b)은 각각 c1의 폭으로 형성되고 인접하는 제1하부출력배선(132b)과는 f1의 간격으로 배치되므로, 복수의 제1하부출력배선(132b)의 피치(h1)는 h1=c1+f1이 된다. 이 경우, 복수의 배선의 피치는 어느 일 배선의 폭의 중심과 일 배선과 인접하는 다른 배선의 폭의 중심 사이의 거리를 의미한다.
한편, 본 발명의 제2실시예의 COF(230)에서는 제1패드(241)가 폭방향을 따라 배치되고 제1하부출력배선(232b)은 길이방향을 따라 배치된다. 이 경우, 제1패드(241)는 a2의 길이 및 b2의 폭으로 형성된다. 또한, 제1하부출력배선(232b)은 각각 c2의 폭으로 형성되고 인접하는 제1하부출력배선(232b)과는 f2의 간격으로 배치되므로, 복수의 제1하부출력배선(232b)의 피치(h2)는 h2=c2+f2이 된다.
본 발명의 제1실시예의 COF(130)에서 제1패드(141)의 폭(b1)이 제1하부출력배선(132b)의 폭(c1) 보다 크므로(b1>c1), 제1하부출력배선(132b)의 간격(f1)이 제1패드(141) 사이의 간격(g1) 보다 크다(f1>g1).
제1패드(141) 사이의 간격(g1)은 제1패드(141) 사이에 신호간섭이 발생하지 않는 임계 간격이다. 또한, 제1하부출력배선(132b)의 간격(f1)도 제1하부출력배선(132b) 사이에 신호간섭이 발생하지 않는 임계 간격이다. 도면에 도시된 바와 같이, 제1패드(141)의 폭(b1)이 제1하부출력배선(132b)의 폭(c1) 보다 크므로(b1>c1), 신호의 간섭을 제거하기 위해서는 제1패드(141) 사이의 간격(g1)이 제1하부출력배선(132b)의 간격(f1)보다 커야만 한다.
그러나, 제1실시예에서는 제1하부출력배선(132b)이 제1패드(141)에 연결되므로, 제1하부출력배선(132b)의 간격(f1)이 제1패드(141) 사이의 간격(g1) 보다 커지게 된다. 다시 말해서, 제1실시예에서는 제1패드(141)의 간격(g1)의 임계 간격이 제1하부출력배선(132b)의 간격(f1)의 임계 간격보다 크게 형성되므로, 제1하부출력배선(132b)의 배치효율이 저하되어 제1하부출력배선(132b)이 차지하는 영역의 면적이 최적 면적(제1하부출력배선(132b) 사이의 간격이 임계 간격으로 형성된 경우의 면적)보다 크게 된다.
반면에, 제2실시예에서는 복수의 제1패드(241)가 길이방향을 배열되는 반면에, 제1하부출력배선(232b)은 폭방향으로 배열되므로, 제1하부출력배선(232b) 사이의 간격(f2)과 제1패드(241) 사이의 간격(g2)은 전혀 무관하게 설정될 수 있다. 제1하부출력배선(232b)의 폭(c2)이 제1패드(241)의 폭(b2) 보다 작으므로, 제1하부출력배선(232b) 사이의 간격(f2)이 제1패드(241) 사이의 간격(g2) 보다 작게 설정될 수 있다(f2<g2).
따라서, 제2실시예의 제1하부출력배선(232b)의 피치(h2)가 제1실시예의 제1하부출력배선(132b)의 피치(h1) 보다 작으므로(h2<h1), 제2실시예의 제1하부출력배선(232b)의 폭 방향으로의 배열된 영역의 면적이 제1실시예의 제1하부출력배선(132b)의 폭방향으로의 배열된 영역의 면적 보다 작다.
제2실시예의 COF(230)에서는 제1패드(241) 및 제2패드(242)가 폭방향을 따라 배치됨에도 불구하고, 출력배선(232,233)의 배열면적을 감소시킬 수 있게 되므로, 제1실시예의 COF(130)에 의해 비해 제2실시예의 COF(230)의 폭을 감소시키거나 동일한 폭의 COF(230)에 더 많은 개수의 패드(241,242)와 출력배선(232,233)을 배치할 수 있게 된다.
예를 들어, COF(130)의 폭이 45.836mm(45836㎛)인 제1실시에서, 제1패드(141) 및 제2패드(142)의 폭(b1) 및 간격(g1)이 각각 b1=14㎛, g1=14㎛인 경우, 제1하부출력배선(132b) 및 제2하부출력배선(133b)의 피치(h1)는 제1패드(141) 및 제2패드(142) 각각의 피치와 동일하게 되어, h1=28㎛이 된다. 따라서, 제1실시예에서는 COF(130)에 약 1637개의 제1패드(141) 및 제2패드(142)가 배치되므로(45836/28), 총 3274개의 패드(141,142)가 배치된다(1637×2).
제2실시예의 COF(230)에서는 제1패드(241) 및 제2패드(242)가 폭방향으로 배치되므로, 제1패드(241)들 사이의 간격은 폭방향에 영향을 미치지 못하지만, 제1패드(241) 및 제2패드(242)의 길이(a2)와 제1패드(241) 및 제2패드(242) 사이의 간격(d2)이 COF(230)의 폭방향의 일정 영역을 차지한다.
한편, COF(230)에서 폭방향의 패드그룹(PG)의 길이(x)는 해당 패드그룹(PG) 내에 배열되는 제1패드(241) 및 제2패드(242)의 개수에 따라 달라진다. 제1패드(241) 및 제2패드(242)의 개수가 증가함에 따라 폭방향으로 배열되는 제1하부출력배선(232b) 및 제2하부출력배선(233b)의 개수가 증가하게 되어 제2하부출력배선(233b)의 배치영역이 폭방향으로 증가하게 된다.
제1패드(241) 및 제2패드(242)의 폭(b2) 및 간격(g2)이 각각 b2=14㎛, g2=14㎛, 제1패드(241) 및 제2패드(242)의 길이(a2)가 각각 a2=350㎛, 제1패드(241) 및 제2패드(242) 사이의 간격(d2)이 d2=10㎛, 제1하부출력배선(232b) 및 제2하부출력배선(233b)의 폭(c2), 간격(f2) 및 피치(h2)가 각각 c2=7㎛, f2=10㎛, h2=17㎛인 경우, 하나의 패드그룹(PG)에 400개씩의 제1패드(241) 및 제2패드(242)가 배치되는 경우, 패드그룹(PG)의 길이(x)는 x=7483㎛가 된다.
따라서, 이 경우 COF(230)에는 폭방향으로 6개의 패드그룹(PG)이 배치될 수 있으며(458836㎛/7483㎛), 각각의 패드그룹(PG)에는 800개의 패드(241,242)가 배치되므로(400×2), COF(230)에는 총 4800개의 패드(241,242)가 배치된다(800×6).
제1실시예에서는 COF(130)에 총 3274개의 패드(241,242)가 배치되는 반면에, 제2실시예에서는 총 4800개의 패드(241,242)가 배치되므로, 제2실시예가 제1실시예에 비해 동일한 면적의 COF상에 더 많은 패드를 배치할 수 있게 되어 고해상도의 표시장치에 적용이 가능하게 된다. 또한, 동일한 개수의 패드를 배치하는 경우, 제2실시예가 제1실시예에 비해 COF의 면적을 감소시킬 수 있게 된다.
한편, 제2실시예의 COF(230)에서 패드그룹(PG)에 배치되는 제1패드(241) 및 제2패드(242)의 개수가 변경되는 경우, 패드그룹(PG)의 개수가 변경된다. 예를 들어, 패드그룹(PG) 각각에 200개씩의 제1패드(241) 및 제2패드(242)가 배치되는 경우, 패드그룹(PG)의 길이(x)가 x=4083㎛가 되므로, COF(230)에는 11개의 패드그룹(PG)이 배치된다. 따라서, 각각의 패드그룹(PG)에는 400개의 패드(241,242)가 배치되므로(200×2), COF(230)에는 총 4400개의 패드(241,242)가 배치된다(400×11). 이 경우에도, 제1실시예에 비해 제2실시예에 따른 COF(230)에 비해 많은 패드(241,242)를 배치할 수 있게 된다.
따라서, 제2실시예에 따른 COF(230)에서 패드그룹(PG)에 배치되는 제1패드(241) 및 제2패드(242)를 변경하고 이에 따른 패드그룹(PG)의 개수를 변경하여도 제1실시예의 COF(130)에 비해 폭을 감소시킬 수 있거나 더 많은 패드를 배치할 수 있게 된다.
이와 같이, 이 실시예에서는 제1패드(241) 및 제2패드(242)를 COF(230)의 폭방향으로 배치하고, 복수의 제1패드(241) 및 제2패드(242)를 각각 길이방향을 따라 배열하므로, COF(230)의 폭이 감소하거나 COF(230)의 동일한 면적에 더 많은 수의 패드(241,242)를 배치할 수 있지만, 길이방향으로 배열되는 제1패드(241) 및 제2패드(242)의 개수가 증가할수록 COF(230)의 길이가 증가하게 된다.
따라서, 본 발명이 제2실시예에서는 도 9에 도시된 바와 같이, 제1패드(241) 및 제2패드(242)의 형상을 변경함으로써 COF(230)의 길이가 증가를 최소화할 수 있게 된다.
도 9a에 도시된 바와 같이, 이 구조에서는 제1패드(241) 및 제2패드(242)가 COF(230)의 폭방향을 따라 배치되되, 사각형상이 아니라 사다리꼴로 배치되지만, 이에 한정되는 것은 아니다. 이 경우, 길이방향을 따라 배열되는 복수의 제1패드(241) 및 제2패드(242)는 서로 사다리꼴의 장변 높이(k1) 및 단변 높이의 방향이 서로 반대에 위치하여 제1패드(241) 및 제2패드(242)의 단부에서 장변, 단변, 장변, 단변의 순서로 배열된다.
또한, 제1패드(241) 및 제2패드(242)는 삼각형상으로 구성되어, 꼭지점과 밑변이 반복되는 구조로 제1패드(241) 및 제2패드(242)가 배열될 수도 있다.
도 9b에 도시된 바와 같이, 제1패드(241) 및 제2패드(242)가 사각형상(점선으로 표시)으로 배치되는 구성에서는, 제1패드(241)의 폭(b2) 및 간격(f2)에 의해 2개의 패드가 배치되는 길이(L1)가 L1=2b2+f2로 되고, 제1패드(241) 및 제2패드(242)가 사다리꼴로 배치되는 경우, 2개의 패드가 배치되는 길이(L2)가 L2=3b2/2+(b2-k2)(여기서, b2>k2)로 된다.
따라서, 사각형 패드에 비해 사다리꼴 패드의 경우, 2개의 패드(241,242) 당 약 b2-(k2+(k1+k2)/2)의 길이를 감소할 수 있게 된다. 예를 들어, 제1패드 및 제2패드가 k1=10㎛ 및 k2=14㎛의 사다리꼴로 형성되며, 사각형상의 패드의 패드의 폭(b2)이 14㎛이고 하나의 패드그룹(PG)당 400씩의 제1패드(241) 및 제2패드(242)가 배치되는 경우, b2-(k2+(k1+k2)/2)=-12이므로, (400/2)×(14-12)=400㎛의 길이를 감소시킬 수 있게 된다.
그리고, 제1패드(241) 및 제2패드(242)가 사각형상에서 사다리꼴로 변경되므로, 제1패드(241) 및 제2패드(242)의 면적이 감소하게 되어 제1패드(241) 및 제2패드(242)가 표시패널의 패드와 접속될 때 접촉면적이 감소하게 된다. 따라서, 설정된 접촉면적을 유지하여 표시패널(210)에 신호가 원활히 공급되도록 하기 위해서는 제1패드(241) 및 제2패드(242)의 형상변경에 따른 면적 감소를 최소화하기 위해, 제1패드(241) 및 제2패드(242)의 길이를 증가시켜야만 한다. 다시 말해서, 제1패드(241) 및 제2패드(242)의 길이를 증가시켜 면적을 증가시켜야만 하는데, 이 경우 COF(230)의 폭이 증가하게 된다.
그러나, 제1패드(241) 및 제2패드(242)의 길이 증가로 인한 COF(230)의 폭의 증가는 전체 COF(230)의 폭에 비해 매우 미미하므로, 실질적인 영향을 미치지 않는다. 예를 들어, 제1패드(241) 및 제2패드(242)의 길이를 각각 50㎛ 증가하는 경우, 하나의 패드그룹(PG) 내의 제1패드(241) 및 제2패드(242)가 배치되는 폭은 100㎛ 증가하게 된다. COF(230)의 6개의 패드그룹(PG)이 구비되고 각각의 패드그룹에 400개씩의 제1패드(241) 및 제2패드(242)가 배치되는 경우, 각각의 패드그룹(PG)의 폭은 7483㎛이다. 따라서, 제1패드(241) 및 제2패드(242)의 길이 증가에 따른 패드그룹(PG)의 100㎛의 폭 증가는 패드그룹(PG)의 전체 폭에 비해 매우 작은 크기이므로, 제1패드(241) 및 제2패드(242)의 길이 증가에 의한 COF(230)의 폭 증가는 매우 미미하게 된다. 그러므로, 제1패드(241) 및 제2패드(242)의 형상변경에 의해 COF(230)의 폭이 의미있게 증가하거나 COF(230) 내에 배치되는 패드(241,242)의 수가 의미있게 감소하는 것은 아니다.
상술한 바와 같이, 본 발명의 제2실시예에 따른 COF(230)는 상면 및 하면에 출력배선(232,233)을 형성함으로써 COF(230)의 폭을 감소시킬 수 있을 뿐만 아니라 제1패드(241) 및 제2패드(242)를 COF(230)의 폭방향으로 배치함으로써 COF(230)의 폭을 더욱 감소시킬 수 있게 된다.
그리고, 본 발명의 칩온필름 및 표시장치는 모바일 디바이스, 영상전화기, 스마트 와치(smart watch), 와치 폰(watch phone), 웨어러블 기기(wearable device), 폴더블 기기(foldable device), 롤러블 기기(rollable device), 벤더블 기기(bendable device), 플렉서블 기기(flexible device), 커브드 기기(curved device), 전자 수첩, 전자 책, PMP(portable multimedia player), PDA(personal digital assistant), MP3 플레이어, 모바일 의료기기, 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북컴퓨터(netbook computer), 워크스테이션(workstation), 네비게이션, 차량용 네비게이션, 차량용 표시장치, 텔레비전, 월페이퍼(wall paper) 표시장치, 노트북, 모니터, 카메라, 캠코더, 및 가전 기기 등에 적용될 수 있다.
본 발명은 아래와 같이 설명될 수 있다.
본 발명의 실시예에 따른 칩온필름은 베이스필름, 베이스필름의 상면 및 하면 중 일면에 실장된 구동부, 베이스필름의 상면 및 하면에 배치되어 2개의 경로로 신호를 전송하는 신호배선과, 베이스필름의 상면 및 하면 중 일면에 구비된 제1패드 및 제2패드와, 제1패드 및 제2패드 사이에 구비되어 신호배선을 전기적으로 접속시키는 복수의 관통홀로 이루어진 적어도 하나의 패드그룹을 포함하며, 제1패드 및 제2패드는 베이스필름의 폭방향을 따라 일정 거리 이격되어 배치되고 제1패드 및 제2패드는 각각 베이스필름의 길이방향을 따라 비스듬히 복수개 배열된다.
본 발명의 다른 특징에 따르면, 패드그룹은 베이스필름의 폭방향을 따라 배열될 수 있다.
본 발명의 다른 특징에 따르면, 신호배선은 제1패드 및 제2패드의 단부에 접속되고 제1패드 및 제2패드와 수직으로 연장될 수 있다.
본 발명의 다른 특징에 따르면, 칩온필름은 복수의 관통홀 내부에 구비된 연결배선, 베이스필름의 상면 및 하면 중 일면에 배치되고 복수의 관통홀 주변에 형성되어 연결배선과 접속되는 관통홀패드를 더 포함할 수 있다.
본 발명의 다른 특징에 따르면, 복수의 관통홀패드는 베이스필름의 길이방향을 따라 오버랩되고 폭방향을 따라 이격되도록 배열될 수 있다.
본 발명의 다른 특징에 따르면, 관통홀패드는 패드그룹의 영역내에 배치될 수 있다.
본 발명의 다른 특징에 따르면, 칩온필름은 제1패드 및 제2패드 사이의 영역을 제외한 베이스필름의 상면 및 하면에 구비된 보호층을 더 포함할 수 있다.
본 발명의 다른 특징에 따르면, 제1패드 및 제2패드는 사다리꼴 또는 삼각형상일 수 있다.
본 발명의 다른 특징에 따르면, 구동부는 반도체IC칩일 수 있다. 본 발명의 실시예에 따른 표시장치는 영상을 표시하는 표시영역과 표시영역 외곽의 패드영역을 포함하는 표시패널, 및 패드영역에 부착되는 칩온필름으로 구성될 수 있다.
본 발명의 다른 특징에 따르면, 패드영역에는 칩온필름의 제1패드 및 제2패드와 접속되는 패드를 더 포함할 수 있다.
본 발명의 다른 특징에 따르면, 표시패널은 액정표시패널, 유기전계발광 표시패널 또는 전기영동 표시패널일 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110,210: 표시패널 130,230: COF
131,231: 베이스필름 132,133,232,233: 출력배선
134,234: 입력배선 135,136,235,236: 관통홀
141,142,241,242: 패드 145,245: 데이터구동부

Claims (12)

  1. 베이스필름;
    상기 베이스필름의 상면 및 하면 중 일면에 실장된 구동부; 및
    상기 베이스필름의 상면 및 하면에 배치되어 2개의 경로로 신호를 전송하는 신호배선과, 상기 베이스필름의 상면 및 하면 중 일면에 구비된 제1패드 및 제2패드와, 상기 제1패드 및 상기 제2패드 사이에 구비되어 상기 신호배선을 전기적으로 접속시키는 복수의 관통홀로 이루어진 적어도 하나의 패드그룹을 포함하며,
    상기 제1패드 및 상기 제2패드는 베이스필름의 폭방향을 따라 일정 거리 이격되어 배치되며, 상기 제1패드 및 상기 제2패드는 각각 베이스필름의 길이방향을 따라 비스듬히 복수개 배열되는 칩온필름.
  2. 제1항에 있어서, 상기 패드그룹은 베이스필름의 폭방향을 따라 배열되는 칩온필름.
  3. 제1항에 있어서,
    상기 신호배선은 상기 제1패드 및 상기 제2패드의 단부에 접속되고 상기 제1패드 및 상기 제2패드와 수직으로 연장되는 칩온필름.
  4. 제1항에 있어서,
    상기 복수의 관통홀 내부에 구비된 연결배선; 및
    상기 베이스필름의 상면 및 하면 중 일면에 배치되고, 상기 복수의 관통홀 주변에 형성되어 상기 연결배선과 접속되는 관통홀패드를 더 포함하는 칩온필름.
  5. 제4항에 있어서,
    상기 복수의 관통홀패드는 상기 베이스필름의 길이방향을 따라 오버랩되고 폭방향을 따라 이격되도록 배열되는 칩온필름.
  6. 제5항에 있어서,
    상기 관통홀패드는 상기 패드그룹의 영역내에 배치되는 칩온필름.
  7. 제1항에 있어서,
    상기 제1패드 및 상기 제2패드 사이의 영역을 제외한 베이스필름의 상면 및 하면에 구비된 보호층을 더 포함하는 칩온필름.
  8. 제1항에 있어서,
    상기 제1패드 및 상기 제2패드는 사다리꼴 또는 삼각형상인 칩온필름.
  9. 제1항에 있어서,
    상기 구동부는 반도체IC칩인 칩온필름.
  10. 영상을 표시하는 표시영역과 상기 표시영역 외곽의 패드영역을 포함하는 표시패널; 및
    상기 패드영역에 부착되는 제1항 내지 제8항중 어느 한항에 기재된 칩온필름으로 구성된 표시장치.
  11. 제10항에 있어서,
    상기 패드영역에는 칩온필름의 제1패드 및 제2패드와 접속되는 패드를 더 포함하는 표시장치.
  12. 제10항에 있어서,
    상기 표시패널은 액정표시패널, 유기전계발광 표시패널 또는 전기영동 표시패널인 표시장치.
KR1020170182520A 2017-12-28 2017-12-28 칩온필름 및 이를 구비한 표시장치 KR102524208B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170182520A KR102524208B1 (ko) 2017-12-28 2017-12-28 칩온필름 및 이를 구비한 표시장치
US16/155,705 US10789869B2 (en) 2017-12-28 2018-10-09 Chip-on-film and display including the same
US17/004,657 US11189207B2 (en) 2017-12-28 2020-08-27 Chip-on-film and display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170182520A KR102524208B1 (ko) 2017-12-28 2017-12-28 칩온필름 및 이를 구비한 표시장치

Publications (2)

Publication Number Publication Date
KR20190080203A true KR20190080203A (ko) 2019-07-08
KR102524208B1 KR102524208B1 (ko) 2023-04-20

Family

ID=67058934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170182520A KR102524208B1 (ko) 2017-12-28 2017-12-28 칩온필름 및 이를 구비한 표시장치

Country Status (2)

Country Link
US (2) US10789869B2 (ko)
KR (1) KR102524208B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435619B (zh) * 2020-11-26 2023-06-06 武汉天马微电子有限公司 显示模组及显示模组的测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060041452A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 액정 디스플레이 구동용 집적회로 칩의 패드 배치 및 탭패키지의 배선 패턴 구조
KR20110018572A (ko) * 2009-08-18 2011-02-24 엘지디스플레이 주식회사 액정표시장치
KR101263788B1 (ko) * 2013-03-25 2013-05-16 주식회사 프로이천 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법
KR20140116990A (ko) * 2013-03-25 2014-10-07 엘지디스플레이 주식회사 어레이 기판
KR20160083376A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 연성회로기판 및 이를 포함하는 표시장치
KR20180025411A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149230B2 (en) * 2004-07-28 2012-04-03 Samsung Mobile Display Co., Ltd. Light emitting display
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060041452A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 액정 디스플레이 구동용 집적회로 칩의 패드 배치 및 탭패키지의 배선 패턴 구조
KR20110018572A (ko) * 2009-08-18 2011-02-24 엘지디스플레이 주식회사 액정표시장치
KR101263788B1 (ko) * 2013-03-25 2013-05-16 주식회사 프로이천 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법
KR20140116990A (ko) * 2013-03-25 2014-10-07 엘지디스플레이 주식회사 어레이 기판
KR20160083376A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 연성회로기판 및 이를 포함하는 표시장치
KR20180025411A (ko) * 2016-08-30 2018-03-09 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR102524208B1 (ko) 2023-04-20
US11189207B2 (en) 2021-11-30
US20200394946A1 (en) 2020-12-17
US10789869B2 (en) 2020-09-29
US20190206295A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
US10910410B2 (en) Flexible array substrate, flexible display device and method of assembling the same
US9811169B2 (en) Flexible array substrate, display panel having the same, keyboard assembly, and electronic device thereof
US7683471B2 (en) Display driver integrated circuit device, film, and module
US20070222777A1 (en) Electrooptic device, wiring board, method for manufacturing electrooptic device, and electronic device
US7567330B2 (en) Electro-optical device and electronic apparatus
US20230052091A1 (en) Array substrate, display panel and display module
US8537091B2 (en) Flat panel display
CN109860142B (zh) 膜上芯片和包括该膜上芯片的显示装置
CN101587874A (zh) 具有驱动集成电路的芯片及其对应的液晶显示器
KR102396021B1 (ko) 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
US10672698B2 (en) Chip on film including signal lines for multiple signal paths and a display device having thereof
US11189207B2 (en) Chip-on-film and display including the same
WO2020156595A9 (zh) 柔性电路板及制作方法、显示装置、电路板结构及其显示面板
CN112447796A (zh) 显示设备
CN114677987B (zh) 一种显示面板及显示装置
CN111399268A (zh) 显示面板及显示装置
CN114265516B (zh) 一种触控显示面板及显示装置
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
US11520200B2 (en) Display device and method of manufacturing the same
JP2007293262A (ja) 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
JP2005301161A (ja) 表示装置
KR20190064041A (ko) 회로기판모듈 및 이를 포함하는 표시장치
US20230137784A1 (en) Display device
KR102631153B1 (ko) 표시 장치
JP2006066674A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant