KR20190078468A - 스퍼터 성막 장치 및 스퍼터 성막 방법 - Google Patents

스퍼터 성막 장치 및 스퍼터 성막 방법 Download PDF

Info

Publication number
KR20190078468A
KR20190078468A KR1020180086178A KR20180086178A KR20190078468A KR 20190078468 A KR20190078468 A KR 20190078468A KR 1020180086178 A KR1020180086178 A KR 1020180086178A KR 20180086178 A KR20180086178 A KR 20180086178A KR 20190078468 A KR20190078468 A KR 20190078468A
Authority
KR
South Korea
Prior art keywords
target
substrate
target unit
waveform portion
unit
Prior art date
Application number
KR1020180086178A
Other languages
English (en)
Other versions
KR102330318B1 (ko
Inventor
아라타 와타베
타카시 타케미
Original Assignee
캐논 톡키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 톡키 가부시키가이샤 filed Critical 캐논 톡키 가부시키가이샤
Publication of KR20190078468A publication Critical patent/KR20190078468A/ko
Application granted granted Critical
Publication of KR102330318B1 publication Critical patent/KR102330318B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3423—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma Technology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

[과제] 2층 구성의 적층막을 다른 챔버를 분배하는 일 없이 성막할 수 있고, 게다가, 균일한 막두께로 성막한다.
[해결 수단] 한 쌍의 타겟 유닛은, 피처리 기판과의 상대 이동 방향으로 소정 간격을 사이에 두고 병렬로 배치되고, 전원은, 한 쌍의 타겟 유닛에 서로 극성이 역인 전압 파형을 출력 가능한 바이폴라 전원이며, 피처리 기판 상에 성막하는 동안은, 일방의 타겟 유닛의 전극 부재에 적어도 부의 파형 부분을 인가하여 캐소드로 하고, 타방의 타겟 유닛의 전극 부재에는 정의 파형 부분을 인가하고, 또한 부의 파형 부분을 차단하여 애노드로서 기능시킨다.

Description

스퍼터 성막 장치 및 스퍼터 성막 방법{SPUTTER FILM DEPOSITION DEVICE AND SPUTTER FILM DEPOSITION METHOD}
본 발명은, 스퍼터 성막 장치에 관한 것으로, 특히, 타겟의 안쪽에 자석을 배치하고, 타겟 표면 근방에 루프 형상의 자속을 형성하여 전자를 포착하고 플라즈마를 집중시키는 마그네트론 타입의 스퍼터 성막 장치 및 스퍼터 성막 방법에 관한 것이다.
종래의 이와 같은 종류의 스퍼터 성막 장치로서는, 예를 들어, 특허문헌 1에 기재된 것과 같은 것이 알려져 있다.
즉, 기재(피처리 기판)와 대향하여 배치되는 한 쌍의 회전 캐소드(타겟 유닛)와, 각 회전 캐소드에, 각각 스퍼터 전력을 공급하는 스퍼터용 전원을 구비하고 있다. 회전 캐소드는, 통 형상의 베이스 부재와, 베이스 부재의 외주를 피복하는 통 형상의 타겟과, 베이스 부재의 내부에 배치되어 타겟의 표면에 자장을 형성하는 자석 유닛을 구비하고 있다.
한 쌍의 회전 캐소드는, 처리 공간 내에, 일정 거리를 사이에 두고 대향 배치되어 있고, 스퍼터용 전원으로부터 전력을 공급함으로써, 타겟의 표면 근방에 플라즈마를 생성하고, 2개의 회전 캐소드의 타겟으로부터, 기재의 반송 경로 상의 피성막 개소를 향해 스퍼터 입자를 비산시키고, 기재를 반송면을 따라 반송 피성막 개소를 복수회 통과하도록 기재를 이동시켜, 기재 표면에 성막하도록 되어 있었다.
일본특허공개 제2017-066427호 공보
그러나, 특허문헌 1의 스퍼터 성막 장치에서는, 2개의 회전 캐소드에 관해 개시되어 있지만, 타겟은 같은 것으로서, 1층의 성막밖에 하지 못하고, 2층 구성으로 하는 경우에는, 타겟을 바꾸어, 다른 챔버에서 행할 필요가 있었다.
또한, 스퍼터용 전원으로서 DC 전원을 이용했을 경우에 대해 예시되어 있고, 스캔 방향 위치에 따라서는, 캐소드-애노드의 상황이 변화한다. 즉, 챔버의 벽이 애노드로서 기능하기 때문에, 기재 단부에서는 캐소드 측으로부터 애노드(챔버)가 보이고 있지만, 기재 중앙 부근에서는 기재에 의해 애노드가 숨어 버린다. 그 때문에, 기재 단부에 플라즈마가 집중하여, 기재 단부의 막두께가 증가하여, 스캔 방향 위치에 따라 막두께가 변화하여 버린다.
본 발명의 목적은, 2층 구성의 적층막을 다른 챔버를 분배하는 일 없이 성막할 수 있고, 게다가, 균일한 막두께로 성막할 수 있는 스퍼터 성막 장치 및 성막 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명은,
챔버와,
당해 챔버 내에, 피처리 기판과 상대 이동 가능하게 배치되는 한 쌍의 타겟 유닛을 구비하고,
상기 타겟 유닛은, 타겟과, 전원으로부터 전력이 공급되는 전극 부재를 갖고,
상기 타겟 유닛과 피처리 기판을 상대 이동시켜 성막하는 성막 장치로서,
상기 한 쌍의 타겟 유닛은, 상기 피처리 기판과의 상대 이동 방향으로 소정 간격을 사이에 두고 병렬로 배치되고,
상기 전원은, 한 쌍의 타겟 유닛에 서로 극성이 역인 전압 파형을 출력 가능한 바이폴라 전원이며, 상기 피처리 기판 상에 성막하는 동안은, 일방의 타겟 유닛의 전극 부재에 적어도 부의 파형 부분을 인가하여 캐소드로 하고, 타방의 타겟 유닛의 전극 부재에는 정의 파형 부분을 인가하고, 또한 부의 파형 부분을 차단하여 애노드로서 기능시키는 제어 수단을 구비하고 있는 것을 특징으로 한다.
또한, 다른 발명은,
챔버와,
당해 챔버 내에, 피처리 기판과 상대 이동 가능하게 배치되는 한 쌍의 타겟 유닛을 구비하고,
상기 타겟 유닛은, 타겟과, 전원으로부터 전력이 공급되는 전극 부재를 갖고,
상기 타겟 유닛과 피처리 기판을 상대 이동시켜 성막하는 스퍼터 성막 방법으로서,
상기 한 쌍의 타겟 유닛은, 상기 피처리 기판과의 상대 이동 방향으로 소정 간격을 사이에 두고 병렬로 배치되고,
상기 전원은, 한 쌍의 타겟 유닛에 서로 극성이 역인 전압 파형을 출력 가능한 바이폴라 전원이며, 상기 피처리 기판 상에 성막하는 동안은, 일방의 타겟 유닛의 전극 부재에 적어도 부의 파형 부분을 인가하여 캐소드로 하고, 타방의 타겟 유닛의 전극 부재에는 정의 파형 부분을 인가하고, 또한 부의 파형 부분을 차단하여 애노드로서 기능시키는 것을 특징으로 한다.
본 발명에 따르면, 2층 구성의 적층막을 다른 챔버를 분배하는 일 없이 성막할 수 있고, 게다가, 균일한 막두께로 성막할 수 있다.
도 1은, 본 발명의 스퍼터 성막 장치의 2스캔 성막을 나타내는 모식도.
도 2는, 전원의 구성 및 기본적인 전압 파형을 모식적으로 나타내는 도면.
도 3은, 전원의 제어 구성의 일 실시예의 파형과 회로 구성을 나타내는 도면.
도 4는, 도 3의 1층째의 스캔의 전압 파형과 회로 설명도.
도 5는, 도 3의 2층째의 스캔의 전압 파형과 회로 설명도.
도 6은, 전원의 제어 구성의 다른 실시예의 파형과 회로 구성을 나타내는 도면.
도 7은, 도 6의 1층째의 스캔의 전압 파형과 회로 설명도.
도 8은, 도 6의 2층째의 스캔의 전압 파형과 회로 설명도.
도 9의 (A)는, 스퍼터 성막 장치의 전체 구성을 나타내는 사시도, (B)는 자석 유닛의 사시도.
도 10의 (A)는, 도 9의 (A)의 장치의 상면도, (B)는 측면도.
도 11은, EL 패널의 일반적인 층 구성을 나타내는 도면.
이하, 본 발명을 도시한 실시형태에 기초하여 상세히 설명한다. 다만, 이하의 실시형태는 본 발명의 바람직한 구성을 예시적으로 나타내는 것에 지나지 않고, 본 발명의 범위를 그러한 구성에 한정하지 않는다. 또한, 이하의 설명에 있어서의, 장치의 제조 조건, 치수, 재질, 형상 등은, 특히 특정적인 기재가 없는 한은, 본 발명의 범위를 그러한 바로만 한정하는 취지의 것은 아니다.
우선, 도 1의 (A)를 참조하여, 본 발명의 스퍼터 성막 장치의 기본적인 구성에 대해 설명한다.
이 스퍼터 성막 장치(1)는, 예를 들어, 유기 EL 패널의 제조에 이용된다. 유기 EL 패널의 경우, 도 11에 나타내는 바와 같이, 기판에 양극, 정공주입층, 정공수송층, 유기발광층(유기막), 전자수송층, 전자주입층, 음극의 순서로 성막되는 구성이 일반적이다. 본 실시예에서는, 유기막 상에, 스퍼터링에 의해, 전자 주입층, 전극에 이용되는 금속이나 산화물 등의 적층 피막을 성막하는 것이다. 또한, 유기막 상에의 성막에 한정되지 않고, 금속 재료나 산화물 재료 등의 스퍼터로 성막 가능한 재료의 조합이면, 다양한 면에 적층 성막이 가능하다.
스퍼터 성막 장치(1)는, 아르곤 등의 불활성 가스가 공급되는 진공 챔버(10)와, 진공 챔버(10) 내에 공급되는 피처리 기판(5)과 대향하여 배치되는 한 쌍의 타겟 유닛으로서의 회전 타겟 유닛(20A, 20B)을 구비하고 있다.
회전 타겟 유닛(20A, 20B)은, 각각, 원통 형상의 회전 타겟(21)과, 전원(40)으로부터 전력이 공급되는 원통 형상의 캐소드(22)와, 회전 타겟(21)의 피처리 기판(5)과 대향하는 측의 표면에 자장을 형성하는 자석 유닛(30)을 구비하고 있다.
한 쌍의 회전 타겟 유닛(20A, 20B)은, 피처리 기판(5)에 대해 상대 이동, 이 예에서는, 피처리 기판(5)을 정지한 상태에서 회전 타겟 유닛(20A, 20B)을 이동시킴으로써, 피처리 기판(5) 상에 타겟 입자를 성막하도록 되어 있다. 한 쌍의 회전 타겟 유닛(20A, 20B)은, 피처리 기판(5)과의 상대 이동 방향으로 소정 간격을 사이에 두고 병렬로 배치되고, 일체가 되어 동시에 이동하도록 되어 있다.
한 쌍의 회전 타겟 유닛(20A, 20B)의 타겟은, 각각 다른 재료의 타겟으로서, 성막은 한 쌍의 회전 타겟 유닛(20A, 20B)과 피처리 기판(5)을 2회 상대 이동시켜 2층의 적층막을 성막하는 것이다.
1층째의 주사 시(1스캔째)에는, 도 1의 (A)에 나타내는 바와 같이, 일방의 타겟 유닛(20A)에 의해 성막하고 타방의 타겟 유닛(20B)은 애노드로서 기능한다.
2층째의 주사 시(2스캔째)에는, 도 1의 (B)에 나타내는 바와 같이, 타방의 타겟 유닛(20B)에 의해 성막하고 일방의 타겟 유닛(20A)은 애노드로서 기능하도록, 전원(40)으로부터의 출력 전압이 제어되도록 되어 있다.
이와 같이, 성막 시에, 일방의 타겟 유닛으로 성막하고 있는 동안, 타방의 타겟 유닛이 애노드로서 기능하므로, 피처리 기판과의 스캔 위치에 관계없이, 안정된 전계가 유지되어, 챔버(10)의 벽면과 대향하는 피처리 기판(5)의 단부에 있어서도, 막두께가 증가하는 일 없이, 균일한 막두께로 성막할 수 있다.
또한, 1층째와 2층째의 성막은 다른 재료로 행하는 것이 가능하게 되어, 다른 챔버를 분배하는 일 없이 2층 구성의 성막을 행할 수 있다.
이하, 각 부의 구성에 대해, 도 9 및 도 10을 참조하여 상세하게 설명한다.
도 9의 (A)는 내부 구조를 나타내는 사시도, 도 9의 (B)는 자석 유닛의 사시도, 도 10의 (A)는 상면도, 도 10의 (B)는 측면도이다.
진공 챔버(10) 내의 하면 측에는, 회전 타겟 유닛(20A, 20B)을 안내하는 한 쌍의 안내 레일(11)이 수평 방향으로 평행하게 배치되어 있고, 회전 타겟 유닛(20A, 20B)은, 그 양단을 지지하는 엔드 블록(12)을 거쳐, 안내 레일(11)에 이동 자유롭게 지지되고, 상류 측으로부터 하류 측으로 수평 방향으로 구동 반송되도록 되어 있고, 반송면은 안내 레일(11)에 의해, 수평면으로 유지된다.
이하, 도면 중, 안내 레일(11)과 평행 방향을 Y축, 수직 방향을 Z축, 수평면에서 안내 레일(11)과 직교 방향을 X축으로 하면, 반송면은 XY 평면이다.
회전 타겟 유닛(20A, 20B)은, 각각의 회전 타겟(21)의 회전축이, Y축 방향으로 소정 간격을 사이에 두고 평행하게 배치되어 있다.
엔드 블록(12)의 구동 기구로서는, 특히 도시하고 있지 않지만, 리니어 모터여도 되고, 회전 모터의 회전 운동을 직선 운동으로 변환하는 볼 나사 등을 이용한 기구 등, 여러 가지 구동 기구를 이용할 수 있다.
한편, 피처리 기판(5)은, 진공 챔버(10)의 천정 측에, 상기 회전 타겟의 반송면에 대해서 평행, 즉 수평으로 배치되고, 반송 방향을 따른 양측 테두리가 기판 홀더(55)에 의해 보유지지되고 있다.
피처리 기판(5)은, 예를 들어, 진공 챔버(10)의 측벽에 설치된 도시하지 않는 입구 게이트로부터 반입되어, 성막 위치까지 이동하고 성막 중은 정지하며, 성막 후, 도시하지 않는 출구 게이트로부터 배출된다.
자석 유닛의 배치 구성
자석 유닛(30)은, 도 9의 (B)에 나타내는 바와 같이, 회전 타겟 유닛(20A, 20B)의 이동 방향에 대해 직교하는 방향으로 연장하는 중심 자석(31)과, 중심 자석(31)을 둘러싸는 주변 자석(32)과, 요크판(33)을 구비하고 있다. 주변 자석(32)은, 중심 자석(31)과 평행하게 연장하는 한 쌍의 직선부(32a, 32b)와, 직선부(32a, 32b)의 양단을 연결하는 회전부(32c, 32c)에 의해 구성되어 있다.
또한, 도시예에서는, 한 쌍의 직선부(32a, 32b)와 중심 자석(31)은, 요크판(33)에 대해 직교하는 방향으로 서로 평행으로 일어서 있다. 도시예에서는, 회전 타겟 유닛(20A, 20B)의 각 자석 유닛(30)의 중심 자석(31)의 일어서는 방향이, 회전 타겟 유닛(20A, 20B)의 반송 방향의 중간 위치에서, 피처리 기판(5)의 성막면에 대해 직교하는 수직면에 대해서, 피처리 기판(5)을 향해 간격이 벌어진 방향으로 경사져도, 피처리 기판(5)에 대해 직교하는 방향으로 배치해도 좋다. 자석 유닛(30)을 피처리 기판(5)을 향해 간격이 벌어지는 방향으로 경사시키는 경우는, 회전 타겟 유닛(20A, 20B)의 각각의 재료가 혼합되기 어려워진다고 하는 효과를 얻을 수 있기 때문에, 본 실시예에서는 경사지는 구성을 채용하고 있다.
회전 타겟(20)의 표면 근방의 자장은, 중심 자석(31)의 자극으로부터, 주변 자석(32)의 직선부(32a, 32a)를 향해 루프 형상으로 돌아오는 자력선을 갖고, 이 자장에 의해, 전자가 포착되어, 회전 타겟(20)의 표면 근방에 플라즈마를 집중시켜, 스퍼터링 효율이 높아지고 있다.
[전원의 제어 구성의 실시예]
다음으로, 도 2 내지 도 8을 참조하여, 상기 스퍼터 성막 장치의 전원의 일 실시예에 대해 설명한다.
도 2는, 전원(40)의 회로 구성의 일례를 모식적으로 나타내고 있다.
즉, 도 2의 (A)에 나타내는 바와 같이, 전원(40)은 바이폴라 전원이며, 서로 극성이 역인 기본적인 전압 파형을 출력하는 전원 본체(401)와, 피처리 기판(5) 상에 성막하는 동안은, 일방의 회전 타겟 유닛의 전극 부재에 적어도 부의 파형 부분을 인가하여 캐소드로 하고, 타방의 타겟 유닛의 전극 부재에는 정의 파형 부분을 인가하고, 또한 부의 파형 부분을 차단하여 애노드로서 기능시키는 제어 수단으로서의 제어부(402)를 구비하고 있다.
출력되는 기본 파형은, 도 2의 (B), (C)에 나타내는 바와 같이, 출력 라인(A)으로부터의 출력 파형(WA)(도 2의 (B))과 출력 라인(B)으로부터의 출력 파형(WB)(도 2의 (A))으로, 극성이 역인 파형이다. 즉, 출력 파형(WA)과 출력 파형(WB)은, 주기가 동일하며, 출력(A)가 1주기에 있어서 t1인 동안이 플러스, t2인 동안이 마이너스이면, 출력(B)는 t1인 동안이 마이너스, t2인 동안이 플러스인 관계가 된다.
듀티비는 가변이며, 본 실시예에서는, 5~95% 정도의 범위에서 제어할 수 있도록 되어 있다. 주파수는, 수백 Hz~수십 kHz의 범위, 본 실시예에서는 500Hz-50kHz에서 가변 가능한 것이 이용되고 있다.
스퍼터는 마이너스의 전압을 걸었을 경우에 생기므로, 마이너스 측의 듀티비를 상정하면, 출력(A)의 듀티비는, t2/(t1+t2)=t1/T이며, 출력(B)의 듀티비가, t1/(t1+t2)=t1/T가 된다. 따라서, 듀티비를 제어함으로써, 성막하는 막두께를 제어할 수 있다. 또한, 성막하는 막두께의 제어로서는, 1층째의 스캔과 2층째의 스캔에서 전압을 바꿈으로써 변화시킬 수도 있다.
도 3에는, 제어부(402)의 회로 구성과 출력 파형을 나타내고 있다.
도 3의 (A)에 나타내는 바와 같이, 제어부(402)에는, 역 극성의 기본적으로 정의 전압과 부의 전압이 교대로 반복되는 전압 파형 중, 정의 파형 부분을 차단하고 부의 파형 부분을 출력시키는 제1 정류 수단으로서의 제1 정류기(403)와, 부의 파형 부분을 차단하고 정의 파형 부분만을 출력시키는 제2 정류 수단으로서의 제2 정류기(404)를 구비하고 있다. 즉, 각 출력 라인(A, B)에는, 각각, 병렬로 접속된 제1 정류기(403)와 제2 정류기(404)가 설치되고, 스위치(405, 406)에 의해, 전원 본체(401)로부터의 출력을 제1 정류기(403)와 제2 정류기(404)에 선택적으로 통하게 하도록 되어 있다.
도시예에서는, 출력 라인(A) 측이 회전 타겟 유닛(20A)에, 출력(B) 측이 회전 타겟 유닛(20B)에 출력되는 것이며, 1층째의 스캔 시에는, 회전 타겟 유닛(20A)이 성막 측, 회전 타겟 유닛(20B)이 애노드 측이 되도록 출력이 제어된다. 2층째의 스캔 시에는, 회전 타겟 유닛(20A)이 애노드 측, 회전 타겟 유닛(20B)이 성막 측이 되도록 출력이 제어된다.
이하에, 1층째와 2층째의 스캔에 대해, 도 4, 도 5를 참조하여 설명한다.
1층째 스캔
2층째에서는, 도 4의 (A)에 나타내는 바와 같이, 출력 라인(A)에 대해, 스위치(405)가 제1 정류기(403) 측으로 절환되고, 출력 라인(B)에 대해서는, 스위치(406)가 제2 정류기(404) 측으로 절환되어 있다.
이에 의해, 출력 라인(A)으로부터, 도 4의 (B)에 나타내는 바와 같이, 부의 파형 부분만이 출력되고, 회전 타겟 유닛(A)에 대해 부의 파형 부분만이 인가된다. 한편, 출력 라인(B)으로부터는, 정의 파형 부분만이 출력되고, 회전 타겟 유닛(B)에 대해 정의 파형 부분만이 인가되어, 애노드로서 기능하게 된다.
2층째 스캔
2층째에서는, 도 5의 (A)에 나타내는 바와 같이, 출력 라인(B)에 대해, 스위치(406)가 제1 정류기(403) 측으로 절환되고, 출력 라인(A)에 대해서는, 스위치(405)가 제2 정류기(404) 측으로 절환되어 있다.
이에 의해, 출력 라인(B)으로부터, 도 5의 (B)에 나타내는 바와 같이, 부의 파형 부분만이 출력되고, 회전 타겟 유닛(B)에 대해서는 부의 파형 부분만이 인가된다. 한편, 출력 라인(A)으로부터는, 정의 파형 부분만이 출력되고, 회전 타겟 유닛(A)에 대해서 정의 파형 부분만이 인가되어, 애노드로서 기능하게 된다.
[다른 실시예］
다음으로, 전원의 제어 구성의 다른 실시예에 대해, 도 6 내지 도 8을 참조하여 설명한다. 이하의 설명에서는, 주로 상기 실시예와 다른 부분에 관해 설명하는 것으로 하고, 동일한 구성 부분에 대해서는, 동일한 부호를 부여하고 설명을 생략하는 것으로 한다.
회로 구성
회로 구성에 대해서는, 이 실시예에서는, 도 6의 (A)에 나타내는 바와 같이, 전원(40)의 제어부(411)는, 제1 정류기는 설치되지 않고, 성막하는 측의 타겟 유닛에는, 도 6의 (B)에 나타내는 바와 같이, 부의 파형 부분에 더하여 정의 파형 부분도 출력시키고, 애노드 측의 타겟 유닛에는, 부의 파형 부분을 차단하고 정의 파형 부분만을 출력시키는 제2 정류기(404)를 통해 출력시키도록 제어하는 것이다.
즉, 각 출력 라인(A, B)에는, 각각, 제2 정류기(404)가 설치되고, 스위치(405, 406)에 의해, 전원 본체(401)로부터의 출력을 제2 정류기(404)에 선택적으로 통하게 하도록 되어 있다.
이와 같이 하면, 성막하는 측의 타겟 유닛에, 정의 전압을 인가함으로써, 타겟 표면의 플러스의 전하(양이온)를 배제하고 아크를 억제할 수 있는 효과가 있다.
이하, 1층째와 2층째의 스캔에 대해, 도 7, 도 8을 참조하여 설명한다.
1층째 스캔
1층째에서는, 도 7의 (A)에 나타내는 바와 같이, 출력 라인(A)에 대해, 스위치(405)가 도통 측으로 절환되고, 출력 라인(B)에 대해서는, 스위치(406)가 제2 정류기(404) 측으로 절환되어 있다.
이에 의해, 출력 라인(A)으로부터, 도 7의 (B)에 나타내는 바와 같이, 부의 파형 부분에 더하여 정의 파형 부분도 출력되고, 회전 타겟 유닛(A)에 대해서 부의 파형 부분과 정의 파형 부분이 인가된다. 한편, 출력 라인(B)으로부터는, 정의 파형 부분만이 출력되고, 회전 타겟 유닛(B)에 대해서 정의 파형 부분만이 인가되어, 애노드로서 기능하게 된다.
2층째 스캔
2층째에서는, 도 8의 (A)에 나타내는 바와 같이, 출력 라인(B)에 대해, 스위치(406)가 도통 측으로 절환되고, 출력 라인(A)에 대해서는, 스위치(405)가 제2 정류기(404) 측으로 절환되어 있다.
이에 의해, 출력 라인(B)으로부터, 도 8의 (B)에 나타내는 바와 같이, 부의 파형 부분에 더하여 정의 파형 부분이 출력되고, 회전 타겟 유닛(B)에 대해서는 부의 파형 부분과 정의 전압 부분이 인가된다. 한편, 출력 라인(A)으로부터는, 정의 파형 부분만이 출력되고, 회전 타겟 유닛(A)에 대해서 정의 파형 부분만이 인가되어, 애노드로서 기능하게 된다.
또한, 일방의 캐소드에 마이너스가 인가되고 있는 동안, 타방의 캐소드에 플러스의 전압을 인가하고 있으므로, 타겟 표면의 플러스의 전하(양이온)를 배제하고, 아크를 억제하는 효과가 있다.
또한, 상기 실시형태에서는, 성막되는 막두께를, 듀티비를 바꿈으로써 제어하고 있지만, 각 회전 타겟 유닛에 가하는 전압값을 바꿈으로써, 제어하는 것도 가능하다. 구체적인 전압값의 변경 방법으로서는, 예를 들어, 저항값을 넣음으로써, 변화시킬 수 있다.
또한, 상기 설명에서는, 타겟 유닛으로서, 타겟이 회전 구동되는 회전 타겟을 예로 하여 설명하였지만, 회전 타겟이 아니라, 평판 타겟에 대해서도 마찬가지로 적용 가능하다.
1: 스퍼터 성막 장치
5: 피처리 기판
10: 진공 챔버
20A: 회전 타겟 유닛
20B: 회전 타겟 유닛
21: 타겟
40: 전원
401: 전원 본체
402: 제어부
403: 제1 정류자
404: 제2 정류자

Claims (14)

  1. 스퍼터 성막 장치로서,
    챔버와,
    당해 챔버 내에, 피처리 기판과 상대 이동 가능하게 배치되는 한 쌍의 타겟 유닛을 구비하고,
    상기 타겟 유닛은, 타겟과, 전원으로부터 전력이 공급되는 전극 부재를 갖고,
    상기 타겟 유닛과 피처리 기판을 상대 이동시켜 성막하는 성막 장치로서,
    상기 한 쌍의 타겟 유닛은, 상기 피처리 기판과의 상대 이동 방향으로 소정 간격을 사이에 두고 병렬로 배치되고,
    상기 전원은, 한 쌍의 타겟 유닛에 서로 극성이 역인 전압 파형을 출력 가능한 바이폴라 전원이며, 상기 피처리 기판 상에 성막하는 동안은, 일방의 타겟 유닛의 전극 부재에 적어도 부의 파형 부분을 인가하여 캐소드로 하고, 타방의 타겟 유닛의 전극 부재에는 정의 파형 부분을 인가하고, 또한 부의 파형 부분을 차단하여 애노드로서 기능시키는 제어 수단을 구비하고 있는 것을 특징으로 하는 스퍼터 성막 장치.
  2. 제1항에 있어서,
    상기 전원은, 제1 타겟 유닛과 제2 타겟 유닛에 대한 전압 인가 시간을 제어 가능하게 되어 있는, 스퍼터 성막 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 한 쌍의 타겟 유닛의 타겟은, 각각 다른 재료의 타겟이며, 성막은 상기 한 쌍의 타겟 유닛과 피처리 기판을 2회 상대 이동시켜 2층의 적층막을 성막하는 것이며,
    1층째의 성막은, 일방의 타겟 유닛에 의해 성막하고 타방의 타겟 유닛은 애노드로서 기능시키고, 2회째의 성막은, 타방의 타겟 유닛에 의해 성막하고 일방의 타겟 유닛은 애노드로서 기능하도록 상기 전원의 출력이 제어되는, 스퍼터 성막 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전원의 제어 수단은, 정의 전압과 부의 전압이 교대로 반복되는 전압 파형 중, 정의 파형 부분을 차단하고 부의 파형 부분을 출력시키는 제1 정류 수단과, 부의 파형 부분을 차단하고 정의 파형 부분만을 출력시키는 제2 정류 수단을 구비하고 있는, 스퍼터 성막 장치.
  5. 제4항에 있어서,
    상기 전원의 제어 수단은, 성막하는 측의 타겟 유닛에는, 상기 제1 정류 수단을 통해 출력시키고, 애노드 측의 타겟 유닛에는, 상기 제2 정류 수단을 통해 출력시키도록 제어하는 구성으로 되어 있는, 스퍼터 성막 장치.
  6. 제4항에 있어서,
    상기 전원의 제어 수단은, 성막하는 측의 타겟 유닛에는, 정의 파형 부분과 부의 파형 부분을 출력시키고, 애노드 측의 타겟 유닛에는, 상기 제2 정류 수단을 통해 출력시키도록 제어하는, 스퍼터 성막 장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 한 쌍의 타겟 유닛의 타겟은 회전 구동되는 원통 형상 부재인, 스퍼터 성막 장치.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 타겟은 평판 형상 부재인, 스퍼터 성막 장치.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 타겟 유닛은, 상기 타겟의 상기 피처리 기판과 대향하는 측의 표면에 자장을 형성하는 자석 유닛을 구비하고 있는, 스퍼터 성막 장치.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 피처리 기판은, EL 디바이스의 전극을 형성하는, 스퍼터 성막 장치.
  11. 스퍼터 성막 방법으로서,
    챔버와,
    당해 챔버 내에, 피처리 기판과 상대 이동 가능하게 배치되는 한 쌍의 타겟 유닛을 구비하고,
    상기 타겟 유닛은, 타겟과, 전원으로부터 전력이 공급되는 전극 부재를 갖고,
    상기 타겟 유닛과 피처리 기판을 상대 이동시켜 성막하는 스퍼터 성막 방법으로서,
    상기 한 쌍의 타겟 유닛은, 상기 피처리 기판과의 상대 이동 방향으로 소정 간격을 사이에 두고 병렬로 배치되고,
    상기 전원은, 한 쌍의 타겟 유닛에 서로 극성이 역인 전압 파형을 출력 가능한 바이폴라 전원이며, 상기 피처리 기판 상에 성막하는 동안은, 일방의 타겟 유닛의 전극 부재에 적어도 부의 파형 부분을 인가하여 캐소드로 하고, 타방의 타겟 유닛의 전극 부재에는 정의 파형 부분을 인가하고, 또한 부의 파형 부분을 차단하여 애노드로서 기능시키는 것을 특징으로 하는 스퍼터 성막 방법.
  12. 제11항에 있어서,
    상기 한 쌍의 타겟 유닛의 타겟은, 각각 다른 재료의 타겟이며, 성막은 상기 한 쌍의 타겟 유닛과 피처리 기판을 2회 상대 이동시켜 2층의 적층막을 성막하는 것이며,
    1층째의 성막은, 일방의 타겟 유닛에 의해 성막하고 타방의 타겟 유닛은 애노드로서 기능시키고, 2회째의 성막은, 타방의 타겟 유닛에 의해 성막하고 일방의 타겟 유닛은 애노드로서 기능시키는, 스퍼터 성막 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 전원은, 성막하는 측의 타겟 유닛에는, 정의 전압과 부의 전압이 교대로 반복되는 전압 파형 중, 정의 파형 부분을 차단하고 부의 파형 부분을 출력시키고, 애노드 측의 타겟 유닛에는, 부의 파형 부분을 차단하고 정의 파형 부분만을 출력시키는, 스퍼터 성막 방법.
  14. 제11항 또는 제12항에 있어서,
    상기 전원은, 성막하는 측의 타겟 유닛에는, 정의 전압과 부의 전압이 교대로 반복되는 전압 파형 중, 부의 파형 부분에 더하여 정의 파형 부분을 출력시키고, 애노드 측의 타겟 유닛에는, 부의 파형 부분을 차단하고 정의 파형만을 출력시키는, 스퍼터 성막 방법.

KR1020180086178A 2017-12-26 2018-07-24 스퍼터 성막 장치 및 스퍼터 성막 방법 KR102330318B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017249664A JP6657535B2 (ja) 2017-12-26 2017-12-26 スパッタ成膜装置およびスパッタ成膜方法
JPJP-P-2017-249664 2017-12-26

Publications (2)

Publication Number Publication Date
KR20190078468A true KR20190078468A (ko) 2019-07-04
KR102330318B1 KR102330318B1 (ko) 2021-11-22

Family

ID=67023202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180086178A KR102330318B1 (ko) 2017-12-26 2018-07-24 스퍼터 성막 장치 및 스퍼터 성막 방법

Country Status (3)

Country Link
JP (1) JP6657535B2 (ko)
KR (1) KR102330318B1 (ko)
CN (1) CN109957773B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111893441A (zh) * 2019-05-06 2020-11-06 领凡新能源科技(北京)有限公司 膜层的制备方法和反应腔室
JP2021095609A (ja) * 2019-12-18 2021-06-24 キヤノントッキ株式会社 成膜装置、成膜方法及び電子デバイスの製造方法
JP7344929B2 (ja) * 2021-06-14 2023-09-14 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529600A (ja) * 1998-11-06 2002-09-10 シヴァク 高レート・コーティング用のスパッタリング装置および方法
JP2009284732A (ja) * 2008-05-26 2009-12-03 Ulvac Japan Ltd バイポーラパルス電源及び複数のバイポーラパルス電源からなる電源装置
JP2012092410A (ja) * 2010-10-28 2012-05-17 Nippon Electric Glass Co Ltd 多層膜の製造方法
JP2017066427A (ja) 2015-09-28 2017-04-06 株式会社Ｓｃｒｅｅｎホールディングス 成膜装置
JP2017521560A (ja) * 2014-07-09 2017-08-03 ソレラス・アドヴァンスト・コーティングス・ビーヴイビーエー 移動ターゲットを有するスパッタ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344318B2 (ja) * 1998-05-27 2002-11-11 日本電気株式会社 スパッタ装置
JP2001003166A (ja) * 1999-04-23 2001-01-09 Nippon Sheet Glass Co Ltd 基体表面に被膜を被覆する方法およびその方法による基体
JP2001200357A (ja) * 2000-01-19 2001-07-24 Nippon Sheet Glass Co Ltd 成膜装置と成膜方法
JP2007162100A (ja) * 2005-12-15 2007-06-28 Asahi Glass Co Ltd スパッタリング成膜方法
WO2014127847A1 (en) * 2013-02-25 2014-08-28 Applied Materials, Inc. Apparatus with neighboring sputter cathodes and method of operation thereof
EP3868917A1 (de) * 2015-06-16 2021-08-25 Schneider GmbH & Co. KG Vorrichtung, verfahren und verwendung zur beschichtung von linsen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529600A (ja) * 1998-11-06 2002-09-10 シヴァク 高レート・コーティング用のスパッタリング装置および方法
JP2009284732A (ja) * 2008-05-26 2009-12-03 Ulvac Japan Ltd バイポーラパルス電源及び複数のバイポーラパルス電源からなる電源装置
JP2012092410A (ja) * 2010-10-28 2012-05-17 Nippon Electric Glass Co Ltd 多層膜の製造方法
JP2017521560A (ja) * 2014-07-09 2017-08-03 ソレラス・アドヴァンスト・コーティングス・ビーヴイビーエー 移動ターゲットを有するスパッタ装置
JP2017066427A (ja) 2015-09-28 2017-04-06 株式会社Ｓｃｒｅｅｎホールディングス 成膜装置

Also Published As

Publication number Publication date
KR102330318B1 (ko) 2021-11-22
CN109957773A (zh) 2019-07-02
CN109957773B (zh) 2023-12-26
JP6657535B2 (ja) 2020-03-04
JP2019116644A (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
KR102330318B1 (ko) 스퍼터 성막 장치 및 스퍼터 성막 방법
CN109972102B (zh) 溅射成膜装置和溅射成膜方法
US20110168553A1 (en) Sputtering system
JP5004931B2 (ja) スパッタ源、スパッタリング装置、及びスパッタリング方法
JPWO2009093598A1 (ja) スパッタ成膜方法およびスパッタ成膜装置
KR20060044372A (ko) 스퍼터링 방법 및 그 장치
EP1120811B1 (en) Planar-type magnetron sputtering apparatus
KR102163937B1 (ko) 성막 방법
KR20140004785A (ko) 레이스트랙 형상의 마그네트론 스퍼터링용 자장 발생 장치
KR101305114B1 (ko) 스퍼터링 장치
CN109154076A (zh) 成膜方法和溅射装置
CN209741262U (zh) 一种镀膜装置
CN109778128B (zh) 溅射装置
CN103911592B (zh) 一种磁控溅射装置及方法
KR102182674B1 (ko) 스퍼터링 장치
KR101478216B1 (ko) 이온 소스 및 이를 갖는 이온빔 처리 장치
JPS63262462A (ja) プラズマ制御マグネトロンスパツタリング装置及び方法
JP7256645B2 (ja) スパッタリング装置及び成膜方法
JP7226759B2 (ja) スパッタ装置用カソード
KR100529915B1 (ko) 마그네트론 스퍼터링 장치 및 그 동작방법
WO2020004619A1 (ja) スパッタ成膜装置
JP5509041B2 (ja) 成膜方法および成膜装置
JP7495387B2 (ja) スパッタ装置
KR20220036341A (ko) 스퍼터 장치 및 성막 방법
JP6747276B2 (ja) マグネトロンスパッタ装置および半導体装置の製造方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant