JP2019116644A - スパッタ成膜装置およびスパッタ成膜方法 - Google Patents

スパッタ成膜装置およびスパッタ成膜方法 Download PDF

Info

Publication number
JP2019116644A
JP2019116644A JP2017249664A JP2017249664A JP2019116644A JP 2019116644 A JP2019116644 A JP 2019116644A JP 2017249664 A JP2017249664 A JP 2017249664A JP 2017249664 A JP2017249664 A JP 2017249664A JP 2019116644 A JP2019116644 A JP 2019116644A
Authority
JP
Japan
Prior art keywords
target
unit
target unit
waveform portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017249664A
Other languages
English (en)
Other versions
JP6657535B2 (ja
Inventor
新 渡部
Arata Watabe
新 渡部
崇 竹見
Takashi Takemi
崇 竹見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2017249664A priority Critical patent/JP6657535B2/ja
Priority to KR1020180086178A priority patent/KR102330318B1/ko
Priority to CN201811070882.3A priority patent/CN109957773B/zh
Publication of JP2019116644A publication Critical patent/JP2019116644A/ja
Application granted granted Critical
Publication of JP6657535B2 publication Critical patent/JP6657535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Physical Vapour Deposition (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Plasma Technology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】2層構成の積層膜を別チャンバを分けることなく成膜することができ、しかも、均一の膜厚で成膜する。【解決手段】一対のターゲットユニットは、被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させる。【選択図】図3

Description

本発明は、スパッタ成膜装置に関し、特に、ターゲットの裏側に磁石を配置し、ターゲット表面近傍にループ状の磁束を形成して電子を捕捉してプラズマを集中させるマグネトロンタイプのスパッタ成膜装置およびスパッタ成膜方法に関する。
従来のこの種のスパッタ成膜装置としては、たとえば、特許文献1に記載のようなものが知られている。
すなわち、基材(被処理基板)と対向して配置される一対の回転カソード(ターゲット
ユニット)と、各回転カソードに、それぞれスパッタ電力を供給するスパッタ用電源を備
えている。回転カソードは、筒状のベース部材と、ベース部材の外周を被覆する筒状のターゲットと、ベース部材の内部に配置されターゲットの表面に磁場を形成する磁石ユニットと、を備えている。
一対の回転カソードは、処理空間内に、一定距離を隔てて対向配置されており、スパッタ用電源から電力を供給することにより、ターゲットの表面近傍にプラズマを生成し、2つの回転カソードのターゲットから、基材の搬送経路上の被成膜箇所に向けてスパッタ粒子を飛散させ、基材を搬送面に沿って搬送被成膜箇所を複数回通過するように基材を移動させて、基材表面に成膜するようになっていた。
特開2017−066427号公報
しかしながら、特許文献1のスパッタ成膜装置では、2つの回転カソードについて開示されているものの、ターゲットは同じものであり、1層の成膜しかできず、2層構成とする場合には、ターゲットを変えて、他のチャンバで行う必要があった。
また、スパッタ用電源としてDC電源を用いた場合について例示されており、スキャン方向位置によっては、カソード-アノードの状況が変化する。すなわち、チャンバの壁が
アノードとして機能するために、基材端部ではカソード側からアノード(チャンバ)が見えているが、基材中央付近では基材によってアノードが隠れてしまう。 そのため、基材
端部にプラズマが集中し、基材端部の膜厚が増加し、スキャン方向位置により膜厚が変化してしまう。
本発明の目的は、2層構成の積層膜を別チャンバを分けることなく成膜することができ、しかも、均一の膜厚で成膜することができるスパッタ成膜装置及び成膜方法を提供することにある。
上記目的を達成するために、本発明は、
チャンバと、
該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
前記ターゲットユニットと被処理基板とを相対移動させて成膜する成膜装置であって、
前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔て
て並列に配置され、
前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させる制御手段を備えていることを特徴とする。
また、他の発明は、
チャンバと、
該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
前記ターゲットユニットと被処理基板とを相対移動させて成膜するスパッタ成膜方法であって、
前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、
前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させることを特徴とする。
本発明によれば、2層構成の積層膜を別チャンバを分けることなく成膜することができ、しかも、均一の膜厚で成膜することができる。
本発明のスパッタ成膜装置の2スキャン成膜を示す模式図。 電源の構成及び基本的な電圧波形を模式的に示す図。 電源の制御構成の一実施例の波形と回路構成を示す図。 図3の1層目のスキャンの電圧波形と回路説明図。 図3の2層目のスキャンの電圧波形と回路説明図。 電源の制御構成の他の実施例の波形と回路構成を示す図。 図6の1層目のスキャンの電圧波形と回路説明図。 図6の2層目のスキャンの電圧波形と回路説明図。 (A)はスパッタ成膜装置の全体構成を示す斜視図、(B)は磁石ユニットの斜視図。 (A)は図9(A)の装置の上面図、(B)は側面図。 ELパネルの一般的な層構成を示す図。
以下に、本発明を図示の実施形態に基づいて詳細に説明する。ただし、以下の実施形態は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲をそれらの構成に限定されない。また、以下の説明における、装置の製造条件、寸法、材質、形状などは、特に特定的な記載がないかぎりは、本発明の範囲をそれらのみに限定する趣旨のものではない。
まず、図1(A)を参照して、本発明のスパッタ成膜装置の基本的な構成について説明する。
このスパッタ成膜装置1は、例えば、有機ELパネルの製造に用いられる。有機ELパ
ネルの場合、図11に示すとおり、基板に陽極、正孔注入層、正孔輸送層、有機発光層(有機膜)、電子輸送層、電子注入層、陰極の順番に成膜される構成が一般的である。本実施例では、有機膜上に、スパッタリングによって、電子注入層、電極に用いられる金属や酸化物等の積層被膜を成膜するものである。また、有機膜上への成膜に限定されず、金属材料や酸化物材料等のスパッタで成膜可能な材料の組み合わせであれば、多様な面に積層成膜が可能である。
スパッタ成膜装置1は、アルゴン等の不活性ガスが供給される真空チャンバ10と、真空チャンバ10内に供給される被処理基板5と対向して配置される一対のターゲットユニットとしての回転ターゲットユニット20A,20Bを備えている。
回転ターゲットユニット20A,20Bは、それぞれ、円筒形状の回転ターゲット21と、電源40から電力が供給される円筒状のカソード22と、回転ターゲット21の被処理基板5と対向する側の表面に磁場を形成する磁石ユニット30とを備えている。
一対の回転ターゲットユニット20A,20Bは、被処理基板5に対して相対移動、この例では、被処理基板5を静止した状態で回転ターゲットユニット20A,20Bを移動させることで、被処理基板5上にターゲット粒子を成膜するようになっている。一対の回転ターゲットユニット20A,20Bは、被処理基板5との相対移動方向に所定間隔を隔てて並列に配置され、一体となって同時に移動するようになっている。
一対の回転ターゲットユニット20A,20Bのターゲットは、それぞれ別材料のターゲットであり、成膜は一対の回転ターゲットユニット20A,20Bと被処理基板5とを2回相対移動させて2層の積層膜を成膜するものである。
1層目の走査時(1スキャン目)には、図1(A)に示すように、一方のターゲットユニット20Aによって成膜して他方のターゲットユニット20Bはアノードとして機能する。
2層目の走査時(2スキャン目)には、図1(B)に示すように、他方のターゲットユニット20Bで成膜して一方のターゲットユニット20Aはアノードとして機能するように、電源40からの出力電圧が制御されるようになっている。
このように、成膜時に、一方のターゲットユニットで成膜している間、他方のターゲットユニットがアノードとして機能するので、被処理基板とのスキャン位置に拘わらず、安定した電界が維持され、チャンバ10の壁面と対向する被処理基板5の端部においても、膜厚が増加することなく、均一な膜厚で成膜することができる。
また、1層目と2層目の成膜は別材料で行うことが可能となり、別チャンバを分けることなく2層構成の成膜を行うことができる。
以下、各部の構成について、図9及び図10を参照して詳細に説明する。
図9(A)は内部構造を示す斜視図、図9(B)は磁石ユニットの斜視図、図10(A)は上面図、図10(B)は側面図である。
真空チャンバ10内の下面側には、回転ターゲットユニット20A,20Bを案内する一対の案内レール11が水平方向に平行に配置されており、回転ターゲットユニット20A,20Bは、その両端を支持するエンドブロック12を介して、案内レール11に移動自在に支持され、上流側から下流側に水平方向に駆動搬送されるようになっており、搬送面は案内レール11によって、水平面に維持される。
以下、図中、案内レール11と平行方向をY軸、垂直方向をZ軸、水平面で案内レール11と直交方向をX軸とすると、搬送面はXY平面である。
回転ターゲットユニット20A,20Bは、それぞれの回転ターゲット21の回転軸が、Y軸方向に所定間隔を隔てて平行に配置されている。
エンドブロック12の駆動機構としては、特に図示していないが、リニアモータでもよいし、回転モータの回転運動を直線運動に変換するボールねじ等を用いた機構等、種々の駆動機構を用いることができる。
一方、被処理基板5は、真空チャンバ10の天井側に、前記回転ターゲットの搬送面に対して平行、すなわち水平に配置され、搬送方向に沿った両側縁が基板ホルダ55によっ
て保持されている。
被処理基板5は、たとえば、真空チャンバ10の側壁に設けられた不図示の入口ゲートから搬入され、成膜位置まで移動して成膜中は静止し、成膜後、不図示の出口ゲートから排出される。
磁石ユニットの配置構成
磁石ユニット30は、図9(B)に示すように、回転ターゲットユニット20A,20Bの移動方向に対して直交する方向に延びる中心磁石31と、中心磁石31を取り囲む周辺磁石32と、ヨーク板33とを備えている。周辺磁石32は、中心磁石31と平行に延びる一対の直線部32a,32bと、直線部32a,32bの両端を連結する転回部32c、32cとによって構成されている。
なお、図示例では、一対の直線部32a,32bと中心磁石31は、ヨーク板33に対して直交する方向に互いに平行に立ち上がっている。図示例では、回転ターゲットユニット20A、20Bの各磁石ユニット30の中心磁石31の立ち上がり方向が、回転ターゲットユニット20A、20Bの搬送方向の中間位置で、被処理基板5の成膜面に対して直交する垂直面に対して、被処理基板5に向けて間隔が開く方向に傾斜しても、被処理基板5に対して直交する方向に配置してもよい。磁石ユニット30を被処理基板5に向けて間隔が開く方向に傾斜する場合は、回転ターゲットユニット20A、20Bのそれぞれの材料が混合しにくくなるという効果を奏するため、本実施例では傾斜する構成を採用している。
回転ターゲット20の表面近傍の磁場は、中心磁石31の磁極から、周辺磁石32の直線部32a,32aへ向けてループ状に戻る磁力線を有し、この磁場によって、電子が捕捉され、回転ターゲット20の表面近傍にプラズマを集中させ、スパッタリングの効率が高められている。
[電源の制御構成の実施例]
次に、図2乃至図8を参照して、上記スパッタ成膜装置の電源の一実施例について説明する。
図2は、電源40の回路構成の一例を模式的に示している。
すなわち、図2(A)に示すように、電源40はバイポーラ電源であり、互いに極性が逆の基本的な電圧波形を出力する電源本体401と、被処理基板5上に成膜する間は、一方の回転ターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させる制御手段としての制御部402を備えている。
出力される基本波形は、図2(B),(C)に示す通り、出力ラインAから出力波形WA(図2(B))と出力ラインBからの出力波形WB(図2(A))で、極性が逆の波形である。すなわち、出力波形WAと出力波形WBは、周期が同一で、出力Aが1周期においてt1の間がプラス、t2の間がマイナスであれば、出力Bはt1の間がマイナス、t2の間がプラスの関係となる。
デューティ比は可変であり、本実施例では、5〜95%程度の範囲で制御できるようになっている。周波数は、数百Hz〜数十kHzの範囲、本実施例では500Hz−50kHzで可変可能なものが用いられている。
スパッタはマイナスの電圧がかけられた場合に生じるので、マイナス側のデューティ比を想定すると、出力Aのデューティ比は、t2/(t1+t2)=t1/Tであり、出力B
のデューティ比が、t1/(t1+t2)=t1/Tとなる。したがって、デューティ比を
制御することで、成膜する膜厚を制御することができる。また、成膜する膜厚の制御としては、1層目のスキャンと2層目のスキャンで電圧を変えることで変化させることもできる。
図3には、制御部402の回路構成と出力波形を示している。
図3(A)に示すように、制御部402には、逆極性の基本的に正の電圧と負の電圧が
交互に繰り返される電圧波形のうち、正の波形部分を遮断して負の波形部分を出力させる第1の整流手段としての第1整流器403と、負の波形部分を遮断して正の波形部分のみを出力させる第2の整流手段としての第2整流器404とを備えている。すなわち、各出力ラインA,Bには、それぞれ、並列に接続された第1整流器403と第2整流器404が設けられ、スイッチ405,406によって、電源本体401からの出力を第1整流器403と第2整流器404に選択的に通すようになっている。
図示例では、出力ラインA側が回転ターゲットユニット20Aに、出力B側が回転ターゲットユニット20Bに出力されるもので、一層目のスキャンの際には、回転ターゲットユニット20Aが成膜側、回転ターゲットユニット20Bがアノード側となるように出力が制御される。二層目のスキャンの際には、回転ターゲットユニット20Aがアノード側、回転ターゲットユニット20Bが成膜側となるように出力が制御される。
以下に、1層目と2層目のスキャンについて、図4、図5を参照して説明する。
1層目スキャン
2層目では、図4(A)に示すように、出力ラインAについて、スイッチ405が第1整流器403側に切り替えられ、出力ラインBについては、スイッチ406が第2整流器404側に切り替えられている。
これにより、出力ラインAから、図4(B)に示すように、負の波形部分のみが出力され、回転ターゲットユニットAに対して負の波形部分のみが印加される。一方、出力ラインBからは、正の波形部分のみが出力され、回転ターゲットユニットBに対して正の波形部分のみが印加され、アノードとして機能することになる。
2層目スキャン
2層目では、図5(A)に示すように、出力ラインBについて、スイッチ406が第1整流器403側に切り替えられ、出力ラインAについては、スイッチ405が第2整流器404側に切り替えられている。
これにより、出力ラインBから、図5(B)に示すように、負の波形部分のみが出力され、回転ターゲットユニットBに対しては負の波形部分のみが印加される。一方、出力ラインAからは、正の波形部分のみが出力され、回転ターゲットユニットAに対して正の波形部分のみが印加され、アノードとして機能することになる。
[他の実施例]
次に、電源の制御構成の他の実施例について、図6乃至図8を参照して説明する。以下の説明では、主として上記実施例と異なる部分について説明するものとし、同一の構成部分については、同一の符号を付して説明を省略するものとする。
・回路構成
回路構成については、この実施例では、図6(A)に示すように、電源40の制御部411は、第1整流器は設けられておらず、成膜する側のターゲットユニットには、図6(B)に示すように、負の波形部分に加えて正の波形部分も出力させ、アノード側のターゲットユニットには、負の波形部分を遮断して正の波形部分のみを出力させる第2整流器404を通して出力させるように制御するものである。
すなわち、各出力ラインA,Bには、それぞれ、第2整流器404にが設けられ、スイッチ405,406によって、電源本体401からの出力を第2整流器404に選択的に通すようになっている。
このようにすれば、成膜する側のターゲットユニットに、正の電圧をかけることで、ターゲット表面のプラスの電荷(陽イオン)を排除しアークを抑制できる効果がある。
以下に、1層目と2層目のスキャンについて、図7、図8を参照して説明する。
・1層目スキャン
1層目では、図7(A)に示すように、出力ラインAについて、スイッチ405が導通
側に切り替えられ、出力ラインBについては、スイッチ406が第2整流器404側に切り替えられている。
これにより、出力ラインAから、図7(B)に示すように、負の波形部分に加えて正の波形部分も出力され、回転ターゲットユニットAに対して負の波形部分と正の波形部分が印加される。一方、出力ラインBからは、正の波形部分のみが出力され、回転ターゲットユニットBに対して正の波形部分のみが印加され、アノードとして機能することになる。
・2層目スキャン
2層目では、図8(A)に示すように、出力ラインBについて、スイッチ406が導通側に切り替えられ、出力ラインAについては、スイッチ405が第2整流器404側に切り替えられている。
これにより、出力ラインBから、図8(B)に示すように、負の波形部分に加えて正の波形部分が出力され、回転ターゲットユニットBに対しては負の波形部分と正の電圧部分が印加される。一方、出力ラインAからは、正の波形部分のみが出力され、回転ターゲットユニットAに対して正の波形部分のみが印加され、アノードとして機能することになる。
また、一方のカソードにマイナスが印加されている間、他方のカソードにプラスの電圧をかけられているので、ターゲット表面のプラスの電荷(陽イオン)を排除し、アークを抑制する効果がある。
なお、上記実施形態では、成膜される膜厚を、デューティ比を変えることによって制御しているが、各回転ターゲットユニットに加える電圧値を変えることにより、制御することも可能である。具体的な電圧値の変更方法としては、たとえば、抵抗値を入れることで、変化させることができる。
また、上記説明では、ターゲットユニットとして、ターゲットが回転駆動される回転ターゲットを例にして説明したが、回転ターゲットではなく、平板ターゲットについても同様に適用可能である。
1 スパッタ成膜装置
5 被処理基板、
10 真空チャンバ、
20A 回転ターゲットユニット
20B 回転ターゲットユニット
21 ターゲット
40 電源、401 電源本体、402 制御部
403 第1整流子、404 第2整流子
上記目的を達成するために、本発明は、
チャンバと、
該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
前記ターゲットユニットと被処理基板とを相対移動させて成膜する成膜装置であって、
前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、
前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極
部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させる制御手段を備えており、
前記電源から前記一方のターゲットユニットと前記他方のターゲットユニットに対する出力波形は、周期が同一で互いに逆極性であり、デューティ比が制御可能となっていることを特徴とする。
また、他の発明は、
チャンバと、
該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
前記ターゲットユニットと被処理基板とを相対移動させて成膜する成膜装置であって、
前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、
前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させる制御手段を備えており、
前記一対のターゲットユニットのターゲットは、それぞれ別材料のターゲットであり、成膜は前記一対のターゲットユニットと被処理基板とを2回相対移動させて2層の積層膜を成膜するもので、
一層目の成膜は、一方のターゲットユニットによって成膜して他方のターゲットユニットはアノードして機能させ、2回目の成膜は、他方のターゲットユニットで成膜して一方のターゲットユニットはアノードとして機能するように前記電源の出力が制御されることを特徴とする。
また、他の発明は、
チャンバと、
該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
前記ターゲットユニットと被処理基板とを相対移動させて成膜するスパッタ成膜方法であって、
前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、
前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させ
前記電源から前記一方のターゲットユニットと前記他方のターゲットユニットに対する
出力波形は、周期が同一で互いに逆極性であり、デューティ比を制御することを特徴とする。
さらに、他の発明は、
チャンバと、
該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
前記ターゲットユニットと被処理基板とを相対移動させて成膜するスパッタ成膜方法であって、
前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、
前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させ、
前記一対のターゲットユニットのターゲットは、それぞれ別材料のターゲットであり、成膜は前記一対のターゲットユニットと被処理基板とを2回相対移動させて2層の積層膜を成膜するもので、
一層目の成膜は、一方のターゲットユニットによって成膜して他方のターゲットユニットはアノードして機能させ、2回目の成膜は、他方のターゲットユニットで成膜して一方のターゲットユニットはアノードとして機能させることを特徴とする
[電源の制御構成の実施例]
次に、図2乃至図8を参照して、上記スパッタ成膜装置の電源の一実施例について説明する。
図2は、電源40の回路構成の一例を模式的に示している。
すなわち、図2(A)に示すように、電源40はバイポーラ電源であり、互いに極性が逆の基本的な電圧波形を出力する電源本体401と、被処理基板5上に成膜する間は、一方の回転ターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させる制御手段としての制御部402を備えている。
出力される基本波形は、図2(B),(C)に示す通り、出力ラインAから出力波形WA(図2(B))と出力ラインBからの出力波形WB(図2(A))で、極性が逆の波形である。すなわち、出力波形WAと出力波形WBは、周期が同一で、出力Aが1周期においてt1の間がプラス、t2の間がマイナスであれば、出力Bはt1の間がマイナス、t2の間がプラスの関係となる。
デューティ比は可変であり、本実施例では、5〜95%程度の範囲で制御できるようになっている。周波数は、数百Hz〜数十kHzの範囲、本実施例では500Hz−50kHzで可変可能なものが用いられている。
スパッタはマイナスの電圧がかけられた場合に生じるので、マイナス側のデューティ比を想定すると、出力Aのデューティ比は、t2/(t1+t2)=t/Tであり、出力B
のデューティ比が、t1/(t1+t2)=t1/Tとなる。したがって、デューティ比を
制御することで、成膜する膜厚を制御することができる。また、成膜する膜厚の制御としては、1層目のスキャンと2層目のスキャンで電圧を変えることで変化させることもできる。
図3には、制御部402の回路構成と出力波形を示している。
図3(A)に示すように、制御部402には、逆極性の基本的に正の電圧と負の電圧が交互に繰り返される電圧波形のうち、正の波形部分を遮断して負の波形部分を出力させる第1の整流手段としての第1整流器403と、負の波形部分を遮断して正の波形部分のみを出力させる第2の整流手段としての第2整流器404とを備えている。すなわち、各出力ラインA,Bには、それぞれ、並列に接続された第1整流器403と第2整流器404が設けられ、スイッチ405,406によって、電源本体401からの出力を第1整流器403と第2整流器404に選択的に通すようになっている。
図示例では、出力ラインA側が回転ターゲットユニット20Aに、出力B側が回転ターゲットユニット20Bに出力されるもので、一層目のスキャンの際には、回転ターゲットユニット20Aが成膜側、回転ターゲットユニット20Bがアノード側となるように出力が制御される。二層目のスキャンの際には、回転ターゲットユニット20Aがアノード側、回転ターゲットユニット20Bが成膜側となるように出力が制御される。

Claims (14)

  1. チャンバと、
    該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
    前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
    前記ターゲットユニットと被処理基板とを相対移動させて成膜する成膜装置であって、
    前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、
    前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させる制御手段を備えていることを特徴とするスパッタ成膜装置。
  2. 前記電源は、第1のターゲットユニットと第2のターゲットユニットに対する電圧印加時間を制御可能となっている請求項1に記載のスパッタ成膜装置。
  3. 前記一対のターゲットユニットのターゲットは、それぞれ別材料のターゲットであり、成膜は前記一対のターゲットユニットと被処理基板とを2回相対移動させて2層の積層膜を成膜するもので、
    一層目の成膜は、一方のターゲットユニットによって成膜して他方のターゲットユニットはアノードして機能させ、2回目の成膜は、他方のターゲットユニットで成膜して一方のターゲットユニットはアノードとして機能するように前記電源の出力が制御される請求項1又は2に記載のスパッタ成膜装置。
  4. 前記電源の制御手段は、正の電圧と負の電圧が交互に繰り返される電圧波形のうち、正の波形部分を遮断して負の波形部分を出力させる第1の整流手段と、負の波形部分を遮断して正の波形部分のみを出力させる第2の整流手段と、を備えている請求項1乃至3のいずれか1項に記載のスパッタ成膜装置。
  5. 前記電源の制御手段は、成膜する側のターゲットユニットには、前記第1の整流手段を通して出力させ、アノード側のターゲットユニットには、前記第2の整流手段を通して出力させるように制御する構成となっている請求項4に記載のスパッタ成膜装置。
  6. 前記電源の制御手段は、成膜する側のターゲットユニットには、正の波形部分と負の波形部分を出力させ、アノード側のターゲットユニットには、前記第2の整流手段を通して出させるように制御する請求項4に記載のスパッタ成膜装置。
  7. 前記一対のターゲットユニットのターゲットは回転駆動される円筒状部材である請求項1乃至5のいずれか1項に記載のスパッタ成膜装置。
  8. 前記ターゲットは平板状部材である請求項1乃至5のいずれか1項に記載のスパッタ成膜装置。
  9. 前記ターゲットユニットは、前記ターゲットの前記被処理基板と対向する側の表面に磁場を形成する磁石ユニットを備えている請求項1乃至7のいずれか1項に記載のスパッタ成膜装置。
  10. 前記被処理基板は、ELデバイスの電極を形成する請求項1乃至8のいずれか1項に記載のスパッタ成膜装置。
  11. チャンバと、
    該チャンバ内に、被処理基板と相対移動可能に配置される一対のターゲットユニットと、を備え、
    前記ターゲットユニットは、ターゲットと、電源から電力が供給される電極部材と、を有し、
    前記ターゲットユニットと被処理基板とを相対移動させて成膜するスパッタ成膜方法であって、
    前記一対のターゲットユニットは、前記被処理基板との相対移動方向に所定間隔を隔てて並列に配置され、
    前記電源は、一対のターゲットユニットに互いに極性が逆の電圧波形を出力可能なバイポーラ電源であり、前記被処理基板上に成膜する間は、一方のターゲットユニットの電極部材に少なくとも負の波形部分を印加してカソードとし、他方のターゲットユニットの電極部材には正の波形部分を印加し、かつ負の波形部分を遮断してアノードとして機能させることを特徴とするスパッタ成膜方法。
  12. 前記一対のターゲットユニットのターゲットは、それぞれ別材料のターゲットであり、成膜は前記一対のターゲットユニットと被処理基板とを2回相対移動させて2層の積層膜を成膜するもので、
    一層目の成膜は、一方のターゲットユニットによって成膜して他方の多ゲットユニットはアノードして機能させ、2回目の成膜は、他方のターゲットユニットで成膜して一方のターゲットユニットはアノードとして機能させる請求項11に記載のスパッタ成膜方法。
  13. 前記電源は、成膜する側のターゲットユニットには、正の電圧と負の電圧が交互に繰り返される電圧波形のうち、正の波形部分を遮断して負の波形部分を出力させ、アノード側のターゲットユニットには、負の波形部分を遮断して正の波形部分のみを出力させる請求項11又は12に記載のスパッタ成膜方法。
  14. 前記電源は、成膜する側のターゲットユニットには、正の電圧と負の電圧が交互に繰り返される電圧波形のうち、負の波形部分に加えて正の波形部分を出力させ、アノード側のターゲットユニットには、負の波形部分を遮断して正の波形のみを出力させる請求項11又は12に記載のスパッタ成膜方法。
JP2017249664A 2017-12-26 2017-12-26 スパッタ成膜装置およびスパッタ成膜方法 Active JP6657535B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017249664A JP6657535B2 (ja) 2017-12-26 2017-12-26 スパッタ成膜装置およびスパッタ成膜方法
KR1020180086178A KR102330318B1 (ko) 2017-12-26 2018-07-24 스퍼터 성막 장치 및 스퍼터 성막 방법
CN201811070882.3A CN109957773B (zh) 2017-12-26 2018-09-14 溅射成膜装置和溅射成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017249664A JP6657535B2 (ja) 2017-12-26 2017-12-26 スパッタ成膜装置およびスパッタ成膜方法

Publications (2)

Publication Number Publication Date
JP2019116644A true JP2019116644A (ja) 2019-07-18
JP6657535B2 JP6657535B2 (ja) 2020-03-04

Family

ID=67023202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017249664A Active JP6657535B2 (ja) 2017-12-26 2017-12-26 スパッタ成膜装置およびスパッタ成膜方法

Country Status (3)

Country Link
JP (1) JP6657535B2 (ja)
KR (1) KR102330318B1 (ja)
CN (1) CN109957773B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021095609A (ja) * 2019-12-18 2021-06-24 キヤノントッキ株式会社 成膜装置、成膜方法及び電子デバイスの製造方法
JP2022190382A (ja) * 2021-06-14 2022-12-26 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイスの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111893441A (zh) * 2019-05-06 2020-11-06 领凡新能源科技(北京)有限公司 膜层的制备方法和反应腔室

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003166A (ja) * 1999-04-23 2001-01-09 Nippon Sheet Glass Co Ltd 基体表面に被膜を被覆する方法およびその方法による基体
JP2009284732A (ja) * 2008-05-26 2009-12-03 Ulvac Japan Ltd バイポーラパルス電源及び複数のバイポーラパルス電源からなる電源装置
JP2012092410A (ja) * 2010-10-28 2012-05-17 Nippon Electric Glass Co Ltd 多層膜の製造方法
WO2016202468A1 (de) * 2015-06-16 2016-12-22 Schneider Gmbh & Co. Kg Vorrichtung, verfahren und verwendung zur beschichtung von linsen
JP2017521560A (ja) * 2014-07-09 2017-08-03 ソレラス・アドヴァンスト・コーティングス・ビーヴイビーエー 移動ターゲットを有するスパッタ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344318B2 (ja) * 1998-05-27 2002-11-11 日本電気株式会社 スパッタ装置
US6365010B1 (en) * 1998-11-06 2002-04-02 Scivac Sputtering apparatus and process for high rate coatings
JP2001200357A (ja) * 2000-01-19 2001-07-24 Nippon Sheet Glass Co Ltd 成膜装置と成膜方法
JP2007162100A (ja) * 2005-12-15 2007-06-28 Asahi Glass Co Ltd スパッタリング成膜方法
WO2014127847A1 (en) * 2013-02-25 2014-08-28 Applied Materials, Inc. Apparatus with neighboring sputter cathodes and method of operation thereof
JP2017066427A (ja) 2015-09-28 2017-04-06 株式会社Screenホールディングス 成膜装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003166A (ja) * 1999-04-23 2001-01-09 Nippon Sheet Glass Co Ltd 基体表面に被膜を被覆する方法およびその方法による基体
JP2009284732A (ja) * 2008-05-26 2009-12-03 Ulvac Japan Ltd バイポーラパルス電源及び複数のバイポーラパルス電源からなる電源装置
JP2012092410A (ja) * 2010-10-28 2012-05-17 Nippon Electric Glass Co Ltd 多層膜の製造方法
JP2017521560A (ja) * 2014-07-09 2017-08-03 ソレラス・アドヴァンスト・コーティングス・ビーヴイビーエー 移動ターゲットを有するスパッタ装置
WO2016202468A1 (de) * 2015-06-16 2016-12-22 Schneider Gmbh & Co. Kg Vorrichtung, verfahren und verwendung zur beschichtung von linsen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021095609A (ja) * 2019-12-18 2021-06-24 キヤノントッキ株式会社 成膜装置、成膜方法及び電子デバイスの製造方法
JP2022190382A (ja) * 2021-06-14 2022-12-26 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7344929B2 (ja) 2021-06-14 2023-09-14 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイスの製造方法

Also Published As

Publication number Publication date
KR20190078468A (ko) 2019-07-04
KR102330318B1 (ko) 2021-11-22
JP6657535B2 (ja) 2020-03-04
CN109957773A (zh) 2019-07-02
CN109957773B (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
CN109972102B (zh) 溅射成膜装置和溅射成膜方法
JP5448232B2 (ja) 物体を前処理及びコーテイングするための装置及び方法
JP6657535B2 (ja) スパッタ成膜装置およびスパッタ成膜方法
US20190244794A1 (en) Plasma processing apparatus
JP5555848B2 (ja) 薄膜作製用スパッタ装置及び薄膜作製方法
TWI593819B (zh) Sputtering method
JP2010537041A (ja) 低インピーダンスプラズマ
WO2011123688A2 (en) Target utilization improvement for rotatable magnetrons
JP2010525158A (ja) 真空アーク蒸発源、及び真空アーク蒸発源を有するアーク蒸発チャンバ
KR20060044372A (ko) 스퍼터링 방법 및 그 장치
JP5611039B2 (ja) スパッタリング装置
JP2010168662A (ja) 真空処理プロセスのためのソース
KR102163937B1 (ko) 성막 방법
JP2020503436A (ja) スパッタ堆積源、スパッタ堆積装置、及び基板上に層を堆積させる方法
CN109154076A (zh) 成膜方法和溅射装置
JP5903217B2 (ja) マグネトロンスパッタ電極及びスパッタリング装置
KR20100030676A (ko) 스퍼터링 방법
KR20190055710A (ko) 스퍼터 장치
JP7256645B2 (ja) スパッタリング装置及び成膜方法
JP4712046B2 (ja) カソード材料の連続的な堆積のためのデュアルアノード交流電源
JP5509041B2 (ja) 成膜方法および成膜装置
JPH10102247A (ja) スパッタリング装置及び方法
WO2013153865A1 (ja) プラズマ発生装置および蒸着装置並びにプラズマ発生方法
KR20140128140A (ko) 이온 소스 및 이를 갖는 이온빔 처리 장치
JP7495387B2 (ja) スパッタ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180913

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190125

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200116

R150 Certificate of patent or registration of utility model

Ref document number: 6657535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250