KR20190070379A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20190070379A
KR20190070379A KR1020170170507A KR20170170507A KR20190070379A KR 20190070379 A KR20190070379 A KR 20190070379A KR 1020170170507 A KR1020170170507 A KR 1020170170507A KR 20170170507 A KR20170170507 A KR 20170170507A KR 20190070379 A KR20190070379 A KR 20190070379A
Authority
KR
South Korea
Prior art keywords
signal
initialization completion
data
gate
initialization
Prior art date
Application number
KR1020170170507A
Other languages
English (en)
Other versions
KR102473299B1 (ko
Inventor
이수진
편기현
강근오
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170170507A priority Critical patent/KR102473299B1/ko
Priority to US16/216,158 priority patent/US10923067B2/en
Publication of KR20190070379A publication Critical patent/KR20190070379A/ko
Application granted granted Critical
Publication of KR102473299B1 publication Critical patent/KR102473299B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 화소를 포함하는 표시 패널, 화소에 게이트 신호를 제공하는 게이트 구동부, 제1 초기화 완료 신호를 생성하고, 화소에 데이터 신호를 제공하는 데이터 구동부, 및 제1 초기화 완료 신호 및 상태 신호에 기초하여 제2 초기화 완료 신호를 생성하고, 제2 초기화 완료 신호에 기초하여 게이트 구동부 및 데이터 구동부를 제어하는 제어부를 포함한다. 제1 초기화 완료 신호는 데이터 구동부의 초기화 동작이 완료된 경우 활성화된다. 상태 신호는 제어부의 초기화 동작이 완료된 경우 활성화된다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 파워-온 시퀀스(power-on sequence)를 제어하는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 표시 패널 및 패널 구동부를 포함한다. 표시 패널은 복수의 화소들을 포함한다. 패널 구동부는 화소들에 게이트 신호를 공급하는 게이트 구동부, 화소들에 데이터 신호를 공급하는 데이터 구동부, 게이트 구동부 및 데이터 구동부를 제어하기 위한 타이밍 제어부, 등을 포함한다.
일반적으로, 표시 장치는 패널 구동부의 요소들(예를 들어, 타이밍 제어부, 전원 관리 회로, 게이트 구동부, 데이터 구동부, 등) 각각에 대한 파워-온 시퀀스가 존재한다. 구성 요소들 사이의 파워-온 시퀀스가 만족되도록 레지스터값을 이용하여 다양한 신호들에 대한 지연(delay) 시간이 설정된다. 하지만, 상기 지연 레지스터값이 적절하게 설정되지 않는 경우, 구성 요소들 사이의 파워-온 시퀀스가 만족되지 않고 표시 패널의 구동 초기에 비정상 화면이 표시될 수 있다.
본 발명의 일 목적은 파워-온 시퀀스를 만족하도록 자동적으로 제어되는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 화소를 포함하는 표시 패널, 상기 화소에 게이트 신호를 제공하는 게이트 구동부, 제1 초기화 완료 신호를 생성하고, 상기 화소에 데이터 신호를 제공하는 데이터 구동부, 및 상기 제1 초기화 완료 신호 및 상태 신호에 기초하여 제2 초기화 완료 신호를 생성하고, 상기 제2 초기화 완료 신호에 기초하여 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 제어부를 포함할 수 있다. 상기 제1 초기화 완료 신호는 상기 데이터 구동부의 초기화 동작이 완료된 경우 활성화될 수 있다. 상기 상태 신호는 상기 제어부의 초기화 동작이 완료된 경우 활성화될 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 제2 초기화 완료 신호에 기초하여 상기 데이터 신호를 상기 화소에 제공할 수 있다. 상기 제어부는 상기 제2 초기화 완료 신호에 기초하여 제1 제어 신호를 상기 게이트 구동부에 제공할 수 있다.
일 실시예에 의하면, 상기 상태 신호는 설정 레지스터의 값이 로딩되었음을 나타내는 제1 신호, 입력 영상 데이터를 보정하기 위한 보정 데이터가 로딩되었음을 나타내는 제2 신호, 및 입력 전압이 목표 전압에 도달되었음을 나타내는 제3 신호 중 적어도 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 제어부는 상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제1 초기화 완료 신호에 기초하여 레디(ready) 신호를 출력하는 제1 신호 생성부, 상기 레디 신호를 지연시킴으로써 상기 제2 초기화 완료 신호를 생성하는 지연 회로, 및 상기 제2 초기화 완료 신호에 기초하여 상기 제1 제어 신호를 상기 게이트 구동부에 출력하는 제1 신호 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 신호 생성부는 상기 제1 신호 및 상기 제2 신호를 논리곱 연산하여 제1 인에이블 신호를 생성하는 제1 논리곱 게이트, 상기 입력 전압과 상기 목표 전압을 비교하여 상기 제3 신호를 생성하는 제1 비교기, 상기 제1 인에이블 신호 및 상기 제3 신호를 논리곱 연산하여 제2 인에이블 신호를 생성하는 제2 논리곱 게이트, 및 상기 제2 인에이블 신호 및 상기 제1 초기화 완료 신호를 논리곱 연산하여 상기 레디 신호를 생성하는 제3 논리곱 게이트를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 초기화 완료 신호가 비활성화된 경우, 상기 제1 신호 제어부는 상기 제1 제어 신호로서 수직 개시 신호 및 게이트 클럭 신호 중 적어도 하나를 비활성화시킬 수 있다.
일 실시예에 의하면, 저항열을 이용하여 상기 입력 전압이 상기 목표 전압에 도달하도록 조정하는 전원 공급부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제어부는 제2 제어 신호를 상기 데이터 구동부에 제공할 수 있다. 상기 데이터 구동부는 기준 클럭 신호를 복원하기 위한 시작 프레임 제어 신호 및 상기 데이터 구동부의 동작 상태를 나타내는 동작 플래그 신호에 기초하여 상기 제1 초기화 완료 신호를 생성하는 제2 신호 생성부, 상기 제2 초기화 완료 신호에 기초하여 상기 제2 제어 신호의 출력을 제어하는 제2 신호 제어부, 및 상기 제2 신호 제어부로부터 수신된 상기 제2 제어 신호에 기초하여 상기 데이터 신호를 생성하는 적어도 하나의 데이터 구동 회로를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 신호 제어부는 상기 제2 초기화 완료 신호가 비활성화된 경우, 상기 제2 제어 신호로서 수평 개시 신호, 데이터 클럭 신호, 및 로드 신호 중 적어도 하나를 비활성화시킬 수 있다.
일 실시예에 의하면, 상기 제2 신호 생성부는 상기 제어부와 통신을 수행하고, 상기 동작 플래그 신호 및 상기 제2 제어 신호를 출력하는 제어 인터페이스, 상기 시작 프레임 제어 신호 및 상기 동작 플래그 신호를 부정논리합 연산하여 제3 인에이블 신호를 생성하는 부정논리합 게이트, 및 상기 제3 인에이블 신호가 활성화되는 경우, 활성화된 상기 제1 초기화 완료 신호를 생성하는 플립플롭을 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 화소를 포함하는 표시 패널, 상기 화소에 게이트 신호를 제공하는 게이트 구동부, 초기화 동작이 완료된 경우 활성화되는 제1 초기화 완료 신호를 생성하고, 상기 화소에 데이터 신호를 제공하는 데이터 구동부, 및 상기 제1 초기화 완료 신호 및 상태 신호에 기초하여 제2 초기화 완료 신호를 생성하고, 상기 제2 초기화 완료 신호에 기초하여 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 제어부를 포함할 수 있다. 상기 데이터 구동부는 상기 제2 초기화 완료 신호가 비활성화된 경우, 상기 데이터 신호를 차단할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 표시 장치의 구동 방법은 데이터 구동부가 상기 데이터 구동부의 초기화 동작이 완료된 경우 활성화되는 제1 초기화 완료 신호를 생성하는 단계, 제어부가 상기 제1 초기화 완료 신호 및 상기 제어부의 초기화 동작이 완료된 경우 활성화되는 상태 신호에 기초하여 제2 초기화 완료 신호를 생성하는 단계, 및 상기 제어부가 상기 제2 초기화 완료 신호에 기초하여 제1 제어 신호를 게이트 구동부에 제공하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 구동부가 상기 제2 초기화 완료 신호에 기초하여 데이터 신호를 출력하는 단계를 더 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 신호를 출력하는 단계는 상기 제2 초기화 완료 신호가 비활성화된 경우 제2 제어 신호의 출력을 제한하는 단계, 및 상기 제2 초기화 완료 신호가 활성화된 경우 상기 제2 제어 신호의 출력하고, 상기 제2 제어 신호에 기초하여 상기 데이터 신호를 출력하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 제어 신호는 수평 개시 신호, 데이터 클럭 신호, 및 로드 신호 중 적어도 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 상태 신호는 설정 레지스터의 값이 로딩되었음을 나타내는 제1 신호, 입력 영상 데이터를 보정하기 위한 보정 데이터가 로딩되었음을 나타내는 제2 신호, 및 입력 전압이 목표 전압에 도달되었음을 나타내는 제3 신호 중 적어도 하나를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 초기화 완료 신호를 생성하는 단계는 상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제1 초기화 완료 신호에 기초하여 레디(ready) 신호를 출력하는 단계, 상기 제2 초기화 완료 신호를 생성하기 위해 상기 레디 신호를 지연시키는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 레디 신호를 생성하는 단계는 상기 제1 신호 및 상기 제2 신호를 논리곱 연산하여 제1 인에이블 신호를 생성하는 단계, 상기 입력 전압과 상기 목표 전압을 비교하여 상기 제3 신호를 생성하는 단계, 상기 제1 인에이블 신호 및 상기 제3 신호를 논리곱 연산하여 제2 인에이블 신호를 생성하는 단계, 및 상기 제2 인에이블 신호 및 상기 제1 초기화 완료 신호를 논리곱 연산하여 상기 레디 신호를 생성하는 단계를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 초기화 완료 신호는 기준 클럭 신호를 복원하기 위한 시작 프레임 제어 신호 및 동작 플래그 신호에 기초하여 생성될 수 있다.
일 실시예에 의하면, 상기 제1 제어 신호는 수직 개시 신호 및 게이트 클럭 신호 중 적어도 하나를 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 제어부가 데이터 구동부로부터 안정화 상태를 나타내는 신호(즉, 제1 초기화 완료 신호)를 수신하고, 데이터 구동부가 안정화 상태인 경우 게이트 구동부 및 데이터 구동부가 동작하도록 제어할 수 있다. 또한, 데이터 구동부는 제어부로부터 안정화 상태를 나타내는 신호(즉, 제2 초기화 완료 신호)를 수신하고, 이에 기초하여 데이터 신호의 출력 여부를 제어할 수 있다. 따라서, 상기 표시 장치는 자동적으로 파워-온 시퀀스가 만족되도록 자동적으로 제어되므로, 파워-온 시퀀스를 위한 지연 레지스터값을 설정할 필요가 없다.
본 발명의 실시예들에 따른 표시 장치의 구동 방법은 파워-온 시퀀스가 만족되도록 표시 장치를 자동적으로 제어하므로, 지연 레지스터값이 적절하게 설정되지 않음에 따라 발생하는 이상 표시 현상이 방지되고, 사람에 의한 에러의 위험성을 방지할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 제1 시퀀스 제어부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함된 제2 시퀀스 제어부의 일 예를 나타내는 도면이다.
도 4는 도 1의 표시 장치에 포함된 제1 시퀀스 제어부 및 제2 시퀀스 제어부에 의해 파워-온 시퀀스가 제어되는 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치에 포함된 데이터 구동부의 일 예를 나타내는 블록도이다.
도 6은 도 1의 표시 장치에 포함된 게이트 구동부의 일 예를 나타내는 블록도이다.
도 7 및 도 8은 도 1의 표시 장치에 포함된 제어부 및 데이터 구동부 사이의 통신 방식을 설명하기 위한 도면들이다.
도 9는 도 1의 표시 장치의 효과를 설명하기 위한 도면이다.
도 10은 도 1의 표시 장치에 포함된 제1 시퀀스 제어부의 다른 예를 나타내는 도면이다.
도 11은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(500)를 포함한다.
표시 패널(100)은 타이밍 제어부(500)로부터 제공되는 영상 데이터(DATA)를 기초로 생성되는 데이터 신호(DS)를 수신하여 영상을 표시할 수 있다. 표시 패널(100)은 게이트 라인(GL)들, 데이터 라인(DL)들 및 복수의 화소(PX)들을 포함할 수 있다. 게이트 라인(GL)들은 제1 방향(D1)으로 연장하고, 제1 방향(D1)에 수직한 제2 방향(D2)으로 배열될 수 있다. 데이터 라인(DL)들은 제2 방향(D2)으로 연장하고, 제1 방향(D1)으로 배열될 수 있다. 각각의 화소(PX)들은 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결된 박막 트랜지스터(110), 박막 트랜지스터(110)에 연결된 액정 캐패시터(130) 및 스토리지 캐패시터(150)를 포함할 수 있다.
게이트 구동부(200), 데이터 구동부(300), 및 타이밍 제어부(500)는 표시 패널(100)을 구동하는 패널 구동 장치로 정의될 수 있다.
게이트 구동부(200)는 타이밍 제어부(500)로부터 제공되는 수직 개시 신호(STV) 및 게이트 클럭 신호(CPV)에 응답하여 게이트 신호(GS)를 생성하고, 게이트 신호(GS)를 게이트 라인(GL)으로 출력할 수 있다.
데이터 구동부(300)는 타이밍 제어부(500)로부터 제공되는 수평 개시 신호(STH) 및 데이터 클럭 신호(CLK)에 응답하여 데이터 신호(DS)를 상기 데이터 라인(DL)으로 출력할 수 있다.
데이터 구동부(300)는 타이밍 제어부(500)와 연동하여 파워-온 시퀀스를 제어하기 위한 제2 시퀀스 제어부(310)를 포함할 수 있다. 제2 시퀀스 제어부(310)는 데이터 구동부(300)의 내부 신호들이 안정화된 경우(즉, 데이터 구동부의 초기화 동작이 완료된 경우) 활성화된 제1 초기화 완료 신호(LK1)를 생성하고, 제1 초기화 완료 신호(LK1)를 타이밍 제어부(500)의 제1 시퀀스 제어부(550)에 제공할 수 있다. 또한, 제2 시퀀스 제어부(310)는 제1 시퀀스 제어부(550)로부터 수신되는 활성화된 제2 초기화 완료 신호(LK2)에 응답하여 데이터 구동부가 화소(PX)에 데이터 신호(DS)를 제공하도록 신호들(예를 들어, 제2 제어 신호(CTL2))을 제어할 수 있다. 반면에, 제2 초기화 완료 신호(LK2)가 비활성화된 경우, 제2 시퀀스 제어부(310)는 화소(PX)에 데이터 신호(DS)를 제공되지 않도록 차단할 수 있다.
타이밍 제어부(500)는 외부로부터 입력 영상 데이터(IDATA) 및 제어 신호(CON)를 수신할 수 있다. 제어 신호(CON)는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 클럭 신호(CK)를 포함할 수 있다. 타이밍 제어부(500)는 입력 영상 데이터(IDATA)에 기초하여 표시 패널(100)의 동작 조건에 맞는 디지털 영상 데이터를 생성하고, 생성된 영상 데이터(DATA)를 데이터 구동부(300)로 제공할 수 있다. 타이밍 제어부(500)는 수평 동기 신호(Hsync)를 이용하여 수평 개시 신호(STH)를 생성한 후 수평 개시 신호(STH)를 데이터 구동부(300)로 출력할 수 있다. 타이밍 제어부(500)는 수직 동기 신호(Vsync)를 이용하여 수직 개시 신호(STV)를 생성한 후 수직 개시 신호(STV)를 게이트 구동부(200)로 출력할 수 있다. 또한, 타이밍 제어부(500)는 클럭 신호(CK)를 이용하여 게이트 클럭 신호(CPV) 및 데이터 클럭 신호(CLK)를 생성한 후, 게이트 클럭 신호(CPV)를 게이트 구동부(200)로 출력하고, 데이터 클럭 신호(CLK)를 데이터 구동부(300)로 출력할 수 있다. 일 실시예에서, 데이터 클럭 신호(CLK)는 영상 데이터(DATA)에 임베디드(embedded)될 수 있다.
타이밍 제어부(500)는 데이터 구동부(300)와 연동하여 파워-온 시퀀스를 제어하기 위한 제1 시퀀스 제어부(550)를 포함할 수 있다. 제1 시퀀스 제어부(550)는 표시 장치(1000)의 구성 요소들이 안정화되었는지 여부를 판단하고, 안정화된 경우 제2 초기화 완료 신호(LK2)를 생성할 수 있다. 일 실시예에서, 제1 시퀀스 제어부(550)는 제2 시퀀스 제어부(310)로부터 활성화된 제1 초기화 완료 신호(LK1)를 수신하는 경우, 데이터 구동부(300)가 안정화 상태인 것으로 판단할 수 있다. 제1 시퀀스 제어부(550)는 제1 초기화 완료 신호 및 타이밍 제어부(500)의 내부 신호들이 안정화된 경우 (즉, 제어부의 초기화 동작이 완료된 경우) 활성화되는 상태 신호에 기초하여 제2 초기화 완료 신호(LK2)를 생성할 수 있다.
또한, 타이밍 제어부(500)는 제2 초기화 완료 신호(LK2)에 기초하여 제1 제어 신호(CTL1)를 게이트 구동부(200)에 제공할 수 있다. 예를 들어, 제2 초기화 완료 신호(LK2)가 활성화 된 경우, 타이밍 제어부(500)는 수직 개시 신호(STV) 및 게이트 클럭 신호(CPV)를 포함하는 제1 제어 신호(CTL1)를 게이트 구동부(200)에 제공함으로써 게이트 구동부(200)를 정상적으로 구동할 수 있다. 반면에, 제2 초기화 완료 신호(LK2)가 비활성화 된 경우, 타이밍 제어부(500)는 수직 개시 신호(STV) 및 게이트 클럭 신호(CPV) 중 적어도 하나를 비활성화함으로써, 게이트 구동부(200)에서 게이트 신호가 출력되지 않도록 제어할 수 있다.
비록, 도 1에서는 제1 시퀀스 제어부(550)가 타이밍 제어부(500)에 포함되는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제1 시퀀스 제어부(550)는 타이밍 제어부(500) 외부에서 별도의 회로로 구현될 수 있다.
도 2는 도 1의 표시 장치에 포함된 제1 시퀀스 제어부의 일 예를 나타내는 도면이다.
도 2를 참조하면, 타이밍 제어부(500A)의 제1 시퀀스 제어부(550)는 타이밍 제어부(500A)와 데이터 구동부(300)가 연동하여 파워-온 시퀀스가 만족되도록 신호들을 제어할 수 있다.
제1 시퀀스 제어부(550)는 제1 신호 생성부(510) 및 지연 회로(530)를 포함할 수 있다.
제1 신호 생성부(510)는 상태 신호 및 제1 초기화 완료 신호(LK1)에 기초하여 레디 신호(ALL_RDY)를 출력할 수 있다. 여기서, 상태 신호는 제1 신호(I2C_DONE), 제2 신호(SPI_DONE), 및 제3 신호(VON_FB) 중 적어도 하나를 포함할 수 있다. 여기서, 제1 신호(I2C_DONE)는 설정 레지스터의 값이 로딩되었음을 나타낸다. 예를 들어, 제1 신호(I2C_DONE)는 EEPROM (Electrically Erasable Programmable Read-Only Memory)에 저장된 타이밍 제어부(500A)의 설정, 전원 공급부의 설정 등이 로드(load) 되었는지 여부를 나타낼 수 있다. 제2 신호(SPI_DONE)는 입력 영상 데이터를 보정하기 위한 보정 데이터가 로드 되었는지 여부를 나타낸다. 예를 들어, 제2 신호(SPI_DONE)는 플래시 메모리에 저장되고, 표시 패널의 얼룩을 보정하기 위해 화소 및 계조에 따른 보상값을 저장하는 보상 데이터가 로딩되었는지 여부를 나타낼 수 있다. 제3 신호(VON_FB)는 제어부(500A)에 공급되는 입력 전압(VON')이 제어부(500A)에서 사용되기 위한 목표 전압(VTG)에 도달되었음을 나타낼 수 있다.
일 실시예에서, 제1 신호 생성부(510)는 제1 논리곱 게이트(511), 제2 논리곱 게이트(513), 제3 논리곱 게이트(515), 및 제1 비교기(517)을 포함할 수 있다. 제1 논리곱 게이트(511)는 제1 신호(I2C_DONE) 및 제2 신호(SPI_DONE)를 논리곱 연산(즉, AND 연산)하여 제1 인에이블 신호(EN1)를 생성할 수 있다. 제1 비교기(517)는 입력 전압(VON')과 목표 전압(VTA)을 비교하여 제3 신호(VON_FB)를 생성할 수 있다. 제2 논리곱 게이트(513)는 제1 인에이블 신호(EN1) 및 제3 신호(VON_FB)를 논리곱 연산하여 제2 인에이블 신호(EN2)를 생성할 수 있다. 제3 논리곱 게이트(515)는 제2 인에이블 신호(EN2) 및 제1 초기화 완료 신호(LK1)를 논리곱 연산하여 레디 신호(ALL_RDY)를 생성할 수 있다.
여기서, 입력 전압(VON')은 외부 회로(예를 들어, 전원 공급부(600))으로부터 조정되는 전압일 수 있다. 예를 들어, DC-DC 컨버터에서 제1 전압(VON)이 저항열(즉, 직렬로 연결되는 저항들 R1, R2)에 의해 타이밍 제어부(500A)에서 사용되는 목표 전압(VTA)에 도달하도록 조정되어 입력 전압(VON')이 타이밍 제어부(500A)에 제공될 수 있다.
지연 회로(530)는 신호를 지연시킴으로서 파워-온 시퀀스에 대한 안정성을 확보할 수 있다. 지연 회로(530)는 레디 신호(ALL_RDY)를 지연시킴으로써 제2 초기화 완료 신호(LK2)를 생성할 수 있다. 예를 들어, 지연 회로(530) 신호 출력을 지연시키기 위한 캐패시터를 포함할 수 있다.
타이밍 제어부(500A)는 제2 초기화 완료 신호(LK2)에 기초하여 제1 제어 신호(예를 들어, 수직 개시 신호(STV'))를 게이트 구동부에 출력하는 제1 신호 제어부(580A)를 포함할 수 있다. 예를 들어, 제2 초기화 완료 신호(LK2)가 비활성화된 경우, 제1 신호 제어부(580A)는 스위치를 턴-오프함으로써 제1 제어 신호로서 수직 개시 신호(STV)가 출력되지 않도록 제어할 수 있다. 제2 초기화 완료 신호(LK2)가 활성화된 경우, 제1 신호 제어부(580A)는 스위치를 턴-온함으로써 제1 제어 신호로서 수직 개시 신호(STV)가 출력되도록 제어할 수 있다.
비록, 도 2에서는 제1 신호 생성부(510)는 제1 논리곱 게이트(511), 제2 논리곱 게이트(513), 제3 논리곱 게이트(515), 및 제1 비교기(517)을 포함하는 것으로 도시하였으나, 제1 신호 생성부(510)의 구조는 이에 한정되지 않는다. 제1 신호 생성부(510)는 제1 내지 제3 신호들 및 제1 초기화 완료 신호(LK1)에 기초하여 레디 신호(ALL_RDY)를 출력할 수 있는 다양한 구조로 구현될 수 있다.
도 3은 도 1의 표시 장치에 포함된 제2 시퀀스 제어부의 일 예를 나타내는 도면이다.
도 3을 참조하면, 데이터 구동부(300)의 제2 시퀀스 제어부(310)는 타이밍 제어부(500)와 데이터 구동부(300)가 연동하여 파워-온 시퀀스가 만족되도록 신호들을 제어할 수 있다.
제2 시퀀스 제어부(310)는 제2 신호 생성부(311) 및 제2 신호 제어부(316)를 포함할 수 있다.
제2 신호 생성부(311)는 기준 클럭 신호를 복원하기 위한 시작 프레임 제어 신호(SFC) 및 데이터 구동부의 동작 상태를 나타내는 동작 플래그 신호(FLOCK)에 기초하여 제1 초기화 완료 신호(FK1)를 생성할 수 있다.
일 실시예에서, 제2 신호 생성부(311)는 제어 인터페이스(312), 부정논리합 게이트(313), 및 플립플롭(314)을 포함할 수 있다.
제어 인터페이스(312)는 타이밍 제어부(500)와 통신을 수행하고, 동작 플래그 신호(FLOCK) 및 제2 제어 신호(예를 들어, 데이터 클럭 신호(CLK))를 출력할 수 있다. 예를 들어, 제어 인터페이스(312)는 타이밍 제어부(500)와 데이터 구동부 사이의 인터페이스로서 USI-T(Unified Standard Interface for TV) 방식으로 핀들(USI-1P, USI-1N, USI-2P, USI-2N, 등)을 통해 타이밍 제어부(500)에 연결될 수 있다.
부정논리합 게이트(313)는 시작 프레임 제어 신호(SFC) 및 동작 플래그 신호(FLOCK)를 부정논리합 연산(즉, NOR 연산)하여 제3 인에이블 신호(LOCK_I)를 생성할 수 있다. 여기서, 시작 프레임 제어 신호(SFC)는 내부 클럭 신호가 트레이닝되는 구간을 결정하는 클럭 트레이닝(clock training)의 제어 신호일 수 있다. 예를 들어, 시작 프레임 제어 신호(SFC)는 타이밍 제어부로부터 수신할 수 있다. 타이밍 제어부와 데이터 구동부 사이의 인터페이스에서 시작 프레임 제어 신호(SFC)의 로우(low) 구간 동안(즉, 수직 블랭크 기간 (vertical blank period))에 다양한 설정 데이터를 수신할 수 있다. 예를 들어, 데이터 구동부는 수직 블랭크 기간 동안 구동부의 내부 레퍼런스 클럭의 복원을 위한 설정값을 수신하고 데이터 구동부의 클럭 데이터 복원이 동작될 수 있다. 즉, 시작 프레임 제어 신호(SFC)는 수직 블랭크 기간마다 데이터 구동부(300)의 기준 클럭 신호를 복원하는 동작을 알리는 신호로 사용될 수 있다. 동작 플래그 신호(FLOCK)는 데이터 구동부의 내부 신호가 안정적으로 동작되는 상태를 나타내는 플래그(flag)를 나타낸다. 예를 들어, 동작 플래그 신호(FLOCK)는 데이터 구동부 내에서 사용되는 기준 클럭이 정상적으로 동작(즉, 정상적인 파형을 갖는)하는 시점에서 로우 레벨 전압이 출력될 수 있다.
플립플롭(314)은 제3 인에이블 신호(LOCK_I)가 활성화되는 경우, 활성화된 제1 초기화 완료 신호(LK1)를 생성할 수 있다.
제2 신호 제어부(316)는 제2 초기화 완료 신호(LK2)에 기초하여 제2 제어 신호(예를 들어, 데이터 클럭 신호(CLK))의 출력을 제어할 수 있다. 일 실시예에서, 제2 신호 제어부(316)는 제2 초기화 완료 신호(LK2)가 비활성화된 경우, 제2 제어 신호로서 수평 개시 신호(STH), 데이터 클럭 신호(CLK), 및 로드 신호(TP) 중 적어도 하나를 비활성화시킬 수 있다. 이에 따라, 제2 초기화 완료 신호(LK2)가 비활성화된 경우, 제2 신호 제어부(316)는 데이터 구동 회로(330)가 데이터 신호를 출력하지 않도록 제어할 수 있다. 반면에, 데이터 구동부 및 타이밍 제어부가 안정화되어 제2 초기화 완료 신호(LK2)가 활성화된 경우, 데이터 구동 회로(330)가 데이터 신호를 정상적으로 표시 패널에 제공하도록 제2 제어 신호를 데이터 구동 회로(330)에 제공할 수 있다.
도 4는 도 1의 표시 장치에 포함된 제1 시퀀스 제어부 및 제2 시퀀스 제어부에 의해 파워-온 시퀀스가 제어되는 일 예를 나타내는 타이밍도이다.
도 2 내지 도 4를 참조하면, 제1 시퀀스 제어부 및 제2 시퀀스 제어부에 의해 표시 장치의 파워-온 시퀀스가 순차적으로 진행될 수 있다.
제1 시점(TP1)에서, 시작 프레임 제어 신호(SFC)와 동작 플래그 신호(FLOCK)가 저전압 레벨에 상응하고, 부정논리합 게이트(313)는 시작 프레임 제어 신호(SFC) 및 동작 플래그 신호(FLOCK)를 부정논리합 연산하여 활성화된 제3 인에이블 신호(LOCK_I)을 생성할 수 있다. 플립플롭(314)은 활성화된 제3 인에이블 신호(LOCK_I)를 수신하고, 활성화된 제1 초기화 완료 신호(LK1)를 출력할 수 있다. 제1 시점(TP1) 이후, 제1 초기화 완료 신호(LK1)는 고전압 레벨을 유지할 수 있다.
제2 시점(TP2)에서, 제1 초기화 완료 신호(LK1)뿐만 아니라 제1 신호(I2C_DONE), 제2 신호(SPI_DONE), 및 제3 신호(VON_FB)가 모두 활성화되므로, 활성화된 레디 신호(ALL_RDY)가 출력될 수 있다. 레디 신호(ALL_RDY)는 지연 회로(530)에 의해 지연 시간(DT) 동안 지연될 수 있다.
제3 시점(TP3) 이전에 타이밍 제어부에서 수직 개시 신호(STV) 및 데이터 클럭 신호(CLK)가 생성되지만, 제2 초기화 완료 신호(LK2)가 저전압 레벨(즉, 비활성화)에 상응하므로, 각각 게이트 구동부 및 데이터 구동 회로로 출력되지 않을 수 있다.
제3 시점(TP3)에서, 지연 회로(530)는 지연된 레디 신호(ALL_RDY), 즉, 활성화된 제2 초기화 완료 신호(LK2)가 출력될 수 있다. 이에 따라, 제3 시점(TP3) 이후, 수직 개시 신호(STV') 및 데이터 클럭 신호(CLK')가 게이트 구동부 및 데이터 구동 회로로 각각 출력될 수 있다. 제3 시점(TP3) 이후, 게이트 구동부는 게이트 신호를 화소에 제공하고, 데이터 구동부는 데이터 신호(VDATA)를 화소에 제공하므로, 표시 패널이 구동될 수 있다.
따라서, 표시 장치는 타이밍 제어부 및 데이터 구동부가 안정화되었는지 여부가 확인된 후, 표시 패널을 구동할 수 있으므로, 이상 표시 현상을 방지할 수 있다.
도 5는 도 1의 표시 장치에 포함된 데이터 구동부의 일 예를 나타내는 블록도이다.
도 5를 참조하면, 데이터 구동 회로(330)는 영상 데이터(DATA') 및 제2 제어 신호들(STH', CLK', 등)에 기초하여 아날로그 데이터 신호를 생성할 수 있다. 영상 데이터(DATA') 및 제2 제어 신호들(STH', CLK', 등) 중 적어도 하나는 제2 시퀀스 제어부(310)를 통해 데이터 구동 회로(330)로 제공되므로, 데이터 구동 회로(330)는 타이밍 제어부 및 데이터 구동부가 안정화된 후 데이터 신호를 화소에 제공할 수 있다. 일 실시예에서, 데이터 구동 회로(330)는 쉬프트 레지스터(331), 래치(333), 디지털-아날로그 변환부(335), 및 출력 버퍼부(337)를 포함할 수 있다.
쉬프트 레지스터(331)는 수평 개시 신호(STH') 및 데이터 클럭 신호(CLK')를 수신할 수 있다. 쉬프트 레지스터(342)는 데이터 클럭 신호(CLK')에 동기하여 수평 개시 신호(STH')를 쉬프트시킴으로써 샘플링 신호를 생성할 수 있다.
래치(333)는 샘플링 신호에 응답하여 영상 데이터(DATA')를 래치할 수 있다. 래치부(344)는 래치된 영상 데이터를 로드 신호(TP')에 응답하여 출력할 수 있다.
디지털-아날로그 변환부(335)는 감마 기준 전압(VGREF)에 기초하여 래치된 입력 영상 데이터를 데이터 신호로 변환할 수 있다.
출력 버퍼부(348)는 데이터 신호를 데이터 라인들(DL1 내지 DLm)에 출력할 수 있다.
비록, 도 5에서는 데이터 구동 회로(330)가 쉬프트 레지스터(331), 래치(333), 디지털-아날로그 변환부(335), 및 출력 버퍼부(337)를 포함하는 것으로 도시하였으나, 데이터 구동 회로는 영상 데이터(DATA')를 데이터 신호로 변환하고, 제2 시퀀스 제어부에 의해 데이터 신호의 출력이 제한되는 다양한 구조를 가질 수 있다.
도 6은 도 1의 표시 장치에 포함된 게이트 구동부의 일 예를 나타내는 블록도이다.
도 6을 참조하면, 게이트 구동부(200)는 복수의 스테이지들(STG1 내지 STGn)을 포함할 수 있다. 스테이지들(STG1 내지 STGn) 각각은 입력 단자(IN), 제1 클럭 단자(CT1), 제2 클럭 단자(CT2), 및 출력 단자(OUT)를 포함할 수 있다.
스테이지들(STG1 내지 STGn)의 제1 클럭 단자(CT1) 및 제2 클럭 단자(CT2)에는 서로 다른 타이밍을 갖는 제1 게이트 클럭 신호(CPV1') 및 제2 게이트 클럭 신호(CPV2')가 인가될 수 있다. 예를 들어, 제2 게이트 클럭 신호(CPV2')는 제1 게이트 클럭 신호(CPV1')의 반전 신호일 수 있다. 이웃한 스테이지에서 제1 게이트 클럭 신호(CPV1') 및 제2 게이트 클럭 신호(CPV2')는 서로 반대로 인가될 수 있다. 예를 들어, 홀수 번째 스테이지(예를 들어, STG1)의 제1 클럭 단자(CT1)에는 제1 클럭 신호로서 제1 게이트 클럭 신호(CPV1')가 인가되고, 제2 클럭 단자(CT2)에는 제2 클럭 신호로서 제2 게이트 클럭 신호(CPV2')가 인가될 수 있다. 반대로, 짝수 번째 스테이지(예를 들어, STG2)의 제1 클럭 단자(CT1)에는 제1 클럭 신호로서 제2 게이트 클럭 신호(CPV2')가 인가되고, 제2 클럭 단자(CT2)에는 제2 클럭 신호로서 제1 게이트 클럭 신호(CPV1')가 인가될 수 있다.
스테이지들(STG1 내지 STGn)의 입력 단자(IN)에는 수직 개시 신호(STV') 또는 이전 스테이지의 출력 신호가 인가될 수 있다. 즉, 제1 스테이지(STG1)의 입력 단자(IN)에는 수직 개시 신호(STV')가 인가되고, 나머지 스테이지(STG2 내지 STGn)의 입력 단자(IN)에는 이전 스테이지의 출력 신호가 인가될 수 있다. 스테이지들(STG1 내지 STGn)의 출력 단자(OUT)는 게이트 라인에 게이트 신호를 출력할 수 있다.
도 7 및 도 8은 도 1의 표시 장치에 포함된 제어부 및 데이터 구동부 사이의 통신 방식을 설명하기 위한 도면들이다.
도 7 및 도 8을 참조하면, 타이밍 제어부 및 데이터 구동부 사이의 프로토콜에서, 설정 패킷(packet)의 일부에 제1 초기화 완료 신호(LK1) 및 제2 초기화 완료 신호(LK2)를 할당함으로써, 추가적인 배선 없이 초기화 완료 신호들이 전송될 수 있다.
도 7에 도시된 바와 같이, 타이밍 제어부 및 데이터 구동부 사이에서 영상 데이터, 제어 신호뿐만 아니라 구동칩의 온도, 등과 같은 설정 데이터가 전송될 수 있다. 예를 들어, 타이밍 제어부 및 데이터 구동부 사이의 프로토콜에서 설정 패킷의 일부에 제1 초기화 완료 신호(LK1) 및 제2 초기화 완료 신호(LK2)를 할당함으로써 타이밍 제어부 및 데이터 구동부 사이에 초기화 완료 신호들이 전송될 수 있다.
나아가, 도 8에 도시된 바와 같이, 데이터 구동부가 복수의 데이터 구동 회로들(즉, 복수의 데이터 구동칩들)을 포함하는 경우, 복수의 데이터 구동칩들 중 하나만 LOCK 플래그가 하이 레벨로 설정될 수 있다. LOCK 플래그가 설정된 데이터 구동 회로의 정보를 접근하여 해당 데이터 구동 회로의 제1 초기화 완료 신호를 타이밍 제어부에 제공할 수 있다. 따라서 데이터 구동 회로들의 제1 초기화 완료 신호는 시분할하여 타이밍 제어부에 제공함으로써, 추가적인 배선 없이 초기화 완료 신호들이 전송될 수 있다.
도 9는 도 1의 표시 장치의 효과를 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 실시예들에 따른 표시 장치는 타이밍 제어부 설정, DC-DC 컨버터 설정, 감마 설정, 전원 레벨 설정 등과 같은 설정 레지스터값들(I2C)이 로딩되고, 입력 전압(VON)이 공급되며, 지연 시간(DLY)이 경과된 후 구동부를 구동하기 위한 제어 신호(예를 들어, 수직 개시 신호(STV))가 제공될 수 있다. 만일, 설정 레지스터값들(I2C)이 로드되기 전이나 입력 전압(VON)이 안정적으로 공급되기 전에 제어 신호들이 출력되는 경우, 표시 패널에 비정상적인 영상이 표시될 수 있다. 반면에, 본 발명의 실시예들에 따른 표시 장치의 경우, 설정 레지스터값들(I2C)이 로드되고 전압(VON)이 안정적으로 공급된 후 제어 신호들이 구동부에 제공되므로, 파워-온 시퀀스가 만족되고 신뢰성이 향상될 수 있다.
도 10은 도 1의 표시 장치에 포함된 제1 시퀀스 제어부의 다른 예를 나타내는 도면이다.
도 10을 참조하면, 타이밍 제어부(500B)의 제1 시퀀스 제어부(550)는 타이밍 제어부(500B)와 데이터 구동부(300)가 연동하여 파워-온 시퀀스가 만족되도록 신호들을 제어할 수 있다. 다만, 본 실시예에 따른 타이밍 제어부(500B)는 제1 제어 신호로서 수직 개시 신호(STV') 및 게이트 출력 신호(CPVx')를 출력하는 것을 제외하면, 도 2의 타이밍 제어부(500A)와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
제1 시퀀스 제어부(550)는 제1 신호 생성부(510) 및 지연 회로(530)를 포함할 수 있다.
제1 신호 생성부(510)는 상태 신호 및 제1 초기화 완료 신호(LK1)에 기초하여 레디 신호(ALL_RDY)를 출력할 수 있다. 일 실시예에서, 제1 신호 생성부(510)는 제1 논리곱 게이트(511), 제2 논리곱 게이트(513), 제3 논리곱 게이트(515), 및 제1 비교기(517)을 포함할 수 있다.
지연 회로(530)는 신호를 지연시킴으로서 파워-온 시퀀스에 대한 안정성을 확보할 수 있다.
타이밍 제어부(500B)는 제2 초기화 완료 신호(LK2)에 기초하여 제1 제어 신호로서 수직 개시 신호(STV') 및 게이트 출력 신호(CPVx')를 게이트 구동부에 출력하는 제1 신호 제어부(580B)를 포함할 수 있다. 예를 들어, 제1 신호 제어부(580B)는 스위치를 이용하여 제2 초기화 완료 신호(LK2)가 비활성화된 경우, 제1 제어 신호로서 수직 개시 신호(STV) 및 게이트 출력 신호(CPVx)가 출력되지 않도록 제어할 수 있다.
도 11은 본 발명의 실시예들에 따른 표시 장치의 구동 방법을 나타내는 순서도이다.
도 11을 참조하면, 표시 장치의 구동 방법은 데이터 구동부의 초기화 동작 및 제어부의 초기화 동작이 완료된 후 표시 장치의 구동을 위한 제어 신호들을 게이트 구동부 및 데이터 구동 회로에 제공함으로써 파워-온 시퀀스가 보장될 수 있다.
데이터 구동부는 데이터 구동부의 초기화 동작이 완료된 경우 활성화되는 제1 초기화 완료 신호(LK1)를 생성할 수 있다. 구체적으로, 표시 장치에 전원이 공급(S10)되고, 데이터 구동부는 제어부로부터 수신한 시작 프레임 제어 신호(SFC) 및 데이터 구동부의 동작 상태를 나타내는 동작 플래그 신호(FLOCK)가 저전압 레벨에 상응하는지 여부를 확인(S20)할 수 있다. 데이터 구동부는 시작 프레임 제어 신호(SFC) 및 동작 플래그 신호(FLOCK)가 저전압 레벨에 상응하는 경우 데이터 구동부가 안정화됨을 확인하고, 제3 인에이블 신호(LOCK_I)를 고전압 레벨로 설정할 수 있다. 예를 들어, 제3 인에이블 신호(LOCK_I)는 시작 프레임 제어 신호(SFC) 및 동작 플래그 신호(FLOCK)를 부정논리합 연산(즉, NOR 연산)하여 생성될 수 있다. 제3 인에이블 신호(LOCK_I)가 고전압 레벨로 설정(S30)된 경우, 데이터 구동부는 활성화된 제1 초기화 완료 신호(LK1)를 제어부로 출력(S40)할 수 있다.
제어부는 제1 초기화 완료 신호(LK1) 및 제어부의 초기화 동작이 완료된 경우 활성화되는 상태 신호(I2C_DONE, SPI_DONE, VON_FB)에 기초하여 제2 초기화 완료 신호(LK2)를 생성할 수 있다. 일 실시예에서, 상태 신호는 설정 레지스터의 값이 로딩되었음을 나타내는 제1 신호(I2C_DONE), 입력 영상 데이터를 보정하기 위한 보정 데이터가 로딩되었음을 나타내는 제2 신호(SPI_DONE), 및 입력 전압이 목표 전압에 도달되었음을 나타내는 제3 신호(VON_FB) 중 적어도 하나를 포함할 수 있다. 예를 들어, 제어부는 제1 초기화 완료 신호(LK1), 제1 신호(I2C_DONE), 제2 신호(SPI_DONE), 및 제3 신호(VON_FB)가 모두 활성화(S50)된 경우, 활성화된 레디 신호(ALL_RDY)가 출력되고, 레디 신호(ALL_RDY)는 지연 회로에 의해 지연 시간동안 지연(S60)될 수 있다.
지연된 레디 신호(ALL_RDY), 즉, 활성화된 제2 초기화 완료 신호(LK2)가 출력되는지 여부가 확인(S70)될 수 있다.
제2 초기화 완료 신호(LK2)가 활성화되기 전 타이밍 제어부는 제1 제어 신호(예를 들어, STV', CPVx')의 출력을 제한하고, 데이터 구동부는 제2 제어 신호(예를 들어, CLK')의 출력을 제한(S80)할 수 잇다.
제2 초기화 완료 신호(LK2)가 활성화된 경우, 제어부는 제1 제어 신호(예를 들어, STV', CPVx')를 게이트 구동부에 제공하고, 데이터 구동부는 제2 제어 신호(예를 들어, CLK')를 데이터 구동 회로에 제공(S90)할 수 있다. 일 실시예에서, 제1 제어 신호는 수직 개시 신호(STV') 및 게이트 클럭 신호(CPVx') 중 적어도 하나를 포함할 수 있다.
즉, 타이밍 제어부는 제2 초기화 완료 신호(LK2)에 기초하여 게이트 구동부의 동작 여부를 제어할 수 있다. 예를 들어, 타이밍 제어부는 제2 초기화 완료 신호(LK2)가 비활성화된 경우 제1 제어 신호의 출력을 제한할 수 있다. 반면에, 타이밍 제어부는 제2 초기화 완료 신호(LK2)가 활성화된 경우 게이트 구동부가 게이트 신호를 정상적으로 생성하도록 제1 제어 신호를 게이트 구동부에 제공할 수 있다. 일 실시예에서, 제1 제어 신호는 수직 개시 신호 및 게이트 클럭 신호 중 적어도 하나를 포함할 수 있다.
데이터 구동부는 제2 초기화 완료 신호(LK2)에 기초하여 데이터 신호를 출력할 수 있다. 예를 들어, 데이터 구동부는 제2 초기화 완료 신호(LK2)가 비활성화된 경우 제2 제어 신호의 출력을 제한할 수 있다. 반면에, 데이터 구동부는 제2 초기화 완료 신호(LK2)가 활성화된 경우 제2 제어 신호를 출력하고, 데이터 신호를 생성하여 표시 패널에 제공할 수 있다. 일 실시예에서, 제2 제어 신호는 수평 개시 신호, 데이터 클럭 신호, 및 로드 신호 중 적어도 하나를 포함할 수 있다.
표시 패널에 게이트 신호 및 데이터 신호가 제공됨으로써 표시 패널은 구동(S100)될 수 있다.
따라서, 표시 장치의 구동 방법은 파워-온 시퀀스가 만족되도록 표시 장치를 자동적으로 제어하므로, 사람에 의한 에러의 위험성을 방지할 수 있다.
이상, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 구동 방법에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 표시 장치가 액정 표시 장치인 것으로 설명하였으나, 표시 장치의 종류는 이에 한정되는 것이 아니다.
본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 표시 패널 200: 게이트 구동부
300: 데이터 구동부 310: 제2 시퀀스 제어부
330: 데이터 구동 회로 500: 타이밍 제어부
510: 제1 신호 생성부 530: 지연 회로
550: 제1 시퀀스 제어부 600: 전원 공급부
1000: 표시 장치

Claims (20)

  1. 화소를 포함하는 표시 패널;
    상기 화소에 게이트 신호를 제공하는 게이트 구동부;
    제1 초기화 완료 신호를 생성하고, 상기 화소에 데이터 신호를 제공하는 데이터 구동부; 및
    상기 제1 초기화 완료 신호 및 상태 신호에 기초하여 제2 초기화 완료 신호를 생성하고, 상기 제2 초기화 완료 신호에 기초하여 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 제어부를 포함하고,
    상기 제1 초기화 완료 신호는 상기 데이터 구동부의 초기화 동작이 완료된 경우 활성화되고,
    상기 상태 신호는 상기 제어부의 초기화 동작이 완료된 경우 활성화되는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 데이터 구동부는 상기 제2 초기화 완료 신호에 기초하여 상기 데이터 신호를 상기 화소에 제공하며,
    상기 제어부는 상기 제2 초기화 완료 신호에 기초하여 제1 제어 신호를 상기 게이트 구동부에 제공하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 상태 신호는 설정 레지스터의 값이 로딩되었음을 나타내는 제1 신호, 입력 영상 데이터를 보정하기 위한 보정 데이터가 로딩되었음을 나타내는 제2 신호, 및 입력 전압이 목표 전압에 도달되었음을 나타내는 제3 신호 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 제어부는
    상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제1 초기화 완료 신호에 기초하여 레디(ready) 신호를 출력하는 제1 신호 생성부;
    상기 레디 신호를 지연시킴으로써 상기 제2 초기화 완료 신호를 생성하는 지연 회로; 및
    상기 제2 초기화 완료 신호에 기초하여 상기 제1 제어 신호를 상기 게이트 구동부에 출력하는 제1 신호 제어부를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 제1 신호 생성부는
    상기 제1 신호 및 상기 제2 신호를 논리곱 연산하여 제1 인에이블 신호를 생성하는 제1 논리곱 게이트;
    상기 입력 전압과 상기 목표 전압을 비교하여 상기 제3 신호를 생성하는 제1 비교기;
    상기 제1 인에이블 신호 및 상기 제3 신호를 논리곱 연산하여 제2 인에이블 신호를 생성하는 제2 논리곱 게이트; 및
    상기 제2 인에이블 신호 및 상기 제1 초기화 완료 신호를 논리곱 연산하여 상기 레디 신호를 생성하는 제3 논리곱 게이트를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제4 항에 있어서, 상기 제2 초기화 완료 신호가 비활성화된 경우, 상기 제1 신호 제어부는 상기 제1 제어 신호로서 수직 개시 신호 및 게이트 클럭 신호 중 적어도 하나를 비활성화시키는 특징으로 하는 표시 장치.
  7. 제3 항에 있어서,
    저항열을 이용하여 상기 입력 전압이 상기 목표 전압에 도달하도록 조정하는 전원 공급부를 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제2 항에 있어서, 상기 제어부는 제2 제어 신호를 상기 데이터 구동부에 제공하고,
    상기 데이터 구동부는
    기준 클럭 신호를 복원하기 위한 시작 프레임 제어 신호 및 상기 데이터 구동부의 동작 상태를 나타내는 동작 플래그 신호에 기초하여 상기 제1 초기화 완료 신호를 생성하는 제2 신호 생성부;
    상기 제2 초기화 완료 신호에 기초하여 상기 제2 제어 신호의 출력을 제어하는 제2 신호 제어부; 및
    상기 제2 신호 제어부로부터 수신된 상기 제2 제어 신호에 기초하여 상기 데이터 신호를 생성하는 적어도 하나의 데이터 구동 회로를 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서, 상기 제2 신호 제어부는 상기 제2 초기화 완료 신호가 비활성화된 경우, 상기 제2 제어 신호로서 수평 개시 신호, 데이터 클럭 신호, 및 로드 신호 중 적어도 하나를 비활성화시키는 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서, 상기 제2 신호 생성부는
    상기 제어부와 통신을 수행하고, 상기 동작 플래그 신호 및 상기 제2 제어 신호를 출력하는 제어 인터페이스;
    상기 시작 프레임 제어 신호 및 상기 동작 플래그 신호를 부정논리합 연산하여 제3 인에이블 신호를 생성하는 부정논리합 게이트; 및
    상기 제3 인에이블 신호가 활성화되는 경우, 활성화된 상기 제1 초기화 완료 신호를 생성하는 플립플롭을 포함하는 것을 특징으로 하는 표시 장치.
  11. 화소를 포함하는 표시 패널;
    상기 화소에 게이트 신호를 제공하는 게이트 구동부;
    초기화 동작이 완료된 경우 활성화되는 제1 초기화 완료 신호를 생성하고, 상기 화소에 데이터 신호를 제공하는 데이터 구동부; 및
    상기 제1 초기화 완료 신호 및 상태 신호에 기초하여 제2 초기화 완료 신호를 생성하고, 상기 제2 초기화 완료 신호에 기초하여 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 제어부를 포함하고,
    상기 데이터 구동부는 상기 제2 초기화 완료 신호가 비활성화된 경우, 상기 데이터 신호를 차단하는 것을 특징으로 하는 표시 장치.
  12. 데이터 구동부가 상기 데이터 구동부의 초기화 동작이 완료된 경우 활성화되는 제1 초기화 완료 신호를 생성하는 단계;
    제어부가 상기 제1 초기화 완료 신호 및 상기 제어부의 초기화 동작이 완료된 경우 활성화되는 상태 신호에 기초하여 제2 초기화 완료 신호를 생성하는 단계; 및
    상기 제어부가 상기 제2 초기화 완료 신호에 기초하여 제1 제어 신호를 게이트 구동부에 제공하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제12 항에 있어서,
    상기 데이터 구동부가 상기 제2 초기화 완료 신호에 기초하여 데이터 신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제13 항에 있어서, 상기 데이터 신호를 출력하는 단계는
    상기 제2 초기화 완료 신호가 비활성화된 경우 제2 제어 신호의 출력을 제한하는 단계; 및
    상기 제2 초기화 완료 신호가 활성화된 경우 상기 제2 제어 신호의 출력하고, 상기 제2 제어 신호에 기초하여 상기 데이터 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제14 항에 있어서, 상기 제2 제어 신호는 수평 개시 신호, 데이터 클럭 신호, 및 로드 신호 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제12 항에 있어서, 상기 상태 신호는 설정 레지스터의 값이 로딩되었음을 나타내는 제1 신호, 입력 영상 데이터를 보정하기 위한 보정 데이터가 로딩되었음을 나타내는 제2 신호, 및 입력 전압이 목표 전압에 도달되었음을 나타내는 제3 신호 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서, 상기 제2 초기화 완료 신호를 생성하는 단계는
    상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제1 초기화 완료 신호에 기초하여 레디(ready) 신호를 출력하는 단계; 및
    상기 제2 초기화 완료 신호를 생성하기 위해 상기 레디 신호를 지연시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제17 항에 있어서, 상기 레디 신호를 생성하는 단계는
    상기 제1 신호 및 상기 제2 신호를 논리곱 연산하여 제1 인에이블 신호를 생성하는 단계;
    상기 입력 전압과 상기 목표 전압을 비교하여 상기 제3 신호를 생성하는 단계;
    상기 제1 인에이블 신호 및 상기 제3 신호를 논리곱 연산하여 제2 인에이블 신호를 생성하는 단계; 및
    상기 제2 인에이블 신호 및 상기 제1 초기화 완료 신호를 논리곱 연산하여 상기 레디 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  19. 제17 항에 있어서, 상기 제1 초기화 완료 신호는 기준 클럭 신호를 복원하기 위한 시작 프레임 제어 신호 및 동작 플래그 신호에 기초하여 생성되는 것을 특징으로 하는 표시 장치의 구동 방법.
  20. 제12 항에 있어서, 상기 제1 제어 신호는 수직 개시 신호 및 게이트 클럭 신호 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020170170507A 2017-12-12 2017-12-12 표시 장치 및 이의 구동 방법 KR102473299B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170170507A KR102473299B1 (ko) 2017-12-12 2017-12-12 표시 장치 및 이의 구동 방법
US16/216,158 US10923067B2 (en) 2017-12-12 2018-12-11 Display device and a method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170170507A KR102473299B1 (ko) 2017-12-12 2017-12-12 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20190070379A true KR20190070379A (ko) 2019-06-21
KR102473299B1 KR102473299B1 (ko) 2022-12-05

Family

ID=66696337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170170507A KR102473299B1 (ko) 2017-12-12 2017-12-12 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US10923067B2 (ko)
KR (1) KR102473299B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909909B2 (en) 2018-12-03 2021-02-02 Samsung Display Co., Ltd. Display device and driving method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100414A (ko) * 2017-01-16 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102514636B1 (ko) * 2018-10-22 2023-03-28 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
CN109377951B (zh) * 2018-10-31 2021-06-11 惠科股份有限公司 一种驱动电路、显示模组的驱动方法及显示模组
CN109410859B (zh) * 2018-11-21 2021-04-02 惠科股份有限公司 一种显示装置以及驱动方法和显示器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274799B1 (ko) 1993-04-24 2001-02-01 윤종용 액정 디스플레이장치의 전원 온/오프 시퀀스 제어장치
JP3570974B2 (ja) 2000-07-17 2004-09-29 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR100480333B1 (ko) 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20070103620A (ko) 2006-04-19 2007-10-24 엘지.필립스 엘시디 주식회사 유기 반도체물질을 이용한 액정표시장치용 어레이 기판
JP2009049058A (ja) 2007-08-14 2009-03-05 Hitachi Displays Ltd 半導体装置および表示装置
KR20090060473A (ko) 2007-12-10 2009-06-15 엘지전자 주식회사 영상표시기기 및 전원제어 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101594471B1 (ko) 2009-02-10 2016-02-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101688599B1 (ko) * 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ｉｃ 및 영상신호처리시스템
KR101209088B1 (ko) 2010-12-16 2012-12-06 한국타이어월드와이드 주식회사 비드부를 개량한 자동차용 타이어
KR20140028444A (ko) 2012-08-29 2014-03-10 현대중공업 주식회사 면취기
KR102276734B1 (ko) 2014-12-12 2021-07-13 엘지디스플레이 주식회사 표시장치와 이의 구동방법
KR102411047B1 (ko) 2015-09-30 2022-06-17 엘지디스플레이 주식회사 포스 터치 기능을 갖는 전자 기기
KR102450859B1 (ko) 2015-12-31 2022-10-05 엘지디스플레이 주식회사 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909909B2 (en) 2018-12-03 2021-02-02 Samsung Display Co., Ltd. Display device and driving method thereof

Also Published As

Publication number Publication date
KR102473299B1 (ko) 2022-12-05
US20190180709A1 (en) 2019-06-13
US10923067B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
KR102473299B1 (ko) 표시 장치 및 이의 구동 방법
KR102437170B1 (ko) 게이트 구동 회로 및 이를 구비한 평판 표시 장치
CN111292693B (zh) 数据驱动器、显示设备及操作显示设备的方法
KR101337897B1 (ko) 표시장치의 구동 제어회로
US10504478B2 (en) Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof
US9196218B2 (en) Display device having driving control circuit operating as master or slave
EP3876223A1 (en) Display device
US10902812B2 (en) Display apparatus having compensated gate clock signal and method of driving the same
CN220913877U (zh) 应用于显示面板的驱动控制部
US20230317013A1 (en) Display device and method of performing an over-current protecting operation thereof
JP5672468B2 (ja) 表示装置およびその駆動方法
US11727851B2 (en) Gate driver and display device including the same
KR101906310B1 (ko) 액정표시장치용 타이밍 콘트롤러 및 이의 구동방법
KR20070074841A (ko) 액정 표시 장치
KR102460501B1 (ko) 표시 장치 및 이를 구동하는 방법
US11373579B2 (en) Display device
KR20160083180A (ko) 구동부 및 이를 포함하는 표시장치
KR102235638B1 (ko) 메모리, 이를 포함하는 표시 장치 및 메모리의 기입 방법
KR20070028141A (ko) Ｄｃ-ｄｃ컨버터 및 이를 포함하는 액정 표시 장치
US11721278B2 (en) Light emitting display apparatus for sensing characteristic change of stage and supplying compensation signal to compensate for same
KR20240072398A (ko) 표시 장치
KR20160083179A (ko) 구동부 및 이를 포함하는 표시장치
KR20220055554A (ko) 화소 회로, 이를 포함하는 표시 장치 및 화소 회로의 구동 방법
KR20240003014A (ko) 표시 장치 및 이의 구동 방법
CN116741088A (zh) 显示装置和显示装置的驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant