KR20190050808A - 모폴로지 속성의 홀을 갖는 제품 및 그 제조방법 - Google Patents

모폴로지 속성의 홀을 갖는 제품 및 그 제조방법 Download PDF

Info

Publication number
KR20190050808A
KR20190050808A KR1020197009645A KR20197009645A KR20190050808A KR 20190050808 A KR20190050808 A KR 20190050808A KR 1020197009645 A KR1020197009645 A KR 1020197009645A KR 20197009645 A KR20197009645 A KR 20197009645A KR 20190050808 A KR20190050808 A KR 20190050808A
Authority
KR
South Korea
Prior art keywords
hole
diameter
substrate
less
glass
Prior art date
Application number
KR1020197009645A
Other languages
English (en)
Other versions
KR102569940B1 (ko
Inventor
안드레스 코바루비아스 자라밀로
유휴 진
프랭크 앤드류 Ⅳ 크라머
에카테리나 알렉산드로브나 쿡센코바
다니엘 웨인 주니어 레베스퀘
가렛 앤드류 피취
아릭 브루스 소레이
로버트 스테판 와그너
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20190050808A publication Critical patent/KR20190050808A/ko
Application granted granted Critical
Publication of KR102569940B1 publication Critical patent/KR102569940B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/0025—Other surface treatment of glass not in the form of fibres or filaments by irradiation by a laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)
  • Surface Treatment Of Glass (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

홀을 갖는 유리-계 기판, 홀을 갖는 제품을 포함하는 반도체 패키지, 및 기판에 홀을 형성하는 방법이 개시된다. 일 구현예에서, 제품은 제1표면, 제2표면, 및 상기 제1표면으로부터 연장된 적어도 하나의 홀을 갖는 유리-계 기판을 포함한다. 상기 적어도 하나의 홀은 1㎛ 이하인 표면 거칠기 Ra를 갖는 내벽을 갖는다. 상기 적어도 하나의 홀은 상기 제1표면에 존재하는 제1직경을 갖는 제1오프닝을 갖는다. 제1평면은 상기 유리-계 기판의 평균 두께에 기초하여 유리-계 기판의 제1표면에 의해 정의된다. 상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비는 0.007 이하이다.

Description

모폴로지 속성의 홀을 갖는 제품 및 그 제조방법
본 출원은 35 U.S.C. § 119하에 2016년 9월 8일자에 출원된 미국 가출원번호 제62/384923호의 우선권의 이익을 향유하며, 상기 내용은 그 전체가 참고로서 본원에 포함된다.
본 기재는 에칭된 홀을 갖는 제품에 관한 것이다. 구체적으로, 본 기재는 원하는 모폴로지를 갖는 홀을 갖는 제품, 레이저 및 이러한 제품을 제조하는 에칭 공정에 관한 것이다.
실리콘과 같은 기판은 전기 부품들(예를 들어, 인쇄회로기판, 직접 회로 및 그 유사물) 사이에 배치된 인터포저로서 사용되어왔다. 금속화된 관통-기판 비아는 상기 인터포저의 마주보는 면들 사이를 통과하기 위하여 전기 신호용 인터포저를 관통한 경로를 제공한다. 유리는 우수한 치수 안정성, 조율가능한 열팽창계수("CTE"), 높은 주파수 전기 성능에서 매우 우수한 낮은 전기 손실, 높은 열 안정성, 및 두께 및 대면적 패널로의 형성 가능성을 가지므로 전기 신호 전송에 상당히 유리한 기판 물질이다. 그러나, 관통-유리 비아("TGV") 형성 및 금속화는 유리 인터포저 시장의 발전에 두 가지의 주요한 도전을 선사한다.
홀 모폴로지 속성은 적합하게 금속화될 유리 기판 내에서 홀로서의 가능성에서 역할을 한다. 지나치게 거친 내벽을 갖는 홀은 전기전도성 물질이 벽의 표면에 고착되지 않도록 하고 또한 특히 높은 작업 주파수에서 높은 전기 저항을 생성할 수 있다. 또한, 기판을 관통하여 레이저-드릴 및 에칭된 홀은 오목부, 마운드(mound) 및 홀에 대한 오프닝을 감싸는 기타 기형을 가질 수 있다. 이러한 기형은 기판의 표면 상에 재배선 층의 증착과 같은 다운스트림 공정에 문제를 일으킬 수 있다.
따라서, 개선된 모폴로지 특성을 갖는 홀을 갖는 대안적인 제품, 및 이러한 개선된 모폴로지 속성을 달성하기 위한 공정에 대한 요구가 존재한다.
제1의 관점에서, 제품은 제1표면, 제2표면, 및 상기 제1표면으로부터 연장된 적어도 하나의 홀을 포함하는 유리-계 기판을 포함한다. 상기 적어도 하나의 홀은 1㎛ 이하인 표면 거칠기 Ra를 갖는 내벽을 갖는다. 상기 적어도 하나의 홀은 상기 제1표면에 존재하는 제1직경을 갖는 제1오프닝을 갖는다. 제1평면은 상기 유리-계 기판의 평균 두께에 기초하여 유리-계 기판의 제1표면에 의해 정의된다. 상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비는 0.007 이하이다. 상기 오목 깊이는 상기 적어도 하나의 홀의 제1오프닝에서 상기 제1평면에서부터 제1표면까지 측정된다.
상기 제1관점에 따른 제2관점에서, 제2직경을 갖는 제2오프닝이 상기 제2표면 상에 존재하도록 상기 적어도 하나의 홀은 상기 제1표면에서부터 제2표면까지 연장하는 관통홀이며; 제2평면은 상기 유리-계 기판의 평균 두께에 기초하여 상기 유리-계 기판의 제2표면에 의해 정의되며; 상기 적어도 하나의 홀의 제2직경에 대한 제2의 오목 깊이의 비는 0.007 이하이다. 상기 제2의 오목 깊이는 상기 적어도 하나의 홀의 제2오프닝에서 상기 제2평면에서부터 제2표면까지 측정된다.
상기 제2관점에 따른 제3관점에서, 상기 제1직경 및 제2직경 사이의 차이는 2 ㎛ 이하이다.
상기 제2관점에 따른 제4관점에서, 상기 적어도 하나의 홀은 웨이스트(waist) 직경을 갖는 웨이스트를 포함하며; 상기 웨이스트 직경은 제1직경 및 제2직경 중 큰 것의 80% 이상이다.
상기 제2관점에 따른 제5관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며; 상기 웨이스트 직경은 제1직경 및 제2직경 중 큰 것의 20% 내지 100% 범위 내이다.
상기 전술한 관점에 따른 제6관점에서, 상기 제1직경에 대한 오목 깊이의 비는 0.005 이하이다.
상기 전술한 관점에 따른 제7관점에서, 상기 제1직경에 대한 오목 깊이의 비는 0.003 이하이다.
상기 전술한 관점에 따른 제8관점에서, 상기 내벽의 표면 거칠기 Ra 는 0.1 ㎛ 내지 1 ㎛ 범위 내이다.
상기 전술한 관점에 따른 제9관점에서, 상기 적어도 하나의 홀의 제1직경은 5 ㎛ 내지 250 ㎛ 범위 내이다.
제1관점 내지 제7관점 중 어느 하나에 따른 제10관점에서, 상기 적어도 하나의 홀의 제1직경은 5 ㎛ 내지 100 ㎛ 범위 내이다.
상기 전술한 관점에 따른 제11관점에서, 상기 유리-계 기판은 390 nm 내지 1100 nm 범위 내의 적어도 하나의 파장에서 투명하다.
상기 전술한 관점에 따른 제12관점에서, 상기 적어도 하나의 홀은 복수의 홀이다.
제1 및 제6 내지 제12관점 중 어느 하나에 따른 제13관점에서, 상기 적어도 하나의 홀은 블라인드홀이다.
상기 전술한 관점에 따른 제14관점에서, 상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하이다.
상기 전술한 관점에 따른 제15관점에서, 상기 적어도 하나의 홀의 제1직경에 대한 유리-계 기판의 평균 두께의 가로세로 비는 1:1 내지 15:1 범위 내이다.
제1관점에 따른 제16관점에서, 제1직경 및 제2직경을 갖는 제2오프닝이 상기 제2표면 상에 존재하고, 상기 제1직경 및 제2직경 사이의 차이가 2 ㎛ 이하이고, 상기 적어도 하나의 홀의 환상성이 5 ㎛ 이하이고, 상기 제1직경 및 제2직경 각각이 5 ㎛ 내지 250 ㎛ 범위 내이고, 상기 제1직경 및 제2직경 중 적어도 하나에 대한 유리-계 기판의 평균 두께의 가로세로 비가 1:1 내지 15:1 범위 내이도록 상기 적어도 하나의 홀은 관통홀이다.
제16관점에 따른 제17관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하고, 상기 적어도 하나의 홀의 웨이스트 직경은 상기 제1직경 및 제2직경 중 큰 것의 80% 이상이다.
제16관점에 따른 제18관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하고, 상기 웨이스트 직경은 상기 제1직경 및 제2직경 중 큰 것의 20% 내지 100% 범위 내이다.
제19관점에서, 반도체 패키지는 제1표면, 제2표면, 및 상기 제1표면으로부터 연장하는 적어도 하나의 홀을 포함하는 유리-계 기판을 포함한다. 상기 적어도 하나의 홀은 1 ㎛ 이하의 표면 거칠기 Ra를 갖는 내벽을 포함한다. 상기 적어도 하나의 홀은 상기 제1표면에서 존재하는 제1직경을 갖는 제1오프닝 및 상기 제2표면 상의 제2직경을 갖는 제2오프닝을 포함한다. 제1평면은 상기 유리-계 기판의 평균 두께에 기초하여 유리-계 기판의 제1표면에 의해 정의된다. 상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비는 0.007 이하이다. 상기 오목 깊이는 상기 적어도 하나의 홀의 제1오프닝에서 제1평면에서부터 제1표면까지 측정된다. 전기전도성 물질이 적어도 하나의 홀 내에 배치된다. 상기 반도체 패키지는 상기 적어도 하나의 홀 내에 배치된 전기전도성 물질과 전기적으로 연결된 반도체 소자를 더욱 포함한다.
제19관점에 따른 제20관점에서, 상기 적어도 하나의 홀의 제2직경에 대한 제2의 오목 깊이의 비는 0.007 이하이고 상기 제2의 오목 깊이는 상기 적어도 하나의 홀의 제2오프닝에서 상기 제2평면에서부터 제2표면까지 측정되며, 상기 제2평면은 상기 유리-계 기판의 평균 두께에 기초하여 상기 유리-계 기판의 제1표면에 의해서 정의된다.
제20관점에 따른 제21관점에서, 상기 제1직경 및 제2직경 사이의 차이는 2 ㎛ 이하이다.
제21관점에 따른 제22관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며, 상기 웨이스트 직경은 상기 제1직경 및 제2직경 중 큰 것의 80% 이상이다.
제21관점에 따른 제23관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며, 상기 웨이스트 직경은 상기 제1직경 및 제2직경 중 큰 것의 20% 내지 100% 범위 내이다.
제19관점 내지 제23관점 중 어느 하나에 따른 제24관점에서, 상기 반도체 패키지는 상기 유리-계 기판의 제1표면 상에 위치된 전기전도성 층을 더욱 포함하며, 여기서 상기 전기전도성 층은 상기 적어도 하나의 홀 내에 배치된 전기전도성 물질과 전기적으로 연결된다.
제19관점 내지 제24관점 중 어느 하나에 따른 제25관점에서, 상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비는 0.005 이하이다.
제19관점 내지 제25관점 중 어느 하나에 따른 제26관점에서, 상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비는 0.003 이하이다.
제19관점 내지 제26관점 중 어느 하나에 따른 제27관점에서, 상기 적어도 하나의 홀의 내벽의 표면 거칠기 Ra는 0.1 ㎛ 내지 1 ㎛ 범위 내이다.
제19관점 내지 제27관점 중 어느 하나에 따른 제28관점에서, 상기 제1직경은 5 ㎛ 내지 250 ㎛ 범위 내이다.
제19관점 내지 제28관점 중 어느 하나에 따른 제29관점에서, 상기 적어도 하나의 홀은 복수의 홀이다.
제19관점 내지 제28관점 중 어느 하나에 따른 제30관점에서, 상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하이다.
제19관점 내지 제30관점 중 어느 하나에 따른 제31관점에서, 상기 제1직경에 대한 유리-계 기판의 평균 두께의 가로세로 비는 1:1 내지 15:1 범위 내이다.
제19관점에 따른 제32관점에서, 제1직경 및 제2직경 사이의 차이는 2 ㎛ 이하이고, 상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하이고, 상기 제1직경 및 제2직경 각각은 5 ㎛ 내지 250 ㎛ 범위 내이고, 상기 제1직경 및 제2직경 중 적어도 하나에 대한 유리-계 기판의 평균 두께의 가로세로 비는 1:1 내지 15:1 범위이다.
제32관점에 따른 제33관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하고, 상기 적어도 하나의 홀의 웨이스트 직경은 제1직경 및 제2직경 중 큰 것의 80% 이상이다.
제32관점에 따른 제34관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며; 상기 웨이스트 직경은 제1직경 및 제2직경 중 큰 것의 20% 내지 100% 범위 내이다.
제32관점에 따른 제35관점에서, 상기 반도체 패키지는 라디오 주파수 안테나 칩이다.
제36관점에서, 제품은 제1표면, 제2표면, 및 상기 제1표면 및 제2표면 중 적어도 하나로부터 연장된 적어도 하나의 홀을 포함하는 유리-계 기판을 포함하며, 상기 적어도 하나의 홀은 1㎛ 이하인 표면 거칠기 Ra를 갖는 내벽을 포함하며; 상기 적어도 하나의 홀은 상기 제1표면에 존재하는 제1직경을 갖는 제1오프닝을 포함하며; 상기 제1직경은 5 ㎛ 내지 250 ㎛의 범위 내이다.
제36관점에 따른 제37관점에서, 상기 내벽의 표면 거칠기 Ra는 0.3 ㎛ 이하이다.
제36 또는 제37관점에 따른 제38관점에서, 상기 내벽의 표면 거칠기 Ra는 0.2 ㎛ 이하이다.
제36관점 내지 제38관점 중 어느 하나에 따른 제39관점에서, 상기 적어도 하나의 홀의 제1직경은 5 ㎛ 내지 100 ㎛ 범위 내이다.
제40관점에서, 기판에 홀을 형성하는 방법은 상기 적어도 하나의 홀이 1 ㎛ 이하인 표면 거칠기 Ra를 갖는 내벽을 포함하고, 상기 적어도 하나의 홀이 상기 기판의 제1표면 상에 존재하는 제1직경을 갖는 제1오프닝을 포함하고, 상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비가 0.007 이하이도록, 상기 기판에 펄스 레이저 빔을 적용하여 상기 기판 내에 적어도 하나의 레이저 손상 영역을 형성하는 단계; 및 적어도 하나의 레이저 손상 영역을 확대하기 위하여 액상의 에칭 용액에서 기판을 에칭하여 상기 기판 내에 적어도 하나의 홀을 형성하는 단계를 포함하며, 여기서, 상기 오목 깊이는 상기 적어도 하나의 홀의 제1오프닝에서 제1평면에서 제1표면까지 측정되며, 상기 제1평면은 상기 기판의 평균 두께에 기초하여 기판의 제1표면에 의해 정의된다.
제40관점에 따른 제41관점에서, 상기 에칭 용액의 에칭 속도는 1 ㎛/min 내지 10 ㎛/min 범위 내이다.
제41관점에 따른 제42관점에서, 에칭 용액의 에칭 속도는 3 ㎛/min 내지 4 ㎛/min 범위 내이다.
제40관점 내지 제42관점 중 어느 하나에 따른 제43관점에서, 상기 에칭 용액은 1.0 내지 2.0의 범위의 pH를 갖는다.
제40관점 내지 제42관점 중 어느 하나에 따른 제44관점에서, 상기 에칭 용액은 1.0 내지 2.0 범위의 pH를 갖고, 상기 에칭 용액은 약 4 ㎛/min 미만의 에칭 속도를 제공한다.
제40관점 내지 제44관점 중 어느 하나에 따른 제45관점에서, 상기 기판을 에칭하는 단계는 상기 에칭 용액에 초음파 교반을 적용하는 단계를 더욱 포함하고, 상기 초음파 교반은 40 kHz 내지 192 kHz의 범위 내의 주파수를 갖는다.
제40관점에 따른 제46관점에서, 상기 에칭 용액은 1.5M HF 및 1.6M HNO3를 포함한다.
제40관점에 따른 제47관점에서, 상기 에칭 용액은 1.5M HF 및 1.6M HNO3를 포함하고, 상기 에칭 용액의 온도는 10℃ 내지 30℃ 범위 내에 잇고, 상기 초음파 교반은 에칭 용액에 적용되며, 상기 초음파 교반은 40 kHz 내지 192 kHz 범위 내의 주파수를 갖는다.
제40관점 내지 제47관점 중 어느 하나에 따른 제48관점에서, 상기 기판에 펄스 레이저 빔을 적용하는 단계는 상기 기판의 표면에 희생 커버층을 부착하는 단계; 상기 적어도 하나의 홀의 바람직한 위치에 대응되는 상기 기판에 대하여 미리결정된 위치에 레이저 빔을 위치시키는 단계; 상기 미리결정된 위치에서 레이저 빔을 반복적으로 펄스시킴으로써 상기 희생 커버층에 적어도 하나의 레이저 손상 영역을 형성하는 단계; 및 상기 기판에 적어도 하나의 손상 영역을 생성함으로써 상기 미리결정된 위치에서 희생 커버층에 형성된 관통홀 내로 레이저 빔을 펄스시키는 단계를 더욱 포함한다.
제48관점에 따른 제49관점에서, 상기 레이저 빔은 약 0.02 및 약 0.4 사이의 개구수를 가지며, 상기 레이저 빔의 초점 위치는 상기 희생 커버층의 표면의 약 100 ㎛ 내이다.
제18관점 또는 제49관점에 따른 제50관점에서, 상기 레이저 빔은 약 355 nm의 파장을 가지며, 상기 레이저 빔은 약 5 ns 및 약 75 ns 사이의 펄스 폭을 가지며, 상기 레이저 빔은 약 1 kHz 및 약 30 kHz 사이의 반복률에서 펄스되며, 상기 레이저 빔은 약 25 μJ 및 약 175 μJ 사이의 펄스 에너지를 갖는다.
제40관점 내지 제47관점 중 어느 하나에 따른 제51관점에서, 상기 펄스 레이저 빔을 상기 기판에 적용시키는 단계는 빔 전파 방향에 따라 배향된 레이저 빔 촛점선(focal line)에 펄스 레이저 빔의 초점을 맞추고 상기 레이저 빔 촛점선을 기판 내로 향하게 함으로써 적어도 하나의 레이저 손상 영역을 정의하는 손상 트랙을 형성하는 단계를 더욱 포함한다.
제51관점에 따른 제52관점에서, 상기 레이저 빔 촛점선은 기판의 전체 벌크를 통해서 연장한다.
제51관점 또는 제52관점에 따른 제53관점에서, 펄스 레이저 빔의 파장은 약 532 nm이다.
제51관점 내지 제53관점 중 어느 하나에 따른 제54관점에서, 상기 펄스 레이저 빔은 일련의 파열을 포함하고, 각각의 레이저 빔은 일련의 펄스를 포함한다.
제54관점에 따른 제55관점에서, 파열 당 펄스의 수는 10 내지 20의 범위 내이고, 파열 당 평균 에너지는 100 μJ 내지 200 μJ 범위 내이다.
제40관점 내지 제55관점 중 어느 하나에 따른 제56관점에서, 상기 내벽의 표면 거칠기 Ra 는 0.1 ㎛ 내지 1 ㎛의 범위 내이다.
제40관점 내지 제56관점 중 어느 하나에 따른 제57관점에서, 상기 적어도 하나의 홀의 제1직경은 5 ㎛ 내지 250 ㎛ 범위 내이다.
제57관점에 따른 제58관점에서, 상기 제1직경은 5 ㎛ 내지 100 ㎛ 범위 내이다.
제40관점 내지 제58관점 중 어느 하나에 따른 제59관점에서, 상기 기판은 390 nm 내지 1100 nm의 범위에서 적어도 하나의 파장에서 투명하다.
제40관점 내지 제59관점 중 어느 하나에 따른 제60관점에서, 상기 기판은 유리-계 기판이다.
제40관점 내지 제60관점 중 어느 하나에 따른 제61관점에서, 상기 적어도 하나의 홀은 복수의 홀이다.
제40관점 내지 제61관점 중 어느 하나에 따른 제62관점에서, 상기 적어도 하나의 홀은 블라인드홀이다.
제40관점 내지 제61관점 중 어느 하나에 따른 제63관점에서, 상기 적어도 하나의 홀은 제2직경을 갖는 제1오프닝이 상기 제1표면 상에 존재하며, 제2오프닝이 상기 제2표면 상에 존재하며, 제2평면이 상기 기판의 평균 두께에 기초하여 기판의 제2표면에 의해 정의되며, 상기 적어도 하나의 홀의 제2직경에 대한 제2의 오목 깊이의 비가 0.007 이하이고, 여기서 상기 제2의 오목 깊이는 상기 적어도 하나의 홀의 제2오프닝에서 제2평면에서 제2표면까지 측정된다.
제63관점에 따른 제64관점에서, 상기 제1오프닝은 제1직경을 가지며, 상기 제2오프닝은 제2직경을 가지며, 상기 제1직경 및 제2직경 사이의 차이는 2 ㎛ 이하이다.
제64관점에 따른 제65관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며; 상기 웨이스트 직경은 제1오프닝의 제1직경 및 제2오프닝의 제2직경 중 큰 것의 80% 이상이다.
제64관점에 따른 제66관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며; 상기 웨이스트 직경은 제1직경 및 제2직경 중 큰 것의 20% 내지 100%의 범위 내이다.
제40관점 내지 제66관점 중 어느 하나에 따른 제67관점에서, 상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하이다.
제40관점 내지 제66관점 중 어느 하나에 따른 제68관점에서, 상기 적어도 하나의 홀의 제1직경에 대한 기판의 평균 두께의 가로세로 비는 1:1 내지 15:1 범위 내이다.
제40관점에 따른 제69관점에서, 상기 기판은 유리-계 기판이고, 상기 적어도 하나의 홀은 제2직경을 갖는 제2오프닝이 상기 제2표면 상에 존재하며, 상기 제1오프닝은 제1직경을 가지며, 상기 제2오프닝은 제2직경을 가지며, 상기 제1직경 및 제2직경 사이의 차이는 2 ㎛ 이하이며, 상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하이고, 상기 제1직경 및 제2직경 각각은 5 ㎛ 내지 250 ㎛ 범위 내이고, 상기 제1직경 및 제2직경 중 적어도 하나에 대한 기판의 평균 두께의 가로세로 비는 1:1 내지 15:1 범위 내이도록 관통홀이다.
제69관점에 따른 제70관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하고, 상기 적어도 하나의 홀의 웨이스트 직경은 상기 제1오프닝의 제1직경 및 상기 제2오프닝의 제2직경 중 큰 것의 80% 이상이다.
제69관점에 따른 제71관점에서, 상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하고, 상기 웨이스트 직경은 상기 제1오프닝의 제1직경 및 상기 제2오프닝의 제2직경 중 큰 것의 20% 내지 100% 범위 내이다.
제72관점에서, 제40관점 내지 제71관점 중 어느 하나에 따라 이루어진 제품을 포함한다.
추가적인 특징 및 이점이 후술되는 상세한 설명에서 설명될 것이고, 부분적으로는 상세한 설명, 후술되는 청구항 및 도면을 포함하여, 본원에 개시된 구현예를 실시함으로써 인식되거나 또는 설명으로부터 통상의 기술자에게 명백해질 것이다.
전술한 일반적인 설명 및 후술되는 상세한 설명은 다양한 구현예를 설명하며, 청구된 주제의 성질 및 특성을 이해하기 위한 개관 또는 특을 제공하도록 의도된다는 점이 이해되어야 한다. 첨부된 도면은 다양한 구현예에 대한 좀 더 나은 이해를 제공하며, 본 명세서에 포함되어 그 일부를 구성한다. 본 도면은 본원에 개시된 다양한 구현예를 예시적으로 나타내며, 본 설명과 함께 청구된 주제의 원리 및 작동을 설명하는 역할을 한다.
본 구현예는 본래 실례를 들어 예시적인 도면에서 설명되며, 청구항에서 정의된 주제를 제한하는 것으로 의도되지 않는다. 본 예시적인 구현예의 다음의 상세한 설명은 다음의 도면과 함께 읽혀질 때 이해될 수 있으며, 여기서 유사한 구조는 유사한 참조 번호로 나타낸다:
도 1은 본원에 예시되고 설명된 하나 이상의 구현예에 따른 홀을 갖는 웨이퍼로서 구조화된 실시예 제품을 개략적으로 나타내며;
도 2a는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 홀을 갖는 실시예 제품의 상면도를 개략적으로 나타내며;
도 2b는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 제품의 평균 두께를 결정하기 위한 홀을 갖는 실시예 제품의 상면도를 개략적으로 나타내며;
도 3a는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 원통형의 홀을 개략적으로 나타내며;
도 3b는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 모래시계 형상의 홀을 개략적으로 나타내며;
도 4는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 제품 내의 홀의 환상성의 계산을 그래프로 나타내며;
도 5는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 홀의 이미지의 검출된 가장자리의 실시예를 그래프로 나타내며;
도 6은 본원에 예시되고 설명된 하나 이상의 구현예에 따른 홀의 내벽의 거칠기를 계산하기 위한 컴퓨터-실행 방법 실시예를 개략적으로 나타내며;
도 7은 본원에 예시되고 설명된 하나 이상의 구현예에 따른 실시예 홀의 내부 표면의 거칠기 Ra를 그래프로 나타내며;
도 8a는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 홀의 오프닝 주변의 오목 영역을 갖는 홀의 실시예를 개략적으로 나타내며;
도 8b는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 홀의 배열을 갖는 실시예 제품을 개략적으로 나타내며;
도 9는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 인터포저로서 본원에 개시된 바와 같은 제품을 포함하는 반도체 패키지 실시예를 개략적으로 나타내며;
도 10은 본원에 예시되고 설명된 하나 이상의 구현예에 따른 레이저-드릴 레이저 손상 영역 또는 파일럿 홀을 오픈하기 위한 에칭 공정 실시예를 개략적으로 나타내며;
도 11은 본원에 예시되고 설명된 하나 이상의 구현예에 따른 제품 내에 레이저 손상 영역 또는 파일럿 홀을 생성하기 위한 레이저 시스템 실시예를 개략적으로 나타내며;
도 12a-12c는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 피코초 레이저에 대하여 시간의 함수로서 레이저 방출 실시예의 그래프이며;
도 13a는 도 11에 도시된 레이저 시스템 실시예를 사용하여 펄스 파열 당 서브-펄스의 수 및 다른 펄스 파열 에너지에 대한 유리 내의 홀 모폴로지를 도시하는 이미지이며;
도 13b는 다른 레이저 펄스 에너지에서 레이저 노출 및 에칭 후 유리-계 기판 상의 홀의 상면도를 나타낸 이미지이며;
도 13c는 다른 펄스 에너지에서 레이저 노출 및 에칭 후 유리-계 기판 상의 홀의 측면도를 나타내는 이미지이며;
도 14는 빔 전파(광학) 축을 따라 거리에 대한 가우스-베셀 빔의 축상 강도 피크의 실험적인 측정을 개략적으로 나타내며;
도 15는 본원에 예시되고 설명된 하나 이상의 구현예에 따른 제품을 통해 레이저 손상 영역 또는 파일럿 홀을 형성하기 위한 진동 레이저-드릴 시스템의 실시예를 개략적으로 나타내며;
도 16은 본원에 예시되고 설명된 하나 이상의 구현예에 따른 제품 내에 레이저 손상 영역 또는 파일럿 홀을 오픈하기 위한 에칭 장치의 실시예를 개략적으로 나타내며;
도 17은 유리 제품의 표면 거칠기 상의 에칭 공정 동안 초음파 교반의 효과를 그래프로 나타내며;
도 18a-18f는 홀의 오프닝을 감싸는 오목 깊이 상에서 에칭 용액의 pH의 효과를 나타낸 홀의 이미지이며;
도 19는 홀의 오프닝을 감싸는 오목 깊이 상에서 에칭 용액의 pH의 효과를 그래프로 나타내며; 그리고
도 20은 홀의 오프닝을 감싸는 오목 깊이 상에서 에칭 용액의 pH에서의 증가 및 에칭 속도에서의 감소 모두의 효과를 그래프로 나타낸 것이다.
도면에 대하여 일반적으로 언급하면, 본 기재의 구현예는 반도체 패키지에서 인터포저로서 사용될 수 있는 제품에 관한 것으로, 상기 제품은 홀(예를 들어, 비아) 및 표면 속성을 가지며, 이들은 성공적인 다운스트림 공정을 가능하게 하고, 이에 한정되는 것은 아니나, 상기 공정은 반도체 소자, 라디오-주파수 (RF) 소자 (예를 들어, 안테나, 스위치, 및 그 유사품), 인터포저 소자, 마이크로전자공학 소자, 광전자공학 소자, 미소 전자 기계 시스템 (MEMS) 소자 및 비아가 영향을 받을 수 있는 기타 적용을 위한 재배선층(RDL)의 적용 및 비아 금속화를 포함한다.
좀 더 구체적으로, 본원에 개시된 구현예는 레이저 손상 및 바람직한 모폴로지 속성을 갖는 에칭 공정에 의해 형성된 홀을 갖는 제품에 관한 것으로, 바람직한 모폴로지 속성은 낮은 표면 거칠기(1 ㎛ 미만의 Ra) 및 홀의 오프닝을 감싸는 오목 깊이 D dep 를 갖는 내벽을 포함하며, 여기서 상기 표면에서의 홀의 오프닝 직경에 대한 오목 깊이 D dep 의 비는 0.007 미만이다. 궁극적으로, 상기 홀은 전기전도성 물질로 코팅되거나 또는 충전될 수 있다. 낮은 내벽 표면 거칠기를 갖는 홀은 전기전도성 물질 및 내벽 사이의 증가된 접착력뿐만 아니라 좀 더 낮은 전기저항을 가능하게 한다. 상기 홀의 오프닝 주변의 작은 오목 깊이 D dep 는 다운스트림 공정의 신뢰성을 향상시킨다.
본 기재의 구현예는 레이저-드릴 및 에칭 공정에 관한 것으로, 이로부터 원하는 모폴로지를 갖는 홀을 갖는 제품이 얻어진다. 본원에 개시된 바람직한 홀 모폴로지를 갖는 유리 제품과 같은 제품은 예를 들어 RF 안테나와 같은 반도체 소자에서 인터포저로서 시행될 수 있다.
제품, 반도체 패키지 및 기판에 홀을 형성하는 방법의 다양한 구현예가 이하에서 설명된다.
도 1은 그 내부에 위치된 복수의 홀(120)을 갖는 예시적인 제품(100)의 사시도를 개략적으로 나타낸다. 도 2는 도 1에 나타낸 예시적인 제품(100)의 하향식 도(top-down view)를 개략적으로 나타낸다. 도 1 및 2는 웨이퍼로서 구조화된 제품(100)을 나타내나, 상기 제품은 제한 없이 패널과 같은 어떠한 형상도 취할 수 있는 것으로 이해되어야 한다. 본원에 개시된 제품은 방사선이 관통할 가시 스펙트럼 내에서 파장을 가질 수 있는 광-투과 기판으로부터 제작된다. 예를 들어, 상기 기판은 390 nm 내지 700 nm의 범위에서 적어도 70%, 적어도 75%, 적어도 80%, 적어도 85%, 또는 적어도 90%의 적어도 하나의 파장에서 투과할 수 있다. 상기 기판은 유리-계 기판일 수 있다. 본원에 개시된 바와 같이, 유리-계 기판 물질은 유리(용융 실리카를 포함한) 및 유리 세라믹을 의미한다. 일부 구현예에서, 상기 기판은 유리일 수 있고, 상기 유리는 용융 실리카, 알칼리 함유 유리, 무-알칼리 유리(예를 들어, 무-알칼리 알칼린 알루미노보로실리케이트 유리), 또는 다른 유리 조성물을 함유하는 층을 갖는 적층된 유리 피스(pieces)를 포함할 수 있다. 일부 구현예에서, 상기 기판은 낮은 열팽창계수를 가질 수 있으며(예를 들어, 4 ppm/℃ 이하), 다른 구현예에서, 상기 기판은 높은 열팽창계수(예를 들어, 4 ppm/℃ 초과)를 가질 수 있다.
상술한 바와 같이, 상기 제품(100)은 제품(100)의 제1표면(110)에 연결된 하나 이상의 전자 부품 및 제2표면(112)에 연결된 하나 이상의 전자 부품 사이의 전기 신호를 통과시키도록 전자 소자 내에 인터포저로서 실시될 수 있다. 상기 제품(100)의 홀(120)은 전기전도성 물질로 충전되어 전기적 신호가 통과하는 전기 전도성 비아를 제공한다. 상기 홀(120)은 예를 들어 관통홀 또는 블라인드홀일 수 있다. 본원에서 사용되는 바에 따라, 관통홀은 기판의 두께를 통해서 제1표면(110)에서 제2표면(112)까지 연장한다. 본원에서 사용되는 바에 따라, 블라인드홀은 기판의 두께를 통해서 제1표면(110) 또는 제2표면(112) 중 하나에서 제1표면(110) 또는 제2표면(112)의 다른 부분까지 쭉은 아니고 단지 부분적으로 연장한다. 다른 특징부는 제한 없이, 전기 트레이스의 하나 이상의 패턴을 제공하기 위하여 금속화될 수 있는 채널과 같은 제품(100)의 제1표면(110) 또는 제2표면(112) 내에 형성될 수 있다. 다른 특징부가 또한 제공될 것이다.
상기 제품(100)은 목적하는 적용에 따라 모든 크기 및 형상을 취할 수 있다. 한정적이지 않으나, 실시예로서, 상기 제품(100)은 25 ㎛ 내지 3,000 ㎛ 범위 내에서 두께 T를 가질 수 있다. 상기 제품(100)의 홀(120)은 제한 없이 250 ㎛ 이하, 200 ㎛ 이하, 150 ㎛ 이하, 100 ㎛ 이하, 100 ㎛ 이하, 50 ㎛ 이하, 20 ㎛ 이하, 또는 10 ㎛ 이하와 같은 오프닝 직경 D로 상대적으로 작다. 본원에서 사용되는 바에 따라, 상기 오프닝 직경 D는 상기 기판의 제1 또는 제2표면에서의 홀의 오프닝의 직경이다. 도 8a를 참조하면, 상기 홀(120)의 오프닝은 상기 홀의 수직 벽(124) 및 오목 영역(123)의 곡선 기울기 사이의 전이(transition)를 마크하는 위치에 있다. 상기 수직 벽(124) 및 따라서 홀(120)의 오프닝의 시작은 홀 입구의 탄젠트 선 TL 및 상기 제품의 평균 두께 T에 의해 정의된 제1평면(126) 사이의 각 α가 75 이상인 위치(131)에 있다. 상기 홀(120)의 오프닝 직경 D는 광학 현미경에 의해 형상화된 바에 따라 홀(120) 입구의 가장자리에 대한 최소-제곱 최적합 원의 직경을 찾음으로써 계산된다. 인접한 홀(120) 사이의 중심 간격인 홀(120)의 피치 p는 제한 없이 10 ㎛, 50 ㎛, 100 ㎛, 250 ㎛, 1000 ㎛, 또는 10 ㎛ 내지 100 ㎛, 25 ㎛ 내지 500 ㎛, 10 ㎛ 내지 1000 ㎛, 또는 250 ㎛ 내지 2000 ㎛와 같은 변하는 피치의 모든 범위와 같이 바람직한 적용에 따라 모든 치수일 수 있다.
본원에서 정의된 바에 따라, 상기 제품(100)의 평균 두께 T는 홀(120)의 형성에 기인하여 제1표면(110) 또는 제2표면(112) 상의 모든 오목 영역(123)의 외부에서 취한 3가지의 측정의 평균을 계산함으로써 결정된다(도 8a 및 8b 참조). 본원에 정의된 바에 따라, 두께 측정은 간섭계에 의해 취해진다. 이하에서 상세히 기술되는 바에 따라, 레이저 손상 및 에치 공정은 제품(100) 내에 형성된 홀을 감싸는 오목 영역(123)을 생성시킬 수 있다. 따라서, 평균 두께 T는 오목 영역의 외부의 3가지의 위치에서 제품(100)의 두께를 측정함으로써 결정된다. 본원에서 사용되는 바에 따라, 어구 "오목 영역의 외부에서"는 상기 측정이 가장 가까운 홀(120)로부터 500 ㎛에서 2,000 ㎛까지의 범위의 거리에서 취해진 것을 의미한다. 또한, 상기 제품의 평균 두께의 정확한 표시를 얻기 위하여, 상기 측정점은 서로 적어도 100 ㎛ 떨어져야 한다. 즉, 어떠한 측정점도 서로 100 ㎛ 이내의 측정점이 되어서는 안된다.
도 2b를 참조하여, 제품(100)의 평균 두께 T를 결정하는 비-한정적인 실시예를 개략적으로 나타낸다. 구현예들은 홀(120)의 구조 및 도 2b에 나타낸 측정점 M1, M2 및 M3 의 위치를 제한하지 않으며, 도 2b는 단지 예시적인 목적으로 제공된다는 점이 이해되어야 한다. 도 2b에 나타낸 실시예 제품(100)은 수 개의 홀을 가지며, 이 중 3개는 120A, 120B 및 120C로 나타낸다. 3개의 두께 측정은 측정점 M1, M2, 및 M3에서의 간섭계에 의해 취해진다. 전술한 바와 같이, 두께 측정은 홀의 제작에 의해 생성되는 오목 영역과 같이, 제품(100)의 모든 오목 영역의 외부에서 취해져야 한다. 측정점 M1과 관련하여, 가장 가까운 홀은 홀(120A)이다. 홀(120A)로부터의 측정점 M1의 거리 MD1은 500 ㎛에서 2,000 ㎛까지의 범위 내이다. 유사하게, 홀(120B)로부터의 측정점 M2의 거리 MD2 및 홀(120C)로부터 측정점 M3의 거리 MD3는 500 ㎛에서 2000 ㎛까지의 범위 내이다. 도 2b는 가장 가까운 홀 120A-120C이 측정점 M1, M2 및 M3와 다르다는 점을 도시하나, 구현예가 이에 한정되는 것은 아님이 주지되어야 한다. 비-한정적 예로서, 단일 홀이 가장 가까운 홀(예를 들어, 홀(120A))로부터의 거리를 결정하는데 기준점로서 사용될 수 있다.
간섭계에 의해 측정점 M1, M2 및 M3에서 3가지의 두께 측정이 이루어진 후, 평균 두께 T를 계산하기 위하여 상기 3가지의 두께 측정에 대하여 평균을 낸다.
전술한 바와 같이, 홀(120)(및 일부 구현예에서 다른 특징부)은 이에 한정되는 것은 아니나, 스퍼터링, 무전해 및/또는 전기 도금, 화학 기상 증착 등을 포함하는 모든 공지된 기술을 사용하여 전기전도성 물질로 충전될 수 있다. 상기 전기전도성 물질은 예를 들어 구리, 은, 알루미늄, 티타늄, 금, 백금, 니켈, 텅스텐, 마그네슘 또는 다른 적합한 물질일 수 있다. 홀(120)이 충전되는 경우, 이들은 상기 제품(100)의 제1표면(110) 및 제2표면(112) 상에 배치된 전기 부품들의 전기 트레이스를 전기적으로 연결할 수 있다.
홀(120)의 모폴로지는 홀(120)의 충전의 결과의 품질에서 역할을 한다. 상기 홀의 내부 형상(즉, 프로파일) 및 거칠기는 금속화 공정의 성공에서 중요한 역할을 한다. 예를 들어, 너무 거친 텍스쳐의 홀은 금속화 후 불량한 금속화 및 부적합한 전기 성능으로 귀결될 수 있다. 또한, 페이스트 충전, 진공 스퍼터링, 전기 도금 등의 사용되는 금속화 공정에 따라, 홀에서 웨이스트(가장 좁은 포인트)의 크기를 테일러하는 것이 바람직할 수 있다. 일부 경우에서, 가능한 원통형의 홀(큰 웨이스트 포인트 %)(>50%, >60%, 또는 >75%, 또는 >80%와 같은)을 갖는 것이 바람직하고, 다른 경우, 특정의 웨이스트 오프닝(예를 들어 20-80%, 또는 20-60%, 또는 30-50%, 또는 40-50%, 또는 35-45%)을 갖는 홀이 바람직할 수 있다. 진공 증착 코팅과 같은 금속화 공정은 종종 조준선(line-of-sight) 문제를 가지며, 이는 적용된 코팅이 거친 텍스쳐의 가장 내부 영역에 다다르지 못할 수 있다는 점을 의미한다. 또는 일-면 스퍼터링 공정의 경우, 표면에서의 일부 포인트가 코팅 공정으로부터 다른 것들을 "섀도우"함으로써 모래시계 형상의 홀의 좀 더 낮은 영역은 코팅하기 힘들 수 있다. 그러나, 일부 금속화 공정에서 모래시계 형상의 홀은 원통형의 홀 대비 표면의 코팅을 좀 더 쉽게 할 수 있으므로 바람직할 수 있다. 열 사이클링과 같은 환경 스트레스가 주어지는 경우 균열 및 다른 고장이 발생할 수 있는 것과 같이 모든 비-선택적인 형상 또는 거친 텍스쳐가 또한 금속화 후 신뢰도 문제를 초래할 수 있다. 나아가, 제품의 상부 표면 및 하부 표면을 따라, 홀(120)의 입구 및/또는 출구 주변에 오목부 또는 마운드가 재배선층 공정이 적용되는 경우 도금, 코팅 및 결합 문제를 초래할 수 있다. 따라서, 홀의 모폴로지의 엄격한 제어가 기술적인 자립 제품을 제조하기 위하여 존재하여야 한다. 본 기재의 구현예들은 바람직한 모폴로지 속성, 공차를 갖는 제품 및 이러한 모폴로지 속성 및 공차를 갖는 제품을 달성하기 위한 제조공정의 예를 제공한다.
도 3a 및 3b는 따로 제품(100) 내의 두 개의 홀들(120, 120')를 개략적으로 나타낸다. 도 3a에 도시된 홀(120)은 제1직경 D 1 (예를 들어, 제1표면에서의 제1오프닝의 직경)이 제2직경 D 2 (예를 들어, 제2표면에서의 제2오프닝의 직경)과 실질적으로 같고, 상기 홀(120)의 전체 길이를 따른 직경이 상기 제1직경 D 1 및 제2직경 D 2 와 실질적으로 같도록 실질적으로 원통형이다. 그러나, 도 3b에 도시된 홀(120')은 제1직경 D 1 및 제2직경 D 2 모두의 미만인 웨이스트 직경 W이도록 "모래시계(hourglass)" 형상을 갖는다. 본원에서 사용되는 바에 따라, 웨이스트 직경 W은 제1 및 제2표면 사이에 위치된 홀의 가장 좁은 부분을 나타낸다. 상기 웨이스트는 상기 홀의 깊이의 중심점에서 발생할 필요는 없으나 두 표면 사이의 모든 지점에서 발생할 수 있음이 주지되어야 한다. 전술한 바와 같이, "모래시계" 형상의 홀은 전기전도성 물질이 상기 좁은 웨이스트에 기인하여 홀 내에 완전하게 증착되지 않을 수 있으므로 금속화 공정에 대하여 바람직하지 않을 수 있다.
일부 구현예에서, 상기 웨이스트 직경 W 는 제1직경 D 1 및 제2직경 D 2 중 큰 것의 80% 이상일 수 있다. "모래시계" 형상이 바람직할 수 있는 다른 구현예에서, 상기 웨이스트 직경 W 는 제1직경 D 1 및 제2직경 D 2 중 큰 것의 20% 내지 100% 범위 내이다. 다른 구현예에서, 상기 웨이스트 직경 W 는 제1직경 D 1 및 제2직경 D 2 중 큰 것의 85%, 제1직경 D 1 및 제2직경 D 2 중 큰 것의 90%, 제1직경 D 1 및 제2직경 D 2 중 큰 것의 30% 내지 100%, 제1직경 D 1 및 제2직경 D 2 중 큰 것의 40% 내지 100%, 제1직경 D 1 및 제2직경 D 2 중 큰 것의 50% 내지 100%, 제1직경 D 1 및 제2직경 D 2 중 큰 것의 60% 내지 100%, 제1직경 D 1 및 제2직경 D 2 중 큰 것의 70% 내지 100%, 제1직경 D 1 및 제2직경 D 2 중 큰 것의 80% 내지 100%, 또는 제1직경 D 1 및 제2직경 D 2 중 큰 것의 90% 내지 100%일 수 있다.
일부 구현예에서, 상기 제1직경 D 1 은 제2직경 D 2 와 실질적으로 같다. 비한정적인 실시예로서, 상기 제1직경 D 1 및 제2직경 D 2 사이의 차이는 내지 2 ㎛ 이하, 1.50 ㎛ 이하, 1 ㎛ 이하, 0.75 ㎛ 이하, 0.5 ㎛ 이하, 0.25 ㎛ 이하, 0.1 ㎛ 이하, 또는 0 ㎛ 이하이다.
홀 직경 D 1 또는 D 2 에 대한 제품(100) 두께 T의 가로세로 비는 본 기재에 의해 한정되지 않는다. 구현예에서, 상기 가로세로 비는 1:1 내지 15:1 범위 내이다. 상기 가로세로 비는 목적하는 제품의 상세사항에 따른다. D 1 , D 2 및 W를 포함하는 홀의 직경은 예를 들어, 광학 현미경으로 홀을 형상화하고 홀(120)의 가장자리에 대한 최소-제곱 최적합 원을 계산함으로써 측정될 수 있다.
이하의 제조공정을 사용함으로써, 홀 직경 및 웨이스트 직경 균일성이 제품(100)에 걸쳐 유지된다. 구현예에서, 제품(100)에서 원하는 동일 직경을 갖는 홀들(120)에 대해서, 300 mm까지의 직경을 갖는 웨이퍼로서 구성된 제품(100)에 걸친 홀 직경 균일성은 ± 3%이다. 구현예에서, 제품(100)에서 원하는 동일 직경을 갖는 홀들(120)에 대해서, 300 mm까지의 직경을 갖는 웨이퍼로서 구성된 제품(100)에 걸친 웨이스트 직경 균일성은 ± 5%이다. 본원에서 사용되는 바에 따라, 홀 직경 균일성은
Figure pct00001
에 의해 결정되며, 여기서 D min 은 원하는 동일 직경을 갖는 홀들(120) 중 표면(제품(100)의 상부 표면 또는 하부 표면) 상의 가장 작은 홀 직경이며, D max 는 원하는 동일 직경을 갖는 홀들(120) 중 D mi 와 동일한 표면 상에서의 가장 큰 홀 직경이며, D avg 는 상기 표면 상에서 원하는 동일 직경을 갖는 홀들(120) 중 평균 직경이다.
본원에서 사용되는 바에 따라, 웨이스트 직경 균일성은
Figure pct00002
에 의해 결정되며, 여기서 W min 은 원하는 동일 직경을 갖는 홀들(120) 중 가장 작은 웨이스트 직경이고, W max 는 원하는 동일 직경을 갖는 홀들(120) 중 가장 큰 웨이스트 직경이며, W avg 는 원하는 동일 직경을 갖는 홀들(120) 중 평균 웨이스트 직경이다.
상기 제품(100) 내에서 홀(120)의 정확한 위치는 또한 목적하는 제품에서 중요할 수 있다. 하나의 비-한정적 실시예로서, 직경으로 300 mm까지의 웨이퍼로서 구성된 제품(100) 상에서 홀-투-홀 위치 정확성은 ±5 ㎛ 미만, ±4 ㎛ 미만, ±3 ㎛ 미만, ±2 ㎛ 미만, 또는 ±1 ㎛ 미만일 수 있다. 또 하나의 비-한정적 실시예로서, 크기로 600 mm x 600 mm까지인 패널로서 구성된 제품(100) 상의 홀-투-홀 위치 정확성은 ±10% 미만, ±9 ㎛ 미만, ±8 ㎛ 미만, ±7 ㎛ 미만, ±6 ㎛ 미만, ±5 ㎛ 미만, ±4 ㎛ 미만, ±3 ㎛ 미만, ±2 ㎛ 미만, 또는 ±1 ㎛ 미만일 수 있다. 본 기재에서 다양한 정렬 기술이 존재함에도 불구하고, "최적의 적합" 정렬 시킴이 본원에 사용된다. 홀 위치 정확성을 결정하기 위하여, 상기 제품의 모든 홀이 한번 측정되며, m 홀들을 갖는 제품에 대해서 점 세트 {C1, C2, ..., Cm}가 제품 상의 홀의 표준 위치인 점 세트 {N1, N2, ,,,, Nm}와 일치하도록 교대로 변형되고 전이(비율대로가 아닌)될 수 있으며, 점 세트 {N1, N2, ,,,, Nm}는 품질
Figure pct00003
가 최소화되도록 제품 상의 홀의 표준 위치이다.
금속화 공정에 영향을 미칠 수 있는 또 다른 모폴로지 속성은 홀(120)의 환상성이다. 홀들(120)의 환상성은 인터포저로서 제품(100)의 성능에 또한 영향을 미칠 수 있다. 비-원형 홀들은 제품(100)의 표면 상에서 전기전도성 트레이스에 완전하게 연결되지 않을 수 있다. 또한, 전도성 물질로 홀을 충전한 후, 비원형 홀은 표면 상에 증착된 재배선 층과의 오정렬을 초래할 수 있다. 또한, 금속화된 홀(120)의 고유 저항은 특히 높은 주파수 신호가 제품(100)을 통해 전파되는 경우 비-원형 홀에 의해 악영향을 받을 수 있다.
도 4는 샘플 홀의 환상성을 개략적으로 나타낸다. 본원에서 사용되는 바에 따라, 환상성은 홀(120)의 현미경 이미지에 원을 맞춤으로써 결정된다. H = {h 1 , h 2 , ..., h n )를 취하는 것은 위에서 본 바에 따라(예를 들어, 홀(120)의 현미경 이미지로부터), 홀(120)의 가장자리를 따라 확인된 점 h i = (x i , y i )의 수집이 된다. 상기 점들은 제한 없이 픽셀 당 대략 1 ㎛의 해상도에서일 수 있다. 정확하게 하나의 최소 제곱 적합 원이 평가될 수 있다. 상기 원의 중심점 C = (x c , y c ) 및 그 반경 R은 품질
Figure pct00004
을 최소화시킨다.
거리 (직경) d i = dist(h i , C)의 세트가 주어지는 경우, 최소값 d min 및 최대값 d max 이 발견될 수 있다. 차이
Figure pct00005
는 환상성으로서 본원에서 기술된다. 따라서, 모든 거리 di가 동일한 경우에 이론적으로 완벽한 원은 제로의 환상성 값을 초래하는 dmin 및 dmax의 등가를 가질 것이다. 좀 더 큰 환상성의 값은 덜 둥근 홀을 나타낸다. 본원에 개시된 제품들은 5 ㎛ 이하, 내지 4 ㎛ 이하, 3 ㎛ 이하, 2 ㎛ 이하, 1 ㎛ 이하, 또는 0 ㎛의 환상성을 갖는다.
전술한 바와 같이, 홀(120)의 내벽의 표면 거칠기는 금속화 공정에 부정적인 영향을 미치며, 이는 적합하지 않은 고주파에서 전기적 성능 및 신뢰성 문제(예를 들어 균열 또는 다른 고장)를 야기한다. 후술되는 본원의 공정들은 내부 표면에 전기전도성 물질의 접착을 촉진하는 매끄러운 내부 표면을 갖는 홀들(120)을 갖는 제품이 가능하도록 한다. 본원에서 사용되는 바에 따라, "매끄러운 내부 표면"은 홀의 내부 표면의 표면 거칠기 Ra가 1 ㎛ 이하, 0.9 ㎛ 이하, 0.8 ㎛ 이하, 0.7 ㎛ 이하, 0.6 ㎛ 이하, 0.5 ㎛ 이하, 0.4 ㎛ 이하, 0.3 ㎛ 이하, 0.2 ㎛ 이하, 0.1 ㎛ 이하, 0.1 ㎛ 내지 1 ㎛의 범위 내, 0.1 ㎛ 내지 0.5 ㎛의 범위 내, 또는 0.1 ㎛ 내지 0.3 ㎛의 범위 내인 내부 표면이다.
도 5-7은 곡선일 수 있는, 홀들(120)의 내부 표면의 표면 거칠기 Ra를 결정하는 방법을 그래프로 나타낸다. 따라서, 본 기재의 구현예는 곡선 표면의 표면 거칠기 Ra를 결정하기 위한 컴퓨터-실행 방법을 제공한다. 상기 방법에 따르면, 광학 현미경에 의해서와 같이 홀의 면 프로파일 이미지가 캡쳐된다. 가장자리 검출 알고리즘은 기판의 벌크 및 홀의 가장자리를 결정하기 위하여 홀의 이미지 상에서 수행된다. 비-한정적 실시예로서, 이미지J로 쓰여진 매크로는 이미지J 내의 "최소 방법"을 사용하여 2항의 도면으로 홀의 면 프로파일의 8 비트 이미지를 변환한다. 이어서, 이미지의 모든 열이 세기 크기로 0에서 255까지의 전이가 검출될 때까지(이는 홀의 가장자리에 대응함) 스캔되는 가장자리 검출 알고리즘이 사용된다.
도 5는 가장자리 검출 알고리즘에 의해 검출되는 홀 프로파일을 그래프로 나타낸다. 도 6을 참조하면, 블록(302)에서, 기판의 깊이 내에서의 위치 대 홀 가장자리 위치를 나타낸다(즉, 홀의 가장자리는 회전되어 또는 수평으로 나타난다). 블록(302)은 상기 홀 프로파일의 절반만 도시하나, 상기 홀의 양면이 분석되고 평가될 수 있다는 점이 이해되어야 한다. 블록(304)에서, 최소 제곱 최소화 최적 루틴을 사용하여, 상기 검출된 가장자리(305)가 다항 곡선(307), 통상적으로 y=ax 2 +bx+c 부류의 2차 다항에 맞추어지며, 여기서 y 는 가로축에서부터 상기 검출된 가장자리까지의 거리이고, x 는 상기 기판의 깊이에 대응하는 가로축 상의 위치이며, a, b 및 c 는 적합 루틴 동안 계산되는 상수이다. 다음으로, 블록(306)에서, 고유 곡률이 검출된 가장자리 데이터(305)로부터 적합 다항의 곡선(307)을 공제함으로써 제거되며, 나머지가 펴진(straightened) 거칠기 프로파일(309)을 얻기 위하여 계산된다. 블록(308)에서, 여러가지 통계 거칠기 파라미터가 제한 없이 Ra, Rq, Rz, 최고 피크, 최저 밸리, 상부 직경, 하부 직경, 및 웨이스트 백분율과 같은 펴진 거칠기 프로파일(309)로부터 공제될 수 있다.
상술한 통계는 상기 홀의 전체 깊이의 적어도 50%, 적어도 80%, 적어도 90%, 또는 적어도 95%를 연장하는 홀의 가장자리로부터 데이터를 사용함으로써 계산된다. 즉, 상기 거칠기 데이터는 상기 기능의 면(예를 들어 작은 50 ㎛ x 50 ㎛ 구역)의 작은 패티만의 거칠기를 나타내지 않아야 한다. 대신 가능한 홀의 깊이를 통해서 내벽 표면 만큼 많이 캡쳐하여 모든 범프, 버글 또는 다른 비-이상적인 특징부가 표면의 분석에서 캡쳐되어야 한다. 이러한 모든 특징부들은 균일하고 완전하게 홀을 코팅하고 충전하기 위한 진공 증착 또는 액상의 상 도금법을 통해서 증착되는 전기전도성 물질의 능력에 궁극적으로 영향을 미칠 것이다. 따라서, 홀 내부 거칠기의 분석에서 영역을 무시하는 것은 결함을 갖는 모든 영역들이 이후 금속화 단계의 성공을 방해할 것이므로 일반적이지 않다.
상기 표면 거칠기 Ra는 홀 품질의 우수한 표지이다. 도 7은 그래프(311)에서 표면 거칠기 Ra의 결정을 그래프로 나타낸다. 중간선 ML은 Z(x)에 의해 정의되는 펴진 거칠기 프로파일(309)의 평균 깊이에 위치된다. Ra는 중간선 ML로부터 프로파일 편차Z(x)의 절대값의 산술 평균으로서 정의된다:
Figure pct00006
전술한 바와 같이, 상기 제품(100)의 홀들(120)은 후술되는 홀 제조 공정을 사용함으로써 1 ㎛ 미만의 낮은 표면 거칠기 Ra를 갖는 내부 표면을 갖는다.
또 다른 형태학 속성은 홀(120)에 의해 정의된 오프닝에 근접한 제품(100)의 표면의 형상이다. 홀 부근의 오목부, 마운트 또는 다른 변체는 이어진 공정이 재배선층 적용 공정과 같이 수행되는 경우 도금, 코팅 및 결합 문제를 초래할 수 있다.
도 8a는 실시예 제품(100) 내에서 두 가지의 홀(120)을 개략적으로 도시한다. 각각의 홀(120)은 제1표면(110)에서의 제1오프닝(121) 및 제2표면(112)에서의 제2오프닝(125)을 갖는다. 도 8a에 나타낸 바와 같이, 제1의 오목 영역(123)은 제1오프닝(121)을 감싸고, 제2의 오목 영역(127)은 제2오프닝(125)을 감싼다. 이러한 오목 영역들은 에칭 공정의 영향이다. 상기 에칭 공정 시 홀을 감싸는 물질의 제거는 상기 홀 둘레 주위의 오목부 또는 돌출부를 야기할 수 있다. 예를 들어, 레저저-손상된 유리는 비-레이저-손상된 유리보다 빠른 속도로 에칭함으로써 오목 영역을 생성할 수 있다. 돌출부들은 교반 없이 유리 기판을 에칭하는 경우 형성할 수 있다. 예를 들어, 교반 없이 유리-계 기판을 에칭하는 경우, 상기 홀의 내부로부터 제거된 유리-계 물질은 홀의 입구 및/또는 출구에 축적될 수 있다.
이러한 오목 영역의 오목 깊이 D dep 를 최소화하는 것은 예를 들어 인터포저 소자로서 제품(100)을 향상시킨다. 오목부가 존재하는 경우 포켓이 상기 유리-계 기판 및 연이어 증착된 금속층 사이에 형성할 수 있다. 최소화된 오목 깊이 Ddep는 인터포저 소자의 재배선층이 제품(100)의 일 표면 또는 양 표면에 적용되는 경우 도금, 코팅 및 결합 문제를 감소시킬 수 있다.
구현예에서, 상기 오프닝을 감싸는 오목 영역의 오목 깊이 D dep 는 약 0.2 ㎛ 이하, 약 0.15 ㎛ 이하, 약 0.1 ㎛ 이하, 또는 약 0.05 ㎛ 이하, 약 0.01 ㎛ 내지 약 0.2 ㎛의 범위, 약 0.01 ㎛ 내지 약 0.15 ㎛의 범위, 약 0.05 ㎛ 내지 약 0.2 ㎛의 범위, 약 0.05 ㎛ 내지 약 0.15 ㎛의 범위, 약 0.1 ㎛ 내지 약 0.2 ㎛의 범위, 또는 약 0.1 ㎛ 내지 약 0.15 ㎛의 범위인 원하는 깊이와 같은 원하는 깊이 이하이다.
도 8a는 오목 영역의 오목 깊이 D dep 를 결정하는 방법을 도시한다. 제1평면(126)은 제품(100)의 평균 두께 T에 기초하여 제품(100)의 제1표면(110)에 의해 정의된다. 유사하게, 제2평면(128)은 제품(100)의 평균 두께 T에 기초하여 제품(100)의 제2표면(112)에 의해 정의된다. 도 2b와 관련하여 상술한 바와 같이, 상기 제품의 평균 두께 T는 모든 오목 영역(123)의 외부인 간섭계에 의해 취해진(즉, 500 ㎛ 및 2,000 ㎛의 범위 내의 거리에서 취해진) 3가지의 두께 측정을 평균냄으로써 결정된다.
상기 제1표면(110)에서의 홀(120)의 오목 깊이 D dep 는 상기 홀(120)의 수직 벽(124)의 시작의 위치(131)인 홀(120)의 오프닝에서 제1평면(126)에서부터 제1표면(110)까지 측정된다(즉, 상기 홀(120)의 오목 영역(123)에서부터 수직 벽(124)까지의 전이). 상기 수직 벽(124)의 시작의 위치(131)는 오목 영역(123, 127)의 곡선 표면의 탄젠트선 TL 및 제1평면(126) 또는 제2평면(128) 사이의 각 α을 측정함으로써 결정된다. 상기 수직 벽(124)의 시작의 위치 및 따라서 상기 홀(120)의 오프닝의 위치는 각 α가 75도 초과인 곳이다. 즉, 상기 오목 영역(123, 127)은 모든 각 α가 75도 미만인 영역이다. 비-한정적 실시예로서, 상기 제1의 오목 영역(123) 및 제2의 오목 영역(127)의 깊이 Ddep는 Zygo Corporation에서 입수 가능한 NewView 7300과 같은 광학 표면 조면계로 측정될 수 있다.
홀의 직경이 좀 더 클수록, 홀의 오프닝 부근의 오목 깊이 D dep 가 더욱 크다는 점이 주목된다. 이는 좀 더 큰 직경 홀이 좀 더 긴 에칭 시간을 요구하고 따라서 좀 더 많은 물질이 에칭 공정 시 유리 기판으로부터 제거되기 때문일 수 있다. 후술되는 바와 같이, 구현예에서, 홀 제조 공정의 파라미터는 평균 홀 직경에 대한 반경 R 내의 오목 영역의 오목 깊이 D dep 의 비가 0.007 이하, 0.006 이하, 0.005 이하, 0.004 이하, 0.003 이하, 0.002 이하, 또는 0.0015 이하이도록 된다.
일부 경우에서, 홀 어레이에서 전체 유리 표면, 작은 중심 간격(즉, 피치)를 갖는 홀의 어레이는 홀의 어레이의 외부의 유리 표면에 비하여 오목할 수 있다. 상기 오목 영역은 홀 사이의 간격이 에칭 공정의 결과로서 홀을 감싸는 오목 영역의 반경 미만인 경우 발생할 수 있다. 한정 없이 실시예로서, 약 300 ㎛ 미만, 약 200 ㎛ 미만, 약 150 ㎛ 미만, 약 ㎛ 미만, 또는 약 50 ㎛ 미만의 홀 사이의 피치 p가 제품이 표면이 홀의 어레이에서 오목해지도록 할 수 있다.
도 8b는 홀(120)의 어레이(129)를 갖는 실시예 유리 제품(100')을 도시하며, 여기서 상기 중심 간격은 제1표면(110) 및 제2표면(112)이 홀(120)의 어레이(129)에서 오목하게 되도록 한다. 특히, 홀(120)의 어레이(129)에서 상기 제1표면(110) 및 제2표면(112)은 오목 깊이 Ddep에 의해 각각 제1평면(126) 및 제2평면(128)로부터 오목하게 된다. 상기 제1평면(126) 및 제2평면(128)은 상술한 바와 같이 평균 두께 T에 의해 결정될 수 있다. 상기 제1표면(110)에서의 오목 깊이 Ddep는 제2표면(112)에서의 오목 깊이 Ddep와 다를 수 있다는 점이 이해되어야 한다. 구현예에서, 본원에 개시된 바와 같이, 상기 레이저 공정 파라미터 및 에칭 공정 파라미터는 상기 제품의 평균 두께 T에 대한 제1표면(110) 또는 제2표면(112)에서의 오목 깊이 Ddep의 비가 0.007 미만이도록 제어된다.
이제 도 9를 참조하여, 실시예 반도체 패키지(190)를 개략적으로 나타낸다. 상기 반도체 패키지(190)는 제1의 반도체 소자(185) 및 제2의 반도체 소자(186) 및 기판(187) 사이에 인터포저로서 작용하는 제품(100)을 포함한다. 제1의 금속화층(181)(예를 들어, 제1의 재배선층)이 인터포저(100)의 제2표면(112) 상에 배치된다. 상기 도시된 구현예에서, 상기 제1의 반도체 소자(185)는 제1의 볼그리드어레이(183)에 의해 제1의 금속화층(181) 및 인터포저(100)에 전기적으로 연결되며, 상기 제2의 반도체 소자(186)는 제2의 볼그리드어레이(184)에 의해 제1의 금속화층(181) 및 인터포저(100)에 전기적으로 연결된다. 제2의 금속화층(182) 및 인터포저(100)는 제3의 볼그리드어레이(188)에 의해 기판(187)에 전기적으로 연결된다. 본 기재의 구현예는 볼그리드어레이 상호 접속에 의해 한정되지 않으며, 모든 다른 상호 접속이 사용될 수 있음이 이해되어야 한다. 상기 홀(120)은 인터포저(100)를 통해서 전기 신호를 통과시키기 위하여 전기전도성 물질(예를 들어, 구리)로 금속화되는 비아이다.
상기 반도체 패키지의 기능성은 본 기재에 의해 한정되지 않는다. 하나의 비-한정적 실시예로서, 상기 반도체 패키지는 무선 통신 소자에 사용되는 고-주파수 라디오 주파수 ("RF") 소자일 수 있다(예를 들어, 약 100 kHz 및 약 100 GHz 사이의 주파수). 상기 에칭된 관통홀의 매끄러운 내벽은 이러한 고-주파수 RF 소자에서 바람직한 낮은 고-주파수 저항을 제공한다.
본 기재의 구현예들은 전술한 모폴로지 속성을 갖는 제품(100)에서의 홀(120)을 제작하는 방법을 더욱 포함한다. 일반적으로, 상기 홀(120)은 레이저 손상 및 에칭 공정에 의해 제조되며, 여기서 레이저 손상 영역 또는 파일럿 홀은 원하는 직경 및 모폴로지를 갖는 홀(120)을 얻기 위하여 에칭 용액에 의해 더욱 오픈되는 레이저 빔의 적용에 의해 형성된다.
이제 도 10을 참조하면, 홀 제조 공정을 수행하는 실시예 제품(100)을 개략적으로 나타낸다. 일반적으로, 레이저 손상 영역(140) 또는 파일럿 홀은 제품(100)의 벌크를 통해서 먼저 형성된다. 상기 레이저 손상 영역(140)은 에칭 용액(130)의 적용 시 비-손상 영역보다 더욱 빠른 에칭 속도에서 에칭하는 제품(100) 내의 손상 영역을 생성시킨다. 상기 에칭 용액(130)은 상기 레이저 손상 영역(140) 및 제1표면(110) 및 제2표면(112)을 통해서 제품(100)으로부터 물질(예를 들어, 유리 물질)을 제거한다. 파선에 의해 개략적으로 나타낸 바와 같이, 물질은 제1표면(110) 및 제2표면(112)보다 레이저 손상 영역(140)에 인접한 영역에서 좀 더 빠른 속도에서 에칭 용액(130)에 의해 제거된다. 상기 에칭 용액(130)은 제1표면(110)에서의 원하는 제1직경 D 1 및/또는 제2표면(112)에서의 원하는 제2직경 D 2 이 달성될 때까지 상기 제품(100)에 적용될 수 있다. 다양한 레이저 및 에칭 공정이 후술된 바와 같다.
모든 레이저 공정이 제품(100)의 유리 물질에서 높은 품질의 홀을 생성시키는데 사용될 수 있는 것은 아님이 주목된다. 예를 들어, 미세 균열이 유리 내로의 열 에너지의 오버-증착에 의해 생성될 수 있고, 유리 조각이 유리의 레이저 입구 또는 출구 홀로부터 튀어나올 수 있으며, 제거 방법이 종종 매우 거친 표면을 생성할 수 있다. 이러한 모든 특징부는 연이은 화학 에칭이 제거하지 않거나 또는 매끈하게 못하는 비-이상적인 형상을 생성시킨다.
신속하고 효율적으로 고-품질(예를 들어, 매끈한 내벽, 최소의 오목 영역 깊이, 및 상술한 바와 유사한)로 귀결되는 레이저 손상 영역 또는 파일럿 홀을 생성시키는데 사용될 수 있는 제1의 구별되는 레이저 공정이 도 11에 도시된다. 상기 공정은 각각의 레이저 펄스로 유리 시트의 바디를 통해서 완전하게 파일럿 홀 또는 레이저 손상 영역을 드릴하기 위하여 선 초점(line focus) 광학과 조합하여 단펄스 레이저를 사용한다. 이러한 연장된 초점을 생성시키는데 사용되는 광학(150)이 도 11에 도시된다. 실시예의 선 초점 공정의 좀 더 상세한 설명이 미국특허공개번호 제2015/0166395호에 제공되며, 상기 문헌은 그 전체가 참고로서 본원에 포함된다.
상기 광학은 인커밍 펄스 레이저 빔(152)을 수용하고 엑시콘(154)의 광축을 따른 선 초점(155)을 생성하는 엑시콘(154)을 포함할 수 있다. 상기 레이저 빔(152)은 다음으로 상기 엑시콘으로부터 수용되는 레이저 빔(152)을 조준하는 제1의 렌즈(156) 및 상기 제품(100)의 벌크를 통해서 적어도 부분적으로 배치되는 선 초점(159)으로 레이저 빔의 초점을 맞추는 제2의 렌즈(158)를 포함하는 망원 렌즈 어셈블리에 의해 수용된다. 도 11에 의해 도시된 실시예에서, 상기 선 초점(159)은 상기 제품의 제1표면(110) 및 제2표면(112)을 통해서 연장한다.
이러한 공정의 이점은 각각의 레이저 펄스(도 12a-12c에 기술된 바와 같은 펄스 파열)가 파일럿 홀 또는 레이저 손상 영역(140)을 완전하게 형성하는 것이다. 따라서, 파일럿 홀 또는 레이저 손상 영역(140)을 제작하는 시간은 매우 짧다(예를 들어, 단일 펄스로 10 psec, 예를 들어, 또는 완전 파열 펄스로 대략 수백 나노초).
상기 선 초점 공정의 추가 이점은 거의 동일한 상부 및 하부 직경 포스트-에치(즉, D 1 및 D 2 )의 홀(120)로 귀결되는 유리의 바디를 통한 손상을 만드는 것이다. 이것은 많은 다른 레이저 홀 형성법에 존재할 수 있는 중요 테이퍼와 대조되며, 여기서 일정한 각이 종종 홀 벽(예를 들어 10도)에서 보여질 수 있거나, 또는 상기 비아의 상부 및 하부는 직경에서 약 10 ㎛ 차이와 같은 근복적으로 다른 크기일 수 있다.
상기 선 초점 경우에, 상기 홀의 내부 거칠기는 상기 홀 형성 공정의 파라미터를 변화시킴으로써 제어될 수 있다. 특히, 이러한 파라미터들은 두 가지의 카테고리로 나뉘어질 수 있다: 레이저 파라미터 및 에칭 파라미터. 상기 라인 공정의 레이저 파라미터가 다음에 기술되며, 상기 에칭 파라미터가 이하에서 상세히 기술된다.
홀의 품질은 사용되는 레이저 조건에 좌우된다는 점이 관찰되었다. 상기 물질은 펄스 레이저 빔의 파장에 투명해야 한다. 이에 한정되는 것은 아니나 실시예로서, 상기 파장은 355 nm 내지 1100 nm 범위 내일 수 있다. 사용할 통상의 고에너지 펄스 레이저 파장은 1064nm 및 그 하모닉스 (532 nm, 355 nm), 또는 1030 nm 및 그 하모닉스 (515 nm, 343 nm)를 포함할 수 있다. 특히, 약 532 nm의 파장을 갖는 레이저 빔은 1064nm와 같은 좀 더 장 파장을 사용하는 것에 비해서 좀 더 낮은 내부 표면 거칠기를 갖는 고-품질 홀(120)을 생산하는 것이 관찰되었다.
상기 펄스 지속기간 및 강도는 다광자 흡수 효과를 달성하도록 충분히 짧아야 한다. 피코초 또는 펨토초 레이저 소스와 같은, 초-단 펄스 레이저가 사용될 수 있다. 일부 구현예에서, 대략 10 피코초 펄스 레이저가 사용될 수 있다. 본원에 기술된 이러한 피코초 레이저의 작업은 서브-펄스 160A를 포함하는 "펄스 파열"(160)을 생성할 수 있다. 도 12a는 각각 세 가지의 서브-펄스(160A)를 포함하는 두 개의 연이은 펄스 파열(160)을 도시한다. 펄스 파열을 생산하는 것은 펄스의 방출이 서브-펄스들의 타이트 클러스터(tight cluster)에서보다 균일하고 꾸준한 스트림에서가 아닌 레이저 타입의 작업이다. 각각의 펄스 파열(160)은 매우 단 지속기간의 다중의 개별적인 서브-펄스(160A)를 함유한다(적어도 2 서브-펄스, 적어도 3 서브-펄스, 적어도 4 서브-펄스, 적어도 5 서브-펄스, 적어도 10 서브-펄스, 적어도 15 서브-펄스, 적어도 20 서브-펄스, 또는 그 초과와 같은). 즉, 펄스 파열(160)은 서브-펄스(160A)의 "포켓"이며, 상기 펄스 파열(160)은 각 파열 내에서 개별적인 인접한 펄스의 분리보다 좀 더 긴 지속기간에 의해 서로 분리된다. 도 12b를 참조하면, 도 12a의 단일 서브-펄스(160A)에 대해서 시간에 대한 레이저 방출을 도시하며, 서브-펄스는 100 psec 까지(예를 들어, 0.1 psec, 5 psec, 10 psec, 15 psec, 18 psec, 20 psec, 22 psec, 25 psec, 30 psec, 50 psec, 75 psec, 또는 그 사이)의 펄스 지속기간 Td을 가질 수 있다. 단일 펄스 파열(160A) 내의 이러한 개별적인 서브-펄스(160A)는 단일 펄스 파열 내에서 발생하는 사실을 나타내기 위하여 본원에서 서브-펄스로 기술된다. 상기 펄스 파열(160) 내의 각각의 개별적인 서브-펄스(160A)의 에너지 또는 강도는 펄스 파열 내의 다른 서브-펄스와 동일하지 않을 것이며, 펄스 파열 내의 다중 서브-펄스의 강도 분포는 종종 레이저 디자인에 의해 지배되는 시간에서의 지수함수형 붕괴를 따른다.
도 12c를 참조하면, 바람직하게는, 본원에 개시된 실시예 구현예의 펄스 파열(160) 내의 각각의 서브-펄스(160A)는 1 nsec 내지 50 nsec (예를 들어 레이저 캐비티 디자인에 의해 종종 지배된 시간으로, 10-50 nsec, 또는 10-30 nsec)의 지속기간 Tp에 의해 파열에서의 연이은 서브-펄스로부터 시간으로 분리된다. 주어진 레이저에 대해서, 펄스 파열(160) 내의 각각의 서브-펄스(160A)(서브-펄스-투-서브-펄스 분리) 사이의 시간 분리 Tp는 상대적으로 균일하다(±10% ). 예를 들어, 일부 구현예에서, 펄스 파열(160) 내의 각각의 서브-펄스(160A)는 대략 20 nsec (50 MHz)에 의해 연이은 서브-펄스로부터 시간으로 분리될 수 있다. 예를 들어, 약 20 nsec의 서브-펄스 분리 Tp를 생산하는 레이저에 대해서, 펄스 파열 내의 상기 서브-펄스-투-서브-펄스 분리 Tp는 약 ±10% 내로 유지되거나, 또는 약 ±2 nsec이다. 상기 서브-펄스(160A)의 각 펄스 파열(160) 사이의 시간(즉, 펄스 파열들 사이의 시간 분리 Tb)은 더욱 길게 될 것이다(예를 들어, 0.25 μsec ≤ Tb ≤ 1000 μsec, 예를 들어 1-10 μsec, 또는 3-8 μsec). 본원에 개시된 레이저의 실시예 구현예 중 일부에서, 상기 시간 분리 Tb 는 약 200 kHz의 파열 반복률 또는 주파수를 갖는 레이저에 대해서 약 5 μsec이다.
상기 레이저 파열 반복률(또한 본원에서 파열 반복 주파수라고도 기술됨)은 펄스 파열(160)의 제1의 서브-펄스(160A) 내지 상기 연이은 펄스 파열(160)에서의 제1의 서브-펄스(160A) 사이의 시간으로서 정의된다. 일부 구현예에서, 상기 파열 반복 주파수는 약 1 kHz 및 약 4 MHz 사이의 범위일 수 있다. 좀 더 바람직하게는, 상기 레이저 파열 반복률은 약 10 kHz 및 650 kHz 사이의 범위일 수 있다. 각 펄스 파열에서의 제1의 서브-펄스 내지 상기 연이은 펄스 파열에서의 제1의 펄스 사이의 시간 Tb는 0.25 μsec (4 MHz 파열 반복률) 내지 1000 μsec (1 kHz 파열 반복률), 예를 들어 0.5 μsec (2 MHz 파열 반복률) 내지 40 μsec (25 kHz 파열 반복률), 또는 2 μsec (500 kHz 파열 반복률) 내지 20 μsec (50k Hz 파열 반복률)일 수 있다. 정확한 타이밍, 펄스 지속기간, 및 파열 반복률은 레이저 디자인에 따라 매우 달라질 수 있으며, 그러나 높은 세기의 단 서브-펄스(Td <20 psec 및 바람직하게는 Td≤15 psec)는 특히 잘 작동하는 것으로 나타났다. 일반적으로, 고정된 펄스 당 파열 에너지에 대해서 피크 강도 변화 내에서 펄스의 수를 증가시키는 것은 물질 뿐 아니라 에너지의 일시적 분포를 겪게한다. 일반적으로, 좀 더 큰 서브-펄스 수는 좀 더 나은 홀 품질 및 좀 더 큰 공정 윈도우(예를 들어, 파열 당 10 서브-펄스 초과)로 귀결된다.
물질을 개질하기 위한 파열 에너지의 양은 기판 물질 조성물 및 기판과 상호작용하는데 사용되는 선 초점의 길이에 좌우될 것이다. 상호작용 영역이 좀 더 길수록, 좀 더 많은 에너지가 퍼지며, 좀 더 높은 파열 에너지가 요구될 것이다. 정확한 타이밍, 서브-펄스 지속기간, 및 파열 반복률은 레이저 디자인에 따라 좌우될 수 있으며, 높은 세기의 좀 더 단 서브-펄스(<15 psec, 또는 ≤10 psec)가 상기 기술과 잘 작동하는 것으로 보여졌다.
펄스 파열(160) 당 에너지 및 펄스 파열 당 서브-펄스(160A)의 수는 결과적인 홀(120)의 특성에 영향을 준다. 상기 펄스 파열 에너지가 특정 임계 미만인 경우(기판 조성물 및 두께에 따라), 에칭 후 레이저 공정 시 형성된 측면 균열은 제어되지 않은 프로파일로 귀결된다. 한편, 파열 에너지가 너무 높은 경우, 상기 벽은 좀 더 높은 거칠기 값을 나타내며, 입구 및 출구는 타원 형상을 갖는다.
도 13a-c는 고정 레이저 파장(532 nm)에 대해서, 펄스 파열 당 에너지 및 펄스 파열 당 서브-펄스의 수가 홀 특성에 어떻게 영향을 주는지를 도시한다. 도 13a는 후술되는 바와 같은 에칭 공정에 따라 532 nm를 사용하여 펄스 파열 당 서브-펄스의 수 및 상이한 펄스 파열 에너지에 대해서 400 ㎛ 두께 Eagle XG® 유리에서의 홀 모폴로지를 도시한다. 상기 에칭 공정은 약 80 ㎛의 직경에 대한 파일럿 홀 또는 레이저 손상 영역을 오픈한다. 도 13a-13c에 대해서, 상기 에칭 공정은 실온에서 1.5M HF 및 1.6M HNO3를 포함하는 에칭 용액 및 80 kHz에서의 3-차원 초음파 교반을 사용하였다. 상기 초음파 교반은 Trenton, NJ의 Crest Ultrasonics에 의해 시판되는 TRU-SWEEPTM 모델 4HI10146ST에 의해 제공되었다.
도 13b는 레이저 노출 및 에칭 후 400 ㎛ 두께 Eagle XG® 유리 기판 상의 홀의 상면도이다. 도 13b에 나타낸 바와 같이, 상기 에너지 펄스 파열이 너무 높은 경우, 상기 홀은 에칭용액에 대해 우선적인 방향을 생성하는 측면 균열에 기인하여 타원형이 된다(이미지 170). 이미지(170)에 나타낸 유리 기판은 180 μJ의 파열 에너지의 레이저 파열로 드릴되었다. 상기 펄스 파열 에너지가 너무 낮은 경우, 상기 홀은 에칭 후 더욱 닫힌다(이미지 174). 이미지 174는 180 μJ의 파열 에너지를 갖는 레이저 노출 후 유리 기판을 도시한다. 이미지 172는 에칭 전 후 모두를 아우르는 우수한 환상성을 갖는 홀을 나타낸다. 이미지 172에 나타낸 홀을 생성하는 파열 에너지는 90 μJ이었다. 도 13c는 펄스 파열 에너지가 너무 높고(이미지 171, 180 μJ 파열 에너지), 너무 낮고(이미지 175, 40 μJ 파열 에너지) 그리고 이상적인(이미지 173, 90 μJ 파열 에너지) 400um 두께 EXG 유리에서의 홀의 면 프로파일(횡단면)을 나타낸다.
또한, 상기 물질의 두께를 통한 광학 에너지의 균일한 분포는 좀 더 매끄러운 홀을 생성할 수 있다. 상기 광학 에너지가 물질의 한 부분에서 너무 큰 경우, 물질 개질보다는 미세-균열을 발생시킬 수 있다. 이러한 미세 균열은 우선적인 에칭 경로를 생성하고 홀의 측벽 및 타원형 형상의 홀에서 범프로 귀결된다. 그러나, 상기 에너지가 물질의 하나의 부분에서 너무 낮은 경우, 어떠한 우선적인 경로도 생성되지 않고 에칭후 홀 형성이 실패하거나, 또는 에칭용액의 경로의 방향 제어 실패로 귀결되며, 이는 홀의 측벽에 큰 "벌지(bulge)"로 귀결될 수 있다. 상기 해결은 유리의 두께를 통한 파워 변화가 낮은 수준으로 유지되도록 촛점선의 길이를 연장하는 것이다. 실제, 10% 미만으로 유리 두께를 통한 에너지 밀도 변화를 유지시키는 것이 바람직할 수 있다. 이는 광학 축을 따라 에너지 분포를 평탄화하는, 도 11에 나타낸 엑시콘(154)을 들어가는 레이저 빔(152)의 직경을 증가시킴으로써 달성될 수 있다. 도 14는 가우스-베셀 빔의 피크 세기의 실험 측정을 나타낸다. 이는 광학 축을 따른 거리의 함수로서 각각의 방사선 빔 프로파일에서의 피크 세기이다. 도 14에 나타낸 레이저 빔은 엑시콘 및 대략 2 mm 길이의 선 초점을 생성하는 도 11에 나타낸 바와 같은 2-렌즈 망원경을 사용하여 형성된다.
평평한 상부 분포를 갖는 촛점선의 길이를 증가시키는 것은 레이저 빔에서의 광학 에너지가 물질에서 또는 그 부근에서의 영역에서만 집중되어 광학 시스템을 더욱 효율적으로 함으로써 좀 더 낮은 에너지 레이저의 사용을 가능하게 한다는 점에서 이점을 제공한다.
제2의 실시예 레이저 공정이 도 15에 개략적으로 나타나있다. 도 15에 도시된 제2의 레이저 공정은 약 30 ns 펄스된 레이저 및 하나 이상의 희생 커버층에서 자외선("UV")(예를 들어, 355nm)을 사용하는 진동 레이저-드릴 공정이다. 실시예 진동 레이저 드릴 공정은 미국공개특허번호 제2014/0147623호에 기술되어 있으며, 그 전체가 참고로서 본원에 포함된다.
도 15는 예시적인 레이저 드릴링 방법(250)에서 사용되는 부품들을 나타낸다. 상기 레이저 드릴법(250)의 부품들은 일반적으로 제품(100), 희생 커버층(300), 및 레이저 빔(252)을 포함한다. 상기 제품(100)은 전술한 바와 같은 유리 제품일 수 있다. 상기 희생 커버층(300)은 제한 없이, 유리, 폴리머, 잉크, 왁스, 및 그 유사물과 같은 모든 물질로 이루어질 수 있다. 도 15에 나타낸 구현예에서, 상기 희생 커버층(300) 및 제품(100)이 제거가능하게 부착될 수 있다. 상기 제품(100)은 직접적인 물리적 접촉 또는 간접적 접착을 통해서 희생 커버층(300)에 분리가능하게 접착될 수 있다.
갭(301)은 상기 희생 커버층(300) 및 제품(100)의 하부 표면(312)의 사이에 존재할 수 있다. 상기 갭(301)은 200 νm 미만, 100 νm 미만, 또는 50 νm 미만과 같은 얇은 갭일 수 있다. 상기 갭(301)은 상기 제품(100) 및 희생 커버층(300)이 직접 물리적 접촉에 의해 접착되는 경우 형성된 에어 갭일 수 있다. 대안적으로, 상기 갭(301)은 상기 유리 제품(200) 및 희생 커버층(300)이 화학 접착을 통해서 접착되는 경우 접착을 제공하는 오일 또는 다른 화학물질로 충전될 수 있다.
상기 제품(100)에 형성될 홀의 원하는 위치 또는 패턴은 제품(100)의 원하는 사용에 기초하여 홀(120)을 형성하기 전에 결정될 수 있다. 도 15를 참조하면, 레이저 빔(252)이 렌즈(253)에 의해 초점이 맞추어진 후 희생 커버층(300)의 상부 표면(310)에 대해 입사로 위치될 수 있다. 상기 레이저 빔(252)은 상기 제품(100)의 홀의 미리결정된 위치에 대응하는 희생 커버층(300)의 상부 표면(310) 상에의 위치에 위치될 수 있다.
상기 레이저 빔(252)은 상기 희생 커버층(300) 및 제품(100)을 드릴할 수 있는 광학 성질을 갖는 모든 레이저 빔일 수 있다. 일 구현예에서, 상기 레이저 빔(252)은 약 355 nm의 파장을 방출하는 주파수 3배 네오븀 도핑 이트륨 오르소바나듐산염(Nd:YVO4) 레이저인 자외선(UV) 레이저 빔일 수 있다. 상기 레이저 빔(252)은 희생 커버층(300)의 물질과 상호작용하여 물질을 기화시키고, 유리 희생 커버층의 경우, 유리로부터 물질을 방출하는 플라즈마를 생성함으로써 홀을 형성할 수 있다. Nd:YVO4 레이저가 설명되었으나, 희생 커버층(300)에 관통홀을 형성할 수 있는 모든 레이저가 사용될 수 있음이 인지되어야 한다. 상기 희생 커버층(300) 상에 입사하는 레이저 빔(252)은 0.02 및 0.4 사이, 0.05 및 0.3 사이, 0.06 및 0.2 사이, 및 바람직하게는 0.07과 같은 0.01 및 0.5 사이의 개구수를 가질 수 있다. 상기 희생 커버층(300)의 상부 표면(310)에 대한 레이저 빔(252)의 초점은 상부 표면(310)의 약 100 νm 내, 상부 표면(310)의 약 50 νm 내와 같은 상부 표면(310)의 약 200 νm으로 위치될 수 있다.
도 15를 참조하면, 상기 레이저 빔(252)은 희생 커버층(300)에 관통홀(320)을 형성하기 위하여 미리결정된 위치에 펄스될 수 있다. 상기 펄스 지속기간은 약 20 나노초 내지 약 40 나노초, 또는 약 25 나노초 내지 약 35 나노초, 또는 약 30 나노초일 수 있다. 상기 펄스의 반복률은 1 kHz 및 75 사이, 또는 1 kHz 및 15 kHz 사이와 같은 1 kHz 및 150 kHz 사이일 수 있다. 상기 펄스 당 에너지는 예를 들어 75-150 μJ일 수 있다. 상기 희생 커버층(300)에 관통홀을 형성하는데 요구되는 펄스의 수는 상기 희생 커버층(300)의 두께 및 물질에 따라 달라질 것이다.
일반적으로, 약 0.75 νm의 홀 깊이가 희생 커버층(300)을 통해서 각 레이저 펄스로 형성된다. 따라서, 약 400 펄스가 300 νm 두께 유리에 관통홀을 형성하는데 요구될 수 있고, 약 675 펄스가 400 νm 두께 유리에 관통홀을 형성하는데 요구될 수 있고, 약 950 펄스가 700 νm 두께 유리에 관통홀을 형성하는데 요구될 수 있다. 상기 레이저 빔은 상기 희생 커버층(300)에 관통홀을 형성하는데 요구되는 모든 수의 시간으로 펄스될 수 있다.
상기 레이저 빔(252)은 희생 커버층(300)에의 관통홀(320)로 펄스됨으로써 희생 커버층(300)의 관통홀(320)이 형성되는 미리결정된 위치에서 레이저 빔(252)에 제품(100)을 노출시킬 수 있다. 상기 레이저 빔(252)은 제품(100)에서 홀(120)을 형성하기 위한 모든 수의 시간으로 관통홀(320) 내로 펄스될 수 있다. 도 15는 블라인드홀(120)을 나타내나, 제품(100)에서 홀(120)의 깊이는 제품(100)에 적용되는 펄스의 수에 좌우되며 본 기재에 제한되지 않음이 이해되어야 한다. 예를 들어, 상기 제품(100) 내의 홀(120)은 관통홀일 수 있으며, 또는 모든 원하는 깊이를 갖는 블라인드홀일 수 있다.
전술한 진동 레이저 드릴 기술을 사용하는 경우, 상기 결과적인 레이저-드릴된 홀은 "파이어 연마(fire polished)" 텍스쳐, 및 약 0.2 ㎛ Ra 및 약 0.8 ㎛ Ra 사이로 측정된 내벽의 표면 거칠기로 매우 매끄러운 경향이 있다. 이러한 낮은 Ra 값을 얻기 위하여, 상기 레이저 빔의 개구수는 물질의 표면에 레이저 빔의 초점을 맞추기 위하여 최적으로 제어되어야 한다. 상기 희생 커버층은 레이저 입구 홀에서 손상을 억제한다. 또한, 작은 범위 내(예를 들어, 75-150 μJ의 펄스 에너지)의 펄스 에너지는 물질을 과열함으로써 생성되는 미세 균열의 형성을 제한한다. 이러한 공정 파라미터가 고정되는 경우, 매끄러운 내부 및 높은 원형 상부/하부 구멍(<5um 환상성)을 갖는 홀이 제작될 수 있다. 상기 낮은 거칠기는 후술되는 바와 같이 산 에칭 후 더욱 유지된다.
원하는 홀 모폴로지를 달성하기 위하여 전술한 레이저 공정 중 하나와 함께 사용될 에칭 공정이 설명된다.
도 16을 참조하면, 레이저-드릴 파일럿 홀 또는 레이저 손상 영역을 오픈하기 위한 실시예 에칭 장치(400)가 개략적으로 도시된다. 상기 실시예 에칭 장치(400)는 일반적으로 에칭 용액(404)을 함유하는 컨테이너(402), 하나 이상의 제품(100)을 홀딩하는 홀더(407), 에칭 용액(404) 내에 초음파 교반(406)을 생산하기 위하여 제어가능한 하나 이상의 초음파 변환기를 포함할 수 있다. 일부 구현예에서, 상기 에칭 용액(404)은 미국특허출원번호 제15/177,431호에 개시된 바와 같은, 물 내에 위치되거나 또는 외부 컨테이너에 의해 유지되는 또 다른 액상에 위치된 내부 컨테이너에서 유지될 수 있으며, 상기 문헌은 그 전체가 참고로서 본원에 포함된다. 이러한 구현예에서 초음파 변환기(403)는 물에 초음파 교반을 부여하고 외부 컨테이너에 배치되며, 다음으로 내부 컨테이너 내의 에칭 용액에 전송된다.
상기 제품(100)은 수직 위치에 유지되는 것으로 도시되나, 구현예가 이에 한정되는 것은 아니다. 예를 들어, 상기 제품(100)은 수평 위치 또는 다른 모든 위치에 유지될 수 있다.
상술한 바와 같이, 제품(100) 내에 홀(120)의 내벽 표면 거칠기를 위한 또 다른 조절은 에칭 조건이다. 상기 레이저 빔이 물질을 손상시키는 경우, 측면 균열이 생성된다. 상기 에칭 속도가 너무 낮은 경우, 상기 산은 측면 균열 내로 확산하기에 충분한 시간을 가지며, 상기 유리 두께를 따라 확산하고 벌지를 생성한다. 반대로, 상기 에칭 속도가 너무 높은 경우, 상기 산은 레이저 손상된 선 또는 파일럿 홀 내로 확산되지 못하고 상기 홀은 모래시계 형상에서 오픈될 것이다(도 3b 참조). 상기 에칭 공정은 상기 측면 균열이 홀 중심에 너무 멀리 다다르기 전에 에칭되도록 충분히 빨라야 하며, 상기 유리 두께를 따른 에칭이 균질하고 원하는 홀 가로세로 비가 얻어지도록 충분히 느려야 한다.
Corning NY의 Corning Incorporated에 의해 시판되는 Eagle XG®와 같은 알칼린 보로-알루미노실리케이트 유리로부터 제작된 제품에 대해서, 약 1 ㎛/min. 내지 10 ㎛/min 범위 내의 에칭 속도는 전술한 둘 중 하나의 레이저 공정에 의해 제작된 레이저 손상 영역 또는 파일럿 홀을 오픈하는 경우, 매끈한 내벽(전술한 공정에서 측정된 바에 따라 Ra < 1 ㎛)을 갖는 홀을 제공한다. 또 다른 실시예로서, 상기 에칭 속도는 1 ㎛/min 내지 4 ㎛/min, 또는 3 ㎛/min. 내지 4 ㎛/min 내의 범위일 수 있다. 에칭 용액 및 Eagle XG® 유리에 대해서 약 1 ㎛/min의 에칭 속도를 얻는 공정의 하나의 비-한정적 실시예로서, 약 40 kHz and 약 192 kHz 범위의 주파수 범위 및 20℃ 에칭 용액 온도 내의 초음파 교반으로 1.5M HF 및 1.6M HNO3을 포함하는 에칭 용액은 전술한 매끈한 내벽을 갖는 홀을 제공한다. 또 다른 비-한정적 실시예로서, 3M HF, 2.4M HNO3를 포함하는 에칭 용액이 약 40 kHz 및 약 192 kHz의 주파수 범위 및 20℃ 내의 약 2 ㎛/min의 속도에서 Eagle XG® 유리를 에칭하였다. 일부 구현예에서, 초음파 교반의 주파수는 최저 주파수 및 최고 주파수 사이의 전후로 포괄적일 수 있다.
초음파 교반 및 에칭 용액의 pH는 상부 표면 및 하부 표면을 포함하여 제품의 표면 거칠기에 영향을 미친다. 도 17을 참조하면, 세 가지의 다른 에칭 용액이 다른 pH 수준을 대표하기 위하여 이용되었다. HF 및 HNO3 는 0 이하의 pH를 제공하였고(도 17에서 사각형) HF는 1 내지 2의 범위 내에서 pH를 제공하였다(도 17에서 다이아몬드). HF 및 NH4F는 2 내지 3 범위 내의 좀 더 높은 pH 값을 제공하였다(도 17에서 삼각형). 음영 형상은 초음파 교반이 적용된 경우를 나타낸다. 상기 초음파 교반은 40 kHz였고, TRU-SWEEPTM 모델 4HI10146ST에 의해 제공되었다. 400 ㎛ Eagle XG®의 샘플이 초음파 교반으로 그리고 교반 없이 모두로 전술한 에칭 용액을 사용하여 에칭되었다. 도 17에서 그래프로 나타낸 바와 같이, 상기 유리는 낮은 pH 에칭 용액에서 에칭되는 경우 더욱 거칠다. 초음파 교반은 상기 유리가 낮은 pH 에칭용액(HF, HF-HNO3)에서 에칭되는 경우 더욱 거친 에칭된 표면을 만들지만, 좀 더 높은 pH 에칭용액(HF-NH4F)에서는 아니다.
비-한정적 실시예에서, 8개의 레이저 드릴 홀이 상술한 선-초점 드릴법을 사용하여 300 ㎛ 두께 Eagle XG® 유리 기판에 형성되었다. 상기 샘플 홀들은 대략 1.3 mm 반치전폭의 촛점선 길이, 532 nm의 파장, 및 15 서브-펄스/파열로 180 μJ의 레이저 파열 에너지를 생산하는 광학으로 제조되었다. 다음으로, 상기 유리 기판은 실온에서 1.5M HF 및 1.6M HNO3을 포함하는 에칭 용액 및 80 kHz에서의 3차원 초음파 교반을 사용하여 에칭되었다. 상기 초음파 교반은 TRU-SWEEPTM 모델 4HI10146ST에 의해 제공되었다. 아래의 표 1을 참조하면, 에칭 후의 샘플 홀의 내벽의 평균 표면 거칠기는 상술한 계산법을 사용하여 0.2 ㎛ Ra 미만이었다.
표 1. 300 ㎛ Eagle XG® 유리에 형성된 홀에 대한 표면 거칠기 (Ra)
Figure pct00007
에칭 공정의 파라미터가 또한 도 8a에 도시된 바에 따라 홀(120)을 감싸는 오목 깊이 D dep 를 최소화하기 위하여 제어될 수 있다. 전술한 바와 같이, 에칭 공정 시, 오목부가 홀(120)의 상부 및/또는 하부 오프닝 주변에 나타날 수 있을 뿐 아니라, 홀들 사이의 플래토 영역에도 나타날 수 있으며, 여기서 표면 거칠기는 다운스트림 공정 시 부품의 표면에 다른 물질을 결합시킬 수 있도륵 낮게 유지되어야 한다. 두가지의 접근이 홀(120)을 감싸는 오목 깊이 D dep 를 억제하도록 취해질 수 있다는 점이 발견되었다: (1) 홀 오프닝 시 에칭 속도를 감소시킴, 그리고 (2) 에칭 용액의 pH를 증가시킴.
도 18a-18f는 Corning New York의 Corning Incorporated에 의해 시판되는 200 ㎛ Eagle XG® 유리의 20 ㎛, 50 ㎛, 및 90 ㎛ 직경 홀 오프닝에서 pH를 증가시키는 효과를 나타낸다. 파일럿 홀 패턴이 자외선 (UV) 레이저 진동 드릴 공정에 의해 생성되었다. 상기 공정에서, 355 nm, 대략 30 nsec 펄스된 레이저가 유리 기판의 표면에서 약 6 ㎛ 1/e2 직경 스팟에 대해 가우시안 광학을 사용하여 초점이 맞추어졌다. 5kHz의 반복률에서의 개별적인 레이저 펄스 및 60-90 μJ 범위에서의 펄스 에너지가 에칭 전에 유리 기판에서 "파일럿" 홀을 통해 드릴하는데 사용되었다. 이러한 진동 드릴 공정에서, 각각의 레이저 펄스는 특정 홀 위치에서 사용되는 펄스의 수에 의해 제어되는 홀의 총 깊이로, 펄스 당 대략 1 ㎛의 속도에서 작은 깊이의 유리를 제거한다. 상기 결과는 액상의 에칭 공정을 통해서 확대되는, 약 5-15 ㎛의 직경의 약간 테이퍼된 파일럿 홀이다. 특정 레이저 공정이 도 18a-18f에 도시된 에칭 결과를 생성하는데 사용되었던 한편, 이러한 결과는 전술한 Bessel 빔에 기초한 드릴과 같은, 다른 레이저 방법에 의해 파일럿 홀의 에칭에 적용될 수 있다는 점이 이해되어야 한다.
도 18a-18c에 대응되는 높은 pH 에칭 용액이 약 1.6의 pH를 갖는 3M의 HF 및 1M의 NH4F로서 제형화되었다. 도 18d-18f에 대응하는 낮은 pH 에칭 용액이 약 0.4의 pH를 갖는 3M의 HF 및 2.4M의 HNO3로서 제형화되었다. 40 kHz의 초음파 에너지가 상기 유리 및 에칭 용액을 교반하기 위하여 에칭 동안 적용되었다. 도 18a-18f는 Middlefield, CT의 Zygo Corporation에 의해 시판된 광 간섭계에 의해 캡쳐된 이미지이다. 도 18a-18f에서의 색조 변화는 홀 주변의 오목부 및 표면 파형의 정도를 나타낸다. 도 19는 두 개의 다른 에칭 용액을 사용하여 20 ㎛, 50 ㎛, 및 90 ㎛ 직경 홀을 갖는 유리 제품에 대해서 결과적인 오목 깊이 D dep 를 그래프로 나타낸다. 도 18a-18f 및 19는 좀 더 높은 pH의 에칭 용액에서 레이저-드릴 유리를 에칭함으로써 홀 주위의 표면 오목부가 상당히 방지됨을 나타낸다.
하기 표 2는 추가적인 비-한정적인 실시예 에칭 용액 및 초음파 교반 및 추정 pH 값을 갖는 각각의 관찰된 에칭 속도를 제공한다.
표 2. 실시예 에칭 용액 및 대응하는 에칭 속도 및 pH
Figure pct00008
도 20은 20 ㎛, 50 ㎛, 및 90 ㎛의 직경을 갖는 홀을 갖는 400 ㎛ 두께 Eagle XG® 유리를 포함하는 유리 제품에 대해서 에칭 속도(곡선 500)에서의 감소 및 pH에서의 증가 모두의 효과를 그래프로 나타난다. 도 20에 나타낸 바와 같이, 에칭 속도에서의 감소 및 증가된 pH는 홀의 오프닝을 감싸는 오목 깊이 D dep 를 감소시킨다.
전술한 바와 같이, 레이저 및 에칭 공정 파라미터는 홀의 오프닝 직경 D에 대한 오목 깊이 D dep 의 비가 0.007 이하, 0.0040 이하, 0.005 이하, 0.003 이하, 0.002 이하, 또는 0.0015 이하이도록 된다. 표 3은 도 20에 나타낸 비-한정 실시예에 대한 오프닝 직경에 대한 오목 깊이(D dep /D)를 나타낸다.
표 3. 오프닝 직경 대 실시예 오목 깊이의 비 (D dep /D)
Figure pct00009
상기 표 3에 나타낸 바와 같이, 에칭 용액에 의해 제공된 에칭 속도를 감소시키는 것 및 에칭 용액의 pH를 증가시키는 것 모두는 오목 깊이 대 오프닝 직경의 비(D dep /D)를 감소시킨다.
도 8a에 대해 간단히 기술한 바와 같이, 상기 에칭 공정은 홀(120) 입구(122)를 둥글린다. 레이저의 면 프로파일 또는 기계적으로 드릴된 홀은 통상적으로 상부 표면 및 하부 표면 및 홀의 수직 벽 사이에서 가파른 각 전이(예를 들어, 90도)를 갖는 한편, 에칭 공정 시 유리 물질의 제거는 곡선 홀 입구(122)를 제공한다(즉, 상기 유리 기판(100)의 표면(110, 112)에서 상기 홀의 내벽(124)까지의 전이).
상기 에칭 공정 동안, 유리 기판의 물리적 성질이 바뀐다. 비-한정적 실시예로서, 용융-인발 유리 기판에 대해서, 본원에 개시된 에칭 용액은 상기 유리 기판의 표면 거칠기를 증가시킨다(예를 들어, 약 0.2 nm에서부터 - 약 0.4 nm (Ra) 예비-에칭 약 0.6 nm (Ra) 포스트-에칭 까지). 상기 유리 기판의 표면 거칠기는 모든 공지되거나 또는 개발된 측정 기술에 의해 측정될 수 있다. 또한, 불소가 에칭되었으나 산 세척(예를 들어, HCl, H2SO4, 및 그 유사물과 같은 산에 의한 세척)되지 않은 유리 기판의 표면에 존재할 수 있다. 불소는 제한 없이 비행시간 2차 이온 질량 분석기와 같은 모든 적합한 공정에 의해 검출될 수 있다. 이처럼, 불소의 존재는 유리 기판이 에칭되었음을 나타낼 수 있다.
나아가, 산 에칭은 또한 유리 기판의 표면 상에 표면 리칭층(leaching layer)을 생산할 수 있다. 알칼린 금속 및 알칼린 토금속 (예를 들어, K, Na, Ca, Mg, 및 그 유사물)과 같은 개질제를 포함하는 유리 조성물이 에칭되는 경우, 이러한 개질제가 제거되며 유리 기판의 깊이에서 양자(H+)로 대체된다. 상기 유리 기판의 표면에서부터 깊이로 연장하는 영역은 표면 리칭층으로 불린다. 비한정 실시예로서, 상기 표면 리칭층은 10 nm 및 20 nm 사이, 10 nm 및 30 nm 사이, 10 nm 및 40 nm 사이, 10 nm 및 50 nm 사이, 10 nm 및 60 nm 사이, 10 nm 및 70 nm 사이, 10 nm 및 80 nm 사이, 10 nm 및 90 nm 사이 및 10 nm 및 100 nm 사이와 같은 두께에서 100 nm 미만일 수 있다. 상기 표면 리칭층은 상부 표면, 하부 표면 및 유리 기판의 홀의 측벽 상에서와 같은, 에칭 용액에 노출된 모든 표면에 존재할 것이다. 상기 표면 리칭층 및 따라서 개질제의 결핍은 2차 이온 질량 분광법에 의해 검출된다. 표면 리칭층은 용융 실리카로부터 제조된 에칭된 유리 기판에 존재하지 않음이 주목된다.
유리 기판 내의 개질제(예를 들어, K, Na, Ca, 및 Mg)는 또한 상술한 레이저 빔에 의해 형성된 레이저 손상의 위치에서 격감된다. 예를 들어, 홀이 레이저 공정에 의해 생성된 경우, 유리 기판의 다른 영역에서보다 레이저 드릴된 홀 부근에 개질제가 덜 존재할 것이다. 그러나, 상기 에칭 공정 동안 개질제는 또한 레이저에 의해 손상되지 않은 유리 기판의 표면에서 제거된다.
전술한 실시예는 다른 것 중 낮은 거칠기(1 ㎛ 미만의 R a )를 갖는 내벽 및 200 nm 미만인 홀의 오프닝을 감싸는 오목 깊이 D dep 를 포함하는 원하는 모폴로지 속성을 갖는 홀을 갖는 제품에 관한 것임이 이해되어야 한다. 낮은 내벽 표면 거칠기를 갖는 홀은 상기 전기전도성 물질 및 내벽 사이의 증가된 접착을 가능하게 한다. 이는 고 주파수 및 높은 열 안정성에서 매우 우수한 전기적 손실을 제공한다. 상기 홀의 오프닝 주위의 작은 오목 깊이 D dep 는 표면이 파형인 경우 존재하는 도금, 코팅 및 결합 문제를 최소화함으로써 다운스트림 공정(예를 들어, 재배선층 적용 공정)의 신뢰성을 증가시킨다.
본 기재의 구현예들은 또한 원하는 모폴로지를 갖는 홀을 갖는 제품으로 귀결되는 레이저-드릴링 및 에칭 공정에 관한 것이다. 특히, 구현예들은 제품을 통해 레이저 손상 영역 또는 파일럿 홀을 빠르게 형성할 수 있는 레이저 선 초점 공정 및 최소의 측면 미세균열을 갖는 레이저 드릴된 홀을 생산할 수 있는 진동 레이저 드릴 공정에 관한 것이다. 약 1 ㎛/min. 및 약 10 ㎛/min.의 범위 내의 에칭 속도 및 1.0 및 2.0 사이의 높은 pH 값을 갖는 에칭 용액은 홀이 낮은 표면 거칠기를 갖는 내벽 및 홀 오프닝 주변의 작은 오목 깊이 D dep 를 갖도록 전술한 두 가지의 공정 중 하나에 의해 제조된 레이저-드릴된 홀을 오픈한다. 전술한 원하는 홀 모폴로지를 갖는 유리 제품과 같은 제품은 예를 들어 RF 안테나와 같은 반도체 소자에서의 인터포저로서 시행될 수 있다.
본 청구된 주제의 사상 및 범위를 벗어나지 않고 본원에 기술된 구현예에 다양한 변형 및 변화가 이루어질 수 있음이 당해 기술 분야의 통상의 기술자에게 명백할 것이다. 따라서, 본 명세서는 이러한 변형 및 변화가 첨부된 청구항 및 그 균등물의 범위 내에 있다는 전제 하에 상술한 다양한 구현예의 변형 및 변화를 포함하는 것으로 의도된다.

Claims (29)

  1. 제품으로서,
    제1표면, 제2표면, 및 상기 제1표면으로부터 연장된 적어도 하나의 홀을 포함하는 유리-계 기판을 포함하며, 여기서:
    상기 적어도 하나의 홀은 1㎛ 이하인 표면 거칠기 Ra를 갖는 내벽을 포함하며;
    상기 적어도 하나의 홀은 상기 제1표면에 존재하는 제1직경을 갖는 제1오프닝을 포함하며;
    제1평면은 상기 유리-계 기판의 평균 두께에 기초하여 유리-계 기판의 제1표면에 의해 정의되며; 그리고
    상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비는 0.007 이하이고, 여기서 상기 오목 깊이는 상기 적어도 하나의 홀의 제1오프닝에서 상기 제1평면에서부터 제1표면까지 측정되는 제품.
  2. 청구항 1에 있어서,
    제2직경을 갖는 제2오프닝이 상기 제2표면 상에 존재하도록 상기 적어도 하나의 홀은 상기 제1표면에서부터 제2표면까지 연장하는 관통홀이며;
    제2평면은 상기 유리-계 기판의 평균 두께에 기초하여 상기 유리-계 기판의 제2표면에 의해 정의되며; 그리고
    상기 적어도 하나의 홀의 제2직경에 대한 제2의 오목 깊이의 비는 0.007 이하이며, 여기서 상기 제2의 오목 깊이는 상기 적어도 하나의 홀의 제2오프닝에서 상기 제2평면에서부터 제2표면까지 측정되는 제품.
  3. 전술한 청구항 중 어느 한 항에 있어서,
    상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비는 0.005 이하인 제품.
  4. 전술한 청구항 중 어느 한 항에 있어서,
    상기 내벽의 표면 거칠기 Ra는 0.1 ㎛ 내지 1 ㎛의 범위인 제품.
  5. 전술한 청구항 중 어느 한 항에 있어서,
    상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하인 제품.
  6. 전술한 청구항 중 어느 한 항에 있어서,
    상기 적어도 하나의 홀은 제2직경을 갖는 적어도 하나의 홀의 제2오프닝이 상기 제2표면 상에 존재하도록 관통홀이며;
    상기 제1직경 및 제2직경 사이의 차이는 2 ㎛ 이하이며;
    상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하이며;
    상기 제1직경 및 제2직경 각각은 5 ㎛ 내지 250 ㎛의 범위이며; 그리고
    상기 제1직경 및 제2직경 중 적어도 하나에 대한 유리-계 기판의 평균 두께의 가로세로 비는 1:1 내지 15:1의 범위인 제품.
  7. 청구항 6에 있어서,
    상기 적어도 하나의 홀은 웨이스트(waist) 직경을 갖는 웨이스트를 포함하며; 그리고
    상기 적어도 하나의 홀의 웨이스트 직경은 제1직경 및 제2직경 중 큰 것의 80% 이상인 제품.
  8. 청구항 6에 있어서,
    상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며; 그리고
    상기 웨이스트 직경은 제1직경 및 제2직경 중 큰 것의 20% 내지 100% 범위 내인 제품.
  9. 제품으로서,
    제1표면, 제2표면, 및 상기 제1표면 및 제2표면 중 적어도 하나로부터 연장하는 적어도 하나의 홀을 포함하는 유리-계 기판을 포함하며,
    여기서:
    상기 적어도 하나의 홀은 1 ㎛ 이하의 표면 거칠기 Ra를 갖는 내벽을 포함하며;
    상기 적어도 하나의 홀은 상기 제1표면에서 제1직경을 갖는 제1오프닝을 포함하며; 그리고
    상기 제1직경은 5 ㎛ 내지 250 ㎛ 범위인 제품.
  10. 청구항 9에 있어서,
    상기 내벽의 표면 거칠기 Ra는 0.3 ㎛ 이하인 제품.
  11. 청구항 9 또는 10에 있어서,
    상기 적어도 하나의 홀의 제1직경은 5 ㎛ 내지 100 ㎛의 범위인 제품.
  12. 반도체 패키지로서,
    적어도 하나의 홀 내에 배치된 전기전도성 물질을 갖는 전술한 청구항의 제품; 및
    상기 적어도 하나의 홀 내에 배치된 전기전도성 물질과 전기적으로 연결된 반도체 소자를 포함하는 반도체 패키지.
  13. 기판 내의 홀 형성방법으로서, 상기 방법은:
    적어도 하나의 홀이 1 ㎛ 이하인 표면 거칠기 Ra를 갖는 내벽을 포함하고,
    상기 적어도 하나의 홀이 상기 기판의 제1표면 상에 존재하는 제1직경을 갖는 제1오프닝을 포함하고, 그리고
    상기 적어도 하나의 홀의 제1직경에 대한 오목 깊이의 비가 0.007 이하이도록,
    상기 기판에 펄스 레이저 빔을 적용하여 상기 기판 내에 적어도 하나의 레이저 손상 영역을 형성하는 단계; 및
    적어도 하나의 레이저 손상 영역을 확대하기 위하여 액상의 에칭 용액에서 기판을 에칭하여 상기 기판 내에 적어도 하나의 홀을 형성하는 단계를 포함하며,
    여기서, 상기 오목 깊이는 상기 적어도 하나의 홀의 제1오프닝에서 제1평면에서 제1표면까지 측정되며, 상기 제1평면은 상기 기판의 평균 두께에 기초하여 기판의 제1표면에 의해 정의되는 기판 내의 홀 형성방법.
  14. 청구항 13에 있어서,
    상기 액상의 에칭 용액은 1.0 내지 2.0 범위의 pH를 가지며, 상기 액상의 에칭 용액은 약 4 ㎛/min 미만인 에칭 속도를 제공하는 기판 내의 홀 형성방법.
  15. 청구항 13 또는 14에 있어서,
    상기 기판을 에칭하는 단계는 상기 액상의 에칭 용액에 초음파 교반을 적용하는 단계를 더욱 포함하며, 상기 초음파 교반은 40 kHz 내지 192 kHz 범위 내의 주파수를 갖는 기판 내의 홀 형성방법.
  16. 청구항 13 내지 15 중 어느 한 항에 있어서,
    상기 액상의 에칭 용액은 1.5M HF 및 1.6M HNO3를 포함하며;
    상기 액상의 에칭 용액의 온도는 10℃ 내지 30℃의 범위 내에 있으며; 그리고
    초음파 교반은 상기 액상의 에칭 용액에 적용되며, 상기 초음파 교반은 40 kHz 내지 192 kHz 범위 내의 주파수를 갖는 기판 내의 홀 형성방법.
  17. 청구항 13-16 중 어느 한 항에 있어서,
    상기 기판에 펄스 레이저 빔을 적용하는 단계는:
    상기 기판의 표면에 희생 커버층을 부착하는 단계;
    상기 적어도 하나의 홀의 원하는 위치에 대응되는 상기 기판에 대하여 미리결정된 위치에 레이저 빔을 위치시키는 단계;
    상기 미리결정된 위치에서 레이저 빔을 반복적으로 펄스시킴으로써 상기 희생 커버층에 적어도 하나의 레이저 손상 영역을 형성하는 단계; 및
    상기 기판에 적어도 하나의 손상 영역을 생성함으로써 상기 미리결정된 위치에서 희생 커버층에 형성된 관통홀 내로 레이저 빔을 펄스시키는 단계를 더욱 포함하는 기판 내의 홀 형성방법.
  18. 청구항 17에 있어서,
    상기 레이저 빔은 약 0.02 내지 약 0.4 사이의 개구수를 가지며, 상기 레이저 빔의 초점 위치는 상기 희생 커버층의 표면의 약 100 ㎛ 내에 있는 기판 내의 홀 형성방법.
  19. 청구항 18에 있어서,
    상기 레이저 빔은 약 355 nm의 파장을 가지며 상기 레이저 빔은 약 5 ns 및 약 75 ns 사이의 펄스 폭을 가지며, 상기 레이저 빔은 약 1 kHz 및 약 30 kHz 사이의 반복률에서 펄스되며, 상기 레이저 빔은 약 25 μJ 및 약 175 μJ 사이의 펄스 에너지를 갖는 기판 내의 홀 형성방법.
  20. 청구항 13-19 중 어느 한 항에 있어서,
    상기 펄스 레이저 빔을 기판에 적용하는 단계는 빔 전파 방향에 따라 배향된 레이저 빔 촛점선(focal line)에 펄스 레이저 빔의 초점을 맞추고 상기 레이저 빔 촛점선을 기판 내로 향하게 함으로써 상기 기판 내에 적어도 하나의 레이저 손상 영역을 정의하는 손상 트랙을 형성하는 단계를 더욱 포함하는 기판 내의 홀 형성방법.
  21. 청구항 20에 있어서,
    상기 레이저 빔 촛점선은 상기 기판의 전체 벌크를 통해서 연장하는 기판 내의 홀 형성방법.
  22. 청구항 20 또는 21에 있어서,
    상기 펄스 레이저 빔은 일련의 파열(sequence of bursts)을 포함하며, 각 레이저 빔은 일련의 펄스를 포함하는 기판 내의 홀 형성방법.
  23. 청구항 22에 있어서,
    파열 당 펄스의 수는 10 내지 20의 범위 내이고;
    파열 당 평균 에너지는 100 μJ 내지 200 μJ 범위 내인 기판 내의 홀 형성방법.
  24. 청구항 13-23 중 어느 한 항에 있어서,
    상기 내벽의 표면 거칠기 Ra는 0.1 ㎛ 내지 1 ㎛의 범위인 기판 내의 홀 형성방법.
  25. 청구항 13-24 중 어느 한 항에 있어서,
    상기 기판은 유리-계 기판인 기판 내의 홀 형성방법.
  26. 청구항 13-25 중 어느 한 항에 있어서,
    상기 적어도 하나의 홀은 제2직경을 갖는 제2오프닝이 제2표면 상에 존재하도록 관통홀이며;
    제2평면은 상기 기판의 평균 두께에 기초하여 기판의 제2표면에 의해 정의되며;
    상기 적어도 하나의 홀의 제2직경에 대한 제2의 오목 깊이의 비는 0.007 이하이고, 여기서 상기 제2의 오목 깊이는 상기 적어도 하나의 홀의 제2오프닝에서 상기 제2평면에서부터 제2표면까지 측정되는 기판 내의 홀 형성방법.
  27. 청구항 13-26 중 어느 한 항에 있어서,
    상기 기판은 유리-계 기판이고;
    상기 적어도 하나의 홀은 제2직경을 갖는 제2오프닝이 상기 유리-계 기판의 제2표면 상에 존재하도록 관통홀이며;
    상기 제1직경 및 제2직경 사이의 차이는 2 ㎛ 이하이고;
    상기 적어도 하나의 홀의 환상성은 5 ㎛ 이하이며;
    상기 제1직경 및 제2직경 각각은 5 ㎛ 내지 250 ㎛의 범위이며;
    상기 제1직경 및 제2직경 중 적어도 하나에 대한 기판의 평균 두께의 가로세로 비는 1:1 내지 15:1의 범위인 기판 내의 홀 형성방법.
  28. 청구항 27에 있어서,
    상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며;
    상기 적어도 하나의 홀의 웨이스트 직경은 상기 제1오프닝의 제1직경 및 상기 제2오프닝의 제2직경 중 큰 것의 80% 이상인 기판 내의 홀 형성방법.
  29. 청구항 27에 있어서,
    상기 적어도 하나의 홀은 웨이스트 직경을 갖는 웨이스트를 포함하며;
    상기 웨이스트 직경은 상기 제1오프닝의 제1직경 및 상기 제2오프닝의 제2직경 중 큰 것의 20% 내지 100% 범위 내인 기판 내의 홀 형성방법.
KR1020197009645A 2016-09-08 2017-09-07 모폴로지 속성의 홀을 갖는 제품 및 그 제조방법 KR102569940B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662384923P 2016-09-08 2016-09-08
US62/384,923 2016-09-08
PCT/US2017/050503 WO2018049044A1 (en) 2016-09-08 2017-09-07 Articles having holes with morphology attributes and methods for fabricating the same

Publications (2)

Publication Number Publication Date
KR20190050808A true KR20190050808A (ko) 2019-05-13
KR102569940B1 KR102569940B1 (ko) 2023-08-23

Family

ID=60043269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197009645A KR102569940B1 (ko) 2016-09-08 2017-09-07 모폴로지 속성의 홀을 갖는 제품 및 그 제조방법

Country Status (7)

Country Link
US (1) US10366904B2 (ko)
EP (1) EP3510002B1 (ko)
JP (1) JP2019530629A (ko)
KR (1) KR102569940B1 (ko)
CN (1) CN109843819A (ko)
TW (1) TWI729203B (ko)
WO (1) WO2018049044A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10442720B2 (en) * 2015-10-01 2019-10-15 AGC Inc. Method of forming hole in glass substrate by using pulsed laser, and method of producing glass substrate provided with hole
US10292275B2 (en) * 2016-04-06 2019-05-14 AGC Inc. Method of manufacturing glass substrate that has through hole, method of forming through hole in glass substrate and system for manufacturing glass substrate that has through hole
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
JP2019535619A (ja) * 2016-11-04 2019-12-12 コーニング インコーポレイテッド 微細穿孔板システム、用途、および微細穿孔板システムを作る方法
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11380557B2 (en) * 2017-06-05 2022-07-05 Applied Materials, Inc. Apparatus and method for gas delivery in semiconductor process chambers
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10424606B1 (en) 2018-04-05 2019-09-24 Corning Incorporated Systems and methods for reducing substrate surface disruption during via formation
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US11344973B2 (en) 2018-04-19 2022-05-31 Corning Incorporated Methods for forming holes in substrates
US20190327840A1 (en) * 2018-04-20 2019-10-24 Corning Incorporated 3d interposer with through glass vias - method of increasing adhesion between copper and glass surfaces and articles therefrom
JP7379370B2 (ja) * 2018-04-20 2023-11-14 コーニング インコーポレイテッド ディスプレイデバイス内の銅相互接続を接着させるためのシステムおよび方法
US10470300B1 (en) * 2018-07-24 2019-11-05 AGC Inc. Glass panel for wiring board and method of manufacturing wiring board
TWI816897B (zh) 2018-10-08 2023-10-01 美商伊雷克托科學工業股份有限公司 用於在基板中形成穿孔的方法
WO2020081318A1 (en) * 2018-10-19 2020-04-23 Corning Incorporated Device including vias and method and material for fabricating vias
US11719440B2 (en) * 2018-12-19 2023-08-08 Doosan Enerbility Co., Ltd. Pre-swirler having dimples
KR20210124384A (ko) * 2019-02-08 2021-10-14 코닝 인코포레이티드 펄스형 레이저 빔 초점 라인 및 증기 에칭을 사용하여 투명 워크피스를 레이저 가공하는 방법
CN113474311B (zh) 2019-02-21 2023-12-29 康宁股份有限公司 具有铜金属化贯穿孔的玻璃或玻璃陶瓷制品及其制造过程
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
EP3916771A4 (en) 2019-03-12 2023-01-11 Absolics Inc. PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
WO2020184026A1 (ja) * 2019-03-14 2020-09-17 日本板硝子株式会社 微細構造付ガラス基板を製造する方法及びガラス基板
JP6751222B1 (ja) * 2019-03-14 2020-09-02 日本板硝子株式会社 微細構造付ガラス基板を製造する方法及びガラス基板
JP7087205B2 (ja) 2019-03-29 2022-06-20 アブソリックス インコーポレイテッド 半導体用パッケージングガラス基板、半導体用パッケージング基板及び半導体装置
EP3962873A4 (en) * 2019-04-28 2022-06-15 Okinawa Institute of Science and Technology School Corporation METHOD OF MAKING AN INTERCONNECT HOLE THROUGH GLASS ON A NANOCRYSTALLINE DIAMOND IN SUSPENSION
WO2020241805A1 (ja) * 2019-05-30 2020-12-03 日本板硝子株式会社 微細構造付ガラス基板、導電層付ガラス基板、及び微細構造付ガラス基板を製造する方法
JP7264461B2 (ja) * 2019-06-05 2023-04-25 株式会社Nsc 平面ガラスアンテナの製造方法。
US10879202B1 (en) 2019-07-26 2020-12-29 International Business Machines Corporation System and method for forming solder bumps
KR20220089715A (ko) 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
CN111540687B (zh) * 2020-05-07 2022-02-01 苏州融睿电子科技有限公司 封装壳体及其处理方法、制造方法、激光器、存储介质
EP4188889A1 (en) * 2020-07-30 2023-06-07 Corning Incorporated High boron oxide low alumina and alkali-free glasses for through glass via applications
KR102557965B1 (ko) * 2021-01-21 2023-07-20 주식회사 야스 홀(Hole)을 구비한 유리기판 검사시스템
WO2022196019A1 (ja) * 2021-03-15 2022-09-22 日本電気硝子株式会社 ガラス基板、貫通孔形成用ガラス原板及びガラス基板の製造方法
CN113469980B (zh) * 2021-07-09 2023-11-21 连云港远洋流体装卸设备有限公司 一种基于图像处理的法兰识别方法
WO2023107333A1 (en) * 2021-12-08 2023-06-15 Corning Incorporated Glass wafer with through glass vias
WO2024070319A1 (ja) * 2022-09-30 2024-04-04 Ｔｏｐｐａｎホールディングス株式会社 ガラス基板、多層配線基板、およびガラス基板の製造方法
JP2024051691A (ja) * 2022-09-30 2024-04-11 Ｔｏｐｐａｎホールディングス株式会社 ガラス基板、多層配線基板、およびガラス基板の製造方法
CN115448586A (zh) * 2022-10-27 2022-12-09 芜湖东信光电科技有限公司 一种可折叠玻璃及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005306702A (ja) * 2004-04-26 2005-11-04 Namiki Precision Jewel Co Ltd テーパー形状を有する微小穴の形成方法
US20150166395A1 (en) * 2013-12-17 2015-06-18 Corning Incorporated Method for Rapid Laser Drilling of Holes in Glass and Products Made Therefrom
KR20160048868A (ko) * 2013-08-29 2016-05-04 코닝 인코포레이티드 유리 기판에 비아를 형성하기 위한 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007069216A (ja) * 2005-09-02 2007-03-22 Nippon Sheet Glass Co Ltd 無機材料の加工方法
CN106425129B (zh) 2010-11-30 2018-07-17 康宁股份有限公司 在玻璃中形成高密度孔阵列的方法
JP2013080904A (ja) 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
US8894868B2 (en) 2011-10-06 2014-11-25 Electro Scientific Industries, Inc. Substrate containing aperture and methods of forming the same
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
WO2014085660A1 (en) * 2012-11-29 2014-06-05 Corning Incorporated Sacrificial cover layers for laser drilling substrates and methods thereof
CN106573829B (zh) 2014-07-30 2020-05-05 康宁股份有限公司 超声槽和均匀玻璃基板蚀刻方法
EP3262003B1 (en) * 2015-02-27 2020-07-15 Corning Incorporated Methods of fabricating channels in glass articles by laser damage and etching and articles made therefrom
TW201704177A (zh) 2015-06-10 2017-02-01 康寧公司 蝕刻玻璃基板的方法及玻璃基板
US10522963B2 (en) 2016-08-30 2019-12-31 Corning Incorporated Laser cutting of materials with intensity mapping optical system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005306702A (ja) * 2004-04-26 2005-11-04 Namiki Precision Jewel Co Ltd テーパー形状を有する微小穴の形成方法
KR20160048868A (ko) * 2013-08-29 2016-05-04 코닝 인코포레이티드 유리 기판에 비아를 형성하기 위한 방법
US20150166395A1 (en) * 2013-12-17 2015-06-18 Corning Incorporated Method for Rapid Laser Drilling of Holes in Glass and Products Made Therefrom
KR20160101085A (ko) * 2013-12-17 2016-08-24 코닝 인코포레이티드 유리에서 홀의 빠른 레이저 드릴링을 위한 방법 및 이로부터 만들어진 제품

Also Published As

Publication number Publication date
TWI729203B (zh) 2021-06-01
US20180068868A1 (en) 2018-03-08
EP3510002A1 (en) 2019-07-17
CN109843819A (zh) 2019-06-04
EP3510002B1 (en) 2024-01-24
WO2018049044A1 (en) 2018-03-15
JP2019530629A (ja) 2019-10-24
US10366904B2 (en) 2019-07-30
KR102569940B1 (ko) 2023-08-23
TW201815723A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
KR20190050808A (ko) 모폴로지 속성의 홀을 갖는 제품 및 그 제조방법
CN110678977B (zh) 具有轴向可变侧壁锥度的孔的含二氧化硅基材及其形成方法
JP7320456B2 (ja) ジオメトリ属性を備えたビアを有する物品及びその製作方法
WO2019204209A1 (en) Methods for forming holes in substrates
US11964344B2 (en) Glass substrate having through hole and hollowed-out portion and method for producing the same

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)