KR20190049923A - 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형 - Google Patents

향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형 Download PDF

Info

Publication number
KR20190049923A
KR20190049923A KR1020197012449A KR20197012449A KR20190049923A KR 20190049923 A KR20190049923 A KR 20190049923A KR 1020197012449 A KR1020197012449 A KR 1020197012449A KR 20197012449 A KR20197012449 A KR 20197012449A KR 20190049923 A KR20190049923 A KR 20190049923A
Authority
KR
South Korea
Prior art keywords
carbon
metallic
hard mask
processing
layer
Prior art date
Application number
KR1020197012449A
Other languages
English (en)
Other versions
KR102274382B1 (ko
Inventor
데이비드 냅
사이먼 후앙
제프리 더블유. 앤티스
필립 앨런 크라우스
데이비드 톰슨
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020217020513A priority Critical patent/KR102392073B1/ko
Publication of KR20190049923A publication Critical patent/KR20190049923A/ko
Application granted granted Critical
Publication of KR102274382B1 publication Critical patent/KR102274382B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/04—Carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Nanotechnology (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

실시예들은 하부층 위에 합금화 탄소 하드마스크를 형성하는 단계를 포함하는, 하드마스크를 프로세싱하는 방법을 포함한다. 실시예에서, 합금화 탄소 하드마스크는 금속성-탄소 필러들과 합금화된다. 실시예는 합금화 탄소 하드마스크를 패터닝하는 단계 및 합금화 탄소 하드마스크의 패턴을 하부층에 전사하는 단계를 더 포함한다. 실시예에 따르면, 방법은 다공성 탄소 하드마스크를 형성하기 위해 합금화 탄소 하드마스크로부터 금속성-탄소 필러들의 금속성 성분을 제거하는 단계를 더 포함할 수 있다. 그 후에, 다공성 하드마스크가 제거될 수 있다. 실시예에서, 금속성-탄소 필러들의 금속성 성분을 제거하는 단계는 금속성-탄소 필러들의 금속성 성분을 휘발시키는 프로세싱 가스를 챔버 내로 유동시키는 단계를 포함할 수 있다.

Description

향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형
본 출원은, 2016년 10월 1일자로 출원되고 명칭이 "CHEMICAL MODIFICATION OF HARDMASK FILMS FOR ENHANCED ETCHING AND SELECTIVE REMOVAL"인 미국 정규 특허 출원 제15/283,400호를 우선권으로 주장하며, 이 미국 정규 특허 출원은 모든 목적들을 위해 그 전체가 인용에 의해 본원에 포함된다.
[0001] 실시예들은 반도체 애플리케이션들을 위한 리소그래피 프로세싱의 분야에 관한 것으로, 구체적으로는 높은 에칭 선택도 및 하드마스크의 용이한 제거를 가능하게 하도록 화학적으로 변형가능한 하드마스크 막에 관한 것이다.
[0002] 하드마스크들은 반도체 디바이스 제조를 위한 많은 패터닝 동작들에서 사용된다. 고품질의 하드마스크들은, 엄격한 치수 제어로, 하부층들로의 패턴들의 전사를 가능하게 한다. 엄격한 치수 제어를 달성하기 위해, 하드마스크 막은 에칭 프로세스 동안 하부층들에 대해 높은 에칭 선택도를 갖는다. 하드마스크로서 사용된 하나의 재료는 탄소 층이다. 본원에서 사용되는 바와 같이, "탄소 층" 또는 "탄소 하드마스크"는 비정질 탄소 또는 탄화물 중 하나 이상으로 구성된 층을 지칭할 수 있다. 그러한 탄소계 하드마스크들은 실리콘 함유 재료들에 대한 높은 에칭 선택도로 인해 반도체 디바이스 제조에 특히 유용하다. 예컨대, 탄소계 하드마스크들은 폴리실리콘, SiO2, 및 Si3N4에 대해 높은 에칭 선택도를 갖는다. 진보된 패터닝 동작들에서, 탄소 층은 합금화되어 하드마스크의 에칭 선택도를 추가로 향상시킬 수 있다. 예컨대, 하부층들에 대한 에칭 선택도를 증가시키기 위해, 금속성 성분들이 탄소 하드마스크에 첨가될 수 있다.
[0003] 통상적으로, 하드마스크는, 하드마스크가 더 이상 필요하지 않은 이후에 산소 플라즈마를 이용하여 제거된다(예컨대, 애싱 프로세스(ashing process)). 그러나, 탄소 하드마스크를 합금화하는 것은 그러한 프로세스들을 이용하여 하드마스크를 제거하는 것의 어려움을 증가시킨다. 따라서, 증가된 에칭 선택도는 하드마스크를 제거하는 것을 더 어렵게 하는 단점을 동반한다.
[0004] 실시예들은 하부층 위에 합금화 탄소 하드마스크(alloyed carbon hardmask)를 형성하는 단계를 포함하는, 하드마스크를 프로세싱하는 방법을 포함한다. 실시예에서, 합금화 탄소 하드마스크는 금속성-탄소 필러(metallic-carbon filler)들과 합금화된다. 실시예는 합금화 탄소 하드마스크를 패터닝하는 단계 및 합금화 탄소 하드마스크의 패턴을 하부층에 전사하는 단계를 더 포함한다. 실시예에 따르면, 방법은 다공성 탄소 하드마스크를 형성하기 위해 합금화 탄소 하드마스크로부터 금속성-탄소 필러들의 금속성 성분을 제거하는 단계를 더 포함할 수 있다. 그 후에, 다공성 하드마스크가 제거될 수 있다. 실시예에서, 금속성-탄소 필러들의 금속성 성분을 제거하는 단계는 금속성-탄소 필러들의 금속성 성분을 휘발시키는 프로세싱 가스를 챔버 내로 유동시키는 단계를 포함할 수 있다.
[0005] 추가의 실시예는, 붕소-탄소 필러들인 금속성-탄소 필러들과 합금화된 합금화 탄소 층을 형성하는 단계를 포함하는 합금화 탄소 층을 프로세싱하는 방법을 포함할 수 있다. 실시예는 또한, 다공성 탄소 층을 형성하기 위해 탄소 층으로부터 붕소-탄소 필러들의 붕소 성분을 제거하는 단계를 포함할 수 있다. 실시예에서, 붕소-탄소 필러들은, 프로세싱 가스를 챔버 내로 유동시킴으로써 제거된다. 실시예에서, 프로세싱 가스는 붕소-탄소 필러들의 붕소 성분을 휘발시킨다. 실시예에서, 프로세싱 가스는 염소, 브롬, 요오드, 수소 염화물, 수소 브롬화물, 수소 요오드화물, 티오닐 염화물, 티오닐 브롬화물, 요오드 일브롬화물, 또는 설퍼릴 염화물이다.
[0006] 도 1a는 실시예에 따른, 합금화 탄소 층의 단면 예시이다.
[0007] 도 1b는 실시예에 따른, 다공성 탄소 층을 형성하기 위해 합금 구성성분이 제거된 이후의 합금화 탄소 층의 단면 예시이다.
[0008] 도 1c는 실시예에 따른, 강화된(fortified) 탄소 층을 형성하기 위해 제2 합금 구성성분이 다공성 탄소 층 내로 도입된 이후의 다공성 탄소 층의 단면 예시이다.
[0009] 도 2는 실시예에 따른, 합금화 탄소 층을 프로세싱하는 데 사용되는 프로세스의 흐름도이다.
[0010] 도 3a는 실시예에 따른, 하부층 위에 형성된 합금화 탄소 하드마스크의 단면 예시이다.
[0011] 도 3b는 실시예에 따른, 합금화 탄소 하드마스크가 패터닝된 이후의 합금화 탄소 하드마스크의 단면 예시이다.
[0012] 도 3c는 실시예에 따른, 하드마스크의 패턴이 하부층에 전사된 이후의 합금화 탄소 하드마스크의 단면 예시이다.
[0013] 도 3d는 실시예에 따른, 다공성 탄소 하드마스크를 형성하기 위해 합금 구성성분이 제거된 이후의 합금화 탄소 하드마스크의 단면 예시이다.
[0014] 도 3e는 실시예에 따른, 다공성 탄소 하드마스크가 제거된 이후의 패터닝된 기판의 단면 예시이다.
[0015] 도 4는 실시예에 따른, 하부층을 패터닝하기 위해 합금화 탄소 하드마스크를 사용하기 위한 프로세스의 흐름도이다.
[0016] 도 5a는 실시예에 따른, 하부층 위에 형성된 합금화 탄소 하드마스크의 단면 예시이다.
[0017] 도 5b는 실시예에 따른, 제2 마스크 층이 합금화 탄소 하드마스크 위에 형성된 이후의 합금화 탄소 하드마스크의 단면 예시이다.
[0018] 도 5c는 실시예에 따른, 탄소 하드마스크의 다공성 부분들을 형성하기 위해, 제2 마스크 층에 의해 커버되지 않는 합금화 탄소 하드마스크의 부분들로부터 합금 구성성분이 제거된 이후의 합금화 탄소 하드마스크의 단면 예시이다.
[0019] 도 5d는 실시예에 따른, 탄소 하드마스크의 다공성 부분들이 제거된 이후의 합금화 탄소 하드마스크의 단면 예시이다.
[0020] 도 6은 실시예에 따른, 화학적으로 변형가능한 합금화 탄소 층들을 활용하기 위한 프로세스들과 함께 사용될 수 있는 예시적인 컴퓨터 시스템의 블록도를 예시한다.
[0021] 합금화 탄소 하드마스크들을 사용하는 방법들은 다양한 실시예들에 따라 설명된다. 다음의 설명에서, 다수의 특정 세부사항들이 실시예들의 완전한 이해를 제공하기 위해 제시된다. 이들 특정 세부사항들이 없이도 실시예들이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 경우들에서, 실시예들을 불필요하게 모호하게 하지 않기 위해 잘-알려진 양상들은 상세히 설명되지 않는다. 게다가, 첨부 도면들에 도시된 다양한 실시예들이 예시적인 표현들이고, 반드시 실척대로 도시된 것이 아니라는 것이 이해되어야 한다.
[0022] 위에서 설명된 바와 같이, 합금화 탄소 하드마스크들은 비-합금화 탄소 하드마스크들보다 향상된 에칭 선택도를 제공한다. 그러나, 하드마스크가 더 이상 필요하지 않은 이후에 하드마스크를 제거하는 데 있어서의 증가된 어려움으로 인해, 반도체 디바이스 제조에서 합금화 탄소 하드마스크 층들을 사용하는 것은 현재 제한적이다. 따라서, 실시예들은 합금화 탄소 하드마스크, 및 개선된 에칭 선택도를 가능하게 하는 동시에, 하드마스크가 더 이상 필요하지 않은 이후에 하드마스크 재료의 용이한 제거를 가능하게 하는 패터닝 프로세스를 포함한다.
[0023] 실시예에 따르면, 합금화 탄소 하드마스크는 화학적으로 변형가능한 하드마스크 마스크 재료이다. 합금화 탄소 하드마스크는, 당해 기술분야에 알려진 바와 같이, 나중에 하부층에 전사되는 패턴으로 패터닝될 수 있다. 이어서, 실시예들은, 하드마스크를 제거하는 것을 더 용이하게 하기 위해 하드마스크 재료를 화학적으로 변형시키기 위한 프로세스를 구현할 수 있다. 특히, 실시예들은 합금화 탄소 하드마스크로부터 합금 구성성분들을 실질적으로 제거하는 화학적 변형을 포함한다. 일단 합금 구성성분들이 제거되면, 하드마스크는 현재 이용가능한 프로세싱 기법들을 사용하여, 이를테면, 산소 플라즈마 에칭을 이용하여 거의 어려움 없이 제거될 수 있다. 따라서, 실시예들은, 합금화 탄소 하드마스크들에 의해 제공되는 진보된 패터닝 프로세스들에 필요한 개선된 에칭 저항성(etch resistance)을 가능하게 하는 동시에, 하드마스크가 더 이상 필요하지 않은 이후에 하드마스크를 용이하게 제거하는 능력을 여전히 유지한다.
[0024] 추가의 실시예들은 또한, 합금화 탄소 하드마스크를 선택적으로 변형시키기 위해 제2 마스크 층을 활용할 수 있다. 예컨대, 제2 마스크는 합금화 탄소 하드마스크 위에 형성될 수 있다. 제2 마스크는 합금화 탄소 하드마스크의 부분들을 화학적 변형 프로세스로부터 차폐할 수 있다. 따라서, 후속적인 플라즈마 에칭은 합금화 탄소 하드마스크의 화학적으로 변형된 부분들만을 제거할 수 있다.
[0025] 추가의 실시예들은 제1 합금 구성성분들이 제거되어 다공성 탄소 층을 형성한 이후에, 화학적으로 변형된 탄소 층을 재합금화(realloying)하는 것을 포함할 수 있다. 예컨대, 재합금화는, 탄소 층이 다공성 탄소 층이 된 이후에 원하는 특성들을 탄소 층에 제공하는 제2 합금 구성성분을 제공할 수 있다. 따라서, 실시예들은, 반도체 제조 애플리케이션들을 넘어선 애플리케이션들에서의 사용들을 가능하게 할 수 있는 원하는 재료 특성들을 제공하도록 다공성 탄소 층이 맞춤화되는 것을 가능하게 한다.
[0026] 이제 도 1a-1c 및 도 2를 참조하면, 실시예에 따라, 합금화 탄소 층을 화학적으로 변형시키기 위한 프로세스가 도시 및 설명된다. 이제 도 2를 참조하면, 프로세스(260)는 동작(262)으로 시작될 수 있으며, 동작(262)은 금속성-탄소 필러(110)와 합금화되는 탄소 층(105)을 포함하는 합금화 탄소 층(120)을 형성하는 것을 포함한다. 그러한 합금화 탄소 층(120)은, 실시예에 따라, 도 1a에 예시된다.
[0027] 실시예에서, 탄소 층(105)은 비정질 탄소 또는 탄화물 중 하나 이상으로 구성될 수 있다. 실시예에서, 탄소 층(105)은 탄소 및 수소를 포함할 수 있다. 예컨대, 수소의 원자 퍼센티지는 탄소 층(105)의 5% 내지 50%일 수 있다. 게다가, 합금화 탄소 층(120)에서의 금속성-탄소 필러(즉, 합금 구성성분)(110)의 원자 퍼센티지는 대략 5% 내지 90%일 수 있다. 실시예에서, 금속성-탄소 필러(110)는 탄소 층(105) 전체에 걸쳐 균등하게 분포될 수 있다. 예시된 실시예에서, 금속성-탄소 필러들(110)은 실질적으로 개별 입자들인 것으로 도시된다. 그러나, 일부 실시예들에서, 금속성-탄소 필러들(110)은 오버랩되고 그리고/또는 금속성 탄소 필러들(110)의 연결된 네트워크를 형성할 수 있다는 것이 인지되어야 한다. 예컨대, 금속성-탄소 필러들(110)의 금속성 부분들은, 탄소와, 수소와, 그리고/또는 이웃 금속성-탄소 필러들(110)의 다른 금속성 부분들과의 결합(bond)들을 형성할 수 있다.
[0028] 실시예에 따르면, 금속성-탄소 필러(110)는 화학적 변형 프로세스를 이용하여 제거가능한 재료일 수 있으며, 이는 아래에서 더 상세하게 설명될 것이다. 금속성-탄소 필러(110)의 금속성 성분은 임의의 적절한 금속일 수 있다. 특정 실시예에서, 금속성 성분은 붕소 탄화물(예컨대, B4C)을 형성하기 위해 붕소일 수 있다. 추가의 실시예들은 W, V, Nb, Ta, Ti, Zr, Hf, 및 Al과 같은 (그러나 이에 제한되지는 않음) 금속성 성분들을 포함할 수 있다.
[0029] 합금화 탄소 층(120)이 형성된 이후에, 합금화 탄소 층(120)은 이어서, 하부층을 패터닝하는 데 사용될 수 있다. 그러한 실시예들에서, 합금화 탄소 층은 합금화 탄소 하드마스크로 지칭될 수 있다. 패터닝 프로세스는 아래에서 더 상세하게 설명될 것이다. 패터닝이 완료되고 합금화 탄소 층(120)이 더 이상 필요하지 않은 이후에, 실시예들은 도 2의 동작(264)에서 도시되는 바와 같이, 금속성-탄소 필러(110)의 금속성 부분들을 제거하여 다공성 탄소 층(122)을 형성하기 위해 합금화 탄소 층(120)을 화학적으로 변형시키는 것을 포함한다. 그러한 다공성 탄소 층(122)은, 실시예에 따라, 도 1b에 도시된다. 예시된 바와 같이, 금속성-탄소 필러(110)가 제거되어, 탄소 층(105)에 공극들(112)을 형성한다. 추가의 실시예들은, 함께 연결되어 다공성 탄소 층(122)을 통하는 공극 네트워크를 형성하는 공극들(112)을 포함할 수 있다. 공극 네트워크는 탄소 층(105)을 통하는 확산 경로들을 제공하고 그리고 금속성-탄소 필러들의 금속성 성분들의 제거를 돕고 그리고/또는 아래에서 더 상세하게 설명되는 나중의 재합금화 프로세스를 도울 수 있다. 게다가, 금속성-탄소 필러들(110)의 금속성 부분들의 제거는 합금화 탄소 층(120)의 두께와 비교하여 다공성 탄소 층(122)의 두께를 실질적으로 감소시키지 않을 것이다. 금속성-탄소 필러들(110)의 금속성 부분들이 제거되면, 다공성 탄소 하드마스크(122)는 (예컨대, 애싱 프로세스를 이용하여) 제거하기가 더 용이하다.
[0030] 실시예에 따르면, 금속성-탄소 필러(110)의 금속성 부분들은 화학적 변형 프로세스를 이용하여 제거될 수 있다. 화학적 변형 프로세스는 합금화 탄소 하드마스크(120)를, 금속성-탄소 필러(110)의 금속성 부분들을 휘발시키는 할로겐화제(halogenating agent) 및 기상 에천트(vapor-phase etchant)에 노출시키는 것을 포함할 수 있다. 실시예에서, 화학적 변형 프로세스는 금속성-탄소 필러(110)의 금속성 성분을 휘발시킨다. 추가의 실시예에서, 화학적 변형 프로세스는 금속성-탄소 필러(110)의 탄소 성분 및 금속성 성분을 휘발시킬 수 있다. 실시예들에서, 할로겐화제는 염소, 브롬, 요오드, 수소 염화물, 수소 브롬화물, 수소 요오드화물, 티오닐 염화물, 티오닐 브롬화물, 요오드 일브롬화물, 또는 설퍼릴 염화물을 포함한다. 붕소-탄화물 필러(110)의 특정 실시예에서, 티오닐 염화물이 붕소-탄화물 필러(110)의 붕소 성분을 휘발시키는 데 사용될 수 있다. 추가의 실시예에서, 염소가 붕소-탄화물 필러(110)의 붕소 성분을 휘발시키는 데 사용될 수 있다.
[0031] 실시예에서, 합금화 탄소 층(120)은 프로세싱 챔버 내에서 화학적 변형 프로세스에 노출될 수 있다. 프로세싱 챔버는, 프로세싱 가스가 유동될 수 있는 임의의 적절한 챔버일 수 있다. 예컨대, 프로세싱 챔버는 진공 챔버, 이를테면, 플라즈마 프로세싱 챔버일 수 있다. 실시예에서, 화학적 변형 프로세스는 대기압 미만의 압력에서 구현될 수 있다. 예컨대, 프로세싱 압력은 대략 700 torr 이하에서 구현될 수 있다. 실시예에서, 프로세싱 압력은 대략 250 torr 이하일 수 있다. 실시예에서, 프로세싱 압력은 대략 25 torr 이하일 수 있다. 특정 실시예에서, 프로세싱 압력은 대략 10 torr 이하일 수 있다. 실시예에서, 화학적 변형 프로세스는 대기압에서 구현될 수 있으며, 여기서 할로겐화제는 불활성 가스, 이를테면, 질소 또는 아르곤으로 퍼지된 챔버 내로 도입된다.
[0032] 특정 실시예에서, 화학적 변형 프로세스에서 사용되는 프로세싱 가스는 펄스 방식(pulsed manner)으로 챔버 내로 유동될 수 있다. 예컨대, 프로세싱 가스의 펄스들이 챔버 내로 유동된 다음에 퍼지가 뒤따를 수 있다. 프로세싱 가스 펄스와 퍼지의 시간 길이의 비율은 대략 1:100 이하일 수 있다. 실시예에서, 프로세싱 가스의 펄스는 1초 미만일 수 있고 그 다음에 수 초의 퍼지가 뒤따른다. 특정 실시예에서, 프로세싱 가스의 각각의 펄스는 대략 0.25초 미만일 수 있고, 퍼지는 대략 5초 이상일 수 있다. 탄소 층(120)으로부터 금속성-탄소 필러들(110)의 금속성 부분들을 실질적으로 제거하는 데 필요한 펄스 사이클들의 수는 합금화 탄소 층(120)의 두께에 따를 수 있다. 실시예에서, 합금화 탄소 층(120)으로부터 금속성-탄소 필러들(110)의 금속성 부분들을 제거하는 데 필요한 사이클들의 수는 합금화 탄소 층(120)의 두께의 증가에 따라 선형적으로 증가될 수 있다. 예컨대, 대략 100 Å 내지 2,000 Å인 합금화 탄소 층(120)으로부터 금속성-탄소 필러들(110)의 금속성 부분들을 제거하는 데 50 내지 1000 펄스 사이클들이 사용될 수 있다. 본원에서 사용되는 바와 같이, "제거" 및 "실질적으로 제거"라는 용어들은 반드시 층 내의 금속성-탄소 필러들(110)의 모든 금속성 부분들의 완전한 제거를 지칭하지는 않는다. 대신에, "제거" 및 "실질적으로 제거"라는 문구들의 사용은, 화학적으로 변형된 층을 제거하는 데 사용되는 에칭 프로세스에 대한 화학적으로 변형된 층의 에칭 저항성을 변화시키기 위해 금속성 필러들(110)의 금속성 성분의 충분한 퍼센티지가 제거되었다는 것을 의미한다. 예컨대, 합금화 탄소 층은, 금속성-탄소 필러들(110)의 금속성 성분의 적어도 50% 이상이 제거될 때, 다공성 탄소 층(122)으로 간주될 수 있다. 실시예에서, 합금화 탄소 층은, 금속성-탄소 필러들(110)의 금속성 성분의 적어도 95%가 제거될 때, 다공성 탄소 층으로 간주될 수 있다. 특정 실시예에서, 합금화 탄소 층은, 금속성-탄소 필러들(110)의 금속성 성분의 적어도 99%가 제거될 때, 다공성 탄소 층으로 간주될 수 있다.
[0033] 실시예에서, 금속성-탄소 필러들(110)의 금속성 성분의 제거 레이트는 합금화 탄소 층(120)의 온도를 증가시킴으로써 증가될 수 있다. 일부 실시예들에서, 합금화 탄소 층(120)의 온도를 증가시키는 것은 금속성-탄소 필러들(110)의 금속성 성분의 제거 레이트를 기하급수적으로 증가시킬 수 있다. 제거 레이트의 증가들은 주어진 두께의 합금화 탄소 층으로부터 다공성 탄소 층을 형성하는 데 더 적은 펄스 사이클들 또는 더 적은 프로세싱 시간이 사용되는 것을 가능하게 할 수 있다. 실시예에서, 프로세싱 온도는 대략 400℃ 내지 650℃일 수 있다.
[0034] 금속성-탄소 필러들(110)의 금속성 성분이 제거되어 다공성 탄소 층(122)을 형성한 이후에, 다공성 탄소 층(122)은 표준 탄소 제거 기법들, 이를테면, 애싱을 이용하여 제거될 수 있고, 아래에서 더 상세하게 설명될 것이다. 그러나, 일부 실시예들에서, 다공성 탄소 하드마스크(122)는, 선택적 동작(266)에서 도시된 바와 같이, 제2 필러로 강화(즉, 재합금화)될 수 있다. 그러한 강화된 탄소 층(124)은, 실시예에 따라, 도 1c에 도시된다.
[0035] 도 1c에 예시된 바와 같이, 제2 필러들(114)은 금속성-탄소 필러들(112)의 금속성 부분들의 제거에 의해 형성된 공동들(112) 내에서, 탄소 층(105)에 통합될 수 있다. 실시예에서, 제2 필러들(114)은 확산 프로세스에 의해, 강화된 탄소 층(124)에 통합될 수 있다. 예컨대, 다공성 탄소 층(122)은 제2 필러들(114)을 함유하는 가스에 노출될 수 있다. 실시예에서, 제2 필러(114)는 공동들(112)을 완전히 채운다. 실시예에서, 제2 필러(114)는 공동들(112)을 부분적으로 채운다. 실시예에서, 제2 필러(114)는, 공동들(112)을 둘러싸는 탄소 층의 표면들을 코팅함으로써 공동들(112)을 부분적으로 채운다. 실시예에서, 제2 필러들(114)은 강화된 탄소 층(122)에 원하는 특성을 제공하는 재료들을 포함할 수 있다. 실시예에서, 제2 필러들(114)은 금속들, 반도체들, 또는 금속 산화물들일 수 있다.
[0036] 이제 도 3a-3e의 단면 예시들 및 도 4의 프로세스 흐름도를 참조하면, 실시예에 따라, 하부층을 패터닝하기 위해 합금화 탄소 하드마스크를 사용하기 위한 프로세스(470)의 설명이 설명된다. 합금화 탄소 층이 하드마스크로서 본원에서 설명되고 사용되지만, 도 1a-1c와 관련하여 위에서 설명된 것과 유사한 합금화 탄소 층이 또한, 반도체 디바이스 제조를 위한 하드마스크로서의 사용을 넘어선 많은 상이한 애플리케이션들에서 사용될 수 있다는 것이 인지되어야 한다.
[0037] 동작(472)으로부터 시작하여, 실시예들은 하부층 위에 금속성-탄소 필러들과 합금화되는 탄소 하드마스크를 형성하는 것을 포함한다. 합금화 탄소 하드마스크(320)를 포함하는 층들의 스택(300)이 도 3a에 예시된다. 예시된 바와 같이, 합금화 탄소 하드마스크(320)는 패터닝되도록 요구되는 하부층(304) 위에 형성된다. 하부층(304)은 기판(303) 위에 형성될 수 있다. 실시예에서, 하부층(304)은 합금화 탄소 하드마스크(320)의 도움으로 패터닝될 임의의 재료 층 또는 재료 층들의 스택일 수 있다. 따라서, 하부층(304)은 합금화 탄소 하드마스크(320)에 대해 선택적으로 에칭되는 재료들을 포함할 수 있다. 예컨대, 하부층(304)은 폴리실리콘, SiO2, Si3N4, TiN, Cu, Al, Si, W, Co, Ta, TaN, WN, SiC, SiCN, SiOCN, 및 SiOC 중 하나 이상을 포함할 수 있다. 실시예에서, 기판(303)은 상부에 하부층이 패터닝될 수 있는 임의의 재료 층일 수 있다. 실시예에서, 기판(303)은 반도체 재료, 이를테면, 실리콘, III-V 반도체 재료, 실리콘-온-인슐레이터(SOI) 등일 수 있다. 추가의 실시예들은 기판(303)과 하부층(304) 사이에 에칭스톱 층(etchstop layer)(도시되지 않음)을 포함할 수 있다.
[0038] 실시예에서, 합금화 탄소 하드마스크(320)는 위에서 설명된 합금화 탄소 층(120)과 실질적으로 유사할 수 있다. 특히, 합금화 탄소 하드마스크(320)는 금속성-탄소 필러들을 포함하는 탄소 재료를 포함할 수 있다. 예컨대, 금속성-탄소 필러들은 붕소-탄화물일 수 있고, 합금화 탄소 하드마스크(320)는 10% 내지 90%의, 금속성-탄소 필러들의 원자 퍼센티지를 가질 수 있다. 나머지 도면들에서, 필러들(및 후속적으로 형성되는 공극들)은 간략성을 위해 생략되었으며, 합금화 탄소 하드마스크와 다공성 탄소 하드마스크 사이의 차이들은 상이한 음영들에 의해 표현된다.
[0039] 이제 동작(474)을 참조하면, 합금화 탄소 하드마스크(320)는 실시예에 따라 패터닝될 수 있다. 패터닝된 합금화 탄소 하드마스크(320)는, 실시예에 따라, 도 3b에 예시된다. 도 3b에서, 합금화 탄소 하드마스크(320)는 패터닝되어 합금화 탄소 하드마스크(320)를 통해 복수의 개구들(335)을 형성하는 것으로 도시된다. 복수의 개구들(335)은 하부층(304)의 최상부 표면을 노출시킬 수 있다. 예시된 실시예에서, 복수의 개구들(335)은 복수의 균등하게 이격된 핀(fin)들이 형성되도록 패터닝되지만, 실시예들은 그러한 구성들로 제한되지 않으며, 임의의 원하는 패턴이 합금화 탄소 하드마스크(320)에 형성될 수 있다.
[0040] 실시예에서, 합금화 탄소 하드마스크(320)는 임의의 적절한 패터닝 프로세스를 이용하여 패터닝될 수 있다. 예컨대, 감광성 레지스트(도시되지 않음)가 합금화 탄소 하드마스크(320) 위에 증착되고, 노광되고, 현상될 수 있다. 이어서, 현상된 감광성 레지스트는 노출 패턴을 합금화 탄소 하드마스크(320)에 전사하기 위해 에칭 마스크로서 사용될 수 있다. 패턴을 합금화 탄소 하드마스크(320)에 전사한 이후에, 감광성 레지스트는 박리될(stripped) 수 있다.
[0041] 이제 동작(476)을 참조하면, 합금화 탄소 하드마스크(320)에 형성된 패턴은 하부층(304)에 전사될 수 있다. 그러한 패터닝된 하부층(304)이 있는 스택(300)이, 실시예에 따라, 도 3c에 예시된다. 하부층(304)에 대한 합금화 탄소 하드마스크(320)의 높은 에칭 선택도로 인해, 작은 임계 치수들을 갖는 고종횡비 피처(high aspect ratio feature)들이 하부층(304)에 패터닝될 수 있다. 예시된 바와 같이, 합금화 탄소 하드마스크(320)에 형성된 개구들(335)과 실질적으로 정렬되는 개구들(337)이 하부층(304)에 형성될 수 있다. 실시예에서, 하부층(304)은 플라즈마 에칭 프로세스를 이용하여 패터닝될 수 있다.
[0042] 하부층(304)이 패터닝된 이후에, 합금화 탄소 하드마스크(320)를 제거할 필요가 있을 수 있다. 그러나, 위에서 주목된 바와 같이, 금속성-탄소 합금 구성성분들은 당해 기술분야에 알려진 간단한 하드마스크 제거 프로세스들이 사용되는 것을 방해한다. 따라서, 실시예들은 합금화 탄소 하드마스크(320)의 화학적 변형을 포함할 수 있다. 따라서, 동작(478)은 합금화 탄소 하드마스크(320)로부터 금속성-탄소 필러들을 제거하는 것을 포함할 수 있다. 화학적으로 변형된 하드마스크(322)가 있는 스택(300)이, 실시예에 따라, 도 3d에 예시된다.
[0043] 실시예에 따르면, 화학적으로 변형된 하드마스크(322)는 위에서 설명된 다공성 탄소 하드마스크(122)와 실질적으로 유사할 수 있다. 예컨대, 다공성 탄소 하드마스크(322)는, 금속성-탄소 필러들의 금속성 부분들이 이전에 위치되었던 곳에 공극들 또는 공극 네트워크들(도 3d에서 보이지 않음)을 포함하는 탄소 층을 포함할 수 있다. 실시예에서, 금속성-탄소 필러들의 금속성 부분들은 도 1b와 관련하여 위에서 설명된 프로세스와 실질적으로 유사한 프로세스를 이용하여 제거될 수 있다. 예컨대, 스택(300)은 금속성-탄소 필러의 금속성 부분들을 휘발시키는 할로겐화제 및 기상 에천트에 노출될 수 있다. 붕소-탄화물 필러의 특정 실시예에서, 티오닐 염화물 또는 염소가 붕소-탄화물 필러의 붕소 성분을 휘발시키는 데 사용될 수 있다.
[0044] 실시예에서, 다공성 탄소 하드마스크(322)를 형성하기 위해 합금화 탄소 하드마스크(320)로부터 금속성-탄소 필러들의 금속성 부분들을 제거하는 데 사용되는 프로세싱 조건들(예컨대, 온도들, 압력들, 펄스들의 수 등)은 위에서 설명된 것들과 실질적으로 유사할 수 있다. 실시예에서, 합금화 탄소 하드마스크(320)의 화학적 변형은 하부층(304)을 패터닝하는 데 사용된 것과 동일한 프로세싱 챔버 내에서 구현될 수 있다(즉, 합금화 탄소 하드마스크(320)로부터 금속성-탄소 필러들을 제거하기 위해, 스택(300)이 상이한 프로세싱 챔버로 이동될 필요가 없을 수 있음). 추가의 실시예에서, 스택(300)은 합금화 탄소 하드마스크(320)로부터 금속성-탄소 필러들을 제거하기 위해 상이한 챔버로 이송될 수 있다.
[0045] 다공성 탄소 하드마스크(322)를 형성하기 위해 금속성-탄소 필러들이 합금화 탄소 하드마스크(320)로부터 제거된 이후에, 스택(300)의 프로세싱은, 하부층(304)으로부터 다공성 탄소 하드마스크(322)를 제거하는 것을 포함하는 동작(480)으로 계속될 수 있다. 다공성 탄소 하드마스크(322)가 제거된 스택(300)은, 실시예에 따라, 도 3e에 예시된다.
[0046] 실시예에 따르면, 다공성 탄소 하드마스크(322)는 표준 하드마스크 제거 기법들을 이용하여 제거될 수 있다. 예컨대, 다공성 탄소 하드마스크(322)는 가스들, 이를테면, N2O, NO, O3, CO2, O2, H2O 등에 대한 노출에 의해, 또는 가스들, 이를테면, N2O, NO, O3, CO2, O2, H2O 등으로 형성된 플라즈마에 대한 노출에 의해 제거될 수 있다. 실시예에서, 플라즈마는 프로세싱 챔버 내에 존재할 수 있거나 또는 플라즈마는 원격 플라즈마일 수 있다. 실시예에서, 다공성 탄소 하드마스크(322)는 합금화 탄소 하드마스크(320)로부터 금속성-탄소 필러들의 금속성 부분들을 제거하는 데 사용된 것과 동일한 프로세싱 챔버 내에 스택(300)이 있는 동안 제거될 수 있거나, 또는 다공성 탄소 하드마스크(322)는 상이한 프로세싱 챔버 내에서 제거될 수 있다.
[0047] 예시된 실시예에서, 다공성 탄소 하드마스크(322)를 형성하기 위해 금속성-탄소 필러들의 금속성 부분들을 제거하는 것과 스택(300)으로부터 다공성 탄소 하드마스크(322)를 궁극적으로 제거하는 것은 2개의 별개의 프로세싱 동작들로서 예시된다. 그러나, 실시예들은 그러한 구성들로 제한되지 않는다. 예컨대, 금속성-탄소 필러의 금속성 성분의 제거와 하드마스크의 다공성 부분들의 제거 사이에서 교번하는 펄스식 프로세스(pulsed process)가 사용될 수 있다. 그러한 실시예들에서, 프로세싱 가스의 하나 이상의 펄스들은 합금화 탄소 하드마스크(320)의 노출된 상부 부분으로부터 금속성-탄소 필러의 금속성 성분을 제거하는 데 사용될 수 있다(즉, 전체 하드마스크가 다공성이 되지는 않을 수 있음). 그 후에, 하드마스크 제거 프로세싱 가스의 하나 이상의 펄스들은 하드마스크의 다공성 부분들만을 제거하는 데 사용될 수 있다. 이러한 프로세스는 전체 하드마스크가 제거될 때까지 임의의 횟수로 반복될 수 있다. 또 다른 실시예에서, 금속성-탄소 필러들의 금속성 성분들을 휘발시키는 데 사용된 프로세싱 가스는, 다공성 탄소 하드마스크(322)를 제거하는 데 사용된 프로세싱 가스들과 동시에 챔버 내로 유동될 수 있다.
[0048] 이제 도 5a-5d를 참조하면, 실시예에 따라, 합금화 탄소 하드마스크의 국부화된 부분들을 화학적으로 변형시키기 위한 프로세스 흐름의 단면 예시들이 도시된다. 그러한 실시예는, 하드마스크의 일부 구역들만이 제거될 필요가 있을 때 유용할 수 있다.
[0049] 이제 도 5a를 참조하면, 실시예에 따라, 합금화 탄소 하드마스크(520), 하부층(504), 및 기판(503)을 포함하는 스택(500)이 도시된다. 스택(500)은 위에서 설명된 스택(300)과 실질적으로 유사할 수 있으며, 따라서, 여기서 더 상세하게 설명되지 않을 것이다.
[0050] 스택(500)의 형성 이후에, 실시예들은, 도 5b에 예시된 바와 같이, 합금화 탄소 하드마스크(520) 위에 제2 마스크 층(552)을 형성하는 것을 포함한다. 실시예에서, 제2 마스크 층(552)은 감광성 재료 또는 추가의 탄소 하드마스크일 수 있다. 제2 마스크 층(552)은 합금화 탄소 하드마스크(520)의 부분들(528)을 노출시키도록 패터닝될 수 있다.
[0051] 이제 도 5c를 참조하면, 합금화 탄소 하드마스크(520)의 노출된 부분들(528)의 금속성-탄소 필러들의 금속성 부분들을 제거하기 위해, 합금화 탄소 하드마스크(520)가 화학적으로 변형될 수 있다. 따라서, 그러한 실시예들에서, 하드마스크는 합금화 탄소 하드마스크 재료(520) 및 다공성 탄소 하드마스크 재료(522)의 부분들을 포함할 수 있다. 예시된 바와 같이, 노출된 부분들(528)은 다공성 탄소 하드마스크 재료(522)로 전환된다. 제2 마스크 층(552)에 의해 커버되는 합금화 탄소 하드마스크 재료의 부분은 휘발성 가스로부터 보호되며, 화학적으로 변형되지 않는다. 그러나, 확산을 통해, 제2 마스크 층(552) 아래의 일부 부분들(553)(예컨대, 언더컷)이 화학적으로 변형될 수 있다는 것이 인지되어야 한다. 따라서, 도 5d에 예시된 바와 같이, 다공성 부분들(522)은 위에서 설명된 프로세싱과 실질적으로 유사한 하드마스크 제거 프로세싱을 이용하여 용이하게 제거될 수 있는 반면, 화학적으로 변형되지 않은 부분들(520)은 뒤에 남는다.
[0052] 위에서 예시되고 설명된 프로세싱 동작들에서, 단일 스택(300 또는 500)이 프로세싱 챔버 내에서 프로세싱된다. 그러나, 임의의 수의 스택들이 동시에 프로세싱될 수 있다는 것이 인지되어야 한다. 예컨대, 복수의 웨이퍼들이 단일 챔버 내에서 프로세싱될 수 있으며, 그 복수의 웨이퍼들 각각은, 화학적으로 변형가능한 합금화 탄소 하드마스크를 포함하는 자신 소유의 스택 또는 스택들의 층들을 갖는다. 대안적인 실시예들은 한 번에 단일 웨이퍼를 프로세싱하는 것을 포함한다.
[0053] 이제 도 6을 참조하면, 실시예에 따라, 프로세싱 툴의 예시적인 컴퓨터 시스템(660)의 블록도가 예시된다. 실시예에서, 컴퓨터 시스템(660)은 프로세싱 툴에 커플링되고 프로세싱 툴 내에서의 프로세싱을 제어한다. 컴퓨터 시스템(660)은 로컬 영역 네트워크(LAN), 인트라넷, 익스트라넷, 또는 인터넷에서 다른 머신들에 연결(예컨대, 네트워킹)될 수 있다. 컴퓨터 시스템(660)은 클라이언트-서버 네트워크 환경에서 서버 또는 클라이언트 머신으로서 동작할 수 있거나, 또는 피어-투-피어(또는 분산형) 네트워크 환경에서 피어 머신으로서 동작할 수 있다. 컴퓨터 시스템(660)은 개인용 컴퓨터(PC), 태블릿 PC, 셋톱 박스(STB), 개인 휴대 정보 단말(PDA), 셀룰러 전화, 웹 기기, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 그 머신에 의해 행해질 액션들을 특정하는 명령들의 세트를 (순차적으로 또는 다른 방식으로) 실행할 수 있는 임의의 머신일 수 있다. 게다가, 단일 머신만이 컴퓨터 시스템(660)에 대해 예시되어 있지만, "머신"이라는 용어는 또한, 본원에서 설명되는 방법론들 중 임의의 하나 이상을 수행하도록 명령들의 세트(또는 다수의 세트들)를 개별적으로 또는 집합적으로 실행하는 머신들(예컨대, 컴퓨터들)의 임의의 컬렉션을 포함하는 것으로 고려되어야 한다.
[0054] 컴퓨터 시스템(660)은, 실시예들에 따라 프로세스를 수행하도록 컴퓨터 시스템(660)(또는 다른 전자 디바이스들)을 프로그래밍하는 데 사용될 수 있는 명령들이 저장된 비-일시적 머신-판독가능 매체를 갖는 컴퓨터 프로그램 제품 또는 소프트웨어(622)를 포함할 수 있다. 머신-판독가능 매체는 머신(예컨대, 컴퓨터)에 의해 판독가능한 형태의 정보를 저장 또는 송신하기 위한 임의의 메커니즘을 포함한다. 예컨대, 머신-판독가능(예컨대, 컴퓨터-판독가능) 매체는, 머신(예컨대, 컴퓨터) 판독가능 저장 매체(예컨대, 판독 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체들, 광학 저장 매체들, 플래시 메모리 디바이스들 등), 머신(예컨대, 컴퓨터) 판독가능 송신 매체(전기, 광학, 음향, 또는 다른 형태의 전파 신호들(예컨대, 적외선 신호들, 디지털 신호들 등)) 등을 포함한다.
[0055] 실시예에서, 컴퓨터 시스템(660)은, 시스템 프로세서(602), 메인 메모리(604)(예컨대, 판독-전용 메모리(ROM), 플래시 메모리, 동적 랜덤 액세스 메모리(DRAM), 이를테면, 동기 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM) 등), 정적 메모리(606)(예컨대, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등), 또는 이차 메모리(618)(예컨대, 데이터 저장 디바이스)를 포함하고, 이들은 버스(630)를 통해 서로 통신한다.
[0056] 시스템 프로세서(602)는 하나 이상의 범용 프로세싱 디바이스들, 이를테면, 마이크로시스템 프로세서, 중앙 프로세싱 유닛 등을 나타낸다. 더 구체적으로, 시스템 프로세서는 CISC(complex instruction set computing) 마이크로시스템 프로세서, RISC(reduced instruction set computing) 마이크로시스템 프로세서, VLIW(very long instruction word) 마이크로시스템 프로세서, 다른 명령 세트들을 구현하는 시스템 프로세서, 또는 명령 세트들의 조합을 구현하는 시스템 프로세서들일 수 있다. 시스템 프로세서(602)는 또한, 하나 이상의 특수-목적 프로세싱 디바이스들, 이를테면, 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 디지털 신호 시스템 프로세서(DSP), 네트워크 시스템 프로세서 등일 수 있다. 시스템 프로세서(602)는 본원에서 설명되는 실시예들에 따른 동작들을 수행하기 위한 프로세싱 로직(626)을 실행하도록 구성된다.
[0057] 컴퓨터 시스템(660)은 다른 디바이스들 또는 머신들과 통신하기 위한 시스템 네트워크 인터페이스 디바이스(608)를 더 포함할 수 있다. 컴퓨터 시스템(660)은 또한, 비디오 디스플레이 유닛(610)(예컨대, 액정 디스플레이(LCD), 발광 다이오드 디스플레이(LED), 또는 음극 선관(CRT)), 알파뉴메릭 입력 디바이스(612)(예컨대, 키보드), 커서 제어 디바이스(614)(예컨대, 마우스), 및 신호 생성 디바이스(616)(예컨대, 스피커)를 포함할 수 있다.
[0058] 이차 메모리(618)는 본원에서 설명되는 방법론들 또는 기능들 중 임의의 하나 이상을 구현하는 명령들의 하나 이상의 세트들(예컨대, 소프트웨어(622))이 저장되는 머신-액세스가능 저장 매체(631)(또는 더 구체적으로는 컴퓨터-판독가능 저장 매체)를 포함할 수 있다. 소프트웨어(622)는 또한, 컴퓨터 시스템(660)에 의한 소프트웨어(622)의 실행 동안에 시스템 프로세서(602) 내에 그리고/또는 메인 메모리(604) 내에 완전히 또는 적어도 부분적으로 상주할 수 있고, 메인 메모리(604) 및 시스템 프로세서(602)는 또한, 머신-판독가능 저장 매체들을 구성한다. 소프트웨어(622)는 추가로, 시스템 네트워크 인터페이스 디바이스(608)를 통하여 네트워크(620)를 통해 송신 또는 수신될 수 있다.
[0059] 머신-액세스가능 저장 매체(631)가 예시적인 실시예에서 단일 매체인 것으로 도시되어 있지만, "머신-판독가능 저장 매체"라는 용어는 명령들의 하나 이상의 세트들을 저장하는 단일 매체 또는 다수의 매체들(예컨대, 중앙 집중형 또는 분산형 데이터베이스 및/또는 연관된 캐시들 및 서버들)을 포함하는 것으로 고려되어야 한다. "머신-판독가능 저장 매체"라는 용어는 또한, 머신에 의한 실행을 위해 명령들의 세트를 저장 또는 인코딩할 수 있고 그리고 머신으로 하여금 방법론들 중 임의의 하나 이상을 수행하게 하는 임의의 매체를 포함하는 것으로 고려되어야 한다. 따라서, "머신-판독가능 저장 매체"라는 용어는 고체-상태 메모리들, 및 광학 및 자기 매체들을 포함하는(그러나 이에 제한되지 않음) 것으로 고려되어야 한다.
[0060] 전술한 설명에서, 특정한 예시적인 실시예들이 설명되었다. 다음의 청구항들의 범위로부터 벗어나지 않으면서 그 실시예들에 대한 다양한 변형들이 이루어질 수 있다는 것이 자명할 것이다. 따라서, 명세서 및 도면들은 제한적인 의미가 아니라 예시적인 의미로 간주되어야 한다.

Claims (15)

  1. 하드마스크를 프로세싱하는 방법으로서,
    하부층 위에 합금화 탄소 하드마스크(alloyed carbon hardmask)를 형성하는 단계 ― 상기 합금화 탄소 하드마스크는 금속성-탄소 필러(metallic-carbon filler)들과 합금화됨 ―;
    상기 합금화 탄소 하드마스크를 패터닝하는 단계;
    상기 합금화 탄소 하드마스크의 패턴을 상기 하부층에 전사하는 단계;
    다공성 탄소 하드마스크를 형성하기 위해 상기 합금화 탄소 하드마스크로부터 상기 금속성-탄소 필러들의 금속성 성분을 제거하는 단계; 및
    상기 다공성 탄소 하드마스크를 제거하는 단계를 포함하는,
    하드마스크를 프로세싱하는 방법.
  2. 제1 항에 있어서,
    상기 금속성-탄소 필러들의 금속성 성분을 제거하는 단계는,
    프로세싱 가스를 챔버 내로 유동시키는 단계를 포함하며,
    상기 프로세싱 가스는 상기 금속성-탄소 필러들의 금속성 성분을 휘발시키는,
    하드마스크를 프로세싱하는 방법.
  3. 제2 항에 있어서,
    상기 프로세싱 가스는 상기 챔버 내로 펄싱되는,
    하드마스크를 프로세싱하는 방법.
  4. 제2 항에 있어서,
    상기 프로세싱 챔버는 대략 25 torr 미만의 압력에서 동작가능한,
    하드마스크를 프로세싱하는 방법.
  5. 제2 항에 있어서,
    상기 금속성-탄소 필러들은 붕소-탄화물들, 텅스텐-탄화물들, 바나듐-탄화물들, 니오븀-탄화물들, 탄탈룸-탄화물들, 티타늄-탄화물들, 지르코늄-탄화물들, 하프늄-탄화물들, 또는 알루미늄 탄화물들인,
    하드마스크를 프로세싱하는 방법.
  6. 제5 항에 있어서,
    상기 프로세싱 가스는 염소, 브롬, 요오드, 수소 염화물, 수소 브롬화물, 수소 요오드화물, 티오닐 염화물, 티오닐 브롬화물, 요오드 일브롬화물, 또는 설퍼릴 염화물인,
    하드마스크를 프로세싱하는 방법.
  7. 제1 항에 있어서,
    상기 금속성-탄소 필러들의 금속성 성분들을 제거하는 단계 및 상기 다공성 탄소 하드마스크를 제거하는 단계는 단일 프로세싱 동작으로서 수행되는,
    하드마스크를 프로세싱하는 방법.
  8. 제7 항에 있어서,
    상기 금속성-탄소 필러들의 금속성 성분들을 제거하는 단계 및 상기 다공성 탄소 하드마스크를 제거하는 단계는,
    제1 프로세싱 가스 및 제2 프로세싱 가스의 펄스들을 챔버 내로 교번시키는 단계를 포함하며,
    상기 제1 프로세싱 가스는 상기 금속성-탄소 필러들의 금속성 성분들을 휘발시키고, 그리고 상기 제2 프로세싱 가스는 상기 다공성 탄소 하드마스크를 제거하는,
    하드마스크를 프로세싱하는 방법.
  9. 제7 항에 있어서,
    상기 금속성-탄소 필러들의 금속성 성분들을 제거하는 단계 및 상기 다공성 탄소 하드마스크를 제거하는 단계는,
    제1 프로세싱 가스 및 제2 프로세싱 가스를 챔버 내로 동시에 유동시키는 단계를 포함하며,
    상기 제1 프로세싱 가스는 상기 금속성-탄소 필러들의 금속성 성분들을 휘발시키고, 그리고 상기 제2 프로세싱 가스는 상기 다공성 탄소 하드마스크를 제거하는,
    하드마스크를 프로세싱하는 방법.
  10. 합금화 탄소 층을 프로세싱하는 방법으로서,
    합금화 탄소 층을 형성하는 단계 ― 상기 탄소 층은 금속성-탄소 필러들과 합금화됨 ―; 및
    다공성 탄소 층을 형성하기 위해 상기 탄소 층으로부터 상기 금속성-탄소 필러들의 금속성 성분을 제거하는 단계를 포함하는,
    합금화 탄소 층을 프로세싱하는 방법.
  11. 제10 항에 있어서,
    상기 금속성-탄소 필러들의 금속성 성분들을 제거하는 단계는,
    프로세싱 가스를 챔버 내로 유동시키는 단계를 포함하며,
    상기 프로세싱 가스는 상기 금속성-탄소 필러들의 금속성 부분들을 휘발시키는,
    합금화 탄소 층을 프로세싱하는 방법.
  12. 제11 항에 있어서,
    상기 금속성-탄소 필러들은 붕소-탄화물 필러들이고, 그리고 상기 프로세싱 가스는 염소, 브롬, 요오드, 수소 염화물, 수소 브롬화물, 수소 요오드화물, 티오닐 염화물, 티오닐 브롬화물, 요오드 일브롬화물, 또는 설퍼릴 염화물인,
    합금화 탄소 층을 프로세싱하는 방법.
  13. 제12 항에 있어서,
    상기 금속성-탄소 필러들의 금속성 부분들을 제거하는 단계는, 대략 25 torr 미만인 불활성 분위기에서 프로세싱 챔버 내에서 수행되고, 그리고 프로세싱 온도는 대략 400℃ 내지 650℃인,
    합금화 탄소 층을 프로세싱하는 방법.
  14. 제10 항에 있어서,
    상기 합금화 탄소 층은 제1 프로세싱 챔버 내에서 형성되고, 그리고 상기 금속성-탄소 필러들의 금속성 성분들은 상기 제1 프로세싱 챔버 내에서 제거되는,
    합금화 탄소 층을 프로세싱하는 방법.
  15. 제10 항에 있어서,
    상기 다공성 탄소 층을 제2 필러와 합금화시키는 단계를 더 포함하는,
    합금화 탄소 층을 프로세싱하는 방법.
KR1020197012449A 2016-10-01 2017-01-26 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형 KR102274382B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217020513A KR102392073B1 (ko) 2016-10-01 2017-01-26 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/283,400 2016-10-01
US15/283,400 US9870915B1 (en) 2016-10-01 2016-10-01 Chemical modification of hardmask films for enhanced etching and selective removal
PCT/US2017/015185 WO2018063432A1 (en) 2016-10-01 2017-01-26 Chemical modification of hardmask films for enhanced etching and selective removal

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217020513A Division KR102392073B1 (ko) 2016-10-01 2017-01-26 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형

Publications (2)

Publication Number Publication Date
KR20190049923A true KR20190049923A (ko) 2019-05-09
KR102274382B1 KR102274382B1 (ko) 2021-07-06

Family

ID=60935548

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217020513A KR102392073B1 (ko) 2016-10-01 2017-01-26 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형
KR1020197012449A KR102274382B1 (ko) 2016-10-01 2017-01-26 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217020513A KR102392073B1 (ko) 2016-10-01 2017-01-26 향상된 에칭 및 선택적 제거를 위한 하드마스크 막들의 화학적 변형

Country Status (6)

Country Link
US (2) US9870915B1 (ko)
JP (2) JP6843976B2 (ko)
KR (2) KR102392073B1 (ko)
CN (2) CN116487254A (ko)
TW (2) TWI713687B (ko)
WO (1) WO2018063432A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971357B2 (en) * 2018-10-04 2021-04-06 Applied Materials, Inc. Thin film treatment process
US20240128091A1 (en) * 2022-10-13 2024-04-18 Applied Materials, Inc. Dry etching with etch byproduct self-cleaning

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
JP2005029779A (ja) * 1999-06-07 2005-02-03 Toshiba Corp パターン形成材料、パターン形成方法、多孔質構造体の製造方法、電気化学セル、多孔質カーボン構造体の製造方法、および多孔質カーボン構造体
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
JP2008539582A (ja) * 2005-04-26 2008-11-13 ザイカーブ・セラミクス・ビー．ブイ． 基板を支持するための装置及びこのような装置の製造方法
US20110135557A1 (en) * 2009-12-04 2011-06-09 Vishwanathan Rangarajan Hardmask materials
US20140367356A1 (en) * 2013-06-17 2014-12-18 International Business Machines Corporation In-situ hardmask generation
US20150004797A1 (en) * 2013-06-27 2015-01-01 Lam Research Corporation Method of stripping organic mask with reduced damage to low-k film
US20160225632A1 (en) * 2015-02-03 2016-08-04 Lam Research Corporation Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025273A (en) * 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
US7658798B2 (en) * 2003-07-18 2010-02-09 Nec Corporation Method for fixing metal particles and method for manufacturing substrate containing metal particles, method for manufacturing substrate containing carbon nanotube, and method for manufacturing substrate containing semiconductor-crystalline rod, employing thereof
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
TW201216331A (en) * 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
US20120258261A1 (en) * 2011-04-11 2012-10-11 Novellus Systems, Inc. Increasing etch selectivity of carbon films with lower absorption co-efficient and stress
US9129911B2 (en) * 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US20140216498A1 (en) * 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
US9287124B2 (en) * 2013-08-30 2016-03-15 Applied Materials, Inc. Method of etching a boron doped carbon hardmask
US9624577B2 (en) * 2014-07-22 2017-04-18 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
US9653320B2 (en) * 2014-09-12 2017-05-16 Applied Materials, Inc. Methods for etching a hardmask layer for an interconnection structure for semiconductor applications
US9852923B2 (en) * 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005029779A (ja) * 1999-06-07 2005-02-03 Toshiba Corp パターン形成材料、パターン形成方法、多孔質構造体の製造方法、電気化学セル、多孔質カーボン構造体の製造方法、および多孔質カーボン構造体
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
JP2008539582A (ja) * 2005-04-26 2008-11-13 ザイカーブ・セラミクス・ビー．ブイ． 基板を支持するための装置及びこのような装置の製造方法
US20110135557A1 (en) * 2009-12-04 2011-06-09 Vishwanathan Rangarajan Hardmask materials
US20140367356A1 (en) * 2013-06-17 2014-12-18 International Business Machines Corporation In-situ hardmask generation
US20150004797A1 (en) * 2013-06-27 2015-01-01 Lam Research Corporation Method of stripping organic mask with reduced damage to low-k film
US20160225632A1 (en) * 2015-02-03 2016-08-04 Lam Research Corporation Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems

Also Published As

Publication number Publication date
JP2021101470A (ja) 2021-07-08
JP7083415B2 (ja) 2022-06-10
TW202130857A (zh) 2021-08-16
TWI713687B (zh) 2020-12-21
KR102274382B1 (ko) 2021-07-06
CN109844906A (zh) 2019-06-04
KR102392073B1 (ko) 2022-04-27
TW201814083A (zh) 2018-04-16
US10115593B2 (en) 2018-10-30
JP6843976B2 (ja) 2021-03-17
US20180096834A1 (en) 2018-04-05
WO2018063432A1 (en) 2018-04-05
CN109844906B (zh) 2023-05-16
JP2019530979A (ja) 2019-10-24
KR20210084690A (ko) 2021-07-07
TWI745171B (zh) 2021-11-01
US9870915B1 (en) 2018-01-16
CN116487254A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
CN110660652B (zh) 半导体装置的图案化方法
US11658037B2 (en) Method of atomic layer etching of oxide
KR102247692B1 (ko) 펠리클 구조체 및 이의 제조방법
JP7083415B2 (ja) エッチング及び選択的除去の向上のためのハードマスク膜の化学的修飾
WO2020014179A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
TWI803636B (zh) 用於蝕刻期間之低介電常數溝槽保護的原子層沉積
KR20200063945A (ko) 펠리클 구조체 및 이의 제조방법
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
TW201543564A (zh) 半導體製程
US9595471B2 (en) Conductive element structure and method
KR20220166316A (ko) 준금속 (metalloid) 또는 금속 함유 하드마스크의 증착을 사용한 선택적인 에칭
TWI590307B (zh) 絕緣體上三五族化合物基板的製備方法
JP2008218999A (ja) 半導体装置の製造方法
US6797628B2 (en) Methods of forming integrated circuitry, semiconductor processing methods, and processing method of forming MRAM circuitry
US9384994B2 (en) Method of forming multiple patterning spacer structures
KR102545882B1 (ko) 역행 프로파일들을 갖는 리세스된 피처들을 보이드 없이 충전하는 방법
JP2012174976A (ja) パターンの形成方法
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
TW201714226A (zh) 凹入特徵部中之膜的由下而上沉積方法
JP2011029554A (ja) 半導体装置の製造方法
US20230326755A1 (en) Patterning Features with Metal Based Resists
KR20220132638A (ko) 합금 막 에칭
JP2004235384A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant