CN109844906B - 用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰 - Google Patents

用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰 Download PDF

Info

Publication number
CN109844906B
CN109844906B CN201780060395.6A CN201780060395A CN109844906B CN 109844906 B CN109844906 B CN 109844906B CN 201780060395 A CN201780060395 A CN 201780060395A CN 109844906 B CN109844906 B CN 109844906B
Authority
CN
China
Prior art keywords
carbon
hard mask
metal
filler
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780060395.6A
Other languages
English (en)
Other versions
CN109844906A (zh
Inventor
大卫·纳普
西蒙·黄
杰弗里·W·安西斯
菲利普·艾伦·克劳斯
大卫·汤普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN202310508011.XA priority Critical patent/CN116487254A/zh
Publication of CN109844906A publication Critical patent/CN109844906A/zh
Application granted granted Critical
Publication of CN109844906B publication Critical patent/CN109844906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/04—Carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Nanotechnology (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

各个实施方式包括处理硬掩模的方法，所述方法包括形成掺混碳硬掩模，所述掺混碳硬掩模覆于下层上方。在一实施方式中，所述掺混碳硬掩模以金属碳填充物掺混。所述实施方式进一步包括图案化所述掺混碳硬掩模并且将所述掺混碳硬掩模的图案转移到所述下层中。根据一实施方式，所述方法可进一步包括：从所述掺混碳硬掩模移除所述金属碳填充物的金属成分，以形成多孔碳硬掩模。之后，可移除所述多孔碳硬掩模。在一实施方式中，移除所述金属碳填充物的金属成分可包括：使处理气体流进腔室，以使所述金属碳填充物的金属成分挥发。

Description

用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰
相关申请的交叉引用
本申请要求于2016年10月1日提交的美国非临时专利申请15/283,400的权益，该美国非临时专利申请的名称为“用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰(CHEMICAL MODIFICATION OF HARDMASK FILMS FOR ENHANCED ETCHING AND SELECTIVEREMOVAL)”，为了所有目的，通过引用将上述专利申请作为整体结合在此。
背景
1)领域
多个实施方式涉及用在半导体应用的光刻处理领域，具体地涉及一种硬掩模膜，所述硬掩模膜可经化学修饰而允许高蚀刻选择性和易于移除所述硬掩模。
2)相关技术描述
硬掩模用于半导体装置制造上的许多图案化操作中。高品质的硬掩模允许图案以严密的尺寸控制转移到下层中。为了实现严密的尺寸控制，所述硬掩模膜拥有在蚀刻工艺期间对下层的高蚀刻选择性。一种已用作为硬掩模的材料是碳层。如在本文中所使用的，“碳层”或“碳硬掩模”可指包括非晶碳或碳化物之一或多者的层。此类碳基硬掩模在半导体装置制造上特别实用，这是由于对含硅材料的高蚀刻选择性所致。例如，碳基硬掩模具有对多晶硅、SiO2、和Si3N4的高蚀刻选择性。在先进图案化操作中，碳层可经掺混(alloyed)而进一步增强硬掩模的蚀刻选择性。例如，可添加金属成分至碳硬掩模以增加对下层的蚀刻选择性。
一般而言，在不再需要硬掩模之后，以氧等离子体移除所述硬掩模(例如，灰化工艺)。然而，掺混所述碳硬掩模增加了以此工艺移除所述硬掩模的难度。因此，增加的蚀刻选择性伴随着使所述硬掩模更难以移除的缺点。
发明内容
多个实施方式包括处理硬掩模的方法，所述方法包括形成掺混碳硬掩模，所述掺混碳硬掩模覆于下层上方。在一实施方式中，所述掺混碳硬掩模以金属碳(metallic-carbon)填充物掺混。所述实施方式进一步包括图案化所述掺混碳硬掩模且将所述掺混碳硬掩模的图案转移到所述下层中。根据一实施方式，所述方法可进一步包括：从所述掺混碳硬掩模移除所述金属碳填充物的金属成分，以形成多孔碳硬掩模。之后，可移除所述多孔碳硬掩模。在一实施方式中，移除所述金属碳填充物的金属成分可包括：使处理气体流进腔室，以使所述金属碳填充物的金属成分挥发。
额外的实施方式可包括一种处理掺混碳层的方法，所述方法包括：形成所述掺混碳层，所述掺混碳层是以金属碳填充物掺混，且所述金属碳填充物是硼碳填充物。所述实施方式亦可包括：从所述碳层移除所述硼碳填充物的硼成分，以形成多孔碳层。在一实施方式中，所述硼碳填充物是通过使处理气体流进腔室而移除。在一实施方式中，所述处理气体使所述硼碳填充物的硼成分挥发。在一实施方式中，所述处理气体是氯、溴、碘、氯化氢、溴化氢、碘化氢、亚硫酰氯(thionyl chloride)、亚硫酰溴、一溴化碘、或硫酰氯(sulfurylchloride)。
附图说明
图1A是根据一实施方式的掺混碳层的截面示意图。
图1B是根据一实施方式的在已移除掺混组分以形成多孔碳层之后的掺混碳层的截面示意图。
图1C是根据一实施方式的在已将第二掺混组分引入多孔碳层而形成巩固(fortified)碳层之后的多孔碳层的截面示意图。
图2是根据一实施方式的用于处理掺混碳层的工艺的流程图。
图3A是根据一实施方式的形成覆于下层上方的掺混碳硬掩模的截面示意图。
图3B是根据一实施方式的在已图案化所述掺混碳硬掩模之后的掺混碳硬掩模的截面示意图。
图3C是根据一实施方式的在已将硬掩模中的图案转移到下层之后的掺混碳硬掩模的截面示意图。
图3D是根据一实施方式的在已移除掺混组分以形成多孔碳硬掩模之后的掺混碳硬掩模的截面示意图。
图3E是根据一实施方式的在已移除多孔碳硬掩模之后的图案化基板的截面示意图。
图4是根据一实施方式的用于使用掺混碳硬掩模以图案化下层的工艺的流程图。
图5A是根据一实施方式的形成覆于下层上方的掺混碳硬掩模的截面示意图。
图5B是根据一实施方式的在将第二掩模层形成覆于所述掺混碳硬掩模上方之后的掺混碳硬掩模的截面示意图。
图5C是根据一实施方式的在已从所述掺混碳硬掩模的不被第二掩模层覆盖的部分移除掺混组分而形成碳硬掩模的多孔部分之后的掺混碳硬掩模的截面示意图。
图5D是根据一实施方式的在已移除碳硬掩模的多孔部分之后的掺混碳硬掩模的截面示意图。
图6绘示根据一实施方式的示范性计算机系统的方块图，所述示范性计算机系统可与利用可化学修饰的掺混碳层的工艺一并使用。
具体实施方式
根据各种实施方式描述使用掺混碳硬掩模的方法。在下文的描述中，阐述了许多具体细节以提供对实施方式的透彻理解。对本领域的技术人员显而易见的是，可无需这些具体细节而实行实施方式。在其他情形中，没有详细描述众所周知的方面，以避免不必要地混淆了实施方式。此外，应理解，附图中所示的各种实施方式是说明性的示意图，并不一定按照比例绘制。
如上文所述，掺混碳硬掩模提供胜于未掺混碳硬掩模的增强的蚀刻选择性。然而，目前在半导体装置制造中使用掺混碳硬掩模层是受到限制的，这是因为当不再需要硬掩模之后移除所述硬掩模的难度增加所致。就此而言，多个实施方式包括掺混碳硬掩模和图案化工艺，其允许改善蚀刻选择性且同时允许在不再需要硬掩模后易于移除硬掩模材料。
根据一实施方式，掺混碳硬掩模是可化学修饰的硬掩模的掩模材料。所述掺混碳硬掩模可经图案化而具有图案，所述图案随后转移到下层，如本领域中已知的。多个实施方式可随后实施用于化学修饰硬掩模材料而使得易于移除硬掩模的工艺。具体地，多个实施方式包括化学修饰，所述化学修饰实质上从所述掺混碳硬掩模移除掺混组分。一旦已移除这些掺混组分，可毫无困难地使用当前可得的处理技术移除硬掩模，诸如利用氧等离子体蚀刻。据此，多个实施方式允许由掺混碳硬掩模提供的先进图案化工艺所需要的改善抗蚀刻性，同时仍保有在不再需要硬掩模之后易于移除硬掩模的能力。
额外的多个实施方式亦可利用第二掩模层以选择性修饰掺混碳硬掩模。例如，第二掩模可形成覆于所述掺混碳硬掩模上方。所述第二掩模可遮蔽掺混碳硬掩模的多个部分隔离化学修饰工艺。就此而言，后续的等离子体蚀刻可仅移除所述掺混碳硬掩模的化学修饰的部分。
进一步的实施方式可包括在已移除第一掺混组分而形成多孔碳层之后再度掺混化学修饰的碳层。例如，再度掺混可提供第二掺混组分，所述第二掺混组分在所述碳层已转为多孔碳层之后提供期望的性质给所述碳层。据此，多个实施方式允许多孔碳层得以被调整而提供期望的材料性质，而可允许在半导体制造应用之外的应用中使用。
现在参照图1A至图1C以及图2，根据一实施方式示出和描述了化学修饰掺混碳层的工艺。现在参照图2，工艺260可开始于操作262，操作262包括：形成掺混碳层120，所述掺混碳层120包括以金属碳填充物110掺混的碳层105。根据一实施方式，此类掺混碳层120绘示于图1A中。
在一实施方式中，碳层105可包括非晶碳或碳化物之一或多者。在一实施方式中，碳层105可包括碳和氢。例如，氢的原子百分比可为碳层105的5％和50％之间。此外，掺混碳层120中的金属碳填充物(即，掺混组分)110的原子百分比可介于约5％和90％之间。在一实施方式中，金属碳填充物110可均匀地分布于整个碳层105中。在所绘示的实施方式中，金属碳填充物110显示为实质上分立的颗粒。然而，应理解，在一些实施方式中，金属碳填充物110可重叠和/或形成金属碳填充物110的连接网络。例如，金属碳填充物110的金属部分可与碳形成键结、与氢形成键结、和/或与相邻的金属碳填充物110的其他金属部分形成键结。
根据一实施方式，金属碳填充物110可以是可利用化学修饰工艺移除的材料，这会在下文中更详细地描述。金属碳填充物110的金属成分可以是任何适合的金属。在具体实施方式中，所述金属成分可以是硼，以形成碳化硼(例如，B4C)。额外的实施方式可包括诸如(但不限于)下述金属成分：W、V、Nb、Ta、Ti、Zr、Hf和Al。
在掺混碳层120已形成之后，所述掺混碳层120随后可用于图案化下层。在此类实施方式中，所述掺混碳层可称为掺混碳硬掩模。将会在下文中更详细地描述图案化工艺。在图案化已完成且不再需要掺混碳层120之后，实施方式包括，化学修饰所述掺混碳层120，以移除金属碳填充物110的金属部分，以形成多孔碳层122，如图2中的操作264所示。根据一实施方式，此类多孔碳层122示于图1B中。如图所示，已移除金属碳填充物110，而在碳层105中形成空隙112。额外的实施方式可包括连接在一起而形成穿过多孔碳层122的空隙网络的空隙112。空隙网络可提供穿过碳层105的扩散通路，且有助于移除金属碳填充物的金属成分和/或有助于后续再度掺混的工艺，这在下文中会更详细地描述。此外，移除金属碳填充物110的金属部分不会实质减少多孔碳层122的厚度(相较于掺混碳层120的厚度)。随着金属碳填充物110的金属部分移除，多孔碳硬掩模122更容易移除(例如，通过灰化工艺)。
根据一实施方式，可利用化学修饰工艺移除金属碳填充物110的金属部分。所述化学修饰工艺可包括将掺混碳硬掩模120暴露于气相蚀刻剂和卤化剂，以使金属碳填充物110的金属部分挥发。在一实施方式中，所述化学修饰工艺使金属碳填充物110的金属成分挥发。在额外的实施方式中，所述化学修饰工艺可使金属碳填充物110的金属成分和碳成分挥发。在一实施方式中，所述卤化剂包括氯、溴、碘、氯化氢、溴化氢、碘化氢、亚硫酰氯、亚硫酰溴、一溴化碘、或硫酰氯。在碳化硼填充物110的具体实施方式中，可使用亚硫酰氯以使碳化硼填充物110的硼成分挥发。在额外的实施方式中，可使用氯以使碳化硼填充物110的硼成分挥发。
在一实施方式中，可于处理腔室中将掺混碳层120暴露于化学修饰工艺。所述处理腔室可以是其中可流动处理气体的任何适合的腔室。例如，所述处理腔室可以是真空腔室，诸如等离子体处理腔室。在一实施方式中，可在低于大气压的压力下实行所述化学修饰工艺。例如，可在约700托(torr)或更低的压力下实行处理压力。在一实施方式中，处理压力可为约250托或更低。在一实施方式中，处理压力可为约25托或更低。在一具体实施方式中，处理压力可为约10托或更低。在一实施方式中，可在大气压下实行所述化学修饰工艺，其中将卤化剂引入已用诸如氮或氩之类的惰性气体净化(purged)的腔室中。
在一具体实施方式中，用于化学修饰工艺中的处理气体可以脉冲的方式流进腔室中。例如，处理气体的脉冲可流进腔室中，之后跟着净化。处理气体脉冲与净化的时间长度的比可约1∶100或更低。在一实施方式中，处理气体的脉冲可低于一秒，之后跟着数秒的净化。在一具体实施方式中，处理气体的每一脉冲可低于约0.25秒，且净化可为约5秒或更多。实质上从碳层120移除金属碳填充物110的金属部分所需的脉冲循环的数目可取决于掺混碳层120的厚度。在一实施方式中，从掺混碳层120移除金属碳填充物110的金属部分所需的循环的数目可随着掺混碳层120的厚度增加而线性增加。例如，可使用介于50个和1000个之间的脉冲循环，以从介于约100埃
Figure GDA0002010890380000061
和2000埃之间的掺混碳层120移除金属碳填充物110的金属部分。如在本文中所使用的，术语“移除”和“实质上移除”不必然是指完全移除层中的金属碳填充物110的所有金属部分。使用这些词汇“移除”和“实质上移除”反而是意味着已移除足够百分比的金属填充物110的金属成分而改变化学修饰层对用于移除所述化学修饰层的蚀刻工艺的抗蚀刻性。举例而言，当金属碳填充物110的金属成分中的至少50％或更多被移除时，掺混碳层可被视为多孔碳层122。在一实施方式中，当金属碳填充物110的金属成分中的至少95％被移除时，掺混碳层可被视为多孔碳层。在一具体实施方式中，当金属碳填充物110的金属成分中的至少99％被移除时，掺混碳层可被视为多孔碳层。
在一实施方式中，金属碳填充物110的金属成分的移除速率可通过增加掺混碳层120的温度而增加。在一些实施方式中，增加掺混碳层120的温度可指数式增加金属碳填充物110的金属成分的移除速率。移除速率的增加可允许使用更少的脉冲循环或更少的处理时间从给定厚度的掺混碳层形成多孔碳层。在一实施方式中，处理温度可介于约400摄氏度和650摄氏度之间。
已移除金属碳填充物110的金属成分而形成多孔碳层122之后，可使用标准碳移除技术(诸如灰化)移除所述多孔碳层122，这在下文中会更详细地描述。然而，在一些实施方式中，可用第二填充物巩固(即，再度掺混)多孔碳硬掩模122，如视情况任选的操作266中所示。根据一个实施方式，此类经巩固的碳层124示于图1C中。
如图1C所示，第二填充物114可整合至碳层105中而位于空腔(cavity)112中，所述空腔112是通过移除金属碳填充物110的金属部分而形成的。在一实施方式中，第二填充物114可通过扩散工艺整合至巩固的碳层124中。例如，多孔碳层122可暴露于含第二填充物114的气体。在一实施方式中，第二填充物114完全填充空腔112。在一实施方式中，第二填充物114部分地填充空腔112。在一实施方式中，第二填充物114通过涂布环绕空腔112的碳层的表面而部分地填充空腔112。在一实施方式中，第二填充物114可包括提供期望性质给巩固的碳层124的材料。在一实施方式中，第二填充物114可为金属、半导体、或金属氧化物。
现在参照图3A至图3E中的截面示意图及图4中的工艺流程图，根据一实施方式，描述用于使用掺混碳硬掩模以图案化下层的工艺470的描述。尽管描述掺混碳层且在本文中所述掺混碳层用作为硬掩模，应理解，类似上文针对图1A至图1C描述的掺混碳层亦可用在用作为半导体装置制造的硬掩模之外的许多不同应用中。
以操作472开始，实施方式包括形成碳硬掩模，所述碳硬掩模覆于下层上方，所述碳硬掩模掺混有金属碳填充物。于图3A中绘示包括掺混碳硬掩模320的层的堆叠300。如图所示，掺混碳硬掩模320形成覆于期望受到图案化的下层304上方。下层304可形成为覆于基板303上方。在一实施方式中，下层304可以是将会借助于掺混碳硬掩模320而图案化的任何材料层或多个材料层的堆叠。据此，下层304可包括相对于掺混碳硬掩模320受选择性蚀刻的材料。例如，下层304可包括下述之一或多者：多晶硅、SiO2、Si3N4、TiN、Cu、Al、Si、W、Co、Ta、TaN、WN、SiC、SiCN、SiOCN、和SiOC。在一实施方式中，基板303可以是在上面可图案化下层的任何材料层。在一实施方式中，基板303可以是半导体材料，诸如硅、III-V族半导体材料、绝缘体上硅(silicon-on-insulator，SOI)、或类似物。额外的实施方式可包括位于基板303与下层304之间的蚀刻停止层(未示出)。
在一实施方式中，掺混碳硬掩模320可实质上类似于上文所述的掺混碳层120。具体而言，掺混碳硬掩模320可包括碳材料，所述碳材料包括金属碳填充物。例如，所述金属碳填充物可以是碳化硼且掺混碳硬掩模320可具有介于10％和90％之间的金属碳填充物的原子百分比。在剩下的图中，为了简明起见而省略这些填充物(及后续形成的空隙)，且掺混碳硬掩模与多孔碳硬掩模之间的差异由不同的阴影表示。
现在参照操作474，根据一实施方式，可图案化所述掺混碳硬掩模320。根据一实施方式，图案化的掺混碳硬掩模320绘示于图3B中。在图3B中，掺混碳硬掩模320显示为经过图案化而形成多个开口335，这些开口335穿过掺混碳硬掩模320。所述多个开口335可暴露下层304的顶表面。在所绘示的实施方式中，所述多个开口335经图案化而形成多个均匀间隔的鳍部(fin)，然而实施方式并不限于此类配置，且可将任何期望的图案形成至掺混碳硬掩模320中。
在一实施方式中，掺混碳硬掩模320可用任何适合的图案化工艺来图案化。例如，光敏抗蚀剂(photosensitive resist)(未示出)可沉积覆于掺混碳硬掩模320上方、经曝光和显影。随后，显影的光敏抗蚀剂可用作为蚀刻掩模，以将曝光图案转移到掺混碳硬掩模320中。将图案转移到掺混碳硬掩模320中之后，可剥除所述光敏抗蚀剂。
现在参照操作476，掺混碳硬掩模320中形成的图案可转移至下层304中。根据一实施方式，具有此类图案化的下层304的堆叠300绘示于图3C中。由于掺混碳硬掩模320相对于下层304的高蚀刻选择性，可将具有微小临界尺寸的高深宽比特征图案化至下层304中。如图所示，开口337可形成至下层304中，这些开口337实质上与形成于掺混碳硬掩模320中的开口335对齐。在一实施方式中，可用等离子体蚀刻工艺图案化下层304。
在已将下层304图案化之后，可能必须移除掺混碳硬掩模320。然而，如上文所记载的，金属碳掺混组分阻止使用本领域已知的简单的硬掩模移除工艺。就此而言，实施方式可包括掺混碳硬掩模320的化学修饰。据此，操作478可包括从掺混碳硬掩模320移除金属碳填充物。根据一实施方式，具有化学修饰硬掩模322的堆叠300绘示于图3D中。
根据一实施方式，所述化学修饰硬掩模322可实质上类似于上文所述的多孔碳硬掩模122。例如，多孔碳硬掩模322可包括碳层，所述碳层包括先前所述金属碳填充物的金属部分所定位之处的空隙或空隙网络(图3D中不可见)。在一实施方式中，可用实质上与上文针对图1B所描述的工艺类似的工艺移除金属碳填充物的金属部分。例如，堆叠300可暴露于气相蚀刻剂和卤化剂，以使金属碳填充物的金属部分挥发。在碳化硼填充物的具体实施方式中，可使用亚硫酰氯或氯来使碳化硼填充物的硼成分挥发。
在一实施方式中，用于从掺混碳硬掩模320移除金属碳填充物的金属部分而形成多孔碳硬掩模322的处理条件(例如温度、压力、脉冲数目等)可实质上类似于上文所述的那些条件。在一实施方式中，掺混碳硬掩模320的化学修饰可在与用于图案化下层304相同的处理腔室中实行；即，为了从掺混碳硬掩模320移除金属碳填充物，可无需将堆叠300移动至不同的处理腔室。在额外的实施方式中，堆叠300可被移送到不同的腔室，以从掺混碳硬掩模320移除金属碳填充物。
在已从掺混碳硬掩模320移除金属碳填充物而形成多孔碳硬掩模322之后，堆叠300的处理可通过操作480继续，操作480包括从下层304移除多孔碳硬掩模322。根据一实施方式，已移除多孔碳硬掩模322的堆叠300绘示于图3E中。
根据一实施方式，可用标准硬掩模移除技术移除多孔碳硬掩模322。例如，可通过暴露于诸如N2O、NO、O3、CO2、O2、H2O、或类似物的气体，或通过暴露于由诸如N2O、NO、O3、CO2、O2、H2O、或类似物的气体所形成的等离子体而移除多孔碳硬掩模322。在一实施方式中，等离子体可存在于处理腔室中或可为远程等离子体。在一实施方式中，可移除多孔碳硬掩模322且同时堆叠300处于与用于从掺混碳硬掩模320移除金属碳填充物的金属部分相同的处理腔室中，或者可在不同的处理腔室中移除多孔碳硬掩模322。
在所绘示的实施方式中，移除金属碳填充物的金属部分而形成多孔碳硬掩模322和从堆叠300最终移除多孔碳硬掩模322被绘示成两个分开的处理操作。然而，实施方式不限于这种配置。例如，可使用脉冲工艺，所述脉冲工艺在移除金属碳填充物的金属成分和移除硬掩模的多孔部分之间交替。在此类实施方式中，可使用处理气体的一个或多个脉冲，以从掺混碳硬掩模320的暴露的上部移除金属碳填充物的金属成分(即，可不使整个硬掩模呈多孔)。之后，可使用硬掩模移除处理气体的一个或多个脉冲，以仅移除硬掩模的多孔部分。可重复此工艺任何次数，直到移除整个硬掩模为止。在另一实施方式中，用于使金属碳填充物的金属成分挥发的处理气体可与用于移除多孔碳硬掩模322的处理气体同时流进腔室中。
现在参照图5A至图5D，根据一实施方式，显示对掺混碳硬掩模的局部部分进行化学修饰的工艺流程截面示意图。此类实施方式可在仅需要移除硬掩模的一些区域时很实用。
现在参照图5A，根据一实施方式，显示堆叠500，所述堆叠500包括掺混碳硬掩模520、下层504、和基板503。堆叠500可实质上类似于上文所述的堆叠300，因此不在此更详细描述堆叠500。
在形成堆叠500之后，实施方式包括形成第二掩模层552，所述第二掩模层522覆于掺混碳硬掩模520上方，如图5B所示。在一实施方式中，第二掩模层552可以是感光材料或另一碳硬掩模。可图案化所述第二掩模层552而暴露掺混碳硬掩模520的部分528。
现在参照图5C，可化学修饰所述掺混碳硬掩模520，以移除掺混碳硬掩模520的暴露部分528中的金属碳填充物的金属部分。在此类实施方式中，所述硬掩模因而可包括多孔碳硬掩模材料522的部分和掺混碳硬掩模材料520的部分。如图所示，暴露部分528被转换成多孔碳硬掩模材料522。由第二掩模层552覆盖的掺混碳硬掩模材料的部分受到保护隔绝挥发气体且不会被化学修饰。然而，应理解，通过扩散，第二掩模层552下方的一些部分553(例如底切部)可能会被化学修饰。据此，多孔部分522可易于通过实质上类似于上文所述的处理的硬掩模移除处理所移除，同时留下非化学修饰的部分520，如图5D中所示。
在所绘示和上文所述的处理操作中，在处理腔室中处理单一堆叠300或500。然而，应理解，可同时处理任何数目的堆叠。例如，可在单一腔室中处理多个晶片，而这些晶片的各者具有他们自己的包括可化学修饰的掺混碳硬掩模的层堆叠或层的多个堆叠。替代的实施方式包括每次处理单一晶片。
现在参照图6，根据一实施方式绘示处理工具的示范性计算机系统660的方块图。在一实施方式中，计算机系统660耦接至处理工具且控制处理工具中的处理。计算机系统660可连接(例如网联(network))至局域网(Local Area Network，LAN)、内联网、外联网、或网际互联网中的其他机器。计算机系统660可在客户端-服务器网络环境中以服务器或客户端机器的能力(capacity)操作，或作为对等(peer-to-peer)(或分散式)网络环境中的对等机器(peer machine)。计算机系统660可以是个人电脑(PC)、平板电脑、机顶盒(set-topbox，STB)、个人数字助理(PDA)、移动电话、网络设备、服务器、网络路由器、交换器或桥接器、或任何能够执行指令集(依序或以其他方式)的机器，所述指令集指定机器要采取的动作。进一步而言，尽管针对计算机系统660只绘示了单一机器，但术语“机器”应当亦视为包括个别或一起执行指令集(或多个指令集)以执行本文所述的任一或多种方法的机器(例如计算机)的任何集合。
计算机系统660可包括计算机程序产品(或软件622)，所述产品具有其上存储有指令的非暂态机器可读介质，这些指令可用于为计算机系统660(或其他电子装置)设计程序，以执行根据多个实施方式的工艺。机器可读介质包括用于以机器(例如计算机)可读形式存储或传输的信息的任何机构。例如，机器可读(例如计算机可读)介质包括机器(例如计算机)可读存储介质(例如，只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、闪速存储装置等)、机器(例如计算机)可读传输介质(电子、光学、声波、或其他形式的传播信号(例如红外线信号、数字信号等))等。
在一实施方式中，计算机系统660包括系统处理器602、主存储器604(例如，只读存储器(ROM)、闪速存储器(flash memory)、动态随机存取存储器(DRAM)，所述DRAM诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如闪速存储器、静态随机存取存储器(SRAM)等)、及辅助存储器(secondary memory)618(例如数据存储装置)，上述部件经由总线(bus)630彼此通信。
系统处理器602代表一个或多个通用处理装置，诸如微系统处理器、中央处理单元、或类似物。更具体而言，所述系统处理器可以是复杂指令集计算(CISC)微系统处理器、精简指令集计算(RISC)微系统处理器、超长指令字(VLIW)微系统处理器、实行其他指令集的系统处理器、或实行多指令集的组合的系统处理器。系统处理器602亦可以是一种或多种专用处理装置，诸如专用集成电路(ASIC)、现场可编程门阵列(field programmable gatearray，FPGA)、数字信号系统处理器(DSP)、网络系统处理器、或类似物。系统处理器602被配置成执行处理逻辑626以执行根据本文所述的实施方式的操作。
计算机系统660可进一步包括系统网络界面装置608，以与其他装置或机器通信。计算机系统660亦可包括视频显示单元610(例如液晶显示器(LCD)、发光二极管显示器(LED)、或阴极射线管(CRT))、字母数字输入装置612(例如键盘)、光标控制装置614(例如鼠标)、和信号生成装置616(例如扬声器)。
辅助存储器618可包括机器可访问存储介质632(或更具体而言，计算机可读存储介质)，实现本文所述的方法或功能的任一者或多者的一或多个指令集(例如，软件622)存储于所述机器可访问存储介质632上。在由亦构成机器可读存储介质的计算机系统660、主存储器604、和系统处理器602执行软件622期间，所述软件622亦可完全或至少部分安置在主存储器604内和/或系统处理器602内。软件622可进一步经由系统网络界面装置608于网络620上传输或接收。
尽管于示范性实施方式中显示机器可访问存储介质632是单一介质，但术语“机器可读存储介质”应视为包括存储一个或多个指令集的单一介质或多个介质(例如，集中或分散数据库，和/或相关联的高速缓冲存储器和服务器)。术语“机器可读存储介质”应视为包括如下所述的任何介质：能够存储或编码用于由机器执行的指令集且引发机器执行这些方法的任一者或多者。据此，术语“”机器可读存储介质”应当视为包括(但不限于)固态存储器以及光学和磁性介质。
在上述说明书中，已描述了具体的示范性实施方式。显然，在不背离下文的权利要求的范围的情况下可对这些实施方式做出各种修改。因此，说明书和附图应被视为说明性质而非限制性质。

Claims (14)

1.一种处理硬掩模的方法，包括下述步骤：
形成掺混碳硬掩模，所述掺混碳硬掩模覆于下层上方，其中所述掺混碳硬掩模以金属碳填充物掺混；
图案化所述掺混碳硬掩模；
将所述掺混碳硬掩模的图案转移到所述下层中；
从所述掺混碳硬掩模移除所述金属碳填充物的金属成分，以形成多孔碳硬掩模；和
移除所述多孔碳硬掩模。
2.如权利要求1所述的方法，其中移除所述金属碳填充物的金属成分的步骤包括下述步骤：
使处理气体流进腔室，其中所述处理气体使所述金属碳填充物的金属成分挥发。
3.如权利要求2所述的方法，其中所述处理气体以脉冲式进入所述腔室。
4.如权利要求2所述的方法，其中所述腔室可在低于25托的压力下操作。
5.如权利要求2所述的方法，其中所述金属碳填充物是碳化硼、碳化钨、碳化钒、碳化铌、碳化钽、碳化钛、碳化锆、碳化铪、或碳化铝。
6.如权利要求5所述的方法，其中所述处理气体是氯、溴、碘、氯化氢、溴化氢、碘化氢、亚硫酰氯、亚硫酰溴、一溴化碘、或硫酰氯。
7.如权利要求1所述的方法，其中移除所述金属碳填充物的金属成分和移除所述多孔碳硬掩模是作为单一处理操作而执行的。
8.如权利要求7所述的方法，其中移除所述金属碳填充物的金属成分的步骤和移除所述多孔碳硬掩模的步骤包括下述步骤：
使进入腔室的第一处理气体和第二处理气体的脉冲交替进行，其中所述第一处理气体使所述金属碳填充物的金属成分挥发，且其中所述第二处理气体移除所述多孔碳硬掩模。
9.如权利要求7所述的方法，其中移除所述金属碳填充物的金属成分的步骤和移除所述多孔碳硬掩模的步骤包括下述步骤：
使第一处理气体和第二处理气体同时流进腔室中，其中所述第一处理气体使所述金属碳填充物的金属成分挥发，且其中所述第二处理气体移除所述多孔碳硬掩模。
10.一种处理掺混碳层的方法，包括下述步骤：
形成掺混碳层，其中所述碳层以金属碳填充物掺混；
从所述碳层移除所述金属碳填充物的金属成分，以形成多孔碳层；和
以第二填充物掺混所述多孔碳层。
11.如权利要求10所述的方法，其中移除所述金属碳填充物的金属成分的步骤包括下述步骤：
使处理气体流进腔室，其中所述处理气体使所述金属碳填充物的金属成分挥发。
12.如权利要求11所述的方法，其中所述金属碳填充物是碳化硼填充物，且其中所述处理气体是氯、溴、碘、氯化氢、溴化氢、碘化氢、亚硫酰氯、亚硫酰溴、一溴化碘、或硫酰氯。
13.如权利要求12所述的方法，其中在处理腔室中以低于25托的惰性氛围完成移除所述金属碳填充物的金属成分，且其中处理温度为400摄氏度和650摄氏度之间。
14.如权利要求10所述的方法，其中所述掺混碳层在第一处理腔室中形成，且所述金属碳填充物的金属成分在所述第一处理腔室中被移除。
CN201780060395.6A 2016-10-01 2017-01-26 用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰 Active CN109844906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310508011.XA CN116487254A (zh) 2016-10-01 2017-01-26 用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/283,400 2016-10-01
US15/283,400 US9870915B1 (en) 2016-10-01 2016-10-01 Chemical modification of hardmask films for enhanced etching and selective removal
PCT/US2017/015185 WO2018063432A1 (en) 2016-10-01 2017-01-26 Chemical modification of hardmask films for enhanced etching and selective removal

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310508011.XA Division CN116487254A (zh) 2016-10-01 2017-01-26 用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰

Publications (2)

Publication Number Publication Date
CN109844906A CN109844906A (zh) 2019-06-04
CN109844906B true CN109844906B (zh) 2023-05-16

Family

ID=60935548

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310508011.XA Pending CN116487254A (zh) 2016-10-01 2017-01-26 用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰
CN201780060395.6A Active CN109844906B (zh) 2016-10-01 2017-01-26 用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310508011.XA Pending CN116487254A (zh) 2016-10-01 2017-01-26 用于增强性蚀刻和选择性移除的硬掩模膜的化学修饰

Country Status (6)

Country Link
US (2) US9870915B1 (zh)
JP (2) JP6843976B2 (zh)
KR (2) KR102392073B1 (zh)
CN (2) CN116487254A (zh)
TW (2) TWI713687B (zh)
WO (1) WO2018063432A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971357B2 (en) * 2018-10-04 2021-04-06 Applied Materials, Inc. Thin film treatment process
US20240128091A1 (en) * 2022-10-13 2024-04-18 Applied Materials, Inc. Dry etching with etch byproduct self-cleaning

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025273A (en) * 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
JP2005029779A (ja) * 1999-06-07 2005-02-03 Toshiba Corp パターン形成材料、パターン形成方法、多孔質構造体の製造方法、電気化学セル、多孔質カーボン構造体の製造方法、および多孔質カーボン構造体
CN101647110A (zh) * 2007-04-10 2010-02-10 东京毅力科创株式会社 半导体器件及其制造方法
CN103210480A (zh) * 2010-10-05 2013-07-17 应用材料公司 超高选择性的掺杂非晶碳可剥除硬掩模的开发与集成

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7658798B2 (en) * 2003-07-18 2010-02-09 Nec Corporation Method for fixing metal particles and method for manufacturing substrate containing metal particles, method for manufacturing substrate containing carbon nanotube, and method for manufacturing substrate containing semiconductor-crystalline rod, employing thereof
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
NL1028867C2 (nl) * 2005-04-26 2006-10-27 Xycarb Ceramics B V Inrichting voor het ondersteunen van een substraat alsmede een werkwijze voor het vervaardigen van een dergelijke inrichting.
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US20120258261A1 (en) * 2011-04-11 2012-10-11 Novellus Systems, Inc. Increasing etch selectivity of carbon films with lower absorption co-efficient and stress
US9129911B2 (en) * 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US20140216498A1 (en) * 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
US9058983B2 (en) * 2013-06-17 2015-06-16 International Business Machines Corporation In-situ hardmask generation
US9040430B2 (en) * 2013-06-27 2015-05-26 Lam Research Corporation Method of stripping organic mask with reduced damage to low-K film
US9287124B2 (en) * 2013-08-30 2016-03-15 Applied Materials, Inc. Method of etching a boron doped carbon hardmask
US9624577B2 (en) * 2014-07-22 2017-04-18 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
US9653320B2 (en) * 2014-09-12 2017-05-16 Applied Materials, Inc. Methods for etching a hardmask layer for an interconnection structure for semiconductor applications
US9520295B2 (en) * 2015-02-03 2016-12-13 Lam Research Corporation Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems
US9852923B2 (en) * 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025273A (en) * 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
JP2005029779A (ja) * 1999-06-07 2005-02-03 Toshiba Corp パターン形成材料、パターン形成方法、多孔質構造体の製造方法、電気化学セル、多孔質カーボン構造体の製造方法、および多孔質カーボン構造体
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
CN101647110A (zh) * 2007-04-10 2010-02-10 东京毅力科创株式会社 半导体器件及其制造方法
CN103210480A (zh) * 2010-10-05 2013-07-17 应用材料公司 超高选择性的掺杂非晶碳可剥除硬掩模的开发与集成

Also Published As

Publication number Publication date
JP2021101470A (ja) 2021-07-08
JP7083415B2 (ja) 2022-06-10
TW202130857A (zh) 2021-08-16
TWI713687B (zh) 2020-12-21
KR102274382B1 (ko) 2021-07-06
CN109844906A (zh) 2019-06-04
KR102392073B1 (ko) 2022-04-27
TW201814083A (zh) 2018-04-16
US10115593B2 (en) 2018-10-30
JP6843976B2 (ja) 2021-03-17
US20180096834A1 (en) 2018-04-05
WO2018063432A1 (en) 2018-04-05
KR20190049923A (ko) 2019-05-09
JP2019530979A (ja) 2019-10-24
KR20210084690A (ko) 2021-07-07
TWI745171B (zh) 2021-11-01
US9870915B1 (en) 2018-01-16
CN116487254A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
TWI698929B (zh) 半導體裝置的圖案化方法
US9165783B2 (en) Method of patterning a low-k dielectric film
US20070111338A1 (en) Method of controlling trimming of a gate electrode structure
US20140273496A1 (en) Method of removing a metal hardmask
US9589832B2 (en) Maintaining mask integrity to form openings in wafers
JP7083415B2 (ja) エッチング及び選択的除去の向上のためのハードマスク膜の化学的修飾
US20230118701A1 (en) Selective etch using deposition of a metalloid or metal containing hardmask
US9595471B2 (en) Conductive element structure and method
US8551880B2 (en) Ammonia-based plasma treatment for metal fill in narrow features
TW201714226A (zh) 凹入特徵部中之膜的由下而上沉積方法
KR20200119218A (ko) 다색 선택도를 이용한 인접 라인들의 이방성 에칭 방법
WO2024087320A1 (zh) 半导体结构的形成方法及半导体结构
US20240055430A1 (en) Semiconductor device having mixed cmos architecture and method of manufacturing same
WO2023101915A1 (en) Selective etch using fluorocarbon-based deposition of a metalloid or metal
TW202414590A (zh) 非揮發性金屬的無氧蝕刻
US20180294168A1 (en) Method for anisotropic dry etching of titanium-containing films

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant