KR20190040285A - 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법 - Google Patents

갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법 Download PDF

Info

Publication number
KR20190040285A
KR20190040285A KR1020197008049A KR20197008049A KR20190040285A KR 20190040285 A KR20190040285 A KR 20190040285A KR 1020197008049 A KR1020197008049 A KR 1020197008049A KR 20197008049 A KR20197008049 A KR 20197008049A KR 20190040285 A KR20190040285 A KR 20190040285A
Authority
KR
South Korea
Prior art keywords
palladium
gallium nitride
iii
nitride semiconductor
doped
Prior art date
Application number
KR1020197008049A
Other languages
English (en)
Other versions
KR102274349B1 (ko
Inventor
안드레아스 발터
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20190040285A publication Critical patent/KR20190040285A/ko
Application granted granted Critical
Publication of KR102274349B1 publication Critical patent/KR102274349B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • C23C18/44Coating with noble metals using reducing agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1635Composition of the substrate
    • C23C18/1639Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1642Substrates other than metallic, e.g. inorganic or organic or non-conductive semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법, 도핑 또는 비-도핑 갈륨 니트라이드 반도체의 비-활성화 표면 상에 금속성 팔라듐 또는 팔라듐 합금을 직접 침착하기 위한 산성 팔라듐 도금 배쓰 (하기 정의된 바와 같음) 의 용도, 및 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체에 관한 것이다.

Description

갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법
본 발명은 갈륨 니트라이드 반도체의 비(非)-활성화 표면 상에 팔라듐을 직접 침착하는 방법, 도핑 또는 비(非)-도핑 갈륨 니트라이드 반도체의 비-활성화 표면 상에 금속성 팔라듐 또는 팔라듐 합금을 직접 침착하기 위한 산성 팔라듐 도금 배쓰 (하기 정의된 바와 같음) 의 용도, 및 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체에 관한 것이다.
갈륨 니트라이드 (GaN) 는 널리 알려지고 사용되는 발광 다이오드 (LED), 레이저 다이오드 (LD), 쇼트키 (Schottky) 다이오드, 및 고전자 이동 트랜지스터 (HEMT) 와 같은 전자 소자를 제조하기 위한 반도체 재료이다.
GaN 는 큰 직접형 밴드갭 (direct bandgap) (3.4 eV) 및 높은 열 안정성과 같은 여러 고유한 이점을 가지며, 이는 상기 언급된 전자 소자에 여러 이점을 제공한다.
모든 이러한 전자 소자는 적절한 접착력 및 균일한 분포의 반도체의 표면에 대한 고품질 금속 접촉, 즉 (귀) 금속 층 또는 금속 층 스택 (전형적으로 최종 귀금속 층을 함유함) 을 필요로 한다. 반도체 표면에 대한 제일 첫번째 접촉 금속 층으로서, 통상적으로 팔라듐이 침착된다. 통상적으로, 귀금속 층 (예를 들어, 금) 은 납땜 및 결합이 수행되기 전 최종 금속 층을 형성한다. 제일 첫번째 팔라듐 층 및 최종 금속 층 사이에, 다른 금속 층, 예를 들어 니켈 층이 전형적으로 사용된다.
흔히, 상기 첫번째 팔라듐 금속 층은 스퍼터링 (sputtering) 및 증착 또는 다른 물리-화학적 방법에 의해 침착된다. 그러나, 상기 방법은, 흔히 전체 표면이 비특이적 또는 완전 침착되어, 목적하지 않은 침착 팔라듐을 제거하기 위해 후속 패터닝 (patterning) 이 요구되도록 한다는 단점을 갖는다. 추가로, 상기 방법은 복잡하고, 정교하며 에너지 소비적이다.
보다 최근에, 무전해 팔라듐 도금 배쓰를 사용하는 것에 의한 습식 화학 무전해 금속 침착을 사용하는 것에 의한 팔라듐 침착이 논의되었다. 이러한 방법은 침착 방법 동안 적은 에너지 소비, 저비용 및 용이한 작동을 포함한다.
그러나, 무전해 금속 침착은 부적절하게 높은 표면 조도 및 비교적 긴 침착 시간의 단점을 갖는다. 추가로, 금속, 특히 팔라듐을 직접 반도체 표면 상에 침착시키는 것, 즉 팔라듐의 무전해 침착 전 표면의 부가적인 활성화 또는 감응화 없이 침착시키는 것은 매우 어렵다. 상기 활성화에 의해, 통상적으로 금속 씨드 (seed) 가 반도체 표면 상에 침착되어, 예를 들어 팔라듐의 후속 무전해 침착을 개시하고 촉진한다. 전형적으로, 주석 또는 알루미늄 금속 씨드가 침착된다. 상기 활성화의 부재 하에서는, 통상적으로 팔라듐은 반도체 표면 상에 침착되지 않는다. 이는 특히 갈륨 니트라이드로 만들어진 반도체의 경우에 그러하다.
문헌 "Characteristics of a Pd/AlGaN/GaN Transistor Processed Using the Sensitization, Activation, and Electroless Plating (EP) Approaches", Huang, et al., Journal of the Electrochemical Society, 159, D637, 2012 에, 갈륨 니트라이드 표면 상에 팔라듐을 침착하는 방법이 개시되어 있다. 이러한 목적을 위해, 콜로이드 주석을 이용하는 활성화 단계가 적용되어 이후 팔라듐을 침착시킨다.
문헌 "Electroless nickel/gold ohmic contacts to p-type GaN", Lewis et al., Applied Physics Letters, 92, 062113, 2008 에, p-형 GaN 반도체와 SnCl2 용액을 40℃ 에서 10 분 동안 접촉시키는 것에 의한 p-형 GaN 반도체의 감응화가 개시되어 있다. 이후, 이는 65℃ 에서 20 분 동안 PdCl2 용액과 접촉된다.
US 4,424,241 은 "촉매 활성 표면 [즉, 활성화 표면] 에 대한 팔라듐의 무전해 도금 방법으로서, 무전해 팔라듐 도금 배쓰가 a. 0.001 내지 1.0 몰 범위의 농도의 팔라듐 공급원; b. 배쓰의 pH 가 2 미만이도록 충분한 산, 및; c. 포름알데히드, 포름산, 하이포인산 및 트리메톡시보로히드라이드로 이루어지는 군으로부터 선택된 하나 이상의 화합물로 본질적으로 이루어지는 환원제를 포함하는 것을 특징으로 하는, 환원제 (상기 환원제는 0.001 내지 2.0 몰 범위의 농도로 존재함) 를 포함하는 무전해 팔라듐 도금 배쓰로 상기 표면을 습윤하는 단계를 포함하는 방법" 을 개시한다. 바람직하게는 사카린인 유기 첨가제가 부가적으로 도금 배쓰에 바람직하게는 포함된다. 또한, 갈륨 아르세니드와 같은 반도체 표면 상에서 도금이 수득된다.
US 2015/0249195 A1 에는 금속 입자 층의 형성 방법이 개시되어 있고, 이는 금속 화합물을 포함하는 활성화 용액과 베이스를 접촉시키는 것을 포함하며, 여기서 베이스는 산화되어 전자를 생성하고, 금속 화합물은 전자에 의해 환원되어 베이스의 표면 상에 금속 입자를 침착시킨다. 베이스는 예를 들어 인듐 갈륨 아연 옥시드, 인듐 갈륨 주석 옥시드, 및/또는 갈륨 아연 옥시드를 포함한다. 금속 화합물은 예를 들어 팔라듐을 포함하는 금속 수화물을 포함한다.
WO 2014/086567 A2 는 귀금속 전극에 대한 와이어 결합가능 및/또는 납땜가능한 표면의 제조 방법을 개시한다. 추가로, 사카린 및 팔라듐의 공급원을 함유하는 무전해 침착용 수성 도금 배쓰가 개시되어 있다. 도금 배쓰의 온도는 60 내지 90℃ 범위이다.
처음 언급된 단점을 극복하고, 갈륨 니트라이드와 같은 반도체를 위한 개선된 무전해 팔라듐 침착 방법을 제공하는 것에 대한 지속적인 요구가 존재한다.
본 발명의 목적은,
- 무전해 침착 전, 반도체의 비-활성화 표면 (즉, 비-활성화 표면의 부가적인 활성화 없이) 상에 팔라듐을 직접 증착시키고,
- 신속하고, 신뢰성 있고,
- 적절한 표면 조도를 제공하고,
- 동시에 갈륨 니트라이드에 대한 팔라듐의 선택적 침착을 허용하는 갈륨 니트라이드 반도체 상에의 개선된 무전해 팔라듐 침착 방법을 제공하는 것이었다.
상기 언급된 목적은 하기 순서의 단계를 포함하는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법에 의해 해결된다:
(i) 비-활성화 표면을 갖는 도핑 또는 비-도핑 갈륨 니트라이드 반도체를 제공하는 단계,
(ii) 하기를 포함하는 수성, 산성 팔라듐 도금 배쓰를 제공하는 단계:
(a) Pd2+ 이온,
(b) Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제,
(c) 식 (I) 및 (II) 의 화합물로 이루어지는 군으로부터 선택된 하나 이상의 화합물:
Figure pct00001
[식 중, R1, R2, R3, R4, R5, R6, R7, 및 R8 은 독립적으로 H, 알킬, 아릴, 헤테로아릴, NH2, SO3H, 또는 OH 이고,
R9 는 독립적으로 H, 알킬, 아릴, 또는 헤테로아릴임].
(iii) 반도체를 도금 배쓰와 접촉시켜, 금속성 팔라듐 또는 팔라듐 합금이 반도체의 비-활성화 표면 상에 무전해 침착되도록 하는 단계로서, 도금 배쓰 온도가 70℃ 내지 99℃ 범위인 단계.
본원에서, 용어 "무전해" 는 무전해의 부사 형태를 의미한다.
본 발명의 방법의 단계 (i) 에서, 비-활성화 표면을 갖는 갈륨 니트라이드 반도체가 제공된다. 이는 기본적으로 이러한 표면 그 자체가 Pd2+ 이온을 금속성 Pd0 로 환원시키거나, Pd2+ 이온의 금속성 Pd0 로의 환원을 매개하지 않는다는 것을 의미한다.
텍스트에서 상기 언급된 바, 활성화 (또한 흔히 감응화로 지칭됨) 는 통상적으로 업계에 적용된다. 전형적으로, 이와 같은 단계는 비-활성화 표면에 대한 주석 이온 또는 콜로이드 주석과 같은 활성화 금속의 흡착을 포함한다. Sn2+ 이온의 경우, 이러한 이온은 Pd2+ 이온의 존재 하 갈륨 니트라이드 표면 상에서 Sn4+ 이온으로 산화되고, 이는 결국 금속성 팔라듐으로 환원된다. 이와 같은 레독스 반응은 팔라듐 침착을 위한 초기 촉매로서 작용한다.
본 실험에 따라서, 본 발명의 방법은 이와 같은 부가적인 활성화/감응화를 요구하지 않는다. 오히려 방법은 갈륨 니트라이드 반도체의 비-활성화 표면 상에 금속성 팔라듐 또는 팔라듐 합금을 직접 침착하는 것을 허용한다.
그 결과, 본 발명에 따른 방법 (상기 기재된 바와 같음) 이 바람직하고, 여기서 반도체의 표면 (즉, 비-활성화 표면) 은 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 Sn2+ 이온과 접촉하지 않거나 이를 포함하지 않고, 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 주석 이온 또는 주석 원자와 접촉하지 않거나 이를 포함하지 않고, 보다 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 활성화 금속 이온 또는 활성화 금속 원자와 접촉하지 않거나 이를 포함하지 않는다. 이는 반도체의 표면이 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 Sn2+ 이온과 접촉하지 않고, 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 주석 이온 또는 주석 원자와 접촉하지 않고, 보다 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 활성화 금속 이온 또는 활성화 금속 원자와 접촉하지 않는다는 것을 의미한다. 또한, 이는 반도체의 표면이 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 흡착된 Sn2+ 이온을 포함하지 않고, 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 흡착된 주석 이온 또는 주석 원자를 포함하지 않고, 보다 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 흡착된 활성화 금속 이온 또는 활성화 금속 원자를 포함하지 않는다는 것을 의미한다.
활성화 금속 (유리, 결합, 착화, 또는 콜로이드 형태 - 원자 또는 이온으로서) 은 전형적으로 주석, 백금, 및 알루미늄으로 이루어지는 군으로부터 선택되고, 바람직하게는 주석 및 알루미늄으로 이루어지는 군으로부터 선택된다. 추가로, 바람직한 것은 단계 (iii) 이전, 반도체의 표면이 예를 들어 활성화 금속 (유리, 결합, 착화, 또는 콜로이드 형태 - 원자 또는 이온으로서) 으로서 팔라듐과 접촉하지 않거나 이를 포함하지 않고, 특히 콜로이드 팔라듐과 접촉하지 않거나 이를 포함하지 않는 것이다.
반도체의 표면, 특히 갈륨을 함유하는 표면을 활성화하기 위한 업계의 상이한 접근법은, Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제를 함유하는 조성물 (예를 들어, 수용액) 로 표면을 세정하여 (후속 팔라듐 침착 이전), 표면에 대해 과량의 환원제를 침착시켜, 금속 침착 반응의 개시를 촉진하는 것이다. 전형적으로, 유기 환원제가 이용되고, 보다 전형적으로 하나 이상의 환원제는 글리옥실산 및 이의 염, 히드라진, 히드록실아민, 포름산 및 이의 염, 포름알데히드, 트리메틸아민 보란, 트리메톡시보로히드라이드, 하이포아인산 (또한 포스핀산으로 지칭됨) 및 이의 염 (즉, 하이포포스파이트, 포스피네이트 각각), 아인산 및 이의 염 (즉, 포스파이트), 및 하이포인산 및 이의 염 (즉, 하이포포스페이트) 으로 이루어지는 군으로부터 선택된다. 본 실험에 따라서, 상기 활성화는 본 발명의 방법에 필요하지 않다. 따라서, 본 발명에 따른 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이 바람직하고, 여기서 반도체의 표면은 단계 (iii) 이전에 Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 유기 환원제와 접촉되지 않고, 바람직하게는 단계 (iii) 이전에 글리옥실산 및 이의 염, 히드라진, 히드록실아민, 포름산 및 이의 염, 포름알데히드, 트리메틸아민 보란, 트리메톡시보로히드라이드, 하이포아인산 (또한 포스핀산으로 지칭됨) 및 이의 염 (즉, 하이포포스파이트, 포스피네이트 각각), 아인산 및 이의 염 (즉, 포스파이트), 및 하이포인산 및 이의 염 (즉, 하이포포스페이트) 으로 이루어지는 군으로부터 선택된 하나 이상의 유기 환원제와 접촉되지 않는다. 가장 바람직하게는, 갈륨 니트라이드 반도체의 표면은 단계 (iii) 이전에 활성화 금속 (바람직하게는 상기 정의된 바와 같은) 과 접촉하지 않고, 단계 (iii) 이전에 환원제 (바람직하게는 상기 정의된 바와 같은) 와도 접촉하지 않는다.
바람직한 것은 본 발명에 따른 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이고, 여기서 반도체의 표면은 단계 (iii) 이전에 Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제와 접촉하지 않고, 바람직하게는 단계 (iii) 이전에 글리옥실산 및 이의 염, 히드라진, 히드록실아민, 포름산 및 이의 염, 포름알데히드, 트리메틸아민 보란, 트리메톡시보로히드라이드, 하이포아인산 (또한 포스핀산으로 지칭됨) 및 이의 염 (즉, 하이포포스파이트, 포스피네이트 각각), 아인산 및 이의 염 (즉, 포스파이트), 및 하이포인산 및 이의 염 (즉, 하이포포스페이트) 으로 이루어지는 군으로부터 선택된 하나 이상의 환원제와 접촉하지 않는다.
보다 바람직한 것은 본 발명에 따른 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이고, 여기서
- 반도체의 표면은 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 Sn2+ 이온과 접촉하지 않거나 이를 포함하지 않고, 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 주석 이온 또는 주석 원자와 접촉하지 않거나 이를 포함하지 않고, 보다 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 활성화 금속 이온 또는 활성화 금속 원자와 접촉하지 않거나 이를 포함하지 않고,
- 반도체의 표면은 단계 (iii) 이전에 Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제와 접촉하지 않고, 바람직하게는 단계 (iii) 이전에 글리옥실산 및 이의 염, 히드라진, 히드록실아민, 포름산 및 이의 염, 포름알데히드, 트리메틸아민 보란, 트리메톡시보로히드라이드, 하이포아인산 (또한 포스핀산으로 지칭됨) 및 이의 염 (즉, 하이포포스파이트, 포스피네이트 각각), 아인산 및 이의 염 (즉, 포스파이트), 및 하이포인산 및 이의 염 (즉, 하이포포스페이트) 으로 이루어지는 군으로부터 선택된 하나 이상의 환원제와 접촉하지 않는다.
가장 바람직한 것은 본 발명에 따른 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이고, 여기서
- 반도체의 표면은 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 활성화 금속 이온 또는 활성화 금속 원자와 접촉하지 않거나 이를 포함하지 않고,
- 반도체의 표면은 단계 (iii) 이전에 Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제와 접촉하지 않는다.
바람직하게는, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 에서, 단계 (i) 에서 제공된 도핑 또는 비-도핑 갈륨 니트라이드 반도체는 단지 비-활성화 표면을 함유한다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 에서, 단계 (iii) 이전에 단지 한 세척 단계 또는 일련의 세척 단계가 수행되는 것이 바람직하다. 이와 같은 세척 단계는 활성화 단계가 아니다. 이는 바람직하게는 각각의 세척 용액의 성분이 활성화 능력을 나타내지 않는 방식으로 선택된다는 것을 의미한다. 단지, 이와 같은 성분이 기본적으로 활성화 능력을 나타내는 경우, 이는 반도체 표면을 활성화시키기에 불충분한 양으로 함유되며, 바람직하게는 상기 성분은 각각의 세척 용액에 함유되어 있지 않다.
따라서, 단계 (iii) 이전에 하기의 부가 단계를 포함하는 본 발명에 따른 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이 바람직하다:
- 세척 용액으로 비-활성화 표면을 세척하는 단계로서, 세척 용액이 바람직하게는 산, 염기, 산화제, 할로겐 이온, 및 유기 용매로 이루어지는 군으로부터 선택된 하나 이상의 성분을 포함하는 단계.
바람직한 산은 HCl, HF, H2SO4 이다. 바람직한 염기는 암모니아이다. 바람직한 산화제는 H2O2 이다. 바람직한 할로겐 이온은 클로라이드 및 플루오라이드 이온이다. 바람직한 유기 용매는 알코올, 바람직하게는 단쇄 알코올, 및 아세톤이다.
바람직한 세척 용액은 HCl, HF, 황산 및 H2O2 의 혼합물, 암모니아 및 H2O2 의 혼합물, 및 아세톤으로 이루어지는 군으로부터 선택된다. 바람직하게는, 모든 상기 언급된 바람직한 세척 용액은 물로 희석된다.
이와 같은 세척 단계는 반도체의 표면으로부터 유기 잔류물 및/또는 산화 갈륨을 제거하기 위해 바람직하다.
바람직하게는, 세척 후, 반도체 표면은 탈염수로 세정된다. 이는 통상적으로 심지어 미량의 세척 용액을 정량적으로 제거한다.
상기 언급된 바, 본 발명의 방법에서 세척 용액은 반도체 표면에 활성화 특성을 부여하지 않는다. 따라서, 세척 단계 후, 비-활성화, 세척된 표면을 갖는 도핑 또는 비-도핑 갈륨 니트라이드 반도체가 제공된다.
본 발명의 방법의 단계 (i) 에서, 도핑 또는 비-도핑 갈륨 니트라이드 반도체가 제공된다. 비-도핑 갈륨 니트라이드 반도체는 바람직하게는 갈륨 니트라이드로 이루어진다. 도핑 갈륨 니트라이드 반도체는 부가적으로 갈륨 니트라이드 반도체 1 cm-3 당 1017 내지 1021 범위의 양/수의 외부 원자를 포함한다. 이와 같은 도핑은 통상적으로 전기 전도도를 증가시킨다.
기본적으로 도핑에는 두 유형, n-도핑 및 p-도핑이 존재하고; n-도핑은 음전하 밀도를 증가시키는 공여 원자 (공여자, donator) 의 삽입을 의미하고, p-도핑은 양전하 밀도를 증가시키는 수용 원자 (수용자, acceptor) 의 삽입을 의미한다.
본 발명에 따른 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 도핑 갈륨 니트라이드 반도체는 알루미늄, 인듐, 규소, 마그네슘, 게르마늄, 탄소, 셀레늄, 산소, 베릴륨, 아연, 및 이의 혼합물로 이루어지는 군으로부터 선택된 원자로 도핑된다. 이러한 원자는 갈륨 니트라이드 내로 혼입/내장될 뿐 아니라, 반도체 표면과 접촉하거나, 반도체 표면에서 흡착된다. 이러한 방식으로, 예를 들어 도판트로서 알루미늄은 활성화 금속으로서의 알루미늄과 분명하게 구별된다. 마찬가지로, 이는 도판트 및 활성화 금속으로서 잠재적으로 사용가능한 금속 원자에 적용된다.
갈륨 니트라이드 반도체의 상기 부가 원자는 다양한 이점을 갖는다. 예를 들어, 알루미늄은 LED 의 방사된 빛의 파장을 청색 파장으로 이동시키고, 규소는 전자 전도도 (electron conductivity) 를 증가시키며, 마그네슘은 전자 전도도를 감소시킨다. 예를 들어, 인듐은 갈륨 니트라이드 격자에서 내부 장력을 잠재적으로 감소시키고, 결정 성장에 영향을 미친다.
바람직하게는, 도핑 갈륨 니트라이드 반도체는 하나 이상의 유형의 금속으로 도핑되고, 보다 바람직하게는 도핑 갈륨 니트라이드 반도체는 알루미늄, 인듐, 마그네슘, 게르마늄, 셀레늄, 베릴륨, 아연, 및 이의 혼합물로 이루어지는 군으로부터 선택된 원자로 도핑된다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 도핑 또는 비-도핑 갈륨 니트라이드 반도체는 각각 비소를 함유하지 않고, 비소로 도핑되지 않는다. 따라서, 반도체는 바람직하게는 도핑을 위한 및 도판트용 성분 (통상적으로 상기 양의) 으로서의 어떠한 형태의 비소도 함유하지 않는다. 이는 또한 반도체가 바람직하게는 갈륨 아르세니드 반도체가 아니라는 것을 의미한다.
전형적으로, 반도체 (예컨대, 본 발명의 방법의 갈륨 니트라이드 반도체) 는 구조 강화용 기판 상에 고정된다. 바람직하게는, 갈륨 니트라이드 반도체는 두께가 100 nm 내지 10 ㎛ 범위이다. 따라서, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 도핑 또는 비-도핑 갈륨 니트라이드 반도체는 기판 상에 고정되고, 바람직하게는 기판은 하나 이상의 Al2O3, SiC, 및 Si 를 포함하고, 보다 바람직하게는 기판은 Al2O3, SiC, 및 Si 로 이루어지는 군으로부터 선택되고, 가장 바람직하게는 기판은 Si 이다. Si 포함/Si 로 이루어지는 전형적인 바람직한 기판은 규소 웨이퍼이다.
본 발명의 방법의 단계 (ii) 에서, 수성, 산성 팔라듐 도금 배쓰가 제공된다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 산성 팔라듐 도금 배쓰의 pH 는 4.0 내지 6.5, 바람직하게는 5.3 내지 6.3 범위이다.
너무 낮은 pH 는 덜 바람직하다. pH 가 너무 낮은 경우, 예를 들어 2 보다 상당히 낮은 경우, 불충분하게 안정한 팔라듐 착물이 형성되거나, 팔라듐 착물의 형성은 심지어 완전 방지된다고 추정된다 (착화제의 경우, 하기 텍스트 참조). 본 실험에 따라서, 일부 경우에 목적하지 않은 플레이트 아웃 (plate out) 이 관찰되었다. 대조적으로, pH 가 알칼리성인 경우, 팔라듐 히드록시드가 형성되고, 이는 쉽게 침전되고, 목적하지 않은 팔라듐 스킵 (skip) 도금을 유도한다. 이러한 효과는 회피되어야 한다.
본 실험은 산성 pH 가 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하기 위해 필수적이라는 것을 보여주었다. 그러나, 최적의 결과는 4.0 내지 6.5 범위의 pH 에 의해 관찰되었고; 탁월한 결과는 5.3 내지 6.3 범위의 pH 에 의해 관찰되었다.
추가로, 도금 배쓰는 팔라듐 이온 (Pd2+ 이온) 을 함유한다. 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 팔라듐 도금 배쓰 중 Pd2+ 이온의 총량은 팔라듐 도금 배쓰의 총 부피를 기준으로 0.5 mmol/L 내지 500 mmol/L 범위, 바람직하게는 0.5 mmol/L 내지 100 mmol/L 범위, 보다 바람직하게는 0.6 mmol/L 내지 20 mmol/L 범위이다.
본 실험은 팔라듐 도금 배쓰 중 팔라듐의 총량이 500 mmol/L 를 상당히 초과하는 경우, 목적하지 않은 플레이트 아웃 및 과량의 팔라듐 도금 각각이 관찰된다는 것을 보여주었다. 총량이 0.5 mmol/L 보다 상당히 낮은 경우, 충분한 팔라듐 침착이 적당한 시간 내에 달성되지 못하고, 이는 침착 속도가 매우 낮다는 것을 의미한다. 추가로, 몇몇 경우에 목적하지 않은 팔라듐 스킵 도금이 발생하였다.
수성, 산성 팔라듐 도금 배쓰 중 팔라듐 이온은 전형적으로 무기 및/또는 유기 팔라듐 염과 같은 팔라듐 이온 공급원으로부터 제공된다. 바람직하게는, 팔라듐 이온 공급원은 팔라듐 니트레이트를 포함하지 않는다. 보다 바람직하게는, 수성, 산성 팔라듐 도금 배쓰는 도금 배쓰의 총 부피를 기준으로 0 내지 0.1 mmol/L 의 총량의 니트레이트 이온을 포함하고, 가장 바람직하게는 수성, 산성 팔라듐 도금 배쓰는 니트레이트 이온을 아예 포함하지 않는다. 본 실험은 비교적 많은 양의 니트레이트가 수용불가능하게 팔라듐 침착 속도를 감소시킨다는 것을 보여주었다. 추가로, 니트레이트 염은 통상적으로 매우 적은 양의 니트라이트를 함유한다. 이러한 매우 적은 양의 니트라이트가 팔라듐 침착 속도를 크게 감소시킨다는 것이 추정된다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 팔라듐 도금 배쓰 중 Pd2+ 이온은 팔라듐 클로라이드, 팔라듐 브로마이드, 팔라듐 아세테이트 및 팔라듐 술페이트로 이루어지는 군으로부터 선택된 하나 이상의 팔라듐 이온 공급원으로부터의 것이다. 바람직하게는 단 하나의 팔라듐 이온 공급원이 사용된다. 상기 언급된 팔라듐 이온은 통상적으로 잘 이용될 수 있고 비용 효율적이다. 가장 바람직하게는, 팔라듐 도금 배쓰 중 Pd2+ 이온은 팔라듐 술페이트로부터의 것이다. 팔라듐 니트레이트는 바람직하지 않고, 바람직하게는 팔라듐 이온 공급원은 팔라듐 니트레이트를 포함하지 않는다.
추가로, 수성, 산성 팔라듐 도금 배쓰는 Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제 (즉, 70℃ 이상의 온도 및 산성, 수성 환경에서 Pd2+ 이온을 금속성 Pd0 로 환원시키기 위한 하나 이상의 환원제) 를 함유한다. 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 (하나 초과의 환원제의 경우) 적어도 하나의 환원제는 글리옥실산 및 이의 염/에스테르, 히드라진, 히드록실아민, 포름산 및 이의 염/에스테르, 포름알데히드, 트리메틸아민 보란, 트리메톡시보로히드라이드, 하이포아인산 (또한 포스핀산으로 지칭됨) 및 이의 염/에스테르 (즉, 하이포포스파이트, 포스피네이트 각각), 아인산 및 이의 염/에스테르 (즉, 포스파이트), 및 하이포인산 및 이의 염/에스테르 (즉, 하이포포스페이트) 로 이루어지는 군으로부터 선택되고, 바람직하게는 적어도 포름산 및/또는 이의 염/에스테르를 포함한다.
보다 바람직한 것은 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이고, 여기서 하나 이상의 환원제는 글리옥실산 및 이의 염/에스테르, 히드라진, 히드록실아민, 포름산 및 이의 염/에스테르, 포름알데히드, 트리메틸아민 보란, 트리메톡시보로히드라이드, 하이포아인산 (또한 포스핀산으로 지칭됨) 및 이의 염/에스테르 (즉, 하이포포스파이트, 포스피네이트 각각), 아인산 및 이의 염/에스테르 (즉, 포스파이트), 및 하이포인산 및 이의 염/에스테르 (즉, 하이포포스페이트) 로 이루어지는 군으로부터 선택되고, 바람직하게는 글리옥실산 및 이의 염/에스테르, 히드라진, 히드록실아민, 포름산 및 이의 염/에스테르, 및 포름알데히드로 이루어지는 군으로부터 선택되고, 가장 바람직하게는 환원제는 포름산 및/또는 이의 염/에스테르이다.
상기 언급된 산의 에스테르가 본 발명의 방법에 포함되어 있지만, 이는 덜 바람직하다. 바람직하게는, 상기 언급된 환원제 중에서 산은 바람직하게는 단지 산 및 이의 염 (에스테르 미포함) 을 포함한다.
본 실험에 따라서, 최적의 팔라듐 침착 속도 및 품질이 소듐 포르메이트와 같은 포름산 염을 사용하여 달성되었고, 이는 특히 팔라듐 도금 배쓰 중 환원제로서 바람직하다.
하나 이상의 환원제가 글리옥실산 및 이의 염/에스테르, 히드라진, 히드록실아민, 포름산 및 이의 염, 및 포름알데히드로 이루어지는 군으로부터 선택되는 경우, 순수 팔라듐이 반도체 상에 침착된다. 하나 이상의 환원제가 보론 또는 인을 함유하는 경우, 각각의 팔라듐 합금이 수득된다. 바람직하게는 순수 팔라듐이 반도체 상에 침착된다. 이는 심지어 또 다른 금속 합금 층이 반도체 상에 침착되기 위한 경우에도 유용하다. 이와 같은 경우, 먼저 얇은 순수 팔라듐 층이 침착되고, 이는 후속 금속 합금 층을 위한 씨드 층으로서 작용한다. 용어 "순수 팔라듐" 은 바람직하게는 다른 금속이 팔라듐 침착물에 포함되어 있지 않다는 것을 의미한다. 그러나, 통상적으로 환원제의 존재 하 팔라듐의 무전해 침착은 유기 화합물, 예컨대 환원제의 마이너한 공동-침착을 유도한다. 따라서, 본 발명의 방법으로 수득된 순수 팔라듐 침착물에는 전형적으로 소량, 통상적으로 침착물의 총 중량을 기준으로 1 중량% 이하의 탄소가 발견된다. 그럼에도 불구하고, 이와 같은 팔라듐 침착물은 통상적으로 순수 팔라듐 침착물로서 간주된다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 팔라듐 도금 배쓰 중 하나 이상의 환원제의 총량은 팔라듐 도금 배쓰의 총 부피를 기준으로 0.1 mmol/L 내지 100 mmol/L 범위, 바람직하게는 5 mmol/L 내지 80 mmol/L 범위, 보다 바람직하게는 10 mmol/L 내지 70 mmol/L 범위이다.
환원제의 총량이 100 mmol/L 를 상당히 초과하는 경우, 도금 배쓰 중 팔라듐의 목적하지 않은 플레이트 아웃이 일부 경우 관찰되었다. 추가로, 일부 경우에 목적하지 않은 양의 환원제가 팔라듐 침착물 내 혼입되었다. 총량이 0.1 mmol/L 보다 상당히 낮은 경우, 충분한 침착이 적당한 시간 내에 달성되지 못하지만, 부분 침착은 관찰되었다.
바람직하게는, 글리옥실산 및 이의 염/에스테르, 히드라진, 히드록실아민, 포름산 및 이의 염, 포름알데히드, 트리메틸아민 보란, 트리메톡시보로히드라이드, 하이포아인산 (또한 포스핀산으로 지칭됨) 및 이의 염 (즉, 하이포포스파이트, 포스피네이트 각각), 아인산 및 이의 염 (즉, 포스파이트), 및 하이포인산 및 이의 염 (즉, 하이포포스페이트) 으로 이루어지는 군으로부터 선택된 환원제의 총량은 팔라듐 도금 배쓰의 총 부피를 기준으로 0.1 mmol/L 내지 100 mmol/L 범위, 바람직하게는 5 mmol/L 내지 80 mmol/L 범위, 보다 바람직하게는 10 mmol/L 내지 70 mmol/L 범위이고; 바람직하게는, 단 바람직한 환원제의 상기 언급된 목록 중 언급된 바와 같은 다른 환원제는 도금 배쓰에 포함되지 않는다. 보다 바람직하게는, 글리옥실산 및 이의 염/에스테르, 히드라진, 히드록실아민, 포름산 및 이의 염 및 포름알데히드로 이루어지는 군으로부터 선택된 환원제의 총량은 팔라듐 도금 배쓰의 총 부피를 기준으로 0.1 mmol/L 내지 100 mmol/L 범위, 바람직하게는 5 mmol/L 내지 80 mmol/L 범위, 보다 바람직하게는 10 mmol/L 내지 70 mmol/L 범위이고; 바람직하게는, 단 보다 바람직한 환원제의 상기 언급된 목록 중 언급된 바와 같은 다른 환원제는 도금 배쓰에 포함되지 않는다.
추가로, 수성, 산성 팔라듐 도금 배쓰는 식 (I) 및 (II) 의 화합물 (상기 텍스트에 정의된 바와 같음) 로 이루어지는 군으로부터 선택된 하나 이상의 화합물을 함유한다.
본 실험은 하나 이상의 이들 화합물의 존재가, 침착 방법 도중 각각의 도금 배쓰 온도가 70℃ 내지 99℃ 범위이고, 도금 배쓰가 산성인 경우 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐의 직접 침착을 허용한다는 것을 보여주었다.
식 (I) 및 (II) 의 화합물 각각은 사카린, 이의 염 및 유도체를 기반으로 한다. 식 (I) 및 (II) 의 화합물에 관하여, 용어 "독립적으로" 는 예를 들어 모이어티 R1, R2, R3, R4, R5, R6, R7, R8, 및 R9 에 관해 사용된다. 이는 예를 들어 동일한 화합물에서 R1 이 R2, R3, R4, R5, R6, R7, R8, 및 R9 로부터 독립적으로 선택된다는 것을 의미한다. R2 내지 R9 각각에도 동일하게 적용된다. 또한, 용어는, 예를 들어 하나 초과의 식 (I) 의 화합물의 경우, 식 (I) 의 제 1 화합물의 R1 이 식 (I) 의 제 2 화합물의 R1 로부터 독립적으로 선택된다는 것을 의미한다. 또한, R2 내지 R9 및 식 (II) 의 화합물 각각에도 동일하게 적용된다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 R1 내지 R9 의 알킬은 독립적으로 메틸, 에틸, 선형 C3 내지 C6 알킬, 또는 분지형 C3 내지 C6 알킬을 의미하고, 보다 바람직하게는 R1 내지 R9 의 알킬은 독립적으로 메틸, 에틸, n-프로필, 이소-프로필, n-부틸, sec-부틸, tert-부틸, n-펜틸, sec-펜틸, 이소-펜틸, 네오-펜틸, n-헥실, 이소-헥실, 3-메틸-펜틸, 네오-헥실, 또는 2,3-디메틸부틸을 의미하고, 보다 더욱 바람직하게는 R1 내지 R9 의 알킬은 독립적으로 메틸, 에틸, 또는 이소-프로필을 의미한다. 상기 언급된 알킬 모이어티 중에서, 메틸, 에틸 및 선형 알킬이 특히 바람직하고, 가장 바람직한 것은 메틸, 에틸 및 n-프로필이다. 본 실험은 상기 알킬 모이어티를 갖는 식 (I) 및 (II) 의 화합물이 팔라듐 도금 배쓰에서 양호한 용해도를 나타낸다는 것을 보여주었다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 R1 내지 R9 의 아릴은 독립적으로 미치환 페닐 또는 치환 페닐을 의미한다. 바람직한 치환기는 독립적으로 -NH2, -SO3H, 및 -OH 로 이루어지는 군으로부터 선택된다. 본 실험은 하나 이상의 페닐을 함유하는 식 (I) 및 (II) 의 화합물 (각각은 하나 이상의 상기 언급된 치환기를 포함함) 의 용해도가 하나 이상의 상기 언급된 치환기를 포함하지 않는 페닐을 함유하는 각각의 화합물에 비해 증가한다는 것을 보여주었다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 R1 내지 R9 의 헤테로아릴은 독립적으로 피리딘, 이미다졸, 푸란, 티아졸, 또는 티오펜을 나타내고, 각각은 개별적으로 치환 또는 미치환된다. 이러한 헤테로아릴의 바람직한 치환기의 경우, 치환 페닐에 대해 상기를 참조한다. 본 실험에 따라서, 일부 경우에 헤테로아릴의 헤테로 원자가 헤테로아릴을 함유하지 않는 화합물에 비해 반도체 표면 상에 화합물의 접착/배위 강도를 유의하게 증가시킨다는 것이 추정된다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 R1, R2, R3, R4 중 적어도 2 개 및 R5, R6, R7, 및 R8 중 적어도 2 개는 독립적으로 H 이고, 바람직하게는 R1, R2, R3, R4 중 적어도 3 개 및 R5, R6, R7, 및 R8 중 적어도 3 개는 독립적으로 H 이다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 R9 는 독립적으로 H, 메틸, 에틸, n-프로필, 이소-프로필, n-부틸, sec-부틸 또는 tert-부틸이고, 바람직하게는 H 또는 메틸이다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 특히 바람직하고, 여기서 (c) 는 식 (I) 의 하나 이상의 화합물이고, 바람직하게는 R1, R2, R3, 및 R4 가 H 인 식 (I) 의 화합물이다.
식 (I) 의 화합물은 전형적으로 염으로 제공된다. 바람직하게는, 식 (I) 의 화합물에 대한 반대이온은 독립적으로 암모늄, 알칼리 금속, 및 알칼리 토금속으로 이루어지는 양이온의 군으로부터 선택되고, 보다 바람직하게는 독립적으로 암모늄, 소듐, 및 포타슘으로 이루어지는 양이온의 군으로부터 선택되고, 가장 바람직하게는 반대이온은 소듐이다. 상기 염은 전형적으로 도금 배쓰에서 매우 양호한 용해도를 나타낸다.
(c) 의 가장 바람직한 화합물은 사카린 염, 바람직하게는 소듐 사카린, 가장 바람직하게는 하기 정의된 총량의 사카린 염이다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 도금 배쓰 중 (c) 의 총량은 도금 배쓰의 총 부피를 기준으로 0.05 mmol/L 내지 50 mmol/L, 바람직하게는 0.4 mmol/L 내지 20 mmol/L, 보다 바람직하게는 1 mmol/L 내지 10 mmol/L 범위이다. 도금 배쓰 중 (c) 의 총량이 0.05 mmol/L 보다 상당히 낮거나 50 mmol/L 를 상당히 초과하는 경우, 목적하지 않은 낮은 팔라듐 침착 속도가 관찰된다.
수성, 산성 팔라듐 도금 배쓰는 추가의 구성성분을 포함할 수 있다. 따라서, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 팔라듐 도금 배쓰는 부가적으로 하기를 함유한다:
(d) 아민으로 이루어지는 군으로부터 선택되고,
바람직하게는 1차 아민, 및 2차 아민으로 이루어지는 군으로부터 선택되고,
보다 바람직하게는 에틸렌디아민, 1,3-디아미노프로판, 1,2-비스(3-아미노프로필아미노)에탄, 2-디에틸아미노에틸아민, 디에틸렌트리아민, 디에틸렌트리아민펜타아세트산, 니트로아세트산, N-(2-히드록시에틸)에틸렌디아민, 에틸렌디아민-N,N-디아세트산, 2-(디메틸아미노)에틸아민, 1,2-디아미노-프로필아민, 1,3-디아미노프로필아민, 3-(메틸아미노)-프로필아민, 3-(디메틸아미노)프로필아민, 3-(디에틸-아미노)프로필아민, 비스-(3-아미노프로필)아민, 1,2-비스-(3-아미노프로필)알킬아민, 디에틸렌트리아민, 트리에틸렌테트라아민, 테트라에틸렌펜타아민, 및 펜타에틸렌헥사아민으로 이루어지는 군으로부터 선택되는 하나 이상의 착화 화합물.
바람직하게는, 아민으로 이루어지는 군으로부터 선택된 하나 이상의 착화 화합물은 3차 아민을 포함하지 않는다. 상기 언급된 아민 중에서, 1차 아민이 특히 바람직하다.
대부분의 경우에, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 아민으로 이루어지는 군으로부터 선택된 하나 이상의 착화 화합물은 바람직하게는 지방족 아민, 보다 바람직하게는 하나의 1차 아민 모이어티를 적어도 포함하는 지방족 아민 (바람직하게는 상기 언급된 바와 같은 특정 아민), 보다 더욱 바람직하게는 단지 1차 아민 모이어티를 포함하는 지방족 아민 (바람직하게는 상기 언급된 바와 같은 특정 아민) 이다.
상기 정의된 바와 같은 착화 화합물은 도금 배쓰에서 팔라듐 이온을 안정화시키고, 도금 배쓰에서 목적하지 않은 Pd2+ 이온의 금속성 Pd0 로의 환원 및 이의 침전을 방지한다. 따라서, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 팔라듐 도금 배쓰 중 팔라듐 이온의 총량에 대한 팔라듐 도금 배쓰 중 하나 이상의 착화 화합물의 총량 (각각은 팔라듐 도금 배쓰의 총 부피를 기준으로 함) 의 몰 비는 2 : 1 내지 20 : 1 의 범위이다.
바람직하게는, 도금 배쓰 중 착화제의 총량은 도금 배쓰의 총 부피를 기준으로 1 mmol/L 내지 1000 mmol/L, 바람직하게는 1.5 mmol/L 내지 200 mmol/L, 바람직하게는 15 mmol/L 내지 85 mmol/L 범위이다.
일부 경우에, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 도금 배쓰는 특히 하기를 포함한다:
(e) 하나 이상의 지방족 알데히드
및/또는
(f) 하나 이상의 미치환 또는 치환 페놀.
본 실험은 (e) 및 (f) 의 화합물이 일부 경우에 본 발명의 방법에서 팔라듐의 침착 속도를 가속화한다는 것을 보여주었다.
바람직한 지방족 알데히드 (하나의 알데히드 기를 적어도 포함하는 지방족 화합물) 는 지방족 C1 내지 C6 알데히드, 바람직하게는 지방족 C1 내지 C3 알데히드로 이루어지는 군으로부터 선택되고, 보다 바람직하게는 지방족 알데히드는 포름알데히드 및/또는 글리옥실산이고, 가장 바람직하게는 지방족 알데히드는 글리옥실산이다. 본 실험에 따라서, 글리옥실산 (알데히드 기 및 카르복실 기를 함유함) 은 포름알데히드과 비교하여 매우 유사한 결과를 유도한다. 그러나, 글리옥실산은 환경 친화적이고, 건강에 덜 유해하며, 팔라듐 도금 배쓰에서 매우 양호한 용해도를 나타낸다. 따라서, 글리옥실산은 포름알데히드에 대해, 또한 환원제로서 탁월한 대안이다.
포름알데히드 및 글리옥실산은 환원 특성을 나타내기 때문에, 본 발명의 방법의 맥락상 환원제이다. 하나 이상의 지방족 알데히드 중 하나가 Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 경우, 이는 본 발명의 방법에서 팔라듐 도금 배쓰 중 (b) 의 아종 (subspecies) 을 형성한다.
바람직한 치환 페놀은 비스페놀, 니트로페놀, 히드록시페놀, 및 히드록시 벤조산으로 이루어지는 군으로부터 선택된다. 보다 바람직한 치환 페놀은 비스페놀 A, 4-큐밀페놀, o-, m-, p-니트로페놀, 레조르신, 및 살리실산으로 이루어지는 군으로부터 선택된다.
본 발명의 방법의 단계 (iii) 에서, 반도체는 도금 배쓰와 접촉되어, 금속성 팔라듐 또는 팔라듐 합금이 반도체의 비-활성화 표면 상에 무전해 침착되도록 한다.
본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 단계 (iii) 에서 반도체 및 도금 배쓰는 10 내지 1200 초, 바람직하게는 30 내지 800 초, 보다 바람직하게는 60 내지 400 초 동안 (접촉 시간) 접촉된다.
접촉 시간이 10 초보다 상당히 낮은 경우, 팔라듐/팔라듐 합금의 침착은 수득되지 않거나 단지 불충분하게 수득된다. 다수의 경우, 침착 팔라듐/팔라듐 합금의 층 두께는 매우 낮다.
반대로, 접촉 시간이 1200 초보다 상당히 더 긴 경우, 통상적으로 대부분의 후속 적용에 대해 매우 또는 불필요하게 큰 팔라듐/팔라듐 합금 층 두께가 수득된다 (층 두께 및 후속 적용에 대해서는 하기 텍스트 참조).
단계 (iii) 도중, 도금 배쓰 온도는 70℃ 내지 99℃ 의 범위이다. 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 단계 (iii) 의 도금 배쓰 온도는 70℃ 내지 95℃ 범위, 바람직하게는 75℃ 내지 95℃ 범위, 보다 바람직하게는 79℃ 내지 91℃ 범위이다. 상기 언급된 도금 배쓰 온도는 바람직하게는 전형적인 대기압 조건, 바람직하게는 101.325 kPa 에서 결정된다.
70℃ 내지 99℃ 범위의 상기 언급된 온도는 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착시키기 위해 필수적이다. 온도가 너무 낮은 경우, 팔라듐 또는 팔라듐 합금은 침착되지 않는다 (하기 실시예 참조). 온도가 99℃ 를 초과하는 경우, 수성, 산성 팔라듐 도금 배쓰는 고도로 비등하기 시작하고, 이는 목적되지 않는다. 바람직하게는, 온도는 70℃ 내지 99℃ 범위 내에서 선택되어, 도금 배쓰에서 기체 방출에 의한 방해가 되는 대류가 관찰되지 않도록 한다.
본 실험에 따라서, 추가의 처리를 위한 팔라듐 또는 팔라듐 합금의 적합한 층 두께가 본 발명의 방법으로 수득된다. 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 침착 팔라듐 및 팔라듐 합금은 전체 층 두께가 10 nm 내지 1000 nm, 보다 바람직하게는 50 nm 내지 400 nm, 가장 바람직하게는 100 nm 내지 300 nm 범위이다. 일부 경우에, 본 발명의 방법은 바람직하고, 여기서 순수 팔라듐은 바람직하게는 10 nm 내지 1000 nm, 보다 바람직하게는 50 nm 내지 400 nm, 가장 바람직하게는 100 nm 내지 300 nm 범위의 층 두께로 침착된다. 기타 경우에, 본 발명의 방법은 바람직하고, 여기서 팔라듐 합금은 바람직하게는 10 nm 내지 1000 nm, 보다 바람직하게는 50 nm 내지 400 nm, 가장 바람직하게는 100 nm 내지 300 nm 범위의 층 두께로 침착된다.
본 발명의 방법의 이점 (직접 침착 이외에) 은 단계 (iii) 이전에 각각의 패터닝이 존재하는 경우, 단계 (iii) 후 팔라듐 또는 팔라듐 합금 패턴을 수득하기 위해 갈륨 니트라이드 반도체의 표면 상에 팔라듐/팔라듐 합금이 선택적으로 침착될 수 있다는 점이다. 따라서, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 금속성 팔라듐 또는 팔라듐 합금은 비-활성화 표면 상에 선택적으로 침착되어, 반도체의 표면 상에 팔라듐 패턴 또는 팔라듐 합금 패턴이 수득되도록 한다. 따라서, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 비-활성화 표면은 단계 (iii) 이전에, 바람직하게는 마스크 (mask) 에 의해 패터닝된다. 이는 일부 경우에 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 비-활성화 표면이 단계 (iii) 이전에 커버에 의해, 바람직하게는 마스크에 의해 선택적으로 커버 (컨실링) 되어, 단계 (iii) 이전에 패터닝이 수득되도록 한다는 것을 의미한다.
상기 언급된 바, 갈륨 니트라이드 반도체는 바람직하게는 규소 웨이퍼와 같은 기판 상에 고정된다. 일반적으로, 패터닝된 비-활성화 표면을 수득하기 위해, 반도체를 형성하는 갈륨 니트라이드는 (a) 선택적 침착에 의해 기판 상에 침착되거나, (b) 기판 표면 상에 전체적으로 침착된 다음 갈륨 니트라이드의 선택적 제거에 의해 패터닝되거나, 커버, 바람직하게는 마스크에 의해 갈륨 니트라이드 영역 (팔라듐/팔라듐 합금에 의해 침착되지 않을 영역) 을 커버함으로써 패터닝된다.
본 실험에 따라서, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 거의 전적으로 비-활성화 표면을 갖는 갈륨 니트라이드 반도체 상에의 금속성 팔라듐 또는 팔라듐 합금의 침착에 대해 특이적이지만, 기판 또는 커버/마스크에 대해서는 그렇지 않다. 이는 예를 들어 노출된 갈륨 니트라이드, 기판 및 마스크를 비롯한 전체 표면 상에 통상적으로 흡착되는, 업계에서 사용된 콜로이드 활성화 금속에 비해 큰 이점이다. 따라서, 본 발명의 방법은 이러한 선택성으로 인해 소모된 팔라듐의 양을 크게 감소시킨다. 따라서, 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 금속성 팔라듐 및 팔라듐 합금의 무전해 침착은 갈륨 니트라이드에 대해 선택적이다.
단계 (iii) 에 따른 접촉은 바람직하게는 배치 방법으로 수성, 산성 팔라듐 도금 배쓰 내로 비-활성화 표면을 갖는 반도체를 침지 (디핑, dipping) 시킴으로써 바람직하게는 수행된다. 유리하게는, 다수의 반도체는 동시에 처리될 수 있고, 이는 시간 및 비용 효율적이다. 이후, 처리된 반도체(들)은 바람직하게는 탈염수에 의해, 바람직하게는 적어도 2 분 동안 세정된다. 본 발명의 방법의 또 다른 이점은 심지어 하나 초과의 반도체의 표면이 동시에 처리될 수 있다는 점이다. 예를 들어, 양면 반도체를 갖는 기판 또는 두 면 상에 고정된 반도체를 갖는 기판은 하나 초과의 비-활성화 표면을 나타낸다. 따라서, 일부 경우에 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 은 바람직하고, 여기서 단계 (iii) 에서 하나 초과의 비-활성화 표면은 완전히 또는 선택적으로 동시에 팔라듐 도금 배쓰와 접촉된다. 이는 업계에서 사용된 종래의 스퍼터링 방법에 비해 시간과 노력을 크게 감소시킨다. 언급된 바, 갈륨 니트라이드에 대한 동시의 선택적인 팔라듐 침착은 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같은 방법) 으로 가능하다.
침착 금속성 팔라듐/팔라듐 합금은 부가적인 금속 침착 단계를 위한 씨드 층으로 작용할 수 있다. 따라서, 단계 (iii) 후 하기 부가 단계를 포함하는 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이 바람직하다:
(iv) 바람직하게는 무전해 침착에 의해, 단계 (iii) 후 수득된 무전해 침착 금속성 팔라듐/팔라듐 합금 상에 부가적인 금속 층 또는 금속 합금 층을 침착하는 단계.
바람직하게는, 부가적인 금속 층/금속 합금 층을 위한 금속은 니켈, 팔라듐, 코발트, 구리, 및 금으로 이루어지는 군으로부터 선택된다. 일부 경우에, 바람직한 것은 바람직하게는 상기 언급된 목록으로부터의 금속을 선택하여, 단계 (iii) 후 수득된 무전해 침착 금속성 팔라듐/팔라듐 합금 상에 하나 초과의 부가적인 금속 층/금속 합금 층을 침착시키는 것이다. 그 결과, 층 스택이 수득된다.
다양한 층 스택이 업계에 알려져 있다. 예를 들어, 무전해 니켈 침지 금 (ENIG), 무전해 니켈 무전해 팔라듐 (ENEP), 무전해 니켈 무전해 팔라듐 침지 금 (ENEPIG), 무전해 팔라듐 침지 금 (EPIG) 및 무전해 팔라듐 자가촉매 금 (EPAG) 층 스택이 존재한다. 특히, 금은 전자 소자의 제조에 관련이 높다. 금 층은 흔히 납땜가능 및/또는 와이어 결합가능 표면으로 사용된다. 전형적으로, 이는 납땜 및 와이어 결합 전 최종 피니쉬로서 사용된다. 상기 층 스택은 본 발명의 방법에서 바람직하고, 즉 이는 단계 (iii) 후 수득된 무전해 침착 금속성 팔라듐/팔라듐 합금 (바람직하게는 금속성 팔라듐) 상에 침착되거나, 단계 (iii) 후 수득된 무전해 침착 금속성 팔라듐/팔라듐 합금 (바람직하게는 금속성 팔라듐) 은 이미 각각의 층 스택의 제일 첫번째 층이다.
따라서, 단계 (iii) 후 하기 부가 단계를 포함하는 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같음) 이 바람직하다:
(iv) 단계 (iii) 후 수득된 무전해 침착 금속성 팔라듐/팔라듐 합금 (바람직하게는 금속성 팔라듐) 상에 하나 이상의 부가적인 금속 층 또는 금속 합금 층 (바람직하게는 금속 층) 을 무전해 침착하는 단계.
상기 언급된 바, 팔라듐은 씨드 층으로서 작용할 수 있다. 본 발명의 방법은 갈륨 니트라이드 반도체의 비-활성화 표면 상에 상기 언급된 층 스택의 선택적 침착을 허용한다.
본 발명은 또한 바람직하게는 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같은 방법) 에서, 도핑 또는 비-도핑 갈륨 니트라이드 반도체의 비-활성화 표면 상에 금속성 팔라듐 또는 팔라듐 합금을 직접 및 무전해 침착하기 위한, 하기를 포함하는 수성, 산성 팔라듐 도금 배쓰 (바람직하게는 본 발명의 방법에 정의된 바와 같은 도금 배쓰) 의 용도에 관한 것이다:
(a) Pd2+ 이온,
(b) Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제,
(c) 식 (I) 및 (II) 의 화합물로 이루어지는 군으로부터 선택된 하나 이상의 화합물:
Figure pct00002
[식 중, R1, R2, R3, R4, R5, R6, R7, 및 R8 은 독립적으로 H, 알킬, 아릴, 헤테로아릴, NH2, SO3H, 또는 OH 이고,
R9 는 독립적으로 H, 알킬, 아릴, 또는 헤테로아릴임]. 마찬가지로, 본 발명의 방법에 관한 특징 (예를 들어, 알킬, 아릴 등의 의미) 이 도금 배쓰의 용도에 적용된다.
특히, 도금 배쓰의 용도 (상기 기재된 바와 같은 용도) 가 바람직하고, 여기서 도금 배쓰는 온도가 70℃ 내지 99℃ 범위, 바람직하게는 70℃ 내지 95℃ 범위, 보다 바람직하게는 75℃ 내지 95℃ 범위, 가장 바람직하게는 79℃ 내지 91℃ 범위이다.
도금 배쓰의 용도 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같은 용도) 가 바람직하고, 여기서 산성 팔라듐 도금 배쓰의 pH 는 4.0 내지 6.5, 바람직하게는 5.3 내지 6.3 범위이다.
본 발명은 또한 본 발명의 방법의 단계 (iii) 후 수득된 반도체, 즉 본 발명의 방법 (바람직하게는, 바람직한 것으로 기재된 상기 기재된 것과 같은 방법) 을 통해 수득된 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체, 바람직하게는 본 발명의 방법의 단계 (iv) 후 수득된 반도체 각각에 관한 것이다.
본 발명은 또한 코팅 팔라듐 또는 팔라듐 합금 및 도핑 또는 비-도핑 갈륨 니트라이드 반도체 사이에 계면을 갖는, 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체로서,
- 팔라듐 및 팔라듐 합금이 습식 화학 침착되고, 바람직하게는 무전해 침착되고,
- 계면이 주석 이온, 주석 원자, 또는 주석 함유 화합물을 함유하지 않고, 바람직하게는 활성화 금속 이온, 활성화 금속 원자, 또는 활성화 금속 함유 화합물을 함유하지 않는 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체에 관한 것이다.
활성화 금속에 대해, 본 발명의 방법에 관한 상기 텍스트를 참조한다.
용어 "계면" 은 반도체의 표면 및 침착된 팔라듐/팔라듐 합금의 표면 (두 표면은 서로 마주보고 있음) 에 의해 형성된 접촉 영역을 설명한다. "계면" 은 침착된 팔라듐/팔라듐 합금의 표면 및 반도체의 표면 사이에서 매개자 (mediator) 로서 작용하여, 두 표면이 서로 물리적으로 접촉되도록 한다 (즉, 서로 마주보도록 함). 이러한 방식으로, 팔라듐/팔라듐 합금은 직접 (즉, 즉시) 반도체의 표면 상에 침착되어, 팔라듐/팔라듐 합금이 갈륨 니트라이드 반도체의 표면과 직접 접촉되도록 한다.
바람직하게는, 계면은 주석, 알루미늄, 인듐, 아연, 이리듐, 루테늄, 은 및 금의 이온 및/또는 원자를 포함하지 않고, 보다 바람직하게는 계면은 주석, 알루미늄, 백금, 인듐, 아연, 이리듐, 루테늄, 니켈, 은 및 금의 이온 및/또는 원자를 포함하지 않는다.
상기 정의된 바와 같은 계면을 나타내는 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체는 에너지-분산 X-선 분광법 (EDS), X-선 형광 (XRF), X-선 회절 (XRD), 2차 이온 질량 분광법 (SIMS), 및 투과 전자 형미경 (TEM) 과 같은 다양한 방법의 도움으로 식별될 수 있다. 이와 같은 경우에, 당업자는 주석 또는 알루미늄과 같은 활성화 금속이 반도체 표면을 활성화하기 위해 이용되었는지 여부를 결정한다.
추가로, 습식 화학 침착된 팔라듐/팔라듐 합금은, 예를 들어 화학적 증착 (CVD) 또는 스퍼터링 또는 물리적 증착 (PVD) 과 같은 물리적 침착 방법에 의해 침착된 팔라듐/팔라듐 합금으로부터 구별될 수 있다. 전형적으로, 습식 화학 침착된 팔라듐/팔라듐 합금의 결정 형성/구조는, 증착 방법으로 수득된 비교적 규칙적인, 미세한 무정형 또는 작은 그레인 크기에 비해 매우 불규칙한 그레인 크기를 보인다.
또한, 본 발명의 방법에 따라 수득된 팔라듐/팔라듐 합금 침착물은 통상적으로 침착물의 총 중량을 기준으로 0.5 내지 1 중량% 의 양의 탄소를 함유한다. 이러한 탄소는 전형적으로 도금 배쓰 중 유기 화합물로부터 (예를 들어, 환원제로부터) 유래되고, 전형적으로 비(非)-습식 화학 침착 방법에는 존재하지 않는다.
따라서, 당업자는 각각의 갈륨 니트라이드 반도체에 대해 본 발명의 방법에 따라 침착된 팔라듐/팔라듐 합금을 식별한다.
팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체 (상기 기재된 바와 같음) 는 바람직하고, 여기서 침착된 팔라듐 및 팔라듐 합금은 전체 층 두께가 10 nm 내지 1000 nm, 보다 바람직하게는 50 nm 내지 400 nm, 가장 바람직하게는 100 nm 내지 300 nm 범위이다.
본원에서, 용어 "침착" 및 "코팅" 은 상호교환적으로 사용된다.
본 발명은 하기 비제한적인 실시예에 의해 추가로 예시된다.
실시예:
단계 (i), 갈륨 니트라이드 반도체의 제공 단계:
제 1 단계에서, 비-활성화 표면을 갖는 4 개의 비-도핑 갈륨 니트라이드 (GaN) 반도체 (Si 웨이퍼 상에 고정됨) 가 제공된다 (베이스 샘플 1 내지 4). 표면은 주석 이온과 같은 활성화 금속 이온/원자와 접촉하지 않거나 이를 포함하지 않았다.
규소 디옥시드를 포함하는 마스크 (패터닝을 위한 커버/패시베이션 (passivation) 층) 로 갈륨 니트라이드 반도체를 패터닝하여, 비-활성화, 패터닝된 표면을 갖는 비-도핑 갈륨 니트라이드 반도체를 제공하였다.
단계 (iii) 이전, 비-활성화 표면의 세척 단계:
각각의 베이스 샘플에 대해, 대략 40℃ 의 온도를 갖고, 산 및 습윤제를 포함하는 세척 용액 (Xenolyte Cleaner D, Atotech 제품) 으로 비-활성화 표면을 세척하였다. 각각의 샘플을 5 분 동안 세척 용액 내로 침지시킴으로써 세척을 수행하였다. 이후, 각각의 샘플을 탈염수로 세정하였다. 그 결과, 세척 샘플 1 내지 4 를 수득하였다.
단계 (ii), 수성, 산성 팔라듐 도금 배쓰의 제공 단계:
상이한 수성, 산성 팔라듐 도금 배쓰를 제조하고 제공하였고, 각각은 pH-값이 5.8 이었고, 팔라듐 이온 (0.6 mmol/L 내지 20 mmol/L 내 농도), 팔라듐 이온에 대한 환원제로서 소듐 포르메이트 (10 mmol/L 내지 70 mmol/L 내 농도), 팔라듐 이온에 대한 착화 화합물로서 에틸렌디아민 (15 mmol/L 내지 85 mmol/L 내 농도) 및 (c) 의 화합물로서 사카린 소듐 수화물을 포함하였다. 각각의 도금 배쓰 중 사카린 소듐 수화물의 총량에 관한 보다 자세한 사항은 하기 표 1 을 참조한다.
단계 (iii), 반도체와 도금 배쓰의 접촉 단계:
다음 단계에서, 모든 4 개의 세척 샘플을 300 초 동안 각각의 수성, 산성 팔라듐 도금 배쓰와 접촉시켰다. 도금 배쓰 조건에 관한 보다 자세한 사항은 하기 표 1 을 참조한다.
이러한 목적을 위해, 각각의 세척 샘플을 각각의 도금 배쓰 내에 침지 (디핑) 시키고, 이후 2 분 동안 탈염수로 세정한 후, 공기압으로 건조시켰다. 그 결과, 순수 팔라듐 침착물로 처리된 샘플 1 내지 4 를 수득하였다.
추가의 처리 단계 또는 부가적인 처리 단계는 수행되지 않았다.
단계 (iii) 동안 마스크 상에 팔라듐은 거의 침착되지 않았다. 따라서, 갈륨 니트라이드 상에서 팔라듐은 선택적으로 침착되었고, 반도체의 표면에서 팔라듐 패턴이 수득되었다.
결과:
단계 (iii) 후, 각각의 반도체 표면에 침착된 팔라듐의 층 두께 및 팔라듐의 존재를 광학 현미경 및 X-선 형광 (XRF, Fischer, Fischerscope® X-선 XDV® 11) 에 의해 조사하였다. 결과를 하기 표 1 에 제시한다.
표 1
Figure pct00003
* 수성, 산성 팔라듐 도금 배쓰의 총 부피 기준의, (c) 의 농도는 mmol/L 로 나타냄
** 수성, 산성 팔라듐 도금 배쓰와 반도체의 접촉 시간은 초로 나타냄
# 단계 (iii) 후 팔라듐 층 두께는 광학 현미경 및 XRF 측정에 의해 측정됨
처리 샘플 1 및 4 는 비교예이다. 처리 샘플 1 에 대한 실험은 (c) 의 화합물의 부재 하 수행되었고; 처리 샘플 4 에 대한 실험은 70℃ 미만의 온도에서 수행되었다. 처리 샘플 2 및 3 에 대한 실험은 본 발명의 방법에 따라 수행되었다.
처리 샘플 2 및 3 의 경우, 반도체 표면에 침착된 팔라듐을 수득하였다. 소듐 포르메이트가 팔라듐 이온에 대한 환원제로서 사용되었기 때문에, 팔라듐 합금은 침착되지 않았지만 오히려 순수 금속성 팔라듐이 침착되었다. 층 두께는 매우 바람직한 범위인 100 내지 300 nm 내였다. 따라서, 본 발명의 방법은 비-활성화 갈륨 니트라이드 반도체 표면 상에서 팔라듐의 직접 침착을 허용한다.
반대로, 처리 샘플 1 및 4 의 표면에서는, 현미경 또는 X-선 형광에 의해 침착된 팔라듐을 검출할 수 없었다.

Claims (15)

  1. 하기 순서의 단계를 포함하는, 갈륨 니트라이드 반도체의 비(非)-활성화 표면 상에 팔라듐을 직접 침착하는 방법:
    (i) 비-활성화 표면을 갖는 도핑 또는 비(非)-도핑 갈륨 니트라이드 반도체를 제공하는 단계,
    (ii) 하기를 포함하는 수성, 산성 팔라듐 도금 배쓰를 제공하는 단계:
    (a) Pd2+ 이온,
    (b) Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제,
    (c) 식 (I) 및 (II) 의 화합물로 이루어지는 군으로부터 선택된 하나 이상의 화합물:
    Figure pct00004

    [식 중, R1, R2, R3, R4, R5, R6, R7, 및 R8 은 독립적으로 H, 알킬, 아릴, 헤테로아릴, NH2, SO3H, 또는 OH 이고,
    R9 는 독립적으로 H, 알킬, 아릴, 또는 헤테로아릴임],
    (iii) 반도체를 도금 배쓰와 접촉시켜, 금속성 팔라듐 또는 팔라듐 합금이 반도체의 비-활성화 표면 상에 무전해 침착되도록 하는 단계로서, 도금 배쓰 온도가 70℃ 내지 99℃ 범위인 단계.
  2. 제 1 항에 있어서, 반도체의 표면이 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 Sn2+ 이온과 접촉하지 않거나 이를 포함하지 않고, 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 주석 이온 또는 주석 원자와 접촉하지 않거나 이를 포함하지 않고, 보다 바람직하게는 단계 (iii) 이전 또는 단계 (iii) 가 수행될 때 활성화 금속 이온 또는 활성화 금속 원자와 접촉하지 않거나 이를 포함하지 않는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 단계 (iii) 이전에 하기 부가 단계를 포함하는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법:
    - 세척 용액으로 비-활성화 표면을 세척하는 단계로서, 세척 용액이 바람직하게는 산, 염기, 산화제, 할로겐 이온, 및 유기 용매로 이루어지는 군으로부터 선택된 하나 이상의 성분을 포함하는 단계.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 산성 팔라듐 도금 배쓰의 pH 가 4.0 내지 6.5, 바람직하게는 5.3 내지 6.3 범위인, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, (c) 가 하나 이상의 식 (I) 의 화합물이고, 바람직하게는 R1, R2, R3, 및 R4 가 H 인 식 (I) 의 화합물인, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 팔라듐 도금 배쓰가 부가적으로 하기를 함유하는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법:
    (d) 아민으로 이루어지는 군으로부터 선택되고,
    바람직하게는 1차 아민, 및 2차 아민으로 이루어지는 군으로부터 선택되고,
    보다 바람직하게는 에틸렌디아민, 1,3-디아미노프로판, 1,2-비스(3-아미노프로필아미노)에탄, 2-디에틸아미노에틸아민, 디에틸렌트리아민, 디에틸렌트리아민펜타아세트산, 니트로아세트산, N-(2-히드록시에틸)에틸렌디아민, 에틸렌디아민-N,N-디아세트산, 2-(디메틸아미노)에틸아민, 1,2-디아미노-프로필아민, 1,3-디아미노프로필아민, 3-(메틸아미노)-프로필아민, 3-(디메틸아미노)프로필아민, 3-(디에틸-아미노)프로필아민, 비스-(3-아미노프로필)아민, 1,2-비스-(3-아미노프로필)알킬아민, 디에틸렌트리아민, 트리에틸렌테트라아민, 테트라에틸렌펜타아민, 및 펜타에틸렌헥사아민으로 이루어지는 군으로부터 선택된 하나 이상의 착화 화합물.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 단계 (iii) 에서, 반도체 및 도금 배쓰가 10 내지 1200 초, 바람직하게는 30 내지 800 초, 보다 바람직하게는 60 내지 400 초 동안 접촉하는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 단계 (iii) 에서 도금 배쓰 온도가 70℃ 내지 95℃ 범위, 바람직하게는 75℃ 내지 95℃ 범위, 보다 바람직하게는 79℃ 내지 91℃ 범위인, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 침착된 팔라듐 및 팔라듐 합금이 10 nm 내지 1000 nm, 보다 바람직하게는 50 nm 내지 400 nm, 가장 바람직하게는 100 nm 내지 300 nm 범위의 전체 층 두께를 갖는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 금속성 팔라듐 또는 팔라듐 합금이 비-활성화 표면 상에 선택적으로 침착되어, 팔라듐 패턴 또는 팔라듐 합금 패턴이 반도체의 표면 상에 수득되는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 단계 (iii) 후, 하기 부가 단계를 포함하는, 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법:
    (iv) 바람직하게는 무전해 침착에 의해, 단계 (iii) 후 수득된 무전해 침착 금속성 팔라듐/팔라듐 합금 상에 부가적인 금속 층 또는 금속 합금 층을 침착하는 단계.
  12. 도핑 또는 비-도핑 갈륨 니트라이드 반도체의 비-활성화 표면 상에 금속성 팔라듐 또는 팔라듐 합금을 직접 및 무전해 침착하기 위한, 하기를 포함하는 수성, 산성 팔라듐 도금 배쓰의 용도:
    (a) Pd2+ 이온,
    (b) Pd2+ 이온을 금속성 Pd0 로 환원시키기에 적합한 하나 이상의 환원제,
    (c) 식 (I) 및 (II) 의 화합물로 이루어지는 군으로부터 선택된 하나 이상의 화합물:
    Figure pct00005

    [식 중, R1, R2, R3, R4, R5, R6, R7, 및 R8 은 독립적으로 H, 알킬, 아릴, 헤테로아릴, NH2, SO3H, 또는 OH 이고,
    R9 는 독립적으로 H, 알킬, 아릴, 또는 헤테로아릴임].
  13. 제 1 항 내지 제 11 항 중 어느 한 항에 정의된 방법을 통해 수득된 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체.
  14. 코팅 팔라듐 또는 팔라듐 합금 및 도핑 또는 비-도핑 갈륨 니트라이드 반도체 사이에 계면을 갖는, 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체로서,
    - 팔라듐 및 팔라듐 합금이 습식 화학 침착되고,
    - 계면이 주석 이온, 주석 원자, 또는 주석 함유 화합물을 함유하지 않고, 바람직하게는 활성화 금속 이온, 활성화 금속 원자, 또는 활성화 금속 함유 화합물을 함유하지 않는, 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체.
  15. 제 14 항에 있어서, 침착된 팔라듐 및 팔라듐 합금이 10 nm 내지 1000 nm, 보다 바람직하게는 50 nm 내지 400 nm, 가장 바람직하게는 100 nm 내지 300 nm 범위의 전체 층 두께를 갖는, 팔라듐 또는 팔라듐 합금 코팅, 도핑 또는 비-도핑 갈륨 니트라이드 반도체.
KR1020197008049A 2016-08-23 2017-08-21 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법 KR102274349B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16185352.8 2016-08-23
EP16185352 2016-08-23
PCT/EP2017/071003 WO2018036951A1 (en) 2016-08-23 2017-08-21 Method for directly depositing palladium onto a non-activated surface of a gallium nitride semiconductor

Publications (2)

Publication Number Publication Date
KR20190040285A true KR20190040285A (ko) 2019-04-17
KR102274349B1 KR102274349B1 (ko) 2021-07-07

Family

ID=56787384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008049A KR102274349B1 (ko) 2016-08-23 2017-08-21 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법

Country Status (9)

Country Link
US (1) US10920322B2 (ko)
EP (1) EP3504355A1 (ko)
JP (1) JP6743289B2 (ko)
KR (1) KR102274349B1 (ko)
CN (1) CN109642322B (ko)
MY (1) MY193073A (ko)
SG (1) SG11201900646PA (ko)
TW (1) TWI724225B (ko)
WO (1) WO2018036951A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047704A (ja) * 2002-07-11 2004-02-12 Sharp Corp 窒化物系半導体発光素子の製造方法およびその製品
US20110059610A1 (en) * 2009-09-04 2011-03-10 Win Semiconductors Corp. Method of using an electroless plating for depositing a metal seed layer for the subsequent plated backside metal film
KR20110073512A (ko) * 2008-10-17 2011-06-29 아토테크더치랜드게엠베하 접합용 웨이퍼 표면을 위한 응력-감소 니켈-인/팔라듐 스택
KR20150092152A (ko) * 2012-12-05 2015-08-12 아토테크더치랜드게엠베하 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법
US20150249195A1 (en) * 2012-07-24 2015-09-03 Lg Chem, Ltd. Method for forming metal particle layer and light emitting device fabricated using metal particle layer formed by the method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424241A (en) 1982-09-27 1984-01-03 Bell Telephone Laboratories, Incorporated Electroless palladium process
TW552678B (en) * 2001-05-29 2003-09-11 Sharp Kk Semiconductor apparatus and process for producing the same, and process for making via hole
JP2004103975A (ja) 2002-09-12 2004-04-02 Citizen Watch Co Ltd 光半導体素子の製造方法と光半導体素子およびその光半導体素子を実装した光半導体装置
US7348612B2 (en) * 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
CN102169930B (zh) 2011-03-07 2012-09-19 山东大学 一种金属纳米颗粒辅助实现发光二极管表面粗化的方法
US8911551B2 (en) * 2011-08-02 2014-12-16 Win Semiconductor Corp. Electroless plating apparatus and method
WO2016097084A1 (en) * 2014-12-17 2016-06-23 Atotech Deutschland Gmbh Plating bath composition and method for electroless plating of palladium

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047704A (ja) * 2002-07-11 2004-02-12 Sharp Corp 窒化物系半導体発光素子の製造方法およびその製品
KR20110073512A (ko) * 2008-10-17 2011-06-29 아토테크더치랜드게엠베하 접합용 웨이퍼 표면을 위한 응력-감소 니켈-인/팔라듐 스택
US20110059610A1 (en) * 2009-09-04 2011-03-10 Win Semiconductors Corp. Method of using an electroless plating for depositing a metal seed layer for the subsequent plated backside metal film
US20150249195A1 (en) * 2012-07-24 2015-09-03 Lg Chem, Ltd. Method for forming metal particle layer and light emitting device fabricated using metal particle layer formed by the method
KR20150092152A (ko) * 2012-12-05 2015-08-12 아토테크더치랜드게엠베하 귀금속 전극들에 와이어 본딩 및 솔더링 가능한 표면들을 제조하는 방법

Also Published As

Publication number Publication date
KR102274349B1 (ko) 2021-07-07
JP2019532177A (ja) 2019-11-07
MY193073A (en) 2022-09-26
TWI724225B (zh) 2021-04-11
JP6743289B2 (ja) 2020-08-19
CN109642322B (zh) 2022-03-01
TW201816184A (zh) 2018-05-01
US20190242017A1 (en) 2019-08-08
CN109642322A (zh) 2019-04-16
US10920322B2 (en) 2021-02-16
EP3504355A1 (en) 2019-07-03
WO2018036951A1 (en) 2018-03-01
SG11201900646PA (en) 2019-03-28

Similar Documents

Publication Publication Date Title
KR101852658B1 (ko) 무전해 팔라듐 도금조 조성물
EP2626891A2 (en) Activation process to improve metal adhesion
JP6099678B2 (ja) コバルト合金無電解めっき用アルカリ性めっき浴
US20170321327A1 (en) Plating bath composition and method for electroless plating of palladium
JP2011510177A (ja) バリア層の無電解析出
WO2017050662A1 (en) Plating bath composition for electroless plating of gold and a method for depositing a gold layer
US10385458B2 (en) Plating bath composition and method for electroless plating of palladium
KR102274349B1 (ko) 갈륨 니트라이드 반도체의 비-활성화 표면 상에 팔라듐을 직접 침착하는 방법
JP2013108170A (ja) 無電解パラジウムめっき液
KR20070092988A (ko) 자기 촉매적 무전해 공정들의 안정성 및 수행
JP4645862B2 (ja) 無電解ニッケルめっき浴及びそれを用いためっき方法
US9441299B2 (en) Method for activating a copper surface for electroless plating
US20120244276A1 (en) Method for depositing a palladium layer suitable for wire bonding on conductors of a printed circuit board, and palladium bath for use in said method
TWI804539B (zh) 無電鍍金鍍浴

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant