KR20190040158A - 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판 - Google Patents

폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판 Download PDF

Info

Publication number
KR20190040158A
KR20190040158A KR1020190040682A KR20190040682A KR20190040158A KR 20190040158 A KR20190040158 A KR 20190040158A KR 1020190040682 A KR1020190040682 A KR 1020190040682A KR 20190040682 A KR20190040682 A KR 20190040682A KR 20190040158 A KR20190040158 A KR 20190040158A
Authority
KR
South Korea
Prior art keywords
polyimide resin
conductive circuit
conductive
circuit
polyimide
Prior art date
Application number
KR1020190040682A
Other languages
English (en)
Inventor
김정식
성낙훈
Original Assignee
김정식
성낙훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정식, 성낙훈 filed Critical 김정식
Priority to KR1020190040682A priority Critical patent/KR20190040158A/ko
Publication of KR20190040158A publication Critical patent/KR20190040158A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Abstract

본 발명은 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판에 관한 것이다. 더욱 상세하게는 본 발명은 폴리이미드 수지부와 전도성 회로부는 폴리이미드 필름의 한쪽 표면에 일체로 구성이 된다. 상기 전도성 회로부의 회로와 회로 사이에 폴리이미드 수지부가 형성되며, 상기 폴리이미드 수지부와 전도성 회로부는 폴리이미드 필름에 접합된 것을 특징으로 한다.
본 발명의 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법은,
도전체 기판에 감광재를 도포하는 감광재 도포공정과; 상기 감광재에 패턴이 형성된 필름을 통하여 빛을 조사하여, 노광부와 비노광부를 형성하는 노광공정과; 상기 비노광부를 제거하여 공간부를 형성하는 공간부 형성공정과; 도금작업을 통하여 상기 공간부에 전도성 회로부를 형성하는 회로부 형성공정과; 노광부를 화학적으로 제거하여 공간부를 형성하는 공간부 형성공정과; 상기 노광부를 제거하여 형성시킨 공간부와, 상기 전도성 회로부의 상부에 액상의 폴리이미드 수지를 충진하는 폴리이미드 수지 충진공정과; 상기 액상의 폴리이미드 수지 상부에 폴리이미드 필름을 접합시키는 폴리이미드 필름 접합공정과; 상기 도전체 기판을 제거하는 도전체 기판 제거공정을 포함하는 것을 특징으로 한다.

Description

폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판{method of manufacturing extremely microstructure circuit board with integration of Polyimide resin and conductible circuit and the extremely microstructure circuit manufactured using the same}
본 발명은 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그에 의하여 제작이 되는 극미세 회로기판에 대한 것이다.
본 발명의 극미세 회로기판은 피치가 10미크론에서 60미크론의 극히 미세한 회로부로 구성이 되는 기판에 사용이 되어진다. 극히 미세한 회로를 가지는 chip on film 이나 FPCB 등에 많이 응용이 되어 질수가 있다.
일반적으로 노광장치는 빛에 반응하는 물질(Photo-resist :PR, 감광재)이 도포된 기판 위에 원하는 패턴이 형성된 필름을 올려놓고 자외선을 쬐어주어 감광재에 원하는 패턴을 전사시키는 장치를 말한다.
종래에 회로를 구성하는 방법으로는, 상기의 노광장치를 사용하여 투명기판, 불투명 기판, 플렉시블 기판, 웨이퍼, 유리 등의 기판에 감광재를 도포하여 노광 및 현상 작업 후, 에칭작업을 통하여 일반적인 회로를 구성한다.
본 발명은 종래의 에칭공법에 의하여 회로부를 구성할 때, 에칭작업의 한계성으로 인하여 극미세한 회로를 구성하는 데는 작업의 곤란이 많았다.
피치가 20미크론 이하의 극미세한 회로를 구성할 경우에는 에칭에 의한 종래의 공법으로는 작업의 에러율이 높을 수 밖에 없었다.
뿐만 아니라 회로가 너무나 미세하여 에칭에 의하여 형성된 회로부가 외부의 충격에 의하여 쉽게 무너지는 경향이 많았다.
본 발명은 도전체 기판에 감광재를 도포하고, 상기 감광재에 패턴이 형성된 필름을 통하여 빛을 조사하여, 노광부와 비노광부를 형성한다.
상기 비노광부를 화학적으로 제거하여 공간부를 형성하고, 도금작업을 통하여 상기 공간부에 전도성 회로부를 형성한다.
그후, 상기 노광부를 화학적으로 제거하여 공간부를 형성하고, 상기 공간부에는 액상의 폴리이미드 수지를 충진한다. 상기 액상의 폴리이미드 수지의 상부에 폴리이미드 필름을 접합 시킨 후 액상의 폴리이미드 수지를 경화시킨다.
그 후, 도전체 기판은 제거하는 방법으로 본 발명은 구성이 된다.
이상에서 설명한 바와 같이, 본 발명의 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판은 종래의 문제점을 모두 해결한 것이다.
종래에 에칭공법으로 양산공정으로는 구현이 불가능하였던 극미세 회로의 구현이 가능할 뿐만 아니라, 종래의 회로부의 회로와 회로 사이의 비어 있던 공간부에는 폴리이미드 수지부를 만들어 지지하므로써 회로가 무너지는 문제점을 해결하게 된다.
종래의 대부분의 극미세 회로 구성방법이 에칭에 의하여 실현이 되었던 것에 비하여 본 발명은 도금방법에 의하여 회로를 구성하여 에칭에 의한 문제점을 모두 해결하게 되는 효과를 갖게 된다.
도 1은 도전체 기판의 설명도이다.
도 2는 도전체 기판에 감광재를 도포한 설명도이다.
도 3은 패턴이 형성된 필름을 통하여 빛을 감광재에 조사하여, 노광부와 비노광부를 형성하는 노광공정에 대한 설명도이다.
도 4는 비노광부를 화학적으로 제거하여 공간부를 구성하는 설명도이다.
도 5는 도금조에서 도전체 기판에 전기를 가하여 공간부에 도금에 의하여 전도성 회로부를 형성하는 공정을 설명하는 설명도이다.
도 6은 노광부를 제거하여 공간부를 만드는 것을 설명하는 설명도이다.
도 7은 노광부를 제거하여 만든 공간부와 전도성 회로부의 상부에 액상의 폴리이미드 수지를 도포하는 공정을 설명하는 설명도이다.
도 8은 액상의 폴리이미드 수지의 상부에 폴리이미드 필름을 접합하는 공정의 설명도이다.
도 9는 도전체 기판을 제거하는 도전체 기판의 제거공정을 설명하는 설명도이다.
도 10은 액상의 수지를 통하여 전도성 회로부의 높이편차가 보정되는 것을 설명하는 설명도이다.
이하, 본 발명의 다양한 실시예에 대하여 상세히 설명하지만, 본 발명은 그 요지를 이탈하지 않는 한 이하의 실시예에 한정되지 않는다.
본 발명은 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판에 대한 것이다.
본 발명은 폴리이미드 수지부와 전도성 회로부는 폴리이미드 필름의 한쪽 표면에 일체로 구성이 된다. 상기 전도성 회로부의 회로와 회로 사이에 폴리이미드 수지부가 형성된다. 상기 폴리이미드 수지부와 전도성 회로부는 폴리이미드 필름에 접착되는 것을 특징으로 한다.
도 1은 도전체 기판의 설명도이다.
도전체 기판이란, 롤 형상 또는 평판 형상의 기판이 통전이 가능한 것을 의미한다. 본 발명에서의 도전체 기판(1)의 가장 대표적인 예로는 얇고 표면이 매끄러운 스텐인레스 판을 들 수가 있다. 얇은 스테인레스 판은 반복하여 재활용을 할 수가 있는 장점이 있다. 본 발명에서의 도전체 기판은 롤 상태로 감겨진 것을 사용하여 양산공정으로 응용을 할 수가 있음은 물론이다.
도전체 기판의 또 다른 실시 예는 PET 필름(2), 유리, 적당한 소재의 필름의 한쪽 평면에 구리 등의 도전 금속을 스파터링 하여 도전층(1)을 만든 것을 들 수가 있다. 본 발명에서는 이러한 형태의 도전체 기판도 통칭하여 도전체 기판으로 정의한다.
도 2는 도전체 기판에 감광재를 도포한 설명도이다.
도전체 기판(1)에 수 미크론에서 수십 미크론의 두께를 가지는 감광재(3)를 균일하게 도포한다.
도 3은 패턴이 형성된 필름을 통하여 빛을 감광재에 조사하여, 노광부와 비노광부를 형성하는 노광공정에 대한 설명도이다.
감광재에 투명 불투명부로 구성이 되는 패턴이 형성된 필름을 통하여 빛을 조사하면, 빛을 받은 부분은 노광부(5)로 만들어 지며, 빛을 받지 못한 부분은 비노광부(4)로 남아 있게 된다.
도 4는 비노광부를 화학적으로 제거하여 공간부를 구성하는 설명도이다.
감광재의 비노광부를 화학적 방법으로 제거를 하게 되면, 노광부(5)만 남게 된다. 제거되어진 비노광부는 공간부(6)로 구성이 된다.
도 5는 도금조에서 도전체 기판에 전기를 가하여 공간부에 도금에 의하여 전도성 회로부를 형성하는 공정을 설명하는 설명도이다.
도금조에서 도전체 기판에 전기를 가하여 도금을 실시하게 되면, 상기 공간에는 도금이 시작되어 일정시간이 경과되면 전도성 회로부(7)가 형성이 된다.
상기 도금공법에 의하여 형성된 전도성 회로부는 노광부의 사이에서 성장하게 되므로 조금의 빈틈도 없이 모든 공간부를 채우게 된다. 이와 같이 공간부를 채운 전도성 회로부는 노광부와 일체로 구성이 된다.
도 6은 노광부를 제거하여 공간부를 만드는 것을 설명하는 설명도이다.
화학적 방법을 통하여 노광부(5)를 제거하게 되면, 노광부가 제거된 곳에는 공간부(8)이 형성된다.
도 7은 노광부를 제거하여 만든 공간부와 전도성 회로부의 상부에 액상의 폴리이미드 수지를 도포하는 공정을 설명하는 설명도이다.
노광부가 제거된 공간부에는 액상의 폴리이미드 수지가 충진이 되며, 전도성 회로부의 상부에도 액상의 폴리이미드 수지(9)가 도포되도록 한다.
도 8은 액상의 폴리이미드 수지의 상부에 폴리이미드 필름을 접합하는 공정의 설명도이다.
액상의 폴리이미드 수지(9)의 상부에 폴리이미드 필름(10)을 위치시키고, 롤러(11)를 통하여 일정한 두께로 폴리이미드 필름이 접합되도록 한다.
두께를 균일하게 하기 위하여 폴리이미드 필름의 상부와 도전체 기판의 하부에 다수의 롤러를 설치하여 가압을 하는 것이 바람직하다.
본 발명에서 접합의 방법은 다양하게 변형이 가능함은 물론이다. 또한 본 발명세서는 액상의 폴리이미스 수지를 대신하여 다양한 형태의 액상의 접착제를 사용을 할 수가 있음은 물론이다. 또한 폴리이미드 필름 대신 다른 소재의 비도전체지지 기판 또는 비도전체 지지필름을 사용할 수도 있다. 본 발명에서 가장 대표적으로 사용이 되는 것이 폴리이미드 수지인 것이다.
폴리이미드 필름을 비도전체 지지기판으로 사용할 경우에는 유동성 접찹제 역시 액상의 폴리이미드를 사용한 후 경화시켜서 일체화 시키는 것이 바람직하다.
비도전체 지지기판의 표면을 녹여서 노광부와 전도성 회로부를 접합시킬 수도 있다.
또한 액상의 수지를 공간부와 전도성 회로부의 상부에 도포시킨 후, 상기 액상의 수지를 경화시켜서 비도전체 지지기판을 구성할 수가 있음도 물론이다.
비도전체 지지기판의 접합공정에서, 공간부와 전도성 회로부의 상부에 유브이 수지를 도포시킨 후, 자외선을 조사시켜 유브이 수지를 경화시켜 비도전체 지지기판을 형성 할 수도 있다.
본 발명의 큰 특징은 비도전체 지지기판의 상부와 도전체 기판의 하부에 설치되는 롤러에 의하여 제품을 일정두께로 유지할 수가 있다는 것이다.
액상의 수지를 공간부와 전도성 회로부에 도포시킨 후, 상기 액상의 수지를 경화시켜서 비도전체 지지기판을 구성하게 되면, 도금에 의하여 만들어 지는 전도성 회로부의 높이의 편차를 보정을 할 수가 있는 특징이 있게 된다.
도금에 의하여 형성되는 전도성 회로부는 도금이 진행되어 짐에 따라서 조금씩 높이의 편차가 발생을 할 수가 있다. 이러한 도금의 높이 편차를 없애기 위하여서는, 도금을 함에 있어서 노광부의 높이 보다 약간 낮은 높이까지 도금을 진행하는 것이 필요하다. 조금 부족한 높이는 액상의 수지를 충진 한 후, 액상의 수지를 경화시키게 되면 도전성 회로부의 높이 차이가 보정이 되는 것이다.
경우에 따라서, 전도성 회로부의 도금부위가 주변의 노광부의 높이보다 조금 올라가는 경우가 생긴다 하더라도, 이 경우 역시 액상의 수지를 통하여 높이의 보정이 어느 정도는 가능하게 된다. 접합의 방법은 다양하게 변형이 가능함은 물론이다. 이러한 다양한 실시예는 모두 본 발명의 영역에 속한다 할 것이다.
도 9는 도전체 기판을 제거하는 도전체 기판의 제거공정을 설명하는 설명도이다.
본 발명에서 폴리이미드 필름(10)과 전도성 회로부(7)를 폴리이미드 수지(9)를 통하여 접합 시킨 후에는 도전체 기판은 제거시키는 것이 필요하다.
도전체 기판을 제거하고 나면 극미세 회로부를 가지는 회로기판(12)가 완성이 된다. 이러한 공정을 거쳐서 만든 회로기판(12)는 하부가 평탄하며, 표면에 노출이 된 전도성 회로부는 모두 동일 평면상에 가지런히 존재하게 된다.
도전체 기판을 제거하기 위하여서는 물리적 화학적인 방법이 가능하다. 물리적 방법의 하나로, 도전체 기판을 열팽창이 거의 없는 인바소재로 제작을 한 후, 고온 및 냉온을 반복적으로 교차시키면 도전체 기판이 이탈이 되게 된다.
화학적 방법으로는 상기 도전체 기판에 화학적 처리를 통하여 제거하는 방법이 있다.
도전체 기판을 용이하게 제거시키기 위하여서, 도 2의 도전체 기판에 감광재를 도포하기 이전에 도전체 기판에 이형재를 얇게 도포하여 도전체 기판을 이탈시킬 수도 있다.
만약, 도전체 기판을 얇은 필름위에 도전성 금속을 스파터링하여 도전층을 형성하여 만든 경우에 도전체 기판을 제거시키기 위하여서는, 먼저 상기 필름을 물리적 방법 또는 화학적 방법으로 제거한 후, 그 후 상기 스파터링 도전층은 에칭에 의하여 제거하면 된다.
도 10은 액상의 수지를 통하여 전도성 회로부의 높이편차가 보정되는 것을 설명하는 설명도이다.
본 발명의 큰 장점은 외부로 드러난 전도성 회로부의 높이를 전체적으로 일정하게 유지를 할 수가 있다는 것이다.
회로기판의 경우, 제품의 종류에 따라서는 외부로 드러나는 전도성 회로부의 높이가 반드시 일정한 높이로 유지가 되어야만 하는 경우가 있다. 그러나 원래 도금에 의하여 성장되는 전도성 회로부는 각각의 높이를 모두 획일적으로 동일하게 만든다는 것은 많은 노력이 필요로 된다.
그러나 본 발명은 약간의 높이 편차를 가지는 전도성 회로부를 액상의 수지를 통하여 보정을 할 수가 있다는 큰 장점을 제공하게 된다.
비전도성 지지기판이 폴리이미드 시트일 경우에는 접착재로 사용이 되는 액상의 수지는 액상의 폴리이미드 수지가 가장 대표적으로 사용이 되어진다.
물론 폴리이미드 필름의 표면을 약간 녹여서 액상의 폴리이미드 수지로 사용을 할 수가 있음은 물론이다.
본 발명에서는 도전체 기판을 제거할 때, 상기 도전체 기판에 접하고 있던 전도성 회로부의 표면은 도전체 기판으로 인하여 매우 표면이 균일하다고 할 수가 있다.
도전체 기판을 제거하고 나면, 본 발명에서는 상기 도전체 기판과 접하고 있었던 전도성 회로부는 제품으로 만들어진 미세회로 기판의 표면의 노출부가 된다.
따라서 본 발명에 의하여 제작이 되는 미세회로 기판 제품은 외부적으로 볼 때에 전체에 걸쳐서 높이가 획일적으로 균일하게 제작이 된다는 것을 의미하게 된다.
본 발명은, 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형이 가능하므로, 본 발명은 전술한 실시예 및 첨부된 도면에만 한정되는 것은 아니다.
1 : 도전체 기판, 도전층
2 : 필름
3 : 감광재
4 : 비노광부
5 : 노광부
6 : 공간부
7 : 전도성 회로부
8 : 공간부
9 : 액상의 폴리이미드 수지
10 : 폴리이미드 필름
11: 롤러
12: 미세 회로기판

Claims (9)

  1. 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법에 있어서,
    도전체 기판에 감광재를 도포하는 감광재 도포공정과;
    상기 감광재에 패턴이 형성된 필름을 통하여 빛을 조사하여, 노광부와 비노광부를 형성하는 노광공정과;
    상기 비노광부를 제거하여 공간부를 형성하는 공간부 형성공정과;
    도금작업을 통하여 상기 공간부에 전도성 회로부를 형성하는 회로부 형성공정과;
    노광부를 화학적으로 제거하여 공간부를 형성하는 공간부 형성공정과;
    상기 노광부를 제거하여 형성시킨 공간부와, 상기 전도성 회로부의 상부에 액상의 폴리이미드 수지를 충진하는 폴리이미드 수지 충진공정과;
    상기 액상의 폴리이미드 수지 상부에 폴리이미드 필름을 접합시키는 폴리이미드 필름 접합공정과;
    상기 도전체 기판을 제거하는 도전체 기판 제거공정을 포함하되,
    상기 도전체 기판은 필름의 한쪽 평면에 도전 금속을 스파터링 한 것, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 도전체 기판은 롤 형상으로 감겨진 얇은 금속판인 것, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  3. 제2항에 있어서,
    상기 도전체 기판에, 상기 도전체 기판으로부터의 이형을 용이하도록 하는 이형층을 형성하는 공정을 더 포함하는, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 노광부와 전도성 회로부의 상부에 액상의 폴리이미드 수지를 얇게 도포시킨 후, 상기 폴리이미드 수지를 경화시켜서 폴리이미드 필름을 형성하는, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  5. 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판에 있어서,
    도전체 기판에 감광재를 도포하는 도포공정과;
    상기 감광재에 패턴이 형성된 필름을 통하여 빛을 조사하여, 노광부와 비노광부를 형성하는 노광공정과;
    상기 비노광부를 제거하여 공간부를 형성하는 공간부 형성공정과;
    도금작업을 통하여 상기 공간부에 전도성 회로부와 형성하는 회로부 형성공정과;
    상기 노광부를 화학적으로 제거하여 공간부를 형성하는 공간부 형성공정과;
    상기 노광부를 제거하여 형성시킨 공간부와, 상기 전도성 회로부의 상부에 액상의 폴리이미드 수지를 충진하는 폴리이미드 수지 충진공정과;
    상기 액상의 폴리이미드 수지 상부에 폴리이미드 필름을 접합시키는 폴리이미드 필름 접합공정과;
    상기 도전체 기판을 제거하는 도전체 기판 제거공정을 통하여 제작되는 것, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  6. 제5항에 있어서,
    상기 도전체 기판은 롤 형상으로 감겨진 얇은 금속판인 것, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 도전체 기판에, 도전체 기판으로부터 이형을 용이하도록 하는 이형층을 형성하는 공정을 더 포함하는, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  8. 제5항의 폴리이미드 필름 접합공정에 있어서,
    전도성 회로부의 사이에 충진된 액상의 폴리이미드 수지를 균일 두께로 경화시켜서 폴리이미드 필름의 기능을 수행토록 하는, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
  9. 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판에 있어서,
    폴리이미드 수지와 전도성 회로부는 폴리이미드 필름의 한쪽 표면에 일체로 구성이 되며,
    상기 전도성 회로부의 회로와 회로 사이에 폴리이미드 수지부가 형성되며,
    상기 폴리이미드 수지부와 전도성 회로부는 폴리이미드 필름에 접합된 것, 폴리이미드 수지와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법.
KR1020190040682A 2019-04-08 2019-04-08 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판 KR20190040158A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190040682A KR20190040158A (ko) 2019-04-08 2019-04-08 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190040682A KR20190040158A (ko) 2019-04-08 2019-04-08 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120097389A Division KR20140030796A (ko) 2012-09-03 2012-09-03 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판

Publications (1)

Publication Number Publication Date
KR20190040158A true KR20190040158A (ko) 2019-04-17

Family

ID=66281523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190040682A KR20190040158A (ko) 2019-04-08 2019-04-08 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판

Country Status (1)

Country Link
KR (1) KR20190040158A (ko)

Similar Documents

Publication Publication Date Title
KR100543240B1 (ko) 스탬퍼와 스탬퍼를 사용한 패턴 전사방법 및 전사 패턴에의한 구조체의 형성방법
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
KR100804734B1 (ko) 자외선 롤 나노임프린팅을 이용한 연속 리소그라피 장치 및 방법
JP2007142092A (ja) 高密度配線基板の製法およびそれを用いて製造した高密度配線基板、電子装置ならびに電子機器
CN101511149A (zh) 布线电路基板的制造方法
KR20190040158A (ko) 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판
JP6115300B2 (ja) インプリント用モールド、インプリント方法、パターン形成体
JP7122593B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
KR102008985B1 (ko) 도전성 페이스트를 충진시켜서 회로기판을 제작하는 방법과 그 방법에 의하여 제작된 회로기판
KR20140030796A (ko) 폴리이미드 수지부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판
KR20190040159A (ko) 충진부와 회로부가 일체로 된 극미세 회로기판
KR20060037688A (ko) 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
JP2007150279A (ja) 回路基板用部材および回路基板の製造方法
KR20140031640A (ko) 기둥부와 전도성 회로부가 일체로 결합된 극미세 회로기판의 제조방법과 그 방법에 의하여 제조된 극미세 회로기판
JP2017199760A (ja) インプリント方法、物品の製造方法、およびプログラム
KR102051117B1 (ko) 감광재를 활용한, 기둥부를 구비한 인쇄전자회로 기판의 제조방법과 그에 의한 인쇄전자회로 기판
KR20140030952A (ko) 극미세 회로기판
KR20140032243A (ko) 충진부와 회로부가 일체로 된 극미세 회로기판
CN115734499A (zh) 一种线路成型方法
KR20100132452A (ko) 서포트 플레이트, 그 제조 방법 및 기판 처리 방법
JP2010287765A (ja) インプリント方法、配線パターンの形成方法、および積層電子部品
KR101437174B1 (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
WO2020080372A1 (ja) 微細パターン成形方法、インプリント用モールド製造方法およびインプリント用モールド並びに光学デバイス
JP2004063694A (ja) パターン転写フィルム、パターン転写フィルムの製造方法、機能性マスク、機能性マスクの製造方法
KR20090091577A (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
WITB Written withdrawal of application