KR20190016278A - Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법 - Google Patents

Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법 Download PDF

Info

Publication number
KR20190016278A
KR20190016278A KR1020170100299A KR20170100299A KR20190016278A KR 20190016278 A KR20190016278 A KR 20190016278A KR 1020170100299 A KR1020170100299 A KR 1020170100299A KR 20170100299 A KR20170100299 A KR 20170100299A KR 20190016278 A KR20190016278 A KR 20190016278A
Authority
KR
South Korea
Prior art keywords
pattern
mask
substrate
region
line width
Prior art date
Application number
KR1020170100299A
Other languages
English (en)
Other versions
KR102026181B1 (ko
Inventor
김인영
이택민
문창진
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020170100299A priority Critical patent/KR102026181B1/ko
Publication of KR20190016278A publication Critical patent/KR20190016278A/ko
Application granted granted Critical
Publication of KR102026181B1 publication Critical patent/KR102026181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

IPL 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법에서 기판 상에 제1 패턴 및 오프닝부를 포함하는 제2 패턴을 형성한다. 상기 기판의 상부에서 상기 기판의 전면에 면광원을 제공하여 상기 제1 패턴 및 상기 오프닝부를 포함하는 제2 패턴을 연질경화시킨다.

Description

IPL 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법{METHOD FOR FORMING AN ELECTRODE PATTERN OVERCOMING PATTERN SIZE DEPENDENCE IN INTENSE PULSE LIGHT SINTERING}
본 발명은 전극 패턴의 형성 방법에 관한 것으로, 더욱 상세하게는 IPL을 이용한 소결 공정을 통해 다양한 선폭의 패턴을 형성하는 경우, 패턴의 선폭과 무관하게 균일한 소결을 수행하여 IPL 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법에 관한 것이다.
인쇄전자란 기존의 인쇄 기법을 전자 소자 제작 공정에 응용하여 저가의 고속 대량양산이 가능하도록 하는 차세대 전자 소자 생산 공정으로, 최근 들어 대한민국 등록특허 제10-1719570호 등과 같이 다양한 기술들이 개발되고 있는 상황이다. 이러한 인쇄전자의 장점은 전자 소자의 제작 공정이 인쇄와 열처리로 최소화될 수 있으며, 원하는 위치에만 재료를 인쇄할 수 있기 때문에 재료비 및 공정비의 절감이 예상된다.
한편, 대면적 고속 인쇄의 한 공법으로 Roll-to-roll(R2R) 인쇄 기술이 적용되고 있으며, R2R 인쇄의 속도는 인쇄 속도 보다는 후 열처리 속도에 의해 전체의 공정 속도가 결정된다. 왜냐하면, 인쇄된 각종 유무기 잉크는 용매 증발 및 전기적, 기계적 물성 구현을 위한 소결 및 경화과정이 필요하기 때문이다.
최근에는 Intense Pulse Light (IPL)을 이용하여 μs~ms 단위의 시간 동안 나노입자 잉크의 소결이 가능한 기술이 대두되고 있다. 본 공법을 이용하면 인쇄된 잉크의 소결이 유기 기판의 손상 없이 단시간에 가능하기 때문에 R2R 인쇄속도를 저해하지 않게 된다. 특히, IPL 광소결은 유연 인쇄전자 응용에 활용 가능하다는 장점으로 PC, PET, PEN, PI와 같은 유기 기판에서의 활용이 매우 활발하게 연구되고 있다.
예를 들어 대한민국 등록특허 제10-1704693호에서는 마스크의 상면에 IPL을 조사하여 기판 상에 패턴을 형성시키는 공정을 개시하고 있으며, 대한민국 등록특허 제10-1712185에서는 기판의 상면에 홀이 관통 형성된 마스크를 위치시켜, IPL을 상기 기판 상에 선택적으로 조사하는 공정을 개시하고 있다.
그러나, IPL을 이용하여 금속 잉크를 소결시키는 공정에서는, 금속 나노입자의 소결이 패턴 크기, 예를 들어 패턴의 선폭에 의존하는 문제가 발생한다. 예를 들어, 같은 에너지로 금속 잉크의 광소결을 진행했을 때 100㎛ 선폭의 인쇄 패턴은 소결이 되어 전기 전도성을 나타내는데 반해 3㎛ 선폭의 인쇄 패턴은 전기 전도성을 전혀 나타내지 않는 문제가 발생할 수 있다 [1]. 또한, 인쇄 크기에 의존하여 같은 에너지로 광소결하여도 미세 구조가 완전히 달라질 수 있다. 이러한 현상은 전적으로 인쇄 크기에 의존하는 양태를 나타낸다.
[1] C. Moon, I. Kim, S. Joo, W. Chung, T. Lee, H. Kim, Thin solid films 629 (2017) 60-68 대한민국 등록특허 제10-1704693호 대한민국 등록특허 제10-1712185호
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 하나의 광원으로 다양한 선폭의 패턴을 형성하는 경우 패턴의 선폭과 무관하게 균일한 소결을 수행할 수 있어, 미세 패턴 형성의 공정성과 생산성을 향상시킬 수 있는 IPL 소결의 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법에 관한 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 기판 상에 IPL 소결의 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법에서, 제1 패턴, 및 오프닝부를 포함하는 제2 패턴을 형성한다. 상기 기판의 상부에서 상기 기판의 전면에 면광원을 제공하여 상기 제1 패턴 및 상기 오프닝부를 포함하는 제2 패턴을 연질경화시킨다.
일 실시예에서, 상기 제1 패턴은 연질경화되어 제1 금속 패턴이 형성되고, 상기 제2 패턴은 연질경화되어 제2 금속 패턴이 형성되며, 상기 제2 금속 패턴의 선폭은 상기 제1 금속 패턴의 선폭에 비해 넓게 형성될 수 있다.
일 실시예에서, 상기 오프닝 부는 상기 제2 금속 패턴이 형성된 영역에서 서로 균일한 간격으로 배열될 수 있다.
일 실시예에서, 상기 오프닝 부의 형상은, 다각형, 타원형, 원형, 소정 너비의 직선형, 곡선형, 사다리꼴, 평행사변형, 마름모형 중 어느 하나일 수 있다.
일 실시예에서, 상기 제1 전극 패턴이 형성된 면적과, 상기 제2 전극 패턴이 형성된 영역의 면적이 동일할 수 있다.
일 실시예에서, 상기 면광원은 IPL(intense pulsed light)일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 기판 상에 IPL 소결의 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법에서, 기판 상에 전도성 잉크를 도포한다. 상기 전도성 잉크가 도포된 상기 기판 상에 제1 마스크 패턴, 및 미세 패턴들을 포함하는 제2 마스크 패턴이 형성된 마스크를 정렬한다. 상기 마스크가 정렬된 상기 기판의 상부에서 면광원을 제공하여 상기 전도성 잉크를 선택적으로 소결한다. 상기 마스크를 제거한다. 상기 소결되지 않은 전도성 잉크를 상기 기판으로부터 제거한다.
일 실시예에서, 상기 미세 패턴들을 제거함에 따라 상기 소결된 전도성 잉크 상에 오프닝부가 형성될 수 있다.
일 실시예에서, 상기 면광원이 상기 제1 마스크 패턴을 관통한 영역에는 제1 금속 패턴이 형성되고, 상기 제2 마스크 패턴을 관통한 영역에는 상기 오프닝부가 형성된 제2 금속 패턴이 형성될 수 있다.
일 실시예에서, 상기 제2 마스크 패턴의 개구부의 선폭은 상기 제1 마스크 패턴의 개구부의 선폭에 비해 넓게 형성되며, 상기 제2 금속 패턴의 선폭은 상기 제1 금속 패턴의 선폭에 비해 넓게 형성될 수 있다.
일 실시예에서, 상기 오프닝 부는 상기 제2 금속 패턴이 형성된 영역에서 서로 균일한 간격으로 배열될 수 있다.
일 실시예에서, 상기 면광원이 상기 제1 마스크 패턴을 투과하는 영역의 면적과, 상기 면광원이 상기 제2 마스크 패턴에서 상기 미세 패턴들을 제외하고 투과하는 영역의 면적이 동일할 수 있다.
일 실시예에서, 상기 전도성 잉크는 반도체 분말이 포함된 반도체 혼합잉크 또는 금속 분말이 포함된 금속 혼합잉크로, 광 에너지의 제공에 따라 소결되어 전도성을 가질 수 있다.
본 발명의 실시예들에 의하면, 상대적으로 넓은 선폭을 갖는 패턴에 오프닝부를 형성하여 광이 제공되는 영역을 감소시킴으로써, 상대적으로 넓은 선폭을 갖는 패턴에서의 광 에너지 흡수량과 상대적으로 좁은 선폭을 갖는 패턴에서의 광 흡수량을 전체적으로 동일하게 유지될 수 있으며, 이에 따라 상대적으로 좁은 선폭의 금속 패턴과 상대적으로 넓은 선폭의 금속 패턴이 모두 균일하게 소결될 수 있다.
또한, 상대적으로 넓은 선폭을 갖는 전극 패턴을 형성할 영역에 대하여 미세 패턴들을 포함하는 마스크를 이용하여 광이 제공되는 영역을 감소시키며, 이에 따라, IPL을 이용한 광 소결 공정시 패턴의 선폭 의존성을 극복하여 상대적으로 좁은 선폭을 갖는 패턴과 상대적으로 넓은 패턴을 갖는 패턴을 동일하게 형성할 수 있다.
나아가, 종래 광에너지의 전도율 등으로 인해 패턴의 선폭의 크기에 따라 소결을 위한 최적에너지가 서로 다르게 존재하던 문제를 해결하여, 하나의 광원으로 다양한 선폭의 패턴을 형성하는 경우 패턴의 선폭과 무관하게 균일한 소결을 수행할 수 있어, 미세 패턴 형성의 공정성과 생산성을 향상시킬 수 있다.
도 1a 내지 도 1f는 10μm의 폭을 가지는 전도성 패턴을 형성하기 위해 기판 상에 각각 다른 광 에너지를 인가한 상태를 도시한 이미지들이다.
도 2a 내지 도 2e는 100μm의 폭을 가지는 전도성 패턴을 형성하기 위해 기판 상에 각각 다른 광 에너지를 인가한 상태를 도시한 이미지들이다.
도 3은 면광원을 이용한 소결공정에서의 광 에너지와 면 저항 간의 관계를 도시한 그래프이다.
도 4는 본 발명의 일 실시예에 의한 전극 패턴의 형성 방법을 도시한 흐름도이다.
도 5a 및 도 5c는 도 4의 전극 패턴의 형성 방법을 도시한 공정도들이다.
도 5b는 도 5a의 A 영역을 확대하여 도시한 평면도이다.
도 5d는 도c의 A 영역을 확대하여 도시한 평면도이다.
도 5e는 도 5d의 I-I'선을 따라 절단한 단면도이다.
도 6은 도 5a의 제1 패턴이 정렬되는 제1 영역 및 제2 패턴이 정렬되는 제2 영역을 도시한 이미지이다.
도 7a 및 도 7b는 도 6의 제2 영역의 오프닝부의 형상을 도시한 예들이다.
도 8은 본 발명의 다른 실시예에 의한 전극 패턴의 형성 방법을 도시한 흐름도이다.
도 9a, 도 9b, 도 9d 및 도 9f들은 도 8의 전극 패턴의 형성 방법을 도시한 공정도들이다.
도 9c는 도 9b의 A 영역을 확대하여 도시한 평면도이다.
도 9e는 도 9d의 A 영역을 확대하여 도시한 평면도이다.
도 9g는 도 9f의 B 영역을 확대하여 도시한 평면도이다.
도 9h는 도 9g의 전극 패턴을 II-II'을 따라 절단한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다.
상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
우선, 본 발명의 실시예들을 설명하기 전에, 다양한 폭을 가지는 전도성 패턴을 광 소결을 이용하여 형성하는 경우의 실제 패턴 형성 결과를 도면을 참조하여 설명한다.
먼저 도 1a 내지 1f를 참조하면, 10μm의 폭을 가지는 전도성 패턴을 형성하기 위해, 기판에 각각 5Jcm-2, 7Jcm-2, 9Jcm-2, 11Jcm-2, 13Jcm-2의 광 에너지를 인가하는 광 소결 공정을 수행하였다. 이 경우, 인가된 광 에너지는 후술되는 intense pulse light (IPL) 광이며, 기판 상에 전도성 잉크를 인쇄한 후에, 상기 다양한 에너지를 상기 인쇄된 잉크로 제공하였다.
이 때, 5Jcm-2, 7Jcm-2의 광 에너지를 인가한 경우에는 전도성 패턴이 형성되지 않았으며, 9Jcm-2의 광 에너지를 인가한 경우에는 부분적으로 전도성 패턴이 형성되었고, 11Jcm-2의 광 에너지를 인가한 경우 효과적인 전도성 패턴이 형성되었으며, 13Jcm-2의 광 에너지를 인가한 경우에는 상기 전도성 패턴이 손상된 것을 확인할 수 있다.
도 2a 내지 도 2e를 참조하면, 100μm의 폭을 가지는 전도성 패턴을 형성하기 위해, 기판에 각각 5Jcm-2, 7Jcm-2, 9Jcm-2, 11Jcm-2의 광 에너지를 상기와 동일하게 인가하였다.
이 때, 5Jcm-2의 광 에너지를 인가한 경우에는 전도성 패턴이 형성되지 않았으며, 7Jcm-2의 광 에너지를 인가한 경우 효과적인 전도성 패턴이 형성되었고, 9Jcm-2의 광 에너지를 인가한 경우에는 부분적으로 전도성 패턴이 형성되었고, 11Jcm-2의 광 에너지를 인가한 경우에는 상기 전도성 패턴이 손상된 것을 확인할 수 있다.
이상의 실험 결과를 확인해 보건대, 10μm의 폭을 가지는 전도성 패턴을 형성하는 경우 기판에 인가하는 최적 광 에너지는 11Jcm-2이며, 100μm의 폭을 가지는 전도성 패턴을 형성하는 경우 기판에 인가하는 최적 광 에너지는 7Jcm-2로 다르게 나타나는 것을 확인할 수 있다. 이는 패턴의 폭에 따라 패턴들 사이의 광전도율이 다르기 때문이며, 넓은 폭을 가질수록 패턴들 사이에서 광전도율이 높아 최적의 전도성 패턴을 형성할 수 있는 최적 광 에너지가 작게 나타나는 것을 확인할 수 있다.
나아가, 도 3을 참조하면, 100μm, 50μm, 10μm, 3μm의 폭을 갖는 전도성 패턴들을 각각 형성하기 위해 기판에 광 에너지를 인가하였을 때, 각각의 전도성 패턴들은 인가하는 광 에너지에 따라 다른 면 저항값을 갖는 것을 확인할 수 있다.
따라서, 기판 상에 광 에너지를 인가하는 경우, 광 에너지의 전도율로 인해 선폭의 크기에 따라 소결을 위한 최적에너지가 서로 다르게 존재함이 확인되었다.
이에 따라, 동일한 광 에너지를 인가하여 전도성 패턴을 형성하는 경우, 선폭이 작은 부분에서는 전도성 패턴이 형성되지만 선폭이 큰 부분에서는 과 소결로 인해 전도성 패턴이 손상될 수 있으며, 이와 달리, 선폭이 큰 부분에서는 전도성 패턴이 형성되지만 선폭이 작은 부분에서는 소결을 위한 광 에너지가 부족하여 전도성 패턴이 적절히 형성되지 않는 문제가 발생할 수 있음을 확인할 수 있다.
그리하여, 본 실시예에서는 기판 상에 다양한 선폭의 패턴을 형성하는 경우, 면광원으로 일정한 광 에너지를 인가하면서도 패턴의 선폭과 무관하게 균일한 소결을 수행하고자 상대적으로 더 넓은 선폭을 갖는 패턴을 형성할 영역에 후술하는 미세 패턴들을 포함하는 디자인을 통해 다양한 선폭의 패턴을 모두 형성할 수 있도록 하는 것을 특징으로 하며, 이하에서 관련 실시예들을 설명한다.
도 4는 본 발명의 일 실시예에 의한 전극 패턴의 형성 방법을 도시한 흐름도이고, 도 5a 및 도 5c는 도 4의 전극 패턴의 형성 방법을 도시한 공정도들이고, 도 5b는 도 5a의 A 영역을 확대하여 도시한 평면도이고, 도 5d는 도c의 A 영역을 확대하여 도시한 평면도이다. 도 5e는 도 5d의 I-I'선을 따라 절단한 단면도이다. 도 6은 도 5a의 제1 패턴이 정렬되는 제1 영역 및 제2 패턴이 정렬되는 제2 영역을 도시한 이미지이다. 도 7a 및 도 7b는 도 6의 제2 영역의 오프닝부의 형상을 도시한 예들이다.
먼저, 도 4, 도 5a 및 도 5b를 참조하면, 본 실시예에 의한 전극 패턴의 형성 방법(1)에서, 기판(100) 상에 제1 패턴(101), 및 오프닝부(103)를 포함하는 제2 패턴(102)을 인쇄한다(단계 S100).
이 경우, 상기 기판(100)은 유연(flexible) 기판으로서, 도시하지는 않았으나, 공급롤과 회수롤 사이에서 연속적으로 공급되는 기판일 수 있다. 그리하여, 본 실시예에서의 전극 패턴은 연속적으로 공급되는 유연 기판 상에 연속으로 형성될 수 있다.
또한, 상기 기판(10)은 예를 들어, 예를 들어, 폴리카보네이트(polycarbonate, PC), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리이미드(polyimide, PI), 폴리에테르 설폰(polyether sulfone, PES), 폴리디메틸실록산(polydimethylsiloxane, PDMS), 폴리우레탄(polyurethane), 에코플렉스(eco-flex) 등일 수 있다.
한편, 상기 제1 패턴(101), 및 상기 오프닝부(103)를 포함하는 제2 패턴(102)을 인쇄하는 방법은 스크린 인쇄, 그라비아 인쇄, 플렉소 인쇄, 패드 인쇄, 잉크젯 인쇄 중 어느 하나로 이루어질 수 있으며, 그 외 다양한 인쇄 방법이 적용될 수 있다.
또한, 상기 제2 패턴(102)의 선폭(W2)은 상기 제1 패턴의 선폭(W1)보다 상대적으로 넓게 형성되는 것이 바람직하다. 또한, 상기 제2 패턴(102)에 포함된 상기 오프닝부(103)는, 도시된 바와 같이 타원 형상으로 형성될 수 있으며 서로 균일한 간격으로 배열될 수 있다.
한편, 도 6에 도시된 바와 같이, 상기 제1 패턴(101)은 상기 제1 영역(C)에 인쇄되며, 상기 제2 패턴(102)은 상기 제2 영역(D)에 인쇄된다.
상기 오프닝부(103)는 도 7a에 도시된 바와 같이 타원형으로 형성될 수 있으며, 도 7b에 도시된 바와 같이 소정 너비를 갖는 직선형으로 형성될 수도 있다.
이외에도, 상기 오프닝부(103)는 다각형, 원형, 소정 너비의 곡선형, 사다리꼴, 평행사변형, 마름모형 등의 다양한 형상으로 형성될 수 있다. 상기 오프닝부(103)는 상기 제2 영역(D)에서 공급되는 면광원의 양을 균일하게 제한하면 그 형상이나 패턴이 제한되지는 않는다.
상기 제2 패턴(102)이 상기 오프닝부(103)를 포함함에 따라, 상기 면광원이 한 번에 조사되는 영역 전체 중에서, 상기 제1 패턴(101)의 면적과 상기 제2 패턴(102)의 면적은 실질적으로 동일한 것이 바람직하다.
즉, 상기 제1 패턴(101)이 인쇄된 영역(상게 제1 영역, C)에 광이 제공되는 양이 상기 제2 패턴(102)이 인쇄된 영역(상기 제2 영역, D)에 광이 제공되는 양과 실질적으로 동일한 것이 바람직하다. 이 경우, 상기 제1 마스크 영역(C)에는 예를 들어 패턴부가 형성되며, 상기 제2 영역(D)에는 상기 패턴부와 연결된 패드부가 형성될 수 있다.
상기 제1 패턴(101)이 위치한 영역과 상기 제2 패턴(102)이 위치한 영역에 제공되는 광의 양이 실질적으로 동일한 경우, 상기 제1 영역(C)에서의 광전도율을 포함한 광 에너지 흡수량이 상기 제2 영역(D)에서의 광전도율을 포함한 광 에너지 흡수량이 전체적으로 동일하게 유지될 수 있고, 이에 따라, 상기 제1 영역(C)에 형성되는 상대적으로 좁은 선폭의 금속 패턴과 상기 제2 영역(D)에 형성되는 상대적으로 넓은 선폭의 금속 패턴이 모두 균일하게 소결될 수 있다.
즉, 상기 오프닝부(103)는 상기 제2 패턴(102)에 포함되는 경우, 최종적으로 상기 제2 패턴(102)으로의 광 제공량이 상기 제1 패턴(101)으로의 광 제공량과 실질적으로 동일하도록 형성되는 것이 바람직하다.
그리하여, 전체적으로 상기 제1 영역(C)에서의 상기 제1 패턴(101)을 통해 흡수되는 광 에너지의 총 량이 상기 제2 영역(D)에서의 상기 제2 패턴(102)을 통해 흡수되는 광 에너지의 총 량과 실질적으로 동일하게 유지될 수 있어, 상기 제1 영역(C)에 형성되는 후술하는 제1 금속 패턴과 상기 제2 영역(D)에서 형성되는 후술하는 제2 금속 패턴이 전체적으로 균일하게 형성될 수 있다.
이 후, 도 5c에 도시된 바와 같이 상기 기판(100)의 상부에서 상기 기판의 전면에 면광원을 제공한다. 상기 면광원은 IPL(intense pulsed light)일 수 있으며, 상기 기판의 전면 상에 한 번에 조사된다.
이 경우, 상기 면광원을 공급하기 위한 광조사유닛(50)이 상기 기판(100)의 상부에 위치하여, 상기 기판(100)을 향해 면광원을 제공할 수 있다. 상기 광조사유닛(50)을 통해 제공되는 광은 면(面)광원으로서, 앞서 상기 기판(100) 상에 상기 제1 패턴(101) 및 상기 제2 패턴(102)이 인쇄된 영역에 전체적으로 광을 조사한다.
상기 면광원이 제공되면 상기 기판에 형성된 상기 제1 패턴(101) 및 상기 제2 패턴(102)의 외표면은 경화되어 막을 형성한다.
이 경우, 상기 제1 패턴(101)은 연질경화되어 제1 금속 패턴(111)으로 형성되고, 상기 제2 패턴(102)은 연질경화되어 제2 금속 패턴(112)으로 형성된다(단계 S200). 즉, 상기 제1 패턴(101) 및 상기 제2 패턴(102)은 면광원의 투과에 따라 결과적으로 상기 기판(100) 상에 금속패턴(상기 제1 금속 패턴 및 상기 제2 금속 패턴)으로 형성된다.
이 때, 상기 제2 금속 패턴(112)의 선폭(W2)은 상기 제1 금속 패턴(111)의 선폭(W1)에 비해 넓게 형성된다.
다음으로 도 5e를 참조하면, 상기 기판(100) 상에는 연질경화된 전극 패턴(상기 제1 전극 패턴(111) 및 상기 제2 전극 패턴(112), 120)만이 잔류하게 된다.
도 8은 본 발명의 다른 실시예에 의한 전극 패턴의 형성 방법을 도시한 흐름도이고, 도 9a, 도 9b, 도 9d 및 도 9f들은 도 8의 전극 패턴의 형성 방법을 도시한 공정도들이고, 도 9c는 도 9b의 A 영역을 확대하여 도시한 평면도이고, 도 9e는 도 9d의 A 영역을 확대하여 도시한 평면도이고, 도 9g는 도 9f의 B 영역을 확대하여 도시한 평면도이고, 도 9h는 도 9g의 전극 패턴을 I-I'을 따라 절단한 단면도이다.
본 실시예에 의한 전극 패턴의 형성 방법(2)에서는 마스크를 이용하여 패턴을 형성하는 것을 제외하고는 도 4 내지 도 7b를 참조하여 설명한 상기 전극 패턴의 형성 방법(1)과 실질적으로 동일하므로, 동일한 참조번호를 사용하고 중복되는 설명은 이를 생략한다.
먼저 도 8 및 도 9a를 참조하면, 본 실시예에 의한 전극 패턴의 형성 방법(2)에서, 우선, 기판(10) 상에 전도성 잉크(20)를 도포한다(단계 S110).
이 경우, 상기 전도성 잉크(20)는 반도체 분말이 포함된 반도체 혼합잉크 또는 금속 분말이 포함된 금속 혼합잉크일 수 있으며, 광 에너지의 제공에 따라 소결되어 전도성을 가질 수 있다.
예를 들어, 상기 반도체 분말로서 갈륨-인(GaP), 산화지르코늄(ZrO2), 실리콘(Si), 황화카드뮴(CdS), 이산화티타늄(TiO2), 산화아연(ZnO), 산화철(Fe2O3), 산화텅스텐(WO2) 또는 산화주석(SnO2) 등일 수 있으며, 상기 금속 분말로서 구리(Cu), 알루미늄(Al), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt) 등일 수 있다.
상기 전도성 잉크(20)는 스핀(spin) 코팅, 바(bar) 코팅, 슬롯다이(slot die) 코팅, 그라비아(gravure) 코팅, 스프레이(spay) 코팅, 및 딥(dip) 코팅 중 어느 하나의 코팅 방법을 통해 상기 기판(10) 상에 도포될 수 있다.
이 후, 도 8, 도 9b 및 도 9c를 참조하면, 상기 기판(10) 상에 도포된 상기 전도성 잉크(20)의 상면에 제1 마스크 패턴(31), 및 미세 패턴들(33)을 포함하는 제 2 마스크 패턴(32)이 형성된 마스크(30)를 정렬한다(단계 S210).
상기 제1 마스크 패턴(31)은 개구부(35)를 포함하고, 상기 미세 패턴들(33)을 포함한 상기 제2 마스크 패턴(32)은 개구부(36)를 포함하여, 후술되는 면광원이 상기 제1 마스크 패턴(31)의 개구부(35)와 상기 미세 패턴들(33)을 포함한 상기 제2 마스크 패턴(32)의 개구부(36)를 통해 통과하게 된다.
즉, 상기 제1 마스크 패턴(31)의 개구부(35)에 의해 면광원이 선택적으로 투과되며, 상기 제2 마스크 패턴(32)의 개구부(36) 및 상기 제2 마스크 패턴(32)이 포함하는 상기 미세 패턴들(33)에 의해 면광원이 선택적으로 투과된다.
한편, 상기 면광원은 상기 기판(10) 상에 소정 영역에 한 번에 조사되며, 상기 면광원이 한 번에 조사되는 영역 전체 중에서, 도 6에 도시된 바와 같이, 상기 제1 마스크 패턴(31)은 제1 영역(C)에 정렬되며, 상기 제2 마스크 패턴(32)은 제2 영역(D)에 정렬된다.
이 경우, 상기 제1 영역(C)에는 예를 들어 패턴부가 형성되며, 상기 제2 영역(D)에는 상기 패턴부와 연결된 패드부가 형성될 수 있다.
이에 따라, 상기 제2 마스크 패턴(32)의 개구부(36)의 선폭(W2)은 상기 제1 마스크 패턴(31)의 개구부(35)의 선폭(W1)보다 상대적으로 넓게 형성되는 것이 바람직하다.
한편, 상기 제2 마스크 패턴(32)이 포함하는 상기 미세 패턴들(33)은, 예를 들어, 도시된 바와 같이 타원 형상으로 형성될 수 있으며, 서로 균일한 간격으로 배열될 수 있다. 또한, 상기 미세 패턴들(33)은 x축 방향으로 장축을 갖는 타원형 패턴과, y축 방향으로 장축을 갖는 타원형 패턴이 교대로 배열된 패턴을 포함할 수 있다.
이와 달리, 상기 미세 패턴들(33)은 소정 너비를 갖는 직선형으로 형성될 수 있으며, 연장 방향이 서로 다른 직선 패턴이 교대로 배열된 패턴을 포함할 수 있다.
이외에도, 상기 미세 패턴들(33)은 다각형, 원형, 소정 너비의 곡선형, 사다리꼴, 평행사변형, 마름모형 등의 다양한 형상으로 형성될 수 있다.
즉, 상기 미세 패턴들(33)은 상기 면광원이 제공되는 영역을 감소시키는 것으로 전체적으로 일정한 형상이나 일정한 패턴으로 상기 제2 영역(D)에서 공급되는 면광원의 양을 균일하게 제한하면 그 형상이나 패턴이 제한되지는 않는다.
이 경우, 상기 제1 마스크 패턴(31)의 개구부(35) 및 상기 제2 마스크 패턴(32)의 개구부(36)는 면광원의 투과에 따라, 결과적으로 상기 기판(10) 상에 후술되는 금속 패턴으로 형성된다.
한편 상기 제2 마스크 패턴(32)이 상기 미세 패턴들(33)을 포함함에 따라, 상기 면광원이 한 번에 조사되는 영역 전체 중에서, 상기 제1 마스크 패턴(31)을 투과하여 광이 제공된 영역의 면적과, 상기 미세 패턴들(33)을 포함한 상기 제2 마스크 패턴(32)을 투과하여 광이 제공된 영역의 면적은 실질적으로 동일한 것이 바람직하다.
즉, 상기 제1 마스크 패턴(31)이 위치한 영역(상기 제1 영역, C)을 투과하여 광이 제공되는 양이 상기 제2 마스크 패턴(32)이 위치한 영역(상기 제2 영역, D)을 투과하여 광이 제공되는 양과 실질적으로 동일한 것이 바람직하다.
그리하여, 전체적으로 상기 제1 영역(C)에서의 패턴들을 통해 흡수되는 광 에너지가 상기 제2 영역(D)에서의 패턴들을 통해 흡수되는 광 에너지의 총량이 실질적으로 동일하게 유지될 수 있어, 상기 제1 영역(C)에서 형성되는 후술하는 제1 금속 패턴과 상기 제2 영역(D)에서 형성되는 후술하는 제2 금속 패턴이 전체적으로 균일하게 형성될 수 있다.
물론, 상기 광이 제공되는 양은 반드시 동일하게 유지될 필요는 없으며, 상기 제1 영역에서 형성되는 상기 제1 금속 패턴과 상기 제2 영역에서 형성되는 상기 제2 금속 패턴이 전도성을 가지면서 손상이나 파손되지 않으며 형성되는 범위라면 서로 다르게 제공될 수 있다.
즉, 상기 제1 영역을 투과하여 제공되는 광 에너지의 흡수량이 상기 제2 영역을 투과하여 제공되는 광 에너지의 흡수량과 실질적으로 동일하게 유지되도록 미세 패턴들을 형성하는 것은 실제로는 어려울 수 있으므로, 상기 미세 패턴이 형성되는 총 면적은 적어도 상기 제1 영역을 투과하여 제공되는 광에 의해 상기 제1 영역에 형성되는 상기 제1 금속 패턴이 과소결되어 손상되지 않은 범위 이내로 형성되는 것이 필요하다.
이 후, 도 8, 도 9d 및 도 9e를 참조하면, 상기 마스크(30)가 정렬된 상기 기판(10)의 상부에서 면광원을 제공하여, 상기 전도성 잉크(20)를 선택적으로 소결한다(단계 S310).
이 경우, 상기 면광원을 공급하기 위한 광조사유닛(50)이 상기 기판(10)의 상부에 위치하여, 상기 기판(10)을 향해 면광원을 제공할 수 있다. 상기 광조사유닛(50)을 통해 제공되는 광은 면(面)광원으로서, 앞서 상기 기판(10) 상에 상기 전도성 잉크(20)가 도포된 영역에 전체적으로 광을 조사한다.
상기 광조사유닛(50)을 통해 제공된 상기 면광원은 상기 마스크(30) 상에 형성된 상기 제1 마스크 패턴(31)과, 상기 제2 마스크 패턴(32)을 관통하여 상기 전도성 잉크(20)로 제공되며, 이렇게 제공된 광에 의해 상기 전도성 잉크(20)는 광소결된다.
이 경우, 상기 면광원은 IPL(intense pulsed light)일 수 있으며, 상기 광조사유닛(50)을 통해 제공되는 면광원은 소정의 시간동안 상기 영역에 제공될 수 있으며, 소결 상태에 따라 1회 이상 반복해서 상기 영역에 반복적으로 제공될 수도 있다.
상기와 같이 면광원의 제공에 따라 상기 제1 마스크 패턴(31) 및 상기 제2 마스크 패턴(32)을 투과한 광에 의해 상기 전도성 잉크(20)는 선택적으로 소결되어, 도 9e에 도시된 바와 같이 상기 면광원이 상기 제1 마스크 패턴(31)을 투과한 영역에는 제1 금속 패턴(41)이 형성되고, 상기 제2 마스크 패턴(32)에서 상기 미세 패턴들(33)에 의해 차단된 영역을 제외하고 투과한 영역에는 상기 미세 패턴들(33)에 의해 형성되는 오프닝부(34)를 포함하는 제2 금속 패턴(42)이 형성된다.
이 경우, 상기 미세 패턴들(33)은 상기 제2 금속 패턴(42) 상에서는 개구된 패턴(후술되는 오프닝부(34))을 형성하게 된다.
이 때, 상기 제2 금속 패턴(42)의 선폭(W2)은 상기 제1 금속 패턴(42)의 선폭(W1)에 비해 크게 형성된다.
또한, 상기 면광원이 한번에 조사되는 영역 전체 중에서, 상기 제1 마스크 패턴(31)을 투과하여 광이 제공된 영역의 면적과, 상기 미세 패턴들(33)을 포함한 상기 제2 마스크 패턴(32)을 투과하여 광이 제공된 영역의 면적은 실질적으로 동일한 것이 바람직하다.
즉, 상기 제1 마스크 패턴(31)이 위치한 영역(상기 제1 영역, C)을 투과하여 광이 제공되는 양이 상기 제2 마스크 패턴(32)이 위치한 영역(상기 제2 영역, D)을 투과하여 광이 제공되는 양과 실질적으로 동일한 경우, 상기 제1 영역에서의 광전도율을 포함한 광 에너지 흡수량이 상기 제2 영역에서의 광전도율을 포함한 광 에너지 흡수량이 전체적으로 동일하게 유지될 수 있고, 이에 따라, 상기 제1 영역(C)에 형성되는 상대적으로 좁은 선폭의 금속 패턴과 상기 제2 영역(D)에 형성되는 상대적으로 넓은 선폭의 금속 패턴이 모두 균일하게 소결될 수 있다.
즉, 상기 미세 패턴들(33)은 상기 제2 마스크 패턴(32) 상에 형성되는 경우, 최종적으로는 상기 제2 영역(D)에서의 광 투과량이 상기 제1 영역(C)에서의 광 투과량과 실질적으로 동일하도록 광을 차단할 수 있도록 형성되는 것이 바람직하다.
이 경우, 앞서 설명한 바와 같이, 상기 제1 영역(C)을 투과하여 제공되는 광 에너지의 흡수량이 상기 제2 영역(D)을 투과하여 제공되는 광 에너지의 흡수량과 실질적으로 동일하게 유지되도록 미세 패턴들을 형성하는 것은 실제로는 어려울 수 있으므로, 상기 미세 패턴이 형성되는 총 면적은 적어도 상기 제1 영역(C)을 투과하여 제공되는 광에 의해 상기 제1 영역(C)에 형성되는 상기 제1 금속 패턴(41)이 과소결되어 손상되지 않은 범위 이내로 형성되는 것이 필요하다.
이에 따라, 상기 제1 영역(C)에서 형성되는 상기 제1 금속 패턴(41)의 면적과 상기 제2 영역(D)에서 형성되는 상기 제2 금속 패턴(42)의 면적도 전체적으로 동일할 수 있다.
다음으로, 도 8, 도 9f 및 도 9g를 참조하면, 상기 마스크(30)를 상기 전도성 잉크(20)의 상면으로부터 제거한다(단계 S410).
이 경우, 상기 마스크(30)는 상기 전도성 잉크(20)의 상면으로부터 직접 제거될 수 있으며, 이와 달리, 별도의 점착성 재료가 상기 마스크(30)와 상기 전도성 잉크(20) 사이에 개재된 경우라면 상기 점착성 재료를 제거함으로써 상기 마스크(30)를 자연스럽게 상기 전도성 잉크(20)의 상면으로부터 제거시킬 수 있다.
그리하여, 상기 기판(10) 상에는 광이 조사되어 소결된 전극 패턴(40)(상기 제1 금속 패턴(41) 및 상기 제2 금속 패턴(42))과 소결되지 않은 전도성 잉크가 잔류하게 된다.
한편, 상기 마스크(30)의 제거 시, 상기 미세 패턴(33)이 제거되면서 복수의 오프닝부(34)가 형성된다. 따라서 상기 오프닝부(34) 간의 간격은 상기 미세 패턴들(33) 간의 간격과 동일하게 형성되고, 상기 오프닝부(34)의 형상은 상기 제1 패턴들(33)의 형상과 동일한 형상을 가지며 개구되도록 형성된다.
상기 오프닝부(34)는 전술한 상기 미세 패턴들(33)과 같은 형상을 이룰 수 있다. 또한, 상기 오프닝부(34)는 타원형 또는 소정 너비를 갖는 직선형으로 형성될 수도 있으며, 다각형, 원형, 소정 너비의 곡선형, 사다리꼴, 평행사변형, 마름모형 등의 다양한 형상으로 형성될 수 있다.
이 후, 상기 기판(10) 상에 소결되지 않은 금속 혼합잉크(20)를 상기 기판(10)으로부터 제거한다(단계 S510).
이 경우, 소결되지 않은 상기 전도성 잉크(20)를 상기 기판(10)으로부터 제거하기 위해, 예를 들어, 점착성 테이프를 이용하여 상기 전도성 잉크(20)를 탈착시킬 수 있다.
이와 달리, 상기 전도성 잉크(20)를 선택적으로 제거하는 용매를 이용하여 상기 전도성 잉크(20)를 와싱(washing)하거나, 상기 용매가 묻은 직물을 이용하여 상기 전도성 잉크(20)를 와이핑(wiping)하거나, 상기 용매가 저장된 수조 등에 침지시켜 상기 전도성 잉크(20)를 용해시킬 수도 있다.
그리하여, 도 9h에 도시된 바와 같이, 상기 기판(10) 상에는 소결되어 상기 기판(10)과 상기 소결된 전극 패턴(40)만이 잔류하게 된다.
본 발명의 실시예들에 의하면, 상대적으로 넓은 선폭을 갖는 패턴에 오프닝부를 형성하여 광이 제공되는 영역을 감소시킴으로써, 상대적으로 넓은 선폭을 갖는 패턴에서의 광 에너지 흡수량과 상대적으로 좁은 선폭을 갖는 패턴에서의 광 흡수량을 전체적으로 동일하게 유지될 수 있으며, 이에 따라 상대적으로 좁은 선폭의 금속 패턴과 상대적으로 넓은 선폭의 금속 패턴이 모두 균일하게 소결될 수 있다.
또한, 상대적으로 넓은 선폭을 갖는 전극 패턴을 형성할 영역에 대하여 미세 패턴들을 포함하는 마스크를 이용하여 광이 제공되는 영역을 감소시키며, 이에 따라, IPL을 이용한 광 소결 공정시 패턴의 선폭 의존성을 극복하여 상대적으로 좁은 선폭을 갖는 패턴과 상대적으로 넓은 패턴을 갖는 패턴을 동일하게 형성할 수 있다.
나아가, 종래 광에너지의 전도율 등으로 인해 패턴의 선폭의 크기에 따라 소결을 위한 최적에너지가 서로 다르게 존재하던 문제를 해결하여, 하나의 광원으로 다양한 선폭의 패턴을 형성하는 경우 패턴의 선폭과 무관하게 균일한 소결을 수행할 수 있어, 미세 패턴 형성의 공정성과 생산성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 기판 101 : 제1 패턴
102 : 제2 패턴 103 : 오프닝부
111 : 제1 금속 패턴 112 : 제2 금속 패턴
120 : 전극 패턴
10 : 기판 20 : 전도성 잉크
30 : 마스크 31 : 제1 마스크 패턴
32 : 제2 마스크 패턴 33 : 미세 패턴
34 : 오프닝부 40 : 전극 패턴

Claims (13)

  1. 기판 상에 제1 패턴, 및 오프닝부를 포함하는 제2 패턴을 형성하는 단계; 및
    상기 기판의 상부에서 상기 기판의 전면에 면광원을 제공하여 상기 제1 패턴 및 상기 오프닝부를 포함하는 제2 패턴을 연질경화시키는 단계를 포함하는 전극 패턴의 형성 방법.
  2. 제1항에 있어서,
    상기 제1 패턴, 및 상기 오프닝부를 포함하는 제2 패턴을 연질경화시키는 단계에서,
    상기 제1 패턴은 연질경화되어 제1 금속 패턴이 형성되고, 상기 제2 패턴은 연질경화되어 제2 금속 패턴이 형성되며,
    상기 제2 금속 패턴의 선폭은 상기 제1 금속 패턴의 선폭에 비해 넓게 형성되는 것을 특징으로 하는 전극 패턴의 형성 방법.
  3. 제2항에 있어서,
    상기 오프닝 부는 상기 제2 금속 패턴이 형성된 영역에서 서로 균일한 간격으로 배열되는 것을 특징으로 하는 전극 패턴의 형성 방법.
  4. 제3항에 있어서,
    상기 오프닝 부의 형상은, 다각형, 타원형, 원형, 소정 너비의 직선형, 곡선형, 사다리꼴, 평행사변형, 마름모형 중 어느 하나인 것을 특징으로 하는 전극 패턴의 형성 방법.
  5. 제3항에 있어서,
    상기 제1 전극 패턴이 형성된 면적과, 상기 제2 전극 패턴이 형성된 영역의 면적이 동일한 것을 특징으로 하는 전극 패턴의 형성 방법.
  6. 제1항에 있어서,
    상기 면광원은 IPL(intense pulsed light)인 것을 특징으로 하는 전극 패턴의 형성 방법.
  7. 기판 상에 전도성 잉크를 도포하는 단계;
    상기 전도성 잉크가 도포된 상기 기판 상에 제1 마스크 패턴, 및 미세 패턴들을 포함하는 제2 마스크 패턴이 형성된 마스크를 정렬하는 단계;
    상기 마스크가 정렬된 상기 기판의 상부에서 면광원을 제공하여 상기 전도성 잉크를 선택적으로 소결하는 단계;
    상기 마스크를 제거하는 단계; 및
    상기 소결되지 않은 전도성 잉크를 상기 기판으로부터 제거하는 단계를 포함하는 전극 패턴의 형성 방법.
  8. 제7항에 있어서,
    상기 마스크를 제거하는 단계에서,
    상기 미세 패턴들을 제거함에 따라 상기 소결된 전도성 잉크 상에 오프닝부가 형성되는 것을 특징으로 하는 전극 패턴의 형성 방법.
  9. 제8항에 있어서,
    상기 전도성 잉크를 선택적으로 소결하는 단계에서,
    상기 면광원이 상기 제1 마스크 패턴을 관통한 영역에는 제1 금속 패턴이 형성되고, 상기 제2 마스크 패턴을 관통한 영역에는 상기 오프닝부가 형성된 제2 금속 패턴이 형성되는 것을 특징으로 하는 전극 패턴의 형성 방법.
  10. 제9항에 있어서,
    상기 제2 마스크 패턴의 개구부의 선폭은 상기 제1 마스크 패턴의 개구부의 선폭에 비해 넓게 형성되며,
    상기 제2 금속 패턴의 선폭은 상기 제1 금속 패턴의 선폭에 비해 넓게 형성되는 것을 특징으로 하는 것을 특징으로 하는 전극 패턴의 형성 방법.
  11. 제9항에 있어서,
    상기 오프닝 부는 상기 제2 금속 패턴이 형성된 영역에서 서로 균일한 간격으로 배열되는 것을 특징으로 하는 전극 패턴의 형성 방법.
  12. 제11항에 있어서,
    상기 면광원이 상기 제1 마스크 패턴을 투과하는 영역의 면적과, 상기 면광원이 상기 제2 마스크 패턴에서 상기 미세 패턴들을 제외하고 투과하는 영역의 면적이 동일한 것을 특징으로 하는 전극 패턴의 형성 방법.
  13. 제7항에 있어서,
    상기 전도성 잉크는 반도체 분말이 포함된 반도체 혼합잉크 또는 금속 분말이 포함된 금속 혼합잉크로, 광 에너지의 제공에 따라 소결되어 전도성을 가지는 것을 특징으로 하는 전극 패턴의 형성 방법.
KR1020170100299A 2017-08-08 2017-08-08 Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법 KR102026181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170100299A KR102026181B1 (ko) 2017-08-08 2017-08-08 Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170100299A KR102026181B1 (ko) 2017-08-08 2017-08-08 Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법

Publications (2)

Publication Number Publication Date
KR20190016278A true KR20190016278A (ko) 2019-02-18
KR102026181B1 KR102026181B1 (ko) 2019-11-04

Family

ID=65561521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170100299A KR102026181B1 (ko) 2017-08-08 2017-08-08 Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법

Country Status (1)

Country Link
KR (1) KR102026181B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220006764A (ko) * 2020-07-09 2022-01-18 한국기계연구원 리튬 친화형 표면을 갖는 미세패턴 제조시스템 및 이를 이용한 미세패턴 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045852A (ja) * 2011-08-23 2013-03-04 Dainippon Printing Co Ltd 印刷基板の製造方法
KR101704693B1 (ko) 2015-10-26 2017-02-08 한국기계연구원 유연성 기판 상에 광소결 방법을 이용한 패턴 및 이의 형성방법
KR101712185B1 (ko) 2016-04-05 2017-03-06 한국기계연구원 광소결 방법을 이용한 전도성 패턴의 형성 방법 및 이에 의해 형성된 전도성 패턴

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045852A (ja) * 2011-08-23 2013-03-04 Dainippon Printing Co Ltd 印刷基板の製造方法
KR101704693B1 (ko) 2015-10-26 2017-02-08 한국기계연구원 유연성 기판 상에 광소결 방법을 이용한 패턴 및 이의 형성방법
KR101712185B1 (ko) 2016-04-05 2017-03-06 한국기계연구원 광소결 방법을 이용한 전도성 패턴의 형성 방법 및 이에 의해 형성된 전도성 패턴

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
[1] C. Moon, I. Kim, S. Joo, W. Chung, T. Lee, H. Kim, Thin solid films 629 (2017) 60-68

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220006764A (ko) * 2020-07-09 2022-01-18 한국기계연구원 리튬 친화형 표면을 갖는 미세패턴 제조시스템 및 이를 이용한 미세패턴 제조방법

Also Published As

Publication number Publication date
KR102026181B1 (ko) 2019-11-04

Similar Documents

Publication Publication Date Title
JP6321716B2 (ja) 基材上に導電体をパターン化する方法
KR100707236B1 (ko) 금속 패턴 및 그 제조 방법
EP2533103B1 (en) Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
KR101067276B1 (ko) 근접장 전기방사 방식의 직접 인쇄법을 이용한 미세패턴 형성방법
JP6156633B2 (ja) 薄膜形成方法及び薄膜形成装置
KR20190016278A (ko) Ipl 소결시 패턴 크기 의존성을 극복할 수 있는 전극 패턴의 형성 방법
KR20180116534A (ko) Ipl 기반 롤투롤 전극 패턴 제작용 소결유닛, 상기 소결유닛을 이용한 전극패턴 제작 시스템 및 상기 전극 패턴 제작 시스템을 이용한 롤투롤 전극 패턴 제작 방법
KR102002838B1 (ko) 레이저 소결을 이용한 전극 패턴 형성방법 및 이를 위한 전극 패턴 형성시스템
US20160113121A1 (en) Patterning of electroless metals by selective deactivation of catalysts
US11284521B2 (en) Electronic devices comprising a via and methods of forming such electronic devices
JP2005183682A (ja) 基板の製造方法及び基板
JP2007165362A (ja) Ｘ線マスク及びその製造方法並びに紫外線リソグラフィー用階調マスク
KR20170040070A (ko) 금속 스탬프 제조 방법
KR101986106B1 (ko) 광을 반사하는 마스크 패턴을 이용한 패턴 형성방법
JP2013051280A (ja) パターン形成方法及び配線基板
WO2013042241A1 (ja) 光起電力装置の製造方法
KR101750361B1 (ko) 미세패턴을 갖는 제판 제작방법
KR102002839B1 (ko) 희생층을 이용한 금속패턴 형성방법
JP5578128B2 (ja) 導電性パターン部材形成方法
KR101773148B1 (ko) 전도성 금속 잉크로 코팅된 기판에 광을 조사하여 전도성 패턴을 형성하는 시스템
JP2023121167A (ja) 一次元導体によるパターンの形成方法
Chen et al. Fabrication of thin stencil with buffer reservoir utilizing the combination of AZ4620 and SU-8 electroplating molds
KR20130025564A (ko) 투명 도전막 및 그 제조방법
JP2008177207A (ja) 多層配線基板の製造方法、多層配線基板および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant