KR20170040070A - 금속 스탬프 제조 방법 - Google Patents

금속 스탬프 제조 방법 Download PDF

Info

Publication number
KR20170040070A
KR20170040070A KR1020160026587A KR20160026587A KR20170040070A KR 20170040070 A KR20170040070 A KR 20170040070A KR 1020160026587 A KR1020160026587 A KR 1020160026587A KR 20160026587 A KR20160026587 A KR 20160026587A KR 20170040070 A KR20170040070 A KR 20170040070A
Authority
KR
South Korea
Prior art keywords
stamp
seed film
substrate
present
metal
Prior art date
Application number
KR1020160026587A
Other languages
English (en)
Other versions
KR101940238B1 (ko
Inventor
홍성훈
양용석
유인규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20170040070A publication Critical patent/KR20170040070A/ko
Application granted granted Critical
Publication of KR101940238B1 publication Critical patent/KR101940238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

금속 스탬프 제조 방법은 패터닝된 기판의 상면 상에 금속 입자를 포함하는 나노 잉크를 코팅하는 것, 나노 잉크를 경화하여, 시드막을 형성하는 것, 및 시드막 상에 전기 도금 공정을 이용하여 스탬프 몸체를 형성하는 것을 포함하되, 코팅 공정은 대기압 하에서 수행되고, 시드막은 전기 도금 공정의 시드층이다.

Description

금속 스탬프 제조 방법{A METHOD OF MANUFACTURING METAL STAMPS}
본 발명은 금속 스탬프 제조 방법에 관한 것으로, 구체적으로 제조 효율이 향상된 금속 스탬프 제조 방법에 관한 것이다.
나노 임프린트 리소그래피 기술이란 미세한 패턴이 형성된 스탬프를 이용하여 나노 크기의 패턴을 손쉽게 제작할 수 있는 기술이다. 나노 임프린트 리소그래피 기술은 기존의 포토 리소그래피 기술로 제작하기 어려운 수십 나노미터(nm) 이하 크기의 패턴까지 대면적경제적으로 제작할 수 있는 차세대 리소그래피 기술이다. 반도체 기술 로드맵 2012 (ITRS 2012)에서 나노 임프린트 리소그래피 기술을 16 nm 이하 초고집적 패턴 제작을 위한 차세대 리소그래피 기술로 제안하였다. 나노 임프린트 리소그래프 기술은 반도체 분야뿐만 아니라 나노 패턴이 적용될 수 있는 디스플레이, 태양전지, 광소자, 메타 물질등 다양한 분야에서 나노 패턴을 손쉽게 경제적으로 제작할 수 있는 기술로 많은 관심을 받고 있다.
본 발명이 해결하고자 하는 일 과제는 공정 시간 및 공정 비용을 줄이는 금속 스탬프의 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 일 과제는 롤투롤(roll to roll) 공정을 이용할 수 있는 금속 스탬프의 제조 방법을 제공하는 것에 있다.
다만, 본 발명이 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프 제조 방법은 패터닝된 기판의 상면 상에 금속 입자를 포함하는 나노 잉크를 코팅하는 것; 상기 나노잉크를 경화하여, 시드막을 형성하는 것; 및 상기 시드막 상에 전기 도금 공정을 이용하여 스탬프 몸체를 형성하는 것을 포함하되, 상기 코팅 공정은 대기압 하에서 수행되고, 상기 시드막은 상기 전기 도금 공정의 시드층일 수 있다.
본 발명의 기술적 사상에 따르면, 상압(normal pressure)에서 금속 스탬프가 제조되어, 금속 스탬프의 제조 비용이 최소화될 수 있다. 본 발명의 기술적 사상에 따르면, 금속 스탬프는 롤투롤 공정을 통하여 형성될 수 있으므로, 제조 시간이 최소화될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프 제조 방법을 설명하기 위한 순서도이다.
도 2a 내지 도 2g는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프 제조 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프 제조 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프의 제조 방법을 설명하기 위한 개념도이다.
도 5a 및 도 5b는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프의 사진들이다.
도 5c는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프의 확대도이다.
도 6은 종래의 기술적 사상에 따른 금속 스탬프의 사진 및 확대도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 순서도, 단면도 및/또는 개념도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프 제조 방법을 설명하기 위한 순서도이다. 도 2a 내지 도 2f는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프 제조 방법을 설명하기 위한 단면도들이다.
도 1, 도 2a 내지 도 2c를 참조하면, 마스터 스탬프(10)가 제공될 수 있다. 마스터 스탬프(10)는 일 면에 제1 패턴(12)을 포함할 수 있다. 제1 패턴(12)은 오목부(concave portion)들(14) 및 볼록부(convex portion)들(16)을 가지는 요철 구조일 수 있다. 볼록부들(16)은 마스터 스탬프(10)의 내부에서 외부로 향하는 방향을 따라 오목부들(14)보다 돌출될 수 있다. 마스터 스탬프(10)는 열 가소성 레진을 연화(softening)하는 온도에서 변형되지 않는 물질을 포함할 수 있다. 예를 들어, 마스터 스탬프(10)는 실리콘(Si) 및 쿼츠(quatz) 중 적어도 어느 하나를 포함할 수 있다.
제2 패턴(110)이 기판(100)에 형성될 수 있다. 제2 패턴(110)은 마스터 스탬프(10)를 이용하여 기판(100)의 상면(102)에 압력을 가하는 공정 및 기판(100)을 경화하는 공정으로 형성될 수 있다. 예를 들어, 마스터 스탬프(10)로 기판(100)을 눌러서, 기판(100)의 상면(102)에 제1 패턴(12)에 반대되는 제2 패턴(102)을 형성할 수 있다. 제1 패턴(12)의 오목부(14)와 볼록부(16)는 각각 제2 패턴(110)의 볼록부(114)와 오목부(112)를 형성할 수 있다. 기판(100)을 경화하는 공정은 기판(100)의 소재에 따라서 정해질 수 있다. 예를 들어, 기판(100)이 열가소성 레진(예를 들어, PDMS(polydimethylsiloxane), PUA(polyurethane acrylate), PVC(polyvinyl chloride), PMMA(Poly(methyl methacrylate)), PC(polycarbonate))을 포함하는 경우, 기판(100)은 냉각하여 경화될 수 있다. 예를 들어, 기판(100)이 UV(Ultraviolet Ray) 경화형 레진(예를 들어, chemoptics 사의 NIP-K28)을 포함하는 경우, 기판(100)은 UV를 조사하여 경화될수 있다. 예를 들어, 기판(100)이 열 경화형 레진을 포함하는 경우, 기판(100)은 가열하여 경화될 수 있다. 마스터 스탬프(10)를 제거하여, 패터닝된 상면(102)을 가지는 기판(100)을 형성할 수 있다.(S10)
도 1 및 도 2d를 참조하면, 나노 잉크(미도시)를 기판(100) 상에 코팅하여, 예비 시드막(200)이 형성될 수 있다.(S20) 예비 시드막(200)은 기판(100)의 상면(102)을 컨포멀(conformal)하게 덮을 수 있다. 예비 시드막(200)의 형성 공정은 용액법을 이용하여 수행될 수 있다. 예를 들어, 예비 시드막(200)은 스핀 코팅법(Spin coating), 잉크젯 인쇄 공정법(Inkjet printing), 리버스 옵셋 인쇄법(Reverse-offset printing), 스프레이 코팅법(spray coating), 및 딥 코팅법(deep coating) 중 적어도 하나에 의해 형성될 수 있다. 예비 시드막(200)은 도전성 입자(예를 들어, 금속 입자)를 포함할 수 있다. 예를 들어, 예비 시드막(200)은 은(Ag) 입자, 금(Au) 입자, 니켈(Ni) 입자, 백금(Pt) 입자, 및 구리(Cu) 입자 중 적어도 하나를 포함할 수 있다. 도전성 입자는 수 나노미터(nm) 내지 수백 마이크로미터(μm)의 크기를 가지는 입자일 수 있다. 도전성 입자는 복수 개일 수 있다. 복수 개의 도전성 입자들의 각각은 예비 시드막(200) 내에서 분산될 수 있다. 예를 들어, 복수 개의 도전성 입자들은 도전성 입자들의 응집을 방해하는 리간드를 포함하여 분산될 수 있다. 예비 시드막(200)의 형성 공정은 대기압(atmospheric pressure)(또는 상압(normal pressure)) 하에서 수행될 수 있다. 예를 들어, 예비 시드막(200)의 형성 공정은 압력 조절 장치 및 압력 조절 공정을 포함하지 않을 수 있다. 이에 따라, 예비 시드막(200)을 진공 분위기에서 형성할 때보다 공정 비용 및 공정 시간이 절감될 수 있다.
도 1 및 도 2e를 참조하면, 도 2d를 참조하여 설명된 예비 시드막(200)을 경화하여, 시드막(210)이 형성될 수 있다.(S30) 예비 시드막(200)의 경화 공정은 소결(sintering) 공정 또는 리간드 치환 공정을 포함할 수 있다. 소결 공정은 예비 시드막(200) 내의 도전성 입자들을 서로 접촉시키는 공정일 수 있다. 이에 따라, 시드막(210)은 도전성을 가질 수 있다. 소결 공정은 열, 마이크로웨이브(microwave), 및 레이저(laser) 중 적어도 하나를 이용하는 방법에 의해 수행될 수 있다. 리간드 치환 공정은 도전성 입자들을 분산시키는 리간드들을 다른 리간드들로 치환하는 공정일 수 있다. 예를 들어, 상기 다른 리간드들은 티올(Thiol) 리간드, SCN(티오시안산, thiocyanate) 리간드, 또는 길이가 짧은 리간드일 수 있다. 리간드 치환 공정을 통하여, 시드막(210)은 전기 전도성을 가질 수 있다.
도 1, 도 2f 및 2g를 참조하면, 전기 도금 공정을 통해 스탬프 몸체(310)가 시드막(210) 상에 형성될 수 있다.(S40) 시드막(210)은 전기 도금 공정의 시드 금속일 수 있다. 스탬프 몸체(310)는 금속을 포함할 수 있다. 예를 들어, 스탬프 몸체(310)는 니켈(Ni) 및 구리(Cu) 중 어느 하나를 포함할 수 있다. 기판(100)을 제거하여, 금속 스탬프(MS)가 형성될 수 있다. 금속 스탬프(MS)는 스탬프 몸체(310) 및 시드막(210)을 포함할 수 있다.
본 발명의 기술적 사상에 따른 금속 스탬프(MS)는 대기압(또는 상압) 하에서 형성될 수 있다. 구체적으로, 기판(100)의 상면(102)을 패터닝하는 공정, 예비 시드막(200)을 코팅하고 경화하는 공정, 및 전기 도금 공정은 대기압 하에서 수행될 수 있다. 이에 따라, 본 발명의 기술적 사상에 따른 금속 스탬프(MS)의 제조 공정은 진공을 이용하는 제조 공정에 비해, 공정 비용 및 공정 시간이 절감될 수 있다.
도 3a 내지 도 3c는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프 제조 방법을 설명하기 위한 단면도들이다. 설명의 간결함을 위하여, 도 2a 내지 도 2g를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다.
도 3a 및 도 3b를 참조하면, 마스터 스탬프(10) 상에 예비 기판(120)을 형성할 수 있다. 마스터 스탬프(10)는 도 3a 내지 도 3c를 참조하여 설명된 마스터 스탬프(10)와 실질적으로 동일할 수 있다. 예비 기판(120)은 열 가소성 레진을 포함할 수 있다. 예를 들어, 예비 기판(120)은 PDMS(polydimethylsiloxane), PUA(polyurethane acrylate), PVC(polyvinyl chloride), PMMA(Poly(methyl methacrylate), 및 PC(polycarbonate) 중 적어도 하나를 포함할 수 있다. 예비 기판(120)의 형성 공정은 열 가소성 레진을 열처리하여 연화하는 공정 및 연화된 열 가소성 레진을 마스터 스탬프(10) 상에 제공하는 공정을 포함할 수 있다. 마스터 스탬프(10)의 양 측면 상에 마스터 스탬프(10)의 상면보다 높은 높이를 가지는 베리어들(400)이 제공될 수 있다. 베리어들(400)은 연화된 열 가소성 레진을 마스터 스탬프(10) 밖으로 흐르지 않도록 할 수 있다.
예비 기판(120)을 경화하여, 기판(100)이 형성될 수 있다. 기판(100)의 패터닝된 상면(102)과 평평한 하면(104)을 포함할 수 있다. 기판(100)은 도 2a 내지 도 2g를 참조하여 설명된 기판과 실질적으로 동일할 수 있다.
이후, 도 2d 내지 도 2g를 참조하여 설명된 공정과 실질적으로 동일한 공정을 수행하여, 금속 스탬프가 제조될 수 있다. 본 발명의 기술적 사상에 따른 금속 스탬프의 제조 방법은 공정 비용 및 공정 시간을 최소화할 수 있다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프의 제조 방법을 설명하기 위한 개념도이다. 설명의 간결함을 위하여, 도 2a 내지 도 2g를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않는다.
도 4를 참조하면, 도 2a 내지 도 2g를 참조하여 설명된 공정들이 롤투롤(Roll-to-Roll) 공정을 통해 연속적으로 수행될 수 있다. 예를 들어, 기판(100)의 상면(102)에 패턴을 형성하는 공정(S10), 기판(100)의 상면(102)에 예비 시드막(미도시)을 코팅하는 공정(S20), 및 예비 시드막의 소결 공정 또는 리간드 치환 공정(S30)이 롤투롤 공정을 통해 연속적으로 수행될 수 있다. 이때, 기판(100)은 회전하는 롤에 의해 이동하여 각 공정을 거칠 수 있다.
기판(100)의 상면(102)에 패턴을 형성하는 공정(S10)은 마스터 스탬프 롤(1000)을 이용하여 수행될 수 있다. 예를 들어, 기판(100)이 마스터 스탬프 롤(1000)을 지날 때, 기판(100)의 상면(102)은 마스터 스탬프 롤(1000)에 의해 압력을 받을 수 있다. 마스터 스탬프 롤(1000)은 표면에 요철 구조를 가질 수 있다. 이에 따라, 기판(100)의 상면(102)에 마스터 스탬프 롤(1000)의 요철 구조에 반대되는 패턴이 형성될 수 있다.
상기 패터닝 공정(S10) 후, 기판(100)의 상면(102)에 예비 시드막(2000)이 코팅될 수 있다.(S20) 예비 시드막(2000) 및 예비 시드막(2000)의 코팅 공정(S20)은 도 2d를 참조하여 설명된 것과 실질적으로 동일할 수 있다. 상기 코팅 공정(S20) 후, 예비 시드막(2000)을 경화하여, 시드막(2100)이 형성될 수 있다.(S30) 시드막(2100) 및 시드막(2100)의 경화 공정(S30)은 도 2d 및 도 2e를 참조하여 설명된 것과 실질적으로 동일할 수 있다. 이후, 도 2f 및 도 2g를 참조하여 설명된 공정과 실질적으로 동일한 공정을 수행하여, 금속 스탬프가 제조될 수 있다.
본 발명의 기술적 사상에 따른 금속 스탬프의 제조 공정은 롤투롤 공정을 통해 연속적으로 수행될 수 있다. 이에 따라, 금속 스탬프의 제조 시간이 최소화될 수 있다.
도 5a 및 도 5b는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프의 사진들이다. 도 5c는 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프의 확대도이다. 도 6은 종래의 기술적 사상에 따른 금속 스탬프의 사진 및 확대도들이다.
도 5a 내지 도 5c, 및 도 6을 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 금속 스탬프는 종래의 기술적 사상에 따른 금속 스탬프와 실질적으로 동일할 수 있다. 본 발명의 기술적 사상에 따르면, 실질적으로 동일한 품질의 금속 스탬프가 단시간 내에 저비용으로 제조될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
10 : 마스터 스탬프 12 : 제1 패턴
14, 112 : 오목부 16, 114 : 볼록부
100 : 기판 110 : 제2 패턴
120 : 예비 기판 200 : 예비 시드막
210 : 시드막 310 : 스탬프 몸체
MS : 금속 스탬프 400 : 베리어
1000 : 마스터 스탬프 롤 2000 : 예비 시드막
2100 : 시드막

Claims (1)

  1. 패터닝된 기판의 상면 상에 금속 입자를 포함하는 나노 잉크를 코팅하는 것;
    상기 나노 잉크를 경화하여, 시드막을 형성하는 것; 및
    상기 시드막 상에 전기 도금 공정을 이용하여 스탬프 몸체를 형성하는 것을 포함하되,
    상기 코팅 공정은 대기압 하에서 수행되고,
    상기 시드막은 상기 전기 도금 공정의 시드층인 금속 스탬프 제조 방법.
KR1020160026587A 2015-10-01 2016-03-04 금속 스탬프 제조 방법 KR101940238B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150138409 2015-10-01
KR20150138409 2015-10-01

Publications (2)

Publication Number Publication Date
KR20170040070A true KR20170040070A (ko) 2017-04-12
KR101940238B1 KR101940238B1 (ko) 2019-01-21

Family

ID=58580465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160026587A KR101940238B1 (ko) 2015-10-01 2016-03-04 금속 스탬프 제조 방법

Country Status (1)

Country Link
KR (1) KR101940238B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190040474A (ko) * 2017-10-10 2019-04-18 삼육대학교산학협력단 양자점-중합체 합성물의 패턴화 방법 및 패턴화된 양자점-중합체 합성물을 포함하는 기판
KR20240008729A (ko) 2022-07-12 2024-01-19 글로텍 주식회사 내마모성 및 방오성이 향상된 모스아이 저반사 패턴 임프린트용 코팅 소재

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080109364A (ko) * 2007-06-13 2008-12-17 고려대학교 산학협력단 마이크로-나노 금속 구조물의 제조 방법
KR20120137481A (ko) * 2010-02-16 2012-12-21 바스프 에스이 시드 층을 인쇄하기 위한 조성물 및 전도체 트랙을 제조하기 위한 방법
KR20130076329A (ko) * 2011-12-28 2013-07-08 한국과학기술원 나노 임프린트용 복제 몰드의 제조방법 및 나노 임프린트용 복제 몰드
KR20150093874A (ko) * 2014-02-07 2015-08-19 고려대학교 산학협력단 리튬-황 이차전지용 전극 구조물 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080109364A (ko) * 2007-06-13 2008-12-17 고려대학교 산학협력단 마이크로-나노 금속 구조물의 제조 방법
KR20120137481A (ko) * 2010-02-16 2012-12-21 바스프 에스이 시드 층을 인쇄하기 위한 조성물 및 전도체 트랙을 제조하기 위한 방법
KR20130076329A (ko) * 2011-12-28 2013-07-08 한국과학기술원 나노 임프린트용 복제 몰드의 제조방법 및 나노 임프린트용 복제 몰드
KR20150093874A (ko) * 2014-02-07 2015-08-19 고려대학교 산학협력단 리튬-황 이차전지용 전극 구조물 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190040474A (ko) * 2017-10-10 2019-04-18 삼육대학교산학협력단 양자점-중합체 합성물의 패턴화 방법 및 패턴화된 양자점-중합체 합성물을 포함하는 기판
KR20240008729A (ko) 2022-07-12 2024-01-19 글로텍 주식회사 내마모성 및 방오성이 향상된 모스아이 저반사 패턴 임프린트용 코팅 소재

Also Published As

Publication number Publication date
KR101940238B1 (ko) 2019-01-21

Similar Documents

Publication Publication Date Title
US9609755B2 (en) Nanosized particles deposited on shaped surface geometries
JP5341966B2 (ja) パターン転写方法及びパターン転写装置、これを適用したフレキシブルディスプレイパネル、フレキシブル太陽電池、電子本、薄膜トランジスター、電磁波遮蔽シート、フレキシブル印刷回路基板
KR101247619B1 (ko) 금속 나노입자 극미세 레이저 소결 장치 및 방법
KR20110099039A (ko) 가요성 기재 상의 도전성 나노구조체의 제조
US8323553B2 (en) Method for manufacturing a substrate with surface structure by employing photothermal effect
US11639025B2 (en) Methods for photo-induced metal printing
KR101226086B1 (ko) 패턴 제조 방법 및 패턴 전사 장치
KR101940238B1 (ko) 금속 스탬프 제조 방법
US20100264560A1 (en) Imprint lithography apparatus and method
KR101164061B1 (ko) 패턴 제조 방법 및 패턴 전사 장치, 이를 적용한 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판
US8173061B2 (en) Pattern transfer method
Jeong et al. Spontaneous additive nanopatterning from solution route using selective wetting
US9046777B2 (en) Method for manufacturing a fine metal electrode
KR102068144B1 (ko) Ipl 기반 롤투롤 전극 패턴 제작용 소결유닛, 상기 소결유닛을 이용한 전극패턴 제작 시스템 및 상기 전극 패턴 제작 시스템을 이용한 롤투롤 전극 패턴 제작 방법
CN111029248B (zh) 一种ebl直写高精度第三代半导体的方法
KR20100036119A (ko) 적용 가압력 제거를 이용한 미세 패턴 형성 방법
US10874020B2 (en) Imprinted metallization on polymeric substrates
KR101716851B1 (ko) 용액재료를 이용한 미세패턴 제조방법
KR101682556B1 (ko) 금속체의 마이크로 표면 주름 제조 방법
KR101696300B1 (ko) 전극 및 그의 제조방법
KR101342558B1 (ko) 입자 자기조립을 이용한 네트워크 전극 제작 방법
KR101673147B1 (ko) 하이브리드 태양전지 제조방법
KR101437174B1 (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
KR101508040B1 (ko) 나노구조물 형성방법
JP2023121167A (ja) 一次元導体によるパターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant