KR20190012974A - 산화물 반도체 박막 트랜지스터 및 이의 제조방법 - Google Patents
산화물 반도체 박막 트랜지스터 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20190012974A KR20190012974A KR1020170096796A KR20170096796A KR20190012974A KR 20190012974 A KR20190012974 A KR 20190012974A KR 1020170096796 A KR1020170096796 A KR 1020170096796A KR 20170096796 A KR20170096796 A KR 20170096796A KR 20190012974 A KR20190012974 A KR 20190012974A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- oxide layer
- insulating
- active
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 66
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 66
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000001257 hydrogen Substances 0.000 claims abstract description 34
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000000203 mixture Substances 0.000 claims abstract description 21
- 238000009832 plasma treatment Methods 0.000 claims description 26
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052791 calcium Inorganic materials 0.000 claims description 4
- 239000011575 calcium Substances 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 239000011777 magnesium Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 2
- 229910001922 gold oxide Inorganic materials 0.000 claims description 2
- 239000011135 tin Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 239000010408 film Substances 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 12
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 고절연성의 금속 산화물 박막을 형성하고 수소 플라즈마 처리를 통하여 선택적으로 활성 영역 및 도전 영역을 형성함으로써 제조된 다양한 구조의 금속 산화물 박막 트랜지스터 및 그 제조 방법을 제공한다. 게이트 전극 영역, 소오스-드레인 전극 영역, 게이트 절연막 및 활성 영역을 모두 동일한 금속 원소 조성을 갖는 금속 산화물로 제조함으로써, 접촉 저항, 금속의 산화, 계면 결함 등의 문제를 해결할 수 있다. 또한, 하나의 기판 상에 여러 개의 박막 트랜지스터를 제조하는 경우 고절연성의 금속 산화물 박막에 의하여 각각의 박막 트랜지스터가 절연되어 소자의 분리를 위한 추가적인 에칭 공정이 불필요하다.
Description
본 발명은 산화물 반도체 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 고절연성의 금속 산화물의 일부 영역에 선택적으로 플라즈마 처리를 하여 형성한 반도체 박막 트랜지스터 및 이의 제조 방법에 관한 것이다.
최근, 반도체 소자의 활성층 재료로 저온 폴리 실리콘(Low-temperature polycrystalline silicon)이 많이 사용되고 있다. 저온 폴리 실리콘은 화학 기상 증착법(Chemical Vapor Deposition)을 통해 형성되어, 후속 열처리 공정을 통해 결정성을 향상시켜 원하는 소자 동작 특성을 갖도록 한다. 이러한 저온 폴리 실리콘은 LCD 및 OLED와 같은 디스플레이 소자에 많이 사용되고 있다. 그러나 저온 폴리 실리콘은 결정화를 위해 열처리 공정을 필요로 하여, 공정 비용이 상승되고 유연 기판에의 적용에 한계가 존재한다. 따라서, 전기적 특성이 우수하고 공정 단가가 낮으며, 대면적화 공정이 용이한 금속 산화물 반도체가 주목을 받고 있으며, 디스플레이에 적용 되기 시작하고 있다.
금속 산화물 반도체를 활성화 하기 위한 방법으로, 열처리, 자외선 처리 및 열처리를 결합한 방법, 건식 H2O 처리 방법 등이 있다. 그러나 이러한 방법들은 높은 온도의 열처리, 가혹한 공정 조건 및 오랜 공정 시간을 필요로 한다. 금속 산화물 반도체를 활성층으로 사용하는 박막 트랜지스터의 소자에 금속 전극을 사용할 경우 다음과 같은 문제점들이 존재한다. 금속 산화물 반도체는 별도의 도핑 영역 없이 직접 소오스/드레인 전극과 접촉하게 되어 접촉 저항이 유발될 수 있다. 이러한 접촉 저항은 짧은 채널에서 더욱 두드러진다. 또한 전극을 구성하는 금속은 반도체 내의 산소와 반응하여 산화되고, 이는 전극금속산화물 박막을 형성하게 된다. 이러한 박막 분포는 채널 내의 문턱전압 분포의 균일도에 영향을 주게 된다. 또한, 소오스 전극 및 드레인 전극을 식각하기 위해서는 드라이 에칭 또는 습식 에칭을 적용하여야 한다. 그러나 드라이 에칭의 경우 고가의 진공 장치를 요구하여 제조 비용 증가의 요인이 된다. 반면 습식 에칭은 미세가공정밀도를 저하시키고, 활성층을 구성하는 산화물 반도체에 수분이 흡착되어 소자 특성 저하의 원인이 될 수 있다.
금속 산화물 반도체의 안정적인 소자특성 확보를 위해서 게이트 절연막의 계면은 실리콘 옥사이드로 형성하고 있다. 그러나, 금속 산화물 박막 트랜지스터를 위한 실리콘 옥사이드의 증착 속도가 느리고, 절연막의 정전 용량도 낮다는 문제가 존재한다. 또한, 실리콘 옥사이드를 증착할 때 사용되는 SiH4에 의하여 수소가 금속 산화물 반도체 상에 유입되어 산화물 반도체의 문턱전압 변화를 일으킬 수 있다.
따라서, 소자의 특성을 향상시키기 위하여 새로운 산화물 반도체 박막 트랜지스터 구조 및 제조 방법이 요구되고 있다.
따라서, 본 발명이 해결하고자 하는 과제는 에칭으로 인한 산화물 반도체의 손상이 없고 활성영역과 게이트 절연막 사이의 계면 특성이 우수한 박막 트랜지스터 및 그 제조 방법을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 박막 트랜지스터를 제공한다. 상기 박막 트랜지스터는 기판, 게이트 전극 영역 및 이의 양측에 배치된 제1 절연 영역들을 구비하고 상기 게이트 전극 영역 및 상기 제1 절연 영역들은 동일한 조성비를 갖는 금속의 산화물이되 상기 제1 절연 영역보다 상기 게이트 전극 영역의 수소 농도가 높은 게이트 전극 산화물층, 상기 게이트 전극 산화물층에 인접하는 게이트 절연 산화물층 및 상기 게이트 절연 산화물층의 상기 게이트 전극 산화물층에 인접하는 면의 반대 면에 인접하고 활성 영역 및 이의 양측에 배치된 제2 절연 영역들을 구비하고 상기 활성 영역 및 상기 제2 절연 영역은 동일한 조성비를 갖는 금속의 산화물이되 상기 제2 절연 영역들보다 상기 활성 영역의 수소 농도가 높은 활성 산화물층을 포함하고, 상기 게이트 전극 산화물층, 상기 게이트 절연 산화물층 및 상기 활성 산화물층은 상기 기판과 평행하게 배치된다.
상기 금속 산화물은 인듐, 아연, 갈륨, 알루미늄, 철, 주석, 마그네슘, 칼슘, 실리콘, 게르마늄 또는 그의 혼합물의 산화물일 수 있다.
상기 박막 트랜지스터는 일 실시예에 따라 상기 활성 산화물층은 활성 영역과 상기 제2 절연 영역들 사이에 배치되는 소오스 전극 영역 및 드레인 전극 영역을 더 포함하고, 상기 활성 영역, 상기 제2 절연 영역, 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 동일한 조성비를 갖는 금속의 산화물이되 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 상기 활성 영역보다 높은 수소 이온 농도를 가질 수 있다.
상기 활성 산화물층에 접하고, 소오스 전극 영역, 드레인 전극 영역 및 이들의 사이와 양 측에 배치된 제3 절연 영역들을 구비하는 소오스-드레인 전극 산화물층을 더 포함하고, 상기 소오스 전극 영역, 상기 드레인 전극 영역 및 상기 제3 절연 영역들은 동일한 조성비를 갖는 금속의 산화물이되 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 상기 제3 절연 영역보다 높은 수소 이온 농도를 가질 수 있다.
또한 상기 게이트 전극 산화물층, 상기 게이트 절연 산화물층 및 상기 활성 산화물층은 금속 원소들의 조성비가 동일할 수 있다.
상기 과제를 달성하기 위하여 본 발명의 또 다른 측면은 박막 트랜지스터의 제조 방법을 제공한다.
상기 박막 트랜지스터의 제조 방법은 제1 절연 금속 산화물 박막을 적층하고 상기 제1 절연 금속 산화물 박막 내의 일부 영역을 선택적으로 수소 플라즈마 처리하여 게이트 전극 영역을 형성하는 동시에 상기 게이트 전극 영역 양측의 제1 절연 영역들을 정의하여 상기 게이트 전극 영역 및 이의 양측에 배치된 상기 제1 절연 영역들을 갖는 게이트 전극 산화물층을 형성하는 단계, 제2 절연 금속 산화물 박막을 적층하여 게이트 절연 산화물층을 형성하는 단계, 제3 절연 금속 산화물 박막을 적층하고 상기 제3 절연 금소 산화물 박막 내의 일부 영역을 선택적으로 수소 플라즈마 처리하여 활성 영역을 형성하는 동시에 활성 영역 양측의 제2 절연 영역들을 정의하여 상기 활성 영역 및 이의 양측에 배치된 상기 제2 절연 영역들을 갖는 활성 산화물층을 형성하는 단계를 포함한다.
본 발명의 일 실시예를 따르면 박막 트랜지스터의 제조 방법은 상기 활성 산화물층의 상기 활성 영역과 상기 제2 절연 영역들이 접하는 일부 영역을 선택적으로 수소 플라즈마 처리하여 소오스 전극 영역 및 드레인 전극 영역을 형성하는 단계를 더 포함할 수 있다.
상기 활성 산화물층을 형성하는 단계, 상기 소오스 전극 및 드레인 전극을 형성하는 단계, 상기 게이트 절연 산화물층을 형성하는 단계 및 상기 게이트 전극 산화물층을 형성하는 단계를 순차적으로 수행하여 코플레이너 형의 상부 게이트 박막 트랜지스터를 제조할 수 있다..
상기 게이트 전극 산화물층을 형성하는 단계, 상기 게이트 절연 산화물층을 형성하는 단계, 상기 활성 산화물층을 형성하는 단계 및 상기 소오스 전극 및 드레인 전극을 형성하는 단계를 순차적으로 수행하여 코플레이너 형의 하부 게이트 박막 트랜지스터를 제조할 수 있다.
본 발명의 또 다른 실시예를 따르면, 상기 박막 트랜지스터의 제조 방법은 제4 절연 금속 산화물 박막을 적층하고 상기 제4 절연 금속 산화물 박막 내의 일부 영역을 선택적으로 수소 플라즈마 처리하여 소오스 전극 및 드레인 전극을 형성함과 동시에 상기 소오스 전극 및 상기 드레인 전극의 사이와 양측의 제3 절연 영역을 정의하여 상기 소오스 전극, 상기 드레인 전극 및 이의 사이와 양측에 배치된 제3 절연 영역을 갖는 소오스-드레인 전극 산화물층을 형성하는 단계를 더 포함할 수 있다.
상기 소오스-드레인 전극 산화물층을 형성하는 단계, 상기 활성 산화물층을 형성하는 단계, 상기 게이트 절연 산화물층을 형성하는 단계 및 상기 게이트 전극 산화물층을 형성하는 단계를 순차적으로 수행하여 스태거드 형의 상부 게이트 박막 트랜지스터를 제조할 수 있다.
상기 게이트 전극 산화물층을 형성하는 단계, 상기 게이트 절연 산화물층을 형성하는 단계, 상기 활성 산화물층을 형성하는 단계 및 상기 소오스-드레인 전극 산화물층을 형성하는 단계를 순차적으로 수행하여 스태거드 형의 하부 게이트 박막 트랜지스터를 제조할 수 있다.
또한, 본 발명의 또 다른 일 실시예를 따르면 박막 트랜지스터를 게이트 전극을 공유하도록 수직으로 적층 함으로써, 기판, 상기 기판 상에 형성되고, 소오스 전극 영역, 드레인 전극 영역 및 이들의 사이와 양 측에 배치된 제1 절연 영역들을 구비하고 상기 소오스 전극 영역, 상기 드레인 전극 영역은 상기 제1 절연 영역들과 동일한 조성비를 갖는 금속의 산화물이되 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 상기 제1 절연 영역들보다 높은 수소 이온 농도를 갖는 제1 소오스-드레인 전극 산화물층, 상기 소오스-드레인 전극 산화물층 상에 형성되고, 제1 활성 영역 및 이의 양측에 배치된 제2 절연 영역들을 구비하고 상기 제1 활성 영역 및 상기 제2 절연 영역은 동일한 조성비를 갖는 금속의 산화물이되 상기 제1 활성 영역의 수소 농도는 상기 제2 절연 영역들보다 높고, 상기 소오스 전극 영역 및 상기 드레인 전극 영역보다 수소 농도가 낮은 제1 활성 산화물층, 상기 제1 활성 산화물층 상에 형성된 제1 게이트 절연 산화물층, 상기 제1 게이트 절연 산화물층 상에 형성되고, 게이트 전극 영역 및 이의 양측에 배치된 제3 절연 영역들을 구비하고 상기 게이트 전극 영역 및 상기 제3 절연 영역들은 동일한 조성비를 갖는 금속의 산화물이되 상기 제3 절연 영역보다 상기 게이트 전극 영역의 수소 농도가 높은 게이트 전극 산화물층, 상기 게이트 전극 산화물층 상에 형성된 제2 게이트 절연 산화물층, 상기 제2 게이트 절연 산화물층 상에 형성되고, 제2 활성 영역 및 이의 양측에 배치된 제4 절연 영역들을 구비하고 상기 제2 활성 영역 및 상기 제4 절연 영역은 동일한 조성비를 갖는 금속의 산화물이되 상기 제4 절연 영역들보다 상기 제2 활성 영역의 수소 농도가 높은 제2 활성 산화물층 및 상기 제2 활성 산화물층 상에 형성되고, 소오스 전극 영역, 드레인 전극 영역 및 이들의 사이와 양 측에 배치된 제5 절연 영역들을 구비하고 상기 소오스 전극 영역, 상기 드레인 전극 영역은 상기 제5 절연 영역들과 동일한 조성비를 갖는 금속의 산화물이되 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 상기 제2 활성 영역보다 제2 소오스-드레인 전극 산화물층을 포함하고, 상기 게이트 전극 산화물층, 상기 제1 게이트 절연 산화물층, 상기 제1 게이트 절연 산화물층, 상기 제1 소오스-드레인 전극 산화물층, 상기 제2 소오스-드레인 전극 산화물층, 상기 제1 활성 산화물층 및 상기 제2 활성 산화물층은 상기 기판과 평행하게 배치되는 박막 트랜지스터를 제조할 수 있다.
본 발명의 실시예들에 따르면, 금속 산화물 반도체의 활성 영역에 손상을 줄 수 있는 에칭 공정 없이 박막 트랜지스터의 각 구성 요소를 형성할 수 있다. 더 나아가, 절연성의 금속 산화물을 절연막으로 사용하여 활성 영역과 게이트 절연막 사이의 우수한 계면 특성을 기대할 수 있으며, 절연성의 금속 산화물을 소자 간의 분리 영역으로 사용하여 다이싱, 에칭과 같이 금속 산화물 반도체에 손상을 주는 공정과정을 필요로 하지 않는다. 집적화 기술의 관점에서, 이러한 절연성의 금속 산화물 영역을 금속 배선의 기판으로 사용하는 metal-over-oxide 기술에 적용 가능하다.
또한, 실리콘 기반 반도체 기술에서 사용되는 선택적 도핑 기업인 Planar technology를 산화물 반도체에서도 적용 가능하다(US 3025589 Hoerni, J. A.: "Method of Manufacturing Semiconductor Devices" filed May 1, 1959). 즉, 수소 플라즈마 처리를 통하여 고온의 열처리 공정을 생략하거나, 낮은 온도의 열처리만으로도 우수한 소자 특성을 얻을 수 있다. 수소 플라즈마 처리 또는 산소 플라즈마 처리를 통하여 활성 영역의 문턱 전압값, 이동도 및 저항값을 조절 가능하다.
본 발명에 따라 제조된 박막 트랜지스터는 전체 구조가 일정한 두께를 가지므로, 일정한 두께의 박막이 갖는 특징을 나타낼 것으로 기대된다. 즉, 투과도, 빛의 산란 및 반사와 같은 광 특성이 소자 전체에서 일정할 것으로 기대된다. 따라서, 하나의 기판 상에서 에칭 공정 없이 복수의 박막 트랜지스터를 제조할 수 있고, 낮은 비용으로 우수한 소자 특성을 갖는 박막 트랜지스터를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도들이다.
도 7 내지 도 9는 본 발명의 실시예들에 따른 박막 트랜지스터의 구조를 도시한 단면도들이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도들이다.
도 7 내지 도 9는 본 발명의 실시예들에 따른 박막 트랜지스터의 구조를 도시한 단면도들이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것으로 이해할 수 있을 것이다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소에 "접하는" 것으로 언급될 때, 이것은 직접적으로 다른 요소에 맞닿아 접촉하는 것으로 이해할 수 있을 것이다. 반면 "인접하는" 것으로 언급될 때, 이것은 구성요소간에 이웃하여 가까이 위치하나 그 사이에 중간 요소가 존재할 수도 있다는 것으로 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다. 또한 제1, 제2 등의 용어는 각 구성 요소를 구별하기 위하여 사용되었으며, 위치 또는 제조 순서 등을 의미하지 않는 다는 것을 이해할 것이다.
이하, 본 발명에 따라 고절연성의 금속 산화물 박막에 수소 플라즈마 처리를 하여 동일 층 상에 절연 영역, 도전 영역 또는 활성 영역을 형성하는 기술을 사용하여 제조한 다양한 구조의 박막 트랜지스터 및 그 제조 방법에 대해 설명한다.
실시예
1 :
코플레이너
(
Copalnar
) 구조의 하부
게이트(Bottom gate)형
박막 트랜지스터
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 구조를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 박막 트랜지스터는 절연성의 금속 산화물 박막이 기판에 평행하게 여러 층 적층되어 있고, 각 층은 동일층 내에 절연 영역, 도전 영역 또는 활성 영역을 포함하고 있다. 즉, 박막 트랜지스터는 기판(100) 상에 형성된, 제1 절연 영역들(11) 및 게이트 전극 영역(13)을 포함하는 게이트 전극 산화물층(10), 상기 게이트 전극 산화물층(10) 상에 형성되는 게이트 절연 산화물층(20), 상기 게이트 절연 산화물층(20) 상에 형성되고 제2 절연 영역들(31), 활성 영역(33), 소오스 전극 영역(35) 및 드레인 전극 영역(37)을 포함하는 활성 산화물층(30)을 포함한다.
상기 제1 절연 영역(11) 및 상기 게이트 전극 영역(13)은 기판에 평행한 동일층의 금속 산화물 박막 내에 형성되어 있으며, 상기 게이트 전극 영역(13)의 양측 주변 영역이 제1 절연 영역(11)으로 정의된다. 마찬가지로, 제3 절연 영역들(31), 활성 영역(33), 소오스 전극 영역(35) 및 드레인 전극 영역(37)은 기판에 평행한 동일층의 금속 산화물 박막 내에 형성되어 있으며, 활성 영역(33), 소오스 전극 영역(35) 및 드레인 전극 영역(37)의 양측 주변 영역이 제3 절연 영역들(31)로 정의된다. 절연 산화물층(20)은 도전 영역 또는 활성 영역을 포함하지 않는다.
상기 게이트 전극 영역(13) 상에 상기 게이트 절연 산화물층(20)이 위치하고, 상기 게이트 절연 산화물층(20) 상에 상기 게이트 전극 영역(13)과 중첩되는 활성 영역(33)이 위치한다. 상기 활성 영역(33)의 양측에는 소오스 전극 영역(35) 및 드레인 전극 영역(37)이 형성되고, 상기 활성 영역(33)과 전기적으로 연결되어 코플레이너(Coplanar) 구조의 하부 게이트형(Bottom gate) 박막 트랜지스터를 형성한다. 상기 소오스 전극 영역(35) 및 드레인 전극 영역(37)은 기생 정전 용량 및 누설 전류의 발생을 최소화하기 위하여 상기 게이트 전극 영역(13)이 형성된 영역 상에 중첩되지 않도록 형성할 수 있다.
상기 게이트 전극 산화물층(10), 게이트 절연 산화물층(20) 및 활성 산화물층(30)은 인듐, 아연, 주석 또는 그의 혼합물의 산화물을 포함할 수 있다. 또한, 갈륨, 알루미늄, 철, 마그네슘, 칼슘, 실리콘 및 게르마늄 중에서 적어도 어느 하나 이상의 금속을 포함할 수 있다.
상기 제1 절연 영역(11), 게이트 절연 산화물층(20) 및 제2 절연 영역(31)은 절연성의 금속 산화물일 수 있다. 따라서 게이트 절연 산화물층(20)은 게이트 전극(13) 및 활성층(33) 사이에 개재되어, 게이트 절연막으로 기능한다. 제1 절연 영역(11) 및 제2 절연 영역(31)은 하나의 기판 상에 여러 개의 박막 트랜지스터 소자가 형성된 경우 각 소자를 분리하기 위한 소자 분리 영역으로 기능한다. 이를 통하여 에칭, 다이싱과 같이 박막 트랜지스터에 손상을 줄 수 있는 공정 없이 박막 트랜지스터의 소자간 분리가 가능하다.
도 2 내지 도 는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도들이다.
도 2를 참조하면, 먼저 기판(100) 상에 제1 절연 금속 산화물 박막(10')을 적층한다.
기판(100)은 실리콘, 사파이어, 유리, 플라스틱 등 다양한 기판을 사용할 수 있다. 기판(00) 상에 형성되는 제1 절연 금속 산화물 박막(10')은 인듐, 아연, 주석 또는 그의 혼합물의 산화물을 포함할 수 있다. 또한, 갈륨, 알루미늄, 철, 마그네슘, 칼슘, 실리콘 및 게르마늄 중에서 적어도 어느 하나 이상의 금속을 포함할 수 있다. 제1 절연 금속 산화물 박막(10')을 형성하는 방법은 스퍼터링, 원자층 증착, 화학 기상 증착 및 졸-겔법 등의 다양한 방법이 사용될 수 있다.
수소 플라즈마 처리를 하지 않은 영역이 소자 분리 영역으로서 기능하기 위하여 제1 절연 금속 산화물 박막(10')의 형성 시 고절연성이 보장되어야 한다. 스퍼터링을 통해 금속 산화물 박막을 형성할 경우 산소 분압을 높여 금속 산화물 박막을 형성하여 고절연성(100Ω·㎝ 이상)을 얻을 수 있다.
도 3을 참조하면, 제1 절연 금속 산화물 박막(10') 상에 게이트 전극 마스크(51)를 형성하고, 수소 플라즈마 처리를 수행하여 상기 게이트 전극 마스크(51) 사이의 노출된 제1 절연 금속 산화물 박막(10')의 일부 영역 상에 게이트 전극 영역(13)을 형성함과 동시에 상기 게이트 전극 영역(13)의 양측에 제1 절연 영역(11)을 정의한다.
상기 제1 절연 금속 산화물 박막(10') 상에 감광액(Photo Resist)을 도포하고, 포토 리소그래피 공정을 통하여 게이트 전극(13)이 형성될 영역의 감광액을 제거하여 제1 절연 금속 산화물 박막(10')을 노출한다. 그 후 게이트 전극 마스크(51) 및 제1 절연 금속 산화물 박막(10')에 수소 플라즈마 처리를 하여 상기 게이트 전극 마스크(51) 사이의 노출된 제1 절연 금속 산화물 박막(10')의 일부 영역 상에 게이트 전극 영역(13)을 형성한다.
수소 플라즈마 처리는 1 mTorr 내지 1000mTorr의 저진공에서 100W 이내의 RF power로 1분 이내에 수행할 수 있다. 금속 산화물의 종류 및 두께에 따라서, 플라즈마 처리 조건은 달라질 수 있다. 수소 플라즈마 처리를 통하여 게이트 전극 산화물층(10)의 노출된 영역은 높은 수소 이온 농도를 가지도록 개질 되어 게이트 전극 영역(13)을 형성한다. 높은 수소 이온 농도를 가지는 게이트 전극 영역(13)은 도전성을 가지게 된다. 게이트 전극 마스크(51)에 덮여 수소 플라즈마 처리의 영향을 받지 않은 주변 영역은 제1 절연 영역(11)으로 정의된다.
도 4를 참조하면, 게이트 전극 마스크(51)를 제거하고, 게이트 전극 산화물층(10) 상에 제2 금속 산화물 박막을 적층하여 게이트 절연 산화물층(20)을 형성한다.
상기 게이트 절연 산화물층(20)은 절연성의 금속 산화물을 포함하며, 상기 제1 금속 산화물 박막(10')과 동일한 조성을 가질 수 있다. 상기 게이트 절연 산화물층(20)은 상기 제1 금속 산화물 박막(10')을 형성하는 방법과 동일한 방법으로 형성할 수 있다. 상기 게이트 절연 산화물층(20)은 게이트 전극 영역(13)과 활성층(33) 사이에 개재되어 전류의 누설을 차단하는 게이트 절연막으로 기능한다.
도 5를 참조하면, 게이트 절연 산화물층(20) 상에 제3 절연 금속 산화물 박막을 형성하고, 상기 제3 절연 금속 산화물 박막 상에 활성 영역 마스크(53)을 형성하여 수소 플라즈마 처리를 한다. 상기 제3 절연 금속 산화물 박막은 상기 제1 금속 산화물 박막(10) 및 상기 게이트 절연 산화물층(20)과 동일한 조성을 가질 수 있으며, 동일한 방법으로 형성될 수 있다. 상기 활성 영역 마스크(53)는 상기 제3 절연 금속 산화물 박막 상에 감광액을 도포하고, 포토 리소그래피 공정을 통하여 활성 영역(33)이 형성될 영역의 감광액을 제거하여 형성한다. 그 후 활성 영역 마스크(53) 및 제3 절연 금속 산화물 박막에 수소 플라즈마 처리를 하여 활성 영역 마스크(53) 사이로 노출된 상기 제3 절연 금속 산화물 박막의 일부 영역에 활성 영역(33)을 형성한다.
수소 플라즈마 처리는 1 mTorr 내지 1000mTorr의 저진공에서 100W 이내의 RF power로 1분 이내에 수행하되, 게이트 전극 영역(13)을 형성할 때 보다 더 낮은 수소 이온 농도를 갖도록 수소 가스의 양, RF 파워 또는 처리 시간을 조절할 수 있다. 활성 영역(33)은 반도체성을 가질 수 있다. 추가적인 산소 플라즈마 처리 또는 후술할 열처리를 통하여 활성 영역(33)의 문턱 전압을 조절할 수 있다.
도 6을 참조하면, 활성 영역 마스크(53)를 제거하고, 소오스-드레인 전극 마스크(55)를 형성한다. 소오스-드레인 전극 마스크(55)는 포토 리소그래피 공정을 사용하여 활성 영역(33)과 제2 절연 영역들(31)이 접하는 영역을 노출하도록 형성할 수 있다. 상기 소오스-드레인 전극 마스크(55) 및 활성 산화물층(30)에 수소 플라즈마 처리를 하여 상기 소오스-드레인 전극 마스크(55) 사이로 노출된 활성 산화물층(30)의 일부 영역에 소오스 전극 영역(35) 및 드레인 전극 영역(37)을 형성한다.
수소 플라즈마 처리는 1mTorr 내지 1000mTorr의 저진공에서 100W 이내의 RF power로 1분 이내에 수행하되, 소오스 전극 영역(35) 및 드레인 전극 영역(37)이 게이트 전극 영역(13)과 비슷한 정도로 높은 수소 이온을 갖도록 처리한다. 높은 수소 이온 농도를 갖는 소오스 전극 영역(35) 및 드레인 전극 영역(37)은 도전성을 갖는다.
활성 영역(33)과 제2 절연 영역들(31) 사이에 형성된 소오스 전극 영역(35) 및 드레인 전극 영역(37)은 활성 영역(33)을 전기적으로 연결하는 역할을 한다. 상기 활성 영역(33), 소오스 전극 영역(35) 및 드레인 전극 영역(37)은 동일 층 상에서 동일한 조성을 갖는 금속 산화물을 개질하여 형성되었기 때문에 금속 산화물 반도체와 금속 전극 간에서 흔히 생기는 접촉 저항의 문제가 없다. 또한 금속 전극이 금속 산화물 반도체에 의해 산화되며 생기는 금속 박막 층이 형성되지 않으므로, 이로 인한 활성 영역(33)의 문턱 전압 변화의 우려가 없다.
도면상에 도시되지 않았지만, 선택적으로 열처리 단계가 추가될 수 있다. 열처리는 각 플라즈마 처리 단계의 전, 후 또는 모든 박막 트랜지스터의 제조 공정이 완료된 후 수행될 수 있다. 열처리는 급속 열처리(Rapid thermal annealing)을 통해 수행될 수 있다. 수소 플라즈마 처리에 의하여 수소 이온이 주입된 영역은 낮은 온도의 열처리만으로도 이동도 및 전도도 등의 소자 특성이 큰 폭으로 개선되는 것을 확인할 수 있었다.
실시예 2 내지 4 : 다양한 구조의 박막 트랜지스터
도 7 내지 도 9는 본 발명의 다른 실시예들에 따른 박막 트랜지스터의 구조를 도시한 단면도들이다.
도 7 내지 도 9는 상술한 도 1의 설명과 동일한 구성 요소를 포함할 수 있다. 또한 이를 형성하기 위한 단계들은 도 2 내지 도 6에 서술된 단계들과 유사하다. 이에 이하에서는 동일한 구성에 대하여 도 1 내지 도 6의 설명을 원용하여 상세한 설명을 생략하도록 한다.
도 7를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는, 기판(100) 상에 형성되고 제2 절연 영역(31), 활성 영역(33), 소오스 전극(35) 및 드레인 전극(37)을 포함하는 활성 산화물층(30), 상기 활성 산화물층(30) 상에 형성되는 게이트 절연 산화물층(20), 상기 게이트 절연 산화물층(20) 상에 형성되고 제1 절연 영역(11) 및 게이트 전극 영역(13)을 포함하는 게이트 전극 산화물층(10)을 포함할 수 있다. 즉, 코플레이너 구조의 상부 게이트형(Top gate) 박막 트랜지스터를 형성할 수 있다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는, 기판 상에 형성되고, 제1 절연 영역 및 게이트 전극 영역(13)을 포함하는 게이트 전극 산화물층(10), 상기 게이트 전극 산화물층(10) 상에 형성되는 게이트 절연 산화물층(20), 상기 게이트 절연 산화물층(20) 상에 형성되고 제2 절연 영역(31) 및 활성 영역(33)을 포함하는 활성 산화물층(30) 및 상기 활성 산화물층(30) 상에 형성되고 제3 절연 영역(41), 소오스 전극 영역(45) 및 드레인 전극 영역(47)을 포함하는 소오스-드레인 전극 산화물층(40)을 포함할 수 있다. 즉 스태거드(staggered) 구조의 하부 게이트형 박막 트랜지스터를 형성할 수 있다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는, 기판 상에 형성되고, 제3 절연 영역(41), 소오스 전극 영역(45) 및 드레인 전극 영역(47)을 포함하는 소오스-드레인 전극 산화물층(40), 상기 소오스-드레인 전극 산화물층(40) 상에 형성되고 제2 절연 영역(31) 및 활성 영역(33)을 포함하는 활성 산화물층(30), 상기 활성 산화물층(30) 상에 형성되는 게이트 절연 산화물층(20) 및 상기 게이트 절연 산화물층(20) 상에 형성되고 상기 제1 절연 영역(11) 및 게이트 전극 영역(13)을 포함하는 게이트 전극 산화물층(10)을 포함할 수 있다. 즉 스태거드 구조의 상부 게이트형 박막 트랜지스터를 형성할 수 있다.
실시예
5 : 3차원
적층구조를 가지는 박막 트랜지스터
도 10은 본 발명의 일 실시예에 따라 제조한 3차원 적층구조를 가지는 박막 트랜지스터를 도시한 단면도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 3차원 적층구조를 가지는 박막 트랜지스터는, 기판 상에 형성되고, 제3 절연 영역(41), 소오스 전극 영역(45) 및 드레인 전극 영역(47)을 포함하는 제1 소오스-드레인 전극 산화물층(40), 상기 제1 소오스-드레인 전극 산화물층(40) 상에 형성되고 제2 절연 영역(31) 및 제1 활성 영역(33)을 포함하는 제1 활성 산화물층(30), 상기 제1 활성 산화물층(30) 상에 형성되는 제1 게이트 절연 산화물층(20) 및 상기 제1 게이트 절연 산화물층(20) 상에 형성되고 상기 제1 절연 영역(11) 및 게이트 전극 영역(13)을 포함하는 제1 게이트 전극 산화물층(10), 상기 게이트 전극 산화물층(10) 상에 형성되는 제2 게이트 절연 산화물층(20'), 상기 제2 게이트 절연 산화물층(20') 상에 형성되고, 제4 절연 영역(31') 및 제2 활성 영역(33')을 포함하는 제2 활성 산화물층(30') 및 상기 제2 활성 산화물층(30') 상에 형성되고, 제5 절연영역(41'), 소오스 전극 영역(45') 및 드레인 전극 영역(47')을 포함하는 제2 소오스-드레인 전극 산화물층을 포함할 수 있다.
도 10에 도시된 바와 같이 3차원 적층 구조를 가지는 박막 트랜지스터는 종래의 박막 트랜지스터 구조를 가지는 소자 1개의 면적에 수직으로 2개의 트랜지스터를 형성할 수 있을 뿐 아니라, 하나의 게이트를 이용하여 두 개의 트랜지스터를 동시에 제어할 수 있다. 구현하고자 하는 소자의 목적에 따라 제1 활성 영역(33)과 제2 활성 영역(33')의 도핑 농도를 달리 할 수 있다. 동일한 방법으로 수직으로 2개 이상의 활성 영역이 적층된 3차원 집적 구조의 트랜지스터를 형성하여 소자의 집적도를 높일 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100 : 기판
10': 제1 금속 산화물 박막 10 : 게이트 전극 산화물층
11 : 제1 절연 영역 13 : 게이트 전극 영역
20 : 게이트 절연 산화물층
30 : 활성 산화물층 31 : 제2 절연 영역
33 : 활성 영역 35 : 소오스 전극 영역
37 : 드레인 전극 영역 40 : 소오스-드레인 전극 산화물층
41 : 제3 절연 영역 45 : 소오스 전극 영역
47 : 드레인 전극 영역 51 : 게이트 전극 마스크
53 : 활성 영역 마스크 55 : 소오스-드레인 전극 마스크
10': 제1 금속 산화물 박막 10 : 게이트 전극 산화물층
11 : 제1 절연 영역 13 : 게이트 전극 영역
20 : 게이트 절연 산화물층
30 : 활성 산화물층 31 : 제2 절연 영역
33 : 활성 영역 35 : 소오스 전극 영역
37 : 드레인 전극 영역 40 : 소오스-드레인 전극 산화물층
41 : 제3 절연 영역 45 : 소오스 전극 영역
47 : 드레인 전극 영역 51 : 게이트 전극 마스크
53 : 활성 영역 마스크 55 : 소오스-드레인 전극 마스크
Claims (12)
- 기판;
게이트 전극 영역 및 이의 양측에 배치된 제1 절연 영역들을 구비하고 상기 게이트 전극 영역 및 상기 제1 절연 영역들은 동일한 조성비를 갖는 금속의 산화물이되 상기 제1 절연 영역보다 상기 게이트 전극 영역의 수소 농도가 높은 게이트 전극 산화물층;
상기 게이트 전극 산화물층에 인접하는 게이트 절연 산화물층; 및
상기 게이트 절연 산화물층의 상기 게이트 전극 산화물층에 인접하는 면의 반대 면에 인접하고 활성 영역 및 이의 양측에 배치된 제2 절연 영역들을 구비하고 상기 활성 영역 및 상기 제2 절연 영역은 동일한 조성비를 갖는 금속의 산화물이되 상기 제2 절연 영역들보다 상기 활성 영역의 수소 농도가 높은 활성 산화물층을 포함하고,
상기 게이트 전극 산화물층, 상기 게이트 절연 산화물층 및 상기 활성 산화물층은 상기 기판과 평행하게 배치되는 박막 트랜지스터. - 제1항에 있어서,
상기 금속 산화물은 인듐, 아연, 갈륨, 알루미늄, 철, 주석, 마그네슘, 칼슘, 실리콘, 게르마늄 또는 그의 혼합물의 산화물인 박막 트랜지스터. - 제1항에 있어서,
상기 활성 산화물층은 활성 영역과 상기 제2 절연 영역들 사이에 배치되는 소오스 전극 영역 및 드레인 전극 영역을 더 포함하고,
상기 활성 영역, 상기 제2 절연 영역, 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 동일한 조성비를 갖는 금속의 산화물이되 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 상기 활성 영역보다 높은 수소 이온 농도를 갖는 박막 트랜지스터. - 제1항에 있어서,
상기 활성 산화물층에 접하고, 소오스 전극 영역, 드레인 전극 영역 및 이들의 사이와 양 측에 배치된 제3 절연 영역들을 구비하는 소오스-드레인 전극 산화물층을 더 포함하고, 상기 소오스 전극 영역, 상기 드레인 전극 영역 및 상기 제3 절연 영역들은 동일한 조성비를 갖는 금속의 산화물이되 상기 소오스 전극 영역 및 상기 드레인 전극 영역은 상기 제3 절연 영역보다 높은 수소 이온 농도를 갖는 박막 트랜지스터. - 제1항에 있어서,
상기 게이트 전극 산화물층, 상기 게이트 절연 산화물층 및 상기 활성 산화물층은 동일한 금속 원소들의 산화물인 박막 트랜지스터. - 제1 절연 금속 산화물 박막을 적층하고 상기 제1 절연 금속 산화물 박막 내의 일부 영역을 선택적으로 수소 플라즈마 처리하여 게이트 전극 영역을 형성하는 동시에 상기 게이트 전극 영역 양측의 제1 절연 영역들을 정의하여 상기 게이트 전극 영역 및 이의 양측에 배치된 상기 제1 절연 영역들을 갖는 게이트 전극 산화물층을 형성하는 단계;
제2 절연 금속 산화물 박막을 적층하여 게이트 절연 산화물층을 형성하는 단계;
제3 절연 금속 산화물 박막을 적층하고 상기 제3 절연 금소 산화물 박막 내의 일부 영역을 선택적으로 수소 플라즈마 처리하여 활성 영역을 형성하는 동시에 활성 영역 양측의 제2 절연 영역들을 정의하여 상기 활성 영역 및 이의 양측에 배치된 상기 제2 절연 영역들을 갖는 활성 산화물층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법. - 제6항에 있어서,
상기 활성 산화물층의 상기 활성 영역과 상기 제2 절연 영역들이 접하는 일부 영역을 선택적으로 수소 플라즈마 처리하여 소오스 전극 영역 및 드레인 전극 영역을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법. - 제7항에 있어서,
상기 활성 산화물층을 형성하는 단계;
상기 소오스 전극 및 드레인 전극을 형성하는 단계;
상기 게이트 절연 산화물층을 형성하는 단계; 및
상기 게이트 전극 산화물층을 형성하는 단계를 순차적으로 수행하는 박막 트랜지스터의 제조 방법. - 제7항에 있어서,
상기 게이트 전극 산화물층을 형성하는 단계;
상기 게이트 절연 산화물층을 형성하는 단계;
상기 활성 산화물층을 형성하는 단계; 및
상기 소오스 전극 및 드레인 전극을 형성하는 단계를 순차적으로 수행하는 박막 트랜지스터의 제조 방법. - 제6항에 있어서,
제4 절연 금속 산화물 박막을 적층하고 상기 제4 절연 금속 산화물 박막 내의 일부 영역을 선택적으로 수소 플라즈마 처리하여 소오스 전극 및 드레인 전극을 형성함과 동시에 상기 소오스 전극 및 상기 드레인 전극의 사이와 양측의 제3 절연 영역을 정의하여 상기 소오스 전극, 상기 드레인 전극 및 이의 사이와 양측에 배치된 상기 제3 절연 영역을 갖는 소오스-드레인 전극 산화물층을 형성하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법. - 제10항에 있어서,
상기 소오스-드레인 전극 산화물층을 형성하는 단계;
상기 활성 산화물층을 형성하는 단계;
상기 게이트 절연 산화물층을 형성하는 단계; 및
상기 게이트 전극 산화물층을 형성하는 단계를 순차적으로 수행하는 박막 트랜지스터의 제조 방법. - 제10항에 있어서,
상기 게이트 전극 산화물층을 형성하는 단계;
상기 게이트 절연 산화물층을 형성하는 단계;
상기 활성 산화물층을 형성하는 단계; 및
상기 소오스-드레인 전극 산화물층을 형성하는 단계를 순차적으로 수행하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170096796A KR101973269B1 (ko) | 2017-07-31 | 2017-07-31 | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170096796A KR101973269B1 (ko) | 2017-07-31 | 2017-07-31 | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190012974A true KR20190012974A (ko) | 2019-02-11 |
| KR101973269B1 KR101973269B1 (ko) | 2019-04-26 |
Family
ID=65370536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170096796A KR101973269B1 (ko) | 2017-07-31 | 2017-07-31 | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101973269B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| WO2012043338A1 (ja) * | 2010-09-28 | 2012-04-05 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置 |
| JP2013077815A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
| KR20150009319A (ko) * | 2013-07-16 | 2015-01-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
-
2017
- 2017-07-31 KR KR1020170096796A patent/KR101973269B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2007220816A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
| WO2012043338A1 (ja) * | 2010-09-28 | 2012-04-05 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置 |
| JP2013077815A (ja) * | 2011-09-16 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
| KR20150009319A (ko) * | 2013-07-16 | 2015-01-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101973269B1 (ko) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
| CN107994066B (zh) | Tft、制作方法、阵列基板、显示面板及装置 | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US20220367271A1 (en) | Semiconductor device and method for fabricating the same | |
| CN107564966B (zh) | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 | |
| US8377770B2 (en) | Method for manufacturing transistor | |
| US20050104140A1 (en) | Low-power multiple-channel fully depleted quantum well CMOSFETs | |
| CN112397573B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US10037914B2 (en) | Semiconductor transistor device and fabrication method thereof | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| KR101973269B1 (ko) | 산화물 반도체 박막 트랜지스터 및 이의 제조방법 | |
| US10679905B2 (en) | Semiconductor structures and fabrication methods thereof | |
| US10510899B2 (en) | Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel | |
| CN111933648A (zh) | 阵列基板及其制备方法和显示装置 | |
| CN106960817B (zh) | 一种半导体器件以及制备方法、电子装置 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| TWI687983B (zh) | 鰭片結構及其製造方法 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| US20240006516A1 (en) | Thin film transistor and manufacturing method thereof | |
| CN106571389A (zh) | 晶体管及其形成方法 | |
| CN106711155A (zh) | 一种阵列基板、显示面板及显示装置 | |
| TWI635597B (zh) | 用於製造具有記憶體單元之積體電路的方法 | |
| CN116799016A (zh) | 阵列基板及其制作方法和显示面板 | |
| WO2022269447A1 (en) | Stacked fet with different channel materials | |
| CN114122148A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示面板和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |