KR20190006687A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190006687A
KR20190006687A KR1020170087681A KR20170087681A KR20190006687A KR 20190006687 A KR20190006687 A KR 20190006687A KR 1020170087681 A KR1020170087681 A KR 1020170087681A KR 20170087681 A KR20170087681 A KR 20170087681A KR 20190006687 A KR20190006687 A KR 20190006687A
Authority
KR
South Korea
Prior art keywords
page
memory block
logical address
map
scan
Prior art date
Application number
KR1020170087681A
Other languages
English (en)
Other versions
KR102270103B1 (ko
Inventor
구덕회
김용태
신숭선
정천옥
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170087681A priority Critical patent/KR102270103B1/ko
Priority to US15/881,859 priority patent/US10691352B2/en
Priority to CN201810327054.7A priority patent/CN109240949B/zh
Publication of KR20190006687A publication Critical patent/KR20190006687A/ko
Application granted granted Critical
Publication of KR102270103B1 publication Critical patent/KR102270103B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 본 발명의 실시 예에 따른 쓰기가 완료된 클로즈 메모리 블럭과 쓰기가 진행 중인 오픈 메모리 블럭을 포함하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법은, 상기 오픈 메모리 블럭의 마지막으로 쓰여진 페이지의 다음에 쓰여질 페이지를 가르키는 스캔 포인터와, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 포함하는 맵 스캔 정보를 생성하고, 그리고 정전 상태로부터 복귀된 경우, 상기 맵 스캔 정보를 참조하여 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하고, 독출된 논리 어드레스에 근거하여 어드레스 맵을 리빌드한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는, 정전 상태로부터의 복귀 동작 시, 어드레스 맵을 효율적으로 리빌드(rebuild)할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 쓰기가 완료된 클로즈 메모리 블럭과 쓰기가 진행 중인 오픈 메모리 블럭을 포함하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법은, 상기 오픈 메모리 블럭의 마지막으로 쓰여진 페이지의 다음에 쓰여질 페이지를 가르키는 스캔 포인터와, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 포함하는 맵 스캔 정보를 생성하고, 그리고 정전 상태로부터 복귀된 경우, 상기 맵 스캔 정보를 참조하여 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하고, 독출된 논리 어드레스에 근거하여 어드레스 맵을 리빌드한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 쓰기가 완료된 클로즈 메모리 블럭과 쓰기가 진행 중인 오픈 메모리 블럭을 포함하는 불휘발성 메모리 장치; 및 논리 어드레스를 상기 불휘발성 메모리 장치의 물리 어드레스로 변환하기 위한 어드레스 맵 및 을 생성하고 관리하는 컨트롤 유닛을 포함하되, 상기 컨트롤 유닛은, 상기 오픈 메모리 블럭의 마지막으로 쓰여진 페이지의 다음에 쓰여질 페이지를 가르키는 스캔 포인터와, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 포함하는 맵 스캔 정보를 생성하고, 그리고 정전 상태로부터 복귀된 경우, 상기 맵 스캔 정보를 참조하여 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하고, 독출된 논리 어드레스에 근거하여 어드레스 맵을 리빌드한다.
본 발명의 실시 예에 따른 데이터 저장 장치는 정전 상태로부터의 복귀 동작 시 어드레스 맵을 효율적으로 리빌드할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 컨트롤 유닛에 의해서 구동되는 펌웨어를 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 P2L 맵을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 L2P 맵을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 메모리 블럭의 구성을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 페이지 P2L 정보를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 블럭 P2L 정보를 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 최초로 생성된 맵 스캔 정보를 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 업데이트된 맵 스캔 정보를 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 순서도이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 컨트롤 유닛(220)은 호스트 장치로부터 전송된 리퀘스트를 처리할 수 있다. 컨트롤 유닛(220)은, 리퀘스트를 처리하기 위해서, 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 내부의 기능 블럭들(210, 230 및 240) 및 불휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 커맨드, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 데이터를 제공 받을 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 커맨드, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 하나 이상의 신호 라인을 포함하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로 사용될 수 있다.
불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(300)는 메모리 셀 영역(310)을 포함할 수 있다. 메모리 셀 영역(310)은 복수의 메모리 블럭들(B1~Bm)을 포함할 수 있다. 메모리 블럭들(B1~Bm) 각각은 복수의 페이지들(P1~Pn)을 포함할 수 있다. 메모리 셀 영역(310)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지(P)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(P)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 삭제되는 메모리 셀들은 메모리 블럭(B)으로 구성될 수 있다.
도 2는 본 발명의 실시 예에 따른 컨트롤 유닛에 의해서 구동되는 펌웨어를 설명하기 위한 도면이다. 도 2를 참조하면, 랜덤 액세스 메모리(230)에 로딩된 펌웨어는 어드레스 맵(MAP) 및 맵 스캔 정보(MSI)를 포함할 수 있다. 비록 도시되지는 않았지만, 랜덤 액세스 메모리(230)에 로딩된 펌웨어(FW)는 웨어-레벨링 모듈, 배드 블럭 관리 모듈, 가비지 컬렉션 모듈, 인터리빙 모듈 등과 같이 불휘발성 메모리 장치(300)를 제어하기 위한 모듈들, 비정상적인 전원 차단에 대비하기 위한 정전 관리 모듈 등을 포함할 수 있다.
데이터 저장 장치(100)를 액세스하기 위해서 리퀘스트를 제공하는 호스트 장치는, 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 컨트롤 유닛(220)은 논리 어드레스를 불휘발성 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 호스트 장치의 리퀘스트를 처리할 수 있다. 이러한 어드레스 변환 동작을 위해서, 어드레스 변환 정보, 즉, 어드레스 맵(MAP)이 생성되고 관리될 수 있다. 어드레스 맵(MAP)은 도 3에 도시된 P2L(physical to logical) 맵과 도 4에 도시된 L2P(logical to physical) 맵을 포함할 수 있다.
맵 스캔 정보(MSI)는 어드레스 맵(MAP)을 리빌드(rebuild)하기 위한 정보를 포함할 수 있다. 휘발성 특성을 갖는 랜덤 액세스 메모리(230)에 로딩된 맵 스캔 정보(MSI)는 전원이 차단되면 유실될 수 있다. 따라서, 맵 스캔 정보(MSI)는, 백업 이벤트가 발생될 때, 불휘발성 메모리 장치(300)의 메모리 블럭, 예를 들면, 메타 블럭(도 5의 MB)에 저장될 수 있다. 맵 스캔 정보(MSI)는 정전 상태로부터 복귀된 경우 컨트롤 유닛(220)에 의해서 참조될 수 있다.
도 3은 본 발명의 실시 예에 따른 P2L 맵을 설명하기 위한 도면이다. 그리고 도 4는 본 발명의 실시 예에 따른 L2P 맵을 설명하기 위한 도면이다. 도 3 및 도 4를 참조하면, P2L 맵과 L2P 맵은 동일한 어드레스 변환 정보를 가질 수 있다. 즉, P2L 맵을 참조해서 획득되는 어드레스 변환 정보와 L2P 맵을 참조해서 획득되는 어드레스 변환 정보는 동일할 것이다. P2L 맵과 L2P 맵의 일치를 위해서, L2P 맵은 P2L 맵에 근거하여 생성될 수 있다. 예를 들면, P2L 맵은 불휘발성 메모리 장치(300)의 메모리 셀 영역(310)에 저장되고, L2P 맵은 데이터 저장 장치(100)의 구동 중에 P2L 맵을 참조하여 생성되고, 랜덤 액세스 메모리(230)에 로딩될 수 있다.
도 3을 참조하면, P2L 맵은 물리 어드레스(PA)를 기반으로 작성될 수 있다. 즉, P2L 맵은 인덱스(IDX)로서 물리 어드레스(PA)를 사용할 수 있다. P2L 맵은 인덱스(IDX)에 대응하는 논리 어드레스(LA) 정보를 포함할 수 있다.
도 4를 참조하면, L2P 맵은 논리 어드레스(LA)를 기반으로 작성될 수 있다. 즉, L2P 맵은 인덱스(IDX)로서 논리 어드레스(LADD)를 사용할 수 있다. L2P 맵은 인덱스(IDX)에 대응하는 물리 어드레스(PA) 정보를 포함할 수 있다.
도 5는 본 발명의 실시 예에 따른 메모리 블럭의 구성을 설명하기 위한 도면이다. 설명의 편의를 위해서, 4개의 페이지들(P1~P4)을 각각 포함하는 메모리 블럭들(B1~B8)이 이하에서 예시될 것이다. 메모리 셀 영역(310)에 포함된 메모리 블럭의 수 및 메모리 블럭 당 페이지의 수는 다양하게 변경될 수 있다.
메모리 블럭들(B1~B8)은 빈 메모리 블럭(EB), 메타 메모리 블럭(MB) 및 데이터 메모리 블럭(DB)으로 구분될 수 있다. 메모리 블럭들(B1~B8)은 컨트롤 유닛(220)의 사용 용도 또는 사용 상태에 따라서 구분될 수 있다.
데이터 메모리 블럭(DB)은 사용자 데이터를 저장하는 데 사용되는 메모리 블럭으로 정의될 수 있다. 사용자 데이터는, 응용 프로그램 코드, 파일 등과 같이, 사용자에 의해서 제어되는 호스트 장치의 소프트웨어 계층에서 생성되고 사용되는 데이터를 의미할 수 있다. 데이터 메모리 블럭(DB)은 클로즈 메모리 블럭(CB)과 오픈 메모리 블럭(OB)으로 구분될 수 있다.
클로즈 메모리 블럭(CB)은 쓰기가 완료된 메모리 블럭으로 정의될 수 있다. 즉, 클로즈 메모리 블럭(CB)은 모든 페이지들에 데이터가 저장된 메모리 블럭을 의미할 수 있다. 클로즈 메모리 블럭(CB)은 유효한 데이터가 저장된 페이지(VP)(이하, 유효 페이지라 칭함)와 무효한 데이터가 저장된 페이지(IVP)(이하, 무효 페이지라 칭함)를 포함할 수 있다.
오픈 메모리 블럭(OB)은 쓰기가 진행 중인 메모리 블럭으로 정의될 수 있다. 즉, 오픈 메모리 블럭(OB)은 일부 페이지에만 데이터가 저장된 메모리 블럭을 의미할 수 있다. 오픈 메모리 블럭(OB)은 유효 페이지(VP)와 사용되지 않은 페이지(EP)(이하, 빈 페이지라 칭함)를 포함할 수 있다. 오픈 메모리 블럭(OB)에 저장된 데이터는 클로즈 블럭(CB)으로 옮겨지거나, 오픈 메모리 블럭(OB) 자체가 클로즈 블럭(CB)으로 전환될 수 있기 때문에, 오픈 메모리 블럭(OB)은 로그 블럭 또는 버퍼 블럭으로 불릴 수 있다.
메타 메모리 블럭(MB)은 메타 데이터를 저장하는 데 사용되는 메모리 블럭으로 정의될 수 있다. 펌웨어의 구동에 필요한 데이터를 의미하는 메타 데이터는, 어드레스 맵(MAP), 맵 스캔 정보(MSI)와 같이, 컨트롤러(210)에서 생성되고 사용되는 데이터를 의미할 수 있다.
빈 메모리 블럭(EB)은 사용되지 않은, 즉, 데이터가 저장되지 않은 메모리 블럭으로 정의될 수 있다. 메타 메모리 블럭(MB) 및 데이터 메모리 블럭(DB)이 삭제되면 빈 메모리 블럭(EB)으로 전환될 수 있다.
도 6은 본 발명의 실시 예에 따른 페이지 P2L 정보를 설명하기 위한 도면이다. 페이지 P2L 정보를 설명하기 위해서, 쓰기가 진행 중인 오픈 메모리 블럭(OB)이 도 6에 예시될 것이다.
물리 어드레스(예를 들면, 페이지 어드레스)에 맵핑된 논리 어드레스 정보는, 데이터가 저장된 페이지에 데이터와 함께 저장될 수 있다. 데이터와 함께 페이지에 저장되는 논리 어드레스 정보는 페이지 P2L 정보(PP2L)로 정의될 수 있다. 도 6을 참조하여 예를 들면, 제5 블럭(B5)의 제1 페이지에 맵핑된 페이지 P2L 정보(PP2L)는 유효 데이터와 함께 제5 블럭(B5)의 제1 페이지에 저장될 수 있다.
도 7은 본 발명의 실시 예에 따른 블럭 P2L 정보를 설명하기 위한 도면이다. 블럭 P2L 정보를 설명하기 위해서, 모든 페이지들에 데이터가 저장된 클로즈 블럭(CB)이 도 7에 예시될 것이다.
메모리 블럭의 모든 유효 페이지(VP) 각각의 페이지 P2L 정보(PP2L)는, 메모리 블럭의 어느 하나의 페이지에 저장될 수 있다. 메모리 블럭의 어느 하나의 페이지에 저장되는 메모리 블럭의 모든 유효 페이지(VP) 각각의 페이지 P2L 정보(PP2L)는 블럭 P2L 정보(BP2L)로 정의될 수 있다. 도 7을 참조하여 예를 들면, 제1 메모리 블럭(B1)의 제1 페이지(P1) 및 제2 페이지(P2)에 저장된 페이지 P2L 정보(PP2L)는 제1 메모리 블럭(B1)의 제4 페이지(P4)에 다시 저장될 수 있다. 제2 메모리 블럭(B2)의 제1 페이지(P1) 내지 제3 페이지(P3)에 저장된 페이지 P2L 정보(PP2L)는 제2 메모리 블럭(B2)의 제4 페이지(P4)에 다시 저장될 수 있다. 제3 메모리 블럭(B3)의 제1 페이지(P1) 내지 제3 페이지(P3)에 저장된 페이지 P2L 정보(PP2L)는 제3 메모리 블럭(B3)의 제4 페이지(P4)에 다시 저장될 수 있다. 그리고 제4 메모리 블럭(B4)의 제2 페이지(P2)에 저장된 페이지 P2L 정보(PP2L)는 제4 메모리 블럭(B4)의 제4 페이지(P4)에 다시 저장될 수 있다.
컨트롤 유닛(220)은 블럭 P2L 정보(BP2L)를 참조하여 L2P 맵을 생성하거나 업데이트할 수 있다.
도 8은 본 발명의 실시 예에 따른 최초로 생성된 맵 스캔 정보를 설명하기 위한 도면이다. 컨트롤 유닛(220)은, 정전 상태로부터 복귀된 경우 어드레스 맵(MAP)을 리빌드하기 위해서, 메타 메모리 블럭(도 5의 MB)에 저장된 맵 스캔 정보(MSI)를 참조할 수 있다. 컨트롤 유닛(220)은 맵 스캔 정보(MSI)를 참조하여 오픈 메모리 블럭(OB)의 페이지 P2L 정보를 스캔하고, P2L 맵에 반영할 수 있다.
맵 스캔 정보(MSI)는 스캔 포인터(SP)를 포함할 수 있다. 스캔 포인터(SP)는 오픈 메모리 블럭(OB)의 페이지 P2L 정보를 스캔하기 위한 위치 정보로 사용될 수 있다. 예시적으로, 스캔 포인터(SP)는 마지막으로 쓰여진 페이지(P1)의 다음 페이지(P2)를 가르킬 수 있다. 만약, 제1 페이지에서 제4 페이지 순서로 페이지가 쓰여진다면, 스캔 포인터(SP)는 페이지가 쓰여지는 순서 상 다음에 쓰여질 페이지(P2)를 가르킬 수 있다. 다른 예로서, 스캔 포인터(SP)는 오픈 블럭(OB)의 빈 페이지들(P2~P4) 중에서 쓰여지는 순서가 가장 빠른 페이지(P2)를 가르킬 수 있다.
맵 스캔 정보(MSI)는 오픈 메모리 블럭(OB)의 데이터가 저장된 페이지의 페이지 P2L 정보(PP2L)를 포함할 수 있다. 오픈 메모리 블럭(OB)의 데이터가 저장된 페이지의 페이지 P2L 정보(PP2L)는 스캔 포인터(SP)에 근거하여 스캔될 수 있다. 예를 들면, 맵 스캔 정보(MSI)에 포함된 페이지 P2L 정보(PP2L)는 현재의 스캔 포인터(SP)부터 이전의 스캔 포인터(SP)까지 스캔된 페이지들의 페이지 P2L 정보(PP2L)로 구성될 수 있다.
도 8에 도시된 바와 같이, 최초로 생성된 맵 스캔 정보(MSI_1st)는 하나의 스캔 포인터(SP)를 포함할 수 있다. 이 경우, 오픈 메모리 블럭(OB)의 페이지 P2L 정보(PP2L)는 현재의 스캔 포인터(SP=P2)부터 처음 페이지(P1)까지 스캔된 페이지들의 페이지 P2L 정보(PP2L)로 구성될 수 있다.
도 9는 본 발명의 실시 예에 따른 업데이트된 맵 스캔 정보를 설명하기 위한 도면이다. 메타 메모리 블럭(도 5의 MB)에 저장된 맵 스캔 정보(MSI)는, 백업 이벤트가 발생되거나, 정전 상태로부터 정상 상태로 복귀될 때마다, 생성되거나 업데이트 될 수 있다. 도 9에 도시된 맵 스캔 정보(MSI_2nd)는 도 8에 도시된 최초 맵 스캔 정보(MSI_1st)가 업데이트된 경우를 보여준다.
맵 스캔 정보(MSI_2nd)가 업데이트되기 전까지 마지막으로 쓰여진 페이지가 변경되면, 스캔 포인터(SP)는 업데이트될 수 있다. 즉, 이전의 스캔 포인터는 현재의 스캔 포인터로 변경될 수 있다. 예를 들면, 마지막으로 쓰여진 페이지가 제1 페이지(P1)에서 제2 페이지(P2)로 변경되면, 이전의 스캔 포인터(SP=P2)는 현재의 스캔 포인터(SP=P3)로 변경될 수 있다.
스캔 포인터(SP)가 업데이트됨에 따라서, 오픈 메모리 블럭(OB)의 페이지 P2L 정보(PP2L) 역시 업데이트될 수 있다. 즉, 현재의 스캔 포인터부터 이전의 스캔 포인터까지 페이지들이 스캔되고, 오픈 메모리 블럭(OB)의 페이지 P2L 정보(PP2L)가 업데이트될 수 있다. 예를 들면, 오픈 메모리 블럭(OB)의 페이지 P2L 정보(PP2L)는 현재의 스캔 포인터(SP=P3)부터 이전의 스캔 포인터(SP=P2)까지 스캔된 페이지들(P2~P3)의 페이지 P2L 정보(PP2L)로 구성될 수 있다. 현재의 스캔 포인터(SP=P3)는 빈 페이지(EP)이기 때문에, 현재의 스캔 포인터(SP=P3)의 페이지가 스캔되더라도 제3 페이지(P3)의 페이지 P2L 정보(PP2L)는 맵 스캔 정보(MSI_2nd)에 반영되지 않을 것이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작을 설명하기 위한 순서도이다. 도 10을 참조하여, 정전 상태로부터 정상 상태로 복귀되었을 때 컨트롤 유닛(220)에 의해서 수행되는 어드레스 맵(MAP) 리빌드 동작이 설명될 것이다.
S110 단계에서, 컨트롤 유닛(220)은 정전 상태로부터 복귀되었는지 판단할 수 있다. 정전 상태로부터 복귀되지 않은 경우, 절차는 종료될 수 있다.
S120 단계에서, 컨트롤 유닛(220)은 모든 클로즈 메모리 블럭들 각각의 블럭 P2L 정보를 독출할 수 있다.
S130 단계에서, 컨트롤 유닛(220)은 메타 메모리 블럭(MB)에 저장된 맵 스캔 정보(MSI)에 근거하여 오픈 메모리 블럭(OB)의 페이지 P2L 정보를 독출할 수 있다.
S140 단계에서, 컨트롤 유닛(220)은 메타 메모리 블럭(MB)에 저장된 맵 스캔 정보(MSI)에 근거하여 현재 스캔 포인터부터 이전 스캔 포인터까지 페이지를 스캔할 수 있다. 현재 스캔 포인터부터 이전 스캔 포인터까지 페이지가 스캔되면, 스캔된 페이지의 페이지 P2L 정보가 독출될 수 있다.
S150 단계에서, 컨트롤 유닛(220)은 S120 단계 내지 S140 단계에서 독출된 블럭 P2L 정보 및 페이지 P2L 정보에 근거하여 P2L 맵을 리빌드할 수 있다. 그리고 컨트롤 유닛(220)은 P2L 맵을 참조하여 L2P 맵을 리빌드할 수 있다. 예를 들면, 컨트롤 유닛(220)은 S120 단계에서 독출된 블럭 P2L 정보, S130 단계에서 독출된 페이지 P2L 정보 및 S140 단계에서 독출된 페이지 P2L 정보를 머지하여 P2L 맵을 리빌드할 수 있다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
신호 커넥터(1250)는 호스트 장치(1100)와 SSD(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
전원 커넥터(1260)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(2100)와 데이터 저장 장치(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(3100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 11에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 11의 SSD(1200), 도 12의 데이터 저장 장치(2200), 도 13의 데이터 저장 장치(3200)로 구성될 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 15를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
240 : 메모리 컨트롤 유닛
300 : 불휘발성 메모리 장치

Claims (18)

  1. 쓰기가 완료된 클로즈 메모리 블럭과 쓰기가 진행 중인 오픈 메모리 블럭을 포함하는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치의 동작 방법에 있어서:
    상기 오픈 메모리 블럭의 마지막으로 쓰여진 페이지의 다음에 쓰여질 페이지를 가르키는 스캔 포인터와, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 포함하는 맵 스캔 정보를 생성하고, 그리고
    정전 상태로부터 복귀된 경우, 상기 맵 스캔 정보를 참조하여 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하고, 독출된 논리 어드레스에 근거하여 어드레스 맵을 리빌드하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 맵 스캔 정보를 참조하여 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하는 것은, 현재 스캔 포인터부터 이전의 스캔 포인터까지 상기 오픈 메모리 블럭의 페이지를 스캔하고, 상기 오픈 메모리 블럭의 데이터가 저장된 페이지에 저장된 논리 어드레스 정보를 독출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  3. 제1항에 있어서,
    상기 맵 스캔 정보를 참조하여 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하는 것은, 상기 맵 스캔 정보에 포함된 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  4. 제1항에 있어서,
    정전 상태로부터 복귀된 경우, 상기 클로즈 메모리 블럭의 유효 페이지에 맵핑된 논리 어드레스 정보를 독출하고, 독출된 논리 어드레스에 근거하여 상기 어드레스 맵을 리빌드하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 클로즈 메모리 블럭의 유효 페이지에 맵핑된 논리 어드레스 정보를 독출하는 것은, 상기 클로즈 메모리 블럭의 어느 하나의 페이지에 저장된 상기 클로즈 메모리 블럭의 모든 유효 페이지에 맵핑된 논리 어드레스 정보를 독출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  6. 제4항에 있어서,
    상기 어드레스 맵을 리빌드하는 것은, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보와, 상기 클로즈 메모리 블럭의 유효 페이지에 맵핑된 논리 어드레스 정보를 머지하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  7. 제1항에 있어서,
    백업 이벤트가 발생되거나, 정전 상태로부터 복귀될 때마다, 상기 맵 스캔 정보를 업데이트하는 것을 더 포함하는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 맵 스캔 정보를 업데이트하는 것은, 상기 맵 스캔 정보가 업데이트되기 전까지 마지막으로 쓰여진 페이지의 다음에 쓰여질 페이지를 가르키도록 상기 스캔 포인터를 업데이트하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 맵 스캔 정보를 업데이트하는 것은, 업데이트된 스캔 포인터부터 업데이트되기 전의 스캔 포인터까지 상기 오픈 메모리 블럭의 페이지를 스캔하고, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 업데이트하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  10. 쓰기가 완료된 클로즈 메모리 블럭과 쓰기가 진행 중인 오픈 메모리 블럭을 포함하는 불휘발성 메모리 장치; 및
    논리 어드레스를 상기 불휘발성 메모리 장치의 물리 어드레스로 변환하기 위한 어드레스 맵 및 을 생성하고 관리하는 컨트롤 유닛을 포함하되,
    상기 컨트롤 유닛은, 상기 오픈 메모리 블럭의 마지막으로 쓰여진 페이지의 다음에 쓰여질 페이지를 가르키는 스캔 포인터와, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 포함하는 맵 스캔 정보를 생성하고, 그리고 정전 상태로부터 복귀된 경우, 상기 맵 스캔 정보를 참조하여 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하고, 독출된 논리 어드레스에 근거하여 어드레스 맵을 리빌드하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 컨트롤 유닛은, 현재 스캔 포인터부터 이전의 스캔 포인터까지 상기 오픈 메모리 블럭의 페이지를 스캔하고, 상기 오픈 메모리 블럭의 데이터가 저장된 페이지에 저장된 논리 어드레스 정보를 독출하는 데이터 저장 장치.
  12. 제10항에 있어서,
    상기 컨트롤 유닛은 상기 맵 스캔 정보에 포함된 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 독출하는 데이터 저장 장치.
  13. 제10항에 있어서,
    상기 컨트롤 유닛은, 정전 상태로부터 복귀된 경우, 상기 클로즈 메모리 블럭의 유효 페이지에 맵핑된 논리 어드레스 정보를 독출하고, 독출된 논리 어드레스에 근거하여 상기 어드레스 맵을 리빌드하는 데이터 저장 장치.
  14. 제13항에 있어서,
    상기 컨트롤 유닛은 상기 클로즈 메모리 블럭의 어느 하나의 페이지에 저장된 상기 클로즈 메모리 블럭의 모든 유효 페이지에 맵핑된 논리 어드레스 정보를 독출하는 데이터 저장 장치.
  15. 제13항에 있어서,
    상기 컨트롤 유닛은 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보와, 상기 클로즈 메모리 블럭의 유효 페이지에 맵핑된 논리 어드레스 정보를 머지해서 상기 어드레스 맵을 리빌드하는 데이터 저장 장치.
  16. 제10항에 있어서,
    상기 컨트롤 유닛은, 백업 이벤트가 발생되거나, 정전 상태로부터 복귀될 때마다, 상기 맵 스캔 정보를 업데이트하는 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 컨트롤 유닛은 상기 맵 스캔 정보가 업데이트되기 전까지 마지막으로 쓰여진 페이지의 다음에 쓰여질 페이지를 가르키도록 상기 스캔 포인터를 업데이트하는 데이터 저장 장치.
  18. 제16항에 있어서,
    상기 컨트롤 유닛은, 업데이트된 스캔 포인터부터 업데이트되기 전의 스캔 포인터까지 상기 오픈 메모리 블럭의 페이지를 스캔하고, 상기 오픈 메모리 블럭의 페이지에 맵핑된 논리 어드레스 정보를 업데이트하는 데이터 저장 장치.
KR1020170087681A 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법 KR102270103B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170087681A KR102270103B1 (ko) 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법
US15/881,859 US10691352B2 (en) 2017-07-11 2018-01-29 Data storage device and method of operating the same
CN201810327054.7A CN109240949B (zh) 2017-07-11 2018-04-12 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170087681A KR102270103B1 (ko) 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190006687A true KR20190006687A (ko) 2019-01-21
KR102270103B1 KR102270103B1 (ko) 2021-06-28

Family

ID=64999680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170087681A KR102270103B1 (ko) 2017-07-11 2017-07-11 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10691352B2 (ko)
KR (1) KR102270103B1 (ko)
CN (1) CN109240949B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005121A (ja) * 2019-06-25 2021-01-14 株式会社日立製作所 ストレージ装置、及び制御方法
CN113900589A (zh) * 2021-09-16 2022-01-07 合肥致存微电子有限责任公司 一种数据的写入方法及装置
US11960745B2 (en) * 2022-08-17 2024-04-16 Micron Technology, Inc. Empty page scan operations adjustment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7934052B2 (en) * 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
US20140281145A1 (en) * 2013-03-15 2014-09-18 Western Digital Technologies, Inc. Atomic write command support in a solid state drive
KR20170037159A (ko) * 2015-09-25 2017-04-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09188024A (ja) * 1996-01-05 1997-07-22 King Jim Co Ltd 文字情報処理装置
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US8429352B2 (en) * 2007-06-08 2013-04-23 Sandisk Technologies Inc. Method and system for memory block flushing
KR101555022B1 (ko) * 2008-12-02 2015-09-23 삼성전자주식회사 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 맵핑정보 복원 방법
KR101077904B1 (ko) * 2010-07-12 2011-10-31 (주)이더블유비엠코리아 페이지 단위 매핑 기법을 이용한 플래시 메모리 관리 장치 및 방법
KR101969883B1 (ko) * 2012-04-13 2019-04-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20160064364A (ko) 2014-11-27 2016-06-08 삼성전자주식회사 패스트 오픈을 위한 어드레스 맵 운영방법 및 그에 따른 메모리 시스템
CN106095699B (zh) * 2015-03-20 2020-12-01 爱思开海力士有限公司 用于快闪存储器的可扩展spor算法
KR102395541B1 (ko) * 2015-07-09 2022-05-11 에스케이하이닉스 주식회사 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US10534547B2 (en) * 2015-12-29 2020-01-14 EMC IP Holding Company LLC Consistent transition from asynchronous to synchronous replication in hash-based storage systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7934052B2 (en) * 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
US20140281145A1 (en) * 2013-03-15 2014-09-18 Western Digital Technologies, Inc. Atomic write command support in a solid state drive
KR20170037159A (ko) * 2015-09-25 2017-04-04 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170053278A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Also Published As

Publication number Publication date
CN109240949A (zh) 2019-01-18
KR102270103B1 (ko) 2021-06-28
US10691352B2 (en) 2020-06-23
US20190018602A1 (en) 2019-01-17
CN109240949B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
CN108804023B (zh) 数据存储装置及其操作方法
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200022118A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR20180051272A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR20200042791A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200048978A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20190054383A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170111386A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10877853B2 (en) Data storage device and operation method optimized for recovery performance, and storage system having the same
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220104486A (ko) 메모리 시스템, 그것의 동작 방법 및 컴퓨팅 시스템
US10558562B2 (en) Data storage device and operating method thereof
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210013445A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190091035A (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant