KR20190002723A - 인덕터 - Google Patents

인덕터 Download PDF

Info

Publication number
KR20190002723A
KR20190002723A KR1020187037205A KR20187037205A KR20190002723A KR 20190002723 A KR20190002723 A KR 20190002723A KR 1020187037205 A KR1020187037205 A KR 1020187037205A KR 20187037205 A KR20187037205 A KR 20187037205A KR 20190002723 A KR20190002723 A KR 20190002723A
Authority
KR
South Korea
Prior art keywords
coil
inductor
outer layer
portions
width
Prior art date
Application number
KR1020187037205A
Other languages
English (en)
Other versions
KR101945686B1 (ko
Inventor
유스케 즈시
데츠야 하야시
야스아키 하야미
웨이 니
아키미츠 야마모토
Original Assignee
닛산 지도우샤 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛산 지도우샤 가부시키가이샤 filed Critical 닛산 지도우샤 가부시키가이샤
Publication of KR20190002723A publication Critical patent/KR20190002723A/ko
Application granted granted Critical
Publication of KR101945686B1 publication Critical patent/KR101945686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/06—Coil winding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/06—Insulation of windings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

인덕턴스의 향상과 전류 밀도의 향상을 양립시킬 수 있는 것. 기판(2)을 모재로 사용하는 인덕터(1A)이며, 코어부(3) 및 코일부(4)와, 코일부(4)의 도체(40) 간에 형성되는 절연부(5)와, 코어부(3) 및 코일부(4)를 외부에 접속하는 단자부(6, 7)를 구비하고 있다. 코일부(4)에 흐르는 전류에 따라 생성되는 자계의 주된 방향은 기판(2)의 평면 방향이다. 코일부(4)의 적어도 일부에서는, 코일부(4)의 사각 형상 단면적(S1)의 폭(w)과 두께(t)의 양쪽을 절연부(5)의 폭(d)보다도 크게 설정한다.

Description

인덕터
본 발명은, 기판을 모재로 사용한 인덕터에 관한 것이다.
종래, 박막 형성 기술을 이용하여 형성된 인덕터가 알려져 있다. 이 인덕터는, 모재로 되는 지지체 상에 자성층이나, 이 자성층에 권회한 복수의 코일 등을 배치하여 구성된다. 이 코일을 형성하는 프로세스는, 코일의 도체 간의 갭을 좁게 하기 위하여 2단계로 나뉜다. 이 프로세스를 경과하여 제조된 코일은 광폭의 사각 형상 단면적을 갖는다. 사각 형상 단면적이 광폭인 코일이 형성됨으로써 인덕터의 코일 밀도가 높아진다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제 2003-297632호 공보
예를 들어 인덕터의 전류 용량을 향상시키기 위해서는, 코일의 저항값을 낮출 필요가 있다. 이 때문에, 코일의 사각 형상 단면적을 광폭으로 하는 것이 효과적이다. 한편, 높은 인덕턴스값을 얻기 위해서는, 코일의 권취 수와 권취 수 밀도뿐 아니라, 그 코일에 의하여 발생한 자속을 쇄교시키는 데 있어서 두께 방향으로 코일의 사각 형상 단면적이 큰 것이 긴요하다(쇄교 자속). 기판을 모재로 하여 기판의 평면 방향으로 자계를 생성시키는 인덕터에 있어서, 두께 방향으로 사각 형상 단면적을 얻기 위해서는, 기판의 두께를 충분히 이용하는 것이 바람직하다. 그러나 종래의 인덕터에 있어서는, 코일의 사각 형상 단면적의 두께가 코일 도체 간의 갭보다도 작다. 작게 한 만큼 두께 방향으로 코일부의 사각 형상 단면적을 얻지 못한다. 한편, 코일부의 두께를 단순히 크게 하더라도, 도체 간의 갭으로부터 자속이 누설되어 인덕턴스가 저하된다는 문제는 남는다. 또한 코일의 두께를 지나치게 크게 하면, 사각 형상 단면적도 커져 전류 용량이 저하된다. 이 때문에, 인덕턴스의 향상과 전류 밀도의 향상을 양립시키지 못한다는 문제가 있다.
여기서 「갭」이란, 인접하는 도체 간의 거리를 말한다. 「코일 밀도」란, 코일의 단면적에 대하여 도체의 단면적이 차지하는 비율을 말한다. 「전류 용량」이란, 단위 면적당의 전류를 말하며, 예를 들어 전류를 코일의 단면적으로 나눈 값을 나타낸다. 「자속」이란, 코일 1바퀴를 관통하는 자력선의 개수를 말한다. 「쇄교」란, 자속과 코일이, 쇄와 쇄가 연결되는 관계에 있는 것을 말한다. 「쇄교 자속」이란, 코일의 권취 수가 N(1 이상의 정수)바퀴라 하면, N바퀴의 코일부 전체를 관통하는 자력선의 개수를 말한다. 「전류 밀도」란, 단위 면적에 수직인 방향으로 단위 시간에 흐르는 전기량(전하)을 말한다.
본 발명은 상기 문제에 주목하여 이루어진 것이며, 인덕턴스의 향상과 전류 밀도의 향상을 양립시킬 수 있는 인덕터를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 기판을 모재로 사용하는 인덕터이며, 코어부 및 코일부와, 코일부의 도체 간에 형성되는 절연부와, 코어부 및 코일부를 외부에 접속하는 단자부를 구비하고 있다. 코일부에 흐르는 전류에 따라 생성되는 자계의 주된 방향은 기판의 평면 방향이다. 코일부의 적어도 일부에서는, 코일부의 사각 형상 단면적의 폭과 두께의 양쪽을 절연부의 폭보다도 크게 설정한다.
이 결과, 인덕턴스의 향상과 전류 밀도의 향상을 양립시킬 수 있는 인덕터를 제공할 수 있다.
도 1은 실시예 1에 있어서의 파워 인덕터의 전체 구성을 도시하는 사시도이며, 코일부의 구조를 기판의 외측으로부터 투시한 도면이다.
도 2는 실시예 1에 있어서의 파워 인덕터의 치수 구성을 도시하는 단면도이다.
도 3은 실시예 2에 있어서의 파워 인덕터의 전체 구성을 도시하는 평면도이다.
도 4는 B-H 커브를 나타내는 설명도이다.
도 5는 실시예 3에 있어서의 파워 인덕터의 전체 구성을 도시하는 평면도이며, 코일부의 구조를 외층 코일부의 외측으로부터 투시한 도면이다.
도 6은 실시예 3에 있어서의 코일부 및 외층 코일부의 접속 구성을 도시하는 도면이다.
도 7a는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 도금 처리를 도시하는 단면도이다.
도 7b는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 코일부 패턴 형성 처리를 도시하는 단면도이다.
도 7c는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 에칭 처리를 도시하는 단면도이다.
도 7d는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 절연막 형성 처리를 도시하는 단면도이다.
도 7e는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 코일부 패턴 형성 처리를 도시하는 단면도이다.
도 7f는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 에칭 처리를 도시하는 단면도이다.
도 7g는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 성막 처리를 도시하는 단면도이다.
도 7h는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 코일부 패턴 형성 처리를 도시하는 단면도이다.
도 7i는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 에칭 처리를 도시하는 단면도이다.
도 7j는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 절연막 형성 처리를 도시하는 단면도이다.
도 7k는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 코일부 패턴 형성 처리를 도시하는 단면도이다.
도 7l은 실시예 3에 있어서의 파워 인덕터의 제조 방법의 에칭 처리를 도시하는 단면도이다.
도 7m은 실시예 3에 있어서의 파워 인덕터의 제조 방법의 절연막 형성 처리를 도시하는 단면도이다.
도 7n은 실시예 3에 있어서의 파워 인덕터의 제조 방법의 코일부 패턴 형성 처리를 도시하는 단면도이다.
도 7o는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 에칭 처리를 도시하는 단면도이다.
도 7p는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 성막 처리를 도시하는 단면도이다.
도 7q는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 코일부 패턴 형성 처리를 도시하는 단면도이다.
도 7r은 실시예 3에 있어서의 파워 인덕터의 제조 방법의 에칭 처리를 도시하는 단면도이다.
도 7s는 실시예 3에 있어서의 파워 인덕터의 제조 방법의 절연막 형성 처리를 도시하는 단면도이다.
도 8은 실시예 4에 있어서의 파워 인덕터의 전체 구성을 도시하는 평면도이며, 코일부의 구조를 외층 코일부의 외측으로부터 투시한 도면이다.
도 9는 실시예 5에 있어서의 파워 인덕터의 전체 구성을 도시하는 평면도이다.
이하, 본 발명의 인덕터를 실현하는 최량의 형태를, 도면에 나타내는 실시예 1 내지 실시예 5에 기초하여 설명한다.
실시예 1
먼저, 구성을 설명한다.
실시예 1에 있어서의 인덕터는, 차량의 주행용 구동원으로 되는 모터 제너레이터의 인버터에 접속된 파워 인덕터(인덕터의 일례)에 적용한 것이다. 이하, 실시예 1에 있어서의 파워 인덕터의 구성을 「전체 구성」, 「치수 구성」으로 나누어 설명한다.
[전체 구성]
도 1은, 실시예 1에 있어서의 파워 인덕터의 전체 구성을 도시한다. 이하, 도 1에 기초하여 전체 구성을 설명한다.
이하에서는 설명의 편의상, XYZ 직교 좌표계를 참조하면서 각 부재의 위치 관계를 설명한다. 상세하게는 파워 인덕터의 폭 방향을 X축 방향(+X 방향)으로 한다. 또한 X축 방향에 직교하여 파워 인덕터의 전후 방향을 Y축 방향(+Y 방향), X축 방향 및 Y축 방향에 직교하여 파워 인덕터의 높이 방향을 Z축 방향(+Z 방향)으로 한다. 또한 +X 방향을 우 방향(-X 방향을 좌 방향), +Y 방향을 전 방향(-Y 방향을 후 방향), +Z 방향을 상 방향(-Z 방향을 하 방향)으로 하여 적절히 사용한다.
실시예 1의 파워 인덕터(1A)는, 모재의 내부에 기본 구성 요소로 되는 코일부를 형성한 것이다. 파워 인덕터(1A)는, 기판(2)을 실리콘(모재)으로 사용한 인덕터이다. 파워 인덕터(1A)는 코어부(3)와 코일부(4)(예를 들어 구리)와 코일부 턴 간 갭(5)(절연부)과 전극부(6)(단자부)와 전극부(7)(단자부)를 구비한다.
기판(2)은, 코어부(3), 코일부(4), 전극부(6) 및 전극부(7)를 지지하는 지지체로 된다. 기판(2)은, Y축 방향으로 연장되는 가늘고 긴 형상을 갖는다.
코어부(3)는, 기판(2)의 내부(2i)에 매립되어 원하는 인덕턴스를 얻기 위한 자로로 된다.
여기서 「자로」란, 코일부(4)에 흐르는 전류에 따라 생성되는 자속의 통로이다.
코일부(4)는, 통전되는 전류에 따라 자계를 생성한다. 코일부(4)에 흐르는 전류에 따라 생성되는 자계의 주된 방향은 기판(2)의 X축 방향(평면 방향)이다. 코일부(4)는, 복수의 도체(40)가 코어부(3)의 외주에 나선형으로 형성된다. 각 도체(40)는, 코일부 턴 간 갭(5)만큼 Y축 방향으로 이격된 위치에 배치된다. Y축 방향에 있어서의 이격 거리(후술하는 코일부 턴 간 갭(5)의 폭 d)는, 누설 자속을 고려하여 미리 설정된다. 코일부(4)는, 도시하지 않은 실리콘 산화막으로 덮여 있다. 코일부(4)는 +X 방향 단부에 권취 개시부 S를 갖는다. 코일부(4)는 -X 방향 단부에 권취 종료부 E를 갖는다.
여기서 「자계」란, 자기가 작용하는 공간의 상태를 말한다. 「자기」란, 철편을 끌어당기거나 방위를 가리키거나 하는, 자석 특유의 물리적 성질을 말한다. 「평면 방향」이란, XY 축 방향을 의미한다. 「누설 자속」이란, 기판(2)의 내부(2i)로부터 코일부 턴 간 갭(5)을 통하여 파워 인덕터(1A)의 외부에 누출되는 자속을 의미한다.
코일부 턴 간 갭(5)은 코일부(4)의 도체(40) 간에 형성된다. 코일부 턴 간 갭(5)은, 인접하는 도체(40)끼리를 절연한다. 코일부 턴 간 갭(5)은, 도시하지 않은 실리콘 산화막으로 메워진다. 경사 요소부(5n)는, 인접하는 도체(40)끼리가 X축 방향으로 오프셋되어 연결되는 부위이다.
전극부(6)(예를 들어 구리) 및 전극부(7)(예를 들어 구리)는 코어부(3) 및 코일부(4)를 외부에 접속한다. 전극부(6)는 코일부(4)의 권취 개시부 S를 통하여 코어부(3) 및 코일부(4)를, 도시하지 않은 배터리에 접속한다. 전극부(7)는 코일부(4)의 권취 종료부 E를 통하여 코어부(3) 및 코일부(4)를, 도시하지 않은 인버터에 접속한다.
[치수 구성]
도 2는, 실시예 1에 있어서의 파워 인덕터의 치수 구성을 도시하는 단면도이다. 이하, 도 2에 기초하여 치수 구성을 설명한다.
코일부(4)는 사각 형상 단면적 S1의 폭 w이다. 코일부(4)는 사각 형상 단면적 S1의 두께 t이다. 사각 형상 단면적 S1의 폭 w는 사각 형상 단면적 S1의 두께 t보다도 크게 설정된다(w>t).
코일부 턴 간 갭(5)은 Z축 방향의 폭 d이다. 코일부 턴 간 갭(5)에 있어서, 경사 요소부(5n)는 폭 d′이다(d>d′). 코일부(4)의 모든 영역에 있어서, 코일부(4)의 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽은 코일부 턴 간 갭(5)의 폭 d보다도 크게 설정된다. 즉, 폭 w의 상한값은, 코일부(4)의 저항값을 원하는 값 이하로 억제 가능한 값으로 설정된다. 폭 w의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다. 두께 t의 상한값은, 누설 자속의 양을 원하는 값 이하로 억제 가능한 값으로 설정된다. 두께 t의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다. 코일부 턴 간 갭(5)의 폭 d는 1㎛ 이하 정도로 설정된다. 코일부(4)의 사각 형상 단면적 S1의 폭 w와 두께 t는 코일부 턴 간 갭(5)의 폭 d보다도 대폭 크게 설정된다. 폭 w는 20㎛ 내지 수 ㎜(단, 10㎜ 이하)로 설정된다. 두께 t는 수 ㎛ 내지 200㎛ 정도로 설정된다.
여기서 「오프셋」이란, 도체(40)를, 코일부(4)의 축선을 따르는 방향으로 이행시키면서 나선형으로 권취할 때의, 도체(40) 간의 갭을 의미한다.
다음으로, 작용을 설명한다.
실시예 1의 파워 인덕터(1A)에 있어서의 작용을 「자기 포화의 발생 메커니즘」, 「파워 인덕터(1A)에 있어서의 특징 작용」으로 나누어 설명한다.
[자기 포화의 발생 메커니즘]
예를 들어 파워 인덕터에 있어서는, 일반적인 통신용 프린트 코일부와 비교하여 큰 전류가 흐르기 때문에, 발생하는 자계도 크다. 자성체 코어를 사용하는 경우에는, 자기 포화의 발생에 의하여 코어의 포화 자속 밀도에 도달하기 쉽다는 과제가 있다. 이하, 자기 포화의 발생 메커니즘을 설명한다.
여기서 「자기 포화」란, 자성체에 외부로부터 자계를 가하고, 그 이상 외부로부터 자계를 가하더라도 자화의 강도가 증가하지 않는 상태를 말한다. 「포화 자속 밀도」란, 자기 포화가 발생한 상태에 있어서의 자속 밀도이다. 「자속 밀도」란, 자속의 단위 면적당의 면 밀도이다.
파워 인덕터는, 전력 변환기에 사용되어 에너지를 저장하거나 전류를 유지하거나 할 목적으로 사용되는 경우가 많으며, 통신용의 회로와 비교하면, 흐르는 전류가 많은 것이 특징이다. 즉, 파워 인덕터는, 인덕터로서의 기능을 가지면서 대전류 용량인 것이 긴요하다. 일반적으로는, 절연 피막을 형성한 도선을 자성체 코어에 권회하여 구성되어 있었다.
전력 변환기에 사용되는 반도체 디바이스가 고속 응답하도록 되면, 전력 변환기의 스위칭 주파수가 높아지고, 인덕터에 흐르는 전류의 기본파 주파수도 높아진다. 이 때문에, 표피 효과에 의한 도선 내의 전류 밀도 분포가 현저해져 코일부의 저항 손실이 증대된다는 과제가 생긴다. 이 과제에 대해서는, 절연 피막을 형성한 극세 도선을 집속한 리츠선을 사용함으로써 전류 밀도 분포를 억제하는 방법이 취해지고 있다.
여기서 「표피 효과」란, 교류 전류가 도체를 흐를 때, 전류 밀도가 도체의 표면에서 높고 표면으로부터 떨어지면 낮아지는 현상이다.
그러나 기본파 주파수 상승과 함께, 코일부에 있어서의 절연체의 비율이 증가하기 때문에, 인덕터의 체적당의 전류 밀도가 저하된다는 문제가 있었다. 특히 권취선의 경우에는, 코어에 권회할 때의 형상 변화도 크기 때문에 유기 절연 피막의 신뢰성을 유지하는 것이 곤란하다. 그 때문에, 재료 특성으로서 필요한 두께보다도 충분히 두꺼운 피막을 형성하는 것이 바람직하다.
한편, 통신용으로 사용되는 프린트 코일부 등은, 도선을 권회하는 것이 아니라 포토리소그래피를 이용하여 코일부를 형성해 가기 때문에 제조 시의 형상 변화를 수반하지 않는다. 그 때문에, 요구되는 절연 내압에 대하여 용장한 막 두께를 부여할 필요가 없다. 특히 실리콘 산화막 등은, 균일한 막을 부여하는 것이 용이하여 신뢰성이 높다.
이와 같은 점에서, 파워 인덕터에 있어서도 고주파화한 경우에는, 도선을 권회하는 것이 아니라 프린트 코일부와 마찬가지의 프로세스로 만듦으로써, 코일부에 있어서의 도체에 대한 절연체의 비율을 저감시킨다. 이 저감에 의하여 고파워 밀도화할 수 있을 가능성이 있다. 그러나 파워 인덕터는, 통신용 프린트 코일부와 비교하여 큰 전류가 흐르기 때문에, 보다 저저항에서 열 제거 성능(냉각 성능)이 높은 구조인 것이 바람직하다. 또한 파워 인덕터는, 전류값이 클수록 발생하는 자계도 커진다. 그 때문에, 자성체 코어를 사용하는 경우에는, 자기 포화의 발생에 의하여 코어의 포화 자속 밀도에 도달하기 쉽다는 과제가 있다.
다음으로, 솔레노이드 코일부의 이론식을 바탕으로 인덕턴스에 대하여 설명한다. 인덕턴스 L은 이하의 식 (1)로 나타낼 수 있다.
Figure pct00001
여기서 「N」이란, 직렬로 접속되는 코일부의 턴 수이다. 「μ」란, 자로의 투자율이다. 「S」란, 코일부에 의하여 코어가 둘러싸이는 단면적이다. 「N/l」란, 단위 길이당의 권취 수, 즉, 턴 수 밀도이다. 또한 이 식 (1)을 도출하는 과정에서 이용하는 자속 밀도 B는 이하의 식 (2)로 나타낼 수 있다.
Figure pct00002
여기서 「I」란, 코일부에 통전되는 전류이다. 「H」는, I에 의하여 솔레노이드 코일부 내에 발생하는 자계이다. 일반적으로 자성체를 사용한 경우, 그 재료에 따른 포화 자속 밀도가 존재하며, 전류를 증가시키더라도 자속 밀도는 증가하지 않게 되는 영역이 있다.
[파워 인덕터(1A)에 있어서의 특징 작용]
상기 식 (2)로부터 알 수 있는 바와 같이 파워 인덕터에 있어서는 I가 크기 때문에, 종래와 동일한 N/l에서는 곧바로 자기 포화되어 버린다. 자속 밀도를 증가시키지 않고 인덕턴스를 증가시키기 위해서는, 자로의 투자율과 턴 수 밀도를, 필요한 전류를 통전했을 때에도 포화 자속 밀도 이하로 되도록 조정하는 것이 유효하다. 즉, 턴 수와, 코일부에 의하여 코어가 둘러싸이는 면적을 증가시키는 것이 유효하다.
실시예 1에서는, 코일부(4)의 적어도 일부에서는, 코일부(4)의 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽을 코일부 턴 간 갭(5)의 폭 d보다도 크게 설정한다.
즉, 코일부 턴 간 갭(5)의 폭 d가 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽보다도 작게 설정된다. 이 때문에, 자속이 누설되는 스페이스를 작게 하는 것이 가능해진다. 이것에 의하여, 자속 밀도를 증가시키지 않고 인덕턴스를 향상시킬 수 있다. 또한 코일부(4)의 사각 형상 단면적 S1이 X축 방향으로 넓은 구조이므로, 코일부(4)의 저항값을 효과적으로 낮추는 것이 가능해진다. 이 때문에, 파워 인덕터(1A)의 전류 용량을 향상시키는 것이 가능해진다.
그 결과, 인덕턴스의 향상과 전류 밀도의 향상을 양립시킬 수 있다.
실시예 1에서는, 코일부(4)의 모든 영역에 있어서, 코일부(4)의 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽을 코일부 턴 간 갭(5)의 폭 d보다도 크게 설정한다.
즉, 코일부(4)의 모든 영역에 있어서, 자속이 누설되는 스페이스를 작게, 또한 코일부(4)의 사각 형상 단면적 S1을 X축 방향으로 넓은 구조로 하는 것이 가능해진다. 이 때문에, 인덕턴스와 전류 밀도를 향상시킬 수 있는 영역이 코일부(4)의 모든 영역에 이르게 된다.
따라서 코일부(4)의 보다 넓은 범위에서 인덕턴스의 향상과 전류 밀도의 향상을 양립시킬 수 있다.
실시예 1에서는, 코일부(4)의 사각 형상 단면적 S1의 폭 w는 코일부(4)의 사각 형상 단면적 S1의 두께 t보다도 크게 설정된다.
즉, 코일부(4)의 사각 형상 단면적 S1이, X축 방향으로 길고 Y축 방향으로 짧은 형상으로 된다.
따라서 코일부(4)가 생성하는 쇄교 자속의 단면적(도 1에 도시하는 Y 방향의 단면적 S2)을 넓게 확보하면서 사각 형상 단면적 S1을 넓게 확보할 수 있다.
실시예 1에서는, 모재는 실리콘이다.
즉, 모재는 반도체 재료로서 일반적인 실리콘으로 구성된다. 이 때문에 파워 인덕터(1A)를, 기존의 반도체 제조 장치를 사용하여 제조할 수 있다.
따라서 파워 인덕터(1A)를 저렴하게 제조할 수 있다.
다음으로, 효과를 설명한다.
실시예 1에 있어서의 파워 인덕터(1A)에 있어서는, 하기에 열거하는 효과가 얻어진다.
(1) 기판(기판(2))을 모재(실리콘)로 사용한 인덕터(파워 인덕터(1A))이며,
코어부(코어부(3)) 및 코일부(코일부(4))와, 코일부(코일부(4))의 도체(도체40) 간에 형성되는 절연부(코일부 턴 간 갭(5))와, 코어부(코어부(3)) 및 코일부(코일부(4))를 외부에 접속하는 단자부(전극부(6) 및 전극부(7))를 구비하고,
코일부(코일부(4))에 흐르는 전류에 따라 생성되는 자계의 주된 방향(X축 방향)은 기판(기판(2))의 평면 방향(X축 방향)이고,
코일부(코일부(4))의 적어도 일부에서는, 코일부(코일부(4))의 사각 형상 단면적(사각 형상 단면적 S1)의 폭(폭 w)과 두께(두께 t)의 양쪽을 절연부(코일부 턴 간 갭(5))의 폭(폭 d)보다도 크게 설정한다(도 2).
이 때문에, 인덕턴스의 향상과 전류 밀도의 향상을 양립시킬 수 있는 반도체 장치(파워 인덕터(1A))를 제공할 수 있다.
(2) 코일부(코일부(4))의 모든 영역에 있어서, 코일부(코일부(4))의 사각 형상 단면적(사각 형상 단면적 S1)의 폭(폭 w)과 두께(두께 t)의 양쪽을 절연부(코일부 턴 간 갭(5))의 폭(폭 d)보다도 크게 설정한다(도 2).
이 때문에, (1)의 효과에 추가하여, 코일부(코일부(4))의 보다 넓은 범위에서 인덕턴스의 향상과 전류 밀도의 향상을 양립시킬 수 있다.
(3) 코일부(코일부(4))의 사각 형상 단면적(사각 형상 단면적 S1)의 폭(폭 w)은 코일부(코일부(4))의 사각 형상 단면적(사각 형상 단면적 S1)의 두께(두께 t)보다도 크게 설정된다(도 2).
이 때문에, (1) 및 (2)의 효과에 추가하여, 코일부(코일부(4))가 생성하는 쇄교 자속의 단면적(Y 방향의 단면적 S2)을 넓게 확보하면서 사각 형상 단면적(사각 형상 단면적 S1)을 넓게 확보할 수 있다.
(4) 모재는 실리콘이다(도 1 및 도 2).
이 때문에, (1) 내지 (3)의 효과에 추가하여, 파워 인덕터(1A)를 저렴하게 제조할 수 있다.
실시예 2
실시예 2는, 복수의 코일부를 구비한 예이다.
먼저, 구성을 설명한다.
실시예 2에 있어서의 인덕터는, 실시예 1과 마찬가지로 모터 제너레이터의 인버터에 접속된 파워 인덕터(인덕터의 일례)에 적용한 것이다. 이하, 실시예 2에 있어서의 파워 인덕터의 구성을 「전체 구성」, 「치수 구성」으로 나누어 설명한다.
[전체 구성]
도 3은, 실시예 2에 있어서의 파워 인덕터의 전체 구성을 도시한다. 이하, 도 3에 기초하여 전체 구성을 설명한다.
실시예 2의 파워 인덕터(1B)는, 실시예 1과 마찬가지로 모재에 기본 구성 요소로 되는 코일부를 형성한 것이다. 파워 인덕터(1B)는, 실시예 1과 마찬가지로 기판(2)을 실리콘(모재)으로 사용한 인덕터이다. 파워 인덕터(1B)는, 복수의 페라이트 코어(3)(코어부)와, 복수의 코일부(4A 내지 4H)(예를 들어 구리)와, 코일부 턴 간 갭(5)(절연부)과, 전극부(6)(단자부)와, 전극부(7)(단자부)를 구비한다. 도 3 중의 권취 개시부 S는 각 코일부(4A 내지 4H)의 권취 개시부 S를 나타낸다. 권취 종료부 E는 각 코일부(4A 내지 4H)의 권취 종료부 E를 나타낸다.
기판(2)은, 각 페라이트 코어(3), 각 코일부(4A 내지 4H), 전극부(6) 및 전극부(7)를 지지하는 지지체로 된다. 기판(2)은 사각 형상의 외형을 갖는다.
각 페라이트 코어(3)는, 각 코일부(4A 내지 4H)에서 생성된 자속을 사행하면서 쇄교시킨다. 각 페라이트 코어(3)는, 각 코일부(4A 내지 4H) 간에 배치되어 각 코일부(4A 내지 4H)끼리를 연결하는 자로로 된다. 각 페라이트 코어(3)는, 각 코일부(4A 내지 4H)에 내포되는 피내포부(3i)와, 각 코일부(4A 내지 4H)로부터 노출된 노출부(3e)를 구비한다. 도면 중의 2점 쇄선은 피내포부(3i)와 노출부(3e)의 경계를 나타낸다. 코일부(4H)의 권취 종료부 E와 코일부(4A)의 권취 개시부 S를 연결하는 페라이트 코어(3)를 종단 페라이트 코어(3E)라 한다.
각 코일부(4A 내지 4H)는, 통전되는 전류에 따라 자속을 생성한다. 각 코일부(4A 내지 4H)는 기판(2)의 평면 상에 Y축 방향으로 배열되어 형성된다. 각 코일부(4A 내지 4H)끼리는 직렬로 접속된다. 각 코일부(4A 내지 4H)에 대한 전류의 입출력은 전극부(6) 및 전극부(7)로부터 행해진다. 즉, 코일부(4A)의 권취 개시부 S를 통하여 전극부(6)로부터 입력된 전류는 코일부(4A 내지 4H)를 흐른 후, 코일부(4H)의 권취 종료부 E를 통하여 전극부(7)로부터 외부에 출력된다. 또한 코일부(4B, 4D, 4F, 4H)와 코일부(4A, 4C, 4E, 4G)는, 전류에 따라 발생하는 자계의 주된 방향이 상이하다. 즉, 코일부(4B, 4D, 4F, 4H)에 발생하는 자계의 주된 방향은 +X 방향으로 된다. 코일부(4A, 4C, 4E, 4G)에 발생하는 자계의 주된 방향은 -X 방향으로 된다. 각 코일부(4A 내지 4H)의 내부는, 피내포부(3i)의 일부를 내포하는 단부(4e)를 제외하면, 도 3에 나타내는 1점 쇄선으로 둘러싼 갭 G가 형성되어 있다. 코일부(4A)와 코일부(4H)의 단부(4e)끼리는 종단 페라이트 코어(3E)에 의하여 결합된다.
여기서 「갭 G」란, 페라이트 코어(3)보다도 투자율이 작은 부재(예를 들어 공기 등의 비자성체)로 메워진 에어리어를 의미한다. 「비자성체」란, 강자성체가 아닌 물질을 말한다. 「강자성체」란, 철, 코발트, 니켈, 또는 이들의 합금, 페라이트 등, 외부의 자장에 의하여 자석으로 되기 쉬운 물질을 말하며, 비교적 투자율이 높은 물질을 말한다.
코일부 턴 간 갭(5)은 각 코일부(4A 내지 4H)의 도체(40) 간에 형성된다. 코일부 턴 간 갭(5)은, 인접하는 도체(40)끼리를 절연한다. 코일부 턴 간 갭(5)은, 도시하지 않은 실리콘 산화막으로 메워진다. 경사 요소부(5n)는, 각 코일부(4A 내지 4H)의 도체(40)끼리가 X축 방향으로 오프셋되어 연결되는 부위이다.
전극부(6)(예를 들어 구리) 및 전극부(7)(예를 들어 구리)는 각 페라이트 코어(3) 및 각 코일부(4A 내지 4H)를 외부에 접속한다. 전극부(6)는 코일부(4A)의 권취 개시부 S를 통하여 각 페라이트 코어(3) 및 각 코일부(4A 내지 4H)를, 도시하지 않은 배터리에 접속한다. 전극부(7)는 코일부(4H)의 권취 종료부 E를 통하여 각 페라이트 코어(3) 및 각 코일부(4A 내지 4H)를, 도시하지 않은 인버터에 접속한다.
[치수 구성]
이하, 도 3에 기초하여 치수 구성을 설명한다.
각 코일부(4A 내지 4H)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 폭 w이다. 각 코일부(4A 내지 4H)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t이다. 사각 형상 단면적 S1의 폭 w는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t보다도 크게 설정된다.
코일부 턴 간 갭(5)은 실시예 1과 마찬가지로 Z축 방향의 폭 d이다. 코일부 턴 간 갭(5)에 있어서, 코일부(4A, 4C, 4E, 4G)의 경사 요소부(5n)는 실시예 1과 마찬가지로 폭 d′이다(d>d′). 도 3에서는 가려져 있어서 보이지 않지만, 코일부(4B, 4D, 4F, 4H)의 경사 요소부(5n)도 폭 d′이다(d>d′). 각 코일부(4A 내지 4H)의 모든 영역에 있어서, 각 코일부(4A 내지 4H)의 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽은 실시예 1과 마찬가지로 코일부 턴 간 갭(5)의 폭 d보다도 크게 설정된다. 즉, 폭 w의 상한값은, 각 코일부(4A 내지 4H)의 저항값을 원하는 값 이하로 억제 가능한 값으로 설정된다. 폭 w의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다. 두께 t의 상한값은, 누설 자속의 양을 원하는 값 이하로 억제 가능한 값으로 설정된다. 두께 t의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다.
다음으로, 작용을 설명한다.
실시예 2의 파워 인덕터(1B)에 있어서의 작용을 「자로 전체의 투자율의 조정 작용」, 「B-H 커브의 기울기 완화 작용」, 「파워 인덕터(1B)에 있어서의 특징 작용」으로 나누어 설명한다.
[자로 전체의 투자율의 조정 작용]
코일부(4A)와 코일부(4H)의 단부(4e)끼리는 종단 페라이트 코어(3E)에 의하여, 자속 누설이 없는 상태에서 결합된다. 이 결합에 의하여, 각 코일부(4A 내지 4H)에 있어서, 통전되는 전류에 따라 생성되는 자속은 닫힌 루프를 형성한다.
여기서 「루프」란, 각 페라이트 코어(3) 및 각 코일부(4A 내지 4H)에 의하여 형성된 자속의 일련의 흐름을 말한다. 「닫힌 루프」란, 자속의 일련의 흐름이 개방되지 않고 닫힌 상태를 말한다.
상기와 같이 각 코일부(4A 내지 4H)의 내부는, 피내포부(3i)의 일부를 내포하는 단부(4e)를 제외하면, 페라이트 코어(3)보다도 투자율이 작은 부재로 메워진다. 즉, 각 코일부(4A 내지 4H)의 내부는, 단부(4e)보다도 안쪽부 쪽에서 투자율이 작은 구조를 갖는다. 이와 같이 각 코일부(4A 내지 4H)는, 구조적으로 자속이 누설되기 어려운 안쪽부의 투자율이 작게 조정된다. 이 조정에 의하여, 각 페라이트 코어(3) 및 각 코일부(4A 내지 4H)를 하나의 자로로 간주했을 때의 자로 전체의 등가적인 투자율을 저하시키는 것이 가능해진다. 등가적인 투자율의 저하는, B-H 커브의 기울기를 완화함으로써 실현 가능하다. 이것에 의하여 자로 전체의 자기 포화를 회피할 수 있다.
[B-H 커브의 기울기 완화 작용]
도 4는, B-H 커브를 나타내는 설명도이다. 이하, 도 4에 기초하여, B-H 커브의 기울기 완화 작용을 설명한다. 도 4에 있어서, 횡축은 자계 H이고 종축은 자속 밀도 B이다.
B-H 커브는 자기 히스테리시스 특성을 갖는다. 자속 밀도 B는, 자계 강도의 절댓값이 커질수록 절댓값이 커진다. 자속 밀도는, 자계 강도의 절댓값이 소정의 강도 이상으로 되더라도 소정의 포화 자속 밀도 Bs로 유지된다.
도면 중의 실선으로 나타내는 커브 A는, 각 코일부(4A 내지 4H)의 단부(4e)끼리를 연결하는 부분과, 각 코일부(4A 내지 4H)의 내부의 전체에 페라이트 코어를 배치했을 때의 B-H 커브이다. 파선으로 나타내는 커브 B는, 각 코일부(4A 내지 4H)의 단부(4e)끼리를 연결하는 부분과, 단부(4e)보다도 코일부 내부로 약간 들어간 부분에 페라이트 코어(3)를 배치했을 때의 B-H 커브이다. 점선으로 나타내는 커브 C는, 각 코일부(4A 내지 4H)의 단부(4e)끼리를 연결하는 부분에 페라이트 코어(3)를 배치했을 때의 B-H 커브이다. 1점 쇄선으로 나타내는 직선 D는, 각 코일부(4A 내지 4H) 중 어느 곳에도 페라이트 코어(3)를 배치하고 있지 않을 때의 직선이다. 이 직선의 기울기 m은 진공의 투자율 μ0이다.
각 코일부(4A 내지 4H)의 내부에 있어서 페라이트 코어(3)보다도 투자율이 작은 부재(예를 들어 공기 등의 비자성체)로 메워진 갭 G는 커브 A → 커브 B → 커브 C의 순으로 증가한다(도면 중의 백색 화살표로 나타내는 「갭 증가」). 즉, 갭 G가 증가할수록 B-H 커브의 기울기가 완화된다. 즉, 각 페라이트 코어(3) 및 각 코일부(4A 내지 4H)를 하나의 자로로 간주했을 때의 자로 전체의 등가적인 투자율 μ가 저하된다.
이들을 전제로, 커브 B에 있어서, 자계 H가 플러스로부터 마이너스로의 루트를 타는 곡선 상의 점 X(HX, BX)에 목표를 고정한다. 이 자속 밀도 BX는 포화 자속 밀도 Bs에 도달해 있지 않다(BX<Bs). 이것에 의하여, 커브 B 중, 자속 밀도 B가 포화되지 않는 영역에서 낮은 전류 IX(∝자계 HX)로 큰 자속 밀도 BX를 얻는 것이 가능해진다. 즉, 자로 전체의 자기 포화를 회피하면서 낮은 전류 IX로 큰 자속 밀도 BX를 얻는 것이 가능해진다.
[파워 인덕터(1B)에 있어서의 특징 작용]
실시예 2에서는, 기판(2)의 Y축 방향으로 배열되어 형성된 각 코일부(4A 내지 4H)에 흐르는 전류에 따라 발생하는 자속은 각 코일부(4A 내지 4H)의 내부에서 직렬로 결합해 있다.
즉, 코일부(4A)에서 발생하는 자속은, 각 페라이트 코어(3)에 의하여 사행하면서 다른 코일부(4B 내지 4H)의 내부를 쇄교한다. 이 때문에, 각 코일부(4A 내지 4H)끼리가 자기적으로도 직렬로 결합된다. 이것에 의하여, 한정된 기판(2)의 치수 중에서도, 직렬로 접속되는 각 코일부(4A 내지 4H)의 턴 수(N)를 많이 확보할 수 있다. 즉, 한정된 면적에서 턴 수 밀도(N/l)가 낮은 코일부 세그먼트(코일부를 마련하는 영역)를 이용하는 경우에 있어서도, 각 코일부(4A 내지 4H)의 턴 수를 증가시킬 수 있다.
따라서 자속 밀도의 저하와 인덕턴스의 향상을 양립시킬 수 있다.
실시예 2에서는, 전류에 따라 발생하는 자계의 주된 방향이 상이한 각 코일부(4A 내지 4H)에 흐르는 전류에 따라 발생하는 자속은 각 코일부(4A 내지 4H) 간에서 직렬로 결합해 있다.
즉, 자기적으로 결합해 있는, 직렬로 접속된 코일부(4A 내지 4H)의 턴 수(N)가 증가한다.
따라서 자속 밀도를 증가시키지 않고 인덕턴스를 향상시킬 수 있다.
게다가 각 페라이트 코어(3)의 일부를 내포하는 단부 이외의 각 코일부(4A 내지 4H)의 내부는 비자성체(예를 들어 공기)로 채워져 있다. 이 때문에, 단부에 비하여 구조적으로 자속이 누설되기 어려운 각 코일부(4A 내지 4H)의 내부의 투자율을 낮출 수 있다. 이것에 의하여, 자로 전체의 투자율을 낮추어 자기 포화를 회피할 수 있다.
실시예 2에서는, 각 페라이트 코어(3)는 각 코일부(4A 내지 4H) 간에 배치된다.
즉, 각 코일부(4A 내지 4H)끼리가 떨어져 있더라도 각 페라이트 코어(3)에 의하여 자기적으로 직렬 결합된다. 이 때문에, 직렬 결합된 각 코일부(4A 내지 4H)의 턴 수가 증가한다.
따라서 파워 인덕터(1B)에 있어서 높은 인덕턴스를 얻을 수 있다.
또한, 다른 작용은 실시예 1과 마찬가지이므로 설명을 생략한다.
다음으로, 효과를 설명한다.
실시예 2에 있어서의 파워 인덕터(1B)에 있어서는, 하기 효과가 얻어진다.
(5) 복수의 코일부(코일부(4A 내지 4H))를 구비하고,
복수의 코일부(코일부(4A 내지 4H))는 기판(기판(2))의 평면 방향으로 배열되어 형성되고,
복수의 코일부(코일부(4A 내지 4H))에 흐르는 전류에 따라 발생하는 자속은 복수의 코일부(코일부(4A 내지 4H))의 내부에서 직렬로 결합해 있다(도 3).
이 때문에, 상기 (1) 내지 (4)의 효과에 추가하여, 자속 밀도의 저하와 인덕턴스의 향상을 양립시킬 수 있다.
(6) 주된 방향(+X 방향, -X 방향)이 상이한 복수의 코일부(코일부(4A 내지 4H))를 구비하고,
복수의 코일부(코일부(4A 내지 4H))에 흐르는 전류에 따라 발생하는 자속은 복수의 코일부(코일부(4A 내지 4H)) 간에서 직렬로 결합해 있다(도 3).
이 때문에, 상기 (1) 내지 (5)의 효과에 추가하여, 자속 밀도를 증가시키지 않고 인덕턴스를 향상시킬 수 있다.
(7) 코어부(페라이트 코어(3))는 적어도 하나 이상의 코일부(코일부(4A 내지 4H)) 간에 배치된다(도 3).
이 때문에, 상기 (1) 내지 (6)의 효과에 추가하여, 인덕터(파워 인덕터(1B))에 있어서 높은 인덕턴스를 얻을 수 있다.
실시예 3
실시예 3은, 코일부의 외층에 절연부를 개재하여 외층 코일부를 배치한 예이다.
먼저, 구성을 설명한다.
실시예 3에 있어서의 인덕터는, 실시예 1과 마찬가지로 모터 제너레이터의 인버터에 접속된 파워 인덕터(인덕터의 일례)에 적용한 것이다. 이하, 실시예 3에 있어서의 파워 인덕터의 구성을 「전체 구성」, 「치수 구성」, 「접속 구성」, 「제조 방법」으로 나누어 설명한다.
[전체 구성]
도 5는, 실시예 3에 있어서의 파워 인덕터의 전체 구성을 도시한다. 이하, 도 5에 기초하여 전체 구성을 설명한다.
실시예 3의 파워 인덕터(1C)는, 실시예 1과 마찬가지로 모재에 기본 구성 요소로 되는 코일부를 형성한 것이다. 파워 인덕터(1C)는, 실시예 1과 마찬가지로 기판(2)을 실리콘(모재)으로 사용한 인덕터이다. 파워 인덕터(1C)는, 복수의 페라이트 코어(3)(코어부)와, 복수의 코일부(4A 내지 4F)(예를 들어 구리)와, 코일부 턴 간 갭(5)(절연부)과, 전극부(6)(단자부)와, 전극부(7)(단자부)와, 복수의 외층 코일부(8A 내지 8F)(예를 들어 구리)를 구비한다.
기판(2)은, 각 페라이트 코어(3), 각 코일부(4A 내지 4H), 전극부(6), 전극부(7) 및 각 외층 코일부(8A 내지 8F)를 지지하는 지지체로 된다.
각 페라이트 코어(3)는, 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)에서 생성된 자속을 사행하면서 쇄교시킨다. 각 페라이트 코어(3)는, 각 코일부(4A 내지 4F) 간에 배치되어 각 코일부(4A 내지 4F)끼리를 연결하는 자로로 된다. 코일부(4H)의 권취 종료부 E와 코일부(4A)의 권취 개시부 S를 연결하는 페라이트 코어(3)를 종단 페라이트 코어(3E)라 한다.
각 코일부(4A 내지 4F)는, 통전되는 전류에 따라 자속을 생성한다. 각 코일부(4A 내지 4F)는 Y축 방향으로 배열되어 형성된다. 각 코일부(4A 내지 4F)에 대한 전류의 입출력은 전극부(6) 및 전극부(7)로부터 행해진다.
코일부 턴 간 갭(5)은 각 코일부(4A 내지 4F)의 도체(40) 간에 형성된다. 코일부 턴 간 갭(5)은, 인접하는 도체(40)끼리를 절연한다. 코일부 턴 간 갭(5)은, 도시하지 않은 실리콘 산화막으로 메워진다. 경사 요소부(5n)는, 코일부(4A, 4C, 4E)의 도체(40)끼리가 X축 방향으로 오프셋되어 연결되는 부위이다.
전극부(6)(예를 들어 구리) 및 전극부(7)(예를 들어 구리)는 각 페라이트 코어(3), 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)를 외부에 접속한다. 전극부(6)는 코일부(4A)의 권취 개시부 S를 통하여 각 페라이트 코어(3), 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)를, 도시하지 않은 배터리에 접속한다. 전극부(7)는 코일부(4F)의 권취 종료부 E를 통하여 각 페라이트 코어(3), 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)를, 도시하지 않은 인버터에 접속한다.
복수의 외층 코일부(8A 내지 8F)는 각 코일부(4A 내지 4F)와 마찬가지로, 통전되는 전류에 따라 자속을 생성한다. 각 외층 코일부(8A 내지 8F)는 Y축 방향으로 배열되어 형성된다. 각 외층 코일부(8A 내지 8F)는 각 코일부(4A 내지 4F)의 외층에, 도시하지 않은 실리콘 산화막(절연부)을 개재하여 배치된다. 각 외층 코일부(8A 내지 8F)의 도체(80)는 코일부 턴 간 갭(5)의 외층에 배치된다. 코일부 턴 간 갭(9)과 코일부 턴 간 갭(5)의 위치는 기판(2)의 수평면 방향(X축 방향)에서 어긋나 있다. 또한 코일부 턴 간 갭(9)은 각 외층 코일부(8A 내지 8F)의 도체(80) 간에 형성된다. 각 외층 코일부(8A 내지 8F)의 도체(80)의 수(4개)는 각 코일부(4A 내지 4F)의 도체(40)의 수(11개)보다도 적다.
[치수 구성]
이하, 도 5에 기초하여 치수 구성을 설명한다.
각 코일부(4A 내지 4F)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 폭 w이다. 각 코일부(4A 내지 4F)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t이다. 사각 형상 단면적 S1의 폭 w는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t보다도 크게 설정된다.
코일부 턴 간 갭(5)은 실시예 1과 마찬가지로 Z축 방향의 폭 d이다. 코일부 턴 간 갭(5)에 있어서, 코일부(4A, 4C, 4E)의 경사 요소부(5n)는 실시예 1과 마찬가지로 폭 d′이다(d>d′). 도 5에서는 가려져 있어서 보이지 않지만, 코일부(4B, 4D, 4F)의 경사 요소부(5n)도 폭 d′이다(d>d′). 각 코일부(4A 내지 4F)의 모든 영역에 있어서, 각 코일부(4A 내지 4F)의 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽은 실시예 1과 마찬가지로 코일부 턴 간 갭(5)의 폭 d보다도 크게 설정된다. 즉, 폭 w의 상한값은, 각 코일부(4A 내지 4F)의 저항값을 원하는 값 이하로 억제 가능한 값으로 설정된다. 폭 w의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다. 두께 t의 상한값은, 누설 자속의 양을 원하는 값 이하로 억제 가능한 값으로 설정된다. 두께 t의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다.
[접속 구성]
도 6은, 실시예 3에 있어서의 코일부 및 외층 코일부의 접속 구성을 도시한다. 이하, 도 6에 기초하여 접속 구성을 설명한다. 도 6의 코일부 단면 내부에 나타내는 기호는, 코일부에 의하여 발생하는 자속의 방향이다. 이 방향은, 인접하는 코일부마다 역방향으로 되어 있다.
각 외층 코일부(8A 내지 8F)는 각 코일부(4A 내지 4F)와 직렬로 접속된다. 2층의 코일부에서 역방향의 자속을 발생시키기 위해서는 코일부 턴을 역방향으로 한다. 이 때문에 코일부(4A)와 코일부(4B) 등은 구조적으로 상이하다. 또한 발생하는 자계의 축이 상이한 코일부(4A 내지 4F) 간을 유효 적절하게 접속하기 위해서는, 코일부 간의 접속부를 근접시키는 구조로 하는 것이 적합하다. 이와 같은 접속의 경우, 코일부 간을 접속하는 부위는 코일 세그먼트의 편측에 모을 수 있기 때문에 스페이스를 유효 활용할 수 있다.
도시하지 않은 배터리로부터 전극부(6)를 통하여 코일부(4A)에 유입된 전류는 반시계 방향으로 코일부(4A)를 흐른다. 계속해서, 전류는, 도시하지 않은 권취 종료부 E를 통하여 외층 코일부(8A)를 반시계 방향으로 흐른다. 이 전류에 따라 코일부(4A)에서 생성되는 자계의 주된 방향(-X 방향)은, 외층 코일부(8A)에서 생성되는 자계의 주된 방향(-X 방향)과 동일하다. 계속해서, 전류는 외층 코일부(8A)로부터 권취 개시부 S를 통하여 외층 코일부(8B)에 유입된다. 계속해서, 전류는 시계 방향으로 외층 코일부(8B)를 흐른다. 계속해서, 전류는, 도시하지 않은 권취 종료부 E를 통하여 코일부(4B)에 유입된다. 이 전류에 따라 코일부(4B)에서 생성되는 자계의 주된 방향(+X 방향)은, 외층 코일부(8A)에서 생성되는 자계의 주된 방향(+X 방향)과 동일하다. 계속해서, 전류는 코일부(4B)로부터 권취 개시부 S를 통하여 외층 코일부(8C)에 유입된다. 계속해서, 전류는 외층 코일부(8C) → 코일부(4C) → 외층 코일부(8D) → 코일부(4D) → 코일부(4E) → 외층 코일부(8E) → 외층 코일부(8F) → 코일부(4F)의 순으로 흐른다. 이때, 각 외층 코일부(8C, 8D, 8E, 8F)에 흐르는 전류에 따라 생성되는 자계의 주된 방향도, 각 코일부(4C, 4D, 4E, 4F)에 흐르는 전류에 따라 생성되는 자계의 주된 방향과 동일하다. 계속해서, 전류는 코일부(4F)로부터 권취 종료부 E를 통하여 전극부(7)에 유입된다. 그리고 전류는 전극부(7)를 통하여, 도시하지 않은 인버터에 출력된다.
[제조 방법]
도 7a 내지 도 7s는, 실시예 3에 있어서의 파워 인덕터의 제조 방법을 도시한다. 이하, 도 7a 내지 도 7s에 기초하여, 실시예 3에 있어서의 파워 인덕터(1C)의 제조 방법을 구성하는 공정을 설명한다. 상면 코일부 형성 처리에서 기판 상면측의 도체(40) 및 도체(80)가 형성되고, 계속해서, 하면 코일부 형성 처리에서 기판 하면측의 도체(40) 및 도체(80)가 형성된다. 이들 처리에서는, 모재에, 코일부의 기판 두께 방향으로 되는 관통 구멍이 형성되고, 관통 구멍을 도전체 도금으로 메우고, 기판의 상하 양면을 포토리소그래피를 이용하여 가공하여 인덕터를 형성한다. 이 형성에 의하면, 기판 두께 방향으로도 많은 도체를 매립할 수 있기 때문에 누설 자속 저감과 전류 밀도 향상을 양립시킬 수 있다.
(상면 코일부 형성 처리)
상면 코일부 형성 처리에서는 먼저, 도 7a에 도시한 바와 같이, 도체(40) 및 도체(80)의 기판(2)의 두께 방향 부위가 형성되는 관통 구멍 H를 뚫는다. 계속해서, 도금 공정에서는, 그 표면이, 도시하지 않은 실리콘 산화막으로 덮인 기판(2)에, 도금법에 의하여 관통 구멍 H를 도전체(10)로 메운다.
계속해서, 제1 상면 패턴 형성 공정에서는, 도 7b에 도시한 바와 같이, 도금 공정에서 관통 구멍 H를 메운 도전체(10)의 상면(10U)에 포토레지스트(11)를 도포한다. 그리고 포토레지스트(11)에 있어서, 도체(40)의 상면 부위(40U)와 도체(80)의 두께 방향 부위(80T)에 대응하는 부분에, 도시하지 않은 코일 패턴을 형성한다.
계속해서, 제1 상면 에칭 공정에서는, 도 7c에 도시한 바와 같이, 제1 상면 패턴 형성 공정에서 형성한, 도시하지 않은 코일 패턴을 이용한 에칭에 의하여 도전체(10)의 상면(10U)에, 도시하지 않은 코일 패턴을 전사한다. 이 전사에 의하여 기판(2)의 상면(2U)이 노출된다. 그리고 이 노출에 의하여, 도 7c에 도시한 상면 부위(40U)가 완성된다.
계속해서, 제1 상면 절연막 형성 공정에서는, 도 7d에 도시한 바와 같이, 제1 상면 에칭 공정에서 노출된 기판(2)의 상면(2U)(도 7c 참조)에 열산화 처리를 실시한다. 이 열산화 처리에 의하여 상면(2U)에, 도 7d에 도시한 절연막(12)이 성막된다.
계속해서, 제2 상면 패턴 형성 공정에서는, 도 7e에 도시한 바와 같이, 제1 상면 절연막 형성 공정에서 형성한 절연막(12)의 상면(12U)에 포토레지스트(11)를 도포한다. 그리고 포토레지스트(11)에 있어서, 도체(80)의 두께 방향 부위(80T)에 대응하는 부분에, 도시하지 않은 코일 패턴을 형성한다. 이 형성에 의하여 절연막(12)의 상면(12U)이 노출된다.
계속해서, 제1 상면 에칭 공정에서는, 도 7f에 도시한 바와 같이, 제2 상면 패턴 형성 공정에서 형성한, 도시하지 않은 코일 패턴을 이용한 에칭에 의하여 절연막(12)의 상면(12U)에, 도시하지 않은 코일 패턴을 전사한다. 이 전사에 의하여 두께 방향 부위(80T)의 상면(80Tu)이 노출된다.
계속해서, 도체(80)의 상면 부위(80U)의 성막 공정에서는, 도 7g에 도시한 바와 같이, 제1 상면 에칭 공정에서 노출된 상면(80Tu)(도 7f 참조)과, 기판(2)의 상면(2U)에, CVD법에 의하여 도전체(13)를 성막한다. 이 성막에 의하여, 도체(80)의 두께 방향 부위(80T)끼리가 상면 부위(80U)를 통하여 전기적으로 접속된다.
계속해서, 제3 상면 패턴 형성 공정에서는, 도 7h에 도시한 바와 같이, 도체(80)의 상면 부위(80U)의 성막 공정에서 성막한 도전체(13)의 상면(13U)에 포토레지스트(11)를 도포한다. 그리고 포토레지스트(11)에 있어서, 도 7b와 마찬가지로, 도체(80)의 상면 부위(80U)에 대응하는 부분에, 도시하지 않은 코일 패턴을 형성한다.
계속해서, 제2 상면 에칭 공정에서는, 도 7i에 도시한 바와 같이, 제3 상면 패턴 형성 공정에서 형성한, 도시하지 않은 코일 패턴을 이용한 에칭에 의하여 도전체(13)의 상면(13U)에, 도시하지 않은 코일 패턴을 전사한다. 이 전사에 의하여 도 7c와 마찬가지로 기판(2)의 상면(2U)이 노출된다. 이 노출에 의하여 도 7i에 도시한 도체(80)의 상면 부위(80U)가 완성된다.
계속해서, 제2 상면 절연막 형성 공정에서는, 도 7j에 도시한 바와 같이, 제2 상면 에칭 공정에서 노출된 기판(2)의 상면(2U)(도 7i 참조)에 열산화 처리를 실시한다. 이 열산화 처리에 의하여 상면(2U)에 절연막(14)이 성막된다. 이것에 의하여 상면 코일부 형성 처리가 완료된다.
(하면 코일부 형성 처리)
계속해서, 제1 하면 패턴 형성 공정에서는, 도 7k에 도시한 바와 같이, 제2 상면 절연막 형성 공정에서 절연막(14)이 성막된 기판(2) 하면측의 도전체(10)의 하면(10D)에 포토레지스트(11)를 도포한다. 그리고 포토레지스트(11)에 있어서, 도체(40)의 하면 부위(40D)와 도체(80)의 두께 방향 부위(80T)에 대응하는 부분에, 도시하지 않은 코일 패턴을 형성한다.
계속해서, 제1 하면 에칭 공정에서는, 도 7l에 도시한 바와 같이, 제1 하면 패턴 형성 공정에서 형성한, 도시하지 않은 코일 패턴을 이용한 에칭에 의하여 도전체(10)의 하면(10D)에, 도시하지 않은 코일 패턴을 전사한다. 이 전사에 의하여 기판(2)의 하면(2D)이 노출된다. 이 노출에 의하여, 도 7l에 도시한 도체(40)가 완성된다.
계속해서, 제1 하면 절연막 형성 공정에서는, 도 7m에 도시한 바와 같이, 제1 하면 에칭 공정에서 노출된 기판(2)의 하면(2D)(도 7l 참조)에 열산화 처리를 실시한다. 이 열산화 처리에 의하여 하면(2D)에 절연막(15)이 성막된다.
계속해서, 제2 하면 패턴 형성 공정에서는, 도 7n에 도시한 바와 같이, 제1 하면 절연막 형성 공정에서 형성한 절연막(15)의 하면(15D)에 포토레지스트(11)를 도포한다. 그리고 포토레지스트(11)에 있어서, 도체(80)의 두께 방향 부위(80T)에 대응하는 부분에, 도시하지 않은 코일 패턴을 형성한다. 이 형성에 의하여 절연막(15)의 하면(15D)이 노출된다.
계속해서, 제2 하면 에칭 공정에서는, 도 7o에 도시한 바와 같이, 제2 하면 패턴 형성 공정에서 형성한, 도시하지 않은 코일 패턴을 이용한 에칭에 의하여 절연막(15)의 하면(15D)에, 도시하지 않은 코일 패턴을 전사한다. 이 전사에 의하여 두께 방향 부위(80T)의 하면(80Td)이 노출된다.
계속해서, 도체(80)의 하면 부위(80D)의 성막 공정에서는, 도 7p에 도시한 바와 같이, 제2 하면 에칭 공정에서 노출된 하면(80Td)(도 7o 참조)과, 기판(2)의 하면(2D)(도 7o 참조)에, CVD법에 의하여 도전체(14)를 성막한다. 이 성막에 의하여 도체(80)의 두께 방향 부위(80T)끼리가 하면 부위(80D)를 통하여 전기적으로 접속된다.
계속해서, 제3 하면 패턴 형성 공정에서는, 도 7q에 도시한 바와 같이, 도체(80)의 하면 부위(80D)의 성막 공정에서 성막한 도전체(14)의 하면(14D)에 포토레지스트(11)를 도포한다. 그리고 포토레지스트(11)에 있어서, 도체(80)의 하면 부위(80D)에 대응하는 부분에, 도시하지 않은 코일 패턴을 형성한다.
계속해서, 제3 하면 에칭 공정에서는, 도 7r에 도시한 바와 같이, 제3 하면 패턴 형성 공정에서 형성한, 도시하지 않은 코일 패턴을 이용한 에칭에 의하여 도전체(14)의 하면(14D)에, 도시하지 않은 코일 패턴을 전사한다. 이 전사에 의하여 도 7l과 마찬가지로 기판(2)의 하면(2D)이 노출된다. 이 노출에 의하여, 도 7r에 도시한 도체(80)가 완성된다.
계속해서, 제2 하면 절연막 형성 공정에서는, 도 7s에 도시한 바와 같이, 제3 하면 에칭 공정에서 노출된 기판(2)의 하면(2D)(도 7r 참조)에 열산화 처리를 실시한다. 이 열산화 처리에 의하여 하면(2D)에 절연막(16)이 성막된다. 이것에 의하여 하면 코일부 형성 처리가 완료된다. 또한 상면 코일부 형성 처리 및 하면 코일부 형성 처리에는, 도시하지 않지만 적절히 CMP(Chemical Mechanical Polishing)법 등의 평탄화 처리를 넣어도 된다.
다음으로, 파워 인덕터(1C)에 있어서의 특징 작용을 설명한다.
실시예 3에서는, 외층 코일부(8A 내지 8F)에 흐르는 전류에 따라 생성되는 자계의 주된 방향은, 코일부에 흐르는 전류에 따라 생성되는 자계의 주된 방향과 동일하다.
즉, 코일부를 2층으로 함으로써 턴 수 밀도(N/l)가 증가한다.
따라서 코일부가 1층인 경우에 비하여 높은 인덕턴스를 얻을 수 있다.
실시예 3에서는, 외층 코일부(8A 내지 8F)의 도체(80)는, 코일부(4A 내지 4F)의 도체(40) 간에 형성되는 코일부 턴 간 갭(5)의 외층에 배치된다.
즉, 코일부(4A 내지 4F)에 의하여 발생하는 자속이 누설되는 경로(누설 자속 경로)로 되는 코일부 턴 간 갭(5)은, 외층 코일부(8A 내지 8F)의 도체(80)에 의하여 막히는 형상으로 되어 있다.
따라서 코일부 턴 간 갭(5)으로부터의 누설 자속을 저감시킬 수 있으므로, 높은 인덕턴스를 얻을 수 있다.
실시예 3에서는, 외층 코일부(8A 내지 8F)의 도체(80)의 수(4개)는 각 코일부(4A 내지 4F)의 도체(40)의 수(11개)보다도 적다.
즉, 코일부 턴 간 갭(9)의 수는 코일부 턴 간 갭(5)에 비하여 감소한다. 이 때문에, 외층 코일부(8A 내지 8F)의 도체(80)에 의하여 코일부 턴 간 갭(5)으로부터의 누설 자속을 저감시키면서 외층 코일부(8A 내지 8F)의 턴 간의 수가 감소한다. 이것에 의하여 파워 인덕터(1C) 전체로서의 누설 자속이 저감된다.
따라서 파워 인덕터(1C)에 있어서 높은 인덕턴스를 얻을 수 있다.
실시예 3에서는, 각 외층 코일부(8A 내지 8F)는 각 코일부(4A 내지 4F)와 직렬로 접속된다.
즉, 각 외층 코일부(8A 내지 8F)에서 발생하는 자속과 각 코일부(4A 내지 4F)를, 각 외층 코일부(8A 내지 8F) 및 각 코일부(4A 내지 4F)를 통하여 쇄교시키는 것이 가능해진다. 이것에 의하여, 코일부 내에 자성체가 없는 경우에도 자속의 누설을 억제할 수 있다.
따라서 코일부 내의 투자율이 낮아 코일부 턴 간 갭(5)으로부터 자속이 누설되기 쉬운 구조의 경우에도 자속의 누설을 억제할 수 있다.
게다가 코일부와 외층 코일부가 직렬 접속되고 접속부가 일단에 있는 점에서, 복수의 코일부와의 접속도 용이해지기 때문에 인덕턴스 밀도를 향상시킬 수 있다.
또한, 다른 작용은 실시예 1과 마찬가지이므로 설명을 생략한다.
다음으로, 효과를 설명한다.
실시예 3에 있어서의 파워 인덕터(1C)에 있어서는, 하기 효과가 얻어진다.
(8) 코일부(코일부(4A 내지 4F))의 외층에 절연부(도체(80))를 개재하여 배치된 적어도 하나 이상의 외층 코일부(외층 코일부(8A 내지 8F))를 구비하고,
외층 코일부(외층 코일부(8A 내지 8F))에 흐르는 전류에 따라 생성되는 자계의 주된 방향은, 코일부(코일부(4A 내지 4F))에 흐르는 전류에 따라 생성되는 자계의 주된 방향과 동일하다(도 6).
이 때문에, 상기 (1) 내지 (7)의 효과에 추가하여, 코일부가 1층인 경우에 비하여 높은 인덕턴스를 얻을 수 있다.
(9) 외층 코일부(외층 코일부(8A 내지 8F))의 도체(도체(80))는, 코일부(코일부(4A 내지 4F))의 도체(도체40) 간에 형성되는 절연부(코일부 턴 간 갭(5))의 외층에 배치된다(도 5).
이 때문에, 상기 (1) 내지 (8)의 효과에 추가하여, 절연부(코일부 턴 간 갭(5))로부터의 누설 자속을 저감시킬 수 있으므로, 높은 인덕턴스를 얻을 수 있다.
(10) 외층 코일부(외층 코일부(8A 내지 8F))의 도체(도체(80))의 수는 코일부(코일부(4A 내지 4F))의 도체(도체40)의 수보다도 적다(도 5).
이 때문에, 상기 (1) 내지 (9)의 효과에 추가하여, 인덕터(파워 인덕터(1C))에 있어서 높은 인덕턴스를 얻을 수 있다.
(11) 외층 코일부(외층 코일부(8A 내지 8F))와 코일부(코일부(4A 내지 4F))는 직렬로 접속된다(도 5 및 도 6).
이 때문에, 상기 (1) 내지 (10)의 효과에 추가하여, 코일부(코일부(4A 내지 4F)) 내의 투자율이 낮아 절연부(코일부 턴 간 갭(5))로부터 자속이 누설되기 쉬운 구조의 경우에도 자속의 누설을 억제할 수 있다.
실시예 4
실시예 4는, 직렬로 접속된 복수의 코일부와 직렬로 접속된 복수의 외층 코일부를 병렬로 접속한 예이다.
먼저, 구성을 설명한다.
실시예 4에 있어서의 인덕터는, 실시예 1과 마찬가지로 모터 제너레이터의 인버터에 접속된 파워 인덕터(인덕터의 일례)에 적용한 것이다. 이하, 실시예 4에 있어서의 파워 인덕터의 구성을 「전체 구성」, 「치수 구성」, 「접속 구성」으로 나누어 설명한다.
[전체 구성]
도 8은, 실시예 4에 있어서의 파워 인덕터의 전체 구성을 도시한다. 이하, 도 8에 기초하여 전체 구성을 설명한다.
실시예 4의 파워 인덕터(1D)는, 실시예 1과 마찬가지로 모재에 기본 구성 요소로 되는 코일부를 형성한 것이다. 파워 인덕터(1D)는, 실시예 1과 마찬가지로 기판(2)을 실리콘(모재)으로 사용한 인덕터이다. 파워 인덕터(1D)는, 복수의 페라이트 코어(3)(코어부)와, 복수의 코일부(4A 내지 4F)(예를 들어 구리)와, 코일부 턴 간 갭(5)(절연부)과, 전극부(6)(단자부)와, 전극부(7)(단자부)와, 복수의 외층 코일부(8A 내지 8F)(예를 들어 구리)를 구비한다. 도 8 중의 권취 개시부 S는 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)의 권취 개시부 S를 나타낸다. 권취 종료부 E는 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)의 권취 종료부 E를 나타낸다.
기판(2)은, 각 페라이트 코어(3), 각 코일부(4A 내지 4H), 전극부(6), 전극부(7) 및 각 외층 코일부(8A 내지 8F)를 지지하는 지지체로 된다.
각 페라이트 코어(3)는, 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)에서 생성된 자속을 사행하면서 쇄교시킨다. 각 페라이트 코어(3)는, 각 코일부(4A 내지 4H) 간에 배치되어 각 코일부(4A 내지 4H)끼리를 연결하는 자로로 된다. 코일부(4H)의 권취 종료부 E와 코일부(4A)의 권취 개시부 S를 연결하는 페라이트 코어(3)를 종단 페라이트 코어(3E)라 한다.
각 코일부(4A 내지 4F)는, 통전되는 전류에 따라 자속을 생성한다. 각 코일부(4A 내지 4F)는 Y축 방향으로 배열되어 형성된다. 각 코일부(4A 내지 4F)에 대한 전류의 입출력은 전극부(6) 및 전극부(7)로부터 행해진다.
코일부 턴 간 갭(5)은 각 코일부(4A 내지 4F)의 도체(40) 간에 형성된다. 코일부 턴 간 갭(5)은, 인접하는 도체(40)끼리를 절연한다. 코일부 턴 간 갭(5)은, 도시하지 않은 실리콘 산화막으로 메워진다. 경사 요소부(5n)는, 인접하는 도체(40)끼리가 X축 방향으로 오프셋되어 연결되는 부위이다.
전극부(6)(예를 들어 구리) 및 전극부(7)(예를 들어 구리)는 각 페라이트 코어(3), 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)를 외부에 접속한다. 전극부(6)는 코일부(4A)의 권취 개시부 S를 통하여 각 페라이트 코어(3), 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)를, 도시하지 않은 배터리에 접속한다. 전극부(7)는 코일부(4F)의 권취 종료부 E를 통하여 각 페라이트 코어(3), 각 코일부(4A 내지 4F) 및 각 외층 코일부(8A 내지 8F)를, 도시하지 않은 인버터에 접속한다.
복수의 외층 코일부(8A 내지 8F)는 각 코일부(4A 내지 4F)와 마찬가지로, 통전되는 전류에 따라 자속을 생성한다. 외층 코일부(8A 내지 8F)는 Y축 방향으로 배열되어 형성된다. 각 외층 코일부(8A 내지 8F)는 각 코일부(4A 내지 4F)의 외층에, 도시하지 않은 실리콘 산화막(절연부)을 개재하여 배치된다. 각 외층 코일부(8A 내지 8F)의 도체(80)는 코일부 턴 간 갭(5)의 외층에 배치된다. 코일부 턴 간 갭(9)과 코일부 턴 간 갭(5)의 위치는 기판(2)의 수평면 방향(X축 방향)에서 어긋나 있다. 또한 코일부 턴 간 갭(9)은 각 외층 코일부(8A 내지 8F)의 도체(80) 간에 형성된다. 각 외층 코일부(8A 내지 8F)의 도체(80)의 수(4개)는 각 코일부(4A 내지 4F)의 도체(40)의 수(11개)보다도 적다.
[치수 구성]
이하, 도 8에 기초하여 치수 구성을 설명한다.
각 코일부(4A 내지 4F)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 폭 w이다. 각 코일부(4A 내지 4F)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t이다. 사각 형상 단면적 S1의 폭 w는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t보다도 크게 설정된다.
코일부 턴 간 갭(5)은 실시예 1과 마찬가지로 Z축 방향의 폭 d이다. 코일부 턴 간 갭(5)에 있어서, 경사 요소부(5n)는 실시예 1과 마찬가지로 폭 d′이다(d>d′). 각 코일부(4A 내지 4F)의 모든 영역에 있어서, 각 코일부(4A 내지 4F)의 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽은 실시예 1과 마찬가지로 코일부 턴 간 갭(5)의 폭 d보다도 크게 설정된다. 즉, 폭 w의 상한값은, 각 코일부(4A 내지 4F)의 저항값을 원하는 값 이하로 억제 가능한 값으로 설정된다. 폭 w의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다. 두께 t의 상한값은, 누설 자속의 양을 원하는 값 이하로 억제 가능한 값으로 설정된다. 두께 t의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다.
[접속 구성]
이하, 도 8에 기초하여 접속 구성을 설명한다.
각 코일부(4A 내지 4F)끼리는 권취 개시부 S를 통하여 직렬로 접속된다. 각 외층 코일부끼리도 동일한 권취 개시부 S를 통하여 직렬로 접속된다. 직렬로 접속된 각 코일부(4A 내지 4F)와 직렬로 접속된 각 외층 코일부(8A 내지 8F)는 병렬로 접속된다.
도시하지 않은 배터리로부터 전극부(6)를 통하여 코일부(4A) 및 외층 코일부(8A)의 권취 개시부 S에 유입된 전류는 코일부(4A) 측과 외층 코일부(8A) 측으로 분기된다. 코일부(4A) 측에 유입된 전류는 X축 방향에 대하여 반시계 방향으로 코일부(4A)를 흐른다. 외층 코일부(8A) 측에 유입된 전류도 X축 방향에 대하여 반시계 방향으로 외층 코일부(8A)를 흐른다. 이 때문에, 코일부(4A)에서 생성되는 자계의 주된 방향(-X 방향)은, 외층 코일부(8A)에서 생성되는 자계의 주된 방향(-X 방향)과 동일하다.
계속해서, 코일부(4A)를 다 흐른 전류와 외층 코일부(8A)에서의 흐름을 마친 전류는, 코일부(4B) 및 외층 코일부(8B)의 권취 개시부 S에서 일단 합류한 뒤 다시 분기된다. 코일부(4B)측에 유입된 전류는 X축 방향에 대하여 시계 방향으로 코일부(4B)를 흐른다. 외층 코일부(8B)측에 유입된 전류도 X축 방향에 대하여 시계 방향으로 외층 코일부(8B)를 흐른다. 이 때문에, 코일부(4B)에서 생성되는 자계의 주된 방향(+X 방향)은, 외층 코일부(8B)에서 생성되는 자계의 주된 방향(+X 방향)과 동일하다.
계속해서, 코일부(4B)에서의 흐름을 마친 전류와 외층 코일부(8B)에서의 흐름을 마친 전류는, 코일부(4C) 및 외층 코일부(8C)의 권취 개시부 S에서 일단 합류한 후, 분기 및 합류를 반복한다. 즉, 코일부(4B)에서의 흐름을 마친 전류는 코일부(4C) → 코일부(4D) → 코일부(4E) → 코일부(4F)의 순으로 흐른다. 외층 코일부(8B)에서의 흐름을 마친 전류는 외층 코일부(8C) → 외층 코일부(8D) → 외층 코일부(8E) → 외층 코일부(8F)의 순으로 흐른다. 이때, 각 코일부(4C, 4D, 4E, 4F)에서 생성되는 자계의 주된 방향도, 각 외층 코일부(8C, 8D, 8E, 8F)에서 생성되는 자계의 주된 방향과 동일하다. 계속해서, 코일부(4F) 및 외층 코일부(8F)의 권취 종료부 E에서 합류한 전류는 전극부(7)를 통하여, 도시하지 않은 인버터에 출력된다.
다음으로, 작용을 설명한다.
실시예 4의 파워 인덕터(1D)에 있어서의 작용을 「발열량의 분산 작용」, 「파워 인덕터(1D)에 있어서의 특징 작용」으로 나누어 설명한다.
[발열량의 분산 작용]
각 외층 코일부(8A 내지 8F)의 직렬 접속수를 NO라 하고 각 코일부(4A 내지 4F)의 직렬 접속수를 NI라 했을 때, NO>NI의 관계가 성립되는 것으로 한다. 이때, 실시예 4의 파워 인덕터(1D)가 적용되는 전력 변환기의 스위칭 주파수에 있어서, 직렬 접속된 복수의 코일부(4A 내지 4F)의 임피던스와 직렬 접속된 외층 코일부(8A 내지 8F)의 임피던스가 대략 동일해지는 구조로 한다. 인덕턴스의 값 L은, 자속 밀도 B가 동일한 경우, 턴 수 N에 비례한다. 코일 단면의 두께는 스위칭 주파수에 대한 표피 두께보다도 얇아 표피 효과를 무시할 수 있다고 가정한 경우, 어림셈으로서 이하의 관계식 (3)이 성립하면 임피던스는 대략 동일해진다. 관계식 (3) 중의 인덕턴스 LO는 코일 1턴당의 인덕턴스이다.
Figure pct00003
여기서 「스위칭 주파수」란, 스위칭 레귤레이터의 회로 사양의 하나를 말한다.
즉, 외층 코일부(8A 내지 8F)의 코일부 단면적은 코일부(4A 내지 4F)의 코일 단면적보다도 작다. 이 때문에, 스위칭 주파수 성분의 전류는 코일부(4A 내지 4F)와 외층 코일부(8A 내지 8F)에 균일하게 흐른다. 이것에 의하여 코일부(4A 내지 4F) 및 외층 코일부(8A 내지 8F)의 발열량은 분산된다.
또한 코일부(4A 내지 4F) 및 외층 코일부(8A 내지 8F)에 흐르는 전류의 방향은 도 6과 마찬가지의 방향이다. 복수의 직렬 접속된 코일부(4A 내지 4F) 및 외층 코일부(8A 내지 8F) 간의 접속부는 코일부(4A 내지 4F) 및 외층 코일부(8A 내지 8F)의 양단에 배치된다.
[파워 인덕터(1D)에 있어서의 특징 작용]
실시예 4에서는, 직렬로 접속된 각 코일부(4A 내지 4F)와 직렬로 접속된 각 외층 코일부(8A 내지 8F)는 병렬로 접속된다.
즉, 각 코일부(4A 내지 4F)와 외층 코일부(8A 내지 8F)는, 균일하게 전류가 흐른다.
따라서 파워 인덕터(1D)에 있어서, 통전 가능한 전류 밀도를 향상시킬 수 있다.
게다가 외층 코일부(8A 내지 8F)의 코일부 단면적은 코일부(4A 내지 4F)의 코일 단면적보다도 작다. 이 때문에, 스위칭 주파수 성분의 전류는 코일부(4A 내지 4F)와 외층 코일부(8A 내지 8F)에 균일하게 흐른다. 이것에 의하여 코일부(4A 내지 4F) 및 외층 코일부(8A 내지 8F)의 발열량은 분산된다.
또한, 다른 작용은 실시예 1과 마찬가지이므로 설명을 생략한다.
다음으로, 효과를 설명한다.
실시예 4에 있어서의 파워 인덕터(1D)에 있어서는, 하기 효과가 얻어진다.
(12) 복수의 코일부(코일부(4A 내지 4F))끼리는 직렬로 접속되고,
복수의 외층 코일부(외층 코일부(8A 내지 8F))끼리는 직렬로 접속되고,
직렬로 접속된 복수의 코일부(코일부(4A 내지 4F))와 직렬로 접속된 복수의 외층 코일부(외층 코일부(8A 내지 8F))는 병렬로 접속된다(도 8).
이 때문에, 상기 (1) 내지 (10)의 효과에 추가하여, 인덕터(파워 인덕터(1D))에 있어서, 통전 가능한 전류 밀도를 향상시킬 수 있다.
실시예 5
실시예 5는, 코일부의 사각 형상 단면적의 폭을, 기판의 중앙에 근접할수록 크게 설정한 예이다.
먼저, 구성을 설명한다.
실시예 5에 있어서의 인덕터는, 실시예 1과 마찬가지로 모터 제너레이터의 인버터에 접속된 파워 인덕터(인덕터의 일례)에 적용한 것이다. 이하, 실시예 5에 있어서의 파워 인덕터의 구성을 「전체 구성」, 「치수 구성」으로 나누어 설명한다.
[전체 구성]
도 9는, 실시예 5에 있어서의 파워 인덕터의 전체 구성을 도시한다. 이하, 도 9에 기초하여 전체 구성을 설명한다.
실시예 5의 파워 인덕터(1E)는, 실시예 1과 마찬가지로 모재에 기본 구성 요소로 되는 코일부를 형성한 것이다. 파워 인덕터(1E)는, 실시예 1과 마찬가지로 기판(2)을 실리콘(모재)으로 사용한 인덕터이다. 파워 인덕터(1E)는, 복수의 페라이트 코어(3)(코어부)와, 복수의 코일부(4A 내지 4F)(예를 들어 구리)와, 코일부 턴 간 갭(5)(절연부)과, 전극부(6)(단자부)와, 전극부(7)(단자부)를 구비한다. 도 9 중의 권취 개시부 S는 각 코일부(4A 내지 4F)의 권취 개시부 S를 나타낸다. 권취 종료부 E는 각 코일부(4A 내지 4F)의 권취 종료부 E를 나타낸다.
기판(2)은, 각 페라이트 코어(3), 각 코일부(4A 내지 4H), 전극부(6) 및 전극부(7)를 지지하는 지지체로 된다. 기판(2)은 사각 형상의 외형을 갖는다.
각 페라이트 코어(3)는, 각 코일부(4A 내지 4F)에서 생성된 자속을 사행하면서 쇄교시킨다. 각 페라이트 코어(3)는, 각 코일부(4A 내지 4F) 간에 배치되어 각 코일부(4A 내지 4F)끼리를 연결하는 자로로 된다. 코일부(4F)의 권취 종료부 E와 코일부(4A)의 권취 개시부 S를 연결하는 페라이트 코어(3)를 종단 페라이트 코어(3E)라 한다.
각 코일부(4A 내지 4F)는, 통전되는 전류에 따라 자속을 생성한다. 각 코일부(4A 내지 4F)는 기판(2)의 평면 상에 Y축 방향으로 배열되어 형성된다. 각 코일부(4A 내지 4F)끼리는 직렬로 접속된다. 각 코일부(4A 내지 4F)에 대한 전류의 입출력은 전극부(6) 및 전극부(7)로부터 행해진다. 즉, 코일부(4A)의 권취 개시부 S를 통하여 전극부(6)로부터 입력된 전류는 코일부(4A 내지 4F)를 흐른 후, 코일부(4F)의 권취 종료부 E를 통하여 전극부(7)로부터 외부에 출력된다. 또한 코일부(4B, 4D, 4F)와 코일부(4A, 4C, 4E, 4G)는, 전류에 따라 발생하는 자계의 주된 방향이 상이하다. 즉, 코일부(4B, 4D, 4F)에 발생하는 자계의 주된 방향은 +X 방향으로 된다. 코일부(4A, 4C, 4E)에 발생하는 자계의 주된 방향은 -X 방향으로 된다.
코일부 턴 간 갭(5)은 각 코일부(4A 내지 4F)의 도체(40) 간에 형성된다. 코일부 턴 간 갭(5)은, 인접하는 도체(40)끼리를 절연한다. 코일부 턴 간 갭(5)은, 도시하지 않은 실리콘 산화막으로 메워진다.
전극부(6)(예를 들어 구리) 및 전극부(7)(예를 들어 구리)는 각 페라이트 코어(3) 및 각 코일부(4A 내지 4F)를 외부에 접속한다. 전극부(6)는 코일부(4A)의 권취 개시부 S를 통하여 각 페라이트 코어(3) 및 각 코일부(4A 내지 4F)를, 도시하지 않은 배터리에 접속한다. 전극부(7)는 코일부(4F)의 권취 종료부 E를 통하여 각 페라이트 코어(3) 및 각 코일부(4A 내지 4F)를, 도시하지 않은 인버터에 접속한다.
[치수 구성]
이하, 도 9에 기초하여 치수 구성을 설명한다.
각 코일부(4A 내지 4F)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 폭 w이다. 각 코일부(4A 내지 4F)는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t이다. 사각 형상 단면적 S1의 폭 w는 실시예 1과 마찬가지로 사각 형상 단면적 S1의 두께 t보다도 크게 설정된다.
코일부 턴 간 갭(5)은 실시예 1과 마찬가지로 Z축 방향의 폭 d이다. 코일부 턴 간 갭(5)에 있어서, 코일부(4A, 4C, 4E)의 도체(40)끼리가 X축 방향으로 오프셋되어 연결되는 경사 요소부(5n)는 실시예 1과 마찬가지로 폭 d′이다(d>d′). 도 9에서는 가려져 있어서 보이지 않지만, 코일부(4B, 4D, 4F)의 도체(40)끼리가 X축 방향으로 오프셋되어 연결되는 경사 요소부(5n)도 폭 d′이다(d>d′). 각 코일부(4A 내지 4F)의 모든 영역에 있어서, 각 코일부(4A 내지 4F)의 사각 형상 단면적 S1의 폭 w와 두께 t의 양쪽은 실시예 1과 마찬가지로 코일부 턴 간 갭(5)의 폭 d보다도 크게 설정된다. 즉, 폭 w의 상한값은, 각 코일부(4A 내지 4F)의 저항값을 원하는 값 이하로 억제 가능한 값으로 설정된다. 폭 w의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다. 두께 t의 상한값은, 누설 자속의 양을 원하는 값 이하로 억제 가능한 값으로 설정된다. 두께 t의 하한값은, 코일부 턴 간 갭(5)의 폭 d보다도 큰 값으로 설정된다.
코일부(4D)의 사각 형상 단면적 S1의 각 폭 w는, +X 방향으로 기판(2)의 중앙에 근접할수록 크게 설정된다(w3>w2>w1).
다음으로, 작용을 설명한다.
실시예 5의 파워 인덕터(1E)에 있어서의 작용을 「온도 저하 기본 작용」, 「파워 인덕터(1E)에 있어서의 특징 작용」으로 나누어 설명한다.
[온도 저하 기본 작용]
파워 인덕터(1E)에서는, 코일부를 복수 배치할 때에 파워 인덕터 기판의 중심 부분의 코일부 단면적을 인덕터 기판 외주부보다도 크게 한다. 구체적으로는, 기판의 중심으로 근접할수록 코일부 단면적을 넓게 하여, 자속이 쇄교하는 면적을 변화시키지 않는다. 즉, 도 9에 나타낸 w3>w2>w1의 관계로 되어, 턴 수 밀도(N/l)가 중심일수록 떨어지는 구조로 한다. 이 구조에 의하여, 비교적 온도가 높아지는 인덕터 기판의 중심부에서의 발열량을 외주부보다도 감소시키는 것이 가능해진다. 이 때문에 발열량이 균일해져, 인덕터가 국부적으로 발열하는 것을 억제할 수 있다. 이것에 의하여 인덕터의 최고 온도를 저하시킬 수 있다. 게다가 인덕터를 냉각할 때에도 열확산을 효과적으로 이용할 수 있다. 이것에 의하여, 인덕터에 있어서 거시적인 열저항을 낮출 수 있다.
여기서 「열확산」이란, 온도 구배에 의하여 물질이 이동하는 현상을 말한다. 「열저항」이란, 온도가 전달되기 어려움을 나타내는 값이며, 예를 들어 단위 시간당의 발열량당의 온도 상승량을 의미한다.
[파워 인덕터(1E)에 있어서의 특징 작용]
실시예 5에서는, 코일부(4D)의 사각 형상 단면적 S1의 폭 w는, +X 방향으로 기판(2)의 중앙에 근접할수록 크게 설정된다(w3>w2>w1).
즉, w3>w2>w1의 대소 관계에 의하여, 턴 수 밀도(N/l)가 기판(2)의 중심일수록 떨어지는 구조로 된다. 이 때문에, 비교적 온도가 높아지는 기판(2)의 중심부에서의 발열량을 외주부보다도 감소시키는 것이 가능해진다. 이것에 의하여, 파워 인덕터(1E)에 있어서의 발열량이 균일해진다. 즉, 파워 인덕터(1E)가 국부적으로 발열하는 것을 억제할 수 있다.
따라서 파워 인덕터(1E)의 최고 온도를 저하시킬 수 있다.
또한, 다른 작용은 실시예 1과 마찬가지이므로 설명을 생략한다.
다음으로, 효과를 설명한다.
실시예 5에 있어서의 파워 인덕터(1E)에 있어서는, 하기 효과가 얻어진다.
(13) 코일부(코일부(4D))의 사각 형상 단면적(사각 형상 단면적 S1)의 폭(폭 w)은, 기판(기판(2))의 중앙에 근접할수록 크게 설정된다(도 9).
이 때문에, 상기 (1) 내지 (12)의 효과에 추가하여, 인덕터(파워 인덕터(1E))의 최고 온도를 저하시킬 수 있다.
이상, 본 발명의 인덕터를 실시예 1 내지 실시예 5에 기초하여 설명해 왔지만, 구체적인 구성에 대해서는 이들 실시예에 한정되는 것은 아니며, 청구범위의 각 청구항에 따른 발명의 요지를 일탈하지 않는 한, 설계의 변경이나 추가 등은 허용된다.
실시예 1 내지 실시예 5에서는, 코일부를 구리로 하는 예를 나타내었다. 또한 실시예 3 및 실시예 4에서는, 외층 코일부를 구리로 하는 예를 나타내었다. 그러나 이에 한정되지 않는다. 예를 들어 코일부 및 외층 코일부가, 은, 금, 알루미늄 등의 금속으로 구성되어도 된다. 요컨대, 비교적 도전율이 높은 금속이면 된다.
실시예 1 내지 실시예 5에서는, 모재를 실리콘으로 하는 예를 나타내었다. 그러나 이에 한정되지 않는다. 예를 들어 모재가 페라이트 및 유리 에폭시 등으로 구성되어도 된다. 모재를 페라이트로 한 경우에는, 자성체로 메워지는 부분이 증가하기 때문에 누설 자속이 저감되어 높은 인덕턴스가 얻어진다. 또한 모재를 유리 에폭시로 한 경우에는, 프린트 기판과 동일한 장치를 사용하여 제조할 수 있으므로 인덕터를 저렴하게 제조할 수 있다.
실시예 1 내지 실시예 5에서는, 코일부 턴 간 갭을 실리콘 산화막으로 메워서 절연하는 예를 나타내었다. 그러나 이에 한정되지 않는다. 예를 들어 코일부 턴 간 갭을, 모재인 실리콘과, 실리콘 산화막으로 메워서 절연해도 된다. 요컨대, 코일부 턴 간 갭은 절연 재료로 메워져 있으면 된다.
실시예 1 내지 실시예 5에서는, 코일부의 사각 형상 단면적 S1의 폭 w를 사각 형상 단면적 S1의 두께 t보다도 크게 설정하는 예를 나타내었다(w>t). 그러나 이에 한정되지 않는다. 코일부의 사각 형상 단면적 S1의 폭 w는 코일부의 사각 형상 단면적 S1의 두께 t의 2배 이상으로 설정되어도 된다(w≥2t). 이것에 의하여, 기판(2)의 배치 스페이스가 한정되는 경우에도, 전기 저항을 억제하면서 코일부에 의하여 둘러싸이는 면적을 크게 할 수 있다. w를 크게 함으로써 턴 수 밀도(N/l)가 희생되지만, 턴 수 밀도(N/l)를 지나치게 높이면 자기 포화를 일으켜 코어의 자속 밀도가 포화 자속 밀도에 도달한다. 즉, 턴 수 밀도(N/l)가 희생되더라도 코어의 자속 밀도를 포화 자속 밀도 이하의 원하는 값으로 억제할 수 있다는 효과가 얻어진다.
실시예 2에서는, 갭 G를 공기 등의 비자성체로 메우는 예를 나타내었다. 그러나 이에 한정되지 않는다. 예를 들어 갭 G를 비투자율 10 이하 등의 부재로 메워도 된다. 요컨대, 갭 G는, 비교적 투자율이 낮은 부재로 채워져 있으면 된다.
실시예 2에서는, 각 코일부(4A 내지 4H)의 내부에 있어서, 단부(4e)보다도 안쪽부 쪽에서 투자율을 작게 하여 자로 전체의 투자율을 조정하는 예를 나타내었다. 그러나 이에 한정되지 않는다. 예를 들어 자기 포화되지 않는 범위에서, 단부(4e) 이외의 코일부(4A 내지 4H)의 내부의 일부에, 자성체 재료의 입자가 절연층을 사이에 두고 소결되어 있는 페라이트 코어를 놓아, 자로 전체의 투자율을 조정해도 된다. 요컨대, 단부(4e) 이외의 코일부(4A 내지 4H)의 내부의 일부에 비투자율 100 이상의 코어가 놓여 있으면 된다. 이때의 모재 Si 기판이나 FR4 등의 프린트 기판용 재료여도 된다. 또한 코어부를 남기는 가공 방법을 이용함으로써, 페라이트계 자성체 기판 등을 사용해도 된다.
여기서 「FR(Flame Retardant Type) 4」(도 3 참조)란, 유리 섬유의 천에 에폭시 수지를 배어들게 하고 열경화 처리를 실시하여 판형으로 한 소재를 말한다.
실시예 2에서는, 상면(80Tu)과 기판(2)의 상면(2U)에 CVD법에 의하여 도전체(13)를 성막하는 예를 나타내었다(도 7g 참조). 또한 실시예 2에서는, 하면(80Td)과 기판(2)의 하면(2D)에 CVD법에 의하여 도전체(14)를 성막하는 예를 나타내었다(도 7p 참조). 그러나 이에 한정되지 않는다. 예를 들어 성막 방법으로서, 스퍼터링법, 진공 증착법 등의 공지된 수단을 이용해도 된다.
실시예 2에서는, 복수의 코일부(코일부(4A 내지 4H))는, 전류에 따라 발생하는 자속의 주된 방향(+X 방향, -X 방향)이 상이한 예를 나타내었다. 그러나 이에 한정되지 않는다. 예를 들어 복수의 코일부(코일부(4A 내지 4H))는, 축이 상이해도 된다. 즉, 축을 따라 발생하는 자속은 각 코일부(4A 내지 4H) 간에서 직렬로 결합해 있어도 된다. 이 때문에, 자기적으로 결합해 있는, 직렬로 접속된 코일부(4A 내지 4H)의 턴 수(N)가 증가한다. 이것에 의하여, 자속 밀도를 증가시키지 않고 인덕턴스를 향상시킬 수 있다. 따라서 상기 (6)과 마찬가지의 효과를 발휘한다.
실시예 1 내지 실시예 5에서는, 본 발명의 인덕터를, 모터 제너레이터의 교류/직류의 변환 장치로서 사용되는 인버터에 적용하는 예를 나타내었다. 그러나 본 발명의 인덕터는, 인버터 이외의 다양한 전력 변환 장치에 대해서도 적용할 수 있다.
d: 폭
H: 자계
S1: 사각 형상 단면적
w: 폭
1A, 1B, 1C, 1D, 1E: 파워 인덕터(인덕터)
2: 기판
3: 페라이트 코어(코어부)
4, 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H: 코일부
8A, 8B, 8C, 8D, 8E, 8F: 외층 코일부
5: 코일부 턴 간 갭(절연부)
6: 전극부(단자부)
7: 전극부(단자부)
40: 도체
80: 도체

Claims (13)

  1. 기판을 모재로 사용한 인덕터이며,
    코어부 및 코일부와, 상기 코일부의 도체 간에 형성되는 절연부와, 상기 코어부 및 상기 코일부를 외부에 접속하는 단자부를 구비하고,
    상기 코일부에 흐르는 전류에 따라 생성되는 자계의 주된 방향은 상기 기판의 평면 방향이고,
    상기 코일부의 적어도 일부에서는, 상기 코일부의 사각 형상 단면적의 폭과 두께의 양쪽을 상기 절연부의 폭보다도 크게 설정하는
    것을 특징으로 하는 인덕터.
  2. 제1항에 있어서,
    상기 코일부의 모든 영역에 있어서, 상기 코일부의 사각 형상 단면적의 폭과 두께의 양쪽을 상기 절연부의 폭보다도 크게 설정하는
    것을 특징으로 하는 인덕터.
  3. 제1항 또는 제2항에 있어서,
    상기 코일부의 사각 형상 단면적의 폭은 상기 코일부의 사각 형상 단면적의 두께보다도 크게 설정되는
    것을 특징으로 하는 인덕터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    복수의 코일부를 구비하고,
    상기 복수의 코일부는 상기 기판의 평면 방향으로 배열되어 형성되고,
    상기 복수의 코일부에 흐르는 전류에 따라 발생하는 자속은 상기 복수의 코일부의 내부에서 직렬로 결합해 있는
    것을 특징으로 하는 인덕터.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 주된 방향이 상이한 복수의 코일부를 구비하고,
    상기 복수의 코일부에 흐르는 전류에 따라 발생하는 자속은 상기 복수의 코일부 간에서 직렬로 결합해 있는
    것을 특징으로 하는 인덕터.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 코일부의 외층에 상기 절연부를 개재하여 배치된 적어도 하나 이상의 외층 코일부를 구비하고,
    상기 외층 코일부에 흐르는 전류에 따라 생성되는 자계의 주된 방향은, 상기 코일부에 흐르는 전류에 따라 생성되는 자계의 주된 방향과 동일한
    것을 특징으로 하는 인덕터.
  7. 제6항에 있어서,
    상기 외층 코일부의 도체는, 상기 코일부의 도체 간에 형성되는 절연부의 외층에 배치되는
    것을 특징으로 하는 인덕터.
  8. 제6항 또는 제7항에 있어서,
    상기 외층 코일부의 도체의 수는 상기 코일부의 도체의 수보다도 적은
    것을 특징으로 하는 인덕터.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 외층 코일부와 상기 코일부는 직렬로 접속되는
    것을 특징으로 하는 인덕터.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,
    복수의 코일부끼리는 직렬로 접속되고,
    복수의 외층 코일부끼리는 직렬로 접속되고,
    상기 직렬로 접속된 복수의 코일부와 상기 직렬로 접속된 복수의 외층 코일부는 병렬로 접속되는
    것을 특징으로 하는 인덕터.
  11. 제5항 내지 제10항 중 어느 한 항에 있어서,
    상기 코어부는 적어도 하나 이상의 코일부 간에 배치되는
    것을 특징으로 하는 인덕터.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 코일부의 사각 형상 단면적의 폭은, 상기 기판의 중앙에 근접할수록 크게 설정되는
    것을 특징으로 하는 인덕터.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 모재는, 실리콘, 페라이트 및 유리 에폭시 중 어느 하나인
    것을 특징으로 하는 인덕터.
KR1020187037205A 2016-06-21 2016-06-21 인덕터 KR101945686B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/068372 WO2017221321A1 (ja) 2016-06-21 2016-06-21 インダクタ

Publications (2)

Publication Number Publication Date
KR20190002723A true KR20190002723A (ko) 2019-01-08
KR101945686B1 KR101945686B1 (ko) 2019-02-07

Family

ID=60784498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037205A KR101945686B1 (ko) 2016-06-21 2016-06-21 인덕터

Country Status (11)

Country Link
US (1) US10930419B2 (ko)
EP (1) EP3474298B1 (ko)
JP (1) JP6394840B2 (ko)
KR (1) KR101945686B1 (ko)
CN (1) CN109416967B (ko)
BR (1) BR112018076503B1 (ko)
CA (1) CA3028923C (ko)
MX (1) MX2018015695A (ko)
MY (1) MY174433A (ko)
RU (1) RU2691061C1 (ko)
WO (1) WO2017221321A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7169181B2 (ja) * 2018-11-30 2022-11-10 株式会社タムラ製作所 リアクトル
CN111684551A (zh) * 2020-04-21 2020-09-18 深圳顺络电子股份有限公司 一种电感元器件及制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2963669A (en) * 1958-02-13 1960-12-06 Zenith Radio Corp Air-core transformer
US5032816A (en) * 1986-08-25 1991-07-16 The Superior Electric Company Longitudinally contoured conductor for inductive electrical devices
JP3441082B2 (ja) * 1990-05-31 2003-08-25 株式会社東芝 平面型磁気素子
US6404089B1 (en) * 2000-07-21 2002-06-11 Mark R. Tomion Electrodynamic field generator
JP3763526B2 (ja) * 2002-04-04 2006-04-05 Ｔｄｋ株式会社 マイクロデバイス及びその製造方法
US6861937B1 (en) * 2002-06-25 2005-03-01 Western Digital (Fremont), Inc. Double winding twin coil for thin-film head writer
JP3827314B2 (ja) * 2003-03-17 2006-09-27 Ｔｄｋ株式会社 インダクティブデバイスの製造方法
JP4482477B2 (ja) * 2005-04-13 2010-06-16 株式会社タムラ製作所 複合型リアクトルの巻線構造
TWI347616B (en) * 2007-03-22 2011-08-21 Ind Tech Res Inst Inductor devices
CN102738128B (zh) * 2011-03-30 2015-08-26 香港科技大学 大电感值集成磁性感应器件及其制造方法
RU2612847C2 (ru) * 2011-03-30 2017-03-13 ЭМБАЧЕР Инк. Электрические, механические, вычислительные и/или другие устройства, сформированные из материалов с чрезвычайно низким сопротивлением
US20130207764A1 (en) * 2012-02-15 2013-08-15 Hsiu Fa Yeh Inductor for surface mounting
JP6062691B2 (ja) 2012-04-25 2017-01-18 Ｎｅｃトーキン株式会社 シート状インダクタ、積層基板内蔵型インダクタ及びそれらの製造方法
KR101598295B1 (ko) 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판
KR102163056B1 (ko) * 2015-12-30 2020-10-08 삼성전기주식회사 코일 전자 부품 및 그 제조방법

Also Published As

Publication number Publication date
MY174433A (en) 2020-04-18
EP3474298A1 (en) 2019-04-24
JPWO2017221321A1 (ja) 2018-11-01
US10930419B2 (en) 2021-02-23
CN109416967A (zh) 2019-03-01
MX2018015695A (es) 2019-05-27
JP6394840B2 (ja) 2018-09-26
KR101945686B1 (ko) 2019-02-07
BR112018076503B1 (pt) 2023-01-17
EP3474298A4 (en) 2019-07-24
CA3028923C (en) 2021-04-27
US20190341178A1 (en) 2019-11-07
WO2017221321A1 (ja) 2017-12-28
EP3474298B1 (en) 2021-06-02
CN109416967B (zh) 2021-11-16
CA3028923A1 (en) 2017-12-28
RU2691061C1 (ru) 2019-06-10
BR112018076503A2 (pt) 2019-04-02

Similar Documents

Publication Publication Date Title
JP4685128B2 (ja) インダクター
US9337251B2 (en) Integrated magnetic core inductors with interleaved windings
JP3725599B2 (ja) 平面型磁気素子
US6204745B1 (en) Continuous multi-turn coils
KR20130143079A (ko) 통합 갭을 가진 박막 인덕터
JP2012099739A (ja) コアセグメント、環状コイルコア及び環状コイル
KR101945686B1 (ko) 인덕터
US20210383958A1 (en) Patterned magnetic cores
JP4009142B2 (ja) 磁心型積層インダクタ
JP2008078177A (ja) インダクタ
JP2001267155A (ja) 平面型磁気素子
JP2011124242A (ja) リアクトル装置
JP2009038297A (ja) 半導体装置
JPH1116751A (ja) トランス
US9041506B2 (en) Multilayer inductor and method of manufacturing the same
US8178998B2 (en) Magnetically integrated current reactor
TW552597B (en) Magnetic component
JP2022161069A (ja) 磁気部品、及び電力変換装置
JP2023502403A (ja) 電磁誘導装置
JP2000269035A (ja) 平面磁気素子
JP2019212874A (ja) 複合インダクタ
Asahina et al. Structure of Air-core Power Inductor with High Energy Density and Low Copper Loss
US20230291106A1 (en) Antenna device
JPH03280409A (ja) 平面トランス
JP2021019103A (ja) 磁気結合型リアクトル装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant