KR20180136894A - 성막 방법, 성막 장치 및 기억 매체 - Google Patents

성막 방법, 성막 장치 및 기억 매체 Download PDF

Info

Publication number
KR20180136894A
KR20180136894A KR1020180066654A KR20180066654A KR20180136894A KR 20180136894 A KR20180136894 A KR 20180136894A KR 1020180066654 A KR1020180066654 A KR 1020180066654A KR 20180066654 A KR20180066654 A KR 20180066654A KR 20180136894 A KR20180136894 A KR 20180136894A
Authority
KR
South Korea
Prior art keywords
gas
film
nitriding
silicon nitride
substrate
Prior art date
Application number
KR1020180066654A
Other languages
English (en)
Inventor
히데오미 하네
겐타로 오시모
시몬 오츠키
준 오가와
노리아키 후키아게
히로아키 이케가와
야수오 고바야시
다케시 오야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180136894A publication Critical patent/KR20180136894A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32513—Sealing means, e.g. sealing between different parts of the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20214—Rotation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은, 하지와의 상호 작용의 발생을 억제하면서, 막질이 양호한 실리콘 질화막을 성막하는 것이 가능한 성막 방법 등을 제공한다. 실리콘 질화막의 성막 처리는, 요철 패턴이 형성되고, 할로겐과 반응하는 금속의 하지가 노출된 기판(W)의 표면에, 할로겐화 규소를 흡착시키는 흡착 공정과, 플라스마화한 질화 가스를 공급해서 상기 할로겐화 규소를 질화하는 질화 공정을 교대로 실시한다. 이 성막 처리는, 금속의 하지와 할로겐화 규소의 반응이 진행되는 최고 성막 온도 미만의 범위 내의 성막 온도로 기판(W)을 가열한 조건 하에서 실시되고, 질화 공정은, (i) 실리콘 질화막의 스텝·커버리지(SC)가 미리 설정된 SC값 범위 내의 값이 되는 것, 또는 (ii) 실리콘 질화막의 습식 에칭 속도(WER)가 미리 설정된 상한값 이하의 값이 되는 것 중 적어도 한쪽을 만족시키는 최저 질화 시간 이상의 시간을 들여서 행하여진다.

Description

성막 방법, 성막 장치 및 기억 매체{FILM FORMING METHOD, FILM FORMING APPARATUS, AND STORAGE MEDIUM}
본 발명은 요철 패턴이 형성된 기판의 표면에 실리콘 질화막을 성막하는 기술에 관한 것이다.
반도체 장치의 제조 공정에서, 요철 패턴이 형성된 반도체 웨이퍼 등의 기판(이하, 「웨이퍼」라고 함)의 표면에, 실리콘 질화막(이하, 「SiN막」이라고 약기할 경우가 있음)을 형성하는 성막 처리가 있다.
SiN막은, 예를 들어 에칭 처리의 하드 마스크나, 스페이서 절연막, 밀봉막 등(이하, 이것들을 통합해서 「보호막」이라고도 함)으로서 사용되고, 이러한 용도의 SiN막은, 요철 패턴에 대한 스텝·커버리지(SC)가 양호할 것과, 습식 에칭 속도(WER)가 작을 것이 요구된다.
SC가 양호하고, WER이 작은 SiN막을 얻기 위해서는, 더 높은 온도에서 성막 처리를 행하여, 치밀한 SiN막을 성막하는 것이 바람직하다.
한편, SiN막의 원료에는, 고온에서의 성막 처리를 행하면, SiN막의 하지측의 물질과의 상호 작용에 의해, 다른 문제가 발생하는 경우가 있다. 이와 같이, 양호한 막질을 얻기 위한 고온에서의 성막 처리와, SiN막의 하지측의 물질과의 상호 작용의 억제의 사이에는, 트레이드 오프의 관계가 존재하는 경우가 있다.
예를 들어 특허문헌 1에는, 200 내지 410℃의 범위 내의 예를 들어 400℃로 설정된 반응실 내에서 디클로로실란과 암모니아 라디칼을 반응시켜, 반도체 웨이퍼에 실리콘 질화막(SiN막)을 형성하는 방법이 기재되어 있다. 한편, 특허문헌 1에는, 실리콘 질화막의 하지와의 상호 작용을 고려하면서, 양호한 막질을 갖는 SiN막을 성막하는 기술은 개시되어 있지 않다.
일본 특허 제5247781호 공보: 청구항 1, 6, 단락 0042 내지 0069, 도 4
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은, 하지와의 상호 작용의 발생을 억제하면서, 막질이 양호한 실리콘 질화막을 성막하는 것이 가능한 성막 방법, 성막 장치 및 상기 성막 방법을 기억한 기억 매체를 제공하는 데 있다.
본 발명의 성막 장치는, 실리콘 질화막의 성막 방법에 있어서,
요철 패턴이 형성됨과 함께, 할로겐과 반응하는 금속의 하지가 노출된 기판의 표면에, 할로겐화 규소를 포함하는 원료 가스를 공급하여, 상기 할로겐화 규소를 흡착시키는 흡착 공정과, 상기 할로겐화 규소를 흡착시킨 기판의 표면에, 플라스마화한 질화 가스를 공급해서 상기 할로겐화 규소를 질화하는 질화 공정을 교대로 실시하여, 상기 기판의 표면에 실리콘 질화물의 분자층을 퇴적시켜 실리콘 질화막을 성막하는 성막 처리를 포함하고,
상기 성막 처리는, 상기 할로겐화 규소와, 플라스마화한 질화 가스가 반응해서 상기 실리콘 질화물의 분자층이 형성되는 최저 성막 온도 이상, 상기 금속의 하지와 할로겐화 규소의 반응이 진행되는 최고 성막 온도 미만의 범위 내의 성막 온도로 기판을 가열한 조건 하에서 실시되고,
상기 질화 공정은, (i) 상기 요철 패턴에 대한 상기 실리콘 질화막의 스텝·커버리지(SC)가 미리 설정된 SC값 범위 내의 값이 되는 것, 또는 (ii) 상기 실리콘 질화막의 습식 에칭 속도(WER)가, 미리 설정된 WER 상한값 이하의 값이 되는 것 중 적어도 한쪽을 만족시키는 최저 질화 시간 이상의 시간을 들여서 행하여진다.
본 발명은, 기판의 표면에 노출된 금속의 하지와 할로겐화 규소의 반응이 진행되는 최고 성막 온도 미만의 성막 온도로 기판을 가열한 조건 하에서 성막 처리를 행하므로, 상기 금속과 할로겐화 규소의 반응에 수반하는 반응 생성물의 생성을 억제할 수 있다.
한편, 기판에 형성된 요철 패턴에 대한 스텝·커버리지나, 습식 에칭 속도에 대해서 구체적인 목표값을 설정하고, 성막된 막이 이 목표값을 만족시키는 최저 질화 시간을 확보하므로, 양호한 막질의 실리콘 질화막을 얻을 수 있다.
도 1은 본 발명의 실시 형태에 따른 성막 장치의 종단 측면도이다.
도 2는 상기 성막 장치의 횡단 평면도이다.
도 3은 상기 성막 장치의 가스 급배기 유닛의 종단 측면도이다.
도 4는 상기 가스 급배기 유닛을 하면측에서 본 평면도이다.
도 5는 상기 성막 장치에 설치되는 반응 가스 인젝터의 일례를 나타내는 측면도이다.
도 6은 상기 성막 장치의 일부를 모식적으로 도시하는 종단 측면도이다.
도 7은 상기 성막 장치를 사용한 성막 처리의 타임차트이다.
도 8은 제2 실시 형태에 관한 성막 장치의 종단 측면도이다.
도 9는 실시예의 결과를 도시하는 설명도이다.
도 10은 반응 온도에 대한 막 두께의 변화를 도시하는 설명도이다.
복수의 웨이퍼(W)가 적재되는 회전 테이블(12)을 진공 용기(11) 내에 배치해서 성막 처리를 행하는 세미 뱃치식 성막 장치(1)에 대하여, 본 발명의 실리콘 질화막의 성막 방법을 적용한 실시 형태에 대해서, 도 1의 종단 측면도, 도 2의 횡단 평면도를 각각 참조하면서 장치의 구성을 설명한다.
본 예의 성막 장치(1)는, 기판인 예를 들어 직경 300mm의 웨이퍼(W)의 표면에, ALD(Atomic Layer Deposition)법에 의해 SiN막을 형성한다. 웨이퍼(W)의 표면(상면)에는, 요철 패턴이 형성되고, 이 요철 패턴 상에 SiN막이 성막된다(후술하는 실험 1의 도 9 참조). SiN막은, 예를 들어 에칭 처리의 하드 마스크, 스페이서 절연막, 밀봉막 등으로서 이용된다. 본 명세서에서는, 실리콘 질화막에 대해서 Si 및 N의 화학량론비에 관계없이 SiN으로 기재한다. 따라서 SiN이는 기재에는, 예를 들어 Si3N4가 포함된다.
도 1에 도시한 바와 같이 성막 장치(1)는, 진공 용기(11)와, 당해 진공 용기(11) 내에 수평으로 설치되고, 원판 형상의 회전 테이블(12)을 구비한다.
진공 용기(11)는, 그 측벽 및 저부를 이루는 용기 본체(11A)와, 천장판(11B)에 의해 구성되고, 평면이 대략 원형인 편평한 형상으로 되어 있다.
회전 테이블(12)은, 예를 들어 반경이 550mm 정도이고, 이면측의 중앙부를 지지하는 지지부(12A)를 통해서 회전 기구(13)에 접속되어 있다. 회전 기구(13)는, 진공 용기(11) 내에서 회전축(X)의 주위로 회전 테이블(12)을 예를 들어 시계 방향으로 회전시킬 수 있다.
이하의 설명에서는, 소정의 기준 위치에서 보아, 회전 테이블(12)의 회전 방향을 따른 방향을 「회전 방향의 하류측」, 이것과 반대의 방향을 「회전 방향의 상류측」이라고도 한다.
회전 테이블(12)의 상면에는, 회전 테이블(12)의 회전 방향을 따라서 예를 들어 6개의 원형의 오목부(14)가 서로 간격을 두고 설치되고, 각 오목부(14)에는 웨이퍼(W)가 수용된다. 이들 오목부(14)는, 웨이퍼(W)의 적재 영역을 구성하고, 회전 테이블(12)을 회전시키면, 각 오목부(14) 내에 배치된 웨이퍼(W)가, 회전축(X)의 주위를 공전한다.
회전 테이블(12)의 하방측에는, 카본와이어 등으로 이루어지는 히터(15)가 배치되어, 회전 테이블(12)에 적재된 웨이퍼(W)를 가열할 수 있다.
도 2에 도시한 바와 같이 진공 용기(11)의 측벽에는, 도시하지 않은 게이트 밸브에 의해 개폐되는 웨이퍼(W)의 반송구(16)가 마련되고, 이 반송구(16)를 사용해서 외부의 기판 반송 기구(도시하지 않음)와 각 오목부(14)의 사이에서 웨이퍼(W)의 반출입이 실시된다.
도 2에 도시한 바와 같이, 회전 테이블(12)의 상방측 공간에는, 당해 회전 테이블(12)의 회전 방향을 따라, 원료 가스의 흡착 영역(R1)과, 제1 개질 영역(R2)과, 제2 개질 영역(R3)과, 반응 영역(R4)이, 이 순서로 설치되어 있다.
흡착 영역(R1)에는, 원료 가스 공급부를 이루는 가스 급배기 유닛(2)을 통해서 원료 가스가 공급된다.
가스 급배기 유닛(2)의 종단 측면도인 도 3 및 하면도인 도 4에 도시한 바와 같이, 가스 급배기 유닛(2)은, 평면에서 보았을 때, 회전 테이블(12)의 중앙측으로부터 주연측을 향함에 따라서 가로 방향으로 넓어지는 부채 형상으로 형성되어 있다. 가스 급배기 유닛(2)의 하면은, 회전 테이블(12)의 상면과 대향하도록 배치되고, 이들 가스 급배기 유닛(2)의 하면과 회전 테이블(12)의 상면의 사이에는 간극이 형성되어 있다.
상기 가스 급배기 유닛(2)의 하면에는, 원료 가스의 토출부를 이루는 가스 토출구(21)와, 가스 토출구(21)로부터 토출된 원료 가스를 배기하는 배기구(22) 및 가스 토출구(21), 배기구(22)가 마련된 영역을 주위로부터 구획하기 위한 퍼지 가스의 공급을 행하는 퍼지 가스 토출구(23)가 마련되어 있다. 도면 중에서의 식별을 용이하게 하기 위해서, 도 4에서는, 배기구(22) 및 퍼지 가스 토출구(23)에 도트 해칭을 실시하였다.
도 4에 도시한 바와 같이, 가스 토출구(21)는, 가스 급배기 유닛(2)을 하면측에서 본 부채 형상의 윤곽의 내측에 다수 배열되어, 전체로서 3개의 구역(24A, 24B, 24C)으로 구획된 부채 형상 영역(24) 내에 형성되어 있다.
이들 구역(24A, 24B, 24C)은, 회전 테이블(12)의 중앙측으로부터 주연부측을 향해서 구획되고, 각 구역(24A, 24B, 24C)에 마련된 가스 토출구(21)에는, 도 3에 도시하는 바와 같이 서로 다른 가스 유로(25A, 25B, 25C)를 통해서 원료 가스가 공급된다.
각 가스 유로(25A, 25B, 25C)의 각 상류측에는, 이들 가스 유로(25A, 25B, 25C)에 대한 원료 가스의 급단이나 유량 조절을 독립해서 실시하는 것이 가능한, 개폐 밸브나 매스 플로우 컨트롤러를 포함하는 가스 공급 기기(27)가 설치되어 있다. 각 가스 공급 기기(27)의 상류측은, 유로가 합류해서 공통의 원료 가스 공급원(26)에 접속되어 있다.
원료 가스 공급원(26)으로부터는, 회전 테이블(12) 상에 적재된 웨이퍼(W)를 향해서 SiN막의 원료인 Si(실리콘)와 할로겐의 화합물인 할로겐화 규소를 포함하는 원료 가스가 공급된다. 예를 들어 원료 가스는, 디클로로실란(DCS), 헥사클로로디실란(HCD), 테트라클로로실란(TCS), 트리클로로실란(TrCS)으로 이루어지는 할로겐화 규소 군에서 선택되는 적어도 하나의 할로겐화 규소를 포함하고 있다.
본 예에서는, 원료 가스 공급원(26)으로부터 DCS를 포함하는 원료 가스를 공급하는 예에 대해서 설명한다.
도 4에 도시한 바와 같이, 가스 급배기 유닛(2)의 하면측에는, 이미 설명한 부채 형상 영역(24)을 둘러싸는 띠 형상의 개구인 배기구(22) 및 퍼지 가스 토출구(23)가 내측에서부터 이 순서로 마련되어 있다. 배기구(22)에 의해 둘러싸인 회전 테이블(12)의 상방측 영역은, 웨이퍼(W)의 표면에의 DCS의 흡착이 행하여지는 흡착 영역(R1)을 구성하고 있다.
도 3에 도시한 바와 같이, 가스 급배기 유닛(2) 내에는, 퍼지 가스 토출구(23)를 향해서 퍼지 가스인 예를 들어 Ar(아르곤) 가스를 공급하는 가스 유로(23B) 및 배기구(22)를 향해서 배출된 원료 가스나 아르곤 가스가 흐르는 가스 유로(23A)가 형성되어 있다.
가스 유로(23B)의 상류측에는, 개폐 밸브나 매스 플로우 컨트롤러를 포함하는 가스 공급 기기(20)를 통해서 Ar 가스 공급원(29)이 접속되어 있다. 또한, 가스 유로(23A)의 하류측은 배기 장치(28)에 접속되어 있다.
도 2, 6에 도시하는 바와 같이, 제1 개질 영역(R2)은, 이미 설명한 흡착 영역(R1)보다도 회전 방향의 하류측에 배치된 부채 형상의 영역이다. 제1 개질 영역(R2)의 하류측의 단부변에는, 당해 제1 개질 영역(R2)을 향해서 상류측으로 수소(H2) 가스를 포함하는 개질 가스를 토출하는 제1 개질 가스 인젝터(41)가 설치되어 있다.
이어서 제2 개질 영역(R3)은, 제1 개질 영역(R2)보다도 회전 방향의 하류측에 배치된 부채 형상의 영역이다. 제2 개질 영역(R3)의 상류측의 단부변에는, 제2 개질 영역(R3)을 향해서 하류측으로 수소(H2) 가스를 포함하는 개질 가스를 토출하는 제2 개질 가스 인젝터(42)가 설치되어 있다.
또한 반응 영역(R4)은, 후술하는 분리 영역(61)을 사이에 두고, 제2 개질 영역(R3)보다도 회전 방향의 하류측에 배치된 부채 형상의 영역이다. 반응 영역(R4)의 하류측의 단부변에는, 반응 영역(R4)을 향해서 상류측으로 질화 가스를 토출하는 반응 가스 인젝터(43)가 설치되어 있다.
그리고 분리 영역(61)은, 이미 설명한 제2 개질 영역(R3) 및 반응 영역(R4)보다도 천장판(11B)의 천장면이 낮게 형성된 부채 형상의 영역이며, 제2 개질 영역(R3), 반응 영역(R4)의 사이의 분위기를 구획한다.
제1, 제2 개질 가스 인젝터(41, 42), 반응 가스 인젝터(43)는 마찬가지로 구성되어 있고, 이하에서는, 가스 인젝터(41, 42, 43)라고 하는 경우도 있다. 예를 들어 도 1, 2, 5에 도시하는 바와 같이, 각 가스 인젝터(41, 42, 43)는, 선단측이 폐쇄된 가늘고 긴 관상체에 의해 구성되어 있다. 이들 가스 인젝터(41, 42, 43)는, 진공 용기(11)의 측벽으로부터 중앙부 영역을 향해서 가로 방향으로 신장되도록 설치되고, 오목부(14)에 수용된 웨이퍼(W)가 통과하는 영역과 교차하도록 배치되어 있다.
도 2에 도시한 바와 같이, 각 가스 인젝터(41, 42, 43)에는, 그 길이 방향을 따라서 복수의 가스 토출구(40)가 서로 간격을 두고 마련되어 있다. 이들 토출구(40)로부터는, 예를 들어 가로 방향을 향해서 가스가 토출된다. 각 가스 인젝터(41, 42, 43)에 있어서, 복수의 토출구(40)는, 오목부(14)에 수용된 웨이퍼(W)가 통과하는 영역에 걸쳐서 배치되어 있다.
도 2에 도시한 바와 같이, 제1, 제2 개질 가스 인젝터(41, 42)는 가스 공급 기기(442)를 구비한 배관계(441)를 거쳐서 개질 가스 공급원(44)에 접속되어 있다. H2 가스를 포함하는 개질 가스는, 후술하는 제1 및 제2 플라스마 형성 유닛(3A, 3B)에 의해 플라스마화되어, 당해 플라스마에 포함되는 H2 가스의 활성종에 의해, SiN막 내의 미결합손에 H를 결합시킴으로써, DCS 가스에 포함되는 염소(Cl)의 도입을 억제하여 치밀한 SiN막을 형성한다. 개질 가스에는, H2 가스의 플라스마의 형성을 보조하기 위한 Ar 가스를 첨가해도 된다.
가스 공급 기기(442)는, 개질 가스 공급원(44)으로부터 제1, 제2 개질 가스 인젝터(41, 42)에 대한 H2 가스의 공급·단절 및 유량을 제어하기 위한 개폐 밸브와 매스 플로우 컨트롤러를 구비하고 있다.
다음으로 도 5에 도시한 바와 같이, 본 예의 반응 가스 인젝터(43)는, 그 내부가 반응 가스 인젝터(43)의 길이 방향으로, 예를 들어 2개로 분할되어 있다. 이하, 반응 가스 인젝터(43)의 선단측을 제1 가스 토출 영역(431)이라 칭하고, 기단측을 제2 가스 토출 영역(432)이라 칭한다.
각 가스 토출 영역(431, 432)은, 개폐 밸브나 매스 플로우 컨트롤러를 포함하는 가스 공급 기기(453, 454)를 구비한 배관계(451, 452)를 통해서 공통의 질화 가스 공급원(45)에 접속되어 있다. 당해 구성에 의해, 제1 가스 토출 영역(431) 및 제2 가스 토출 영역(432)은, 반응 영역(R4)에서의, 회전 테이블(12)의 회전축(X)에 가까운 영역과, 당해 회전축(X)으로부터 먼 영역을 향해서, 서로 다른 유량의 질화 가스를 공급할 수 있다. 또한, 반응 가스 인젝터(43)를 길이 방향으로 분할하는 것은, 필수적인 요건이 아니라, 제1, 제2 개질 가스 인젝터(41, 42)와 마찬가지로, 분할되지 않은 반응 가스 인젝터(43)를 사용해서 질화 가스의 공급을 행해도 된다.
질화 가스 공급원(45)으로부터는, 회전 테이블(12) 상에 적재된 웨이퍼(W)를 향해서 질화 가스가 공급된다. 예를 들어 질화 가스는, 암모니아(NH3), 일산화질소(NO), 일산화이질소(N2O), 이산화질소(NO2), 질소(N2)로 이루어지는 질화 가스 원료 군에서 선택되는 적어도 하나의 질화 가스 원료를 포함하고 있다.
본 예에서는, 질화 가스 공급원(45)으로부터 NH3을 포함하는 질화 가스를 공급하는 예에 대해서 설명한다. 질화 가스에는, NH3 가스의 플라스마의 형성을 보조하기 위한 Ar 가스를 첨가해도 된다. NH3을 포함하는 질화 가스는, 후술하는 제3 플라스마 형성 유닛(3C)에 의해 플라스마화되어, 당해 플라스마에 포함되는 NH3 가스의 활성종에 의해, 흡착 영역(R1)에서 웨이퍼(W)에 흡착된 DCS(할로겐화 규소)가 질화되어 SiN의 분자층이 형성된다.
또한 도 2에 도시한 바와 같이, 회전 테이블(12)의 외측이며, 제1 개질 영역(R2)의 상류측의 단부변에 면하는 위치, 제2 개질 영역(R3)의 하류측의 단부변에 면하는 위치, 및 반응 영역(R4)의 상류측의 단부변에 면하는 위치에는, 각각 제1 내지 제3 배기구(51 내지 53)가 개구되어 있다. 제1 배기구(51)는, 제1 개질 가스 인젝터(41)로부터 공급되어, 제1 개질 영역(R2)을 흐른 개질 가스를 배기한다. 제2 배기구(52)는, 제2 개질 가스 인젝터(42)로부터 공급되어, 제2 개질 영역(R3)을 흐른 개질 가스를 배기한다. 또한, 제3 배기구(53)는, 반응 가스 인젝터(43)로부터 공급되어, 반응 영역(R4)을 흐른 질화 가스를 배기한다.
이들 제1 내지 제3 배기구(51 내지 53)는, 각각 배기로(511, 521, 531)를 통해서 예를 들어 공통의 배기 장치(54)에 접속되어 있다.
각 배기로(511, 521, 531)에는, 각각 도시하지 않은 배기량 조정부가 설치되어, 제1 내지 제3 배기구(51 내지 53)로부터의 배기량은 예를 들어 개별로 조정할 수 있다.
또한 상술한 제1 개질 영역(R2), 제2 개질 영역(R3), 반응 영역(R4)에는, 각각의 영역에 공급된 가스를 활성화하기 위한 제1 플라스마 형성 유닛(3A), 제2 플라스마 형성 유닛(3B), 제3 플라스마 형성 유닛(3C)이 설치되어 있다. 제1 플라스마 형성 유닛(3A) 및 제2 플라스마 형성 유닛(3B)은, 개질 가스용 플라스마 발생부를 구성하고, 제3 플라스마 형성 유닛(3C)은 반응 가스용 플라스마 발생부를 구성하고 있다.
제1 내지 제3 플라스마 형성 유닛(3A 내지 3C)은 각각 마찬가지로 구성되어 있으므로, 여기에서는 대표해서 도 1에 도시한 제3 플라스마 형성 유닛(3C)에 대해서 설명한다. 플라스마 형성 유닛(3C)은, 반응 가스 인젝터(43)로부터 공급된 질화 가스에 마이크로파를 공급하여, 질화 가스의 플라스마를 발생시킨다. 플라스마 형성 유닛(3C)은, 상기 마이크로파를 공급하기 위한 마이크로파 공급부(31)를 구비하고, 당해 마이크로파 공급부(31)는, 유전체판(32)과 금속제의 도파관(33)을 포함한다.
유전체판(32)은, 반응 영역(R4)의 평면 형상에 대응하고, 회전 테이블(12)의 중앙측으로부터 주연측을 향해서 넓어지는 부채 형상으로 형성되어 있다. 진공 용기(11)의 천장판(11B)에는 상기 유전체판(32)의 형상에 대응하도록 관통구가 형성되고, 당해 관통구의 하단부의 내주면은 관통구의 중심부측으로 약간 돌출되어, 지지부(34)를 형성하고 있다. 유전체판(32)은, 그 주연부를 지지부(34)에 지지된 상태에서 관통구를 상면측에서 막고, 회전 테이블(12)에 대향하도록 배치된다.
도파관(33)은 상기 유전체판(32) 상에 설치되고, 천장판(11B) 상에 연장되는 내부 공간(35)을 구비한다. 도파관(33)의 하면측에는, 이미 설명한 유전체판(32)에 접하도록 슬롯판(36)이 설치되고, 당해 슬롯판(36)에는 복수의 슬롯 구멍(36A)이 형성되어 있다. 도파관(33)에서의 회전 테이블(12)의 중앙측의 단부는 막혀 있는 한편, 주연부측의 단부에는, 마이크로파 발생기(37)가 접속되어 있다. 마이크로파 발생기(37)는, 예를 들어 약 2.45GHz의 마이크로파를 도파관(33)에 공급한다.
제1, 제2 개질 영역(R2, R3)에도 마찬가지의 구성의 제1, 제2 플라스마 형성 유닛(3A, 3B)이 배치되어 있다. 그리고, 상기 도파관(33)에 공급된 마이크로파는, 슬롯판(36)의 슬롯 구멍(36A)을 통과해서 유전체판(32)에 이르고, 이 유전체판(32)의 하방에 공급되어, 각각 제1, 제2 배기구(51, 52)를 향해서 흐르는 개질 가스에 인가된다. 그 결과, 각각 제1, 제2 개질 영역(R2, R3)에 한정해서 개질 가스의 플라스마가 형성된다.
이것과 마찬가지로, 반응 영역(질화 영역)(R4)에서는, 제3 플라스마 형성 유닛(3C)에 의해, 유전체판(32)의 하방을 제3 배기구(53)를 향해서 흐르는 질화 가스에 마이크로파가 인가됨으로써, 반응 영역(R4)에 한정해서 질화 가스의 플라스마가 형성된다.
도 1에 도시한 바와 같이 성막 장치(1)에는, 컴퓨터로 이루어지는 제어부(10)가 설치되어 있고, 제어부(10)에는 프로그램이 저장되어 있다. 이 프로그램에 대해서는, 성막 장치(1)의 각 부에 제어 신호를 송신해서 각 부의 동작을 제어하여, 후술하는 성막 처리를 실행하기 위한 스텝 군이 짜여져 있다.
구체적으로는, 회전 기구(13)에 의한 회전 테이블(12)의 단위 시간당 회전수, 각 가스 공급 기기에 의한 각 가스의 공급·단절 및 유량 조절, 각 배기 장치(28, 54)에 의한 배기량의 조절, 마이크로파 발생기(37)로부터 마이크로파 공급부(31)에의 마이크로파의 공급·단절, 히터(15)에 의한 웨이퍼(W)의 가열 온도의 조절 등이, 프로그램에 의해 제어된다. 이 프로그램은, 하드 디스크, 콤팩트 디스크, 광자기 디스크, 메모리 카드 등의 기억 매체로부터 제어부(10)에 인스톨된다.
본 발명의 발명자들은, 상술한 구성을 구비한 성막 장치(1)를 사용하여, 웨이퍼(W)의 표면에 흡착시킨 DCS(할로겐화 규소)를 NH3 가스(질화 가스)에 의해 질화시켜, 얻어진 실리콘 질화물(SiN)을 퇴적시킴으로써 SiN막의 성막을 행하는 데 있어서, SiN막의 하지측에 존재하는 물질과의 상호 작용에 의해, 이하의 문제가 발생한다는 것을 알아내었다.
배경기술에서 설명한 바와 같이, 요철 패턴이 형성된 웨이퍼(W)의 표면에, 습식 에칭 속도(WER)가 작은 막질이 양호한 SiN막을 성막하기 위해서는, 예를 들어 400 내지 500℃의 범위의 비교적 고온에서의 성막을 행하여, DCS를 충분히 질화시켜서, 치밀한 SiN막을 성막하는 것이 바람직하다. 또한, 이러한 온도 범위에서 성막된 SiN막은, 요철 패턴의 내부에도 충분한 막 두께를 갖는 SiN막을 형성하여, 양호한 스텝·커버리지(SC)를 얻을 수도 있다.
그러나, SiN막이 성막되는 웨이퍼(W)의 표면에는, DCS에 포함되는 염소(할로겐)와 반응해서 염화물(할로겐화물)을 생성하는 금속이 노출되어 있는 경우가 있다. 예를 들어 게이트 전극의 비저항을 낮추어, 고속화할 목적으로 형성되는 메탈층의 상면에, 상술한 성막 장치(1)를 사용하여, 400 내지 500℃의 온도 범위에서 SiN막을 성막하면, DCS에 포함되는 염소와 메탈층의 금속이 반응하여, 반응 생성물인 금속 염화물이 생성되어버리는 경우가 있음을 알았다. SiN막과 그 하지의 사이에 금속 염화물 등의 반응 생성물이 존재하면, 성막 후에 SiN막의 막 박리가 발생하는 요인이 된다.
티타늄, 텅스텐, 코발트, 니켈로 이루어지는 금속 군에서 선택되는 적어도 하나의 금속이 SiN막의 하지측에 노출되어 있을 경우에는, DCS 등의 할로겐화 규소와의 반응이 진행되어, 반응 생성물이 생성될 우려가 있다.
그래서 발명자들은, DCS와 NH3 가스가 반응해서 SiN의 분자층이 형성되는 온도(최저 성막 온도: 200℃ 정도) 이상이며, 또한 하지측의 금속과 DCS의 반응이 진행되어 반응 생성물이 생성하는 온도(최고 성막 온도: 상기 금속 군에 포함되는 금속과 DCS의 경우에는 400℃ 정도) 미만인 200 내지 400℃의 범위 내의 온도, 보다 적합하게는 200 내지 300℃의 범위 내의 250℃에서 성막을 행하는 것을 검토하였다.
그러나 성막 온도를 저하시키면, DCS의 질화가 불충분해지고, SiN막의 치밀도가 저하되어 WER이 커져버린다는 것을 알았다(후술하는 실험 결과 참조). 이 경우, SiN막에 대하여 습식 에칭을 행해도 요철 패턴의 위치에 따라서 불균일하게 에칭이 진행되어버린다(Etching Conformality의 악화).
나아가, 낮은 성막 온도에서 성막된 SiN막에는, SC의 악화도 관찰되었다.
그래서 발명자들은, SiN막의 하지의 금속과 DCS의 반응이 진행되는 최고 성막 온도 미만의 온도인 예를 들어 250℃에서 성막을 행하면서, SiN막의 막질이나 SC를 양호한 상태로 유지하는 방법으로서, NH3 가스에 의해 DCS를 질화하는 질화 시간에 주목하였다.
즉, 회전 기구(13)에 의한 회전 테이블(12)의 단위 시간당 회전수를 조절하여, 종래보다도 천천히 회전 테이블(12)을 회전시키면, 웨이퍼(W)가 반응 영역(R4)을 통과하는 시간이 길어져, DCS를 충분히 질화시키는 것이 가능하게 된다.
한편, 회전 테이블(12)의 회전수를 작게 하면, SiN의 분자층이 퇴적되는 스피드가 저하되어, 원하는 막 두께를 갖는 SiN막을 얻기까지 요하는 시간이 길어진다. 이 때문에, 양호한 막질의 SiN막을 얻는 것만을 목적으로 하여, 회전 테이블(12)의 회전수를 무한정 작게 하는 것은, 생산성의 관점에서 바람직하지 않다.
이러한 점들을 고려하여, 본 발명은, (i) 요철 패턴에 대한 SC의 목표 범위(SC값 범위), (ii) SiN막의 WER의 상한값(WER 상한값)에 대해서 구체적인 목표값을 설정하고, 당해 목표값을 만족시키는 회전수(즉, 웨이퍼(W)가 반응 영역(R4)을 통과하는 최저 질화 시간)를 특정한다.
이에 의해, 양호한 막질의 SiN막을 얻기 위해서 필요한 최저의 회전수가 명확해져, 생산성의 과도한 저하를 억제할 수 있다.
본 예의 SC는, 요철 패턴의 단차의 정상부에 형성되는 SiN막의 막 두께(T1)에 대한, 상기 요철 패턴의 저부에 형성되는 실리콘 질화막의 막 두께(T2)의 비율({T2/T1}×100[％])로서 정의되고, SC값 범위는 95％ 내지 140％의 범위로 설정되어 있다.
또한, 본 예의 WER 속도는, 1vol％의 희불산으로 실리콘 질화막을 에칭했을 때의 에칭 속도이며, 상기 WER 상한값은 20Å/분 이하의 값으로 설정되어 있다. 본 예의 WER 상한값은 15Å/분이다.
상기 (i)의 SC값 범위, (ii)의 WER 상한값을 충족하는 것이 가능한 회전 테이블(12)의 회전수는, 사전의 예비 실험 등에 의해 파악할 수 있다. 후술하는 실시예에 실험 결과를 나타내는 바와 같이, 본 예의 성막 장치(1)는 회전 테이블(12)의 회전수를 예를 들어 3 내지 10rpm의 범위 내의 3rpm으로 설정해서 SiN막의 성막을 행한다. 이때, 회전 테이블(12)이 1회전하는 기간 내에, 각각의 웨이퍼(W)의 표면의 각 점이 반응 영역(R4)을 통과하는 시간(질화 시간)의 합계는 10 내지 20초의 범위 내의 약 10초이다.
참고로, 당해 검토의 개시 당초의 회전 테이블(12)의 회전수는, 5rpm(질화 시간: 약 6초)으로 설정되어 있었다.
또한, SC값 범위나 WER 상한값은, 상기에 예시한 것과는 상이한 정의에 의해 설정한 것이어도 된다. 상이한 정의에 의해 설정된 SC값 범위, WER 상한값이어도, 예비 실험 등에 의해, 상기에 예시한 SC값 범위, WER 상한값과, 이것들과는 상이한 정의의 SC값 범위, WER 상한값과의 대응 관계를 파악함으로써, 공통의 평가 지표에 기초해서 회전 테이블(12)의 회전수를 결정할 수 있다.
또한, 본 예에서는 성막된 요철 패턴에 성막된 SiN막이, 상술한 SC값 범위, WER 상한값의 양쪽을 충족하는 것이 가능한 회전 테이블(12)의 회전수를 특정했지만, 필요에 따라 어느 한쪽의 목표값을 충족하는 회전수로 회전 테이블(12)을 회전시켜, SiN막의 성막을 행해도 된다.
이하, 도 7의 타임차트도 참조하면서, 본 예의 성막 장치(1)의 작용에 대해서 설명한다.
우선, 도시하지 않은 게이트 밸브를 개방하고, 인접하는 진공 반송실에 배치된 기판 반송 기구에 의해, 반송구(16)를 통해서 성막 대상의 웨이퍼(W)를 반입하고, 도시하지 않은 승강 핀에 웨이퍼(W)를 전달하여 오목부(14) 내에 수용한다. 회전 테이블(12)을 간헐적으로 회전 이동시키면서 이 동작을 반복하여, 모든 오목부(14)에 웨이퍼(W)를 배치한다.
그 후, 진공 용기(11) 내로부터 기판 반송 기구를 퇴피시키고, 게이트 밸브를 폐쇄한 후, 제1 내지 제3 배기구(51, 52, 53)로부터의 배기에 의해, 진공 용기(11) 내의 압력을 예를 들어 240Pa(1.8Torr)로 설정해서 압력 조절을 행한다.
또한, 히터(15)에 의해 오목부(14)에 적재된 웨이퍼(W)를 이미 설명한 250℃로 가열한다. 이때, 가스 급배기 유닛(2)에서는 퍼지 가스 토출구(23)로부터의 퍼지 가스(Ar 가스)의 공급만이 행하여지고, 가스 급배기 유닛(2)과 회전 테이블(12)의 간극 내에 유입된 퍼지 가스는, 배기구(22)로부터 배기되어 있다.
그 후, 상술한 압력 조절, 온도 조절이 완료된 시각 t1에서, 제1, 제2 개질 가스 인젝터(41, 42)로부터 합계 3500sccm의 H2 가스를 포함하는 개질 가스를 공급하고, 반응 가스 인젝터(43)로부터 1000sccm의 NH3 가스를 포함하는 질화 가스를 공급함과 함께, 진공 용기(11) 내의 설정 압력을 267Pa(2.0Torr)로 변경해서 압력 조절을 행한다.
그리고, 개질 가스나 질화 가스의 공급 유량, 진공 용기(11) 내의 압력이 안정된 시각 t2에서, 가스 급배기 유닛(2)에 700sccm의 DCS를 포함하는 원료 가스를 공급하여, 부채 형상 영역(24) 내에 마련되어 있는 각 가스 토출구(21)로부터의 원료 가스의 토출을 개시한다.
그 후, 원료 가스의 공급 유량이 안정된 시각 t3에서, 모든 플라스마 형성 유닛(3A 내지 3C)의 마이크로파 발생기(37)로부터 마이크로파를 인가함으로써, 성막 처리를 개시한다.
각 오목부(14)에 적재된 웨이퍼(W)에는, 흡착 영역(R1)을 통과할 때 DCS를 포함하는 원료 가스가 공급되어, 그 표면에 DCS가 흡착되고(흡착 공정), 반응 영역(R4)을 통과할 때 웨이퍼(W)에 흡착된 DCS에 플라스마화한 질화 가스(NH3 가스)가 공급되어 DCS를 질화하여, SiN의 분자층이 형성된다(질화 공정).
보다 상세하게는, 흡착 영역(R1)에 설치된 가스 급배기 유닛(2)에서, 부채 형상 영역(24) 내의 각 가스 토출구(21)로부터 하방측을 향해서 토출된 원료 가스가 웨이퍼(W)의 표면에 도달해서 요철 패턴의 면 내에 DCS가 흡착된다.
잉여 원료 가스는, 부채 형상 영역(24)의 주위에 마련된 배기구(22)로부터 배기된다.
또한, 당해 배기구(22)의 주위에는, 퍼지 가스 토출구(23)로부터 공급된 퍼지 가스의 일부가 배기구(22)측으로 유입되어, 원료 가스와 함께 배출되는 흐름이 형성되므로, 배기구(22)에 의해 둘러싸인 영역의 외부에 원료 가스가 유출되는 경우는 거의 없다.
또한, DCS를 흡착한 웨이퍼(W)가 퍼지 가스 토출구(23)의 하방측을 통과할 때 웨이퍼(W)의 표면에 퍼지 가스가 분사됨으로써, 흡착되고 남은 DCS를 제거하는 작용도 있다.
제1 개질 영역(R2)에서는, 하류측의 단부변을 따라서 배치된 제1 개질 가스 인젝터(41)로부터, 회전 방향의 상류측을 향해서 수평 방향으로 H2 가스를 포함하는 개질 가스가 토출된다. 이 개질 가스는, 제1 개질 영역(R2)의 상류측의 단부변의 외측에 마련된 제1 배기구(51)로부터 배기되므로, 개질 가스는 제1 개질 영역(R2) 전체에 퍼지게 흐른다(도 6).
당해 개질 가스에 대하여 마이크로파를 인가해서 H2 가스를 플라스마화하면, 웨이퍼(W)의 표면에 순차, 퇴적되는 SiN의 분자층 중의 미결합손에 H를 결합시켜, DCS에 포함되는 염소의 도입을 억제하여, 치밀한 SiN막을 성막할 수 있다.
제2 개질 영역(R3)에서는, 상류측의 단부변을 따라서 배치된 제2 개질 가스 인젝터(42)로부터, 회전 방향의 하류측을 향해서 수평 방향으로 H2 가스를 포함하는 개질 가스가 토출된다. 이 개질 가스는 제2 개질 영역(R3)의 하류측의 단부변의 외측에 마련된 제2 배기구(52)로부터 배기되므로, 개질 가스는 제2 개질 영역(R3) 전체에 퍼지게 흐른다. 이 개질 가스는, 제1 개질 영역(R2)에 공급된 개질 가스와 마찬가지로, 웨이퍼(W)의 표면에 퇴적되는 SiN의 개질을 행한다.
이때, 제1, 제2 개질 영역(R2, R3)측을 흐르는 개질 가스의 일부는, 분리 영역(61)에 유입되는데, 주위와 비교해서 분리 영역(61)은 천장이 낮게 형성되고, 컨덕턴스가 작게 되어 있다. 이 때문에, 당해 개질 가스의 대부분은 제2 배기구(52)의 흡인력에 의해 되돌려져, 제2 배기구(52)로 배기된다.
또한 반응 영역(R4)에서는, 하류측의 단부변을 따라 배치된 반응 가스 인젝터(43)로부터, 회전 방향의 상류측을 향해서 수평 방향으로 NH3 가스를 포함하는 질화 가스가 토출된다. 이 질화 가스는 반응 영역(R4)의 상류측의 단부변의 외측에 마련된 제3 배기구(53)로부터 배기되므로, 질화 가스는 반응 영역(R4) 전체에 퍼지게 흐른다.
반응 영역(R4)에 공급되고 있는 질화 가스에 대하여 마이크로파를 인가해서 NH3 가스를 플라스마화하면, 웨이퍼(W)의 요철 패턴의 표면에 흡착되어 있는 DCS가 질화되어 SiN의 분자층이 형성된다.
그리고, 상술한 흡착 공정과 질화 공정을 교대로 반복함으로써, SiN의 분자층을 퇴적시켜, 원하는 막 두께의 SiN막을 성막할 수 있다.
한편, 이미 설명한 바와 같이 본 예의 성막 장치(1)는, SiN막의 하지측의 메탈층과 DCS에 포함되는 염소의 반응이 진행되는 최고 성막 온도 미만이며, 종래의 성막 온도(예를 들어 400 내지 500℃)보다도 낮은 250℃에서 성막이 행하여지고 있기 때문에, DCS의 질화가 진행되기 어렵다.
그래서 후술하는 실시예에 실험 결과를 나타내는 바와 같이, SC값 범위(95 내지 140％)나 WER 상한값(20Å/분)의 목표값을 정하고, 상기 성막 온도에서 이들 목표값을 만족시키는 회전 테이블(12)의 단위 시간당 회전수(본 예에서는 3rpm)를 특정하여, 이 조건 하에서 SiN막의 성막을 행하고 있다.
그 결과, 웨이퍼(W)가 반응 영역(R4)을 천천히 통과함으로써, 비교적 저온의 성막 조건 하에서도 DCS를 충분히 질화시켜 SC나 막질이 양호한 SiN막을 성막할 수 있다.
상술한 성막 처리를 미리 설정한 시간이 경과한 시각 t4에서 DCS의 공급을 정지하는 한편, 개질 가스, 질화 가스의 공급, 마이크로파의 인가는 계속해서 DCS를 충분히 질화시키는 후처리를 행한다.
그리고, 소정 시간 경과 후의 시각 t5에서, 개질 가스, 질화 가스의 공급, 마이크로파의 인가를 정지하고, 진공 용기(11) 내의 설정 압력을 240Pa(1.8Torr)로 되돌린다. 그 후, 진공 용기(11) 내의 압력이 안정된 시각 t6에서, 성막 처리를 종료한 각 웨이퍼(W)를 반입 시와는 역의 수순으로 반출한 후, 다음 웨이퍼(W)의 반입을 기다린다.
본 실시 형태에 관한 성막 장치(1)에 의하면 이하의 효과가 있다. 웨이퍼(W)의 표면에 노출된 금속층의 하지와 DCS의 반응이 진행되는 최고 성막 온도(상술한 금속 군에 포함되는 금속과 DCS의 경우, 예를 들어 400℃) 미만의 성막 온도(예를 들어 250℃)로 기판을 가열한 조건 하에서 성막 처리를 행하므로, 금속의 하지와 DCS의 반응에 수반하는 반응 생성물(예를 들어 금속 염화물)의 생성을 억제할 수 있다.
한편, 웨이퍼(W)에 형성된 요철 패턴에 대한 SC나, WER에 대해서 구체적인 목표값(SC값 범위, WER 상한값)을 설정하고, 성막된 SiN막이 이 목표값을 만족하는 최저 질화 시간을 확보하므로, 양호한 막질의 SiN막을 얻을 수 있다.
여기서 상술한 성막 처리는, 도 1 내지 6을 사용해서 설명한 구성을 구비하는 성막 장치(1)를 사용해서 실시하는 경우에 한정되지 않는다. 예를 들어, 흡착 영역(R1)과 제1 개질 영역(R2)의 사이에도 분리 영역(61)을 배치해서 이들 영역을 분리하고, 가스 급배기 유닛(2) 대신에 가스 인젝터에 의해 DCS 가스를 공급하는 타입의 성막 장치(예를 들어 일본 특허 공개 제2014-154630의 도 1, 3 참조)를 사용해서 SiN막의 성막을 행해도 된다.
또한, 개질 가스나 질화 가스를 플라스마화하는 방법에 대해서도, 마이크로파를 이용하는 예에 한정되지 않고, 안테나를 사용해서 유도 결합형 플라스마(ICP: Inductively coupledplasma)를 발생시켜도 된다(동일하게 예를 들어 일본 특허 공개 제2014-154630의 도 6, 8 참조).
또한 본 예의 성막 처리는, 복수매의 웨이퍼(W)가 적재된 회전 테이블(12)을 회전시켜, 원료 가스나 질화 가스가 공급되어 있는 영역(도 2의 흡착 영역(R1)이나 반응 영역(R4))에 각 웨이퍼(W)를 통과시킴으로써, SiN의 분자층을 퇴적시키는, 소위 세미 뱃치식 성막 장치(1)에 적용하는 경우에 한정되지 않는다.
예를 들어 도 8에 모식적으로 도시된 바와 같이, 1매의 웨이퍼(W)를 수용한 진공 용기(11) 내에 원료 가스나 질화 가스 등을 전환해서 공급함으로써, SiN의 분자층을 퇴적시키는 낱장식 성막 장치(1a)에 대해서도 본 예의 성막 처리는 적용할 수 있다.
또한, 도 8에 도시하는 성막 장치(1a)에 있어서, 도 1 내지 6을 사용해서 설명한 세미 뱃치식 성막 장치(1)와 공통의 기능을 갖는 구성 요소에는, 이들 도면에 기재한 것과 공통의 부호를 붙였다.
도 8에 도시하는 낱장식 성막 장치(1a)의 진공 용기(11) 내에는, 성막 대상의 웨이퍼(W)를 적재하기 위한 지지부(12a)가 설치되고, 당해 지지부(12a)에 대해서는, 바이어스용 고주파 전력(예를 들어 13.56MHz)을 인가하기 위한 고주파 전원(72)이, 매칭 유닛(71)을 통해서 접속되어 있다.
지지부(12a)에는, 히터(15a)가 설치되어 있고, 지지부(12a)에 적재된 웨이퍼(W)를 이미 설명한 최저 성막 온도 이상, 최고 성막 온도 미만의 범위 내의 예를 들어 250℃로 가열한다.
질화 가스 공급원(45)으로부터 공급되는 NH3를 포함하는 질화 가스나, 개질 가스 공급원(44)으로부터 공급되는 H2를 포함하는 개질 가스는, 마이크로파 공급부(31a)를 사용해서 진공 용기(11) 내에 공급된 마이크로파에 의해 플라스마화된다.
도 8에 기재된 마이크로파 공급부(31a)는, 마이크로파 발생기(37)에서 발생시킨, 예를 들어 2.45GHz의 TE 모드의 마이크로파를, 도파관(351)을 통해서 모드 변환기(352)에 공급하여, TEM 모드로 변환한 후, 동축 도파관(353), 슬롯 구멍(36A)이 형성된 슬롯판(36) 및 유전체판(32)을 통해서 진공 용기(11) 내에 공급함으로써, 이미 설명한 질화 가스나 개질 가스를 플라스마화한다.
이때, 질화 가스나 개질 가스는, 모드 변환기(352)나 동축 도파관(353) 내에 형성된 가스 공급 라인(433)을 사용해서 진공 용기(11) 내에 도입된다.
한편, 원료 가스 공급원(26)으로부터 공급되는 DCS를 포함하는 원료 가스나, Ar 가스 공급원(29)으로부터 공급되는 Ar 가스(퍼지 가스)는, 가스 공급관(211)을 통해서 진공 용기(11) 내에 공급된다.
상술한 구성을 구비하는 성막 장치(1a)를 사용하여, 예를 들어 퍼지 가스를 공급하면서 진공 용기(11) 내의 압력을 267Pa(2.0Torr)로 조정한다. 그리고 예를 들어 「원료 가스 공급→퍼지 가스 공급→개질 가스 공급(플라스마화)→퍼지 가스 공급→질화 가스 공급(플라스마화)→퍼지 가스 공급→원료 가스 공급→…」의 사이클로, 각 가스의 공급을 반복함으로써, 웨이퍼(W)의 표면에 SiN의 분자층을 퇴적시켜 SiN막을 형성한다.
이때, 이미 설명한 성막 장치(1)에서의 성막 처리와 마찬가지로, SC값 범위나 WER 상한값의 양쪽을 충족하는 것이 가능한 최저 질화 시간을 미리 특정해 둔다. 그리고, 본 예의 성막 장치(1a)에서는, 당해 최저 질화 시간 이상의 시간을 들여서 질화 가스의 플라스마 공급을 행함으로써, SC값 범위나 WER 상한값의 목표값을 만족시키는 SiN막을 성막할 수 있다.
[실시예]
(실험 1)
성막 장치(1)를 사용해서 요철 패턴 표면에 대한 SiN막의 성막을 행하는 데 있어서, 단위 시간당 회전 테이블(12)의 회전수가 SiN막의 막질에 미치는 영향을 조사하였다.
A. 실험 조건
메탈층의 요철 패턴이 형성된 웨이퍼(W)의 표면, 및 요철 패턴이 형성되지 않은 웨이퍼(W)의 표면에, 도 1 내지 6을 사용해서 설명한 성막 장치(1)를 사용해서 SiN막의 성막을 행하였다. SiN막의 성막은, 각 실시예간에서 회전 테이블(12)의 회전수를 변화시킨 점을 제외하고, 도 7에 기재된 타임차트에 기초하여, SiN막의 성막을 행했다(성막 처리의 시간은 약 30분임).
(실시예 1-1)
단위 시간당 회전수를 3rpm으로 설정해서 SiN막의 성막을 행하고, SiN막의 성막 상태를 SEM(Scanning Electron Microscope)에 의해 관찰하였다. 또한, 요철 패턴의 정상부에 형성되는 실리콘 질화막의 막 두께(T1)에 대한, 상기 요철 패턴의 저부에 형성되는 실리콘 질화막의 막 두께(T2)의 비율인 SC값({T2/T1}×100[％])을 산출하였다. 또한, 상기 요철 패턴에 성막된 SiN막을 1vol％의 희불산으로 에칭했을 때의 요철 패턴에서의 에칭의 균일성(Etching Conformality), 및 요철 패턴이 형성되어 있지 않은 웨이퍼(W)의 표면에 성막된 SiN막(블랭킷 막)을 1vol％의 희불산으로 에칭했을 때의 단위 시간당 에칭량인 WER[Å/분]을 구하였다.
(실시예 1-2, 1-3)
회전 테이블(12)의 단위 시간당 회전수를, 각각 4rpm, 5rpm으로 설정한 점을 제외하고, 실시예 1-1과 마찬가지의 조건에서 SiN막의 성막을 행하고, SC값, 요철 패턴에서의 에칭의 균일성, WER을 구하였다.
B. 실험 결과
실시예 1-1 내지 1-3의 SEM 사진을 도 9의 (a) 내지 (c)에 나타내고, SC값, 에칭 균일성의 평가 결과(OK 또는 NG) 및 WER을 표 1에 나타내었다.
Figure pat00001
성막 온도를 250℃로 설정하여, 메탈층의 요철 패턴에 SiN막을 성막한 결과, 실시예 1-1 내지 1-3의 어느 경우든, 금속 염화물 등의 반응 생성물의 생성은 관찰되지 않고, SiN막의 막 박리도 발생하지 않았다.
이어서, 실시예 1-1의 SC값은 130.7％이며, 목표값인 95 내지 140％의 범위 내에 포함되어 있다. 또한, 요철 패턴에 형성된 SiN막을 희불산에 의해 에칭한 결과, 요철 패턴의 정상부, 측면, 저부의 서로 다른 위치에서, SiN막은 거의 균일하게 에칭되었다(에칭 균일성: OK, 에칭 결과의 도시 생략). 또한, 실시예 1-1의 SiN막(블랭킷 막)의 WER은 9.3Å/분이며, WER 상한값(20Å/분) 이하의 값이 되었다.
또한, 실시예 1-1과 비교해서 회전 테이블(12)의 단위 시간당 회전수가 큰 실시예 1-2, 1-3에서도, SC값은 목표 범위 내의 값이 되고(실시예 1-2: 122.5％, 실시예 1-3: 104.9％), WER도 상한값 이하의 값이 되었다(실시예 1-2: 10.9Å/분, 실시예 1-3: 14.7Å/분).
한편, 실시예 1-2는 요철 패턴에 성막된 SiN막을 희불산에 의해 에칭한 결과, 패턴의 저부 및 측면의 저부측의 영역에서 SiN막의 에칭이 빨리 진행되어, 하지가 약간이지만 노출되었다. 이때, 요철 패턴의 정상부, 및 측면의 정상부측의 영역에서는 SiN막이 잔존한 상태로 되어 있었다(에칭 균일성: NG, 에칭 결과의 도시 생략).
또한, 실시예 1-3에서도 마찬가지로, 패턴의 저부 및 측면의 저부측의 영역에서 SiN막의 에칭이 빨리 진행된 결과, 하지의 노출이 보였는데, 노출의 정도는 실시예 1-2의 경우보다도 컸다(에칭 균일성: NG, 에칭 결과의 도시 생략).
이상의 실험 결과를 정리하면, 습식 에칭의 보호막으로서 요구되는 SC값이나 WER의 평가로서는, 실시예 1-1 내지 1-3 모두 요구를 충족하는 결과가 얻어졌다.
또한, 습식 에칭 후의 상태도 고려한 에칭 균일성의 평가까지 포함하면, 표 1에 나타낸 바와 같이 회전 테이블(12)의 회전수가 가장 작은 실시예 1의 보호막으로서의 평가가 높아졌다. 그리고, 회전수가 커짐에 따라 에칭 균일성이 악화된 것에 수반하여, 실시예 1-2, 1-3에 대해서, 보호막으로서의 평가는 약간 악화되었다. 단, 에칭 균일성에 대해서는, 더욱 고품질의 보호막을 얻는 데 있어서의 지표이며, 실시예 1-2, 1-3에서도 SC값이나 WER의 요구를 충족하고 있는 것은 이미 설명한 바와 같다.
(실험 2)
성막 온도를 변화시켜 성막된 SiN막의 WER에 대한 영향을 조사하였다.
A. 실험 조건
실시예 1-1과 마찬가지의 조건(회전 테이블(12)의 단위 시간당 회전수 3rpm)에서, 성막 온도를 변화시켜 형성된 SiN막(블랭킷 막)의 WER[Å/분]의 변화를 구하였다.
(실시예 2-1)
성막 온도를 250, 300, 400℃로 설정해서 성막된 막에 대해서, 실시예 1-1과 마찬가지의 방법에 의해 WER을 구하였다.
(비교예 2-1)
성막 온도를, 450, 500, 550℃로 설정해서 성막된 막에 대해서, 실시예 1-1과 마찬가지의 방법에 의해 WER을 구하였다.
B. 실험 결과
실시예 2-1, 비교예 2-1의 각 성막 온도에서 성막된 SiN막의 WER을 도 10에 도시한다. 도 10의 그래프의 횡축은 성막 온도를 나타내고, 종축은 WER을 나타내고 있다. 또한, 도 10의 그래프 중, 실시예 2-1에 관한 각 WER은 백색의 사각으로 플롯하고, 비교예 2-1에 관한 각 WER은 흑색의 사각으로 플롯하였다.
도 10 중에 경향 선을 병기한 바와 같이, 실시예 2-1, 비교예 2-1의 실험을 행한 성막 온도가 200℃ 내지 550℃의 범위에서, 성막 온도가 높아질수록, WER은 작아지는 단조 감소의 관계가 있음을 확인할 수 있다.
SiN막이 치밀해질수록, WER의 값이 작아지는 경향을 확인할 수 있는 바, 도 10에 도시하는 실시예 2-1, 비교예 2-1의 결과는, 성막 온도를 높게 할수록, 치밀한 SiN막을 성막하는 것이 가능한 것을 나타내고 있다.
이 점, 반응 생성물의 생성을 억제하는 것이 가능한 실시예 2(250 내지 400℃)의 범위에서, WER의 값은 약 6 내지 17Å/분의 범위이었다. 이 값은, WER 상한값(20Å/분) 이하이므로, 하드 마스크나 스페이서 절연막, 밀봉막 등으로서 이용 가능한 특성을 갖고 있다.
한편, 성막 온도를 더욱 높게 하면, WER의 값은 보다 작아져, SiN막에만 주목하면, 실시예 2-1보다도 치밀한 막이 형성되어 있다고 평가할 수 있다. 그러나, 이미 설명한 바와 같이, 성막 온도가 400℃를 초과하면, 하지측의 금속과 원료 가스에 포함되는 할로겐의 반응에 수반하는 반응 생성물의 생성(본 예에서는 DCS에 포함되는 염소와 메탈층의 반응에 수반하는 금속 염화물)의 문제가 발생한다.
이러한 실시예, 비교예의 결과로부터, 반응 생성물의 생성을 억제하면서, 적합한 WER의 값을 갖는 SiN막을 성막하는 것이 가능한, 성막 온도와 질화 시간(회전 테이블(12)의 단위 시간당 회전수)의 조합이 존재하는 것을 확인할 수 있었다.
W : 웨이퍼 1, 1a : 성막 장치
11 : 진공 용기 12 : 회전 테이블
15, 15a : 히터 2 : 가스 급배기 유닛
3B : 제2 플라스마 형성 유닛 3C : 제3 플라스마 형성 유닛
42 : 제1 반응 가스 인젝터 43 : 제2 반응 가스 인젝터

Claims (13)

  1. 실리콘 질화막의 성막 방법에 있어서,
    요철 패턴이 형성됨과 함께, 할로겐과 반응하는 금속의 하지가 노출된 기판의 표면에, 할로겐화 규소를 포함하는 원료 가스를 공급하여, 상기 할로겐화 규소를 흡착시키는 흡착 공정과, 상기 할로겐화 규소를 흡착시킨 기판의 표면에, 플라스마화한 질화 가스를 공급해서 상기 할로겐화 규소를 질화하는 질화 공정을 교대로 실시하여, 상기 기판의 표면에 실리콘 질화물의 분자층을 퇴적시켜 실리콘 질화막을 성막하는 성막 처리를 포함하고,
    상기 성막 처리는, 상기 할로겐화 규소와, 플라스마화한 질화 가스가 반응해서 상기 실리콘 질화물의 분자층이 형성되는 최저 성막 온도 이상, 상기 금속의 하지와 할로겐화 규소의 반응이 진행되는 최고 성막 온도 미만의 범위 내의 성막 온도로 기판을 가열한 조건 하에서 실시되고,
    상기 질화 공정은, (i) 상기 요철 패턴에 대한 상기 실리콘 질화막의 스텝·커버리지(SC)가 미리 설정된 SC값 범위 내의 값이 되는 것, 또는 (ii) 상기 실리콘 질화막의 습식 에칭 속도(WER)가, 미리 설정된 WER 상한값 이하의 값이 되는 것 중 적어도 한쪽을 만족시키는 최저 질화 시간 이상의 시간을 들여서 행하여지는 실리콘 질화막의 성막 방법.
  2. 제1항에 있어서,
    상기 할로겐화 규소는, 디클로로실란, 헥사클로로디실란, 테트라클로로실란, 트리클로로실란으로 이루어지는 할로겐화 규소 군에서 선택되는 적어도 하나의 할로겐화 규소이며,
    상기 금속은, 티타늄, 텅스텐, 코발트, 니켈로 이루어지는 금속 군에서 선택되는 적어도 하나의 금속인, 실리콘 질화막의 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 질화 가스는, 암모니아, 일산화질소, 일산화이질소, 이산화질소, 질소로 이루어지는 질화 가스 원료 군에서 선택되는 적어도 하나의 질화 가스 원료를 포함하는, 실리콘 질화막의 성막 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 스텝·커버리지는, 상기 요철 패턴의 정상부에 형성되는 실리콘 질화막의 막 두께(T1)에 대한, 상기 요철 패턴의 저부에 형성되는 실리콘 질화막의 막 두께(T2)의 비율({T2/T1}×100[％])이며, 상기 SC값 범위는 95 내지 140％의 범위로 설정되어 있는, 실리콘 질화막의 성막 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 습식 에칭 속도는, 1vol％의 희불산으로 실리콘 질화막을 에칭했을 때의 에칭 속도이며, 상기 WER 상한값은 20[Å /분] 이하의 값으로 설정되어 있는, 실리콘 질화막의 성막 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 성막 처리는, 진공 용기 내에 설치되고, 기판이 적재되는 기판 적재 영역을 구비한 회전 테이블을 회전시킴으로써, 당해 회전 테이블의 회전 중심의 주위로 상기 기판 적재 영역에 적재된 기판을 공전시키고, 당해 기판이 공전하는 방향을 따라서 서로 이격되어 마련된 상기 할로겐화 규소의 공급 영역과, 상기 플라스마화한 질화 가스의 공급 영역을 통과시킴으로써, 상기 흡착 공정과 질화 공정을 교대로 실시하고,
    상기 기판 적재 영역에 적재된 기판이, 상기 최저 질화 시간 이상의 시간을 들여서 상기 플라즈마화한 질화 가스의 공급 영역을 통과하도록, 상기 회전 테이블의 단위 시간당 회전수를 조절하는, 성막 방법.
  7. 실리콘 질화막을 성막하는 성막 장치에 있어서,
    요철 패턴이 형성됨과 함께, 할로겐과 반응하는 금속의 하지가 노출된 기판이 적재되는 기판 적재 영역을 구비하고, 회전 중심 주위로 회전함으로써, 상기 기판 적재 영역에 적재된 기판을 당해 회전 중심의 주위로 공전시키는 회전 테이블과,
    상기 회전 테이블에 대향하고, 할로겐화 규소를 포함하는 원료 가스를 토출하는 토출부 및 당해 토출부를 둘러싸는 배기구를 구비한 원료 가스 공급부와,
    상기 원료 가스 공급부에 대하여, 상기 기판 적재 영역에 적재된 기판이 공전하는 방향으로 이격된 위치에 설치됨과 함께, 그 길이 방향을 따라서 토출구가 형성되고, 상기 기판 적재 영역에 적재된 기판이 통과하는 영역과 교차하도록 배치된 가스 인젝터와,
    상기 회전 테이블의 외측이며, 상기 가스 인젝터의 배치 위치에 대하여, 상기 기판의 공전 방향의 상류측, 또는 하류측의 이격된 위치에 마련된 질화 가스용 배기구와,
    상기 가스 인젝터와 질화 가스용 배기구의 사이의 질화 영역을 흐르는 질화 가스를 플라스마화하기 위한 플라스마 발생부와,
    상기 할로겐화 규소와, 플라스마화한 질화 가스가 반응해서 실리콘 질화물의 분자층이 형성되는 최저 성막 온도 이상, 상기 금속의 하지와 할로겐화 규소의 반응이 진행되는 최고 성막 온도 미만의 범위 내의 성막 온도로 기판을 가열하는 가열부와,
    상기 실리콘 질화물의 분자층을 퇴적시켜 성막된 실리콘 질화막에 대해서, (i) 상기 요철 패턴에 대한 상기 실리콘 질화막의 스텝·커버리지(SC)가 미리 설정된 SC값 범위 내의 값이 되는 것, 또는 (ii) 상기 실리콘 질화막의 습식 에칭 속도(WER)가 미리 설정된 WER 상한값 이하의 값이 되는 것 중 적어도 한쪽을 만족시키는 최저 질화 시간 이상의 시간을 들여서, 상기 기판 적재 영역에 적재된 기판이 상기 질화 영역을 통과하도록, 상기 회전 테이블의 단위 시간당 회전수를 조절하는 제어부를 포함하는 성막 장치.
  8. 제7항에 있어서,
    상기 할로겐화 규소는, 디클로로실란, 헥사클로로디실란, 테트라클로로실란, 트리클로로실란으로 이루어지는 할로겐화 규소 군에서 선택되는 적어도 하나의 할로겐화 규소이며, 상기 금속은, 티타늄, 텅스텐, 코발트, 니켈로 이루어지는 금속 군에서 선택되는 적어도 하나의 금속인, 성막 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 질화 가스는, 암모니아, 일산화질소, 일산화이질소, 이산화질소, 질소로 이루어지는 질화 가스 원료 군에서 선택되는 적어도 하나의 질화 가스 원료를 포함하는, 성막 장치.
  10. 제7항 또는 제8항에 있어서,
    상기 스텝·커버리지는, 상기 요철 패턴의 단차의 정상부에 형성되는 실리콘 질화막의 막 두께(T1)에 대한, 상기 요철 패턴의 저부에 형성되는 실리콘 질화막의 막 두께(T2)의 비율({T2/T1}×100[％])이며, 상기 SC값 범위는 95 내지 140％의 범위 내의 값으로 설정되어 있는, 성막 장치.
  11. 제7항 또는 제8항에 있어서,
    습식 에칭 속도는, 1vol％의 희불산으로 실리콘 질화막을 에칭했을 때의 에칭 속도이며, 상기 WER 상한값은 20[Å /분] 이하의 값으로 설정되어 있는, 성막 장치.
  12. 제7항 또는 제8항에 있어서,
    상기 플라스마 발생부는, 상기 질화 가스에 마이크로파를 공급해서 당해 질화 가스를 플라스마화하는, 성막 장치.
  13. 진공 용기 내에 배치된 기판에 대하여 실리콘 질화막을 성막하는 성막 장치에 사용되는 컴퓨터 프로그램을 기억하는 기억 매체이며,
    상기 컴퓨터 프로그램은, 제1항 또는 제2항에 기재된 실리콘 질화막의 성막 방법을 실행하도록 제어를 행하는 기억 매체.
KR1020180066654A 2017-06-15 2018-06-11 성막 방법, 성막 장치 및 기억 매체 KR20180136894A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017117884A JP6946769B2 (ja) 2017-06-15 2017-06-15 成膜方法、成膜装置、及び記憶媒体
JPJP-P-2017-117884 2017-06-15

Publications (1)

Publication Number Publication Date
KR20180136894A true KR20180136894A (ko) 2018-12-26

Family

ID=64657595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180066654A KR20180136894A (ko) 2017-06-15 2018-06-11 성막 방법, 성막 장치 및 기억 매체

Country Status (3)

Country Link
US (1) US10438791B2 (ko)
JP (1) JP6946769B2 (ko)
KR (1) KR20180136894A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107835868B (zh) * 2015-06-17 2020-04-10 应用材料公司 在处理腔室中的气体控制
US20170218517A1 (en) * 2016-02-01 2017-08-03 Tokyo Electron Limited Method of forming nitride film
US11352698B2 (en) 2019-04-25 2022-06-07 Samsung Electronics Co., Ltd. Atomic layer deposition apparatus and methods of fabricating semiconductor devices using the same
JP7200880B2 (ja) * 2019-08-19 2023-01-10 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7037526B2 (ja) * 2019-09-10 2022-03-16 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
FI130052B (fi) * 2020-10-12 2023-01-13 Beneq Oy Atomikerroskasvatuslaitteisto
JP2022080422A (ja) * 2020-11-18 2022-05-30 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764248A (en) * 1987-04-13 1988-08-16 Cypress Semiconductor Corporation Rapid thermal nitridized oxide locos process
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
KR20030088750A (ko) * 2002-05-15 2003-11-20 삼성전자주식회사 저온에서 질화막을 형성하는 고집적 디바이스의 제조 방법
JP4669679B2 (ja) * 2004-07-29 2011-04-13 東京エレクトロン株式会社 窒化珪素膜の製造方法及び半導体装置の製造方法
JP5247781B2 (ja) 2010-09-07 2013-07-24 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP2012104695A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体装置の製造方法
JP2012142386A (ja) * 2010-12-28 2012-07-26 Elpida Memory Inc 窒化膜の形成方法
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
JP5208294B2 (ja) * 2012-04-23 2013-06-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5971144B2 (ja) 2013-02-06 2016-08-17 東京エレクトロン株式会社 基板処理装置及び成膜方法
JP6146160B2 (ja) * 2013-06-26 2017-06-14 東京エレクトロン株式会社 成膜方法、記憶媒体及び成膜装置

Also Published As

Publication number Publication date
JP2019004054A (ja) 2019-01-10
US10438791B2 (en) 2019-10-08
JP6946769B2 (ja) 2021-10-06
US20180366315A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US11908684B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
KR20180136894A (ko) 성막 방법, 성막 장치 및 기억 매체
KR102216529B1 (ko) 반도체 장치의 제조 방법
JP6086933B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20180135803A (ko) 성막 장치, 성막 장치의 클리닝 방법 및 기억 매체
KR102103058B1 (ko) 성막 방법
KR102360006B1 (ko) 성막 장치 및 성막 방법
JP2015181149A (ja) 基板処理装置及び半導体装置の製造方法並びに記録媒体
US9922820B2 (en) Film forming method and film forming apparatus
KR102454156B1 (ko) 성막 방법 및 성막 장치
JP7040257B2 (ja) 成膜装置、及び成膜方法
CN108505020B (zh) 成膜装置
KR102641248B1 (ko) 성막 방법 및 성막 장치
JP6544232B2 (ja) 成膜方法及び成膜装置
JP7200880B2 (ja) 成膜方法及び成膜装置
KR102341628B1 (ko) 성막 장치
JP7253972B2 (ja) 基板処理装置
KR102324965B1 (ko) 성막 장치
KR20210027127A (ko) 성막 장치 및 성막 방법
KR20180054448A (ko) 성막 장치
TW202036671A (zh) 基板處理方法及基板處理裝置
KR20210024348A (ko) 박막 증착 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101002156; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210820

Effective date: 20211228