KR20180133883A - 스택형 다이를 위한 나노스케일 상호접속 어레이 - Google Patents

스택형 다이를 위한 나노스케일 상호접속 어레이 Download PDF

Info

Publication number
KR20180133883A
KR20180133883A KR1020187031977A KR20187031977A KR20180133883A KR 20180133883 A KR20180133883 A KR 20180133883A KR 1020187031977 A KR1020187031977 A KR 1020187031977A KR 20187031977 A KR20187031977 A KR 20187031977A KR 20180133883 A KR20180133883 A KR 20180133883A
Authority
KR
South Korea
Prior art keywords
microelectronic
nanoscale
insulating layer
array
conductors
Prior art date
Application number
KR1020187031977A
Other languages
English (en)
Inventor
량 왕
봉섭 이
벨가셈 하바
상길 이
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20180133883A publication Critical patent/KR20180133883A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/11426—Chemical solution deposition [CSD], i.e. using a liquid precursor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0615—Styrenic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0635—Acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0645—Block copolymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

복수의 나노스케일 전도체가 나노스케일 피치 어레이로 내부에 배치되는 절연 층 및 한 쌍의 마이크로전자 요소를 포함하는 마이크로전자 조립체가 제공된다. 나노스케일 전도체는 마이크로전자 요소의 접점들 사이의 전기 상호접속부를 형성할 수 있는 한편, 절연 층은 마이크로전자 요소를 함께 기계적으로 커플링시킬 수 있다.

Description

스택형 다이를 위한 나노스케일 상호접속 어레이
하기의 설명은 집적 회로(integrated circuit, "IC")에 관한 것이다. 보다 상세하게는, 하기의 설명은 절연 층(insulating layer) 내에 배치되는 나노스케일 전도체의 어레이(array of nanoscale conductor) 및 전기 상호접속 스택형 IC 다이(electrically interconnecting stacked IC die)에 관한 것이다.
마이크로전자 요소(microelectronic element)는 흔히, 통상적으로 반도체 칩(semiconductor chip) 또는 다이로 불리는, 규소 또는 비화갈륨과 같은 반도체 재료의 얇은 슬래브(slab)를 포함한다. 다이는 통상적으로 개별적인 사전패키징된(prepackaged) 유닛으로서 제공된다. 일부 유닛 설계에서, 다이는 기판(substrate) 또는 칩 캐리어(chip carrier)에 실장되고, 이는 이어서 인쇄 회로 보드(printed circuit board, PCB)와 같은 회로 패널(circuit panel) 상에 실장된다.
능동형 회로가 흔히 다이의 제1 면(예컨대, 전방 표면) 상에 제조된다. 능동형 회로에 대한 전기 접속을 용이하게 하기 위해, 다이에는 동일한 면 상에 접합 패드(bond pad)가 제공된다. 접합 패드는 전형적으로 다이의 에지 주위에, 또는 많은 메모리 디바이스의 경우 다이 중심에, 규칙적인 어레이로 배치된다. 접합 패드는 일반적으로 구리 또는 알루미늄과 같은 전도성 금속으로 제조되고, 약 0.5 마이크로미터(μm) 두께일 수 있다. 접합 패드는 금속의 단일 층 또는 다수의 층을 포함할 수 있다. 접합 패드의 크기는 디바이스 타입에 따라 다르지만, 흔히 한 변이 수십 내지 수백 마이크로미터로 측정될 수 있다.
반도체 다이와 같은 마이크로전자 요소는 전형적으로 다른 전자 구성요소에 대한 많은 입력 및 출력 접속부를 필요로 한다. 다이 또는 다른 비교할 만한 디바이스의 입력 및 출력 접점은 일반적으로 다이의 표면을 실질적으로 덮는 그리드-유사(grid-like) 패턴(통상적으로 "에어리어 어레이(area array)"로 지칭됨)으로, 또는 다이의 전방 표면의 각각의 에지에 인접하여 평행하게 연장될 수 있는 긴 열(elongated row)로, 또는 전방 표면의 중심에 배치된다. 다이는 제조 중에 그리고 회로 보드 또는 다른 회로 패널과 같은 외부 기판 상에의 다이의 실장 중에 다이의 취급을 용이하게 하는 패키지로 제공된다. 예를 들어, 많은 다이가 표면 실장에 적합한 패키지로 제공된다. 이러한 일반적인 타입의 다수의 패키지가 다양한 응용을 위해 제안되었다. 가장 통상적으로, 그러한 패키지는 통상적으로 "칩 캐리어"로 지칭되는 유전체 요소(dielectric element)를 포함하며, 이때 단자가 유전체 상에 도금된 또는 에칭된 금속성 구조체(metallic structure)로서 형성된다. 단자는 전형적으로 다이 캐리어를 따라 연장되는 가는 트레이스(thin trace)와 같은 전도성 특징부에 의해, 그리고 다이의 접점과 단자 또는 트레이스 사이에서 연장되는 미세한 리드(fine lead) 또는 와이어(wire)에 의해, 다이의 접점(예컨대, 접합 패드)에 접속된다. 표면 실장 작업에서, 패키지는 패키지 상의 각각의 단자가 회로 보드 상의 대응하는 접촉 패드와 정렬되도록 회로 보드 상에 배치될 수 있다. 솔더(solder) 또는 다른 접합 재료가 단자와 접촉 패드 사이에 제공된다. 패키지는 조립체를 가열하여 솔더를 용융 또는 "리플로우(reflow)"시키거나 달리 접합 재료를 활성화시킴으로써 영구적으로 제위치에 접합될 수 있다.
많은 패키지가, 전형적으로 직경이 약 0.1 mm 내지 약 0.8 mm(5 내지 30 밀(mil))이고 패키지의 단자에 부착되는 솔더 볼(solder ball) 형태의 솔더 매스(solder mass)를 포함한다. 솔더 볼의 어레이가 그의 저부 표면(예컨대, 다이의 전방 면 반대편의 표면)으로부터 돌출되는 패키지는 통상적으로 볼 그리드 어레이(ball grid array) 또는 "BGA" 패키지로 지칭된다. 랜드 그리드 어레이(land grid array) 또는 "LGA" 패키지로 지칭되는 다른 패키지는 솔더로부터 형성된 얇은 층 또는 랜드(land)에 의해 기판에 고정된다. 이러한 타입의 패키지는 상당히 콤팩트(compact)할 수 있다. 통상적으로 "칩 스케일 패키지(chip scale package)"로 지칭되는 소정 패키지는 패키지에 통합된 디바이스의 면적과 동일하거나 그보다 단지 약간 더 큰 회로 보드의 면적을 점유한다. 이러한 스케일은 그것이 조립체의 전체 크기를 감소시키고 기판 상의 다양한 디바이스들 사이의 짧은 상호접속부의 사용을 허용하며, 이는 이어서 디바이스들 사이의 신호 전파 시간을 제한하고 이에 따라 고속으로의 조립체의 동작을 용이하게 한다는 점에서 유리하다.
패키징된 반도체 다이는 흔히 "스택형" 배열로 제공되는데, 여기서 하나의 패키지가 예를 들어 회로 보드 또는 다른 캐리어 상에 제공되고 다른 패키지가 첫 번째 패키지의 상부에 실장된다. 이들 배열은 다수의 상이한 다이가 회로 보드 상의 단일 풋프린트(footprint) 내에 실장되도록 허용할 수 있고, 패키지들 사이의 짧은 상호접속부를 제공함으로써 고속 동작을 추가로 용이하게 할 수 있다. 흔히, 이러한 상호접속 거리는 다이 자체의 두께보다 단지 약간 더 클 수 있다. 다이 패키지의 스택 내에서 상호접속이 달성되도록 하기 위해, 각각의 다이 패키지(최상부 패키지 제외)의 양측(예컨대, 면) 상에 기계적 및 전기적 접속을 위한 상호접속 구조체가 제공될 수 있다. 이는 예를 들어 다이가 실장되는 기판의 양측 상에 접촉 패드 또는 랜드를 제공함으로써 이루어졌고, 패드는 전도성 비아(via) 등에 의해 기판을 통해 접속된다. 스택형 칩 배열 및 상호접속 구조체의 예가, 그 개시 내용이 본 명세서에 참고로 포함되는 미국 특허 출원 공개 제2010/0232129호에 제공된다.
스택형 다이 배열을 구현하는 데에는 다양한 난제가 있을 수 있다. 예를 들어, 다이들 사이에 단자를 정렬시키는 것의 어려움을 포함하여, 일관된 다이 배치 정확도가 어려울 수 있다. 이는 다이의 상호접속 단자의 피치(pitch)가 더욱 더 미세해질 때 추가로 복잡해질 수 있다.
상세한 설명은 첨부 도면을 참조하여 기재된다. 도면에서, 도면 부호의 가장 왼쪽의 숫자(들)는 도면 부호가 처음 나타나는 도면을 식별한다. 상이한 도면에서 동일한 도면 부호의 사용은 유사하거나 동일한 항목을 나타낸다.
이러한 논의를 위해, 도면에 예시된 디바이스 및 시스템은 다수의 구성요소를 갖는 것으로 도시된다. 본 명세서에 기술된 바와 같은 디바이스 및/또는 시스템의 다양한 구현예는 보다 적은 구성요소를 포함하고 여전히 본 개시 내용의 범주 내에 있을 수 있다. 대안적으로, 디바이스 및/또는 시스템의 다른 구현예는 추가의 구성요소, 또는 기술된 구성요소의 다양한 조합을 포함하고 여전히 본 개시 내용의 범주 내에 있을 수 있다.
도 1은 일 구현예에 따른, 스택의 인접한 다이들 사이에 상호접속 어레이를 갖는 다이의 3차원 스택의 예시.
도 2 및 도 3은 예시적인 실시예에 따른, 상호접속 어레이를 형성하기 위한 예시적인 공정 단계를 도시한 도면.
도 4는 예시적인 실시예에 따른, 2개의 예시적인 상호접속 어레이, 즉 단일 재료로 구성되는 나노스케일 전도체를 갖는 제1 상호접속 어레이, 및 다수의 재료로 구성되는 나노스케일 전도체를 갖는 제2 상호접속 어레이의 예시.
도 5는 일 실시예에 따른, 구멍의 나노스케일 어레이를 형성하는 일례를 도시한 도면.
도 6은 일 실시예에 따른, 상호접속 어레이를 형성하기 위한 공정 단계의 일례를 도시한 도면.
도 7은 예시적인 실시예에 따른, 나노스케일 전도체의 2개의 예시적인 세트, 즉 촉매 층(catalyst layer)으로부터 성장되는 제1 세트, 및 원하는 특성을 달성하기 위해 나노스케일 전도체 상에 코팅을 갖는 제2 세트의 예시.
도 8 내지 도 10은 예시적인 실시예에 따른, 나노스케일 전도체 및 상호접속 어레이를 형성하기 위한 예시적인 공정 단계를 도시한 도면.
도 11 및 도 12는 예시적인 구현예에 따른, 스택의 인접한 다이들 사이에 상호접속 어레이를 갖는 다이의 3차원 스택을 형성하기 위한 예시적인 공정을 예시한 순서도.
개요
복수의 나노스케일 전도체들(예컨대, 전도성 나노와이어들)이 내부에 배치되는 절연 층, 및 적어도 한 쌍의 마이크로전자 요소들의 3차원 스택을 포함하는 마이크로전자 조립체(microelectronic assembly)가 개시된다. 나노스케일 전도체들은 스택의 인접한 마이크로전자 요소들의 단자들과 접점들 사이의 전기 상호접속부들(electrical interconnections)을 형성할 수 있는 한편, 절연 층은 인접한 마이크로전자 요소들을 함께 기계적으로 커플링시킬(couple) 수 있다.
다양한 구현예에서, 나노스케일 전도체들은 나노스케일 피치를 갖고서 어레이로 배열된다. 미세한 피치는 나노스케일 전도체들이 많은 상이한 타입의 마이크로전자 요소들 상의, 다양한 형상, 크기, 패턴, 및 레이아웃(layout)을 갖는 단자들과 접촉하도록 허용한다. 따라서, 나노스케일 상호접속 어레이는 접점 패턴들 또는 마이크로전자 요소들의 접점들과 상호접속 층 사이의 힘든 정렬에 대한 필요성을 고려하지 않고서 많은 상이한 마이크로전자 요소들을 상호접속시키기 위해 적용될 수 있는 보편적인 상호접속 층일 수 있다.
본 개시 내용의 일 태양은 제1 표면 및 제1 표면 반대편의 제2 표면을 갖는 절연 층, 및 절연 층 내에 어레이로 배치되는 복수의 나노스케일 전도체들을 포함하는 마이크로전자 조립체를 제공한다. 복수의 나노스케일 전도체들은 절연 층의 제1 표면으로부터 제2 표면까지 연장되고, 어레이는 나노스케일 피치를 갖는다. 일부 실시예에서, 나노스케일 전도체들은 절연 층의 제1 표면 및 제2 표면에 수직하게 배열되거나 유사하게 배열되어, 나노스케일 전도체들의 길이를 최소화한다.
포함되는 제1 마이크로전자 요소가 제1 면 및 제1 면에 있는 복수의 제1 요소 접점들(element contacts)을 갖고, 제1 요소 접점들은 절연 층의 제1 표면에 있는 복수의 나노스케일 전도체들을 향하고 복수의 나노스케일 전도체들에 결합된다. 포함되는 제2 마이크로전자 요소가 제2 면 및 제2 면에 있는 복수의 제2 요소 접점들을 갖고, 제2 요소 접점들은 절연 층의 제2 표면에 있는 복수의 나노스케일 전도체들을 향하고 복수의 나노스케일 전도체들에 결합된다. 이러한 구현예에서, 복수의 나노스케일 전도체들은 제1 마이크로전자 요소의 제1 요소 접점들과 제2 마이크로전자 요소의 제2 요소 접점들 사이의 전기 상호접속부들을 형성한다.
일 실시예에서, 절연 층은 제1 마이크로전자 요소를 제2 마이크로전자 요소에 기계적으로 커플링시키는 접착 중합체를 포함하는 한편, 복수의 나노스케일 전도체들은 제1 마이크로전자 요소의 요소 접점들을 제2 마이크로전자 요소의 요소 접점들에 전기적으로 커플링시킨다.
다른 실시예에서, 스택 내에 2개 초과의 마이크로전자 요소들이 있다. 위에 언급된 절연 층은 제1 절연 층이고, 마이크로전자 조립체는 제2 면 반대편의 면에서 제2 마이크로전자 요소로부터 제3 마이크로전자 요소의 제3 면까지 연장되는 제2 절연 층을 추가로 포함한다. 이러한 실시예에서, 제2 절연 층은 제2 절연 층 내에 나노스케일 피치 어레이로 배치되는 제2 복수의 나노스케일 전도체들을 포함하고, 제2 복수의 나노스케일 전도체들은 제2 면 및 제3 면까지 연장되고 제2 마이크로전자 요소 및 제3 마이크로전자 요소의 요소 접점들 사이의 전기 상호접속부들을 형성한다.
일부 구현예에서, 나노스케일 전도체들은 단일 전도성 재료(예컨대, 금, 은, 구리, 티타늄, 합금, 전도성 탄소 등)로 구성된다. 일 구현예에서, 복수의 나노스케일 전도체들의 각각의 나노스케일 전도체는 나노스케일 전도체의 길이를 따라 재료의 다수의 세그먼트들(segments)을 포함한다. 다수의 세그먼트들 중 인접한 세그먼트들은 상이한 조성들의 전도성 재료를 포함한다. 예를 들어, 각각의 나노스케일 전도체 세그먼트는 상이한 전도성 층을 포함할 수 있다. 다양한 예에서, 나노스케일 전도체들의 세그먼트들은 구리, 금, 니켈, 솔더, 주석, 인듐, 이들의 합금들, 또는 다양한 다른 전도성 재료들 또는 조성물들로 구성될 수 있다.
다양한 구현예 및 배열이 전기 및 전자 구성요소 및 다양한 캐리어와 관련하여 논의된다. 특정 구성요소(즉, 집적 회로(IC) 칩 다이, 웨이퍼(wafer), 기판, 인쇄 회로 보드(PCB), 별개의 구성요소 등)가 언급되지만, 이는 제한하는 것으로 의도되지 않으며, 논의의 용이함 및 예시의 편의를 위한 것이다. 논의되는 기법 및 디바이스는 임의의 타입 또는 수의 패키지, 패키징된 회로 또는 구성요소, 회로(예컨대, 집적 회로(IC), 혼합 회로, ASIC, 메모리 디바이스, 프로세서 등), 전기 구성요소(예컨대, 센서, 트랜지스터, 다이오드 등), 구성요소의 그룹, 캐리어 구조체(예컨대, 웨이퍼, 기판, 패널, 보드, PCB 등) 등에 적용가능하다. 이들 구성요소, 회로, 칩, 구조체 등의 각각은 포괄적으로 "마이크로전자 요소"로 지칭될 수 있다. 또한, 달리 명시되지 않는 한, 특정 구성요소에 대한 언급이 또한 다른 타입의 마이크로전자 요소에 적용가능하다.
구현예가 복수의 예를 사용하여 아래에서 더욱 상세히 설명된다. 다양한 구현예 및 예가 여기서 그리고 아래에서 논의되지만, 개별 구현예 및 예의 특징 및 요소를 조합함으로써 추가의 구현예 및 예가 가능할 수 있다.
예시적인 나노스케일 상호접속 어레이
도 1은 일 구현예에 따른, 마이크로전자 요소(예컨대, 다이(102)) 및 복수의 상호접속 어레이(104)의 3차원 스택을 포함하는 예시적인 마이크로전자 조립체(100)를 예시하며, 여기서 상호접속 어레이(104)는 인접한 다이들(102) 사이에 배치된다. 각각의 상호접속 어레이(104)는 절연 층 내의 나노스케일-피치 전도체를 포함하고, 인접한 다이(102)의 단자와 접점 사이의 전기 상호접속부를 제공한다. 일부 실시예에서, 다이(102)는 특히 다이(102)가 마이크로전자 조립체(100) 스택의 중간에 배치될 때, 다이(102)의 상부측 및 저부측 상에 상호접속 단자를 가질 수 있다.
다양한 구현예에서, 상호접속 어레이(104)는 다양한 다이(102)(또는 다른 마이크로전자 요소)에 (통합된 층으로서) 보편적으로 적용될 수 있는데, 왜냐하면 각각의 인접한 다이(102) 상에서 단자와 접속부가 실질적으로 서로를 향하는 한, 인접한 다이(102) 상의 단자와 접점이 완벽하게 정렬되도록 요구함이 없이 나노스케일 전도체가 전기 접속부를 제공하기 때문이다. 예를 들어, 제1 쌍의 인접한 다이(102)는 제2 쌍의 인접한 다이(102)와 상이한 접촉 단자의 배열을 포함할 수 있지만, 제1 쌍의 인접한 다이들(102) 사이에 배치되는 제1 상호접속 어레이(104) 및 제2 쌍의 인접한 다이들(102) 사이에 배치되는 제2 상호접속 어레이(104)는 나노스케일 전도체(212)의 동일한 물리적 배열을 가질 수 있다.
도 2는 예시적인 실시예에 따른, 상호접속 어레이(104)를 형성하기 위한 예시적인 공정 단계를 예시한다. 절연 이중블록 공중합체 층(insulating diblock copolymer layer)(200)(2가지 상이한 중합체(202, 204)를 포함함)이 (예를 들어) 금속 기판(206) 상에 형성된다. 일부 구현예에서, 얇은 층(208)이 금속 기판(206) 상에 형성될 수 있으며, 이때 이중블록 공중합체 층(200)이 층(208) 상에 형성된다. 얇은 층(208)은 티타늄, 크롬, 알루미늄, 금 등과 같은 전도성 층을 포함할 수 있다. 일부 실시예에서, 얇은 층(208)은 (후술되는 바와 같이) 절연 층(200) 내에 나노스케일 전도체(212)를 성장시키거나 형성하기 위한 촉매 또는 시드 층(seed layer)을 제공한다.
이중블록 공중합체 층(200)은 층(200)에 사용되는 상이한 중합체(202, 204)로 인해, 자가-조립(self-assembly)에 의한 나노스케일 매트릭스 패턴(nanoscale matrix pattern)을 형성한다. 예를 들어, 일 구현예에서, 중합체는 폴리스티렌(202)과 폴리(메틸 메타크릴레이트)(PMMA)(204), 또는 유사한 재료를 포함한다. 형성되는 나노스케일 매트릭스 패턴은 일단 자가-조립되면 두 중합체들(202, 204) 사이의 나노스케일 간격을 갖는다. 이중블록 공중합체 층(200)의 자가-조립은 비용 절감으로 인해, 나노스케일 패턴을 형성하기 위한 (예를 들어) 리소그래피(lithography)보다 바람직할 수 있다.
중합체 중 하나(예를 들어, PMMA(204))가 층(200)으로부터 제거되어, 절연 층(200) 내의 나노스케일 구멍(210)을 노출시킨다. 다양한 방법이 중합체(204)를 제거하기 위해 사용될 수 있다. 일례에서, 층(200)이 UV 방사선(예컨대, 25 J/제곱 cm)에 노출되고, 중합체(204)가 용해된다. 중합체(204)는 현상제(developer) 또는 유사한 화학 린스(chemical rinse)로 세척될 수 있다. 예를 들어, 위의 예에서, UV 노출은 PMMA(204) 도메인(domain)을 열화시키고, 열화된 PMMA(204)가 아세트산 등으로 세척함으로써 제거되어, 나노스케일 구멍(210)을 남길 수 있도록 폴리스티렌(202) 매트릭스를 동시에 가교-결합시킨다(폴리스티렌(202)은 실온에서 고체(유리질) 상태임).
나노스케일 구멍(210)은 전도성 재료로 충전되거나 코팅되어 구멍(210) 내에 나노스케일 전도체(212)를 형성한다. 다양한 구현예에서, 나노스케일 전도체(212)는 상향식 도금(bottom-up plating), 펄스 전착(pulsed electrodeposition), 화학 증착(chemical vapor deposition, CVD), 무전해 도금(electroless plating)(용액 또는 증기 상(phase)에서) 등을 통해 형성될 수 있다. 대안적으로, 나노스케일 전도체(212)는 용액 중에서 화학적으로 성장될 수 있다(예를 들어, 시드로서 촉매 또는 시드 층(208) 또는 금속성 기판(206)을 사용함). 어느 경우든, 결과적으로 생성된 구조체는 절연 중합체(202) 내에 나노스케일 전도체(212)의 어레이를 포함하는 상호접속 어레이 층(104)이다. 원한다면, 층(104)의 노출된 표면이 폴리싱되거나 에칭되어 그것을 다이(102)로의 전사(transfer)를 위해 준비시킬 수 있다.
일 구현예에서, 절연 중합체(202)는 또한 접착제이어서, 상호접속 어레이 층(104)이 웨이퍼 또는 스택형 다이(102)에 결합되도록 허용하여, 상호접속 어레이 층(104)을 다이(102)에 접착시킨다(기계적으로 커플링시킴). 이러한 구현예에서, 나노스케일 전도체(212)는 결합된 다이(102)의 면 상의 단자 및 접속부와 접촉한다. 일 실시예에서, 상호접속 어레이 층(104)은 필름 전사(film transfer), 또는 유사한 공정을 사용하여 다이(102)에 결합되며, 여기서 상호접속 어레이 층(104)은 통합된 단일 층으로서 전사된다. 일 구현예에서, 금속 기판(206)은 박리, 폴리싱, 에칭 등에 의해 상호접속 어레이 층(104)의 반대편 표면으로부터 제거된다. 이는 원한다면, 도 1에 도시된 바와 같이, 반대편 표면을 다른 다이(102)에 결합되게 하여 마이크로전자 조립체(100)를 형성하도록 준비시킨다.
도 3은 일 실시예에 따른, 상호접속 어레이(104)를 형성하기 위한 대안적인 예시적인 공정 단계를 예시한다. 도 3에 도시된 바와 같이, 이중블록 공중합체 층(200)이 절연체 또는 반도체 층(302)(예컨대, 이산화규소, 규소 등) 상에 형성될 수 있다. 일단 형성되면, 이중블록 공중합체 층(200)이 금속 기판(206)으로 (예를 들어, 필름 전사에 의해) 전사될 수 있고, 웨이퍼(302)가 제거될 수 있다. 이때 도 2에 관하여 기술된 바와 같은 공정 단계가 이어진다.
도 4는 예시적인 실시예에 따른, 2개의 예시적인 상호접속 어레이(104), 즉 단일 전도성 재료로 구성되는 나노스케일 전도체(212)를 갖는 제1 상호접속 어레이((A)에 도시됨), 및 다수의 전도성 재료로 구성되는 나노스케일 전도체(212)를 갖는 제2 상호접속 어레이((B)에 도시됨)의 예시이다. 다양한 구현예에서, 나노스케일 전도체(212)는 나노미터-스케일 치수를 갖도록 형성되고, 어레이(104) 내에서 나노미터-스케일 간격(예컨대, 직경 및 피치가 수십 내지 수백 나노미터)으로 이격된다. 일례에서, 90 nm의 직경 및 대략 2 um의 길이를 가진 나노스케일 전도체(212)가 6.3 × 10-8 Ω·m의 (실온에서의) 저항률을 갖는다. 다른 예에서, 나노스케일 전도체(212)는 보다 크거나 보다 작은 저항률을 갖는다.
도 4의 (B)에 도시된 바와 같이, 나노스케일 전도체(212)는 각각의 나노스케일 전도체(212)의 길이를 따라 다수의 세그먼트(402 내지 410)를 포함하도록 형성될 수 있다. 다양한 실시예에서, 다수의 세그먼트(402 내지 410) 중 인접한 세그먼트는 상이한 전도성 재료를 포함할 수 있다. 예를 들어, 각각의 나노스케일 전도체(212)는 구리 또는 구리 합금을 포함하는 하나 이상의 세그먼트(예컨대, 406), 니켈 또는 니켈 합금을 포함하는 하나 이상의 세그먼트(예컨대, 404, 408), 주석 또는 주석 합금을 포함하는 하나 이상의 세그먼트(예컨대, 402, 410) 등을 포함할 수 있다. 일례에서, 각각의 나노스케일 전도체(212)의 단부에 있는 세그먼트(예컨대, 402, 410)가 솔더 또는 솔더-타입 재료를 포함한다. 이는 통상적인 솔더 플립-칩(flip-chip) 조립에서의 피치 제한 없이 3D 스택(예컨대, 조립체(100)) 내의 인접한 다이(102) 상의 매우 미세한 피치의 접촉 패드를 상호접속시키는 데 유리할 수 있는데, 왜냐하면 그것이 이미 나노와이어 솔더를 제공하고, 인접한 다이(102) 상의 접촉 패드에서 솔더를 필요로 하지 않기 때문이다.
도 5는 일 실시예에 따른, 자가-조립된 이중블록 공중합체 공정을 사용하여, 절연 중합체(202)에 의해 둘러싸이는 구멍(210)의 나노스케일 매트릭스 어레이를 형성하는 예를 도시한다. 도시된 바와 같이, 이들 예에서 72 nm 및 620 nm의 피치를 갖는 자가-조립된 매트릭스가 달성되었다. (도면의 저부에 있는 축척에 유의한다). 다른 예에서, 보다 작거나 보다 큰 피치를 갖는 자가-조립된 매트릭스가 또한 개시된 기법을 사용하여 가능하다.
도 6은 일 실시예에 따른, 상호접속 어레이(104)를 형성하기 위한 공정 단계의 다른 예를 도시한다. 이러한 실시예에서, 이중블록 공중합체 층(200)은 기판(302)(이는 플라스틱, 유리, 금속 등을 포함할 수 있음) 상에 형성된다. 일 구현예에서, 하나 이상의 층(602, 604)이 기판(302)에 추가되며, 이때 이중블록 공중합체 층(200)은 하나 이상의 층(602, 604) 상에 형성된다. 일 구현예에서, 하나의 층(602)은 접착제를 포함하고, 다른 층(604)은 금속(예컨대, 스퍼터링된(sputtered) 알루미늄 등)을 포함한다. 금속 층(604)은 나노스케일 전도체(212)(예컨대, 촉매 또는 시드 층 등)의 성장 또는 형성을 도울 수 있고, 접착제 층(602)은 웨이퍼 또는 다이(102)로의 상호접속 어레이(104)의 전사 후에 기판(302)의 제거를 용이하게 할 수 있다. 접착제 층(602)은 나이프 에지(knife edge), UV 노출, 열 등을 사용하여 제거될 수 있다. 금속 층(604)은 예를 들어 다양한 기체(Cl2, SiCl4, Cl2/BCl3, Cl2/HBr 등)에 의한 건식 에치(dry etch)를 사용하여 제거될 수 있다.
도 7은 예시적인 실시예에 따른, 나노스케일 전도체(212)의 2개의 예시적인 세트, 즉 촉매 층으로부터 성장되는 제1 세트((A)에 도시됨), 및 원하는 특성을 달성하기 위해 나노스케일 전도체(212) 상에 코팅을 갖는 제2 세트((B)에 도시됨)의 예시이다. 도 7에 도시된 나노스케일 전도체(212)는 (예를 들어 중합체(202)와 같은) 절연 층 내에 배치되어 상호접속 어레이(104)를 형성하는 것으로 가정되지만, 절연 층은 명확성을 위해 도 7에 도시되지 않는다. 도 7에 도시된 예에서, 기판(302)은 선택적으로 나노스케일 전도체(212)를 성장시키거나 형성하기 위해 (예를 들어 층(208) 또는 층(602)과 같은) 촉매 층으로 코팅되는 템플릿 기판(template substrate)을 나타낸다.
다양한 실시예에서, 도 7에 도시된 바와 같이, 나노스케일 전도체(212)는 원하는 특성을 달성하기 위해 선택된 재료로 코팅될 수 있다. 예를 들어, 전도성 나노스케일 전도체(212)는 원한다면 하나의 나노스케일 전도체(212)를 다른 나노스케일 전도체로부터 격리시키기 위해 얇은 절연 필름 또는 코팅으로 코팅될 수 있다. 다른 예에서, 전도성 나노스케일 전도체(212)는 원한다면 전도율을 개선하기 위해 다른 전도성 재료로 코팅될 수 있다. 또한, 비-전도성 재료로 구성되는 나노스케일 와이어가 전도성 나노스케일 와이어(즉, 나노스케일 전도체(212))를 제공하기 위해 전도성 재료로 코팅될 수 있다.
대안적인 실시예에서, 나노스케일 전도체(212)는 예를 들어 전도성 나노입자(802)로부터 성장될 수 있다. 도 8 내지 도 10은 예시적인 실시예에 따른, 나노입자(802)를 사용하여, 나노스케일 전도체(212) 및 상호접속 어레이(104)를 형성하기 위한 예시적인 공정 단계를 도시한다. 다양한 구현예에서, 나노입자(802)는 금 또는 다른 유사한 금속과 같은 전도성 촉매 재료로 구성될 수 있다.
도 8을 참조하면, 나노입자(802)(촉매 입자)는 템플릿 기판(302) 상에(선택적으로 템플릿의 원하는 영역 상에만) 배치된다. 나노스케일 전도체(212)는 전술된 바와 같이, 패턴 또는 어레이로, 나노입자(802)로부터 성장될 수 있다. 중합체 층(202)과 같은 절연 층이 나노스케일 전도체(212)의 패턴 또는 어레이에 추가되어, 상호접속 어레이(104)를 형성한다. 전술된 바와 같이, 상호접속 어레이(104)의 노출된 표면이 폴리싱될 수 있고, 상호접속 어레이(104)가 웨이퍼 또는 다이(102)에 결합된다. 템플릿 기판(302)은 기계적 박리, 연삭, 에칭, 레이저 리프트오프(laser liftoff), 또는 다른 공정에 의해 제거될 수 있다.
도 9를 참조하면, 나노입자(802)는 템플릿 보조식(template assisted) 자가-조립 공정을 사용하여 템플릿 기판(302) 상에 배치될 수 있다. 예를 들어, 홈(groove) 및/또는 피트(pit)가 (선택적으로 원하는 패턴 또는 배열로) 기판(302)의 노출된 표면 상에 배열되어, 나노입자(802)가 홈 및/또는 피트 내에 정착하도록 허용할 수 있다. 절연 층(202)(예컨대, 접착 중합체 코팅 등)이 나노입자(802)의 배열에 추가되어, 기판(302) 상에 중간 층(902)을 형성한다. 나노입자(802)로부터 나노와이어를 성장시키기보다는, 중간 층(902)이 예를 들어 필름 전사에 의해 독립형 층(stand-alone layer)으로서 기판(302)으로부터 웨이퍼 또는 다이(102)로 전사된다. 중간 층(902)은 나노입자(802)의 타측을 노출시키도록 에칭되어, 상호접속 어레이(104)와 유사하게, 그러나 나노스케일 전도체(212)를 위한 나노와이어 대신에 나노입자(802)를 사용하여, 상호접속 어레이(904)를 형성한다.
도 10을 참조하면, 도 9의 공정은 절연 층(202)이 얇은 층이어서, 그것의 적용 후에 나노입자(802)를 노출시키도록 변경될 수 있다. 이는 기판(302) 상에 상호접속 어레이(904)를 형성하며, 이러한 기판(302)은 상호접속 어레이(904)를 웨이퍼 또는 다이(102)로 전사하기 위해 사용된 후에 (기계적 박리, 연삭, 에칭, 레이저 리프트오프 등을 통해) 제거된다.
달리 명시되지 않는 한, 구체적으로 언급된 것에 대한 대안적인 구성요소가 본 명세서에 기술된 기법을 구현하는 데 사용될 수 있다. 다양한 구현예에서, 본 명세서에 기술된 기법은 패키징된 마이크로전자 구성요소(102)의 스택 또는 스택의 그룹 등에 적용될 수 있다.
도 11 및 도 12는 다양한 구현예에 따른, 상호접속 어레이(104)를 포함하는 (예를 들어, 다이(102)와 같은) 마이크로전자 요소의 3차원 스택을 포함하는 마이크로전자 조립체(100)를 형성하기 위한 예시적인 공정(1100, 1200)을 예시한 순서도이다. 기술된 공정을 예시하기 위한 도 11 및 도 12의 텍스트-기반(text-based) 순서도의 사용은 제한적이도록 의도되지 않는 예이다. 또한, 도 1 내지 도 10 및 그들 각각의 논의가 또한 마이크로전자 조립체(100) 및/또는 상호접속 어레이(104)를 형성하기 위한 예시적인 공정을 그래픽-기반(graphics-based) 순서도의 형태로 예시한다. 도 1 내지 도 12에 관하여 기술된 공정들 각각은 또한 대응하는 장치, 구조체, 시스템 등을 기술한다. 도 11 및 도 12의 블록은 도 1 내지 도 10에 도시된 배열에 대해 언급한다.
도 11을 참조하면, 1102에서, 공정은 이중블록 공중합체를 포함하는 절연 층을 기판 상에 형성하는 단계를 포함하며, 절연 층은 제1 중합체 및 제2 중합체의 자가-조립된 나노스케일 매트릭스 어레이를 포함한다. 일례에서, 공정은 이중블록 중합체 절연 층을 반도체 웨이퍼 상에 형성하고 절연 층을 금속성 기판으로 전사하여 나노스케일 전도체의 어레이를 형성하는 단계를 포함한다. 1104에서, 공정은 나노스케일 매트릭스 어레이로부터 제2 중합체를 제거하여 나노스케일 매트릭스 어레이 내의 복수의 나노스케일 구멍을 노출시키는 단계를 포함한다. 예를 들어, 이는 이중블록 공중합체를 자외 방사선(ultra-violet radiation)에 노출시키고, 제2 중합체를 용해시키고, 제2 중합체를 화학적으로 제거하여 복수의 나노스케일 구멍을 노출시키는 단계를 포함할 수 있다.
1106에서, 공정은 복수의 나노스케일 구멍을 하나 이상의 전도성 재료로 충전하여 절연 층 내에 복수의 나노스케일 전도체를 형성하는 단계를 포함하며, 나노스케일 전도체는 절연 층의 제1 표면으로부터 제1 표면 반대편의 절연 층의 제2 표면까지 연장된다. 일 실시예에서, 공정은 나노스케일 매트릭스 어레이 내의 복수의 나노스케일 구멍을, 용액 또는 증기 상에서의 무전해 침착(electroless deposition)을 사용하여 또는 펄스 전착을 사용하여 하나 이상의 전도성 재료로 충전하는 단계, 및 용액 중에서, 나노스케일 매트릭스 어레이 내의 복수의 나노스케일 구멍 내에서 복수의 나노스케일 전도체를, 나노스케일 전도체를 성장시키기 위한 시드로서 촉매 금속성 입자를 사용하여 또는 시드로서 금속성 층 또는 금속성 기판을 사용하여 화학적으로 성장시키는 단계를 포함한다. 일 구현예에서, 공정은 복수의 나노스케일 전도체를 각각의 나노스케일 전도체의 길이를 따라 다수의 세그먼트를 포함하도록 형성하는 단계를 포함하며, 여기서 다수의 세그먼트 중 인접한 세그먼트는 상이한 전도성 재료를 포함한다. 일례에서, 이는 절연 층의 제1 또는 제2 표면에 가장 근접한 각각의 나노스케일 전도체의 세그먼트를 솔더 또는 솔더-타입 재료를 포함하도록 형성하는 단계를 포함한다.
1108에서, 공정은 절연 층 내의 나노스케일 전도체의 어레이를 제1 마이크로전자 요소의 제1 면에 있는 복수의 제1 요소 접점에 결합시키는 단계를 포함하며, 복수의 제1 요소 접점은 절연 층의 제1 표면을 향한다. 1110에서, 공정은 절연 층의 제2 표면으로부터 기판을 제거하는 단계를 포함한다. 1112에서, 공정은 절연 층 내의 나노스케일 전도체의 어레이를 제2 마이크로전자 요소의 제2 면에 있는 복수의 제2 요소 접점에 결합시키는 단계를 포함하며, 복수의 제2 요소 접점은 절연 층의 제2 표면을 향한다. 1114에서, 공정은 복수의 나노스케일 전도체로 제1 마이크로전자 요소의 제1 요소 접점과 제2 마이크로전자 요소의 제2 요소 접점 사이의 전기 상호접속부를 형성하는 단계를 포함한다.
도 12를 참조하면, 1202에서, 공정은 절연 층 내의 나노스케일 전도체의 어레이를 기판 상에 형성하는 단계를 포함하며, 나노스케일 전도체는 절연 층의 제1 표면으로부터 제1 표면 반대편의 절연 층의 제2 표면까지 연장되고, 어레이는 나노스케일 피치를 갖는다. 일 구현예에서, 공정은 제1 재료의 나노스케일 전도체를 형성하고 원하는 특성을 얻기 위해 나노스케일 전도체를 제2 재료로 코팅하는 단계를 포함하며, 여기서 적어도 제1 재료 또는 제2 재료는 전기 전도성 재료이다. 일 실시예에서, 제1 재료 및 제2 재료 중 다른 하나는 전기 비-전도성 재료이다.
1204에서, 공정은 나노스케일 전도체의 어레이 및 절연 층을, 제1 요소 접점에 대한 나노스케일 전도체의 특정 정렬을 고려하지 않고서 제1 마이크로전자 요소에 단일 적용으로 적용하는 단계를 포함하여, 절연 층 내의 나노스케일 전도체의 어레이를 제1 마이크로전자 요소의 제1 면에 있는 복수의 제1 요소 접점에 결합시키는 단계를 포함하며, 복수의 제1 요소 접점은 절연 층의 제1 표면을 향한다. 1206에서, 공정은 절연 층의 제2 표면으로부터 기판을 제거하는 단계를 포함한다.
1208에서, 공정은 절연 층 내의 나노스케일 전도체의 어레이를 제2 마이크로전자 요소의 제2 면에 있는 복수의 제2 요소 접점에 결합시키는 단계를 포함하며, 복수의 제2 요소 접점은 절연 층의 제2 표면을 향한다. 일 실시예에서, 이는 절연 층으로 제1 마이크로전자 요소를 제2 마이크로전자 요소에 기계적으로 커플링시키는 단계를 포함하여, 제2 마이크로전자 요소를, 제2 요소 접점에 대한 나노스케일 전도체의 특정 정렬을 고려하지 않고서 절연 층 내의 나노스케일 전도체의 어레이에 접합하는 단계를 포함하며, 여기서 절연 층은 접착제를 포함한다.
1210에서, 공정은 복수의 나노스케일 전도체로 제1 마이크로전자 요소의 제1 요소 접점과 제2 마이크로전자 요소의 제2 요소 접점 사이의 전기 상호접속부를 형성하는 단계를 포함한다.
예시되거나 논의된 것과 상이한 마이크로전자 조립체(100) 또는 상호접속 어레이(104)의 구성이 상이한 구현예로 가능할 수 있고, 본 개시 내용의 범주 내에 있다. 변형은 도 1 내지 도 12에 도시된 예에 예시된 것보다 적은 요소를 가질 수 있거나, 그들은 도시된 것들보다 많은 또는 대안적인 요소를 가질 수 있다.
공정이 본 명세서에 기술되는 순서는 제한으로서 해석되도록 의도되지 않으며, 공정, 또는 대안적인 공정을 구현하기 위해 임의의 수의 기술된 공정 블록이 임의의 순서로 조합될 수 있다. 또한, 본 명세서에 기술된 발명 요지의 사상 및 범주로부터 벗어남이 없이 개별 블록이 공정으로부터 삭제될 수 있다. 또한, 본 명세서에 기술된 발명 요지의 범주로부터 벗어남이 없이 공정이 임의의 적합한 재료 또는 이들의 조합으로 구현될 수 있다. 대안적인 구현예에서, 다른 기법이 다양한 조합으로 공정에 포함될 수 있으며, 여전히 본 개시 내용의 범주 내에 있다.
결론
본 개시 내용의 구현예가 구조적 특징 및/또는 방법론적 동작에 특정한 언어로 기술되었지만, 구현예는 반드시 기술된 특정 특징 또는 동작으로 제한되지는 않는 것이 이해되어야 한다. 오히려, 특정 특징 및 동작은 예시적인 디바이스 및 기법을 구현하는 대표적인 형태로서 개시된다.
본 문헌의 각각의 청구항은 별개의 실시예를 구성하며, 상이한 청구항 및/또는 상이한 실시예를 조합하는 실시예는 본 개시 내용의 범주 내에 있고, 본 개시 내용의 검토 시에 당업자에게 명백할 것이다.

Claims (24)

  1. 마이크로전자 조립체(microelectronic assembly)로서,
    제1 표면 및 상기 제1 표면 반대편의 제2 표면을 갖는 절연 층(insulating layer);
    상기 절연 층 내에 어레이(array)로 배치되는 복수의 나노스케일 전도체들(nanoscale conductors) - 상기 복수의 나노스케일 전도체들은 상기 절연 층의 상기 제1 표면으로부터 상기 제2 표면까지 연장되고, 상기 어레이는 나노스케일 피치(nanoscale pitch)를 가짐 -;
    제1 면 및 상기 제1 면에 있는 복수의 제1 요소 접점들(element contacts)을 갖는 제1 마이크로전자 요소 - 상기 제1 요소 접점들은 상기 절연 층의 상기 제1 표면에 있는 상기 복수의 나노스케일 전도체들을 향하고 상기 복수의 나노스케일 전도체들에 결합됨 -; 및
    제2 면 및 상기 제2 면에 있는 복수의 제2 요소 접점들을 갖는 제2 마이크로전자 요소 - 상기 제2 요소 접점들은 상기 절연 층의 상기 제2 표면에 있는 상기 복수의 나노스케일 전도체들을 향하고 상기 복수의 나노스케일 전도체들에 결합되고, 상기 복수의 나노스케일 전도체들은 상기 제1 마이크로전자 요소의 제1 요소 접점들과 상기 제2 마이크로전자 요소의 제2 요소 접점들 사이의 전기 상호접속부들(electrical interconnections)을 형성함 - 를 포함하는, 마이크로전자 조립체.
  2. 제1항에 있어서, 상기 절연 층은 상기 제1 마이크로전자 요소를 상기 제2 마이크로전자 요소에 기계적으로 커플링(coupling)시키는 접착제를 포함하는 한편, 상기 복수의 나노스케일 전도체들은 상기 제1 마이크로전자 요소의 요소 접점들을 상기 제2 마이크로전자 요소의 요소 접점들에 전기적으로 커플링시키는, 마이크로전자 조립체.
  3. 제1항에 있어서, 상기 절연 층은 제1 절연 층이고, 상기 마이크로전자 조립체는 상기 제2 면 반대편의 면에서 상기 제2 마이크로전자 요소로부터 제3 마이크로전자 요소의 제3 면까지 연장되는 제2 절연 층을 추가로 포함하고, 상기 제2 절연 층은 상기 제2 절연 층 내에 나노스케일 피치 어레이로 배치되는 제2 복수의 나노스케일 전도체들을 포함하고, 상기 제2 복수의 나노스케일 전도체들은 상기 제2 면 반대편의 상기 면으로부터 상기 제3 면까지 연장되고 상기 제2 마이크로전자 요소 및 상기 제3 마이크로전자 요소의 요소 접점들 사이의 전기 상호접속부들을 형성하는, 마이크로전자 조립체.
  4. 마이크로전자 조립체로서,
    제1 표면 및 상기 제1 표면 반대편의 제2 표면을 갖는 절연 층;
    상기 절연 층 내에 어레이로 배치되는 복수의 나노스케일 전도체들 - 상기 복수의 나노스케일 전도체들은 상기 절연 층의 상기 제1 표면으로부터 상기 제2 표면까지 연장되고, 상기 어레이는 나노스케일 피치를 가짐 -;
    제1 면 및 상기 제1 면에 있는 복수의 제1 요소 접점들을 갖는 하나 이상의 제1 마이크로전자 요소들 - 상기 제1 요소 접점들은 상기 절연 층의 상기 제1 표면에 있는 상기 복수의 나노스케일 전도체들을 향하고 상기 복수의 나노스케일 전도체들에 결합됨 -; 및
    제2 면 및 상기 제2 면에 있는 복수의 제2 요소 접점들을 갖는 하나 이상의 제2 마이크로전자 요소들 - 상기 제2 요소 접점들은 상기 절연 층의 상기 제2 표면에 있는 상기 복수의 나노스케일 전도체들을 향하고 상기 복수의 나노스케일 전도체들에 결합되고, 상기 복수의 나노스케일 전도체들은 상기 하나 이상의 제1 마이크로전자 요소들의 제1 요소 접점들과 상기 하나 이상의 제2 마이크로전자 요소들의 제2 요소 접점들 사이의 전기 상호접속부들을 형성함 - 을 포함하는, 마이크로전자 조립체.
  5. 마이크로전자 상호접속 어레이로서,
    제1 표면 및 상기 제1 표면 반대편의 제2 표면을 갖는 절연 층;
    상기 절연 층 내에 나노스케일 피치 어레이로 배치되는 복수의 나노스케일 전도체들 - 상기 복수의 나노스케일 전도체들은 상기 절연 층의 상기 제1 표면으로부터 상기 제2 표면까지 연장되고, 상기 복수의 나노스케일 전도체들의 각각의 나노스케일 전도체는 상기 나노스케일 전도체의 길이를 따라 다수의 세그먼트들(segments)을 포함하고, 상기 다수의 세그먼트들 중 인접한 세그먼트들은 상이한 조성들의 전도성 재료를 포함함 - 을 포함하는, 마이크로전자 상호접속 어레이.
  6. 제5항에 있어서, 상기 마이크로전자 상호접속 어레이는 제1 마이크로전자 요소 및 제2 마이크로전자 요소를 추가로 포함하고, 상기 복수의 나노스케일 전도체들은 상기 제1 마이크로전자 요소의 제1 전기 접점들과 상기 제2 마이크로전자 요소의 제2 전기 접점들 사이의 전기 상호접속부들을 형성하고, 상기 마이크로전자 상호접속 어레이는 상기 제1 마이크로전자 요소와 제2 마이크로전자 요소 사이에 배치되고, 상기 제1 마이크로전자 요소 및 제2 마이크로전자 요소의 상기 전기 접점들은 각각 상기 절연 층의 상기 제1 표면 및 제2 표면을 향하는, 마이크로전자 상호접속 어레이.
  7. 제6항에 있어서, 상기 마이크로전자 상호접속 어레이는 복수의 제3 전기 접점들을 갖는 제3 마이크로전자 요소를 추가로 포함하고, 상기 제3 전기 접점들은 상기 절연 층의 상기 제1 표면 또는 상기 제2 표면에 있는 상기 복수의 나노스케일 전도체들을 향하고 상기 복수의 나노스케일 전도체들에 결합되고, 상기 복수의 나노스케일 전도체들은 각각 상기 제3 마이크로전자 요소의 상기 제3 전기 접점들과 상기 제2 마이크로전자 요소의 상기 제2 전기 접점들 또는 상기 제1 마이크로전자 요소의 상기 제1 전기 접점들 사이의 전기 상호접속부들을 형성하는, 마이크로전자 상호접속 어레이.
  8. 제6항에 있어서, 상기 절연 층은 상기 제1 마이크로전자 요소를 상기 제2 마이크로전자 요소에 기계적으로 커플링시키는 접착 중합체 재료를 포함하는, 마이크로전자 상호접속 어레이.
  9. 제5항에 있어서, 상기 복수의 나노스케일 전도체들의 각각의 나노스케일 전도체는 구리 또는 구리 합금을 포함하는 하나 이상의 세그먼트들, 니켈 또는 니켈 합금을 포함하는 하나 이상의 세그먼트들, 및 주석 또는 주석 합금을 포함하는 하나 이상의 세그먼트들을 포함하는, 마이크로전자 상호접속 어레이.
  10. 제5항에 따른 하나 이상의 마이크로전자 상호접속 어레이들 및 다수의 마이크로전자 요소들의 3차원 스택(stack)을 포함하는 시스템으로서,
    상기 하나 이상의 마이크로전자 상호접속 어레이들의 마이크로전자 상호접속 어레이가 상기 스택의 인접한 마이크로전자 요소들 사이에 배치되고, 상기 마이크로전자 상호접속 어레이는 상기 스택의 상기 인접한 마이크로전자 요소들의 접촉 단자들 사이의 전기 상호접속부를 형성하는, 시스템.
  11. 제10항에 있어서, 제1 쌍의 인접한 마이크로전자 요소들이 제2 쌍의 인접한 마이크로전자 요소들과 상이한 접촉 단자들의 배열을 포함하고, 상기 제1 쌍의 인접한 마이크로전자 요소들 사이에 배치되는 마이크로전자 상호접속 어레이와 상기 제2 쌍의 인접한 마이크로전자 요소들 사이에 배치되는 다른 마이크로전자 상호접속 어레이가 나노스케일 전도체들의 동일한 물리적 배열을 갖는, 시스템.
  12. 마이크로전자 조립체를 제조하는 방법으로서,
    이중블록 공중합체(diblock copolymer)를 포함하는 절연 층을 기판(substrate) 상에 형성하는 단계 - 상기 절연 층은 제1 중합체 및 제2 중합체의 자가-조립된 나노스케일 매트릭스 어레이(self-assembled nanoscale matrix array)를 포함함 -;
    상기 나노스케일 매트릭스 어레이로부터 상기 제2 중합체를 제거하여 상기 나노스케일 매트릭스 어레이 내의 복수의 나노스케일 구멍들을 노출시키는 단계;
    상기 복수의 나노스케일 구멍들을 하나 이상의 전도성 재료들로 충전하여 상기 절연 층 내에 복수의 나노스케일 전도체들을 형성하는 단계 - 상기 나노스케일 전도체들은 상기 절연 층의 제1 표면으로부터 상기 제1 표면 반대편의 상기 절연 층의 제2 표면까지 연장됨 -;
    상기 절연 층 내의 나노스케일 전도체들의 어레이를 제1 마이크로전자 요소의 제1 면에 있는 복수의 제1 요소 접점들에 결합시키는 단계 - 상기 복수의 제1 요소 접점들은 상기 절연 층의 상기 제1 표면을 향함 -;
    상기 절연 층의 상기 제2 표면으로부터 상기 기판을 제거하는 단계;
    상기 절연 층 내의 상기 나노스케일 전도체들의 어레이를 제2 마이크로전자 요소의 제2 면에 있는 복수의 제2 요소 접점들에 결합시키는 단계 - 상기 복수의 제2 요소 접점들은 상기 절연 층의 상기 제2 표면을 향함 -;
    상기 복수의 나노스케일 전도체들로 상기 제1 마이크로전자 요소의 상기 제1 요소 접점들과 상기 제2 마이크로전자 요소의 상기 제2 요소 접점들 사이의 전기 상호접속부들을 형성하는 단계를 포함하는, 방법.
  13. 제12항에 있어서, 상기 이중블록 공중합체를 자외 방사선(ultra-violet radiation)에 노출시키는 단계, 상기 제2 중합체를 용해시키는 단계 및 상기 제2 중합체를 화학적으로 제거하여 상기 복수의 나노스케일 구멍들을 노출시키는 단계를 추가로 포함하는, 방법.
  14. 제12항에 있어서, 상기 나노스케일 매트릭스 어레이 내의 상기 복수의 나노스케일 구멍들을, 용액 또는 증기 상(phase)에서의 무전해 침착(electroless deposition)을 사용하여 또는 펄스 전착(pulsed electrodeposition)을 사용하여 하나 이상의 전도성 재료들로 충전하는 단계를 추가로 포함하는, 방법.
  15. 제12항에 있어서, 용액 중에서, 상기 나노스케일 매트릭스 어레이 내의 상기 복수의 나노스케일 구멍들 내에서 상기 복수의 나노스케일 전도체들을, 상기 나노스케일 전도체들을 성장시키기 위한 시드들(seeds)로서 촉매 금속성 입자들(catalyst metallic particles)을 사용하여 또는 시드로서 금속성 층 또는 금속성 기판을 사용하여 화학적으로 성장시키는 단계를 추가로 포함하는, 방법.
  16. 제12항에 있어서, 상기 이중블록 중합체 절연 층을 반도체 웨이퍼(semiconductor wafer) 상에 형성하는 단계 및 상기 절연 층을 금속성 기판으로 전사(transferring)하여 상기 나노스케일 전도체들의 어레이를 형성하는 단계를 추가로 포함하는, 방법.
  17. 제12항에 있어서, 상기 방법은 상기 복수의 나노스케일 전도체들을 각각의 나노스케일 전도체의 길이를 따라 다수의 세그먼트들을 포함하도록 형성하는 단계를 추가로 포함하고, 상기 다수의 세그먼트들 중 인접한 세그먼트들은 상이한 전도성 재료를 포함하는, 방법.
  18. 제17항에 있어서, 상기 절연 층의 상기 제1 표면 또는 제2 표면에 가장 근접한 각각의 나노스케일 전도체의 세그먼트를 솔더(solder) 또는 솔더-타입 재료를 포함하도록 형성하는 단계를 추가로 포함하는, 방법.
  19. 마이크로전자 조립체를 제조하는 방법으로서,
    절연 층 내의 나노스케일 전도체들의 어레이를 기판 상에 형성하는 단계 - 상기 나노스케일 전도체들은 상기 절연 층의 제1 표면으로부터 상기 제1 표면 반대편의 상기 절연 층의 제2 표면까지 연장되고, 상기 어레이는 나노스케일 피치를 가짐 -;
    상기 절연 층 내의 상기 나노스케일 전도체들의 어레이를 제1 마이크로전자 요소의 제1 면에 있는 복수의 제1 요소 접점들에 결합시키는 단계 - 상기 복수의 제1 요소 접점들은 상기 절연 층의 상기 제1 표면을 향함 -;
    상기 절연 층의 상기 제2 표면으로부터 상기 기판을 제거하는 단계;
    상기 절연 층 내의 상기 나노스케일 전도체들의 어레이를 제2 마이크로전자 요소의 제2 면에 있는 복수의 제2 요소 접점들에 결합시키는 단계 - 상기 복수의 제2 요소 접점들은 상기 절연 층의 상기 제2 표면을 향함 -;
    상기 복수의 나노스케일 전도체들로 상기 제1 마이크로전자 요소의 상기 제1 요소 접점들과 상기 제2 마이크로전자 요소의 상기 제2 요소 접점들 사이의 전기 상호접속부들을 형성하는 단계를 포함하는, 방법.
  20. 제19항에 있어서, 상기 방법은 제1 재료의 상기 나노스케일 전도체들을 형성하고 원하는 특성들을 얻기 위해 상기 나노스케일 전도체들을 제2 재료로 코팅하는 단계를 추가로 포함하고, 적어도 상기 제1 재료 또는 상기 제2 재료는 전기 전도성 재료인, 방법.
  21. 제20항에 있어서, 상기 제1 재료 및 상기 제2 재료 중 다른 하나는 전기 비-전도성 재료인, 방법.
  22. 제19항에 있어서, 상기 나노스케일 전도체들의 어레이 및 상기 절연 층을, 상기 제1 요소 접점들에 대한 상기 나노스케일 전도체들의 특정 정렬을 고려하지 않고서 상기 제1 마이크로전자 요소에 단일 적용으로 적용하는 단계를 추가로 포함하는, 방법.
  23. 제19항에 있어서, 상기 제2 마이크로전자 요소를, 상기 제2 요소 접점들에 대한 상기 나노스케일 전도체들의 특정 정렬을 고려하지 않고서 상기 절연 층 내의 상기 나노스케일 전도체들의 어레이에 접합하는 단계를 추가로 포함하는, 방법.
  24. 제19항에 있어서, 상기 방법은 상기 절연 층으로 상기 제1 마이크로전자 요소를 상기 제2 마이크로전자 요소에 기계적으로 커플링시키는 단계를 추가로 포함하고, 상기 절연 층은 접착제를 포함하는, 방법.
KR1020187031977A 2016-05-05 2017-04-27 스택형 다이를 위한 나노스케일 상호접속 어레이 KR20180133883A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/147,807 US10304803B2 (en) 2016-05-05 2016-05-05 Nanoscale interconnect array for stacked dies
US15/147,807 2016-05-05
PCT/US2017/029881 WO2017192357A1 (en) 2016-05-05 2017-04-27 Nanoscale interconnect array for stacked dies

Publications (1)

Publication Number Publication Date
KR20180133883A true KR20180133883A (ko) 2018-12-17

Family

ID=60203216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187031977A KR20180133883A (ko) 2016-05-05 2017-04-27 스택형 다이를 위한 나노스케일 상호접속 어레이

Country Status (6)

Country Link
US (2) US10304803B2 (ko)
EP (2) EP4258352A3 (ko)
KR (1) KR20180133883A (ko)
CN (2) CN108886019B (ko)
TW (1) TW201740525A (ko)
WO (1) WO2017192357A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728242B2 (en) * 2019-04-08 2023-08-15 Texas Instruments Incorporated Semiconductor die orifices containing metallic nanowires

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154713B2 (ja) * 1990-03-16 2001-04-09 株式会社リコー 異方性導電膜およびその製造方法
JP4012173B2 (ja) * 1999-06-07 2007-11-21 株式会社東芝 多孔質構造体の製造方法、多孔質構造体形成材料、パターン形成方法、パターン形成材料、電気化学セル、および中空糸フィルター
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
CA2404296A1 (en) * 2000-03-22 2001-09-27 University Of Massachusetts Nanocylinder arrays
US6919119B2 (en) * 2000-05-30 2005-07-19 The Penn State Research Foundation Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films
KR100878281B1 (ko) * 2001-03-14 2009-01-12 유니버시티 오브 매사츄세츠 나노 제조
US6864571B2 (en) * 2003-07-07 2005-03-08 Gelcore Llc Electronic devices and methods for making same using nanotube regions to assist in thermal heat-sinking
US8358011B1 (en) * 2007-09-07 2013-01-22 International Business Machines Corporation Interconnect structures with engineered dielectrics with nanocolumnar porosity
US7188321B2 (en) * 2003-11-06 2007-03-06 International Business Machines Corporation Generation of metal holes by via mutation
US7262075B2 (en) 2004-01-08 2007-08-28 Georgia Tech Research Corp. High-aspect-ratio metal-polymer composite structures for nano interconnects
US7030495B2 (en) * 2004-03-19 2006-04-18 International Business Machines Corporation Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
US20050257821A1 (en) * 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
US20100147657A1 (en) * 2004-11-02 2010-06-17 Nantero, Inc. Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches
TWI287805B (en) * 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film
WO2006094025A2 (en) 2005-02-28 2006-09-08 The Regents Of The University Of California Fabricated adhesive microstructures for making an electrical connection
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US7371674B2 (en) * 2005-12-22 2008-05-13 Intel Corporation Nanostructure-based package interconnect
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
KR100822799B1 (ko) * 2006-04-25 2008-04-17 삼성전자주식회사 나노크기의 도전성 구조물을 위한 선택적인 촉매 형성 방법및 선택적인 나노크기의 도전성 구조물 형성 방법
US7868459B2 (en) * 2006-09-05 2011-01-11 International Business Machines Corporation Semiconductor package having non-aligned active vias
US7553760B2 (en) * 2006-10-19 2009-06-30 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8703271B2 (en) * 2007-04-23 2014-04-22 University College Cork—National University of Ireland Thermal interface material
JP2009283431A (ja) * 2007-12-27 2009-12-03 Fujifilm Corp 微細構造体およびその製造方法
JP5146256B2 (ja) * 2008-03-18 2013-02-20 富士通株式会社 シート状構造体及びその製造方法、並びに電子機器及びその製造方法
JP5435493B2 (ja) * 2010-06-22 2014-03-05 富士フイルム株式会社 微細構造体およびその製造方法
US8319336B2 (en) * 2010-07-08 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
WO2013089199A1 (ja) * 2011-12-16 2013-06-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置
JP6055552B2 (ja) * 2013-09-27 2016-12-27 富士フイルム株式会社 多層構造体、インターポーザ、および、インターポーザの製造方法
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US20150221408A1 (en) * 2014-02-04 2015-08-06 Samsung Sdi Co., Ltd. Graphene based hybrid thin films and their applications
KR102176758B1 (ko) 2014-02-10 2020-11-10 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
US10381326B2 (en) * 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9252030B1 (en) * 2014-08-04 2016-02-02 Stmicroelectronics Pte Ltd System-in-packages and methods for forming same
US10204764B2 (en) * 2014-10-28 2019-02-12 Applied Materials, Inc. Methods for forming a metal silicide interconnection nanowire structure
US9994741B2 (en) * 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications

Also Published As

Publication number Publication date
EP4258352A2 (en) 2023-10-11
TW201740525A (zh) 2017-11-16
US20190237437A1 (en) 2019-08-01
EP4258352A3 (en) 2023-12-13
US10600761B2 (en) 2020-03-24
EP3453048A4 (en) 2020-03-04
EP3453048A1 (en) 2019-03-13
WO2017192357A1 (en) 2017-11-09
CN116825759A (zh) 2023-09-29
US20170323867A1 (en) 2017-11-09
EP3453048B1 (en) 2024-01-24
US10304803B2 (en) 2019-05-28
CN108886019A (zh) 2018-11-23
CN108886019B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
EP3216055B1 (en) Integrated device package comprising silicon bridge in an encapsulation layer
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US7550317B2 (en) Method for manufacture of wafer level package with air pads
US6627998B1 (en) Wafer scale thin film package
KR900008018B1 (ko) 상호 접속된 다수의 집적회로 칩으로 구성된 반도체 웨이퍼 규모 집적장치 및 그 제조방법
US6611052B2 (en) Wafer level stackable semiconductor package
CN110021557B (zh) 半导体装置封装及相关方法
TWI647790B (zh) 以聚合物部件爲主的互連體
TW200423277A (en) Method for making a socket to perform testing on integrated circuits and socket made
CN102217063A (zh) 用于功率器件的晶片级别芯片级封装的半导体管芯结构、使用其的封装及系统、以及其制造方法
CN113287196B (zh) 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
JP2664090B2 (ja) 単一軸状電気伝導部品の製造方法
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
US10600761B2 (en) Nanoscale interconnect array for stacked dies
GB2523983A (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
TWI262587B (en) Leadframe and the manufacturing method thereof
DE102004058413B4 (de) Verfahren zur Herstellung einer Chipgroßen Packungsstruktur
US6432291B1 (en) Simultaneous electroplating of both sides of a dual-sided substrate
US11735529B2 (en) Side pad anchored by next adjacent via
US7335591B2 (en) Method for forming three-dimensional structures on a substrate
DE102004063994B4 (de) Chipgroße Packungsstruktur
KR101228594B1 (ko) 인터커넥션 배선방법 및 이를 이용한 실장형 솔레노이드 제조방법
JP2013222943A (ja) インターポーザの製造方法および半導体装置の製造方法