KR20180131705A - 멀티 표시모듈을 갖는 표시장치와 그 구동방법 - Google Patents

멀티 표시모듈을 갖는 표시장치와 그 구동방법 Download PDF

Info

Publication number
KR20180131705A
KR20180131705A KR1020170067698A KR20170067698A KR20180131705A KR 20180131705 A KR20180131705 A KR 20180131705A KR 1020170067698 A KR1020170067698 A KR 1020170067698A KR 20170067698 A KR20170067698 A KR 20170067698A KR 20180131705 A KR20180131705 A KR 20180131705A
Authority
KR
South Korea
Prior art keywords
signal
display
data signal
memory
data
Prior art date
Application number
KR1020170067698A
Other languages
English (en)
Other versions
KR102363843B1 (ko
Inventor
박수빈
김도완
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170067698A priority Critical patent/KR102363843B1/ko
Publication of KR20180131705A publication Critical patent/KR20180131705A/ko
Application granted granted Critical
Publication of KR102363843B1 publication Critical patent/KR102363843B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Abstract

본 발명의 실시예에 따른 멀티 표시모듈을 갖는 표시장치는 제1 데이터신호가 기입되는 제1 표시패널을 갖는 제1 표시모듈, 제2 데이터신호가 기입되는 제2 표시패널을 갖는 제2 표시모듈, 및 제1 표시모듈과 제2 표시모듈에 연결되며, 제1 데이터신호와 제2 데이터신호의 랜더링 시간을 참조로 디스플레이 동기신호를 생성하여, 제1 데이터신호의 기입 타이밍과 제2 데이터신호의 기입 타이밍을 서로 동기시키는 호스트 시스템을 포함한다.

Description

멀티 표시모듈을 갖는 표시장치와 그 구동방법{Display Device Having A Multi-Display Module And Driving Method Of The Same}
본 발명은 멀티 표시모듈을 갖는 표시장치와 그 구동방법에 관한 것이다.
디스플레이 기술이 발전하면서, 커브드(curved) 표시장치, 폴더블(foldable) 표시장치, 롤러블(rollable) 표시장치, 투명 표시장치 등 다양한 표시장치들이 개발되고 있다. 특히, 폴더블 표시장치는 사용자가 이용 상황에 따라 접거나 펼쳐서 이용할 수 있어, 대화면 디스플레이를 구현하면서도 휴대성을 극대화할 수 있는 효과가 있다.
폴더블 표시장치는 1개의 표시모듈로 구현될 수 있으나, 이를 위해서는 기존의 유리 기판을 플라스틱 필름으로 대체하거나 적어도 접히는 부분에서는 가용성 있는 소재를 개발해야 하는 등 해결해야 할 기술적 과제가 많다.
폴더블 표시장치는 두 개의 화면을 가지는 멀티 표시모듈을 연결하여 접고 펼 수 있게 구현될 수 있다. 사용자는 멀티 표시모듈을 접어서 한쪽 또는 양쪽 화면에 영상을 표시하여 사용할 수 있고, 멀티 표시모듈을 펴서 넓은 화면에 영상을 표시하여 사용할 수 있다.
멀티 표시모듈은 인터페이스 회로를 통해 호스트 시스템에 연결된다. 호스트 시스템은 입력 영상 데이터를 랜더링(Rendering) 처리한 후 인터페이스 회로를 통해 멀티 표시모듈에 공급한다. 멀티 표시모듈을 구성하는 복수의 표시모듈들은 동시에 영상을 표시해야 하며, 이를 위해서는 표시모듈들 간의 디스플레이 타이밍에 대한 동기화 작업이 중요한 이슈가 된다. 표시모듈들 간에 디스플레이 동기가 틀어지면, 화면 늘어짐, 화면 깜박임, 또는 일부 화면에서 영상이 깨져서 보이는 티어링 이펙트(Tearing Effect)가 생길 수 있다. 또한 표시모듈들 간에 동일한 영상을 표시할 경우에는 영상간에 시간차가 발생할 수 있다.
따라서, 본 발명은 표시모듈들 간의 디스플레이 동기를 맞추어 표시 품위를 높일 수 있도록 한 멀티 표시모듈을 갖는 표시장치와 그 구동방법을 제공하는 것이다.
본 발명의 실시예에 따른 멀티 표시모듈을 갖는 표시장치는 제1 데이터신호가 기입되는 제1 표시패널을 갖는 제1 표시모듈, 제2 데이터신호가 기입되는 제2 표시패널을 갖는 제2 표시모듈, 및 제1 표시모듈과 제2 표시모듈에 연결되며, 제1 데이터신호와 제2 데이터신호의 랜더링 시간을 참조로 디스플레이 동기신호를 생성하여, 제1 데이터신호의 기입 타이밍과 제2 데이터신호의 기입 타이밍을 서로 동기시키는 호스트 시스템을 포함한다.
본 발명에 따르면 각 표시모듈의 드라이버 IC는 어플리케이션 프로세서(Application Processor)에서 공급되는 디스플레이 동기신호를 모니터링하면서 디스플레이의 동기를 맞춘다. 이를 통해, 본 발명은 복수의 표시모듈들에서 영상을 디스플레이 할 경우 디스플레이 시간차로 인한 티어링 이펙트(Tearing Effect)를 미연에 방지하여 영상의 표시 품위를 향상시킬 수 있다.
도 1은 본 발명에 따른 멀티 표시모듈을 갖는 표시장치에 대한 일 예로서, 폴더블 표시장치를 보여준다.
도 2는 본 발명의 표시장치에 적용되는 “동기신호 제어(Sync delay)” 기술을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따른 멀티 표시모듈을 갖는 표시장치의 연결 구성을 보여주는 도면이다.
도 4 및 도 5는 제1 및 제2 표시모듈들 간의 디스플레이 동기를 맞추는 일 예를 보여주는 도면들이다.
도 6은 제1 및 제2 표시모듈들 간의 디스플레이 동기를 맞추는 다른 예를 보여주는 도면이다.
도 7 내지 도 9는 본 발명에 따른 표시장치에서 리프레시 동작 타이밍을 보여주는 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략하거나 간략히 설명한다.
도 1은 본 발명에 따른 멀티 표시모듈을 갖는 표시장치에 대한 일 예로서, 폴더블 표시장치를 보여준다.
도 1을 참조하면, 본 발명에 따른 멀티 표시모듈을 갖는 표시장치는 폴더블할 수 있게 조립되는 2개의 표시모듈들(MD1, MD2)과, 인터페이스 회로와 시스템 연결 부재를 통해 표시모듈들(MD1, MD2)에 연결되는 호스트 시스템을 포함한다. 도 1에서 생략된 호스트 시스템은 입력 영상 데이터를 표시모듈들(MD1, MD2)의 구동 환경에 맞게 랜더링 처리하는 그래픽 프로세서 유닛(Graphic Processor Unit, 이하 “GPU”라 함)과, 랜더링 처리된 영상 데이터를 인터페이스 회로를 통해 표시모듈들(MD1, MD2)에 전송하는 어플리케이션 프로세서(Application Processor, 이하 “AP”라 함)를 포함한다. 이러한 본 발명의 표시장치는 잡지, 교과서, 서적, 만화와 같은 출판물을 대체할 수 있는 전자책 분야와, 디스플레이를 접어서 휴대할 수 있는 초소형 PC, 실시간 정보 확인이 가능한 스마트 카드 등 새로운 휴대용 IT 제품 분야에 적용될 수 있다.
도 2는 본 발명의 표시장치에 적용되는 “동기신호 제어(Sync delay)” 기술을 설명하기 위한 도면이다.
도 2를 참조하면, 현재 프레임(frame)의 영상이 표시모듈들에서 디스플레이되는 동안에 다음 프레임의 영상이 호스트 시스템에서 랜더링 처리된다. 예를 들어, 제N 프레임의 영상(Display Frame)이 표시모듈들에서 디스플레이 되는 동안에, 호스트 시스템은 제N+1 프레임의 영상 데이터를 랜더링 처리한다. 도 2에서, Vsync는 수직 동기신호로서, 1 프레임 기간(T)을 정의한다.
영상의 복잡도, 해상도 등과 같은 입력 영상 데이터의 속성에 따라 특정 프레임(예컨대, 제N+2 프레임)의 GPU 랜더링 시간이 1 프레임 기간(T)보다 길어질 수 있다. 제N+2 프레임의 GPU 랜더링 시간이 1 프레임 기간(T)보다 길이지면, 도 2의 (A)와 같이 제N+1 프레임의 영상이 2 프레임 동안 반복 표시되고, 제N+2 프레임의 디스플레이 타이밍이 1 프레임 기간(T)만큼 지연된다. 이러한 지연으로 인해 제N+2 프레임의 영상은 화면 상에서 늘어져 보일 수 있다.
“동기신호 제어(Sync delay)” 기술은 1 프레임분의 영상 데이터에 대한 랜더링 시간이 1 프레임 기간(T)보다 길어짐으로 인해 발생되는 화면 늘어짐과 같은 현상을 감소시키기 위해 제안된다. “동기신호 제어(Sync delay)” 기술은 GPU 랜더링 시간에 기초한 Vsync 제어 기술이다. 다시 말해, 본 발명의 표시장치는 도 2의 (B)와 같이 제N+2 프레임의 GPU 랜더링 시간이 1 프레임 기간(T)보다 길이지면, Vsync를 제N+2 프레임의 GPU 랜더링 완료시점까지 지연시킨다. 이는, 블랭킹 구간(blanking period)을 확장시킴으로써 GPU 랜더링 시간을 확보할 수도 있다. 이 경우, 동일 영상으로 반복되는 프레임이 없으며, 제N+2 프레임에 대한 지연 시간은 1 프레임 기간(T)보다 짧아지므로 사용자는 향상된 영상을 볼 수 있다.
도 3은 본 발명의 실시예에 따른 멀티 표시모듈을 갖는 표시장치의 연결 구성을 보여주는 도면이다.
도 3을 참조하면, 본 발명의 실시예에 따른 표시장치는 제1 표시모듈(MD1), 제2 표시모듈(MD2), 및 호스트 시스템(HOST)을 포함한다.
제1 표시모듈(MD1)은 입력 영상이 표시되는 제1 표시패널(PNL1)과, 제1 표시패널(PNL1)의 신호 라인들을 구동하는 제1 패널 구동회로를 포함한다.
제1 표시패널(PNL1)은 제1 데이터라인들, 제1 데이터라인들과 교차하는 제1 게이트라인들, 및 제1 데이터라인들과 제1 게이트라인들에 의해 정의될 수 있는 영역마다 픽셀들이 배치된 제1 픽셀 어레이(PA1)를 포함한다. 픽셀들은 액정셀, 전계 발광셀, 양자점(Quantum Dot) 셀과 같은 여러 픽셀 종류들 중 어느 하나로 구현될 수 있다.
제1 패널 구동회로는 제1 칩 온 필름(First Chip On Film, COF1)에 실장되는 제1 드라이버 IC(DIC1)와, 제1 표시패널(PNL1)에 내장되는 제1 게이트 구동회로를 포함한다. 제1 게이트 구동회로는 제1 표시패널(PNL1)에 내장되지 않고 IC(integrated chip) 형태로 제1 표시패널(PNL1)에 접합될 수도 있다.
제1 칩 온 필름(COF1)의 일측은 제1 표시패널(PNL1)의 데이터 입력 패드에 접합되고, 제1 칩 온 필름(COF1)의 타측은 제1 연성 인쇄 회로 기판(Flexible Printed Circuit board, FPC1)에 접합된다. 제1 연성 인쇄 회로 기판(FPC1)에는 전원 공급을 위한 제1 커넥터(CNT1)가 실장될 수 있다.
제1 드라이버 IC(DIC1)는 제1 데이터라인들에 데이터 신호(DATA)를 공급하는 제1 데이터 구동회로와, 제1 타이밍 콘트롤러와, 제1 메모리(MEM1)를 포함할 수 있다.
제1 메모리(MEM1)는 AP의 제어를 받아 제1 표시패널(PNL1)에 기입될 데이터 신호(DATA)를 일시적으로 저장한다. 제1 메모리(MEM1)는 프레임 메모리로 구현될 수 있다.
제1 타이밍 콘트롤러는 호스트 시스템(HOST)으로부터 전송받은 타이밍 제어신호(TCS)를 기반으로 제1 데이터 구동회로와 제1 게이트 구동회로의 동작 타이밍을 제어한다. 타이밍 제어신호(TCS)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 도트 클럭 등을 포함할 수 있다. 제1 타이밍 콘트롤러는 1 프레임 기간을 정의하는 수직 동기신호(Vsync)를 기반으로 제1 송출 제어신호(TE1)를 생성하여 호스트 시스템(HOST)에 전송한다. 제1 타이밍 콘트롤러는 호스트 시스템(HOST)으로부터 디스플레이 동기신호(TRIG)를 전송 받고, 이 디스플레이 동기신호(TRIG)를 기초로 제1 표시패널(PNL1)에 대한 디스플레이 타이밍을 제어한다. 제1 타이밍 콘트롤러는 디스플레이 동기신호(TRIG)를 기초로 수직 동기신호, 또는 수직 동기신호와 제1 송출 제어신호(TE1)를 가변하여 1 프레임분의 데이터 신호(DATA)에 대한 랜더링 시간이 1 프레임 기간보다 길어짐으로 인해 발생되는 화면 늘어짐과 같은 현상을 감소시킨다.
제1 데이터 구동회로는 디스플레이 동기신호(TRIG)를 기초로 제1 메모리(MEM1)에서 데이터 신호(DATA)를 읽어 낸 후, 그 데이터 신호(DATA)를 아날로그 데이터전압으로 변환하여 제1 데이터라인들에 공급한다.
제1 게이트 구동회로는 데이터 신호(DATA)에 동기되는 게이트 펄스를 생성하여 제1 게이트라인들에 순차적으로 공급함으로써, 데이터 신호(DATA)가 기입될 제1 표시패널(PNL1)의 수평 표시라인을 선택한다. 제1 게이트 구동회로는 제1 픽셀 어레이(PA1) 밖에서 제1 표시패널(PNL1)의 일측 가장자리에 형성되거나 제1 표시패널(PNL1)의 양측 가장자리에 형성될 수 있다. 제1 게이트 구동회로는 GIP(Gate In Panel) 방식에 따라 제1 표시패널(PNL1)의 베젤 영역(BZ)에 형성될 수 있다.
제2 표시모듈(MD2)은 입력 영상이 표시되는 제2 표시패널(PNL2)과, 제2 표시패널(PNL2)의 신호 라인들을 구동하는 제2 패널 구동회로를 포함한다.
제2 표시패널(PNL2)은 제2 데이터라인들, 상기 제2 데이터라인들과 교차하는 제2 게이트라인들, 및 제2 데이터라인들과 제2 게이트라인들에 의해 정의된 영역마다 픽셀들이 배치된 제2 픽셀 어레이(PA2)를 포함한다. 픽셀들은 액정셀, 전계 발광셀, 양자점(Quantum Dot) 셀과 같은 여러 픽셀 종류들 중 어느 하나로 구현될 수 있다.
제2 패널 구동회로는 제2 칩 온 필름(Second Chip On Film, COF2)에 실장되는 제2 드라이버 IC(DIC2)와, 제2 표시패널(PNL2)에 내장되는 제2 게이트 구동회로를 포함한다. 제2 게이트 구동회로는 제2 표시패널(PNL2)에 내장되지 않고 IC 형태로 제2 표시패널(PNL2)에 접합될 수도 있다. 제2 칩 온 필름(COF2)에는 제2 표시패널(PNL2)에 기입될 데이터 신호(DATA)를 일시적으로 저장하기 위한 제2 메모리(MEM2)가 실장될 수 있다.
제2 칩 온 필름(COF2)의 일측은 제2 표시패널(PNL2)의 데이터 입력 패드에 접합되고, 제2 칩 온 필름(COF2)의 타측은 제2 연성 인쇄 회로 기판(Flexible Printed Circuit board, FPC2)에 접합된다. 제2 연성 인쇄 회로 기판(FPC2)에는 전원 공급을 위한 제2 커넥터(CNT2)가 실장될 수 있다.
제2 드라이버 IC(DIC2)는 제2 데이터라인들에 데이터 신호(DATA)를 공급하는 제2 데이터 구동회로와, 제2 타이밍 콘트롤러와, 제2 메모리(MEM2)를 포함할 수 있다.
제2 메모리(MEM2)는 AP의 제어를 받아 제2 표시패널(PNL2)에 기입될 데이터 신호(DATA)를 일시적으로 저장한다. 제2 메모리(MEM2)는 프레임 메모리로 구현될 수 있다.
제2 타이밍 콘트롤러는 호스트 시스템(HOST)으로부터 전송받은 타이밍 제어신호(TCS)를 기반으로 제2 데이터 구동회로와 제2 게이트 구동회로의 동작 타이밍을 제어한다. 제2 타이밍 콘트롤러는 1 프레임 기간을 정의하는 수직 동기신호(Vsync)를 기반으로 제2 송출 제어신호(TE2)를 생성하여 호스트 시스템(HOST)에 전송한다. 제2 타이밍 콘트롤러는 호스트 시스템(HOST)으로부터 디스플레이 동기신호(TRIG)를 전송 받고, 이 디스플레이 동기신호(TRIG)를 기초로 제2 표시패널(PNL2)에 대한 디스플레이 타이밍을 제어한다. 제2 타이밍 콘트롤러는 디스플레이 동기신호(TRIG)를 기초로 수직 동기신호, 또는 수직 동기신호와 제2 송출 제어신호(TE2)를 가변하여 1 프레임분의 데이터 신호(DATA)에 대한 랜더링 시간이 1 프레임 기간보다 길어짐으로 인해 발생되는 화면 늘어짐과 같은 현상을 감소시킨다.
제2 데이터 구동회로는 디스플레이 동기신호(TRIG)를 기초로 제2 메모리(MEM2)에서 데이터 신호(DATA)를 읽어 낸 후, 그 데이터 신호(DATA)를 아날로그 데이터전압으로 변환하여 제2 데이터라인들에 공급한다.
제2 게이트 구동회로는 데이터 신호(DATA)에 동기되는 게이트 펄스를 생성하여 제2 게이트라인들에 순차적으로 공급함으로써, 데이터 신호(DATA)가 기입될 제2 표시패널(PNL2)의 수평 표시라인을 선택한다. 제2 게이트 구동회로는 제2 픽셀 어레이(PA2) 밖에서 제2 표시패널(PNL2)의 일측 가장자리에 형성되거나 제2 표시패널(PNL2)의 양측 가장자리에 형성될 수 있다. 제2 게이트 구동회로는 GIP(Gate In Panel) 방식에 따라 제2 표시패널(PNL2)의 베젤 영역(BZ)에 형성될 수 있다.
호스트 시스템(HOST)은 인터페이스 회로를 통해 제1 및 제2 표시모듈(MD1, MD2)에 연결되어, 제1 및 제2 표시모듈(MD1, MD2)과 통신 한다. 인터페이스 회로는, MIPI(Mobile Industry Processor Interface)로 구현될 수 있으나 이에 한정되지 않는다. 인터페이스 회로는 LVDS(Low Voltage Differential Signaling) 인터페이스, S2C 인터페이스, V1 인터페이스 등 다양한 인터페이스 방식을 채용할 수 있다.
호스트 시스템(HOST)은 GPU와 AP를 포함한다.
GPU는 AP의 제어하에 입력 영상의 데이터 신호(DATA)를 랜더링(Rendering)함으로써 표시모듈들(MD1, MD2)의 구동 환경에 맞는 데이터 신호(DATA)를 생성한 후, AP에 공급한다.
AP는 GPU로부터 공급되는 데이터 신호(DATA)의 랜더링 시간을 참조로 디스플레이 동기신호(TRIG)를 생성한다. 데이터 신호(DATA)의 GPU 랜더링 시간이 표시모듈들(MD1, MD2)에서 서로 다를 경우, AP는 더 늦은 GPU 랜더링 종료 시점을 참조하여 디스플레이 동기신호(TRIG)를 생성한다. 그리고, AP는 디스플레이 동기신호(TRIG)를 표시모듈들(MD1, MD2)의 드라이버 IC들(DIC1, DIC2)에 공급한다. 드라이버 IC들(DIC1, DIC2)은 디스플레이 동기신호(TRIG)에 따라 동시에 메모리들(MEM1, MEM2)로부터 데이터 신호(DATA)를 읽어 내어 표시패널들(PNL1, PNL2)에 기입한다. 다시 말해, 디스플레이 동기신호(TRIG)에 의해, 제1 메모리(MEM1)로부터 데이터 신호(DATA)가 리드 아웃(read out)되는 타이밍과 제2 메모리(MEM2)로부터 데이터 신호(DATA)가 리드 아웃(read out)되는 타이밍은 서로 동기된다. 따라서, 표시모듈들(MD1, MD2)에 기입될 데이터 신호의 GPU 랜더링 시간에 차이가 생기더라도, 표시모듈들(MD1, MD2) 간에 디스플레이 동기가 맞춰지게 된다.
AP는 표시모듈들(MD1, MD2)로부터 공급 받은 제1 및 제2 송출 제어신호(TE1, TE2)를 기반으로 데이터 신호(DATA)의 송출 시점을 제어할 수 있다. 한편, 제1 및 제2 송출 제어신호(TE1, TE2)는 생략될 수도 있다. 이 경우, AP는 GPU로부터 공급되는 디스플레이 동기신호(TRIG)를 참조해서 데이터 신호(DATA)의 송출 시점을 제어할 수 있다.
AP는 디스플레이 동기신호(TRIG)를 참조해서 라이트 메모리 스타트 신호(Write Memory Start Signal)를 더 생성하고, 라이트 메모리 스타트 신호에 기초하여 표시모듈들(MD1, MD2)의 메모리들(MEM1, MEM2)에 저장된 정보를 업데이트(update)할 수 있다. 라이트 메모리 스타트 신호에 따라 데이터 신호(DATA)가 표시모듈들(MD1, MD2)의 메모리들(MEM1, MEM2)에 쓰여지는 타이밍이 조절되게 된다.
도 4 및 도 5는 제1 및 제2 표시모듈들(MD1, MD2) 간의 디스플레이 동기를 맞추는 일 예를 보여주는 도면들이다.
도 4 및 도 5를 참조하면, 제1 표시모듈(MD1)에 기입될 제1 데이터 신호에 대한 GPU 랜더링 시간은 지연되지 않고, 제2 표시모듈(MD2)에 기입될 일부 제2 데이터 신호, 예컨대 제N+2 프레임에 대한 GPU 랜더링 시간이 1 프레임 기간(T)보다 길게 지연될 수 있다(S11,S21). GPU는 랜더링이 완료된 제1 데이터 신호를 AP로 전달하고, 또한 랜더링 완료된 제2 데이터 신호를 AP로 전달한다. 이때, 제2 데이터 신호가 AP로 전달되는 시간은 제1 데이터 신호가 AP로 전달되는 시간에 비해 늦다(S12,S22).
이 경우, 표시모듈들(MD1, MD2) 간에 디스플레이 동기가 틀어질 수 있고, 그로 인해 일부 화면의 영상이 깨져서 보이는 티어링 이펙트(Tearing Effect)가 생길 수 있다. 디스플레이 동기화를 위해, AP는 GPU로부터 전달받은 제1 및 제2 데이터 신호들을 참조하여 디스플레이 동기신호(TRIG)를 생성한다(S13,S23). 다시 말해, AP는 제1 및 제2 표시모듈들(MD1, MD2)에 기입될 동일 프레임분의 제1 및 제2 데이터 신호들 중에서, 더 늦은 GPU 랜더링 종료 시점을 참조하여 디스플레이 동기신호(TRIG)를 생성한다. 제1 및 제2 데이터 신호들은 서로 동일할 수도 있고, 서로 다를 수도 있다.
제N+1 및 제N+3 프레임들에서는 제1 및 제2 데이터 신호에 대한 GPU 랜더링 종료 시점이 서로 동일하기 때문에 어느 것을 기준으로 디스플레이 동기신호(TRIG)를 생성해도 무방하다. 반면, 제N+2 프레임에서는 제2 데이터 신호에 대한 GPU 랜더링 종료 시점이 제1 데이터 신호에 대한 GPU 랜더링 종료 시점보다 지연되기 때문에, AP는 제2 데이터 신호에 대한 GPU 랜더링 종료 시점을 기준으로 디스플레이 동기신호(TRIG)를 생성한다.
AP는 디스플레이 동기신호(TRIG)와 제1 데이터 신호와 라이트 메모리 스타트 신호를 제1 표시모듈(MD1)의 제1 드라이버 IC(DIC1)에 송출한다(S14). 제1 드라이버 IC(DIC1)는 라이트 메모리 스타트 신호에 맞춰 제1 데이터 신호를 제1 메모리(MEM1)에 저장한 후, 디스플레이 동기신호(TRIG)에 맞춰 제1 데이터 신호를 제1 메모리(MEM1)로부터 읽어 내어 제1 표시패널(PNL1)에 디스플레이 시킨다(S15,S16,S17).
AP는 디스플레이 동기신호(TRIG)와 제2 데이터 신호와 라이트 메모리 스타트 신호를 제2 표시모듈(MD2)의 제2 드라이버 IC(DIC2)에 송출한다(S24). 제2 드라이버 IC(DIC2)는 라이트 메모리 스타트 신호에 맞춰 제2 데이터 신호를 제2 메모리(MEM2)에 저장한 후, 디스플레이 동기신호(TRIG)에 맞춰 제2 데이터 신호를 제2 메모리(MEM2)로부터 읽어 내어 제2 표시패널(PNL2)에 디스플레이 시킨다(S25,S26,S27).
한편, AP는 1 프레임을 정의하는 수직 동기신호(Vsync)를 디스플레이 동기신호(TRIG)를 기반으로 가변하는 “동기신호 제어(Sync delay)” 기술을 적용하여, 제1 데이터신호와 제2 데이터신호의 랜더링 시간에 따라 1 프레임 기간을 변화시킬 수 있다. AP는 “동기신호 제어(Sync delay)” 기술을 적용할 때 데이터 송출 시점을 동기시키기 위해, 디스플레이 동기신호(TRIG)에 맞춰 제1 송출 제어신호(TE1)와 제2 송출 제어신호(TE2)를 더 가변할 수 있다. 다시 말해, 제1 송출 제어신호(TE1)와 제2 송출 제어신호(TE2)의 하이 구간의 폭은 디스플레이 동기신호(TRIG)에 따라 가변될 수 있다.
도 6은 제1 및 제2 표시모듈들(MD1, MD2) 간의 디스플레이 동기를 맞추는 다른 예를 보여주는 도면이다.
도 5 및 도 6을 참조하면, 제1 표시모듈(MD1)에 기입될 일부 제1 데이터 신호, 예컨대 제N+2 프레임에 대한 GPU 랜더링 시간도 1 프레임 기간(T)보다 길게 지연되고, 제2 표시모듈(MD2)에 기입될 일부 제2 데이터 신호, 예컨대 제N+2 프레임에 대한 GPU 랜더링 시간도 1 프레임 기간(T)보다 길게 지연될 수 있다. 또한, 제1 및 제2 드라이버 IC들(DIC1, DIC2)에서 이용되는 오실레이트 클럭(oscillator clock)간의 오차로 인해 1프레임 기간이 제1 및 제2 표시모듈들(MD1, MD2)에서 서로 다를 수 있다(T1<T2). 예를 들어, 제1 표시모듈(MD1)의 구동속도는 63Hz이고, 제2 표시모듈(MD2)의 구동속도는 60Hz이다.
이 경우, 표시모듈들(MD1, MD2) 간에 디스플레이 동기가 틀어질 수 있고, 그로 인해 일부 화면의 영상이 깨져서 보이는 티어링 이펙트(Tearing Effect)가 생길 수 있다. 디스플레이 동기화를 위해, AP는 제1 및 제2 표시모듈들(MD1, MD2)에 기입될 동일 프레임분의 제1 및 제2 데이터 신호들 중에서, 더 늦은 GPU 랜더링 종료 시점을 참조하여 디스플레이 동기신호(TRIG)를 생성한다. 제1 및 제2 데이터 신호들은 서로 동일할 수도 있고, 서로 다를 수도 있다. 이때, 예를 들어, 디스플레이 동기신호(TRIG)의 생성 속도는 60Hz이다.
제N+1 내지 제N+3 프레임들 각각에서, 제2 데이터 신호에 대한 GPU 랜더링 종료 시점이 제1 데이터 신호에 대한 GPU 랜더링 종료 시점보다 지연되기 때문에, AP는 제2 데이터 신호에 대한 GPU 랜더링 종료 시점을 기준으로 디스플레이 동기신호(TRIG)를 생성한다.
AP는 디스플레이 동기신호(TRIG)와 제1 데이터 신호와 라이트 메모리 스타트 신호를 제1 표시모듈(MD1)의 제1 드라이버 IC(DIC1)에 송출한다. 제1 드라이버 IC(DIC1)는 라이트 메모리 스타트 신호에 맞춰 제1 데이터 신호를 제1 메모리에 저장한 후, 디스플레이 동기신호(TRIG)에 맞춰 제1 데이터 신호를 제1 메모리로부터 읽어 내어 제1 표시패널(PNL1)에 디스플레이 시킨다.
AP는 디스플레이 동기신호(TRIG)와 제2 데이터 신호와 라이트 메모리 스타트 신호를 제2 표시모듈(MD2)의 제2 드라이버 IC(DIC2)에 송출한다. 제2 드라이버 IC(DIC2)는 라이트 메모리 스타트 신호에 맞춰 제2 데이터 신호를 제2 메모리에 저장한 후, 디스플레이 동기신호(TRIG)에 맞춰 제2 데이터 신호를 제2 메모리로부터 읽어 내어 제2 표시패널(PNL2)에 디스플레이 시킨다.
한편, AP는 1 프레임을 정의하는 수직 동기신호(Vsync)를 디스플레이 동기신호(TRIG)를 기반으로 가변하는 “동기신호 제어(Sync delay)” 기술을 적용하여, 제1 데이터신호와 제2 데이터신호의 랜더링 시간에 따라 1 프레임 기간을 변화시킬 수 있다. AP는 “동기신호 제어(Sync delay)” 기술을 적용할 때 데이터 송출 시점을 동기시키기 위해, 디스플레이 동기신호(TRIG)에 맞춰 제1 송출 제어신호(TE1)와 제2 송출 제어신호(TE2)를 더 가변할 수 있다. 다시 말해, 제1 송출 제어신호(TE1)와 제2 송출 제어신호(TE2)의 하이 구간의 폭은 디스플레이 동기신호(TRIG)에 따라 가변될 수 있다.
도 7 내지 도 9는 본 발명에 따른 표시장치에서 리프레시 동작 타이밍을 보여주는 도면들이다.
도 7 내지 도 9를 참조하면, 디스플레이 동기신호(TRIG)에 따라 수직 동기신호(Vsync)의 라이징 타임, 데이터신호가 표시패널에 기입되지 않는 수직 블랭크 기간의 길이, 송출 제어신호(TE)의 하이 구간의 폭, 패널 업데이트 시작 시간은 가변될 수 있으며, 그에 따라 복수의 표시모듈들 간에 디스플레이 동기가 맞춰질 수 있다.
도 7 및 도 8을 참조하면, AP의 종류 및 셋팅 값에 따라 라이트 메모리 스타트 신호의 전송 시점은 AP마다 오차가 있다. 드라이버 IC가 디스플레이 동기신호(TRIG)를 모니터링 하면서 디스플레이 타이밍을 제어할 때, 라이트 메모리 스타트 신호가 고정되지 않고 흔들리면 원하는 타이밍에 디스플레이 시키기 어렵게 된다.
이러한 문제를 해결하기 위해, 본 발명은 디스플레이 동기신호(TRIG)의 라이징 타이밍(rising timing)과 라이트 메모리 스타트 신호의 라이징 타이밍을 비교하고, 그에 따라 해당 프레임의 데이터신호를 표시패널에 기입할 것인지 또는, 이전 프레임의 데이터신호를 해당 프레임에서 표시패널에 재차 기입할 것인지를 결정한다.
구체적으로, 본 발명은 도 7과 같이 디스플레이 동기신호(TRIG)가 라이트 메모리 스타트 신호 이후에 라이징되고, 데이터신호가 표시패널에 기입되지 않는 수직 블랭크 기간이 딜레이되면, 디스플레이 동기신호(TRIG)도 딜레이된 후 해당 프레임에 해당하는 데이터신호를 디스플레이 시킨다. 즉, 드라이버 IC는 라이트 메모리 스타트 신호에 따라 해당 프레임의 데이터 신호를 메모리(MEM1,MEM2)에 쓴 후, 디스플레이 동기신호(TRIG)에 따라 메모리부터 읽어 내어 표시패널에 기입한다.
반면, 본 발명은 도 8과 같이 디스플레이 동기신호(TRIG)가 라이트 메모리 스타트 신호와 같은 타이밍 또는 라이트 메모리 스타트 신호 이전에 라이징되면, 이전 프레임에 해당하는 데이터신호를 재차 디스플레이 시킨다. 즉, 드라이버 IC는 이전 프레임에서 메모리에 저장된 데이터신호를 디스플레이 동기신호(TRIG)에 따라 읽어 내어 표시패널에 재차 기입한다.
도 9를 참조하면, ESD(Electrostatic Discharge)나 써지(Surge) 등과 같은 외부적 요인에 AP가 순간적으로 이상 동작을 일으킬 수 있다. 이 경우, 디스플레이 동기신호(TRIG)가 소실될 수 있다. 드라이버 IC가 디스플레이 동기신호(TRIG)를 모니터링 하면서 디스플레이 타이밍을 제어할 때, 디스플레이 동기신호(TRIG)가 소실되면 원하는 타이밍에 디스플레이 시키기 어렵게 된다.
이러한 문제를 해결하기 위해, 본 발명은 동작 중에 디스플레이 동기신호(TRIG)가 소실되면, 해당 프레임의 데이터신호를 메모리에 업데이트하지 않고, 이전 프레임에서 메모리에 저장된 데이터를 재차 표시패널에 기입한다.
전술한 바와 같이, 본 발명에 따르면 각 표시모듈의 드라이버 IC는 AP에서 공급되는 디스플레이 동기신호를 모니터링하면서 디스플레이의 동기를 맞춘다. 이를 통해, 본 발명은 복수의 표시모듈들에서 영상을 디스플레이 할 경우 디스플레이 시간차로 인한 티어링 이펙트(Tearing Effect)를 미연에 방지하고, 영상의 표시 품위를 향상시킬 수 있다.
본 발명의 실시예에 따른 멀티 표시모듈을 갖는 표시장치와 그 구동방법은 다음과 같이 설명될 수 있다.
본 발명의 실시예에 따른 멀티 표시모듈을 갖는 표시장치는 제1 데이터신호가 기입되는 제1 표시패널을 갖는 제1 표시모듈, 제2 데이터신호가 기입되는 제2 표시패널을 갖는 제2 표시모듈, 및 제1 표시모듈과 제2 표시모듈에 연결되며, 제1 데이터신호와 제2 데이터신호의 랜더링 시간을 참조로 디스플레이 동기신호를 생성하여, 제1 데이터신호의 기입 타이밍과 제2 데이터신호의 기입 타이밍을 서로 동기시키는 호스트 시스템을 포함한다.
본 발명의 표시장치에 따르면, 호스트 시스템은 제1 데이터신호와 제2 데이터신호의 랜더링 시간 중 더 늦은 랜더링 종료 시점을 참조하여 디스플레이 동기신호를 생성할 수 있다.
본 발명의 표시장치에 따르면, 제1 표시모듈은, 제1 데이터신호가 저장되는 제1 메모리와, 디스플레이 동기신호에 따라 제1 메모리로부터 제1 데이터신호를 읽어 내어 제1 표시패널에 기입하는 제1 드라이버 IC를 더 구비할 수 있다. 그리고, 제2 표시모듈은, 제2 데이터신호가 저장되는 제2 메모리와, 디스플레이 동기신호에 따라 제2 메모리로부터 제2 데이터신호를 읽어 내어 제2 표시패널에 기입하는 제2 드라이버 IC를 더 구비할 수 있다. 여기서, 제1 메모리로부터 제1 데이터신호가 리드 아웃되는 타이밍과 제2 메모리로부터 제2 데이터신호가 리드 아웃되는 타이밍은 서로 동기될 수 있다.
본 발명의 표시장치에 따르면, 제1 드라이버 IC 및 제2 드라이버 IC는, 1 프레임을 정의하는 수직 동기신호를 디스플레이 동기신호를 기반으로 가변하여, 제1 데이터신호와 제2 데이터신호의 랜더링 시간에 따라 1 프레임 기간을 변화시킬 수 있다.
본 발명의 표시장치에 따르면, 제1 드라이버 IC 및 제2 드라이버 IC는 각각 수직 동기신호를 기반으로 제1 송출 제어신호 및 제2 송출 제어신호를 생성하여 호스트 시스템에 공급할 수 있다. 호스트 시스템은, 제1 송출 제어신호에 따라 제1 표시모듈로 제1 데이터신호의 송출 시점을 제어하고, 제2 송출 제어신호에 따라 제2 표시모듈로 제2 데이터신호의 송출 시점을 제어할 수 있다.
본 발명의 표시장치에 따르면, 제1 송출 제어신호의 하이 구간의 폭과, 제2 송출 제어신호의 하이 구간의 폭은 디스플레이 동기신호에 따라 가변될 수 있다.
본 발명의 표시장치에 따르면, 호스트 시스템은 디스플레이 동기신호를 참조하여 라이트 메모리 스타트 신호(Write Memory Start Signal)를 더 생성할 수 있다. 제1 메모리에 제1 데이터신호가 쓰여지는 타이밍과, 제2 메모리에 제2 데이터신호가 쓰여지는 타이밍은, 라이트 메모리 스타트 신호에 따라 조절될 수 있다.
본 발명의 표시장치에 따르면, 라이트 메모리 스타트 신호의 라이징 타이밍이 디스플레이 동기신호의 라이징 타이밍보다 빠른 경우, 제1 드라이버 IC는 라이트 메모리 스타트 신호에 따라 제1 데이터신호를 제1 메모리에 업데이트 하고, 제2 드라이버 IC는 라이트 메모리 스타트 신호에 따라 제2 데이터신호를 제2 메모리에 업데이트 할 수 있다. 제1 표시패널과 제2 표시패널에는 각각 제1 메모리와 제2 메모리에 업데이트된 데이터신호가 기입될 수 있다.
본 발명의 표시장치에 따르면, 라이트 메모리 스타트 신호의 라이징 타이밍이 디스플레이 동기신호의 라이징 타이밍과 같거나 늦은 경우, 제1 드라이버 IC는 제1 데이터신호를 제1 메모리에 업데이트 하지 않고, 제2 드라이버 IC는 제2 데이터신호를 제2 메모리에 업데이트 하지 않을 수 있다. 제1 표시패널과 제2 표시패널에는 각각 이전 프레임에서 제1 메모리와 제2 메모리에 저장된 데이터 신호가 다시 기입될 수 있다.
본 발명의 표시장치에 따르면, 디스플레이 동기신호가 소실되는 경우, 제1 표시패널과 상기 제2 표시패널에는 이전 프레임에서 기입된 데이터 신호가 다시 기입될 수 있다.
또한, 본 발명의 실시예에 따라 제1 데이터신호가 기입되는 제1 표시패널을 갖는 제1 표시모듈과, 제2 데이터신호가 기입되는 제2 표시패널을 갖는 제2 표시모듈과, 제1 표시모듈과 제2 표시모듈에 연결된 호스트 시스템을 포함한 멀티 표시모듈을 갖는 표시장치의 구동방법은, 호스트 시스템에서 제1 데이터신호와 제2 데이터신호를 랜더링하는 단계, 및 제1 데이터신호와 제2 데이터신호의 랜더링 시간을 참조로 디스플레이 동기신호를 생성하여 제1 표시모듈과 제2 표시모듈에 전송하는 단계를 포함한다. 제1 데이터신호의 기입 타이밍과 제2 데이터신호의 기입 타이밍은 디스플레이 동기신호에 따라 서로 동기된다.
본 발명의 표시장치의 구동방법에 따르면, 호스트 시스템은 제1 데이터신호와 제2 데이터신호의 랜더링 시간 중 더 늦은 랜더링 종료 시점을 참조하여 상기 디스플레이 동기신호를 생성할 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 제1 데이터신호를 제1 표시모듈의 제1 메모리에 저장하는 단계, 제2 데이터신호를 제2 표시모듈의 제2 메모리에 저장하는 단계, 디스플레이 동기신호에 따라 제1 메모리로부터 제1 데이터신호를 읽어 내어 제1 표시패널에 기입하는 단계, 및 디스플레이 동기신호에 따라 제2 메모리로부터 제2 데이터신호를 읽어 내어 제2 표시패널에 기입하는 단계를 더 포함할 수 있다. 제1 메모리로부터 제1 데이터신호가 리드 아웃되는 타이밍과 제2 메모리로부터 제2 데이터신호가 리드 아웃되는 타이밍이 서로 동기될 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 제1 표시모듈과 제2 표시모듈에서, 1 프레임을 정의하는 수직 동기신호를 디스플레이 동기신호를 기반으로 가변하여, 제1 데이터신호와 제2 데이터신호의 랜더링 시간에 따라 1 프레임 기간을 변화시키는 단계를 더 포함할 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 제1 표시모듈과 제2 표시모듈에서, 수직 동기신호를 기반으로 제1 송출 제어신호 및 제2 송출 제어신호를 생성하여 호스트 시스템에 공급하는 단계, 및 호스트 시스템에서, 제1 송출 제어신호에 따라 제1 표시모듈로 제1 데이터신호의 송출 시점을 제어하고, 제2 송출 제어신호에 따라 제2 표시모듈로 제2 데이터신호의 송출 시점을 제어하는 단계를 더 포함할 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 제1 송출 제어신호의 하이 구간의 폭과, 제2 송출 제어신호의 하이 구간의 폭은 디스플레이 동기신호에 따라 가변될 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 호스트 시스템에서 디스플레이 동기신호를 참조하여 라이트 메모리 스타트 신호(Write Memory Start Signal)를 생성하는 단계를 더 포함할 수 있다. 제1 메모리에 제1 데이터신호가 쓰여지는 타이밍과, 제2 메모리에 제2 데이터신호가 쓰여지는 타이밍은, 라이트 메모리 스타트 신호에 따라 조절될 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 라이트 메모리 스타트 신호의 라이징 타이밍이 디스플레이 동기신호의 라이징 타이밍보다 더 빠른 경우, 라이트 메모리 스타트 신호에 따라 제1 데이터신호가 제1 메모리에 업데이트되고, 라이트 메모리 스타트 신호에 따라 제2 데이터신호가 제2 메모리에 업데이트될 수 있다. 제1 표시패널과 제2 표시패널에는 각각 제1 메모리와 제2 메모리에 업데이트된 데이터신호가 기입될 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 라이트 메모리 스타트 신호의 라이징 타이밍이 디스플레이 동기신호의 라이징 타이밍과 같거나 늦은 경우, 제1 데이터신호는 제1 메모리에 업데이트 되지 않고, 제2 데이터신호는 제2 메모리에 업데이트되지 않을 수 있다. 제1 표시패널과 제2 표시패널에는 각각 이전 프레임에서 제1 메모리와 제2 메모리에 저장된 데이터 신호가 다시 기입될 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 라이트 메모리 스타트 신호의 라이징 타이밍이 디스플레이 동기신호의 라이징 타이밍과 같거나 늦은 경우, 제1 표시모듈에서 제1 데이터신호를 제1 메모리에 업데이트 하지 않고, 제2 표시모듈에서 제2 데이터신호를 제2 메모리에 업데이트 하지 않는 단계를 더 포함할 수 있다. 제1 표시패널과 제2 표시패널에는 각각 이전 프레임에서 제1 메모리와 제2 메모리에 저장된 데이터 신호가 다시 기입될 수 있다.
본 발명의 표시장치의 구동방법에 따르면, 디스플레이 동기신호가 소실되는 경우, 제1 표시패널과 제2 표시패널에는 이전 프레임에서 기입된 데이터 신호가 다시 기입되는 단계를 더 포함할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
HOST: 호스트 시스템 MD1, MD2: 표시 모듈
PNL1, PNL2: 표시 패널 DIC1, DIC2: 드라이버 IC
MEM1, MEM2: 메모리 TRIG: 디스플레이 동기신호
TE1, TE2: 송출 제어신호

Claims (20)

  1. 제1 데이터신호가 기입되는 제1 표시패널을 갖는 제1 표시모듈;
    제2 데이터신호가 기입되는 제2 표시패널을 갖는 제2 표시모듈; 및
    상기 제1 표시모듈과 상기 제2 표시모듈에 연결되며, 상기 제1 데이터신호와 상기 제2 데이터신호의 랜더링 시간을 참조로 디스플레이 동기신호를 생성하여, 상기 제1 데이터신호의 기입 타이밍과 상기 제2 데이터신호의 기입 타이밍을 서로 동기시키는 호스트 시스템을 포함하는 멀티 표시모듈을 갖는 표시장치.
  2. 제 1 항에 있어서,
    상기 호스트 시스템은 상기 제1 데이터신호와 상기 제2 데이터신호의 랜더링 시간 중 더 늦은 랜더링 종료 시점을 참조하여 상기 디스플레이 동기신호를 생성하는 멀티 표시모듈을 갖는 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 표시모듈은, 상기 제1 데이터신호가 저장되는 제1 메모리와, 상기 디스플레이 동기신호에 따라 상기 제1 메모리로부터 상기 제1 데이터신호를 읽어 내어 상기 제1 표시패널에 기입하는 제1 드라이버 IC를 더 구비하고,
    상기 제2 표시모듈은, 상기 제2 데이터신호가 저장되는 제2 메모리와, 상기 디스플레이 동기신호에 따라 상기 제2 메모리로부터 상기 제2 데이터신호를 읽어 내어 상기 제2 표시패널에 기입하는 제2 드라이버 IC를 더 구비하고,
    상기 제1 메모리로부터 상기 제1 데이터신호가 리드 아웃되는 타이밍과 상기 제2 메모리로부터 상기 제2 데이터신호가 리드 아웃되는 타이밍은 서로 동기되는 멀티 표시모듈을 갖는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 드라이버 IC및 상기 제2 드라이버 IC는,
    1 프레임을 정의하는 수직 동기신호를 상기 디스플레이 동기신호를 기반으로 가변하여, 상기 제1 데이터신호와 상기 제2 데이터신호의 랜더링 시간에 따라 1 프레임 기간을 변화시키는 멀티 표시모듈을 갖는 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 드라이버 IC 및 상기 제2 드라이버 IC는 각각 상기 수직 동기신호를 기반으로 제1 송출 제어신호 및 제2 송출 제어신호를 생성하여 상기 호스트 시스템에 공급하고,
    상기 호스트 시스템은, 상기 제1 송출 제어신호에 따라 상기 제1 표시모듈로 상기 제1 데이터신호의 송출 시점을 제어하고, 상기 제2 송출 제어신호에 따라 상기 제2 표시모듈로 상기 제2 데이터신호의 송출 시점을 제어하는 멀티 표시모듈을 갖는 표시장치.
  6. 제 5 항에 있어서,
    상기 제1 송출 제어신호의 하이 구간의 폭과, 상기 제2 송출 제어신호의 하이 구간의 폭은 상기 디스플레이 동기신호에 따라 가변되는 멀티 표시모듈을 갖는 표시장치.
  7. 제 5 항에 있어서,
    상기 호스트 시스템은 상기 디스플레이 동기신호를 참조하여 라이트 메모리 스타트 신호(Write Memory Start Signal)를 더 생성하고,
    상기 제1 메모리에 상기 제1 데이터신호가 쓰여지는 타이밍과, 상기 제2 메모리에 상기 제2 데이터신호가 쓰여지는 타이밍은, 상기 라이트 메모리 스타트 신호에 따라 조절되는 멀티 표시모듈을 갖는 표시장치.
  8. 제 7 항에 있어서,
    상기 라이트 메모리 스타트 신호의 라이징 타이밍이 상기 디스플레이 동기신호의 라이징 타이밍보다 빠른 경우,
    상기 제1 드라이버 IC는 상기 라이트 메모리 스타트 신호에 따라 상기 제1 데이터신호를 상기 제1 메모리에 업데이트하고, 상기 제2 드라이버 IC는 상기 라이트 메모리 스타트 신호에 따라 상기 제2 데이터신호를 상기 제2 메모리에 업데이트 하고,
    상기 제1 표시패널과 상기 제2 표시패널에는 각각 상기 제1 메모리와 상기 제2 메모리에 업데이트된 데이터신호가 기입되는 멀티 표시모듈을 갖는 표시장치.
  9. 제 7 항에 있어서,
    상기 라이트 메모리 스타트 신호의 라이징 타이밍이 상기 디스플레이 동기신호의 라이징 타이밍과 같거나 늦은 경우,
    상기 제1 드라이버 IC는 상기 제1 데이터신호를 상기 제1 메모리에 업데이트 하지 않고, 상기 제2 드라이버 IC는 상기 제2 데이터신호를 상기 제2 메모리에 업데이트 하지 않고,
    상기 제1 표시패널과 상기 제2 표시패널에는 각각 이전 프레임에서 상기 제1 메모리와 상기 제2 메모리에 저장된 데이터 신호가 다시 기입되는 멀티 표시모듈을 갖는 표시장치.
  10. 제 7 항에 있어서,
    상기 디스플레이 동기신호가 소실되는 경우,
    상기 제1 표시패널과 상기 제2 표시패널에는 이전 프레임에서 기입된 데이터 신호가 다시 기입되는 멀티 표시모듈을 갖는 표시장치.
  11. 제1 데이터신호가 기입되는 제1 표시패널을 갖는 제1 표시모듈과, 제2 데이터신호가 기입되는 제2 표시패널을 갖는 제2 표시모듈과, 상기 제1 표시모듈과 상기 제2 표시모듈에 연결된 호스트 시스템을 포함한 멀티 표시모듈을 갖는 표시장치의 구동방법에 있어서,
    상기 호스트 시스템에서 상기 제1 데이터신호와 상기 제2 데이터신호를 랜더링하는 단계; 및
    상기 제1 데이터신호와 상기 제2 데이터신호의 랜더링 시간을 참조로 디스플레이 동기신호를 생성하여 상기 제1 표시모듈과 상기 제2 표시모듈에 전송하는 단계를 포함하고,
    상기 제1 데이터신호의 기입 타이밍과 상기 제2 데이터신호의 기입 타이밍은 상기 디스플레이 동기신호에 따라 서로 동기되는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 호스트 시스템은 상기 제1 데이터신호와 상기 제2 데이터신호의 랜더링 시간 중 더 늦은 랜더링 종료 시점을 참조하여 상기 디스플레이 동기신호를 생성하는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  13. 제 11 항에 있어서,
    상기 제1 데이터신호를 상기 제1 표시모듈의 제1 메모리에 저장하는 단계;
    상기 제2 데이터신호를 상기 제2 표시모듈의 제2 메모리에 저장하는 단계;
    상기 디스플레이 동기신호에 따라 상기 제1 메모리로부터 상기 제1 데이터신호를 읽어 내어 상기 제1 표시패널에 기입하는 단계; 및
    상기 디스플레이 동기신호에 따라 상기 제2 메모리로부터 상기 제2 데이터신호를 읽어 내어 상기 제2 표시패널에 기입하는 단계를 더 포함하고,
    상기 제1 메모리로부터 상기 제1 데이터신호가 리드 아웃되는 타이밍과 상기 제2 메모리로부터 상기 제2 데이터신호가 리드 아웃되는 타이밍이 서로 동기되는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  14. 제 13 항에 있어서,
    상기 제1 표시모듈과 상기 제2 표시모듈에서, 1 프레임을 정의하는 수직 동기신호를 상기 디스플레이 동기신호를 기반으로 가변하여, 상기 제1 데이터신호와 상기 제2 데이터신호의 랜더링 시간에 따라 1 프레임 기간을 변화시키는 단계를 더 포함하는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 제1 표시모듈과 상기 제2 표시모듈에서, 상기 수직 동기신호를 기반으로 제1 송출 제어신호 및 제2 송출 제어신호를 생성하여 상기 호스트 시스템에 공급하는 단계; 및
    상기 호스트 시스템에서, 상기 제1 송출 제어신호에 따라 상기 제1 표시모듈로 상기 제1 데이터신호의 송출 시점을 제어하고, 상기 제2 송출 제어신호에 따라 상기 제2 표시모듈로 상기 제2 데이터신호의 송출 시점을 제어하는 단계를 더 포함하는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  16. 제 15 항에 있어서,
    상기 제1 송출 제어신호의 하이 구간의 폭과, 상기 제2 송출 제어신호의 하이 구간의 폭은 상기 디스플레이 동기신호에 따라 가변되는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  17. 제 15 항에 있어서,
    상기 호스트 시스템에서 상기 디스플레이 동기신호를 참조하여 라이트 메모리 스타트 신호(Write Memory Start Signal)를 생성하는 단계를 더 포함하고,
    상기 제1 메모리에 상기 제1 데이터신호가 쓰여지는 타이밍과, 상기 제2 메모리에 상기 제2 데이터신호가 쓰여지는 타이밍은, 상기 라이트 메모리 스타트 신호에 따라 조절되는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  18. 제 17 항에 있어서,
    상기 라이트 메모리 스타트 신호의 라이징 타이밍이 상기 디스플레이 동기신호의 라이징 타이밍보다 빠른 경우,
    상기 라이트 메모리 스타트 신호에 따라 상기 제1 데이터신호가 상기 제1 메모리에 업데이트되고, 상기 라이트 메모리 스타트 신호에 따라 상기 제2 데이터신호가 상기 제2 메모리에 업데이트되며,
    상기 제1 표시패널과 상기 제2 표시패널에는 각각 상기 제1 메모리와 상기 제2 메모리에 업데이트된 데이터신호가 기입되는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  19. 제 17 항에 있어서,
    상기 라이트 메모리 스타트 신호의 라이징 타이밍이 상기 디스플레이 동기신호의 라이징 타이밍과 같거나 늦은 경우,
    상기 제1 데이터신호는 상기 제1 메모리에 업데이트 되지 않고, 상기 제2 데이터신호는 상기 제2 메모리에 업데이트되지 않고,
    상기 제1 표시패널과 상기 제2 표시패널에는 각각 이전 프레임에서 상기 제1 메모리와 상기 제2 메모리에 저장된 데이터 신호가 다시 기입되는 멀티 표시모듈을 갖는 표시장치의 구동방법.
  20. 제 17 항에 있어서,
    상기 디스플레이 동기신호가 소실되는 경우,
    상기 제1 표시패널과 상기 제2 표시패널에는 이전 프레임에서 기입된 데이터 신호가 다시 기입되는 단계를 더 포함하는 멀티 표시모듈을 갖는 표시장치의 구동방법.
KR1020170067698A 2017-05-31 2017-05-31 멀티 표시모듈을 갖는 표시장치와 그 구동방법 KR102363843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170067698A KR102363843B1 (ko) 2017-05-31 2017-05-31 멀티 표시모듈을 갖는 표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170067698A KR102363843B1 (ko) 2017-05-31 2017-05-31 멀티 표시모듈을 갖는 표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20180131705A true KR20180131705A (ko) 2018-12-11
KR102363843B1 KR102363843B1 (ko) 2022-02-17

Family

ID=64671941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067698A KR102363843B1 (ko) 2017-05-31 2017-05-31 멀티 표시모듈을 갖는 표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR102363843B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113077739A (zh) * 2020-01-06 2021-07-06 力晶积成电子制造股份有限公司 半导体封装
WO2022045676A1 (ko) * 2020-08-24 2022-03-03 엘지디스플레이(주) 표시장치와 그 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160099277A (ko) * 2015-02-12 2016-08-22 삼성전자주식회사 멀티 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160099277A (ko) * 2015-02-12 2016-08-22 삼성전자주식회사 멀티 디스플레이 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113077739A (zh) * 2020-01-06 2021-07-06 力晶积成电子制造股份有限公司 半导体封装
KR20210089064A (ko) * 2020-01-06 2021-07-15 파워칩 세미컨덕터 매뉴팩쳐링 코포레이션 반도체 패키지
CN113077739B (zh) * 2020-01-06 2023-12-19 力晶积成电子制造股份有限公司 半导体封装
WO2022045676A1 (ko) * 2020-08-24 2022-03-03 엘지디스플레이(주) 표시장치와 그 구동방법
GB2613752A (en) * 2020-08-24 2023-06-14 Lg Display Co Ltd Display device and driving method thereof
US11875725B2 (en) 2020-08-24 2024-01-16 Lg Display Co., Ltd. Display device and method of driving the same

Also Published As

Publication number Publication date
KR102363843B1 (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
CN106097951B (zh) 显示设备
KR102169169B1 (ko) 표시장치와 그 구동방법
TW432348B (en) Liquid crystal display method and liquid crystal display device improving motion picture display grade
KR101318005B1 (ko) 패널 적응형 게이트 스캔 신호 변조 기능을 가지는 액정디스플레이 장치
JP5536367B2 (ja) タイミング制御装置及びこれを有する表示装置
US8872808B2 (en) Driving integrated circuit and electronic apparatus
US10467976B2 (en) Drive circuit for display device and display device
US10614743B2 (en) Display apparatus and a method of driving the same
CN101159124A (zh) 显示驱动控制电路以及显示系统
KR20150019884A (ko) 디스플레이 구동 회로 및 디스플레이 장치
KR101341028B1 (ko) 표시 장치
TWI396167B (zh) 顯示裝置及其驅動方法，以及包含該顯示裝置之電子設備
KR101296622B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102363843B1 (ko) 멀티 표시모듈을 갖는 표시장치와 그 구동방법
KR20080010925A (ko) 구동장치 및 이를 갖는 표시장치
KR101446349B1 (ko) 액정표시장치와 그 구동방법
KR101918151B1 (ko) 쉬프트 레지스터와 이를 포함한 표시장치
KR101785339B1 (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR20070056890A (ko) 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법
CN112992079B (zh) 改善显示画质的方法及显示装置
US20050110750A1 (en) Apparatus and method of processing signals
KR20020080556A (ko) 액정표시장치 및 그 구동방법
KR101721261B1 (ko) 액정표시장치와 그의 데이터전송방법
KR101246568B1 (ko) 모바일 디스플레이 장치에서 가로 화면을 디스플레이하는방법과 장치 및 이를 포함하는 모바일 액정 표시 장치
KR20080025254A (ko) 액정표시장치의 스프레드 스펙트럼 신호 처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right