KR20020080556A - 액정표시장치 및 그 구동방법 - Google Patents
액정표시장치 및 그 구동방법 Download PDFInfo
- Publication number
- KR20020080556A KR20020080556A KR1020010020180A KR20010020180A KR20020080556A KR 20020080556 A KR20020080556 A KR 20020080556A KR 1020010020180 A KR1020010020180 A KR 1020010020180A KR 20010020180 A KR20010020180 A KR 20010020180A KR 20020080556 A KR20020080556 A KR 20020080556A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- liquid crystal
- cpu
- crystal display
- serial interface
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 표시모드에 따라 시스템과 구동회로간의 인터페이스 경로를 선택적으로 변경하여 소비전력을 감소시킬 수 있는 액정표시장치 및 그 구동방법을 제공하기 위한 것으로서, 본 발명의 액정표시장치는 CPU 및 비디오 칩셋 블록으로 구성된 시스템과, 디스플레이 하고자 하는 데이터의 종류 혹은 제어신호에 따라 상기 CPU 또는 비디오 칩셋 블록으로부터 선택적으로 데이터를 받아 상기 액정 패널을 구동시키기 위한 구동신호 및 데이터 신호를 출력하는 구동회로부와, 상기 구동회로부의 제어하에 화면을 디스플레이하는 액정 패널을 포함하여 구성되고, 본 발명의 액정표시장치의 구동방법은 CPU 및 비디오 칩셋 블록을 구비한 시스템과, 타이밍 컨트롤부를 구비한 구동회로 및 화면을 디스플레이하는 액정패널을 포함하는 액정표시장치의 구동방법에 있어서, 화면의 표시모드를 결정하는 스텝과, 상기 결정된 표시모드에 상응하여 데이터량이 많은 모드일 경우에는 상기 CPU와 상기 타이밍 컨트롤부가 병렬 인터페이싱하고, 데이터량이 적은 모드일 경우에는 상기 CPU와 상기 타이밍 컨트롤부가 직렬 인터페이싱하는 스텝을 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 디스플레이 장치에 관한 것으로 특히 액정표시장치 및 그 구동방법에 관한 것이다.
일반적으로, 액정표시장치는 두 장의 유리기판과 그 사이에 봉입된 액정층으로 구성되며, 상기 액정층에 신호 전압을 스위칭하는 스위칭소자로서 TFT(Thin Film Transistor)를 이용한다.
즉, 도 1에 도시된 바와 같이, 스위칭소자인 박막트랜지스터가 형성되어 있는 하부 유리기판(1)과, 칼라필터(Color filter)가 형성되어 있는 상부 유리기판(2) 사이에 액정(3)을 주입하여 상기 액정의 전기광학적 특성을 이용하는 것에 의해 영상효과를 얻는 비발광소자이다.
이와 같은 액정표시장치는 소비전력이 낮고, 휴대성이 양호하여 이동이 편리하므로 현재까지 주류를 이루고 있는 CRT(Cathode Ray Tube)를 대체할 수 있는 차세대 디스플레이 소자로 각광 받고 있다.
도 1에 도시된 바와 같이, 상기 하부 유리기판(1) 상에는 TFT어레이(4)가 구성되고, 상부 유리기판(2) 상에는 블랙매트릭스(5) 및 칼라 필터(6) 그리고 공통전극(7) 및 배향막(8)이 구성된다.
상기 하부 유리기판(1)과 상부 유리기판(2)은 에폭시 수지와 같은 씨일재(9)에 의해 합착되고, PCB(10) 상의 구동회로(11)는 TCP(Tape Carrier Package)(12)를 통해 하부 유리기판(1)과 연결되며, 상기 구동회로(11)에서는 화상을 디스플레이 하기 위한 각종 제어신호 및 신호 전압 등을 출력한다.
이하, 종래 기술에 따른 액정표시장치를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 후대용 단말기 혹은 전화기(mobile phone)용 등에 사용되는 중, 소면적의 박막트랜지스터 액정표시장치 및 시스템을 도시한 것으로서, 크게 CPU(21a) 및 비디오 칩셋(Video chipset) 블록(21b)으로 구성된 시스템부(21)와, 타이밍 컨트롤부(23a), 게이트 드라이버(23b) 및 소스 드라이버(23c)로 구성된 구동회로부(23)와, 실제로 화면이 디스플레이 되는 액정 패널(25)로 구성된다.
이와 같은 액정표시장치는 CPU(21a)에서 제공하는 정보를 바탕으로 상기 비디오 칩셋 블록(21b)은 액정 패널(25)에서 필요로 하는 영상 정보를 1초에 수십 번씩 타이밍 컨트롤부(23a)로 보내준다.
이때, 상기 필요로 하는 정보에는 액정 패널(25)에 구성되는 화소별 R, G, B 디지털 데이터와, 표시화면의 동기 신호들을 포함하는데, 칼라 수가 많을 경우에는 24개, 적을 경우에는 12개의 버스 라인을 통해 디지털 영상 정보를 보내준다.
상기 비디오 칩셋 블록(21b)은 새로운 영상신호 혹은 정지화면의 경우, 동일한 데이터를 일정한 주파수로 영상신호를 지속적으로 보내주며, 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 클럭신호(DCLK) 등과 같은 각종 제어신호 등을 발생한다.
그러나 상기 비디오 칩셋 블록(21b)에서는 정지화면과 같이 매 프레임(Frame)마다 영상신호가 동일한 경우에도 불구하고 지속적으로 영상정보를 타이밍 컨트롤부(23a)로 보내주는데, 이는 휴대폰과 같은 소비 전력이 적은 특성을 요구하는 시스템일 경우에는 소비 전력이 증가하게 되는 단점을 가지고 있다.
따라서, 이러한 단점을 극복하기 위해서 도 3과 같은 구성이 제안된 바 있다.
즉, 도 3에 도시된 바와 같이, 디스플레이의 타이밍 컨트롤부(23a)는 CPU(21a)와 직접적으로 인터페이스(interface)하고, 타이밍 컨트롤부(23a) 내부에는 영상정보를 적어도 1프레임은 저장할 수 있는 메모리를 구비하고 있어서 메모리부(23d) 저장된 정보를 액정표시장치에 1초에 수십 번씩 디스플레이 할 수 있도록 한다. 이때, 시스템의 정보가 바뀔 때마다 신호를 업-데이터(Up-date)함으로써, CPU로부터 타이밍 컨트롤부(23a)로 신호를 전달하는 횟수를 줄일 수 있게 된다. 이럴 경우, 신호가 자주 바뀌지 않는 정지화상 신호를 표시할 때는 전송에 필요한 소비 전력을 감소시킬 수 있다.
그러나 상기와 같은 종래 액정표시장치는 다음과 같은 문제점이 있었다.
타이밍 컨트롤부가 비디오 칩셋 블록을 거치지 않고 시스템의 CPU와 직접 억세스(Access)하게 될 경우, 데이터가 업-데이터될 경우에만 정보를 전송하므로 전송에 필요한 소비 전력은 감소시킬 수 있는 반면에 타이밍 컨트롤부에 프레임 버퍼(메모리부)를 갖춰야 하므로 타이밍 컨트롤부의 칩 사이즈가 증가하게 되고, 제조 원가가 상승하게 된다.
특히 풀 칼라(Full color)와 같이 데이터 양이 많을 경우에는 메모리의 용량이 증가하게 되며, 시스템 내부에서 프레임 메모리부가 다른 용도로 필요한 경우가 많으므로 상기 용도 및 정보 저장을 만족시키기 위해 이중으로 메모리를 구성하여야 하는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 감안하여 안출한 것으로서, 디스플레이 데이터의 종류에 따라 시스템과 구동회로간의 인터페이스 경로를 선택적으로 변경하여 소비전력을 감소시킬 수 있는 액정표시장치 및 그 구동방법을 제공하는데 목적이 있다.
도 1은 일반적인 액정표시장치의 구성도
도 2는 종래 기술에 따른 액정표시장치의 시스템 구성도
도 3은 종래 다른 실시예에 따른 액정표시장치의 시스템 구성도
도 4는 본 발명에 따른 액정표시장치의 시스템 구성도
도 5는 데이터 인터페이싱에 따른 타이밍도
도면의 주요부분에 대한 부호의 설명
41 : 시스템부 41a : CPU
41b : 비디오 칩셋 블록 43 : 구동회로부
43a : 타이밍 컨트롤부 43b : 시리얼 인터페이스부
43c : 게이트 드라이버 43d : 소스 드라이버
43e : 클럭신호 발생부 43f : SRAM버퍼부
상기의 목적을 달성하기 위한 본 발명의 액정표시장치는 CPU 및 비디오 칩셋 블록으로 구성된 시스템과, 디스플레이 하고자 하는 데이터의 종류 혹은 제어신호에 따라 상기 CPU 또는 비디오 칩셋 블록으로부터 선택적으로 데이터를 받아 상기 액정 패널을 구동시키기 위한 구동신호 및 데이터 신호를 출력하는 구동회로부와, 상기 구동회로부의 제어하에 화면을 디스플레이하는 액정 패널을 포함하여 구성되고, 본 발명의 액정표시장치의 구동방법은 CPU 및 비디오 칩셋 블록을 구비한 시스템과, 타이밍 컨트롤부를 구비한 구동회로 및 화면을 디스플레이하는 액정패널을 포함하는 액정표시장치의 구동방법에 있어서, CPU에서 화면의 표시모드를 결정하는 스텝과, 상기 결정된 표시모드에 상응하여 데이터량이 많은 모드일 경우에는 상기 CPU와 상기 타이밍 컨트롤부가 병렬 인터페이싱하고, 데이터량이 적은 모드일 경우에는 상기 CPU와 상기 타이밍 컨트롤부가 직렬 인터페이싱하는 스텝을 포함하여 이루어지는 것을 특징으로 한다.
이와 같은 본 발명의 액정표시장치는 직렬 인터페이스(Serial interface)와 병렬 인터페이스(Parallel interface)를 동시에 구현하여 타이밍 컨트롤부가 시스템으로부터 영상 정보를 받을 때, 디스플레이 데이터의 종류에 따라 직렬 인터페이스와 병렬 인터페이스를 선택적으로 사용함으로써 소비전력을 감소시킨다.
여기서, 상기 디스플레이 데이터의 종류라 함은 동화상(Moving picture)과 같이 데이터 량이 많은 정보와 데이터 량이 많지 않은 정보 즉, 문자 및 정지화상 그리고 정지화상 중에서도 칼라 수가 많은 정보 또는 칼라 수가 많지 않은 정보를 말한다.
즉, 입력되는 디지털 데이터가 동화상과 같이 정보량이 많은 데이터일 경우, 상기 데이터는 비디오 칩셋 블록을 통해 타이밍 컨트롤부로 전달되고, 정지화상과 문자와 같이 정보량이 적은 데이터일 경우에는 비디오 칩셋 블록을 거치지 않고 곧바로 타이밍 컨트롤부로 정보를 제공함으로써, 데이터 변화에 따른 시스템과 타이밍 컨트롤부와의 인터페이스 경로를 다양하게 구성함으로써, 불필요하게 낭비되는 전력 소모를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 액정표시장치를 설명하면 다음과 같다.
도 4는 본 발명에 따른 액정표시장치의 구성도이다.
도 4에 도시한 바와 같이, 크게 시스템부(41)와 구동회로부(43) 그리고 액정 패널(45)로 구성되며, 상기 시스템부(41)는 다시 CPU(41a)와 비디오 칩셋 블록(41b)으로 구성되고, 상기 구동회로부(43)는 타이밍 컨트롤부(43a)와, 시리얼 인터페이스부(43b)와 게이트 드라이버(43c) 및 소스 드라이버(43d), 그리고 상기 비디오 칩셋 블록(41b)의 대기 모드시 클럭신호를 발생하는 클럭신호 발생부(43e)를 포함하여 구성된다.
여기서, 디지털 데이터가 동화상과 같은 대용량의 데이터일 경우에 상기 CPU(41a)는 데이터 정보를 비디오 칩셋 블록(41b)을 통해 타이밍 컨트롤부(43a)로 전달한다.
만일, 입력되는 디지털 데이터가 정지화상이나 문자와 같은 LCD로 전송되는 정보량이 많지 않은 데이터일 경우에는 상기 CPU(41a)는 비디오 칩셋 블록(41b)을 거치지 않고 상기 시리얼 인터페이스부(43b)로 데이터 정보를 전달하고, 상기 시리얼 인터페이스부(43b)는 CPU(41a)로부터 받은 데이터 정보를 다시 타이밍 컨트롤부(43a)로 전달한다.
상기 타이밍 컨트롤부(43a) 내부에는 SRAM버퍼부(43f)가 구성되어 있어 상기 시리얼 인터페이스부(43b)로부터 수신한 데이터를 저장하고 있다가 제어신호에 의해 소스 드라이버(43d)로 전달한다.
이와 같이 디스플레이 데이터가 정지화상이나 문자 등과 같은 전송량이 적은 데이터일 경우에는 비디오 칩셋 블록(41b)은 대기 상태가 되도록 하여 데이터 전송에 필요한 소비전력을 최소화한다.
한편, 클럭신호 발생부(43e)는 상기 비디오 칩셋 블록(41b)이 대기 상태일 때, 클럭(Clock)신호를 발생하고, 시리얼 인터페이스부(43b)는 이 클럭신호를 기준으로 TFT-LCD의 각종 제어신호를 생성하고, 데이터를 처리하여 화면을 구동한다.
이와 같은 본 발명의 액정표시장치의 동작을 도 4 및 도 5를 참조하여 설명하면 다음과 같다.
먼저, 도 5는 칩셋 인터페이싱 타이밍도의 한 예를 보여주는 것으로서, 도면으로부터 데이터 클럭신호(DCLK)의 폴링 에지(Falling edge)에 동기되어 수평동기신호(Hsync)가 로우 레벨(Low level)로 활성화되고, 이어서 데이터 인에이블 신호(DE)가 하이 레벨(High level)로 활성화되는데, 상기 데이터 인에이블 신호(DE)가 활성화되면 R, G, B 디지털 데이터가 전송된다. 이때, 상기 데이터의 전송은 데이터 인에이블 신호가 로우 레벨로 비활성화될 때까지 계속되며, 상기 각 R, G, B는 6비트로 구성되어 있는 것을 예로 하였다.
한편, 상기 데이터 중에서 동화상과 같은 대용량의 데이터는 초당 여러 프레임의 정보가 필요하지만, 정지화상과 같은 경우는 데이터가 거의 변화하지 않는 경우도 있고, 칼라 수가 많은 경우 또는 칼라 수가 적은 경우도 있다. 따라서, 본 발명은 상기 데이터 량의 많고 적음에 따라 시스템(41)과 타이밍 컨트롤부(43a)간의 인터페이스 방식을 선택적으로 변화시킨다.
즉, 입력되는 영상 데이터가 동화상과 같이 데이터 전송량이 많은 경우에는 상기 데이터는 하이 스피드(high speed)로 변화한다. 따라서 이런 경우에는 상기 타이밍 컨트롤부(43a)는 비디오 칩셋 블록(41b)을 통해 데이터를 받아 각각 게이트 드라이버(43c) 및 소스 드라이버(43d)를 제어하여 액정 패널을 구동한다.
반면에, 정지화상이나 문자와 같이 데이터 전송량이 적은 경우에는 상기 타이밍 컨트롤부(43a)는 상기 비디오 칩셋 블록(41b)을 거치지 않고 직접 CPU(41a)로부터 데이터를 받아 상기 게이트 드라이버(43c) 및 소스 드라이버(43d)를 제어하여 액정 패널을 구동한다.
이때, 상기 비디오 칩셋 블록(41b)은 대기 모드가 되어 데이터 전송을 위해더 이상 전력을 소모하지 않는다.
한편, 비디오 칩셋 블록(41b)에서 출력되는 신호에는 동기화에 필요한 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 및 데이터 클럭신호(DCLK) 등이 있으며, 디지털 데이터는 상기 데이터 클럭신호(DCLK)에 의해 동기된다.
상기 비디오 칩셋 블록(41b)이 대기 상태에서는 상기 타이밍 컨트롤부(43a)는 SRAM버퍼부(43f)에 저장되어 있던 디지털 데이터를 적절한 타이밍에 소스 드라이버(43d)로 전달해주고, 상기 게이트 드라이버(43c)와 소스 드라이버(43d)를 제어하기 위한 각종 제어신호를 출력한다.
즉, 데이터가 비디오 칩셋 블록(41b)을 거치지 않고 타이밍 컨트롤부(43a)로 직접 전달되는 경우에는 데이터 전송이 필요한 때만 데이터를 수신하여 업-데이트하기 때문에 타이밍 컨트롤부(43a) 내에는 SRAM버퍼부(43f)가 필요하다. 상기 SRAM버퍼부(43f)는 CPU(41a)로부터 전달된 디지털 데이터를 일시적으로 저장하고 있다가 상기 클럭신호 발생부(43e)에서 출력되는 클럭신호에 동기되어 소스 드라이버(43d)로 전달한다.
이상에서와 같이, 타이밍 컨트롤부(43a)는 영상 데이터의 종류 즉, 데이터량이 많은 동화상과 데이터 량이 적은 정지화상 또는 문자에 따라 CPU(41a)로부터 직접 또는 간접적으로 데이터를 받아 게이트 드라이버(43c) 및 소스 드라이버(43d)를 제어하여 액정 패널(45)에 화면을 디스플레이 한다.
특히 휴대폰과 같은 제품에서는 동화상을 표시하는 모드와 문자 정보와 같이중간 칼라 그레이(Gray)를 요구하지 않는 모드로 구분할 수가 있는데, 일예로 문자만 표시하는 경우에는 화소당 1비트의 메모리만 필요로 하므로 SRAM버퍼부(43f)의 사이즈를 줄일 수가 있다.
뿐만 아니라, 표시되는 화면이 자주 바뀌지 않는 경우에 데이터를 비디오 칩셋 블록(41b)을 거치지 않고 직접 타이밍 컨트롤부(43a)에 전송하면 시스템과 LCD 모듈 사이의 신호선 수를 대폭 줄일 수가 있다.
이와 같이, 본 발명의 액정표시장치는 타이밍 컨트롤부(43a)가 데이터를 CPU(41a)로부터 직접 받는 경우와 비디오 칩셋 블록(41b)을 통해 받는 경우를 모두 포함하고 있다.
시리얼 인터페이스의 경우, 타이밍은 시리얼 인터페이스격 중의 하나인 I2C 버스 규격을 따르는 것을 실시예로 하였으며, I2C 수신부(도시되지 않음)를 TFT-LCD측에 위치시키면 된다.
상기 시리얼 인터페이스부(43b)를 통해 비디오 데이터뿐만 아니라 화면표시에 필요한 여러 가지 제어신호를 전송할 수 있으며, 도면에는 도시되지 않았지만, 상기 시리얼 인터페이스부(43b)에는 상기 제어신호들을 저장할 수 있는 레지스터(도시하지 않음)가 구성되어 있다.
이상 상술한 바와 같이, 본 발명의 액정표시장치 및 그 구동방법은 다음과 같은 효과가 있다.
디지털 데이터의 종류에 따라 시스템과 타이밍 컨트롤부와의 인터페이스 경로를 선택적으로 구성함으로써 전력 소비를 최소화할 수 있다.
즉, 정보량이 많은 동화상과 같은 데이터일 경우에는 타이밍 컨트롤부는 비디오 칩셋 블록을 통해 데이터를 전달받고, 정지화상 및 문자 또는 칼라 수가 많지 않은 경우에는 비디오 칩셋 블록을 대기상태로 만들어 비디오 칩셋 블록에서 데이터 전송을 위해 전원을 낭비하는 일이 없도록 함으로써, 전력 소모를 최소화할 수 있다.
Claims (10)
- CPU 및 비디오 칩셋 블록으로 구성된 시스템;디스플레이 하고자 하는 데이터의 종류 혹은 제어신호에 따라 상기 CPU 또는 비디오 칩셋 블록으로부터 선택적으로 데이터를 받아 상기 액정 패널을 구동시키기 위한 구동신호 및 데이터 신호를 출력하는 구동회로부;상기 구동회로부의 제어하에 화면을 디스플레이하는 액정 패널을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 구동회로부는상기 액정 패널에 구동신호를 인가하는 게이트 드라이버와,상기 액정 패널에 데이터 신호를 인가하는 소스 드라이버와,상기 CPU로부터 전달된 데이터를 일시 저장하는 시리얼 인터페이스부와,상기 시리얼 인터페이스부의 데이터 입출력 동기를 위한 클럭신호를 발생하는 클럭신호 발생부와,상기 시리얼 인터페이스부에 저장된 데이터를 상기 소스 드라이버로 출력하는 타이밍 컨트롤부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 데이터의 종류는 화면의 표시 모드에 따라 결정되는 것을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서, 상기 표시모드에 따라 동화상과 같이 정보량이 많은 데이터는 상기 비디오 칩셋 블록을 통해 상기 타이밍 컨트롤부로 전달되고, 정지화상 및 문자와 같이 정보량이 적은 데이터는 상기 CPU에서 상기 시리얼 인터페이스부로 전달되는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서, 상기 데이터가 CPU에서 시리얼 인터페이스부로 전달될 때 상기 비디오 칩셋 블록은 대기 모드가 되는 것을 특징으로 하는 액정표시장치.
- 제 2 항에 있어서, 상기 타이밍 컨트롤부는 에스램(SRAM)버퍼부를 더 포함하는 것을 특징으로 하는 액정표시장치.
- CPU 및 비디오 칩셋 블록을 구비한 시스템과, 타이밍 컨트롤부를 구비한 구동회로 및 화면을 디스플레이하는 액정패널을 포함하는 액정표시장치의 구동방법에 있어서,화면의 표시모드를 결정하는 스텝과,상기 결정된 표시모드에 상응하여 데이터량이 많은 모드일 경우에는 상기 CPU와 상기 타이밍 컨트롤부가 병렬 인터페이싱하고, 데이터량이 적은 모드일 경우에는 상기 CPU와 상기 타이밍 컨트롤부가 직렬 인터페이싱하는 스텝을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 7 항에 있어서, 상기 병렬 인터페이싱시 표시모드에 상응하는 디스플레이 데이터는 비디오칩셋 블록을 통해 구동회로로 전달되는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 7 항에 있어서, 상기 직렬 인터페이싱시 표시모드에 상응하는 디스플레이 데이터는 비디오 칩셋블록을 거치지 않고 구동회로에 전달되는 것을 특징으로 하는 액정표시장치의 구동방법.
- 제 9 항에 있어서, 상기 비디오 칩셋 블록은 대기 상태가 되는 것을 특징으로 하는 액정표시장치의 구동방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010020180A KR100741904B1 (ko) | 2001-04-16 | 2001-04-16 | 액정표시장치 및 그 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010020180A KR100741904B1 (ko) | 2001-04-16 | 2001-04-16 | 액정표시장치 및 그 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020080556A true KR20020080556A (ko) | 2002-10-26 |
KR100741904B1 KR100741904B1 (ko) | 2007-07-24 |
Family
ID=27701194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010020180A KR100741904B1 (ko) | 2001-04-16 | 2001-04-16 | 액정표시장치 및 그 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100741904B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100424317B1 (ko) * | 2002-03-06 | 2004-03-25 | 엘지전자 주식회사 | 냉장고 |
KR100454756B1 (ko) * | 2000-09-29 | 2004-11-05 | 세이코 엡슨 가부시키가이샤 | 전기광학장치 및 그 구동 방법, 유기 일렉트로 루미네선스표시장치, 및 전자기기 |
KR100814543B1 (ko) * | 2005-05-23 | 2008-03-17 | 선플러스 테크놀로지 코오퍼레이션, 리미티드. | Lcd 패널용 시간제어기, 소스 드라이버, 제어 회로 및 제어 방법 |
KR100817095B1 (ko) * | 2007-01-17 | 2008-03-27 | 삼성전자주식회사 | 비동기 인터페이스 방식에서 계조 보정 처리를 수행할 수있는 디스플레이 드라이버 및 디스플레이 드라이빙 방법 |
CN107657929A (zh) * | 2017-11-02 | 2018-02-02 | 北京时代奥视科技股份有限公司 | Sd卡数据的显示装置和显示设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100979446B1 (ko) * | 2010-05-04 | 2010-09-02 | (주)유디에스 | 복수의 서버에 의해 구동 가능한 고화질 전광판 디스플레이 시스템과 그 디스플레이 제어방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619814A (ja) * | 1991-02-26 | 1994-01-28 | Hitachi Ltd | 情報伝送装置のインターフェース |
JPH0595492A (ja) * | 1991-10-01 | 1993-04-16 | Ricoh Co Ltd | 画像出力装置 |
JP3129234B2 (ja) * | 1997-05-02 | 2001-01-29 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置 |
KR100408021B1 (ko) * | 2000-12-29 | 2003-12-01 | 엘지전자 주식회사 | 엘씨디 시스템의 인터페이스 장치 및 방법 |
-
2001
- 2001-04-16 KR KR1020010020180A patent/KR100741904B1/ko active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100454756B1 (ko) * | 2000-09-29 | 2004-11-05 | 세이코 엡슨 가부시키가이샤 | 전기광학장치 및 그 구동 방법, 유기 일렉트로 루미네선스표시장치, 및 전자기기 |
KR100424317B1 (ko) * | 2002-03-06 | 2004-03-25 | 엘지전자 주식회사 | 냉장고 |
KR100814543B1 (ko) * | 2005-05-23 | 2008-03-17 | 선플러스 테크놀로지 코오퍼레이션, 리미티드. | Lcd 패널용 시간제어기, 소스 드라이버, 제어 회로 및 제어 방법 |
KR100817095B1 (ko) * | 2007-01-17 | 2008-03-27 | 삼성전자주식회사 | 비동기 인터페이스 방식에서 계조 보정 처리를 수행할 수있는 디스플레이 드라이버 및 디스플레이 드라이빙 방법 |
CN107657929A (zh) * | 2017-11-02 | 2018-02-02 | 北京时代奥视科技股份有限公司 | Sd卡数据的显示装置和显示设备 |
Also Published As
Publication number | Publication date |
---|---|
KR100741904B1 (ko) | 2007-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102169169B1 (ko) | 표시장치와 그 구동방법 | |
KR100984419B1 (ko) | 표시제어 구동장치 및 표시 시스템 | |
US8519926B2 (en) | Liquid crystal display device and driving method thereof | |
KR20070117295A (ko) | 액정 표시 장치 및 그의 구동 집적 회로 칩 | |
US5602560A (en) | Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage | |
US8054262B2 (en) | Circuit for stabilizing common voltage of a liquid crystal display device | |
KR20060064106A (ko) | 액정표시장치 및 이를 이용한 모바일단말기 | |
US20060038740A1 (en) | Ghost image elimination in multi display device | |
KR100658276B1 (ko) | 액정 표시장치 및 그의 구동방법 | |
US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
US20040156246A1 (en) | Optoelectronic-device substrate, method for driving same, digitally-driven liquid-crystal-display, electronic apparatus, and projector | |
KR101653006B1 (ko) | 액정표시장치와 그 소비전력 저감방법 | |
KR100519466B1 (ko) | 평면표시장치 | |
KR20080064244A (ko) | 표시 장치의 구동 장치 | |
US8085231B2 (en) | Display device | |
KR100741904B1 (ko) | 액정표시장치 및 그 구동방법 | |
US20070080915A1 (en) | Display driver, electro-optical device, electronic instrument, and drive method | |
KR101329705B1 (ko) | 액정패널과 액정표시장치 및 그 구동방법 | |
KR20180131705A (ko) | 멀티 표시모듈을 갖는 표시장치와 그 구동방법 | |
US8866711B2 (en) | Driving method including refreshing a pixel memory and liquid crystal display device utilizing the same | |
US8207959B2 (en) | Display device | |
KR101386569B1 (ko) | 액정표시장치의 응답속도 개선 장치 및 방법 | |
KR101662839B1 (ko) | 액정표시장치 | |
JPH11265168A (ja) | 液晶駆動信号転送装置 | |
JP2000322018A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 10 |