KR20080010925A

KR20080010925A - 구동장치 및 이를 갖는 표시장치

Info

Publication number: KR20080010925A
Application number: KR1020060071625A
Authority: KR
Inventors: 이호형
Original assignee: 삼성전자주식회사
Priority date: 2006-07-28
Filing date: 2006-07-28
Publication date: 2008-01-31
Also published as: CN101114434B; US8072445B2; CN101114434A; US20080024474A1; KR101247114B1

Abstract

구동장치 및 이를 갖는 표시장치에서, 타이밍 컨트롤러는 외부장치로부터 제1 클럭 및 영상 데이터 신호를 입력받고, 제1 클럭보다 낮은 주파수를 갖는 제2 클럭 및 영상 데이터 신호를 출력한다. 데이터 구동회로는 타이밍 컨트롤러로부터 제2 클럭에 동기되어 영상 데이터 신호를 입력받고, 데이터 제어신호에 응답하여 영상 데이터신호를 픽셀전압으로 변환하여 출력한다. 게이트 구동회로는 제2 클럭에 근거하여 생성된 게이트 제어신호에 응답하여 게이트 전압을 출력한다. 따라서, 게이트 전압의 온-타임이 증가하여 표시장치의 충전율이 향상되고, 제1 및 제2 클럭의 주파수를 다르게 함으로써 전자방해 에너지를 감소시킬 수 있다.

Description

구동장치 및 이를 갖는 표시장치{DRIVING DEVICE AND DISPLAY APPARATUS HAVING THE SAME}

도 1은 본 발명의 일 실시예에 따른 구동장치의 블럭도이다.

도 2는 도 1에 도시된 구동장치를 구비하는 액정표시장치를 나타낸 블럭도이다.

도 3은 도 2에 도시된 제1 및 제2 클럭의 파형도이다.

*도면의 주요 부분에 대한 부호의 설명*

100 -- 구동장치 110 -- 타이밍 컨트롤러

120 -- 메모리 130 -- 위상동기루프

140 -- 데이터 구동회로 150 -- 게이트 구동회로

200 -- 표시부 210 -- 유효화소

300 -- 표시장치

본 발명은 구동장치 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 충전율을 향상시키고 전자방해 에너지를 감소시킬 수 있는 구동장치 및 이를 갖는 표시장치에 관한 것이다.

일반적으로 액정표시장치는 두 개의 표시기판과 그 사이에 개재된 액정층으로 이루어진 액정표시패널을 포함한다. 액정표시패널은 액정층에 전계를 인가하고, 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 표시한다.

일반적으로, 액정표시패널에는 다수의 게이트 라인, 다수의 데이터 라인, 다수의 게이트 라인과 다수의 데이터 라인에 연결된 다수의 화소가 구비된다. 다수의 게이트 라인에는 게이트 전압이 순차적으로 인가되고, 다수의 데이터 라인에는 픽셀전압이 인가된다. 다수의 화소는 게이트 전압에 응답하여 행 단위로 턴-온되어 픽셀전압을 출력한다. 따라서, 행 화소에 대응하는 액정층에 픽셀전압이 충전됨으로써, 액정층의 투과도가 제어된다.

그러나, 최근에는 액정표시패널이 점차 대형화됨에 따라서 액정표시패널에 구비되는 화소의 개수가 증가하고, 또한 액정표시장치의 해상도가 증가함에 따라서 단위 면적당 형성되는 화소 개수가 증가하는 추세에 있다.

이와 같이, 화소의 개수가 증가하면, 주어진 시간(한 프레임동안) 구동시켜야하는 행 화소의 개수가 증가하게 된다. 결과적으로, 화소의 전체 개수가 증가하면, 행 화소가 턴-온되는 시간이 상대적으로 감소되고, 그 결과 행 화소에 대응하는 액정층의 충전시간이 감소된다.

따라서, 액정표시장치의 충전율이 저하되고, 이러한 충전율 저하는 액정표시장치의 휘도 저하 및 휘도 균일성 저하의 원인이 된다.

따라서, 본 발명의 목적은 디스플레이 구간을 증가시킴으로써 충전율을 향상시키고, 전자방해를 감소시키기 위한 구동장치를 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기한 구동장치를 갖는 표시장치를 제공하는 것이다.

본 발명에 따른 구동장치는 타이밍 컨트롤러, 데이터 구동회로 및 게이트 구동회로를 포함한다. 상기 타이밍 컨트롤러는 외부장치로부터 제1 클럭 및 영상 데이터 신호를 입력받고, 상기 제1 클럭보다 낮은 주파수를 갖는 제2 클럭 및 상기 영상 데이터 신호를 출력하며, 데이터 제어신호 및 게이트 제어신호를 출력한다. 상기 데이터 구동회로는 상기 타이밍 컨트롤러로부터 상기 제2 클럭에 동기되어 상기 영상 데이터 신호를 입력받고, 상기 데이터 제어신호에 응답하여 상기 영상 데이터신호를 픽셀전압으로 변환하여 출력한다. 상기 게이트 구동회로는 상기 게이트 제어신호에 응답하여 게이트 전압을 출력한다.

본 발명에 따른 표시장치는 타이밍 컨트롤러, 데이터 구동회로, 게이트 구동회로 및 표시부를 포함한다. 상기 타이밍 컨트롤러는 외부장치로부터 제1 클럭 및 영상 데이터 신호를 입력받고, 상기 제1 클럭보다 낮은 주파수를 갖는 제2 클럭 및 상기 영상 데이터 신호를 출력하며, 데이터 제어신호 및 게이트 제어신호를 출력한다. 상기 데이터 구동회로는 상기 타이밍 컨트롤러로부터 상기 제2 클럭에 동기되어 상기 영상 데이터 신호를 입력받고, 상기 데이터 제어신호에 응답하여 상기 영 상 데이터신호를 픽셀전압으로 변환하여 출력한다. 상기 게이트 구동회로는 상기 게이트 제어신호에 응답하여 게이트 전압을 출력한다. 상기 표시부는 상기 픽셀전압을 입력받는 다수의 데이터 라인, 상기 게이트 전압을 순차적으로 입력받는 다수의 게이트 라인 및 상기 게이트 전압에 응답하여 상기 픽셀전압을 충전하는 다수의 화소로 이루어져 영상을 표시한다.

이러한 구동장치 및 이를 갖는 표시장치에 따르면, 데이터 구동회로는 상기 제1 클럭보다 낮은 주파수를 갖는 상기 제2 클럭에 응답하여 픽셀전압을 출력한다. 따라서, 한 프레임 중 디스플레이 구간이 확장되고, 그 결과 게이트 전압의 온-타임이 증가하여 표시장치의 충전율을 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 구동장치의 블럭도이다.

도 1을 참조하면, 구동장치(100)는 타이밍 컨트롤러(110), 메모리(120), 위상동기루프(130), 데이터 구동회로(140) 및 게이트 구동회로(150)를 포함한다.

상기 타이밍 컨트롤러(110)는 외부장치(미도시)로부터 수직동기신호(Vsync), 제1 수평동기신호(Hsync), 제1 클럭(CK1) 및 제1 영상 데이터 신호(data1)를 입력받는다. 상기 타이밍 컨트롤러(110)는 상기 제1 클럭(CK1)에 동기되어 한 프레임 분량의 제1 영상 데이터 신호(data1)를 입력받는다. 여기서, 상기 타이밍 컨트롤러(110)와 상기 외부장치는 저전압 차동시그널링(Low Voltage Differential Signaling: LVDS) 방식으로 데이터 통신이 이루어진다.

상기 타이밍 컨트롤러(110)는 상기 제1 클럭(CK1)에 동기되어 상기 제1 영상 데이터 신호(data1)를 상기 메모리(120)에 저장한다. 또한, 상기 타이밍 컨트롤러(110)는 상기 외부장치로부터의 상기 수직동기신호(Vsync)를 상기 위상동기루프(130)로 제공한다.

상기 위상동기루프(130)는 상기 타이밍 컨트롤러(110)로부터의 상기 수직동기신호(Vsync)를 이용하여 상기 제1 클럭(CK1)보다 낮은 주파수를 갖는 제2 클럭(CK2)을 생성한다. 상기 위상동기루프(130)로부터 생성된 상기 제2 클럭(CK2)은 상기 타이밍 컨트롤러(110)로 제공된다. 따라서, 상기 타이밍 컨트롤러(110)는 상기 제2 클럭(CK1)에 응답하여 상기 메모리(120)로부터 한 라인 단위의 제2 영상 데이터 신호(data2)를 독출한다. 또한, 상기 타이밍 컨트롤러(110)는 상기 제2 클럭(CK2)에 동기하여 상기 메모리(120)로부터 독출된 상기 제2 영상 데이터 신호(data2)를 상기 데이터 구동회로(140)로 전송한다. 여기서, 상기 타이밍 컨트롤러(110)와 상기 데이터 구동회로(140)는 축소스윙 차동 시그널링(Reduced Swing Differenced Signaling: RSDS) 방식으로 데이터 통신이 이루어진다.

한편, 상기 타이밍 컨트롤러(110)는 상기 제2 클럭(CK2)에 응답하여 상기 제1 수평동기신호(Hsync1)를 상기 제1 수평동기신호(Hsync1)보다 낮은 주파수를 갖는 제2 수평동기신호(미도시)로 변환한다. 또한, 상기 타이밍 컨트롤러(110)는 상기 수직동기신호(Vsync)를 근거로하여 데이터 제어신호(CT1)를 생성하고, 상기 제2 수평동기신호를 근거로하여 게이트 제어신호(CT2)를 생성한다.

상기 데이터 구동회로(140)는 상기 타이밍 컨트롤러(110)로부터 상기 제2 영 상 데이터 신호(data2)를 입력받고, 상기 데이터 제어신호(CT1)에 응답하여 상기 제2 영상 데이터 신호(data)를 픽셀전압(P1 ~ Pm)으로 변환하여 출력한다. 상기 게이트 구동회로(150)는 상기 타이밍 컨트롤러(110)로부터의 상기 게이트 제어신호(CT2)에 응답하여 제1 내지 제n 게이트 전압(G1 ~ Gn)을 순차적으로 출력한다.

상기 타이밍 컨트롤러(110)는 상기 외부장치와의 사이에 이용되는 제1 클럭(CK1)과 동일한 주파수를 갖는 클럭으로 상기 데이터 구동회로와 데이터 통신이 이루어지면, 한 주파수에 전자방해(Electromagnetic Interference: EMI) 에너지가 집중된다. 상술한 바와 같이, 상기 타이밍 컨트롤러(110)와 상기 데이터 구동회로(140)가 상기 제1 클럭(CK1)과 다른 주파수를 갖는 상기 제2 클럭(CK2)에 동기되어 데이터 통신이 이루어짐으로써, 상기 EMI 에너지를 분산시킬 수 있다.

도 2를 참조하면, 액정표시장치(300)는 영상을 표시하는 표시부(200) 및 상기 표시부(200)의 구동을 제어하는 구동장치(100)를 포함한다.

상기 표시부(200)는 제1 내지 제n+i 게이트 라인(GL1 ~ GLn+i) 및 상기 제1 내지 제n+i 게이트 라인(GL1 ~ GLn+i))과 절연되게 교차하는 제1 내지 제m+j 데이터 라인(DL1 ~ DLm+j)을 구비한다. 상기 표시부(200)는 영상이 표시되는 표시영역(DA)과 상기 표시영역(DA)에 인접하는 블랭킹 영역(BA)으로 구분된다. 상기 표시영역(DA)에는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn) 및 제1 내지 제m 데이터 라인(DL1 ~ DLm)이 구비되고, 상기 블랭킹 영역(BA)에는 제n+1 내지 제n+i 게이트 라인(GLn+1 ~ GLn+i) 및 제m+1 내지 제m+j 데이터 라인(DLm+1 ~ DLm+j)이 구비된다. 여기서, 상기 표시영역(DA)에 구비되는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn) 및 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)은 각각 유효 게이트 라인들 및 유효 데이터 라인들로 정의된다.

상기 표시영역(DA)에는 상기 유효 게이트 라인 및 상기 유효 데이터 라인에 의해서 매트릭스 형태로 유효 화소영역이 형성되고, 상기 유효 화소영역에는 실질적으로 영상이 표시되는데 이용되는 유효 화소(210)이 구비된다. 상기 유효 화소(210)는 박막 트랜지스터(Tr) 및 액정 커패시터(Clc)로 이루어진다.

상기 블랭킹 영역(BA)에는 상기 제n+1 내지 제n+i 게이트 라인(GLn+1 ~ GLn+i) 및 제m+1 내지 제m+j 데이터 라인(DLm+1 ~ DLm+j)에 의해서 정의된 비유효 화소영역이 형성되고, 상기 비유효 화소영역에는 신호가 인가되지 않는 비유효 화소(미도시)가 구비된다.

본 발명의 일 예로, 상기 표시부(200)에 구비되는 전체 게이트 라인의 개수가 838개이면, 이중 상기 유효 게이트 라인의 개수는 768개로 상기 전체 게이트 라인의 91.6%로 이루어진다. 또한, 상기 표시부(200)에 구비되는 전체 데이터 라인의 개수가 1600이면, 이중 상기 유효 데이터 라인의 개수는 1366개로 상기 전체 데이터 라인의 85.4%로 이루어진다. 결과적으로, 상기 표시부(200)의 전체 영역을 100으로 봤을 때 상기 표시영역(DA)은 상기 전체 영역의 78.2%를 차지한다.

상기 구동장치(100)는 타이밍 컨트롤러(110), 메모리(120), 위상동기루프(130), 데이터 구동회로(140) 및 게이트 구동회로(150)를 포함한다.

상기 위상동기루프(130)는 상기 타이밍 컨트롤러(110)로부터의 수직동기신호(Vsync)를 이용하여 제1 클럭(CK1)보다 낮은 주파수를 갖는 제2 클럭(CK2)을 생성하고, 생성된 상기 제2 클럭(CK2)을 상기 타이밍 컨트롤러(110)로 제공한다. 상기 타이밍 컨트롤러(110)는 상기 제2 클럭(CK2)에 동기하여 제2 영상 데이터 신호(data2)를 데이터 구동회로(140)로 전송한다.

여기서, 상기 제2 클럭(CK2)의 주파수는 상기 수직동기신호(Vsync)의 주파수, 상기 유효 데이터 라인(DL1 ~ DLm)의 개수, 상기 유효 게이트 라인(GL1 ~ GLn)의 개수의 곱으로 정의된다. 상기 수직동기신호(Vsync)의 주파수가 60Hz이고, 상기 유효 게이트 라인(GL1 ~ Gln)의 개수가 768개이며, 상기 유효 데이터 라인(DL1 ~ DLm)의 개수가 1366개이면, 상기 제2 클럭(CK2)은 62.9MHz의 주파수를 갖는다.

상기 데이터 구동회로(140)는 상기 타이밍 컨트롤러(110)로부터 상기 제2 영상 데이터 신호(data2)를 입력받고, 데이터 제어신호(CT1)에 응답하여 상기 제2 영상 데이터 신호(data)를 픽셀전압(P1 ~ Pm, 도 1에 도시됨)으로 변환하여 출력한다. 상기 데이터 구동회로(140)로부터 출력된 상기 픽셀전압(P1 ~ Pm)은 상기 유효 데이터 라인(DL1 ~ DLm)으로 인가된다. 여기서, 상기 데이터 제어신호(CT1)는 상기 수직동기신호(Vsync)를 근거로하여 생성된 것이다.

또한, 상기 게이트 구동회로(150)는 상기 타이밍 컨트롤러(110)로부터의 게이트 제어신호(CT2)에 응답하여 제1 내지 제n 게이트 전압(G1 ~ Gn)을 순차적으로 출력한다. 상기 게이트 구동회로(150)로부터 출력된 상기 제1 내지 제n 게이트 전압(GL1 ~ GLn)은 상기 유효 게이트 라인(GL1 ~ GLn)에 순차적으로 인가된다.

여기서, 상기 타이밍 컨트롤러(110)는 상기 제2 클럭(CK2)을 근거로하여 상기 제1 수평동기신호(Hsync1)를 상기 제1 수평동기신호(Hsync1)보다 낮은 주파수를 갖는 제2 수평동기신호로 변환한다. 구체적으로, 상기 제2 수평동기신호의 주파수는 상기 수직동기신호(Vsync)의 주파수와 상기 유효 게이트 라인(GL1 ~ GLn)의 개수의 곱으로 정의된다. 상기 수직동기신호(Vsync)의 주파수가 60Hz이고, 상기 유효 게이트 라인(GL1 ~ GLn)의 개수가 768개이면, 상기 제2 수평동기신호는 46.08KHz의 주파수를 갖는다.

상기 타이밍 컨트롤러(110)는 상기 제2 수평동기신호를 근거로하여 상기 게이트 제어신호(CT2)를 출력하고, 상기 게이트 구동회로(150)는 상기 게이트 제어신호(CT2)를 근거로하여 상기 제1 내지 제n 게이트 전압(G1 ~ Gn)을 생성한다. 따라서, 상기 제1 내지 제n 게이트 전압(G1 ~ Gn) 각각의 온-타임은 1/(제2 수평동기신호)로 정의된다. 상술한 바와 같이, 상기 제2 수평동기신호가 46.08KHz의 주파수를 가지면, 상기 제1 내지 제n 게이트 전압(G1 ~ Gn) 각각은 21.7㎲의 온-타임을 갖는다.

한편, 상기 제1 수평동기신호(Hsync1)의 주파수는 상기 수직동기신호(Vsync)의 주파수와 상기 전체 게이트 라인(GL1 ~ GLn+i)의 개수의 곱으로 정의된다. 따라서, 상기 수직동기신호(Vsync)의 주파수가 60Hz이고, 상기 전체 게이트 라인(GL1 ~ GLn+i)의 개수가 838개이면, 상기 제1 수평동기신호(Hsync1)는 상기 제2 수평동기신호보다 높은 50.28KHz의 주파수를 갖는다. 이때, 상기 게이트 구동회로(150)가 상기 제1 수평동기신호(Hsync1)에 근거하여 상기 제1 내지 제n 게이트 전압(G1 ~ Gn)을 생성할 경우, 상기 제1 내지 제n 게이트 전압(G1 ~ Gn) 각각은 19.89㎲의 온-타임을 갖는다. 즉, 본 발명에서는 상기 제1 내지 제n 게이트 전압(G1 ~ Gn) 각각의 온 타임이 1.8㎲ 증가한다.

결과적으로, 상기 데이터 구동회로(140)가 유효 게이트 라인(GL1 ~ GLn)과 유효 데이터 라인(DL1 ~ DLm)에 근거하여 생성된 상기 제2 클럭(CK2)에 동기되어 상기 제2 영상 데이터 신호(data2)를 입력받으면, 한 프레임 중 상기 표시부(200)가 턴-온되는 디스플레이 구간이 길어진다. 또한, 상기 게이트 구동회로(150)가 상기 유효 게이트 라인(GL1 ~ GLn)에 근거하여 생성된 상기 제2 수평동기신호에 응답하여 상기 제1 내지 제n 게이트 전압(G1 ~ Gn)을 출력하면, 상기 게이트 구동회로(150)로부터 출력되는 상기 제1 내지 제n 게이트 전압(G1 ~ Gn)의 온-타임이 증가한다. 따라서, 한 화소가 충전되는 시간이 증가하고, 그 결과 상기 표시장치(300)의 충전율을 향상시킬 수 있다.

도 3은 도 2에 도시된 제1 및 제2 클럭의 파형도이다.

도 3을 참조하면, 제2 클럭(CK2)은 제1 클럭(CK1)보다 낮은 주파수를 갖는다. 따라서, 상기 제2 클럭(CK2)의 한 주기(T2)는 상기 제1 클럭(CK1)의 한 주기(T1)보다 크다.

도 3에서, 제1 디스플레이 구간(DP1)은 한 프레임(1F) 중 도 1에 도시된 데이터 구동회로(140, 도 2에 도시됨)가 상기 제1 클럭(CK1)에 동기되어 픽셀전압(P1 ~ Pm, 도 2에 도시됨)을 출력하는 구간으로 정의된다. 제1 블랭크 구간(BP1)은 상기 데이터 구동회로(140)로부터 상기 픽셀전압(P1 ~ Pm)이 출력되지 않는 구간이 고, 상기 한 프레임(1F)에서 상기 제1 디스플레이 구간(DP1)을 뺀 구간으로 정의된다.

한편, 제2 디스플레이 구간(DP2)은 상기 한 프레임(1F) 중 상기 데이터 구동회로(140)가 상기 제2 클럭(CK2)에 동기되어 상기 픽셀전압(P1 ~ Pm)을 출력하는 구간으로 정의된다. 제2 블랭크 구간(BP2)은 상기 데이터 구동회로(140)로부터 상기 픽셀전압(P1 ~ Pm)이 출력되지 않는 구간이고, 상기 한 프레임(1F)에서 상기 제2 디스플레이 구간(DP2)을 뺀 구간으로 정의된다.

여기서, 상기 제2 클럭(CK2)은 상기 제1 클럭(CK1)보다 낮은 주파수를 가지므로, 상기 제2 디스플레이 구간(DP2)은 상기 제1 디스플레이 구간(DP1)보다 길다. 한편, 상기 제2 디스플레이 구간(DP2)이 길어진 만큼 상기 제2 블랭크 구간(BP2)이 상기 제1 블랭크 구간(BP1)보다 짧아진다.

상기 제2 디스플레이 구간(DP2)동안 게이트 구동회로(150, 도 2에 도시됨)는 제1 내지 제n 게이트 전압(G1 ~ Gn)을 순차적으로 출력한다. 상기 제2 디스플레이 구간(DP2)이 길어진 만큼 상기 제1 내지 제n 게이트 전압(G1 ~ Gn) 각각의 온-타임(DT)이 증가한다. 따라서, 한 화소가 충전되는 시간이 증가하고, 그 결과 상기 표시장치(300, 도 2에 도시됨)의 충전율을 향상시킬 수 있다.

이와 같은 구동장치 및 이를 갖는 표시장치에 따르면, 데이터 구동회로로 인가되는 상기 제2 클럭의 주파수가 상기 제1 클럭보다 낮게 설정됨으로써, 한 프레임 중 디스플레이 구간이 확장된다.

따라서, 상기 디스플레이 구간동안 게이트 구동회로로부터 순차적으로 출력되는 게이트 전압의 온-타임이 증가하고, 그 결과 표시장치의 충전율을 향상시킬 수 있다.

또한, 타이밍 컨트롤러와 데이터 구동회로의 데이터 통신에 상기 제1 클럭과 다른 주파수를 갖는 상기 제2 클럭이 이용됨으로써, 한 주파수에 전자방해 에너지가 집중되는 것을 방지함으로써, 표시장치의 전자방해 에너지를 감소시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

외부장치로부터 제1 클럭 및 제1 영상 데이터 신호를 입력받고, 상기 제1 클럭보다 낮은 주파수를 갖는 제2 클럭 및 제2 영상 데이터 신호를 출력하며, 데이터 제어신호 및 게이트 제어신호를 출력하는 타이밍 컨트롤러;

상기 타이밍 컨트롤러로부터의 상기 제2 클럭에 동기되어 상기 제2 영상 데이터 신호를 입력받고, 상기 데이터 제어신호에 응답하여 상기 제2 영상 데이터신호를 픽셀전압으로 변환하여 출력하는 데이터 구동회로; 및

상기 게이트 제어신호에 응답하여 게이트 전압을 출력하는 게이트 구동회로를 포함하는 것을 특징으로 하는 구동장치.
제1항에 있어서, 상기 제1 클럭보다 기 설정된 값만큼 낮은 주파수를 갖는 상기 제2 클럭을 생성하여 상기 타이밍 컨트롤러로 제공하는 위상동기루프를 더 포함하는 것을 특징으로 하는 구동장치.
제2항에 있어서, 상기 타이밍 컨트롤러는 상기 외부장치로부터 수직동기신호 및 제1 수평동기신호를 입력받고, 상기 수직동기신호를 상기 위상동기루프로 공급하며, 상기 위상동기루프의 상기 제2 클럭에 응답하여 상기 제1 수평동기신호보다 낮은 주파수를 갖는 제2 수평동기신호를 출력하는 것을 특징으로 하는 구동장치.
제3항에 있어서, 상기 타이밍 컨트롤러는 상기 수직동기신호에 응답하여 상기 데이터 제어신호를 생성하고, 상기 제2 수평동기신호에 응답하여 상기 게이트 제어신호를 생성하는 것을 특징으로 하는 구동장치.
제1항에 있어서, 상기 제1 영상 데이터 신호를 저장하는 메모리를 더 포함하고,

상기 타이밍 컨트롤러는 상기 제1 클럭에 응답하여 상기 제1 영상 데이터 신호를 상기 메모리에 저장하고, 제2 클럭에 응답하여 상기 메모리로부터 상기 제1 영상 데이터 신호를 상기 제2 영상 데이터 신호로서 독출하는 것을 특징으로 하는 구동장치.
외부장치로부터 제1 클럭 및 제1 영상 데이터 신호를 입력받고, 상기 제1 클럭보다 낮은 주파수를 갖는 제2 클럭 및 제2 영상 데이터 신호를 출력하며, 데이터 제어신호 및 게이트 제어신호를 출력하는 타이밍 컨트롤러;

상기 타이밍 컨트롤러로부터의 상기 제2 클럭에 동기되어 상기 제2 영상 데이터 신호를 입력받고, 상기 데이터 제어신호에 응답하여 상기 제2 영상 데이터신호를 픽셀전압으로 변환하여 출력하는 데이터 구동회로;

상기 게이트 제어신호에 응답하여 게이트 전압을 출력하는 게이트 구동회로;및

상기 픽셀전압을 입력받는 다수의 데이터 라인, 상기 게이트 전압을 순차적 으로 입력받는 다수의 게이트 라인 및 상기 게이트 전압에 응답하여 상기 픽셀전압을 충전하는 다수의 화소로 이루어져 영상을 표시하는 표시부를 포함하는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 제1 클럭보다 기 설정된 값만큼 낮은 주파수를 갖는 상기 제2 클럭을 생성하여 상기 타이밍 컨트롤러로 제공하는 위상동기루프를 더 포함하는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 타이밍 컨트롤러는 상기 외부장치로부터 수직동기신호 및 제1 수평동기신호를 입력받고, 상기 수직동기신호를 상기 위상동기루프로 공급하며, 상기 위상동기루프로부터의 상기 제2 클럭에 응답하여 상기 제1 수평동기신호보다 낮은 주파수를 갖는 제2 수평동기신호를 출력하는 것을 특징으로 하는 표시장치.
제8항에 있어서, 상기 제2 클럭의 주파수는 상기 수직동기신호의 주파수, 유효 데이터 라인의 개수, 유효 게이트 라인의 개수의 곱으로 정의되고,

상기 유효 데이터 라인은 상기 데이터 라인들 중 실질적으로 동작하는 데이터 라인이며, 상기 유효 게이트 라인은 상기 게이트 라인들 중 실질적으로 동작하는 게이트 라인인 것을 특징으로 하는 표시장치.
제9항에 있어서, 상기 수직동기신호의 주파수는 60Hz로 이루어지고,

상기 제2 수평동기신호는 상기 수직동기신호와 상기 유효 게이트 라인의 개수의 곱으로 정의되는 것을 특징으로 하는 표시장치.
제8항에 있어서, 상기 타이밍 컨트롤러는 상기 수직동기신호에 응답하여 상기 데이터 제어신호를 생성하고, 상기 제2 수평동기신호에 응답하여 상기 게이트 제어신호를 생성하는 것을 특징으로 하는 표시장치.
제11항에 있어서, 상기 게이트 전압의 온-타임은 1/(제2 수평동기신호)로 정의되는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 제1 영상 데이터 신호를 저장하는 메모리를 더 포함하고,

상기 타이밍 컨트롤러는 상기 제1 클럭에 응답하여 상기 제1 영상 데이터 신호를 상기 메모리에 저장하고, 제2 클럭에 응답하여 상기 메모리로부터 상기 제1 영상 데이터 신호를 상기 제2 영상 데이터 신호로서 독출하는 것을 특징으로 하는 표시장치.