KR100759969B1 - 플랫 패널 표시 장치 - Google Patents

플랫 패널 표시 장치 Download PDF

Info

Publication number
KR100759969B1
KR100759969B1 KR1020000078619A KR20000078619A KR100759969B1 KR 100759969 B1 KR100759969 B1 KR 100759969B1 KR 1020000078619 A KR1020000078619 A KR 1020000078619A KR 20000078619 A KR20000078619 A KR 20000078619A KR 100759969 B1 KR100759969 B1 KR 100759969B1
Authority
KR
South Korea
Prior art keywords
clock signal
signal
modulated
flat panel
image
Prior art date
Application number
KR1020000078619A
Other languages
English (en)
Other versions
KR20020049446A (ko
Inventor
권수현
박행원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000078619A priority Critical patent/KR100759969B1/ko
Publication of KR20020049446A publication Critical patent/KR20020049446A/ko
Application granted granted Critical
Publication of KR100759969B1 publication Critical patent/KR100759969B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 대화면 및 고해상도의 플랫 패널 표시 장치를 구동하는 구동 장치 및 그 방법에 관한 것이다. 본 발명에 의하면, 외부 입력 영상 신호와 클럭 신호를 처리하여 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하고, 상기 변환된 클럭 신호에 따라 상기 변환된 영상 신호를 저장하여, 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 변조 영상 신호를 생성할 수 있고, 또한, 외부 입력 클럭 신호에 따라 상기 외부 입력 영상 신호를 순차적으로 저장하여, 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 변조 영상 신호를 순차적으로 생성할 수 있으며, 타이밍 콘트롤러의 내부 로직을 통하여 외부 입력 클럭 신호를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성하여, 생성된 클럭 신호를 또다른 논리 회로의 조합을 통해 상기 외부 입력 클럭 신호의 펄스폭을 변조하고, 상기 변조 클럭 신호에 따라 외부 입력 영상 신호를 생성할 수 있게 함으로써, EMI 노이즈에 의한 시스템 클럭 신호와 데이터 신호등의 왜곡이나 손실을 충분히 보상할 수 있게 된다.
플랫 패널 표시 장치, 대화면, 고해상도, 펄스폭 변조, 논리회로, PLL

Description

플랫 패널 표시 장치{FLAT PANEL DISPLAY}
도 1은 통상적인 플랫 패널 표시 장치의 전체 회로 구성도를 설명하기 위한 도면이다.
도 2는 본 발명의 제1 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도이다.
도 3은 본 발명의 제2 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도이다.
도 4는 통상적으로 비변조 클럭 신호에 의하여 발생하는 EMI의 스펙트럼 분석 결과를 나타내는 도면이다.
도 5는 펄스폭 변조된 클럭 신호에 의하여 발생하는 EMI의 스펙트럼 분석 결과를 나타내는 도면이다.
도 6은 본 발명의 제3 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도이다.
도 7은 본 발명의 제4 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도이다.
도 8은 본 발명의 제3 또는 제4 실시예에 따라 펄스폭 변조된 클럭 신호를 나타내는 도면이다.
본 발명은 플랫 패널 표시 장치에 관한 것으로, 보다 상세하게는 대화면 및 고해상도의 플랫 패널 표시 장치를 구동하는 구동 장치 및 그 방법에 관한 것이다.
상용화되고 있는 대표적인 플랫 패널 표시 장치로는 액정 표시 장치가 있고, 고해상도 실현을 위하여 개발이 활발하게 진행 중인 것으로는 플라즈마 표시 장치가 있으며, 그 외에도 EL(Electro Luminescence) 표시 장치 등에 대한 개발이 진행되고 있다.
플랫 패널 표시 장치는 보통 두 장의 유리 기판의 사이에 셀들이 매트릭스 형태로 배열 되어있는 플랫 패널과 플랫 패널을 구동하는 PCB 모듈, 및 이들을 보호하고 일체화시키기 위한 케이스로 구성된다. 액정 표시 장치에서는 셀이 발광 소자로 이루어 진 것이 아니고, 광 차단 스위치로 이루어지므로 액정 패널 후면에 백 라이트 유니트(Back Light Unit) 등도 필요하다. 여기서, PCB 모듈은 외부로부터 R(red), G(green), B(blue) 영상 데이터와 동기 신호등을 입력받아 처리하여 플랫 패널에 영상 데이터, 스캐닝 신호, 타이밍 제어 신호등을 공급하여, 플랫 패널이 정상적으로 컴퓨터 영상, TV(television) 영상 기타 응용 영상 등을 디스플레이 할 수 있도록 하는 구동 회로에 해당한다. 이와 같이 플랫 패널에 영상 신호등을 공급하여 각종의 영상을 디스플레이 하도록 하는 구동 회로인 PCB 모듈은, 수 개의 PCB와 이들 PCB 간에 신호의 전달을 위한 수 개의 FPC(Flexible Printed Cable)로 이 루어진다.
한편, 도 1에 도시된 통상적인 플랫 패널 표시 장치의 전체 회로 구성도에서 보듯이, 통상적으로 플랫 패널(40)의 디스플레이 후면에서 플랫 패널(40)을 구동하는 SVGA(600*800)급 등 비교적 저해상도에서의 PCB 모듈은, 외부로부터 R, G, B 영상 데이터와 동기 신호등을 입력받아 FPGA(Flat Pin Grid Array) 형태로 된 커스텀 IC(Integrated Circuit)인 타이밍 콘트롤러(T-con: Timing-controller) 등에 의해 처리하여 플랫 패널(40)의 구조에 맞게 영상 데이터와 각종의 제어 신호를 처리하여 생성하는 메인 처리부(10), 메인 처리부(10)에서 받은 로우 드라이버 제어신호에 따라 로우 신호선에 스캐닝 신호를 공급하는 로우 드라이버 IC 탭(TAB:Tape Automated Bond)이 부착되는 로우 드라이버 PCB(20), 및 메인 처리부(10)에서 처리된 영상 데이터와 제어 신호를 받아 플랫 패널(40)에 영상 데이터를 공급하는 컬럼 드라이버 IC 탭이 부착되는 컬럼 드라이버 PCB(30)로 이루어져 있다. 여기서, 로우 드라이버 PCB(20)에는 로우 드라이버가 설치되어 있으며, 이 로우 드라이버는 플랫 패널(40)의 로우 신호선에 스캐닝 신호를 공급한다. 그리고 컬럼 드라이버 PCB(30)에는 컬럼 드라이버가 설치되어 있으며, 이 컬럼 드라이버는 플랫 패널(40)의 컬럼신호선에 영상 신호를 공급한다. 신호 전달을 위해 PCB간을 연결하는 플렉서블(flexible) 케이블인 FPC에는, 메인 처리부(10)에서 생성한 각종 로우 드라이버 제어신호(50,51) 등을 로우 드라이버에 전달하기 위해 로우 드라이버 PCB(20)와 연결을 이루는 FPC 및 메인 처리부(10)에서 생성한 각종 컬럼 영상 데이터 및 드라이버 제어신호(60,61) 등을 컬럼 드라이버에 전달하기 위해 컬럼 드라이버 PCB(30)와 연결을 이루는 FPC가 있다.
그러나, 대화면이고 UXGA(1200*1600), QXGA(2048*1536), QSXGA(2560*2048) 등 고해상도로 갈수록 데이터 처리 속도가 빨라짐에 따라, 전달하려는 신호와는 다른 고조파(harmonics) 성분이 발생되는 EMI(Electromagnetic Interference) 문제가 심각하게 대두되어, PCB 상에서의 고주파 신호의 송수신 상태가 불량하게 됨으로 써, 플랫 패널 표시 장치에서의 고화질 구현을 어렵게 만들고 있다.
메인(main) 클럭 신호의 주파수가 160MHz 정도되는 UXGA(1200*1600)급 이상의 해상도를 디스플레이하기 하기 위하여 보통 4분주 구동하는데, 이 경우에도 클럭 신호가 40MHz 정도로 다운되기는 하지만 EMI 문제는 역시 간과해서는 안될 정도가 되므로, 쉴딩(shielding), 필터링(filtering), 멀티-레이어(multi-layer) PCB 방법 등을 사용하나, 이러한 소극적인 대책만으로는 EMI 문제를 완전히 해결할 수 없다.
따라서, 본 발명의 목적은 대화면 및 고해상도의 플랫 패널 표시 장치를 구동하는데 있어서, EMI에 의한 신호 왜곡이나 손실 등을 급격히 저하시킬 수 있는 적극적인 보상 회로 및 그 방법을 제공하자는 데 있다.
이러한 기술적 과제를 달성하기 위한, 본 발명의 특징에 따른 플랫 패널 표시 장치는, 화소 전극에 영상 구동 신호를 전달하는 신호선 배열이, 스캐닝 신호를 전달하는 로우 신호선 배열과 영상 신호를 전달하는 컬럼 신호선 배열로 이루어지는 플랫 패널; 상기 플랫 패널의 로우 신호선에 스캐닝 신호를 공급하는 로우 드라이버; 상기 플랫 패널의 컬럼 신호선에 영상 신호를 공급하는 컬럼 드라이버; 및 외부 입력 클럭 신호로부터 펄스폭 변조된 클럭 신호를 생성시켜, 외부 입력 영상 신호 및 클럭 신호와, 상기 변조된 클럭 신호 및 이에 동기된 영상 신호에 대한 논리 회로의 조합을 통해 선택적으로 생성되는 영상 신호와 클럭 신호를 포함하여, 상기 로우 드라이버와 상기 컬럼 드라이버를 구동하는 신호를 외부 입력 신호의 처리를 통해 생성하여 대응되어 있는 드라이버에 공급하는 메인 PCB를 포함한다.
상기 메인 PCB는, 입력되는 클럭 신호를 펄스폭 변조하여 출력하는 분산 스펙트럼 IC; 및 상기 외부 입력 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하고, 상기 변환된 클럭 신호에 따라 상기 변환된 영상 신호를 저장하여, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 변조 영상 신호를 생성하며, 상기 변환된 영상 신호 및 클럭 신호와 상기 변조된 클럭 신호 및 영상 신호에 대한 논리 회로의 조합을 통해 선택적으로 출력하는 제어부를 포함한다.
상기 제어부는, 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부; 상기 타이밍 콘트롤부로부터 수신되는 클럭 신호에 따라 상기 타이밍 콘트롤부로부터 수신되는 변환된 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부; 및 상기 타이밍 콘트롤부와 상기 메모리부로부터 각각 수신되는 영상 신호와 클럭 신호를 논리 회로의 조합을 통해 선택적으로 출력하는 먹스부를 포함한다.
상기 메인 PCB는, 입력되는 클럭 신호를 펄스폭 변조하여 출력하는 분산 스펙트럼 IC; 및 상기 외부 입력 클럭 신호에 따라 상기 외부 입력 영상 신호를 순차적으로 저장하여, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변 조 클럭 신호와 변조 영상 신호를 순차적으로 생성하고, 상기 외부 입력 영상 신호 및 클럭 신호와 상기 변조된 클럭 신호 및 영상 신호에 대한 논리 회로의 조합을 통해 선택적으로 생성된 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 제어부를 포함한다.
상기 제어부는, 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부; 상기 제어부의 외부로부터 입력되는 클럭 신호에 따라 상기 제어부의 외부로부터 수신되는 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부; 및 상기 제어부의 외부와 상기 메모리부로부터 각각 수신되는 영상 신호와 클럭 신호에 대하여 논리 회로의 조합을 통해 선택적으로 출력하는 먹스부를 포함한다.
상기 분산 스펙트럼 IC에 입력되는 클럭 신호, 및 상기 제어부에 입력되는 외부 입력 클럭 신호와 외부 입력 영상 신호는,LVDS 또는 TMDS 중 어느 하나를 디코딩하여 발생시킨 신호들 인 것을 특징으로 한다.
본 발명의 다른 특징에 따른 플랫 패널 표시 장치는, 화소 전극에 영상 구동 신호를 전달하는 신호선 배열이, 스캐닝 신호를 전달하는 로우 신호선 배열과 영상 신호를 전달하는 컬럼 신호선 배열로 이루어지는 플랫 패널; 상기 플랫 패널의 로우 신호선에 스캐닝 신호를 공급하는 로우 드라이버; 상기 플랫 패널의 컬럼 신호선에 영상 신호를 공급하는 컬럼 드라이버; 및 내부에 설치된 타이밍 콘트롤러에서 외부 입력 클럭 신호를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성하여, 생성된 클럭 신호를 또다른 논리 회로의 조합을 통해 상기 외부 입력 클럭 신호의 펄스폭을 변조하고, 상기 변조 클럭 신호에 따라 생성되는 외부 입력 영상 신호를 포함하여, 상기 로우 드라이버와 상기 컬럼 드라이버를 구동하는 신호를 외부 입력 신호의 처리를 통해 생성하여 대응되어 있는 드라이버에 공급하는 메인 PCB를 포함한다.
상기 메인 PCB 내의 타이밍 콘트롤러는, 입력되는 클럭 신호를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성하는 딜레이부; 및 상기 딜레이부에서 생성한 클럭 신호를 또다른 논리 회로의 조합을 통해 에지 트리거하여, 상기 입력되는 클럭 신호의 펄스폭을 변조하여 출력하는 먹스부를 포함한다.
본 발명의 다른 특징에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치는, 플랫 패널 표시 장치의 타이밍 콘트롤러에 있어서, 입력되는 클럭 신호를 펄스폭 변조하여 출력하는 분산 스펙트럼 IC; 및 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부; 상기 타이밍 콘트롤부로부터 수신되는 클럭 신호에 따라 상기 타이밍 콘트롤부로부터 수신되는 변환된 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부; 및 상기 타이밍 콘트롤부와 상기 메모리부로부터 각각 수신되는 영상 신호와 클럭 신호를 논리 회로의 조합을 통해 선택적으로 출력하는 먹스부를 포함한다.
본 발명의 다른 특징에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치는, 플랫 패널 표시 장치의 타이밍 콘트롤러에 있어서, 입력되는 클럭 신호를 펄스폭 변조하여 출력하는 분산 스펙트럼 IC; 및 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부; 상기 제어부의 외부로부터 입력되는 클럭 신호에 따라 상기 제어부의 외부로부터 수신되는 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부; 및 상기 제어부의 외부와 상기 메모리부로부터 각각 수신되는 영상 신호와 클럭 신호에 대하여 논리 회로의 조합을 통해 선택적으로 출력하는 먹스부를 포함한다.
본 발명의 또 다른 특징에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치는, 플랫 패널 표시 장치의 타이밍 콘트롤러에 있어서, 입력되는 클럭 신호를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성하는 딜레이부; 및상기 딜레이부에서 생성한 클럭 신호를 또다른 논리 회로의 조합을 통해 에지 트리거하여, 상기 입력되는 클럭 신호의 펄스폭을 변조하여 출력하는 먹스부를 포함한다.
이에 따라, 외부 입력 영상 신호와 클럭 신호를 처리하여 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하고, 상기 변환된 클럭 신호에 따라 상기 변환된 영상 신호를 저장하여, 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 변조 영상 신호를 생성할 수 있고, 또한, 외부 입력 클럭 신호에 따라 상기 외부 입력 영상 신호를 순차적으로 저장하여, 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 변조 영상 신호를 순차적으로 생성할 수 있으며, 타이밍 콘트롤러의 내부 로직을 통하여 외부 입력 클럭 신호를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성하여, 생성된 클럭 신호를 또다른 논리 회로의 조합을 통해 상기 외부 입력 클럭 신호의 펄스폭을 변조하고, 상기 변조 클럭 신호에 따라 외부 입력 영상 신호를 생성할 수 있게 함으로써, EMI 노이즈에 의한 시스템 클럭 신호와 데이터 신호등의 왜곡이나 손실을 충분히 보상할 수 있게 된다.
본 발명의 특징에 따른 플랫 패널 표시 장치의 구동 방법은, PCB 모듈에 설치되어 클럭 신호의 펄스폭 변조를 행하는 펄스폭 변조 장치를 포함하는 플랫 패널 표시 장치의 구동 방법에 있어서,
(a) 입력되는 클럭 신호를 상기 펄스폭 변조 장치가 펄스폭을 변조하여 변조 클럭 신호로 출력하는 단계;
(b) 상기 펄스폭 변조 장치가 PCB 모듈의 외부 입력 클럭 신호에 따라 PCB 모듈의 외부에서 입력되는 영상 신호를 순차적으로 저장하고, 상기 변조 클럭 신호에 따라 변조 클럭 신호와 변조 영상 신호를 순차적으로 생성하는 단계;
(c) 상기 펄스폭 변조 장치가, 상기 PCB 모듈의 외부 입력 영상 신호 및 클럭 신호와, 상기 변조된 클럭 신호 및 영상 신호에 대한 논리 회로의 조합을 통해 선택적으로 영상 신호와 클럭 신호를 생성하는 단계; 및
(d) 상기 펄스폭 변조 장치가, 상기 (c) 단계에서 선택된 영상 신호와 클럭 신호를 플랫 패널의 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력함으로써, 플랫 패널이 디스플레이 하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예에 따른 플랫 패널 표시 장치의 구체적인 구성 및 동작을 첨부된 도면을 참조로 하여 상세히 설명한다.
첨부한 도 1에 도시되어 있듯이, 본 발명의 제1 실시예에 따른 플랫 패널 표시 장치의 기본 구성은, 플랫 패널(40), 로우 드라이버 PCB(20)에 설치된 로우 드라이버, 컬럼 드라이버 PCB(30)에 설치된 컬럼 드라이버, 메인 처리부(10)으로 이루어지며, 메인 처리부(10) 내의 펄스폭 변조 장치는 도 2에 도시되어 있듯이, 제어부(100)와 분산 스펙트럼 IC(SSIC:Spread Spectrum Integrated Circuit)(200)로 이루어져 있다. 여기서, 도 2는 본 발명의 제1 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도로서, 도 1의 메인 처리부(10)내에 설치되 있는 타이밍 콘트롤러(T-con)에 입력되는 영상 신호와 클럭 신호를 기존과는 달리 변조하여 입력시키는 펄스폭 변조 장치를 설명하기 위한 도면이다.
플랫 패널(40)은, 화소 전극에 영상 구동 신호를 전달하는 신호선 배열이, 스캐닝 신호를 전달하는 로우 신호선 배열과 영상 신호를 전달하는 컬럼 신호선 배 열로 이루어져있다.
로우 드라이버 PCB(20)에 설치된 로우 드라이버는, 상기 플랫 패널(40)의 로우 신호선에 스캐닝 신호를 공급한다.
컬럼 드라이버 PCB(30)에 설치된 컬럼 드라이버는, 상기 플랫 패널(40)의 컬럼 신호선에 영상 신호를 공급한다.
메인 처리부(10)는, 외부 입력 클럭 신호로부터 펄스폭 변조된 클럭 신호를 생성시켜, 외부 입력 영상 신호 및 클럭 신호와 상기 변조된 클럭 신호 및 이에 동기된 영상 신호를 외부 입력 신호와 처리하여 생성된 신호를 대응되어 있는 로우 드라이버와 컬럼 드라이버에 공급한다.
분산 스펙트럼 IC(200)는, 입력되는 클럭 신호를 펄스폭 변조하여 출력한다. 여기서, 분산 스펙트럼 IC(200)는 상용화되어 있는 IC로서, PLL(Phase Locked Logic)에 의하여 디지털 펄스 신호의 위상을 변조하는 장치를 말한다.
제어부(100)는 상기 외부 입력 영상 신호(101)와 클럭 신호(102)를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호(111)와 클럭 신호(112)로 변환하고, 상기 변환된 클럭 신호(112)에 따라 상기 변환된 영상 신호(111)를 저장하여, 상기 분산 스펙트럼 IC(200)로부터 수신된 변조 클럭 신호(201)에 따라 변조 클럭 신호(122)와 변조 영상 신호(121)를 생성하며, 상기 변환된 영상 신호(111) 및 클럭 신호(112)와 상기 변조된 클럭 신호(122) 및 영상 신호(121)에 대한 논리 회로의 조합을 통해 선택적으로 출력하는 것으로, 타이밍 콘트롤부(110), 메모리부(120), 먹스(mux)부(130)로 이루어져 있다.
타이밍 콘트롤부(110)는, 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력한다.
메모리부(120)는, 상기 타이밍 콘트롤부(110)로부터 수신되는 클럭 신호에 따라 상기 타이밍 콘트롤부(110)로부터 수신되는 변환된 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC(200)로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력한다.
먹스부(130)는, 상기 타이밍 콘트롤부(110)와 상기 메모리부(120)로부터 각각 수신되는 영상 신호와 클럭 신호를 논리 회로의 조합을 통해 선택적으로 출력한다.
이러한 구조로 이루어진 본 발명의 제1 실시예에 따른 플랫 패널 표시 장치의 동작을 보다 상세히 설명한다.
도 2에 도시된 펄스폭 변조 장치를 포함하고 있는 본 발명의 제1 실시예에 따른 플랫 패널 표시 장치의 디스플레이 동작은, 통상적인 플랫 패널 표시 장치의 디스플레이 동작과 유사하며, 다만, 도 2에 도시된 펄스폭 변조 장치에 의하여 기존의 타이밍 콘트롤러에서 출력하는 영상 신호와 클럭 신호를 펄스폭 변조하여 출력하는 과정이 다르게 된다.
통상적인 플랫 패널 표시 장치의 디스플레이 동작은, 도 1에 도시된 바와 같이, 메인 처리부(10)가 커넥터를 통하여 외부 입력 신호를 받아, 타이밍 콘트롤러(T-con)로 해상도 등 플랫 패널(40)의 구조에 맞게 영상 신호와 각종 제어 신호를 생성하여 로우 드라이버와 컬럼 드라이버에 공급하여 주면, 로우 드라이버와 컬럼 드라이버는 플랫 패널(40)상에 매트릭스 구조로 설치되 있는 화소에 구동 신호를 전달해 주기 위하여, 각각 로우 신호선과 컬럼 신호선에 구동 신호를 보내어 화소가 발광하도록 함으로써 디스플레이 동작이 이루어진다. 여기서, 외부로부터 입력되는 신호로는 도 1에 도시된 바와 같이 R,G,B 영상 데이터 신호, 동기 신호(sync), 시스템 클럭(CLK), 인에이블(enable), 및 전원(power) 등이 있다.
이때, 위에서 기술한 바와 같이, 영상 신호와 동기 되어 타이밍 콘트롤러에 입력되는 클럭 신호는, 해상도가 증가할수록 그 주파수가 증가함에 따라 구동 회로 상에서 발생되는 EMI가 심각하게 문제가 되므로 아래에서 기술하는 바와 같이 영상 신호와 클럭 신호의 펄스폭 변조를 통하여 특정 주파수에서 높게 나타나는 EMI를 저감시키고자 한 것이다.
도 2에 도시된 본 발명의 제1 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 동작은, 먼저, 타이밍 콘트롤부(110)에 입력되는 영상 신호(101)와 클럭 신호(102)를, 통상적인 방법으로 타이밍 콘트롤부(110)가 처리하여 컬럼 드라이버를 구동할 수 있는 영상 신호(111)와 클럭 신호(112)로 변환하여 출력하면, 분산 스펙트럼 IC(200)는, 타이밍 콘트롤부(110)로부터 클럭 신호(112)를 받아 펄스폭 변조하여 출력한다. 여기서 펄스폭 변조는, 일반적인 클럭 신호가 듀티비 50%를 갖는 것과는 달리, 도 5에 도시된 변조 클럭 신호와 같이, 연속적인 클럭 신호에 대하여 사용자가 원하는 시간축상의 위치에서 듀티비를 다르게 하거나, 지연된 신호로 만들어 주는 것을 말한다.
한편, 메모리부(120)는, 상기 타이밍 콘트롤부(110)로부터 수신되는 클럭 신호(112)에 따라 상기 타이밍 콘트롤부(110)로부터 수신되는 변환된 영상 신호(111)를 순차적으로 저장하며, 상기 분산 스펙트럼 IC(200)로부터 수신된 변조 클럭 신호(201)에 따라 변조 클럭 신호(122)와 저장된 영상 신호를 순차적으로 출력한다. 이때, 출력되는 영상 신호(122)는 변조된 클럭 신호(121)에 맞추어 출력되므로, 펄스폭 변조된 디지털 펄스로서의 영상 신호(121)가 된다. 이에 따라, 먹스부(130)는, 상기 타이밍 콘트롤부(110)와 상기 메모리부(120)로부터 각각 수신되는 영상 신호(111,121)와 클럭 신호(112,122)를 통상적인 논리 회로의 조합을 통해 선택적으로 출력한다.
이와 같이, 펄스폭 변조 장치에서 출력되는 영상 신호(131)와 클럭 신호(132), 및 타이밍 콘트롤부(110)에서 출력되는 기타 제어 신호는, 도 1의 로우 드라이버 PCB(20)와 컬럼 드라이버 PCB(30)에 전달되고, 각각에 설치된 로우 드라이버와 컬럼 드라이버는, 도 1의 플랫 패널(40)의 로우 신호선과 컬럼 신호선에 각각 스캐닝 신호와 영상 신호를 공급함으로써, 화소를 구동시켜 디스플레이 하게 되는 것이다.
이때, 시스템 클럭 신호의 주파수가 40MHz인 경우에 대한 메인 처리부(10)에서 발생되는 EMI의 크기를 비교한 것이, 도 4와 도 5이다. 즉, 클럭 신호를 변조하지 않은 경우와 변조한 경우의 EMI의 크기는 도 4와 도 5에 각각 도시된 바와 같이, 펄스폭 변조에 의하여 해당 주파수의 주변으로 EMI가 퍼짐으로써, 해당 주파수에서 급격히 크게 발생된 EMI의 크기가 크게 줄어든 것을 알 수 있다. 이렇게 함으로써, EMI의 크기가 회로 동작에 오판을 일으키는 임계치 근처에 있는 경우에, EMI에 의하여 발생되는 영상 신호의 데이터 왜곡을 줄이게 되어, 영상 신호의 데이터가 하이(high) 상태인지 또는 로우(low) 상태인지에 대한 회로적 오판을 방지할 수 있는 것이다.
도 3은 본 발명의 제2 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도로서, 그 외의 플랫 패널 표시 장치의 구성은 위에서 기술한 본 발명의 제1 실시예와 같으며, 외부에서 입력되는 영상 신호와 클럭 신호를 기존과는 달리 변조하여 도 1의 메인 처리부(10)내에 설치되 있는 타이밍 콘트롤러(T-con)에 입력시키는 펄스폭 변조 장치를 설명하기 위한 도면이다.
도 3에 도시된, 본 발명의 제2 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치는, 타이밍 콘트롤부(310)가 변조된 영상 신호(331)와 클럭 신호(332)를 받는 것을 제외하고는, 제1 실시예와 유사하며, 제어부(300)와 분산 스펙트럼 IC(400)로 이루어져 있다.
분산 스펙트럼 IC(400)는, 입력되는 클럭 신호를 펄스폭 변조하여 출력한다. 여기서, 분산 스펙트럼 IC(400)는 상용화되어 있는 IC로서, PLL에 의하여 디지털 펄스 신호의 위상을 변조하는 장치를 말한다.
제어부(300)는 외부 입력 클럭 신호(302)에 따라 외부 입력 영상 신호(301)를 순차적으로 저장하여, 상기 분산 스펙트럼 IC(400)로부터 수신된 변조 클럭 신호(401)에 따라 변조 클럭 신호(321)와 변조 영상 신호(322)를 순차적으로 생성하고, 상기 외부 입력 영상 신호(301) 및 클럭 신호(302)와 상기 변조된 클럭 신호 (321)및 영상 신호(322)에 대한 논리 회로의 조합을 통해 선택적으로 생성된 영상 신호(331)와 클럭 신호(332)를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호(311)와 클럭 신호(312)로 변환하여 출력하는 것으로, 타이밍 콘트롤부(310), 메모리부(320), 먹스부(330)로 이루어져 있다.
타이밍 콘트롤부(310)는, 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력한다.
메모리부(320)는, 상기 제어부(300)의 외부로부터 입력되는 클럭 신호에 따라 상기 제어부(300)의 외부로부터 수신되는 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC(400)로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력한다.
먹스부(330)는, 상기 제어부(300)의 외부와 상기 메모리부(320)로부터 각각 수신되는 영상 신호와 클럭 신호에 대하여 논리 회로의 조합을 통해 선택적으로 출력한다.
이러한 구조로 이루어진 본 발명의 제2 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 동작을 보다 상세히 설명한다.
도 3에 도시된 본 발명의 제2 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 동작은, 먼저, 분산 스펙트럼 IC(400)가, 제어부(300)의 외부에서 입력되는 클럭 신호(302)를 펄스폭 변조하여 출력한다. 다음에, 메모리부(320)는, 상기 제어부(300)의 외부로부터 입력되는 클럭 신호(302)에 따라 상기 제어부(300)의 외부로부터 수신되는 영상 신호(301)를 순차적으로 저장하며, 상기 분산 스펙트럼 IC(400)로부터 수신된 변조 클럭 신호(401)에 따라 변조 클럭 신호(321)와 저장된 영상 신호를 순차적으로 출력한다. 여기서도 제1 실시예에서와 같이, 출력되는 영상 신호(322)는 변조된 클럭 신호(321)에 맞추어 출력되므로, 펄스폭 변조된 디지털 펄스로서의 영상 신호(322)가 된다. 이에 따라, 먹스부(330)는, 상기 제어부(300)의 외부와 상기 메모리부(320)로부터 각각 수신되는 영상 신호(301,322)와 클럭 신호(302,321)에 대하여 논리 회로의 조합을 통해 선택적으로 출력한다.
이렇게 선택된 영상 신호(331)와 클럭 신호(332)는 타이밍 콘트롤부(310)로 전달되고, 타이밍 콘트롤부(310)는 입력되는 영상 신호(331)와 클럭 신호(332)를 통상적인 방법으로 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호(311)와 클럭 신호(312)로 변환하여 출력한다.
이와 같이 하여, 도 3의 펄스폭 변조 장치에서 출력되는 영상 신호(311)와 클럭 신호(312), 및 타이밍 콘트롤부(310)에서 출력되는 기타 제어 신호는, 도 1의 로우 드라이버 PCB(20)와 컬럼 드라이버 PCB(30)에 전달되고, 각각에 설치된 로우 드라이버와 컬럼 드라이버는, 도 1의 플랫 패널(40)의 로우 신호선과 컬럼 신호선에 각각 스캐닝 신호와 영상 신호를 공급함으로써, 화소를 구동시켜 디스플레이 하게 되는 것이다.
이렇게 하여, 제1 실시예에서 설명한 것과 같이, 클럭 신호를 변조하지 않은 경우와 도 3의 펄스폭 변조 장치에 의하여 클럭 신호를 변조한 경우의 EMI의 크기는 도 4와 도 5에 각각 도시된 바와 같이, 펄스폭 변조에 의하여 해당 주파수의 주 변으로 EMI가 퍼짐으로써, 해당 주파수에서 급격히 크게 발생된 EMI의 크기가 크게 줄어들게 된다.
한편, 본 발명의 분산 스펙트럼 IC(200,400)를 사용하는 제2 실시예의 제어부(300)는, LVDS(Low Voltage Differential Signal) 또는 TMDS(Time Modulation Differential Signal)을 디코딩(decoding)하는 로직을 구성할 수 있어서, 이렇게 하는 경우에 LVDS 또는 TMDS을 처리하여 통상적인 영상 신호와 클럭 신호를 발생시키고, 발생된 클럭 신호는 상기 제어부(300)의 외부로 출력한 다음, 상기 제2 실시예에서와 같이 분산 스펙트럼 IC(,400)를 사용하여 펄스폭 변조를 행함으로써, 위에서 제2 실시예의 동작을 설명한 것처럼, 변조된 영상 신호와 클럭 신호를 포함하는 화소 구동 신호로 화소를 구동시켜 디스플레이 할 수 있다.
도 6에는 본 발명의 제3 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도가 도시되어 있으며, 도 7에는 본 발명의 제4 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 구성도가 도시되어 있다. 여기서, 제3 실시예와 제4 실시예는, 제1 실시예 및 제2 실시예에서 각각 분산 스펙트럼 IC를 구성하는 PLL 회로에 의하여 펄스폭 변조가 이루어지도록 하는 것과는 달리, 통상 적인 도 1의 메인 처리부(10)에 설치된 타이밍 콘트롤러의 내부 로직에 의하여 펄스폭 변조가 이루어지도록 하는 것을 나타낸 것이다.
도 6과 도 7에 각각 도시된, 본 발명의 제3 실시예와 제4 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치는, 딜레이부(500,700)와 먹스부(600,800)로 이루어져 있고, 동작이 유사하므로 같이 설명하기로 한다.
딜레이부(500,700)는, 입력되는 클럭 신호를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성한다.
먹스부(600,800)는, 상기 딜레이부(500,700)에서 생성한 클럭 신호를 또다른 논리 회로의 조합을 통해 에지 트리거하여, 상기 입력되는 클럭 신호의 펄스폭을 변조하여 출력한다.
이러한 구조로 이루어진 본 발명의 제3 실시예와 제4 실시예에 따른 플랫 패널 표시 장치의 펄스폭 변조 장치의 동작을 보다 상세히 설명한다.
먼저, 도 1의 메인 처리부(10) 내부에 설치된 타이밍 콘트롤러의 내부 로직을 추가하여, 딜레이부(500,700)에 입력되는 클럭 신호(ICLK)를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호(BCLK1,BCLK2.BCLK3)와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성하면, 먹스부(600,800)는 생성된 클럭 신호를 또다른 논리 회로의 조합을 통해 에지 트리거하여상기 입력되는 클럭 신호(ICLK)의 펄스폭을 변조하고, 도 8에 도시된 것과 같은 변조된 클럭 신호(OCLK)에 따라 타이밍 콘트롤러는 외부 입력 영상 신호를 생성하게 된다. 여기서도 위에 기술된 바와 같이, 생성되는 영상 신호는 변조된 클럭 신호에 맞추어 출력되므로, 펄스폭 변조된 디지털 펄스로서의 영상 신호가 된다.
여기서도 펄스폭 변조는, 일반적인 클럭 신호가 듀티비 50%를 갖는 것과는 달리, 도 8에 도시된 변조 클럭 신호(OCLK)와 같이, 연속적인 클럭 신호에 대하여 사용자가 원하는 시간축상의 위치에서 듀티비를 다르게 하거나, 지연된 신호로 만 들어 주는 것을 말한다.
이와 같이 하여, 도 6과 도 7의 펄스폭 변조 장치에서 출력되는 변조 클럭 신호, 및 타이밍 콘트롤러에서 출력되는 변조 영상 신호와 기타 제어 신호는, 도 1의 로우 드라이버 PCB(20)와 컬럼 드라이버 PCB(30)에 전달되고, 각각에 설치된 로우 드라이버와 컬럼 드라이버는, 도 1의 플랫 패널(40)의 로우 신호선과 컬럼 신호선에 각각 스캐닝 신호와 영상 신호를 공급함으로써, 화소를 구동시켜 디스플레이 하게 되는 것이다.
이렇게 하여, 위에서 설명한 것과 같이, 클럭 신호를 변조하지 않은 경우와 도 6과 도 7의 펄스폭 변조 장치에 의하여 클럭 신호를 변조한 경우의 EMI의 크기는 도 4와 도 5에 각각 도시된 바와 같이, 펄스폭 변조에 의하여 해당 주파수의 주변으로 EMI가 퍼짐으로써, 해당 주파수에서 급격히 크게 발생된 EMI의 크기가 크게 줄어들게 된다.
위에 기술된 바와 같이, 본 발명의 실시예들에 따라, 외부 입력 영상 신호(101)와 클럭 신호(102)를 처리하여 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하고, 상기 변환된 클럭 신호(111)에 따라 상기 변환된 영상 신호(101)를 저장하여, PLL 회로로 구성된 분산 스펙트럼 IC(200)로부터 수신된 변조 클럭 신호(201)에 따라 변조 클럭 신호(122)와 변조 영상 신호(121)를 생성할 수 있고, 또한, 외부 입력 클럭 신호(302)에 따라 상기 외부 입력 영상 신호(301)를 순차적으로 저장하여, PLL 회로로 구성된 분산 스펙트럼 IC(400)로부터 수신된 변조 클럭 신호(401)에 따라 변조 클럭 신호(321)와 변조 영상 신호(322)를 순차적으로 생성할 수 있으며, 도 1의 메인 처리부(10) 내부에 설치된 타이밍 콘트롤러에서 내부 로직을 통하여 외부 입력 클럭 신호를 두 개 이상의 버퍼 회로에 의하여 순차적으로 지연된 클럭 신호와, 상기 순차적으로 지연된 클럭 신호들에 대한 논리 회로의 조합을 통한 클럭 신호를 생성하여, 생성된 클럭 신호를 또다른 논리 회로의 조합을 통해 상기 외부 입력 클럭 신호의 펄스폭을 변조하고, 상기 변조 클럭 신호에 따라 외부 입력 영상 신호를 생성할 수 있게 되었다.
이상 설명한 바와 같이, 본 발명에 따라 대화면 및 고해상도의 플랫 패널 표시 장치를 구동하는데 있어서, 분산 스펙트럼 IC나 타이밍 콘트롤러 내부의 주파수 변조 로직에 의하여 메인 클럭 신호와 영상 데이터 신호등의 주기를 변조하여 줌으로써, 동작 고주파수대의 에너지를 분산시켜 EMI 노이즈가 동작 고주파수대에 집중되지 않게 하는 적극적인 방법으로, 메인 클럭 신호와 데이터 신호등의 왜곡이나 손실을 충분히 보상할 수 있게 되었으므로, 대화면 및 고해상도의 플랫 패널에 정상적으로 영상 출력을 표시할 수 있게 되었다.

Claims (12)

  1. 화소 전극에 영상 구동 신호를 전달하는 신호선 배열이, 스캐닝 신호를 전달하는 로우 신호선 배열과 영상 신호를 전달하는 컬럼 신호선 배열로 이루어지는 플랫 패널;
    상기 플랫 패널의 로우 신호선에 스캐닝 신호를 공급하는 로우 드라이버;
    상기 플랫 패널의 컬럼 신호선에 영상 신호를 공급하는 컬럼 드라이버; 및
    입력되는 신호의 펄스폭을 변조하는 분산 스펙트럼 IC와 상기 분산 스펙트럼 IC와 연결되어 있으며, 상기 로우 드라이버와 상기 컬럼 드라이버를 구동하는 신호를 외부 입력 신호의 처리를 통해 생성하여 대응되어 있는 상기 로우 드라이버 또는 상기 컬럼 드라이버에 공급하는 제어부
    를 포함하는 플랫 패널 표시 장치.
  2. 제 1항에 있어서,
    상기 제어부는,
    입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부;
    상기 타이밍 콘트롤부로부터 수신되는 클럭 신호에 따라 상기 타이밍 콘트롤부로부터 수신되는 변환된 영상 신호를 순차적으로 저장하고, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부; 및
    상기 타이밍 콘트롤부로부터 수신되는 클럭 신호와 영상 신호, 그리고 상기 메모리부로부터 수신되는 상기 변조 클럭 신호와 영상 신호를 입력으로 하여 하나의 영상 신호 및 하나의 클럭 신호를 출력하는 먹스(multiplex, MUX)부
    를 포함하는 플랫 패널 표시 장치.
  3. 제 2항에 있어서,
    상기 분산 스펙트럼 IC는 상기 타이밍 콘트롤부를 통해 출력된 클럭 신호를 상기 입력 신호로 전달받아 상기 클럭 신호의 펄스폭을 변조하여 상기 변조 클럭 신호를 출력하는 플랫 패널 표시 장치.
  4. 제 1항에 있어서,
    상기 제어부는,
    상기 제어부의 외부로부터 입력되는 클럭 신호에 따라 상기 제어부의 외부로부터 수신되는 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부;
    상기 제어부의 외부로부터 수신되는 영상 신호와 클럭 신호, 그리고 상기 메모리부로부터 수신되는 영상 신호와 상기 변조 클럭 신호를 입력으로 하여 하나의 영상신호 및 하나의 클럭 신호를 출력하는 먹스부; 및
    상기 먹스부로부터 출력된 영상 신호와 클럭 신호를 수신하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부
    를 포함하는 플랫 패널 표시 장치.
  5. 제4항에 있어서,
    상기 분산 스펙트럼 IC는 상기 외부로부터 입력되는 클럭 신호를 입력 신호로 전달받아 상기 클럭 신호의 펄스폭을 변조하여 상기 변조 클럭 신호를 출력하는 플랫 패널 표시 장치.
  6. 제 3항에 있어서,
    상기 분산 스펙트럼 IC에 입력되는 클럭 신호, 및 상기 제어부에 입력되는 외부 입력 클럭 신호와 외부 입력 영상 신호는,
    LVDS 또는 TMDS 중 어느 하나를 디코딩하여 발생시킨 신호들 인 것
    을 특징으로 하는 플랫 패널 표시 장치.
  7. 화소 전극에 영상 구동 신호를 전달하는 신호선 배열이, 스캐닝 신호를 전달하는 로우 신호선 배열과 영상 신호를 전달하는 컬럼 신호선 배열로 이루어지는 플랫 패널;
    상기 플랫 패널의 로우 신호선에 스캐닝 신호를 공급하는 로우 드라이버;
    상기 플랫 패널의 컬럼 신호선에 영상 신호를 공급하는 컬럼 드라이버; 및
    두 개 이상의 버퍼 회로와 복수의 논리 회로를 포함하며, 외부로부터 입력되는 클럭 신호를 지연시켜 출력하는 지연부와 상기 지연부에서 생성한 클럭 신호를 에지 트리거하여, 상기 클럭 신호의 펄스폭을 변조하여 출력하는 먹스부를 포함하며, 상기 변조된 클럭 신호에 따라 외부 입력 영상 신호를 생성하는 타이밍 콘트롤러를 포함하여, 상기 로우 드라이버와 상기 컬럼 드라이버를 구동하는 신호를 외부 입력 신호의 처리를 통해 생성하여 대응되어 있는 드라이버에 공급하는 메인 신호 처리부
    를 포함하는 플랫 패널 표시 장치.
  8. 삭제
  9. 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부;
    상기 타이밍 콘트롤부로부터 수신되는 클럭 신호의 펄스폭을 변조하여 출력하는 분산 스펙트럼 IC;
    상기 타이밍 콘트롤부로부터 수신되는 클럭 신호에 따라 상기 타이밍 콘트롤부로부터 수신되는 변환된 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부; 및
    상기 타이밍 콘트롤부로부터 수신되는 클럭 신호와 영상 신호, 그리고 상기 메모리부로부터 수신되는 상기 변조 클럭 신호와 영상 신호를 입력으로 하여 하나의 영상신호 및 하나의 클럭 신호를 출력하는 먹스부
    를 포함하는 플랫 패널 표시 장치.
  10. 외부로부터 입력되는 클럭 신호의 펄스폭 변조하여 출력하는 분산 스펙트럼 IC;
    상기 외부로부터 입력되는 클럭 신호에 따라 외부로부터 수신되는 영상 신호를 순차적으로 저장하며, 상기 분산 스펙트럼 IC로부터 수신된 변조 클럭 신호에 따라 변조 클럭 신호와 저장된 영상 신호를 순차적으로 출력하는 메모리부;
    상기 외부로부터 수신되는 클럭 신호와 영상 신호, 그리고 상기 메모리부로부터 수신되는 상기 변조 클럭 신호와 영상 신호를 입력으로 하여 하나의 영상신호와 하나의 클럭 신호를 출력하는 먹스부; 및
    상기 먹스부로부터 입력되는 영상 신호와 클럭 신호를 처리하여 상기 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력하는 타이밍 콘트롤부
    를 포함하는 플랫 패널 표시 장치.
  11. 삭제
  12. PCB 모듈에 설치되어 클럭 신호의 펄스폭 변조를 행하는 펄스폭 변조 장치를 포함하는 플랫 패널 표시 장치의 구동 방법에 있어서,
    (a) 입력되는 클럭 신호를 상기 펄스폭 변조 장치가 펄스폭을 변조하여 변조 클럭 신호로 출력하는 단계;
    (b) 상기 펄스폭 변조 장치가 PCB 모듈의 외부 입력 클럭 신호에 따라 PCB 모듈의 외부에서 입력되는 영상 신호를 순차적으로 저장하고, 상기 변조 클럭 신호에 따라 변조 클럭 신호와 변조 영상 신호를 출력하는 단계;
    (c) 상기 펄스폭 변조 장치가, 상기 PCB 모듈의 외부 입력 영상 신호 및 클럭 신호와, 상기 변조된 클럭 신호 및 상기 변조된 영상 신호를 입력으로 하여 하나의 영상 신호와 하나의 클럭 신호를 출력하는 단계; 및
    (d) 상기 펄스폭 변조 장치가, 상기 (c) 단계에서 선택된 영상 신호와 클럭 신호를 플랫 패널의 컬럼 드라이버를 구동할 수 있는 영상 신호와 클럭 신호로 변환하여 출력함으로써, 플랫 패널이 디스플레이 하는 단계
    를 포함하는 플랫 패널 표시 장치의 구동 방법.
KR1020000078619A 2000-12-19 2000-12-19 플랫 패널 표시 장치 KR100759969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000078619A KR100759969B1 (ko) 2000-12-19 2000-12-19 플랫 패널 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000078619A KR100759969B1 (ko) 2000-12-19 2000-12-19 플랫 패널 표시 장치

Publications (2)

Publication Number Publication Date
KR20020049446A KR20020049446A (ko) 2002-06-26
KR100759969B1 true KR100759969B1 (ko) 2007-09-18

Family

ID=27683410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000078619A KR100759969B1 (ko) 2000-12-19 2000-12-19 플랫 패널 표시 장치

Country Status (1)

Country Link
KR (1) KR100759969B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510499B1 (ko) * 2002-12-04 2005-08-26 삼성전자주식회사 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치
KR101247114B1 (ko) 2006-07-28 2013-03-25 삼성디스플레이 주식회사 구동장치 및 이를 갖는 표시장치
KR102565753B1 (ko) * 2016-12-28 2023-08-11 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062747A (ja) * 1996-08-16 1998-03-06 Seiko Epson Corp 表示装置、電子機器及び駆動方法
KR20000034672A (ko) * 1998-11-30 2000-06-26 김영남 전계방출 표시소자의 구동 시스템
KR20000034675A (ko) * 1998-11-30 2000-06-26 김영남 전계방출 표시기의 구동장치
KR20000050420A (ko) * 1999-01-08 2000-08-05 김순택 프레임 계조 및 펄스폭 변조 계조 방식을 혼합하여 계조전압을 발생하는 액정표시장치
JP2000269816A (ja) * 1999-03-16 2000-09-29 Seiko Epson Corp Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062747A (ja) * 1996-08-16 1998-03-06 Seiko Epson Corp 表示装置、電子機器及び駆動方法
KR20000034672A (ko) * 1998-11-30 2000-06-26 김영남 전계방출 표시소자의 구동 시스템
KR20000034675A (ko) * 1998-11-30 2000-06-26 김영남 전계방출 표시기의 구동장치
KR20000050420A (ko) * 1999-01-08 2000-08-05 김순택 프레임 계조 및 펄스폭 변조 계조 방식을 혼합하여 계조전압을 발생하는 액정표시장치
JP2000269816A (ja) * 1999-03-16 2000-09-29 Seiko Epson Corp Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器

Also Published As

Publication number Publication date
KR20020049446A (ko) 2002-06-26

Similar Documents

Publication Publication Date Title
US8400567B2 (en) Method for recovering pixel clocks based on internal display port interface and display device using the same
KR100572218B1 (ko) 평판디스플레이시스템의화상신호인터페이스장치및그방법
US7084840B2 (en) Liquid crystal display device
JP4427038B2 (ja) 液晶表示装置の駆動回路及びその駆動方法
KR101279892B1 (ko) 액정표시모듈의 검사 장치
US10249258B2 (en) Display interface device and data transmission method thereof
US5742265A (en) AC plasma gas discharge gray scale graphic, including color and video display drive system
US20020075253A1 (en) Flat panel display device
US20100103149A1 (en) Driving System of Liquid Crystal Display
US7133016B2 (en) Flat panel display and drive method thereof
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
KR20120060577A (ko) 타이밍 컨트롤러 및 이를 이용한 액정표시장치
JP2008257157A (ja) 回路基板、及びそれを含む液晶表示装置
KR100350650B1 (ko) 액정 표시 장치
US9466249B2 (en) Display and operating method thereof
KR100759969B1 (ko) 플랫 패널 표시 장치
US9311840B2 (en) Display and operating method thereof
KR20170065088A (ko) 표시장치, 표시장치의 스프레드 스펙트럼 신호 처리 장치 및 방법
KR20050031626A (ko) 평판 표시장치의 구동장치 및 구동방법
KR20030058138A (ko) 평판디스플레이장치 및 구동방법
KR101030539B1 (ko) 액정표시장치
KR100350638B1 (ko) 저전압신호발생,다중화회로를이용한박막트랜지스터액정표시장치
KR100598128B1 (ko) 디지탈 영상신호의 전송방식 변환장치
WO2013051223A1 (ja) 画像データ信号出力装置、画像データ信号入力装置、および画像表示装置
KR20060078591A (ko) 평판 표시장치의 구동장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee