KR20180123079A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180123079A
KR20180123079A KR1020187028800A KR20187028800A KR20180123079A KR 20180123079 A KR20180123079 A KR 20180123079A KR 1020187028800 A KR1020187028800 A KR 1020187028800A KR 20187028800 A KR20187028800 A KR 20187028800A KR 20180123079 A KR20180123079 A KR 20180123079A
Authority
KR
South Korea
Prior art keywords
resin layer
pressure
adhesive
sensitive adhesive
semiconductor chip
Prior art date
Application number
KR1020187028800A
Other languages
English (en)
Other versions
KR102091963B1 (ko
Inventor
에이지 하야시시타
Original Assignee
미쓰이 가가쿠 토세로 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 토세로 가부시키가이샤 filed Critical 미쓰이 가가쿠 토세로 가부시키가이샤
Publication of KR20180123079A publication Critical patent/KR20180123079A/ko
Application granted granted Critical
Publication of KR102091963B1 publication Critical patent/KR102091963B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/255—Polyesters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2467/00—Presence of polyester
    • C09J2467/006—Presence of polyester in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

본 발명의 반도체 장치의 제조 방법은, 이하의 4개의 공정을 적어도 구비하고 있다. (A) 방사선 경화형의 점착성 수지층(30)을 갖는 점착성 필름(50)과, 점착성 수지층(30) 상에 첩부된 1 또는 2 이상의 반도체 칩(70)을 구비하는 구조체(100)를 준비하는 공정, (B) 점착성 필름(50)에 대해 방사선을 조사하여, 점착성 수지층(30)을 가교하는 공정, (C) 공정(B) 후에, 점착성 수지층(30) 상에 첩부된 상태로, 반도체 칩(70)의 동작을 확인하는 공정, (D) 공정(C) 후에, 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업하는 공정

Description

반도체 장치의 제조 방법
본 발명은, 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 제조 공정에서는, 반도체 웨이퍼를 다이싱하여 반도체 칩을 얻은 후에, 얻어진 반도체 칩이 정상적으로 동작하는지를 확인하는 공정을 행하는 경우가 있다.
이 반도체 칩의 동작 확인 공정에서는, 예를 들어, 고온 또는 저온에서 반도체 칩의 동작 확인을 행한다. 이렇게 함으로써, 불량 발생의 요인이 내재하고 있는 반도체 칩의 열화를 가속할 수 있어, 반도체 칩의 초기 불량을 조기에 발생시켜, 그 불량품을 제거할 수 있다. 이것에 의해, 신뢰성이 우수한 반도체 칩을 수율 좋게 얻을 수 있다.
이와 같은 반도체 칩의 동작 확인의 가속 시험에 관한 기술로서는, 예를 들어, 특허문헌 1(일본 특허공개 평10-163281호 공보)에 기재된 것을 들 수 있다.
특허문헌 1에는, 복수개의 반도체 소자를 형성한 반도체 웨이퍼에 대해서 다이싱을 실시하고, 이 다이싱이 실시된 반도체 소자간의 위치 관계를 유지한 상태로 상기 반도체 소자에 형성된 전극에 테스터에 접속된 접촉 단자를 꽉 눌러 전기적으로 접속하고, 이 접속한 상태로 테스터에 의해 반도체 소자에 대해서 동작 특성 시험에 의한 검사를 행하여 반도체 소자를 제조하는 것을 특징으로 하는 반도체 소자의 제조 방법이 기재되어 있다.
일본 특허공개 평10-163281호 공보
본 발명자의 검토에 의하면, 특허문헌 1에 기재되어 있는 바와 같은 종래의 반도체 장치의 제조 방법에 관하여, 이하와 같은 과제를 발견했다.
우선, 본 발명자는, 종래의 반도체 장치의 제조 방법에 있어서, 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에, 반도체 칩을 고정하는 점착성 필름이 변형되거나 용융되거나 함을 지견했다. 이 경우, 점착성 필름 상의 반도체 칩의 위치 어긋남이 일어나거나 반도체 칩에 대한 점착력이 크게 향상되거나 하기 때문에, 그 후의 반도체 칩의 픽업이 손쉽게 되지 않게 되어 버린다.
더욱이, 본 발명자의 검토에 의하면, 점착성 필름의 변형이나 용융을 억제하기 위해서, 점착성 필름의 내열성을 높이면, 점착성 필름의 변형이나 용융이 억제되어 반도체 칩의 위치 어긋남이나 반도체 칩에 대한 점착력의 앙진은 개선되는 한편으로, 이번에는 점착성 필름의 신축성이나 유연성이 악화되어, 반도체 칩의 픽업이 손쉽게 되지 않게 되어 버림이 밝혀졌다.
즉, 종래의 반도체 장치의 제조 방법에서는, 고온 또는 저온에서의 반도체 칩의 동작 확인 후에 있어서의 반도체 칩의 픽업성에 있어서 개선의 여지가 있었다.
그 때문에, 종래의 반도체 장치의 제조 방법에서는, 반도체 칩의 픽업을 손쉽게 행하는 관점에서, 도 4에 나타내는 바와 같이 점착성 필름(50A) 상의 반도체 칩(70A)을 칩 트레이(80A) 등으로 한 번 픽업하고 나서, 재차, 반도체 칩(70A)을 로봇으로 이송하여 검사대(90A)에 배치하고, 고온 또는 저온에서의 반도체 칩의 동작 확인을 행하고, 그 후, 다시 반도체 칩(70A)을 칩 트레이(80A) 등으로 픽업하지 않으면 안 되어, 공정이 복잡하게 되어 있었다.
즉, 본 발명자들은, 종래의 반도체 장치의 제조 방법에는, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정의 간략화와, 반도체 칩의 픽업성을 양립시킨다고 하는 관점에 있어서, 개선의 여지가 있음을 발견했다.
본 발명은 상기 사정에 비추어 이루어진 것으로, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정을 간략화할 수 있음과 함께, 반도체 칩을 정밀도 좋게 픽업하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명자들은, 상기 과제를 달성하기 위해서 예의 검토를 거듭했다. 그 결과, 반도체 칩을 고정하는 필름으로서, 방사선 가교형의 점착성 수지층을 갖는 점착성 필름을 사용하고, 또한 반도체 칩의 동작을 확인하는 공정 전에, 상기 점착성 수지층을 방사선 가교하는 것에 의해, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정의 간략화와, 반도체 칩의 픽업성을 양립할 수 있음을 발견하여, 본 발명을 완성시켰다.
본 발명에 의하면, 이하에 나타내는 반도체 장치의 제조 방법이 제공된다.
[1]
방사선 경화형의 점착성 수지층을 갖는 점착성 필름과, 상기 점착성 수지층 상에 첩부(貼付)된 1 또는 2 이상의 반도체 칩을 구비하는 구조체를 준비하는 공정(A)와,
상기 점착성 필름에 대해 방사선을 조사하여, 상기 점착성 수지층을 가교하는 공정(B)와,
상기 공정(B) 후에, 상기 점착성 수지층 상에 첩부된 상태로, 상기 반도체 칩의 동작을 확인하는 공정(C)와,
상기 공정(C) 후에, 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 공정(D)
를 구비하는 반도체 장치의 제조 방법.
[2]
상기 [1]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정(C)에서는, 0℃ 이하 또는 50℃ 이상 200℃ 이하의 온도 환경하에서 상기 반도체 칩의 동작 확인을 행하는 반도체 장치의 제조 방법.
[3]
상기 [1] 또는 [2]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정(D)에서는, 상기 점착성 수지층에 있어서의 상기 반도체 칩이 첩부된 영역을 필름의 면내 방향으로 확장시켜, 인접하는 상기 반도체 칩간의 간격을 확대시킨 상태로, 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 반도체 장치의 제조 방법.
[4]
상기 [1] 내지 [3] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 점착성 필름은, 내열성 수지층, 유연성 수지층, 및 상기 점착성 수지층을 이 차례로 갖고,
상기 공정(C) 후에 상기 내열성 수지층을 상기 점착성 필름으로부터 박리하는 공정(E)를 추가로 구비하는 반도체 장치의 제조 방법.
[5]
상기 [4]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 내열성 수지층의 융점이 200℃ 이상이거나, 또는 상기 내열성 수지층은 융점을 갖지 않는 반도체 장치의 제조 방법.
[6]
상기 [4] 또는 [5]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 유연성 수지층의 융점이 100℃ 이상 250℃ 이하인 반도체 장치의 제조 방법.
[7]
상기 [4] 내지 [6] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 내열성 수지층을 구성하는 내열성 수지가 폴리이미드, 폴리아마이드, 및 폴리에스터로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
[8]
상기 [4] 내지 [7] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 유연성 수지층을 구성하는 유연성 수지가 폴리에스터계 엘라스토머, 폴리아마이드계 엘라스토머, 폴리이미드계 엘라스토머, 및 폴리뷰틸렌 테레프탈레이트로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
[9]
상기 [1] 내지 [8] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 유레테인계 점착제, 올레핀계 점착제, 및 스타이렌계 점착제로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
[10]
상기 [1] 내지 [9] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 점착성 필름의 전광선 투과율이 85% 이상인 반도체 장치의 제조 방법.
본 발명에 의하면, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정을 간략화할 수 있음과 함께, 반도체 칩을 정밀도 좋게 픽업하는 것이 가능한 반도체 장치의 제조 방법을 제공할 수 있다.
전술한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 기술하는 적합한 실시형태, 및 그것에 부수하는 이하의 도면에 의해 더 명확해진다.
도 1은 본 발명에 따른 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다.
도 2는 본 발명에 따른 실시형태의 점착성 필름의 구조의 일례를 모식적으로 나타낸 단면도이다.
도 3은 본 발명에 따른 실시형태의 반도체 장치의 제조 방법의 일례를 모식적으로 나타낸 단면도이다.
도 4는 종래의 반도체 장치의 제조 방법의 일례를 모식적으로 나타낸 단면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 이용하여 설명한다. 한편, 모든 도면에 있어서, 마찬가지인 구성 요소에는 공통의 부호를 붙이고, 적절히 설명을 생략한다. 또한, 도는 개략도이며, 실제의 치수 비율과는 일치하고 있지 않다. 또한, 수치 범위의 「A∼B」는 특별히 예고가 없으면, A 이상 B 이하를 나타낸다. 또한, 본 실시형태에 있어서, 「(메트)아크릴」이란, 아크릴, 메타크릴 또는 아크릴 및 메타크릴의 양쪽을 의미한다.
도 1은 본 발명에 따른 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다. 도 2는 본 발명에 따른 실시형태의 점착성 필름(50)의 구조의 일례를 모식적으로 나타낸 단면도이다. 도 3은 본 발명에 따른 실시형태의 반도체 장치의 제조 방법의 일례를 모식적으로 나타낸 단면도이다.
본 실시형태에 따른 반도체 장치의 제조 방법은, 이하의 4개의 공정을 적어도 구비하고 있다.
(A) 방사선 경화형의 점착성 수지층(30)을 갖는 점착성 필름(50)과, 점착성 수지층(30) 상에 첩부된 1 또는 2 이상의 반도체 칩(70)을 구비하는 구조체(100)를 준비하는 공정
(B) 점착성 필름(50)에 대해 방사선을 조사하여, 점착성 수지층(30)을 가교하는 공정
(C) 공정(B) 후에, 점착성 수지층(30) 상에 첩부된 상태로, 반도체 칩(70)의 동작을 확인하는 공정
(D) 공정(C) 후에, 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업하는 공정
본 발명자들의 검토에 의하면, 종래의 반도체 장치의 제조 방법에 관하여, 이하와 같은 과제를 발견했다.
우선, 본 발명자는, 종래의 반도체 장치의 제조 방법에 있어서, 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에, 반도체 칩을 고정하는 점착성 필름이 변형되거나 용융되거나 함을 지견했다. 이 경우, 점착성 필름 상의 반도체 칩의 위치 어긋남이 일어나거나 반도체 칩에 대한 점착력이 크게 향상되거나 하기 때문에, 그 후의 반도체 칩의 픽업이 손쉽게 되지 않게 되어 버린다.
더욱이, 본 발명자의 검토에 의하면, 점착성 필름의 변형이나 용융을 억제하기 위해서, 점착성 필름의 내열성을 높이면, 점착성 필름의 변형이나 용융이 억제되어 반도체 칩의 위치 어긋남이나 반도체 칩에 대한 점착력의 앙진은 개선되는 한편으로, 이번에는 점착성 필름의 신축성이나 유연성이 악화되어, 반도체 칩의 픽업이 손쉽게 되지 않게 되어 버림이 밝혀졌다.
즉, 종래의 반도체 장치의 제조 방법에서는, 고온 또는 저온에서의 반도체 칩의 동작 확인 후에 있어서의 반도체 칩의 픽업성에 있어서 개선의 여지가 있었다.
그 때문에, 종래의 반도체 장치의 제조 방법에서는, 반도체 칩의 픽업을 손쉽게 행하는 관점에서, 도 4에 나타내는 바와 같이 점착성 필름(50A) 상의 반도체 칩(70A)을 칩 트레이(80A) 등으로 한 번 픽업하고 나서, 재차, 반도체 칩(70A)을 로봇으로 이송하여 검사대(90A)에 배치하고, 고온 또는 저온에서의 반도체 칩의 동작 확인을 행하고, 그 후, 다시 반도체 칩(70A)을 칩 트레이(80A) 등에 픽업하지 않으면 안 되어, 공정이 복잡하게 되어 있었다.
즉, 본 발명자들은, 종래의 반도체 장치의 제조 방법에는, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정의 간략화와, 반도체 칩의 픽업성을 양립시킨다고 하는 관점에 있어서, 개선의 여지가 있음을 발견했다.
본 발명자들은, 상기 과제를 달성하기 위해서 예의 검토를 거듭했다. 그 결과, 반도체 칩을 고정하는 필름으로서, 방사선 가교형의 점착성 수지층(30)을 갖는 점착성 필름(50)을 사용하고, 또한 반도체 칩(70)의 동작을 확인하는 공정 전에, 점착성 수지층(30)을 방사선 가교하는 것에 의해, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정의 간략화와 반도체 칩의 픽업성을 양립할 수 있음을 발견했다.
즉, 점착성 수지층(30)을 가교하여 내열성이 향상된 점착성 필름(50)을 사용하여 상기 공정(C)를 행함으로써, 점착성 수지층(30)의 변형이나 용융이 억제되어 반도체 칩(70)의 위치 어긋남이나 반도체 칩에 대한 점착력의 앙진을 억제할 수 있고, 그 결과, 상기 공정(D)에서의 반도체 칩(70)의 픽업을 보다 정확하게 행할 수 있다.
더욱이, 점착성 필름(50) 상에 첩부한 채로, 고온 또는 저온에서의 반도체 칩(70)의 동작 확인을 행할 수 있기 때문에, 반도체 칩(70)의 동작 확인 전에 점착성 필름(50)으로부터 반도체 칩(70)을 픽업하여 칩 트레이 등으로 이동시킬 필요가 없어, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정을 간략화할 수 있다.
이상과 같이, 본 실시형태에 따른 반도체 장치의 제조 방법에 의하면, 상기 공정(A)∼(D)를 구비함으로써, 다이싱 공정으로부터 반도체 칩의 동작 확인 공정까지의 동안의 공정을 간략화할 수 있음과 함께, 반도체 칩을 정밀도 좋게 픽업하는 것이 가능해진다.
1. 점착성 필름
처음에, 본 실시형태에 따른 반도체 장치의 제조 방법에서 이용하는 점착성 필름(50)에 대해 설명한다.
점착성 필름(50)은, 방사선 가교형의 점착성 수지층(30)을 적어도 갖는다. 또한, 점착성 필름(50)은, 점착성 수지층(30)에 더하여, 내열성 수지층(10) 및 유연성 수지층(20) 중 적어도 한쪽을 추가로 갖고 있어도 되고, 점착성 필름(50)의 내열성 및 유연성의 균형을 보다 양호하게 하는 관점에서, 내열성 수지층(10) 및 유연성 수지층(20)의 양쪽을 추가로 갖는 것이 바람직하다.
점착성 필름(50)이 점착성 수지층(30), 내열성 수지층(10) 및 유연성 수지층(20)을 포함하는 경우, 도 2에 나타내는 바와 같이, 점착성 필름(50)은 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 차례로 갖는 것이 바람직하다.
이렇게 함으로써, 내열성 수지층(10)에 의해 점착성 수지층(30)의 변형이나 용융이 억제되어 반도체 칩(70)의 위치 어긋남이나 반도체 칩에 대한 점착력의 앙진을 억제할 수 있고, 그 결과, 상기 공정(D)에서의 반도체 칩(70)의 픽업을 보다 정확하게 행할 수 있다. 즉, 점착성 필름(50)의 점착성, 내열성 및 유연성의 균형을 보다 양호하게 할 수 있다.
여기에서, 본 실시형태에 있어서, 내열성이란 고온 또는 저온에 있어서의 필름이나 수지층의 치수 안정성을 의미한다. 즉, 내열성이 우수한 필름이나 수지층일수록, 고온 또는 저온에 있어서의 팽창이나 수축, 연화 등의 변형이나 용융 등이 일어나기 어려움을 의미한다.
＜점착성 수지층＞
점착성 수지층(30)은 방사선 가교형이며, 점착성 필름(50)을 반도체 기판에 첩부할 때에, 반도체 기판의 표면에 접촉하여 점착하는 층이다.
점착성 수지층(30)을 구성하는 점착제는, (메트)아크릴계 점착제, 실리콘계 점착제, 유레테인계 점착제, 올레핀계 점착제, 스타이렌계 점착제 등을 들 수 있다. 이들 중에서도, 접착력의 조정을 용이하게 할 수 있는 점 등에서, (메트)아크릴계 중합체를 베이스 폴리머로 하는 (메트)아크릴계 점착제가 바람직하다.
점착성 수지층(30)을 구성하는 점착제로서는, 방사선을 조사하는 것에 의해 가교하는 방사선 가교형 점착제를 이용한다. 방사선 가교형 점착제에 의해 구성된 점착성 수지층(30)은, 방사선의 조사에 의해 가교하여 내열성이 향상되기 때문에, 공정(C)에 있어서, 점착성 수지층(30)의 변형이나 용융이 억제되어 반도체 칩(70)의 위치 어긋남이나 반도체 칩에 대한 점착력의 앙진을 억제할 수 있다. 방사선으로서는, 자외선, 전자선, 적외선 등을 들 수 있다.
방사선 가교형 점착제로서는, 자외선 가교형 점착제가 바람직하다.
(메트)아크릴계 점착제에 포함되는 (메트)아크릴계 중합체로서는, 예를 들어, (메트)아크릴산 에스터 화합물의 단독중합체, (메트)아크릴산 에스터 화합물과 코모노머의 공중합체 등을 들 수 있다. (메트)아크릴산 에스터 화합물로서는, 예를 들어, 메틸 (메트)아크릴레이트, 에틸 (메트)아크릴레이트, 뷰틸 (메트)아크릴레이트, 2-에틸헥실 (메트)아크릴레이트, 하이드록시에틸 (메트)아크릴레이트, 하이드록시프로필 (메트)아크릴레이트, 다이메틸아미노에틸 (메트)아크릴레이트, 글라이시딜 (메트)아크릴레이트 등을 들 수 있다. 이들 (메트)아크릴산 에스터 화합물은 1종 단독으로 이용해도 되고, 2종 이상을 병용하여 이용해도 된다.
또한, (메트)아크릴계 공중합체를 구성하는 코모노머로서는, 예를 들어, 아세트산 바이닐, (메트)아크릴로나이트릴, 스타이렌, (메트)아크릴산, 이타콘산, (메트)아크릴아마이드, 메틸올 (메트)아크릴아마이드, 무수 말레산 등을 들 수 있다. 이들 코모노머는 1종 단독으로 이용해도 되고, 2종 이상을 병용하여 이용해도 된다.
방사선 가교형 점착제는, 예를 들어, 상기 (메트)아크릴계 점착제 등의 점착제와, 가교성 화합물(탄소-탄소 이중 결합을 갖는 성분)과, 광중합 개시제 또는 열중합 개시제를 포함한다.
가교성 화합물로서는, 예를 들어, 분자 중에 탄소-탄소 이중 결합을 가져, 라디칼 중합에 의해 가교 가능한 모노머, 올리고머 또는 폴리머 등을 들 수 있다. 이와 같은 가교성 화합물로서는, 예를 들어, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 테트라에틸렌 글라이콜 다이(메트)아크릴레이트, 1,6-헥세인다이올 다이(메트)아크릴레이트, 네오펜틸 글라이콜 다이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트 등의 (메트)아크릴산과 다가 알코올의 에스터; 에스터 (메트)아크릴레이트 올리고머; 2-프로펜일-다이-3-뷰텐일사이아누레이트, 2-하이드록시에틸 비스(2-(메트)아크릴옥시에틸)아이소사이아누레이트, 트리스(2-메타크릴옥시에틸)아이소사이아누레이트 등의 아이소사이아누레이트 또는 아이소사이아누레이트 화합물 등을 들 수 있다.
한편, 점착제가, 폴리머의 측쇄에 탄소-탄소 이중 결합을 갖는 방사선 가교형 폴리머인 경우는, 가교성 화합물을 가하지 않아도 된다.
가교성 화합물의 함유량은, 점착제 100질량부에 대해서 5∼900질량부가 바람직하고, 5∼100질량부가 보다 바람직하고, 10∼50질량부가 더 바람직하다. 가교성 화합물의 함유량이 상기 범위인 것에 의해, 상기 범위보다 적은 경우에 비해 점착력의 조정이 쉬워지고, 상기 범위보다 많은 경우에 비해, 열이나 광에 대한 감도가 지나치게 높은 것에 의한 보존 안정성의 저하가 일어나기 어렵다.
광중합 개시제로서는, 방사선을 조사하는 것에 의해 개렬(開裂)하여 라디칼을 생성하는 화합물이면 되고, 예를 들어, 벤조인 메틸 에터, 벤조인 아이소프로필 에터, 벤조인 아이소뷰틸 에터 등의 벤조인 알킬 에터류; 벤질, 벤조인, 벤조페논,α-하이드록시사이클로헥실 페닐 케톤 등의 방향족 케톤류; 벤질 다이메틸 케탈 등의 방향족 케탈류; 폴리바이닐 벤조페논; 클로로싸이옥산톤, 도데실 싸이옥산톤, 다이메틸 싸이옥산톤, 다이에틸 싸이옥산톤 등의 싸이옥산톤류 등을 들 수 있다.
열중합 개시제로서는, 예를 들어, 유기 과산화물 유도체나 아조계 중합 개시제 등을 들 수 있다. 가열 시에 질소가 발생하지 않는 점에서, 바람직하게는 유기 과산화물 유도체이다. 열중합 개시제로서는, 예를 들어, 케톤 퍼옥사이드, 퍼옥시케탈, 하이드로퍼옥사이드, 다이알킬 퍼옥사이드, 다이아실 퍼옥사이드, 퍼옥시에스터 및 퍼옥시다이카보네이트 등을 들 수 있다.
점착제에는 가교제를 첨가해도 된다. 가교제로서는, 예를 들어, 소비톨 폴리글라이시딜 에터, 폴리글리세롤 폴리글라이시딜 에터, 펜타에리트리톨 폴리글라이시딜 에터, 다이글리세롤 폴리글라이시딜 에터 등의 에폭시계 화합물; 테트라메틸올메테인-트라이-β-아지리딘일 프로피오네이트, 트라이메틸올프로페인-트라이-β-아지리딘일 프로피오네이트, N,N'-다이페닐메테인-4,4'-비스(1-아지리딘카복시아마이드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카복시아마이드) 등의 아지리딘계 화합물; 테트라메틸렌 다이아이소사이아네이트, 헥사메틸렌 다이아이소사이아네이트, 폴리아이소사이아네이트 등의 아이소사이아네이트계 화합물 등을 들 수 있다.
가교제의 함유량은, 점착성 수지층(30)의 내열성이나 밀착력과의 균형을 향상시키는 관점에서, (메트)아크릴계 중합체 100질량부에 대해, 0.1질량부 이상 10질량부 이하인 것이 바람직하다.
점착성 수지층(30)의 두께는 특별히 제한되지 않지만, 예를 들어, 1μm 이상 100μm 이하인 것이 바람직하고, 3μm 이상 50μm 이하인 것이 보다 바람직하다.
점착성 수지층(30)은, 예를 들어, 기재층이나 내열성 수지층(10), 유연성 수지층(20) 상에 점착제 도포액을 도포하는 것에 의해 형성할 수 있다.
점착제 도포액을 도포하는 방법으로서는, 종래 공지된 도포 방법, 예를 들어, 롤 코터법, 리버스 롤 코터법, 그라비어 롤법, 바 코팅법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별히 제한은 없지만, 일반적으로는, 80∼200℃의 온도 범위에 있어서, 10초∼10분간 건조하는 것이 바람직하다. 더욱 바람직하게는, 80∼170℃에 있어서, 15초∼5분간 건조한다. 가교제와 점착제의 가교 반응을 충분히 촉진시키기 위해서, 점착제 도포액의 건조가 종료된 후, 40∼80℃에 있어서 5∼300시간 정도 가열해도 된다.
＜내열성 수지층＞
내열성 수지층(10)은, 점착성 필름(50)의 취급성이나 기계적 특성, 내열성 등의 특성을 보다 양호하게 하는 것을 목적으로 하여 설치되는 층이다.
내열성 수지층(10)은, 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에, 반도체 칩의 위치 어긋남이 일어날 정도의 변형이나 용융이 일어나지 않을 정도의 내열성이 있으면 특별히 한정되지 않지만, 예를 들어, 내열성 수지 필름을 이용할 수 있다.
상기 내열성 수지 필름을 구성하는 수지로서는, 예를 들어, 폴리에틸렌 테레프탈레이트, 폴리뷰틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 등의 폴리에스터; 나일론-6, 나일론-66, 폴리메타자일렌 아디프아마이드 등의 폴리아마이드; 폴리이미드; 폴리에터이미드; 폴리아마이드이미드; 폴리카보네이트; 변성 폴리페닐렌 에터; 폴리아세탈; 폴리아릴레이트; 폴리설폰; 폴리에터설폰; 폴리페닐렌 설파이드; 폴리에터에터케톤; 불소계 수지; 액정 폴리머; 염화바이닐리덴 수지; 폴리벤즈이미다졸; 폴리벤즈옥사졸; 폴리메틸펜텐 등으로부터 선택되는 1종 또는 2종 이상을 들 수 있다.
이들 중에서도, 내열성이나 기계적 강도, 투명성, 가격 등의 균형이 우수한 관점에서, 폴리이미드, 폴리아마이드, 및 폴리에스터로부터 선택되는 1종 또는 2종 이상이 바람직하다.
내열성 수지층(10)의 융점은 200℃ 이상인 것이 바람직하고, 220℃ 이상인 것이 보다 바람직하다. 혹은, 내열성 수지층(10)은 융점을 나타내지 않는 것인 것이 바람직하고, 분해 온도가 200℃ 이상인 것이 보다 바람직하고, 분해 온도가 220℃ 이상인 것이 더 바람직하다.
이와 같은 내열성 수지층(10)을 이용하면, 고온 또는 저온에서의 동작 확인 시험 시의 점착성 필름(50)의 변형을 보다 한층 억제할 수 있다.
내열성 수지층(10)은, 단층이어도, 2종 이상의 층이어도 된다.
또한, 내열성 수지층(10)을 형성하기 위해서 사용하는 수지 필름의 형태로서는, 연신 필름이어도 되고, 1축 방향 또는 2축 방향으로 연신한 필름이어도 되지만, 내열성 수지층(10)의 내열성이나 기계적 강도를 향상시키는 관점에서, 1축 방향 또는 2축 방향으로 연신한 필름인 것이 바람직하다.
내열성 수지층(10)의 두께는, 양호한 필름 특성을 얻는 관점에서, 바람직하게는 10μm 이상 1000μm 이하, 보다 바람직하게는 10μm 이상 500μm 이하, 더 바람직하게는 20μm 이상 300μm 이하이다.
내열성 수지층(10)은 다른 층과의 접착성을 개량하기 위해서, 표면 처리를 행해도 된다. 구체적으로는, 코로나 처리, 플라즈마 처리, 언더코팅 처리, 프라이머 코팅 처리 등을 행해도 된다.
내열성 수지층(10)은 유연성 수지층(20)에 대해서 박리 가능하도록 적층되어 있는 것이 바람직하다.
박리 가능하게 적층하는 방법은 특별히 한정되지 않지만, 예를 들어, 박리 가능한 접착층(도시하지 않음)을 개재하여 적층하는 방법이나, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 거칠기를 조정하고, 또한 그 표면을 이형 처리하는 방법 등을 들 수 있다. 박리 가능한 접착층이란, 박리 시에 방사선이나 열 등의 어떠한 자극을 가하는 것에 의해 용이하게 박리하는 것이 가능한 층을 말한다.
이와 같은 박리 가능한 접착층으로서는, 예를 들어, (1) 방사선 조사에 의해 점착력의 앙진을 억제할 수 있는 방사선 가교형 점착제에 의해 구성된 접착층, (2) 가열에 의해 팽창하여 점착력의 앙진을 억제할 수 있는 가열 팽창형 점착제에 의해 구성된 접착층, (3) 가열에 의해 수축하여 점착력의 앙진을 억제할 수 있는, 수축성 필름을 기재로 한 양면 점착성 필름에 의해 구성된 접착층, (4) 고온 또는 저온에서의 처리 후에도 점착력의 앙진을 억제할 수 있는 내열성 접착층 등을 들 수 있다.
((1) 방사선 조사에 의해 점착력의 앙진을 억제할 수 있는 방사선 가교형 점착제에 의해 구성된 접착층)
방사선 가교형 점착제는, 방사선 조사 전에는 내열성 수지층(10) 및 유연성 수지층(20)에 대해서 충분한 접착력을 갖고, 방사선 조사 후에는 점착력의 앙진을 억제할 수 있는 것이다. 즉, 방사선 조사 전에는 내열성 수지층(10) 및 유연성 수지층(20)을 접착할 수 있고, 방사선 조사 후에는 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
방사선 가교형 점착제로서는, 일반적으로 공지된 자외선 가교형 점착제 등의 방사선 가교형 점착제를 이용할 수 있다.
((2) 가열에 의해 팽창하여 점착력의 앙진을 억제할 수 있는 가열 팽창형 점착제에 의해 구성된 접착층)
가열 팽창형 점착제는 점착제 중에 열팽창성 미립자나 발포제 등이 분산되어 있는 점착제를 말한다. 점착제로서는, 일반적으로 공지된 점착제를 이용할 수 있고, 예를 들어, (메트)아크릴계 점착제, 실리콘계 점착제, 고무계 점착제, 폴리유레테인계 점착제, 폴리바이닐 에터계 점착제 등을 들 수 있다.
열팽창성 미립자로서는, 예를 들어, 아이소뷰테인, 프로페인, 펜테인 등의 가열에 의해 용이하게 가스화되어 팽창하는 물질을, 탄성을 가지는 껍질 내에 내포시킨 미립자를 들 수 있다.
발포제로서는, 예를 들어, 열분해되어, 물, 탄산 가스, 질소를 발생시키는 능력을 갖는 화학 물질 등을 들 수 있다.
가열에 의해, 열팽창성 미립자나 발포제가 팽창하면, 접착층의 표면 상태가 변화되어, 유연성 수지층(20)과 내열성 수지층(10)의 점착력의 앙진을 억제할 수 있고, 그 결과, 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
((3) 가열에 의해 수축하여 점착력의 앙진을 억제할 수 있는, 수축성 필름을 기재로 한 양면 점착성 필름에 의해 구성된 접착층)
수축성 필름을 기재로 한 양면 점착성 필름에 사용되는 수축 필름으로서는, 가열에 의해 수축하는 열수축 필름을 들 수 있다. 예를 들어, 폴리에틸렌 테레프탈레이트, 폴리에틸렌, 폴리스타이렌, 폴리프로필렌, 폴리아마이드, 폴리유레테인, 폴리염화바이닐, 폴리염화바이닐리덴 등의 1축 또는 2축 연신 필름 등을 들 수 있다.
수축성 필름의 양면에 설치되는 점착제로서는, 일반적으로 공지된 점착제를 이용할 수 있고, 예를 들어, (메트)아크릴계 점착제, 실리콘계 점착제, 고무계 점착제, 폴리유레테인계 점착제, 폴리바이닐 에터계 점착제 등을 들 수 있다.
가열에 의해, 기재의 수축성 필름이 수축하면, 접착층의 표면 상태가 변화되어, 유연성 수지층(20)과 내열성 수지층(10)의 점착력의 앙진을 억제할 수 있고, 그 결과, 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
((4) 고온 또는 저온에서의 처리 후에도 점착력의 앙진을 억제할 수 있는 내열성 접착층)
고온 또는 저온에서의 처리 후에도 점착력의 앙진을 억제할 수 있는 내열성 접착층을 구성하는 점착제는, (메트)아크릴계 점착제, 실리콘계 점착제, 유레테인계 점착제, 올레핀계 점착제, 스타이렌계 점착제 등을 들 수 있다.
여기에서, (메트)아크릴계 점착제는 (메트)아크릴계 점착성 수지를 필수 성분으로서 포함하고 있다. 실리콘계 점착제는 실리콘계 점착성 수지를 필수 성분으로서 포함하고 있다. 유레테인계 점착제는 유레테인계 점착성 수지를 필수 성분으로서 포함하고 있다.
이들 중에서도 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도의 조정을 보다 용이하게 하는 관점 등에서, (메트)아크릴계 점착제가 바람직하다.
(메트)아크릴계 점착제에 사용되는 (메트)아크릴계 점착성 수지로서는, 예를 들어, (메트)아크릴산 알킬 에스터 모노머 단위(A) 및 가교제와 반응할 수 있는 작용기를 갖는 모노머 단위(B)를 포함하는 공중합체를 들 수 있다.
본 실시형태에 있어서, (메트)아크릴산 알킬 에스터란, 아크릴산 알킬 에스터, 메타크릴산 알킬 에스터, 또는 이들의 혼합물을 의미한다.
본 실시형태에 따른 (메트)아크릴계 점착성 수지는, 예를 들어, (메트)아크릴산 알킬 에스터 모노머(A) 및 가교제와 반응할 수 있는 작용기를 갖는 모노머(B)를 포함하는 모노머 혼합물을 공중합하는 것에 의해 얻을 수 있다.
(메트)아크릴산 알킬 에스터 모노머 단위(A)를 형성하는 모노머(A)로서는, 탄소수 1∼12 정도의 알킬기를 갖는 (메트)아크릴산 알킬 에스터를 들 수 있다. 바람직하게는, 탄소수 1∼8의 알킬기를 갖는 (메트)아크릴산 알킬 에스터이다. 구체적으로는, 아크릴산 메틸, 메타크릴산 메틸, 아크릴산 에틸, 메타크릴산 에틸, 아크릴산 뷰틸, 메타크릴산 뷰틸, 아크릴산-2-에틸헥실, 메타크릴산-2-에틸헥실 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종 이상을 사용해도 된다.
본 실시형태에 따른 (메트)아크릴계 점착성 수지에 있어서, (메트)아크릴산 알킬 에스터 모노머 단위(A)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 모노머 단위의 합계를 100질량%로 했을 때, 10질량% 이상 98.9질량% 이하인 것이 바람직하고, 85질량% 이상 95질량% 이하인 것이 보다 바람직하다.
가교제와 반응할 수 있는 작용기를 갖는 모노머(B)를 형성하는 모노머(B)로서는, 아크릴산, 메타크릴산, 이타콘산, 메사콘산, 시트라콘산, 푸마르산, 말레산, 이타콘산 모노알킬 에스터, 메사콘산 모노알킬 에스터, 시트라콘산 모노알킬 에스터, 푸마르산 모노알킬 에스터, 말레산 모노알킬 에스터, 아크릴산 글라이시딜, 메타크릴산 글라이시딜, 아크릴산-2-하이드록시에틸, 메타크릴산-2-하이드록시에틸, 아크릴아마이드, 메타크릴아마이드, 터셔리-뷰틸아미노에틸 아크릴레이트, 터셔리-뷰틸아미노에틸 메타크릴레이트 등을 들 수 있다. 바람직하게는, 아크릴산, 메타크릴산, 아크릴산-2-하이드록시에틸, 메타크릴산-2-하이드록시에틸, 아크릴아마이드, 메타크릴아마이드 등이다. 이들은 단독으로 사용해도 되고, 2종 이상을 사용해도 된다.
본 실시형태에 따른 (메트)아크릴계 점착성 수지에 있어서, 모노머 단위(B)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 모노머 단위의 합계를 100질량%로 했을 때, 1질량% 이상 40질량% 이하인 것이 바람직하고, 1질량% 이상 20질량% 이하인 것이 보다 바람직하고, 1질량% 이상 10질량% 이하인 것이 더 바람직하다.
본 실시형태에 따른 (메트)아크릴계 점착성 수지는, 모노머 단위(A) 및 모노머 단위(B) 이외에, 2작용성 모노머(C)나 계면활성제로서의 성질을 갖는 특정한 코모노머(이하, 중합성 계면활성제라고 칭한다) 단위를 추가로 포함해도 된다.
중합성 계면활성제는, 모노머(A), 모노머(B) 및 모노머(C)와 공중합되는 성질을 가짐과 함께, 유화 중합하는 경우에는 유화제로서의 작용을 갖는다.
2작용성 모노머 단위(C)를 형성하는 모노머(C)로서는, 메타크릴산 알릴, 아크릴산 알릴, 다이바이닐벤젠, 메타크릴산 바이닐, 아크릴산 바이닐, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 테트라에틸렌 글라이콜 다이(메트)아크릴레이트나, 예를 들어, 양 말단이 다이아크릴레이트 또는 다이메타크릴레이트이고 주쇄의 구조가 프로필렌 글라이콜형(예를 들어, 니혼유지(주)제, 상품명; PDP-200, 동 PDP-400, 동 ADP-200, 동 ADP-400), 테트라메틸렌 글라이콜형(예를 들어, 니혼유지(주)제, 상품명; ADT-250, 동 ADT-850) 및 이들의 혼합형(예를 들어, 니혼유지(주) 제, 상품명: ADET-1800, 동 ADPT-4000)인 것 등을 들 수 있다.
본 실시형태에 따른 (메트)아크릴계 점착성 수지에 있어서, 모노머 단위(C)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 모노머 단위의 합계를 100질량%로 했을 때, 0.1질량% 이상 30질량% 이하인 것이 바람직하고, 0.1질량% 이상 5질량% 이하인 것이 보다 바람직하다.
중합성 계면활성제의 예로서는, 예를 들어, 폴리옥시에틸렌 노닐페닐 에터의 벤젠환에 중합성의 1-프로펜일기를 도입한 것(다이이치공업제약(주)제; 상품명: 아쿠알론 RN-10, 동 RN-20, 동 RN-30, 동 RN-50 등), 폴리옥시에틸렌 노닐페닐 에터의 황산 에스터의 암모늄염의 벤젠환에 중합성의 1-프로펜일기를 도입한 것(다이이치공업제약(주)제; 상품명: 아쿠알론 HS-10, 동 HS-20, 동 HS-1025 등), 및 분자 내에 중합성 이중 결합을 갖는, 설포석신산 다이에스터계(카오(주)제; 상품명: 라테물 S-120A, 동 S-180A 등) 등을 들 수 있다.
본 실시형태에 따른 (메트)아크릴계 점착성 수지는, 추가로 필요에 따라서, 아세트산 바이닐, 아크릴로나이트릴, 스타이렌 등의 중합성 이중 결합을 갖는 모노머에 의해 형성된 모노머 단위를 추가로 함유해도 된다.
본 실시형태에 따른 (메트)아크릴계 점착성 수지의 중합 반응 기구로서는, 라디칼 중합, 음이온 중합, 양이온 중합 등을 들 수 있다. (메트)아크릴계 점착성 수지의 제조 비용, 모노머의 작용기의 영향 등을 고려하면 라디칼 중합에 의해 중합하는 것이 바람직하다.
라디칼 중합 반응에 의해 중합할 때, 라디칼 중합 개시제로서, 벤조일 퍼옥사이드, 다이-t-뷰틸 퍼옥사이드, 다이큐밀 퍼옥사이드, 3,3,5-트라이메틸헥산오일 퍼옥사이드, 다이-2-에틸헥실 퍼옥시다이카보네이트, 메틸 에틸 케톤 퍼옥사이드, t-뷰틸 퍼옥시프탈레이트, t-뷰틸 퍼옥시벤조에이트, 다이-t-뷰틸 퍼옥시아세테이트, t-뷰틸 퍼옥시아이소뷰티레이트, t-뷰틸퍼옥시-2-헥사노에이트, t-뷰틸퍼옥시-2-에틸헥사노에이트, t-뷰틸퍼옥시-3,5,5-트라이메틸헥사노에이트, 아세틸 퍼옥사이드, 아이소뷰티릴 퍼옥사이드, 옥탄오일 퍼옥사이드, t-뷰틸 퍼옥사이드, 다이-t-아밀 퍼옥사이드 등의 유기 과산화물; 과황산 암모늄, 과황산 칼륨, 과황산 나트륨 등의 무기 과산화물; 2,2'-아조비스아이소뷰티로나이트릴, 2,2'-아조비스-2-메틸뷰티로나이트릴, 4,4'-아조비스-4-사이아노발레르산 등의 아조 화합물을 들 수 있다.
유화 중합법에 의해 중합하는 경우에는, 이들 라디칼 중합 개시제 중에서, 수용성인 과황산 암모늄, 과황산 칼륨, 과황산 나트륨 등의 무기 과산화물, 동일하게 수용성인 4,4'-아조비스-4-사이아노발레르산 등의 분자 내에 카복실기를 가진 아조 화합물이 바람직하고, 과황산 암모늄, 4,4'-아조비스-4-사이아노발레르산 등의 분자 내에 카복실기를 갖는 아조 화합물이 더 바람직하고, 4,4'-아조비스-4-사이아노발레르산 등의 분자 내에 카복실기를 갖는 아조 화합물이 특히 바람직하다.
(메트)아크릴계 점착제는, (메트)아크릴계 점착성 수지에 더하여, 가교성의 작용기를 1분자 중에 2개 이상 갖는 가교제를 추가로 포함하는 것이 바람직하다.
가교성의 작용기를 1분자 중에 2개 이상 갖는 가교제는, (메트)아크릴계 점착성 수지가 갖는 작용기와 반응시켜, 점착력 및 응집력을 조정하기 위해서 이용한다.
이와 같은 가교제로서는, 소비톨 폴리글라이시딜 에터, 폴리글리세롤 폴리글라이시딜 에터, 펜타에리트리톨 폴리글라이시딜 에터, 다이글리세롤 폴리글라이시딜 에터, 글리세롤 폴리글라이시딜 에터, 네오펜틸 글라이콜 다이글라이시딜 에터, 레소신 다이글라이시딜 에터 등의 에폭시계 화합물; 테트라메틸렌 다이아이소사이아네이트, 헥사 메틸렌 다이아이소사이아네이트, 트라이메틸올프로페인의 톨루엔 다이아이소사이아네이트 3부가물, 폴리아이소사이아네이트, 다이페닐메테인 다이아이소사이아네이트, 톨릴렌 다이아이소사이아네이트 등의 아이소사이아네이트계 화합물; 트라이메틸올프로페인-트라이-β-아지리딘일 프로피오네이트, 테트라메틸올메테인-트라이-β-아지리딘일 프로피오네이트, N,N'-다이페닐메테인-4,4'-비스(1-아지리딘카복시아마이드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카복시아마이드), N,N'-톨루엔-2,4-비스(1-아지리딘카복시아마이드), 트라이메틸올프로페인-트라이-β-(2-메틸아지리딘)프로피오네이트 등의 아지리딘계 화합물; N,N,N',N'-테트라글라이시딜-m-자일렌다이아민, 1,3-비스(N,N'-다이글라이시딜아미노메틸)사이클로헥세인 등의 4작용성 에폭시계 화합물; 헥사메톡시메틸올 멜라민 등의 멜라민계 화합물 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 에폭시계 화합물, 아이소사이아네이트계 화합물 및 아지리딘계 화합물로부터 선택되는 1종 또는 2종 이상을 포함하는 것이 바람직하다.
(메트)아크릴계 점착제 중의 가교제의 함유량은, 접착층의 내열성이나 밀착력과의 균형을 향상시키는 관점에서, (메트)아크릴계 점착성 수지 100질량부에 대해, 10질량부 이상 50질량부 이하인 것이 바람직하고, 12질량부 이상 30질량부 이하가 보다 바람직하다.
또한, (메트)아크릴계 점착제 중의 가교제의 함유량을 조정하는 것에 의해, 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도를 조정할 수 있다.
본 실시형태에 따른 (메트)아크릴계 점착제는, 점착성 수지에 더하여, 자외선 중합 개시제를 추가로 포함해도 된다. 이것에 의해 자외선 조사에 의한 경화 시간 및 자외선 조사량을 적게 할 수 있다.
자외선 중합 개시제의 예에는, 메톡시아세토페논 등의 아세토페논계 광중합 개시제; 4-(2-하이드록시에톡시)페닐(2-하이드록시-2-프로필)케톤 등의 α-케톨 화합물; 벤질 다이메틸 케탈 등의 케탈계 화합물; 벤조인, 벤조인 메틸 에터, 벤조인 에틸 에터, 벤조인 아이소프로필 에터 등의 벤조인계 광중합 개시제; 벤조페논, 벤조일벤조산 등의 벤조페논계 광중합 개시제 등을 들 수 있다.
점착제 중의 자외선 중합 개시제의 함유량은, 점착성 수지 100질량부에 대해 0.1질량부 이상 10질량부 이하인 것이 바람직하고, 2.5질량부 이상 5질량부 이하인 것이 보다 바람직하다.
접착층의 두께는 특별히 제한되지 않지만, 예를 들어, 1μm 이상 100μm 이하인 것이 바람직하고, 3μm 이상 50μm 이하인 것이 보다 바람직하다.
접착층은, 예를 들어, 내열성 수지층(10) 또는 유연성 수지층(20) 상에 점착제 도포액을 도포하는 것에 의해 형성할 수 있다.
점착제 도포액을 도포하는 방법으로서는, 종래 공지된 도포 방법, 예를 들어, 롤 코터법, 리버스 롤 코터법, 그라비어 롤법, 바 코팅법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별히 제한은 없지만, 일반적으로는, 80∼200℃의 온도 범위에 있어서, 10초∼10분간 건조하는 것이 바람직하다. 더 바람직하게는, 80∼170℃에 있어서, 15초∼5분간 건조한다. 가교제와 점착제의 가교 반응을 충분히 촉진시키기 위해서, 점착제 도포액의 건조가 종료된 후, 40∼80℃에 있어서 5∼300시간 정도 가열해도 된다.
또한, 본 실시형태에 따른 점착성 필름(50)에 있어서, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 거칠기를 조정하고, 또한 그 표면을 이형 처리하는 것에 의해서도, 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도를 조정하는 것이 가능하다.
여기에서, JIS-B0601에 의해 규정되는, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 거칠기(Ra)는 바람직하게는 0.10μm 이상 10μm 이하이다.
또한, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면이 실리콘이나 폴리테트라플루오로에틸렌 등의 이형제에 의해 이형 처리되어 있는 것이 바람직하다.
(유연성 수지층)
유연성 수지층(20)은, 점착성 필름(50)의 유연성이나 신축성 등의 특성을 양호하게 하는 것을 목적으로 하여 설치되는 층이다.
유연성 수지층(20)을 설치하는 것에 의해, 내열성 수지층(10)을 박리한 후의 점착성 필름(50)의 신축성이나 유연성이 향상되어, 반도체 칩(70)을 픽업하는 공정(D)에 있어서 점착성 필름(50)을 면내 방향으로 확장시킬 수 있다.
이렇게 하는 것에 의해, 인접하는 반도체 칩(70)간의 간격이 확대되기 때문에, 점착성 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다. 더욱이, 점착성 필름(50)의 면내 방향의 확장에 의해 생기는, 반도체 칩(70)과 점착성 수지층(30)의 전단 응력에 의해, 반도체 칩(70)과 점착성 수지층(30)의 점착력이 저하되기 때문에, 점착성 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다.
유연성 수지층(20)은 면내 방향으로 확장할 수 있는 것이면 특별히 한정되지 않지만, 유연성이나 신축성 등의 특성이 우수하고, 또한 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에 내열성 수지층(10)과 점착성 수지층(30)의 접착성을 유지할 수 있을 정도의 내열성이 있는 것이 바람직하다.
상기 유연성 수지층(20)을 구성하는 유연성 수지로서는, 예를 들어, 폴리에스터계 엘라스토머, 폴리아마이드계 엘라스토머, 폴리이미드계 엘라스토머, 및 폴리뷰틸렌 테레프탈레이트 등으로부터 선택되는 1종 또는 2종 이상을 들 수 있다.
JIS K7161에 준거하여, 샘플 폭 10mm, 척간 거리 30mm, 인장 속도 300mm/분의 조건에서 측정되는, 유연성 수지층(20)의 160℃에서의 인장 탄성률(E')이 1MPa 이상 300MPa 이하인 것이 바람직하고, 5MPa 이상 150MPa 이하인 것이 보다 바람직하다. 이것에 의해, 유연성 수지층(20)의 유연성이나 신축성 등의 특성을 양호하게 유지하면서, 고온 또는 저온에서 반도체 칩(70)의 동작 확인 공정을 행할 때의 점착성 필름(50)의 열팽창을 보다 한층 억제할 수 있다.
유연성 수지층(20)의 융점은 100℃ 이상 250℃ 이하인 것이 바람직하다.
이와 같은 유연성 수지층(20)을 이용하면, 고온 또는 저온에서의 동작 확인 시험 시의 점착성 필름(50)의 변형을 보다 한층 억제할 수 있다.
유연성 수지층(20)의 두께는 특별히 제한되지 않지만, 예를 들어, 10μm 이상 500μm 이하인 것이 바람직하고, 20μm 이상 300μm 이하인 것이 보다 바람직하고, 30μm 이상 250μm 이하인 것이 더 바람직하고, 50μm 이상 200μm 이하인 것이 특히 바람직하다.
본 실시형태에 따른 점착성 필름(50)은, 점착성 수지층(30) 상에 이형 필름을 추가로 적층시켜도 된다. 이형 필름으로서는, 예를 들어, 이형 처리가 실시된 폴리에스터 필름 등을 들 수 있다.
본 실시형태에 따른 점착성 필름(50)의 전광선 투과율은, 바람직하게는 85% 이상이며, 보다 바람직하게는 90% 이상이다. 이렇게 함으로써, 점착성 필름(50)에 투명성을 부여할 수 있다. 그리고, 점착성 필름(50)의 전광선 투과율을 상기 하한치 이상으로 하는 것에 의해, 본 실시형태에 따른 점착성 필름(50)에 있어서 방사선을 조사할 때에, 점착성 수지층(30)에 보다 효과적으로 방사선을 조사할 수 있어 방사선 조사 효율을 향상시킬 수 있다. 한편, 점착성 필름(50)의 전광선 투과율은, JIS K7105(1981)에 준하여 측정하는 것이 가능하다.
다음에, 본 실시형태에 따른 점착성 필름(50)의 제조 방법의 일례에 대해 설명한다.
우선, 내열성 수지층(10)의 한쪽 면에 유연성 수지층(20)을 압출 라미네이트법에 의해 형성한다. 그 다음에, 유연성 수지층(20) 상에 점착제 도포액을 도포하여 건조시키는 것에 의해, 점착성 수지층(30)을 형성하여, 점착성 필름(50)이 얻어진다.
또한, 내열성 수지층(10)과 유연성 수지층(20)은 공압출 성형에 의해 형성해도 되고, 필름상의 내열성 수지층(10)과 필름상의 유연성 수지층(20)을 라미네이트(적층)하여 형성해도 된다.
2. 반도체 장치의 제조 방법
다음에, 본 실시형태에 따른 반도체 장치의 제조 방법의 각 공정에 대해 설명한다.
(공정(A))
처음에, 방사선 경화형의 점착성 수지층(30)을 갖는 점착성 필름(50)과, 점착성 수지층(30) 상에 첩부된 1 또는 2 이상의 반도체 칩(70)을 구비하는 구조체(100)를 준비한다.
이와 같은 구조체는, 예를 들어, 점착성 필름(50)의 점착성 수지층(30) 상에, 반도체 기판을 첩부하고, 그 다음에, 점착성 필름(50) 상의 반도체 기판을 반도체 칩(70)으로 다이싱하는 것에 의해 제작할 수 있다.
이하, 구조체(100)의 제조 방법에 대해 설명한다.
처음에, 점착성 필름(50)의 점착성 수지층(30) 상에, 반도체 기판을 첩부한다.
점착성 필름(50)에 첩부하는 반도체 기판으로서는, 예를 들어, 실리콘, 저마늄, 갈륨-비소, 갈륨-인, 갈륨-비소-알루미늄 등의 기판(예를 들어, 웨이퍼)을 들 수 있다.
또한, 반도체 기판으로서는, 표면에 회로가 형성된 반도체 기판을 이용하는 것이 바람직하다.
점착성 필름(50)의 첩부는, 사람의 손으로 행해도 되지만, 통상, 롤상의 표면 보호 필름을 설치한 자동 첩부기에 의해 행한다.
첩부 시의 점착성 필름(50) 및 반도체 기판의 온도에는 특별히 제한은 없지만, 25℃∼80℃가 바람직하다.
또한, 첩부 시의 점착성 필름(50)과 반도체 기판의 압력에 대해서는 특별히 제한은 없지만, 0.3MPa∼0.5MPa이 바람직하다.
그 다음에, 점착성 필름(50) 상의 반도체 기판을 반도체 칩(70)으로 다이싱한다.
여기에서 말하는 「다이싱」에는,
(a) 반도체 기판에 대해서 이 반도체 기판의 두께와 동일한 깊이의 절결을 마련하는 것에 의해 반도체 기판을 분단하여, 복수의 분단된 반도체 칩을 얻는 조작(이하, 「풀컷 다이싱」이라고도 한다), 및
(b) 레이저광을 조사하는 것에 의해, 반도체 기판에 대해, 반도체 기판의 절단까지에는 도달하지 않는 변질 영역을 마련하여, 복수의 반도체 칩을 얻는 조작(이하, 「스텔스 다이싱」이라고도 한다)이 포함된다.
상기 다이싱은, 다이싱 블레이드(다이싱 소), 레이저광 등을 이용하여 행할 수 있다.
다이싱이 풀컷 다이싱인 경우에는, 다이싱에 의해 반도체 기판이 복수의 반도체 칩으로 분단된다.
한편, 다이싱이 스텔스 다이싱인 경우에는, 다이싱만에 의해서는 반도체 기판이 복수의 반도체 칩으로 분단되기까지에는 도달하지 않고, 다이싱 후의 점착성 필름(50)의 확장에 의해 반도체 기판이 분단되어 복수의 분단된 반도체 칩이 얻어진다. 한편, 스텔스 다이싱인 경우의 점착성 필름(50)의 확장은, 공정(B) 전에 행해도 되고, 공정(B) 후에 행해도 된다.
한편, 공정(A)에 있어서의 반도체 칩(70)에는, 풀컷 다이싱에 의해 얻어지는 분단된 복수의 반도체 칩과, 스텔스 다이싱에 의해 얻어지는 분단되기 전의 복수의 반도체 칩의 양쪽을 포함한다.
(공정(B))
그 다음에, 점착성 필름(50)에 대해 방사선을 조사하여, 점착성 수지층(30)을 가교시킴으로써, 점착성 수지층(30)의 내열성을 향상시킨다.
방사선은, 예를 들어, 점착성 필름(50)의 반도체 칩(70)이 첩부된 면과는 반대측의 면으로부터 조사된다.
방사선으로서 자외선을 이용하는 경우, 점착성 필름(50)에 대해서 조사하는 자외선의 선량은, 50mJ/cm2 이상이 바람직하고, 100mJ/cm2 이상이 보다 바람직하다.
자외선의 선량이 상기 하한치 이상이면, 점착성 수지층(30)의 내열성을 보다 향상시킬 수 있고, 그 결과, 점착성 수지층(30)의 변형이나 용융이 보다 한층 억제되어 반도체 칩(70)의 위치 어긋남을 보다 한층 억제할 수 있다.
또한, 점착성 필름(50)에 대해서 조사하는 자외선의 선량의 상한은 특별히 한정되지 않지만, 생산성의 관점에서, 예를 들어, 1500mJ/cm2 이하이며, 바람직하게는 1200mJ/cm2 이하이다.
자외선 조사는, 예를 들어, 고압 수은 램프나 LED를 이용하여 행할 수 있다.
(공정(C))
다음에, 점착성 수지층(30) 상에 첩부된 상태로, 반도체 칩(70)의 동작을 확인한다.
반도체 칩(70)의 동작 확인은, 예를 들어, 도 3에 나타내는 바와 같이 구조체(100)를 검사대(90)에 놓고, 공지된 반도체 시험 장치를 이용하여 행할 수 있다.
예를 들어, 반도체 칩(70)의 전극(75)에 대해서, 테스터에 접속된 접촉 단자(95)를 접촉시킨다. 이것에 의해, 반도체 칩(70)과 테스터 사이에서, 동작 전력이나 동작 시험 신호 등의 수수(授受)를 행하여, 반도체 칩(70)의 동작 특성의 양부 등을 판별한다.
공정(C)에서는, 0℃ 이하 또는 50℃ 이상 200℃ 이하의 온도 환경하에서 반도체 칩(70)의 동작 확인을 행하는 것이 바람직하고, 60℃ 이상 180℃ 이하의 온도 환경하에서 반도체 칩(70)의 동작 확인을 행하는 것이 보다 바람직하고, 80℃ 이상 160℃ 이하의 온도 환경하에서 반도체 칩(70)의 동작 확인을 행하는 것이 더 바람직하다. 이렇게 함으로써, 불량 발생의 요인이 내재하고 있는 반도체 칩의 열화를 가속할 수 있어, 반도체 칩의 초기 불량을 조기에 발생시켜, 그 불량품을 제거할 수 있다. 이것에 의해, 신뢰성이 우수한 반도체 칩(70)을 수율 좋게 얻을 수 있다.
예를 들어, 구조체(100)를 항온조나 오븐에 넣거나, 또는 검사대(90)에 설치된 히터로 가열하는 것에 의해, 상기의 온도 환경하로 할 수 있다.
(공정(E))
점착성 필름(50)이 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 차례로 갖는 경우, 공정(C) 후에 내열성 수지층(10)을 점착성 필름(50)으로부터 박리하는 공정(E)를 추가로 행하는 것이 바람직하다.
점착성 필름(50)의 박리는 손에 의해 행해지는 경우도 있지만, 일반적으로는 자동 박리기라고 칭해지는 장치에 의해 행할 수 있다.
상기 공정(C) 후에 상기 공정(E)를 행함으로써 신축성이나 유연성이 뒤떨어지는 내열성 수지층(10)이 제거되기 때문에, 상기 공정(D)에 있어서, 점착성 수지층(30) 및 유연성 수지층(20)을 구비하는 필름의 신축성이나 유연성이 양호해져, 상기 공정(D)에서의 반도체 칩(70)의 픽업을 보다 용이하게 행할 수 있다.
(공정(D))
그 다음에, 공정(C) 후에 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업 한다.
이 픽업에 의해, 점착성 필름(50)으로부터 반도체 칩(70)을 박리할 수 있다.
반도체 칩(70)의 픽업은, 공지된 방법으로 행할 수 있다.
공정(D)에서는, 점착성 수지층(30)에 있어서의 반도체 칩(70)이 첩부된 영역을 필름의 면내 방향으로 확장시켜, 인접하는 반도체 칩(70)간의 간격을 확대시킨 상태로, 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업하는 것이 바람직하다.
이렇게 하는 것에 의해, 인접하는 반도체 칩(70)간의 간격이 확대되기 때문에, 점착성 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다. 더욱이, 점착성 필름(50)의 면내 방향의 확장에 의해 생기는, 반도체 칩(70)과 점착성 수지층(30)의 전단 응력에 의해, 반도체 칩(70)과 점착성 수지층(30)의 점착력이 저하되기 때문에, 점착성 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다.
(그 외의 공정)
본 실시형태에 따른 반도체 장치의 제조 방법은, 상기 이외의 그 외의 공정을 갖고 있어도 된다. 그 외의 공정으로서는, 반도체 장치의 제조 방법에 있어서 공지된 공정을 이용할 수 있다.
예를 들어, 공정(D)를 행한 후, 얻어진 반도체 칩을 회로 기판에 실장하는 공정이나, 와이어 본딩 공정, 봉지 공정 등의 전자 부품의 제조 공정에 있어서 일반적으로 행해지고 있는 임의의 공정을 추가로 행해도 된다.
또한, 반도체 기판으로서 한쪽 면에만 회로면을 갖는 반도체 기판을 이용하는 경우, 반도체 기판의 회로면을 봉지하는 봉지 공정을 추가로 갖고 있어도 된다.
봉지 공정에서는, 예를 들어, 점착성 필름(50)이 첩착된 반도체 기판의 회로 면 상에 보호층을 형성함으로써, 회로면을 내부에 봉지한다. 그 경우, 봉지 공정 후의 다이싱 공정에 의해, 회로면이 봉지된 반도체 기판을 다이싱한다.
한편, 봉지 공정은, 반도체 기판에 점착성 필름(50)을 첩부하는 공정 전에 행해도 된다.
또한, 회로면을 갖는 반도체 기판을 이용하는 경우, 예를 들어, 반도체 기판의 회로 형성면에 통상 이용되는 방법으로 전극 형성 및 비회로면에 보호막 형성을 행하는 공정을 추가로 가져도 된다. 이 전극 형성 및 보호막 형성을 행하는 공정이 마련된 제조 방법은, WLP(Wafer Level Package)라고도 불리고 있다.
또한, 반도체 기판의 회로면에 재배선층을 형성하는 공정을 추가로 가져도 된다. 반도체 칩 면적을 초과하는 넓은 영역에 재배선층을 형성하는 것에 의해 얻어지는 반도체 장치는, 팬아웃 패키지(Fan-out Package)라고도 불리고 있다.
이상, 본 발명의 실시형태에 대해 기술했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
한편, 본 발명은 전술한 실시형태로 한정되는 것은 아니고, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
실시예
이하, 실시예에 의해 본 발명을 구체적으로 설명하지만 본 발명은 이것으로 한정되는 것은 아니다.
점착성 필름의 제작에 이용한 재료의 상세는 이하와 같다.
＜내열성 수지층＞
내열성 수지층 1: 폴리에틸렌 테레프탈레이트(PET) 필름(유니티카사제, 제품명: 엠블렛(등록상표) S-50, 융점: 260℃, 분해 온도: 약 400℃, 두께: 50μm)
＜유연성 수지층 형성용의 유연성 수지＞
유연성 수지 1: 폴리에스터계 엘라스토머(도레이 듀폰사제, 상품명: 하이트렐(등록상표) 5557, 융점: 208℃)
＜점착성 수지층 형성용의 점착제＞
(점착제 1(자외선 가교형 아크릴계 점착제))
아크릴산 에틸 48질량부, 아크릴산-2-에틸헥실 27질량부, 아크릴산 메틸 20질량부, 메타크릴산 글라이시딜 5질량부, 및 중합 개시제로서 벤조일 퍼옥사이드 0.5질량부를 혼합했다. 이것을, 톨루엔 65질량부, 아세트산 에틸 50질량부가 들어 있는 질소 치환 플라스크 중에, 교반하면서 80℃에서 5시간에 걸쳐 적하하고, 추가로 5시간 교반하여 반응시켰다. 반응 종료 후, 이 용액을 냉각하고, 이것에 자일렌 25질량부, 아크릴산 2.5질량부, 및 테트라데실벤질암모늄 클로라이드 1.5질량부를 가하고, 공기를 취입하면서 80℃에서 10시간 반응시켜, 광중합성 탄소-탄소 이중 결합이 도입된 아크릴산 에스터 공중합체 용액을 얻었다.
이 용액에, 공중합체(고형분) 100질량부에 대해서 자외선 중합 개시제로서 벤조인 7질량부, 아이소사이아네이트계 가교제(미쓰이화학(주)제, 상품명: 올레스터 P49-75S) 2질량부, 1분자 내에 광중합성 탄소-탄소 이중 결합을 2개 이상 갖는 저분자량 화합물로서 다이펜타에리트리톨 헥사아크릴레이트(도아합성(주)제, 상품명: 아로닉스 M-400) 15질량부를 첨가하여, 점착제 1(자외선 가교형 점착제 도포액)을 얻었다.
[실시예 1]
내열성 수지층 1 상에, 유연성 수지층이 되는 유연성 수지 1에 의해 구성된 필름(두께: 110μm, 160℃에서의 인장 탄성률: 40MPa(JIS K7161에 준거하여, 샘플 폭 10mm, 척간 거리 30mm, 인장 속도 300mm/분의 조건에서 측정))을 적층했다. 그 다음에, 얻어진 필름의 유연성 수지층 상에, 점착제 1의 도포액을 도포한 후, 건조시켜, 두께 20μm의 점착성 수지층을 형성하여, 점착성 필름을 얻었다.
그 다음에, 점착성 수지층이 실리콘 웨이퍼에 접하도록, 점착성 필름을 실리콘 웨이퍼에 첩부하여, 구조체를 준비했다(공정(A)). 그 다음에, 25℃의 환경하에서 고압 수은 램프(우시오전기사제 UVX-02528S1AJA02)를 이용하여 주파장 365nm의 자외선을 조사 강도 108mW/cm2, 자외선량 540mJ/cm2의 조건으로 상기 구조체의 점착성 필름에 대해서 조사하여 점착성 수지층을 가교시켰다(공정(B)).
그 다음에, 얻어진 구조체를 핫 플레이트 상에서 150℃, 0∼6시간 가열 처리했다. 이 때, 내열성 수지층측을 핫 플레이트측으로 했다. 여기에서, 이 가열 처리는, 공정(B) 후에, 고온 환경하에서, 점착성 수지층 상에 첩부된 상태로 반도체 칩의 동작을 확인하는 공정(C)에 대응한다.
그 다음에, 일정 시간 가열 처리를 행한 후에, 점착성 필름과 실리콘 웨이퍼 사이의 박리 강도를 측정했다. 여기에서, 점착성 필름과 실리콘 웨이퍼 사이의 박리 시험은 상기 공정(C) 후에 점착성 수지층으로부터 반도체 칩을 픽업하는 공정(D)에 대응한다.
점착성 필름과 실리콘 웨이퍼 사이의 박리 강도는 이하의 방법에 의해 측정했다. 우선, 인장 시험기(도요정기사제, 상품명: 스트로그라프)를 이용하여, 점착성 필름을 실리콘 웨이퍼로부터, 25℃, 인장 속도 100mm/분의 조건으로 180도 방향으로 박리하고, 그 때의 강도(N/25mm)를 2회 측정하여, 그 평균치를 박리 강도로 했다.
얻어진 결과를 표 1에 나타낸다.
[비교예 1]
구조체에 대한 가열 처리를 행하기 전에 자외선 조사를 행하지 않고, 구조체에 대한 가열 처리를 행한 후에 자외선 조사를 행한(즉, 공정(B)를 공정(C) 후에 행한) 것 이외에는 실시예 1과 마찬가지로 하여 점착성 필름과 실리콘 웨이퍼 사이의 박리 강도를 구했다. 얻어진 결과를 표 1에 나타낸다.
Figure pct00001
공정(C) 전에 공정(B)를 행한 실시예 1에서는, 점착성 필름과 실리콘 웨이퍼 사이의 점착력의 앙진이 억제되어, 점착성 필름으로부터 실리콘 웨이퍼를 양호하게 박리할 수 있었다. 한편으로, 공정(C) 전에 공정(B)를 행하지 않는 비교예 1에서는, 가열 시간과 함께 점착성 필름과 실리콘 웨이퍼 사이의 점착력이 크게 증가해 버렸다.
즉, 공정(A)∼(D)를 행하고, 또한 공정(C) 전에 공정(B)를 행하는 실시예 1의 반도체 장치의 제조 방법에 의하면, 공정(C) 전에 공정(B)를 행하지 않는 비교예 1의 반도체 장치의 제조 방법에 비해, 반도체 칩을 정밀도 좋게 픽업하는 것이 가능하다는 것을 이해할 수 있다.
이 출원은, 2016년 3월 30일에 출원된 일본 출원 특원2016-068856호를 기초로 하는 우선권을 주장하고, 그 개시된 전부를 여기에 원용한다.

Claims (10)

  1. 방사선 경화형의 점착성 수지층을 갖는 점착성 필름과, 상기 점착성 수지층 상에 첩부된 1 또는 2 이상의 반도체 칩을 구비하는 구조체를 준비하는 공정(A)와,
    상기 점착성 필름에 대해 방사선을 조사하여, 상기 점착성 수지층을 가교하는 공정(B)와,
    상기 공정(B) 후에, 상기 점착성 수지층 상에 첩부된 상태로, 상기 반도체 칩의 동작을 확인하는 공정(C)와,
    상기 공정(C) 후에, 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 공정(D)
    를 구비하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 공정(C)에서는, 0℃ 이하 또는 50℃ 이상 200℃ 이하의 온도 환경하에서 상기 반도체 칩의 동작 확인을 행하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 공정(D)에서는, 상기 점착성 수지층에 있어서의 상기 반도체 칩이 첩부된 영역을 필름의 면내 방향으로 확장시켜, 인접하는 상기 반도체 칩간의 간격을 확대시킨 상태로, 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 점착성 필름은, 내열성 수지층, 유연성 수지층, 및 상기 점착성 수지층을 이 차례로 갖고,
    상기 공정(C) 후에 상기 내열성 수지층을 상기 점착성 필름으로부터 박리하는 공정(E)를 추가로 구비하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 내열성 수지층의 융점이 200℃ 이상이거나, 또는 상기 내열성 수지층은 융점을 갖지 않는 반도체 장치의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 유연성 수지층의 융점이 100℃ 이상 250℃ 이하인 반도체 장치의 제조 방법.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 내열성 수지층을 구성하는 내열성 수지가 폴리이미드, 폴리아마이드, 및 폴리에스터로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 유연성 수지층을 구성하는 유연성 수지가 폴리에스터계 엘라스토머, 폴리아마이드계 엘라스토머, 폴리이미드계 엘라스토머, 및 폴리뷰틸렌 테레프탈레이트로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 유레테인계 점착제, 올레핀계 점착제, 및 스타이렌계 점착제로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 점착성 필름의 전광선 투과율이 85% 이상인 반도체 장치의 제조 방법.
KR1020187028800A 2016-03-30 2017-03-17 반도체 장치의 제조 방법 KR102091963B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016068856 2016-03-30
JPJP-P-2016-068856 2016-03-30
PCT/JP2017/010890 WO2017169896A1 (ja) 2016-03-30 2017-03-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180123079A true KR20180123079A (ko) 2018-11-14
KR102091963B1 KR102091963B1 (ko) 2020-03-20

Family

ID=59965381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028800A KR102091963B1 (ko) 2016-03-30 2017-03-17 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US10566254B2 (ko)
EP (1) EP3442013B1 (ko)
JP (1) JP6204639B1 (ko)
KR (1) KR102091963B1 (ko)
PH (1) PH12018502073A1 (ko)
SG (1) SG11201808374TA (ko)
TW (1) TWI711105B (ko)
WO (1) WO2017169896A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122652A (ko) * 2016-03-30 2018-11-13 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110023438B (zh) * 2016-11-25 2022-01-25 三井化学东赛璐株式会社 粘着性层叠膜及电子装置的制造方法
CN111295738B (zh) * 2017-11-16 2024-05-24 琳得科株式会社 半导体装置的制造方法
KR102563929B1 (ko) * 2018-03-09 2023-08-04 삼성전자주식회사 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7130323B2 (ja) * 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
KR102012905B1 (ko) * 2018-10-19 2019-08-22 (주)엠티아이 웨이퍼 가공용 테이프
US11594655B2 (en) * 2019-12-02 2023-02-28 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Method for automatic film expansion, storage medium, and device
CN111554598B (zh) * 2020-05-22 2023-01-20 深圳市耀芯微电子有限公司 一种可筛选的便捷式芯片去除装置
CN116848627A (zh) * 2021-02-10 2023-10-03 三井化学东赛璐株式会社 电子部件的制造方法、制造用膜和制造用具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163281A (ja) 1996-10-04 1998-06-19 Hitachi Ltd 半導体素子およびその製造方法
JP2010251722A (ja) * 2009-03-23 2010-11-04 Furukawa Electric Co Ltd:The ダイシングテープ、ダイシングテープの硬化阻害防止方法、ダイシングテープ用紫外線硬化型粘着剤
JP2012191046A (ja) * 2011-03-11 2012-10-04 Nitto Denko Corp ダイボンドフィルム及びその用途
WO2015174381A1 (ja) * 2014-05-12 2015-11-19 電気化学工業株式会社 半導体検査用の耐熱性粘着シート、及び半導体検査方法
KR20160019421A (ko) * 2013-06-14 2016-02-19 덴카 주식회사 반도체 검사용 내열성 점착 시트

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004300231A (ja) * 2003-03-31 2004-10-28 Nitto Denko Corp 熱剥離性両面粘着シート、被着体の加工方法および電子部品
US7850813B2 (en) * 2007-07-17 2010-12-14 Kimoto Co., Ltd. Method for producing a functional member having no base material
JP5055097B2 (ja) * 2007-11-08 2012-10-24 日東電工株式会社 検査用粘着シート
CN102159974B (zh) * 2008-08-07 2013-04-17 东洋纺织株式会社 各向异性光扩散膜、各向异性光扩散层叠体、各向异性光反射层叠体及其用途
JP2010171402A (ja) * 2008-12-24 2010-08-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP5681374B2 (ja) * 2010-04-19 2015-03-04 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP2012069586A (ja) * 2010-09-21 2012-04-05 Nitto Denko Corp ダイシング・ダイボンドフィルム、ダイシング・ダイボンドフィルムの製造方法、及び、半導体装置の製造方法
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
KR102108102B1 (ko) * 2012-12-10 2020-05-11 닛토덴코 가부시키가이샤 다이싱 테이프 일체형 접착 시트, 다이싱 테이프 일체형 접착 시트를 이용한 반도체 장치의 제조 방법 및 반도체 장치
JP6435088B2 (ja) * 2013-04-09 2018-12-05 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
US10809293B2 (en) * 2016-10-27 2020-10-20 Mitsui Chemicals Tochello, Inc. Method for manufacturing electronic apparatus, adhesive film for manufacturing electronic apparatus, and electronic component testing apparatus
CN109891253A (zh) * 2016-10-27 2019-06-14 三井化学东赛璐株式会社 电子装置的制造方法、电子装置制造用粘着性膜及电子部件试验装置
CN110023438B (zh) * 2016-11-25 2022-01-25 三井化学东赛璐株式会社 粘着性层叠膜及电子装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163281A (ja) 1996-10-04 1998-06-19 Hitachi Ltd 半導体素子およびその製造方法
JP2010251722A (ja) * 2009-03-23 2010-11-04 Furukawa Electric Co Ltd:The ダイシングテープ、ダイシングテープの硬化阻害防止方法、ダイシングテープ用紫外線硬化型粘着剤
JP2012191046A (ja) * 2011-03-11 2012-10-04 Nitto Denko Corp ダイボンドフィルム及びその用途
KR20160019421A (ko) * 2013-06-14 2016-02-19 덴카 주식회사 반도체 검사용 내열성 점착 시트
WO2015174381A1 (ja) * 2014-05-12 2015-11-19 電気化学工業株式会社 半導体検査用の耐熱性粘着シート、及び半導体検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122652A (ko) * 2016-03-30 2018-11-13 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
PH12018502073A1 (en) 2019-06-24
US20190088559A1 (en) 2019-03-21
KR102091963B1 (ko) 2020-03-20
SG11201808374TA (en) 2018-10-30
TWI711105B (zh) 2020-11-21
EP3442013A4 (en) 2020-01-01
EP3442013A1 (en) 2019-02-13
WO2017169896A1 (ja) 2017-10-05
JPWO2017169896A1 (ja) 2018-04-05
US10566254B2 (en) 2020-02-18
TW201735220A (zh) 2017-10-01
EP3442013B1 (en) 2021-01-06
JP6204639B1 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
KR102091963B1 (ko) 반도체 장치의 제조 방법
JP6204640B1 (ja) 半導体装置の製造方法
KR102242913B1 (ko) 점착성 적층 필름 및 전자 장치의 제조 방법
WO2018079551A1 (ja) 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
JP6517430B2 (ja) 半導体装置の製造方法
WO2018079552A1 (ja) 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
TW202121511A (zh) 電子裝置的製造方法及黏著性膜

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant