KR20180122317A - 반도체 가공용 시트 - Google Patents

반도체 가공용 시트 Download PDF

Info

Publication number
KR20180122317A
KR20180122317A KR1020187016427A KR20187016427A KR20180122317A KR 20180122317 A KR20180122317 A KR 20180122317A KR 1020187016427 A KR1020187016427 A KR 1020187016427A KR 20187016427 A KR20187016427 A KR 20187016427A KR 20180122317 A KR20180122317 A KR 20180122317A
Authority
KR
South Korea
Prior art keywords
adhesive layer
semiconductor processing
semiconductor
sensitive adhesive
pressure
Prior art date
Application number
KR1020187016427A
Other languages
English (en)
Inventor
아키노리 사토
마사토모 나카무라
시게유키 야마시타
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20180122317A publication Critical patent/KR20180122317A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

제 1 면 (101) 및 제 2 면 (102) 을 갖는 기재 (10) 와, 제 1 면 (801) 및 제 2 면 (802) 을 갖는 반도체 첩부층 (80) 과, 제 1 면 (301) 및 제 2 면 (302) 을 갖는 박리 필름 (30) 을 적어도 구비하는 반도체 가공용 시트 (1) 로서, 제 1 면 (101) 에 있어서의 산술 평균 조도 Ra 가, 0.01 ∼ 0.8 ㎛ 이며, 제 2 면 (302) 의 산술 평균 조도 Ra 가, 0.05 ㎛ 초과, 0.8 ㎛ 이하이며, 제 2 면 (802) 과 제 1 면 (301) 을 첩부하여 40 ℃ 에서 3 일간 보관한 후에 있어서의, 제 2 면 (802) 과 제 1 면 (301) 의 계면에서의 박리력 β 가, 10 ∼ 1000 mN/50 mm 인 반도체 가공 용 시트 (1). 이러한 반도체 가공용 시트 (1) 는, 광선 투과성이 우수함과 함께, 블로킹이 생기기 어렵다.

Description

반도체 가공용 시트
본 발명은, 반도체 가공용 시트에 관한 것이다.
반도체 웨이퍼로부터 반도체 칩을 제조할 때, 일반적으로, 다이싱 시트나 백 그라인드 시트와 같은 반도체 가공용 시트가 사용된다. 최근, 이와 같은 반도체 가공용 시트는, 원하는 파장의 광에 대한 투과성 (이하 「광선 투과성」 이라고 하는 경우가 있다.) 을 갖는 것이 요구되고 있다.
예를 들어, 최근, 종래보다 두께가 얇은 실리콘 웨이퍼나 유리제 웨이퍼의 사용이 증가하고 있다. 이들 웨이퍼는, 블레이드를 사용하여 다이싱할 때, 칩핑이나 칩 크랙과 같은 칩의 결손이 생기기 쉽다. 그 때문에, 이들 웨이퍼를 사용하는 경우, 다이싱이 완료된 후, 반도체 가공용 시트에 칩을 첩부한 상태로, 칩에 있어서의 반도체 가공용 시트에 접하는 면으로부터 반도체 가공용 시트 너머로 칩의 형상을 검사하는 것이 실시되고 있다. 이 검사를 양호하게 실시하기 위해서는, 반도체 가공용 시트가 검사를 위한 광을 투과할 필요가 있다.
또, 두께가 얇은 웨이퍼의 개편화에 있어서는, 블레이드로 풀 커트하면 칩핑등이 우려되기 때문에, 먼저 웨이퍼를 하프 커트한 후에 이면 연삭을 실시하는 선다이싱법이 이용되거나, 레이저 광을 사용하여 웨이퍼 내부에 개질층을 형성한 후, 이면 연삭을 실시하여 칩을 개편화하는 스텔스 다이싱법이 이용되는 경우가 있다.
스텔스 다이싱에 있어서는, 레이저 광의 조사에 의해 웨이퍼 내부에 개질층을 형성한 후에, 반도체 가공용 시트에 첩부하면, 첩부의 압력에 의해 웨이퍼가 파손되는 리스크가 존재한다. 이 리스크를 회피하기 위해, 미리 웨이퍼를 반도체 가공용 시트에 첩부한 후, 반도체 가공용 시트 너머로, 웨이퍼에 대해 레이저 광을 조사하여, 개질층을 형성하는 것이 실시된다. 이 경우, 양호하게 레이저 광을 조사하기 위해서는, 반도체 가공용 시트가 레이저 광을 투과할 필요가 있다.
또한, 플립 칩으로 칩을 실장하는 경우, 통상적으로, 칩의 이면에 제품면이나 로트 넘버 등을 레이저 인자한다. 이와 같은 레이저 인자를 실시하기 위해서는, 이면 연삭이 완료된 웨이퍼를 레이저 인자 장치에 반송하는 공정이 설정된다. 최근 사용되는 박화된 웨이퍼에서는, 반송 시에 웨이퍼 균열이 생길 리스크가 높다. 이 리스크를 회피하기 위해서, 박화된 웨이퍼를 반도체 가공용 시트에 첩부한 채로 반송하고, 반도체 가공용 시트 너머로 레이저 광을 조사하여 인자하는 것이 고안되어 있다. 이 레이저 인자를 양호하게 실시하기 위해서는, 반도체 가공용 시트가 레이저 광을 투과할 필요가 있다.
또, 칩의 이면에 보호막을 형성하는 경우에도, 당해 보호막에 레이저 인자하는 경우가 있다. 이 경우, 보호막 형성층을 포함하는 반도체 가공용 시트의 보호막 형성층에 대해, 반도체 가공용 시트의 기재나 점착제층 너머로 레이저 광을 조사하여 인자하는 것이 실시되고 있다. 이 경우도, 레이저 인자를 양호하게 실시하기 위해서, 반도체 가공용 시트의 기재나 점착제층이 레이저 광을 투과할 필요가 있다.
반도체 가공용 시트는, 일반적으로, 기재와, 당해 기재의 일방의 면에 적층된 점착제층을 구비한다. 또한, 반도체 가공용 시트가 사용될 때까지의 동안, 점착제층을 보호하는 목적으로, 당해 점착제층 상에 박리 필름이 형성되는 경우가 있다. 예를 들어, 특허문헌 1 및 2 에는, 기재, 점착제층 및 박리 필름이 이 순서로 적층되어 이루어지는 반도체 가공용 시트가 기재되어 있다. 또, 일반적으로, 반도체 가공용 시트의 용도에 따라, 접착제층이나 보호막 형성층과 같은 그 밖의 층이, 점착제층과 박리 필름의 사이에 형성되는 경우도 있다.
일본 공개실용신안공보 평8-1220호 일본 공개실용신안공보 평2-146144호
반도체 가공용 시트에 있어서의, 원하는 파장을 갖는 광에 대한 우수한 광 선 투과성은, 기재나 점착제층의 광선 투과율을 각각 높임으로써 달성할 수 있다. 예를 들어, 반도체 가공용 시트의 기재측의 면, 즉, 기재에 있어서의 점착제층과는 반대측의 면의 평활성을 높임으로써 달성할 수 있다.
그러나, 높은 광선 투과성을 갖는 반도체 가공용 시트를 얻기 위해서, 반도체 가공용 시트의 기재측의 면의 평활성을 높게 하면, 블로킹이 생기기 쉬워진다. 즉, 장척의 반도체 가공용 시트를 롤상으로 권취 (卷取) 했을 때에, 반도체 가공용 시트끼리가 밀착되기 쉬워진다. 이와 같은 밀착이 생기면, 롤로부터 반도체 가공용 시트를 조출 (繰出) 하는 것이 곤란해지거나, 의도하지 않은 계면 (예를 들어, 점착제층과 박리 필름의 계면) 에서 박리가 생기거나 한다. 또, 기재 및 점착제층을 웨이퍼의 형상에 맞추어 프리커트한 반도체 가공용 시트에 있어서, 이와 같은 블로킹이 생기면, 반도체 가공용 시트를 롤로부터 조출할 때에, 박리 필름으로부터 기재와 점착제층의 적층체가 박리되거나, 당해 박리된 적층체의 기재측이, 박리 필름의 이면에 첩부된다는 문제가 생긴다.
여기서, 특허문헌 1 및 2 에는, 반도체 가공용 시트를 롤상으로 권취할 때에 있어서의, 반도체 가공용 시트간의 공기의 끼어들어감을 회피하는 것을 목적으로 하여, 박리 필름에 있어서의 점착제층과는 반대측의 면에 엠보스 가공을 실시하는 것이 개시되어 있다.
그 한편으로, 특허문헌 1 또는 2 에 개시되는 반도체 가공용 시트는, 기재측의 면이 높은 평활성을 가지지 않아, 상기 서술한 바와 같은, 반도체 가공용 시트를 개재시킨 검사, 레이저 다이싱, 스텔스 다이싱, 레이저 인자 등에 사용할 수 없다.
본 발명은, 상기와 같은 실상을 감안하여 이루어진 것이며, 광선 투과성이 우수함과 함께, 블로킹이 생기기 어려운 반도체 가공용 시트를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 첫째로 본 발명은, 제 1 면 및 상기 제 1 면과는 반대측에 위치하는 제 2 면을 갖는 기재와, 상기 기재에 있어서의 제 2 면측에 적층되고, 상기 기재에 근위인 측에 제 1 면을 가지며, 상기 기재에 원위인 측에 제 2 면을 갖는 반도체 첩부층과, 상기 반도체 첩부층에 있어서의 제 2 면측에 적층되고, 상기 반도체 첩부층에 근위인 측에 제 1 면을 가지며, 상기 반도체 첩부층에 원위인 측에 제 2 면을 갖는 박리 필름을 적어도 구비하는 반도체 가공용 시트로서, 상기 기재의 제 1 면에 있어서의 산술 평균 조도 Ra 가, 0.01 ∼ 0.8 ㎛ 이며, 상기 박리 필름의 제 2 면의 산술 평균 조도 Ra 가, 0.05 ㎛ 초과, 0.8 ㎛ 이하이며, 상기 반도체 첩부층의 제 2 면과, 상기 박리 필름의 제 1 면을 첩부하여 40 ℃ 에서 3 일간 보관한 후에 있어서의, 상기 반도체 첩부층의 제 2 면과 상기 박리 필름의 제 1 면의 계면에서의 박리력 β 가, 10 ∼ 1000 mN/50 mm 인 것을 특징으로 하는 반도체 가공용 시트를 제공한다 (발명 1).
상기 발명 (발명 1) 에 의하면, 기재의 제 1 면에 있어서의 산술 평균 조도 Ra 가, 0.01 ∼ 0.8 ㎛ 임으로써, 기재측의 면에 있어서의 평활성이 양호한 것이 되어, 기재가 원하는 파장의 광에 대한 높은 광선 투과성을 갖는다. 또한, 박리 필름의 제 2 면의 산술 평균 조도 Ra 가 0.05 ㎛ 초과, 0.8 ㎛ 이하임으로써, 롤상으로 권취했을 때에, 반도체 가공용 시트끼리가 강하게 밀착되어 버리는 것이 회피되어, 우수한 내블로킹성이 발휘된다. 이로써, 조출을 양호하게 실시할 수 있음과 함께, 조출 시에 의도하지 않은 계면에서의 박리가 생기지 않는다. 또, 박리력 β 가 10 ∼ 1000 mN/50 mm 이기 때문에, 반도체 가공용 시트를 사용할 때에, 적당한 박리력으로, 기재 및 반도체 첩부층을 포함하는 적층체를 박리 필름으로부터 박리할 수 있다.
상기 발명 (발명 1) 에 있어서, 상기 기재의 제 1 면과 상기 박리 필름의 제2 면을 적층하여 40 ℃ 에서 3 일간 보관한 후에 있어서의, 상기 기재의 제 1 면과 상기 박리 필름의 제 2 면의 계면에서의 박리력을 α 로 했을 때, 상기 박리력 β 에 대한 상기 박리력 α 의 비의 값 (α／β) 이, 0 이상, 1.0 미만인 것이 바람직하다 (발명 2).
상기 발명 (발명 1, 2) 에 있어서, 상기 반도체 첩부층은, 점착제층이어도 된다 (발명 3).
상기 발명 (발명 1, 2) 에 있어서, 상기 반도체 첩부층은, 접착제층이어도 된다 (발명 4).
상기 발명 (발명 1, 2) 에 있어서, 상기 반도체 첩부층은, 보호막 형성층이어도 된다 (발명 5).
상기 발명 (발명 1, 2) 에 있어서, 상기 반도체 첩부층은, 점착제층과, 상기 점착제층 및 상기 박리 필름의 사이에 위치하는 접착제층으로 구성되어도 된다 (발명 6).
상기 발명 (발명 1, 2) 에 있어서, 상기 반도체 첩부층은, 점착제층과, 상기 점착제층 및 상기 박리 필름의 사이에 위치하는 보호막 형성층으로 구성되어도 된다 (발명 7).
상기 발명 (발명 1 ∼ 7) 에 있어서, 상기 반도체 가공용 시트는, 장척의 상기 박리 필름에, 평면에서 보아 상기 박리 필름과는 상이한 형상을 갖는, 상기 기재 및 상기 반도체 첩부층을 포함하는 적층체가 적층되어도 된다 (발명 8).
둘째로 본 발명은, 제 1 면 및 상기 제 1 면과는 반대측에 위치하는 제 2 면을 갖는 기재와, 상기 기재에 있어서의 제 2 면측에 적층되고, 상기 기재에 근위인 측에 제 1 면을 가지며, 상기 기재에 원위인 측에 제 2 면을 갖는 반도체 첩부층과, 상기 반도체 첩부층에 있어서의 제 2 면측에 적층되고, 상기 반도체 첩부층에 근위인 측에 제 1 면을 가지며, 상기 반도체 첩부층에 원위인 측에 제 2 면을 갖는 지그용 점착제층과, 적어도 상기 지그용 점착제층에 있어서의 제 2 면측에 적층되고, 상기 지그용 점착제층에 근위인 측에 제 1 면을 가지며, 상기 지그용 점착제층에 원위인 측에 제 2 면을 갖는 박리 필름을 적어도 구비하는 반도체 가공용 시트로서, 상기 기재의 제 1 면에 있어서의 산술 평균 조도 Ra 가, 0.01 ∼ 0.8 ㎛ 이며, 상기 박리 필름의 제 2 면의 산술 평균 조도 Ra 가, 0.05 ㎛ 초과, 0.8 ㎛ 이하이며, 상기 지그용 점착제층의 제 2 면과 상기 박리 필름의 제 1 면을 첩부하여 40 ℃ 에서 3 일간 보관한 후에 있어서의, 상기 지그용 점착제층의 제 2 면과 상기 박리 필름의 제 1 면의 계면에서의 박리력 β 가, 10 ∼ 1000 mN/50 mm 인 것을 특징으로 하는 반도체 가공용 시트를 제공한다 (발명 9).
본 발명에 의하면, 광선 투과성이 우수함과 함께, 블로킹이 생기기 어려운 반도체 가공용 시트를 제공할 수 있다.
도 1 은, 본 발명의 제 1 실시 형태에 관련된 반도체 가공용 시트의 단면도이다.
도 2 는, 본 발명의 제 1 실시 형태에 관련된 반도체 가공용 시트가 겹친 상태를 나타내는 단면도이다.
도 3 은, 본 발명의 제 1 실시 형태의 제 1 양태에 관련된 반도체 가공용 시트의 단면도이다.
도 4 는, 본 발명의 제 1 실시 형태의 제 2 양태에 관련된 반도체 가공용 시트의 단면도이다.
도 5 는, 본 발명의 제 1 실시 형태의 제 3 양태에 관련된 반도체 가공용 시트의 단면도이다.
도 6 은, 본 발명의 제 1 실시 형태의 제 4 양태에 관련된 반도체 가공용 시트의 단면도이다.
도 7 은, 본 발명의 제 1 실시 형태의 제 5 양태에 관련된 반도체 가공용 시트의 평면도이다.
도 8 은, 본 발명의 제 2 실시 형태에 관련된 반도체 가공용 시트의 단면도이다.
도 9 는, 본 발명의 제 3 실시 형태에 관련된 반도체 가공용 시트의 단면도이다.
도 10 은, 도 9 의 A-A 선을 따른 단면도이다.
이하, 본 발명의 실시 형태에 대해 설명한다.
도 1 에는, 제 1 실시 형태에 관련된 반도체 가공용 시트 (1) 가 나타난다. 반도체 가공용 시트 (1) 는, 기재 (10), 반도체 첩부층 (80) 및 박리 필름 (30) 이 이 순서로 적층되어 구성된다. 기재 (10) 는, 반도체 첩부층 (80) 에 원위인 측에 제 1 면 (101) 을 가지며, 반도체 첩부층 (80) 에 근위인 측에 제 2 면 (102) 을 갖는다. 반도체 첩부층 (80) 은, 기재 (10) 에 근위인 측에 제 1 면 (801) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (802) 을 갖는다. 박리 필름 (30) 은, 반도체 첩부층 (80) 에 근위인 측에 제 1 면 (301) 을 가지며, 반도체 첩부층 (80) 에 원위인 측에 제 2 면 (302) 을 갖는다.
본 실시 형태에 관련된 반도체 가공용 시트 (1) 에서는, 기재 (10) 의 제 1 면 (101) 에 있어서의 산술 평균 조도 Ra 가, 0.01 ∼ 0.8 ㎛ 이다. 기재 (10) 의 제 1 면 (101) 이 이와 같이 평활함으로써, 제 1 면 (101) 에 조사된 광이 당해 면에서 산란되는 것이 저감되어, 기재 (10) 에 있어서 높은 광선 투과성이 발휘된다.
또, 본 실시 형태에 관련된 반도체 가공용 시트 (1) 에서는, 박리 필름 (30) 의 제 2 면 (302) 의 산술 평균 조도 Ra 가, 0.05 ㎛ 초과, 0.8 ㎛ 이하이다. 이로써, 반도체 가공용 시트를 롤상으로 권취했을 때에, 상기와 같이 평활한 기재 (10) 의 제 1 면 (101) 에 대해서도 박리 필름 (30) 의 제 2 면 (302) 이 밀착되기 어려워지고, 따라서, 반도체 가공용 시트끼리가 밀착되기 어려워진다. 이로써, 조출을 양호하게 실시할 수 있음과 함께, 조출 시에 의도하지 않은 계면에서의 박리가 생기지 않는다. 즉, 우수한 내블로킹성이 발휘된다.
또한, 본 실시 형태에 관련된 반도체 가공용 시트 (1) 에서는, 박리력 β 가, 10 ∼ 1000 mN/50 mm 이다. 여기서, 박리력 β 란, 후술하는 바와 같이, 반도체 첩부층 (80) 의 제 2 면 (802) 과 박리 필름 (30) 의 제 1 면 (301) 의 계면에서의 박리력이다. 이로써, 반도체 가공용 시트를 사용할 때에, 적당한 박리력으로, 기재 및 반도체 첩부층을 포함하는 적층체를 박리 필름으로부터 박리할 수 있다.
또한, 본 명세서에서는, 박리력 β 는, 박리 필름 (30) 과, 그것과 접촉하는 주된 층의 계면에 있어서의 박리력으로서 규정된다. 예를 들어, 상기 반도체 가공용 시트 (1) 에서는, 박리 필름 (30) 과 반도체 첩부층 (80) 이 접촉하고 있기 때문에, 반도체 첩부층 (80) 과 박리 필름 (30) 의 계면에 있어서의 박리력 β 가 규정된다. 한편, 후술하는 지그용 점착제층 (60) 을 구비하는 제 2 실시 형태에 관련된 반도체 가공용 시트 (2) (도 8 참조) 에서는, 박리 필름 (30) 에 대해, 반도체 첩부층 (80) 과 함께 지그용 점착제층 (60) 이 접촉한다. 여기서, 박리 필름 (30) 과 지그용 점착제층 (60) 의 접촉의 쪽이, 박리 필름 (30) 과 반도체 첩부층 (80) 의 접촉에 비해, 반도체 가공용 시트 (2) 로부터 박리 필름 (30) 을 박리할 때의 박리력에 주는 영향이 크다. 그 때문에, 지그용 점착제층 (60) 을 구비하는 반도체 가공용 시트 (2) 에 있어서는, 후술하는 바와 같이, 지그용 점착제층 (60) 의 박리 필름 (30) 측의 면 (제 2 면 (602)) 과 박리 필름 (30) 의 지그용 점착제층 (60) 측의 면 (제 1 면 (301)) 의 계면에 있어서의 박리력 β 가 규정된다.
1. 반도체 가공용 시트의 물성 등
본 실시 형태에 관련된 반도체 가공용 시트 (1) 에서는, 반도체 첩부층 (80) 의 제 2 면 (802) 과 박리 필름 (30) 의 제 1 면 (301) 의 계면에서의 박리력을 β 로 했을 때, 당해 박리력 β 가, 10 ∼ 1000 mN/50 mm 이며, 10 ∼ 500 mN/50 mm 인 것이 바람직하고, 특히 30 ∼ 200 mN/50 mm 인 것이 바람직하다. 여기서, 박리력 β 란, 반도체 첩부층 (80) 의 제 2 면 (802) 과 박리 필름 (30) 의 제 1 면 (301) 이 첩부된 상태로, 건조 상태에 있어서 40 ℃ 에서 3 일간 보관한 후에 있어서의, 반도체 첩부층 (80) 에 대한 박리 필름 (30) 의 박리력이다. 박리력 β 가 10 mN/50 mm 미만이면, 롤로부터 반도체 가공용 시트 (1) 를 조출할 때나, 그 이외의 의도하지 않은 단계에 있어서, 박리 필름 (30) 으로부터 기재 (10) 와 반도체 첩부층 (80) 의 적층체가 박리되기 쉬워진다. 또, 박리력 β 가 1000 mN/50 mm 를 초과하면, 반도체 가공용 시트 (1) 를 사용할 때에, 박리 필름 (30) 으로부터 기재 (10) 와 반도체 첩부층 (80) 의 적층체를 박리하는 것이 곤란해져, 작업성이 나빠져 버린다. 특히, 웨이퍼 마운터를 사용하여, 당해 적층체에 대해 반도체 웨이퍼에 순차 마운트할 때에, 박리 필름 (30) 으로부터 당해 적층체가 양호하게 박리되지 않아, 마운트할 수 없다는 문제가 생겨 버린다.
본 실시 형태에 관련된 반도체 가공용 시트 (1) 에서는, 기재 (10) 의 제 1 면 (101) 과 박리 필름 (30) 의 제 2 면 (302) 의 계면에서의 박리력을 α 로 했을 때, 상기 서술한 박리력 β 에 대한 박리력 α 의 비의 값 (α／β) 이, 0 이상인 것이 바람직하고, 특히 0.05 이상인 것이 바람직하고, 나아가서는 0.1 이상인 것이 바람직하다. 또, 당해 비의 값 (α／β) 은, 1.0 미만인 것이 바람직하고, 특히 0.5 이하인 것이 바람직하고, 나아가서는 0.2 이하인 것이 바람직하다. 여기서, 박리력 α 란, 기재 (10) 의 제 1 면 (101) 과 박리 필름 (30) 의 제 2 면 (302) 을 적층하여, 건조 상태에 있어서 40 ℃ 에서 3 일간 보관한 후에 있어서의, 기재 (10) 에 대한 박리 필름 (30) 의 박리력이다. 또한, 상기 비의 값 (α／β) 이 0 인 경우란, 박리력 α 의 값이 0 이 되는 경우이며, 박리력 α 를 측정할 수 없을만큼 작거나, 또는 측정 전에 있어서 기재 (10) 로부터 박리 필름 (30) 이 이미 박리되어 있는 상태를 의미한다. 박리력 β 에 대한 박리력 α 의 비의 값 (α／β) 이 0 이상, 1.0 미만임으로써, 도 2 에 나타내는 바와 같이 반도체 가공용 시트 (1) 끼리가 겹쳤을 때에, 반도체 가공용 시트 (1) 끼리의 밀착성이, 반도체 가공용 시트를 구성하는 각 층끼리의 밀착성보다 높아지는 일이 없다. 구체적으로는, 기재 (10) 의 제 1 면 (101) 과, 그것과 대향하는 박리 필름 (30) 의 제 2 면 (302) 의 사이에 있어서의 밀착성이, 기재 (10) 와 반도체 첩부층 (80) 의 사이의 밀착성이나 반도체 첩부층 (80) 과 박리 필름 (30) 의 사이의 밀착성보다 높아지는 일이 없다. 이로써, 내블로킹성이 보다 우수한 것이 되고, 롤상으로 감아 겹친 반도체 가공용 시트 (1) 를 조출할 때에, 반도체 가공용 시트 (1) 에 있어서의 기재 (10) 의 제 1 면 (101) 과, 그것에 겹친 반도체 가공용 시트 (1) 에 있어서의 박리 필름 (30) 의 제 2 면 (302) 의 밀착을 효과적으로 억제할 수 있다. 또한, 조출 시에, 반도체 가공용 시트 (1) 의 의도하지 않은 계면에서의 박리의 발생이 억제된다. 이상에 의해, 반도체 가공용 시트 (1) 를 양호하게 조출할 수 있다.
본 실시 형태에 관련된 반도체 가공용 시트 (1) 의 두께는, 반도체 가공용 시트 (1) 가 사용되는 공정에 있어서 적절히 기능할 수 있는 한 한정되지 않는다. 당해 두께는, 통상적으로, 50 ∼ 300 ㎛ 인 것이 바람직하고, 특히 50 ∼ 250 ㎛ 인 것이 바람직하고, 나아가서는 50 ∼ 230 ㎛ 인 것이 바람직하다. 또한, 본 명세서에 있어서의 반도체 가공용 시트 (1) 의 두께란, 반도체 가공용 시트 (1) 의 사용 전에 박리되는 박리 필름 (30) 을 제외한 두께를 의미한다.
2. 기재
본 실시 형태에 관련된 반도체 가공용 시트 (1) 에서는, 기재 (10) 의 제 1 면 (101) 에 있어서의 산술 평균 조도 Ra 는, 0.01 ∼ 0.8 ㎛ 이며, 특히 0.02 ∼ 0.5 ㎛ 인 것이 바람직하고, 나아가서는 0.03 ∼ 0.3 ㎛ 인 것이 바람직하다. 당해 산술 평균 조도 Ra 가 0.01 ㎛ 미만이면, 제 1 면 (101) 이 과도하게 평활하게 되어, 박리력 α 의 값이 너무 커져 반도체 가공용 시트 (1) 를 롤상으로 권취했을 때에 블로킹이 생기기 쉬워진다. 또, 당해 산술 평균 조도 Ra 가 0.8 ㎛ 를 초과하면, 제 1 면 (101) 에 조사된 광이 당해 면에 있어서 산란되기 쉬워져, 광선 투과성이 저해된다. 또한, 본 명세서에 있어서의 산술 평균 조도 Ra 는, JIS B0601 ： 2013 에 기초하여 측정한 것이며, 측정 방법의 자세한 것은 후술하는 실시예에 나타내는 바와 같다.
상기 산술 평균 조도 Ra 를 달성하기 위해서는, 기재 (10) 의 제조 시에, 상기 산술 평균 조도 Ra 를 갖도록 제조하는 것이 바람직하다. 예를 들어, 기재 (10) 의 압출 성형에 사용하는 롤의 표면 조도를 조정함으로써, 상기 산술 평균 조도 Ra 를 갖는 기재 (10) 를 제조하는 것이 바람직하다. 혹은, 기재 (10) 를 인플레이션법에 의해 제조할 때에, 제 1 면 (101) 이 되는 면의 조도가 상기 산술 평균 조도 Ra 가 되도록 조정하는 것이 바람직하다.
기재 (10) 의 제 2 면 (102) 에 있어서의 산술 평균 조도 Ra 는, 기재 (10) 의 광선 투과성을 확보할 수 있는 한 적절히 설정할 수 있고, 예를 들어, 0.01 ∼ 2.0 ㎛ 인 것이 바람직하고, 특히 0.03 ∼ 1.5 ㎛ 인 것이 바람직하고, 나아가서는 0.05 ∼ 1.0 ㎛ 인 것이 바람직하다.
본 실시 형태에 관련된 반도체 가공용 시트 (1) 에 있어서, 기재 (10) 의 구성 재료는, 원하는 파장의 광에 대한 우수한 광선 투과성을 발휘하고, 또한 반도체 가공용 시트 (1) 의 사용 공정에 있어서의 원하는 기능을 발휘하는 한, 특별히 한정되지 않는다. 기재 (10) 는, 수지계의 재료를 주재로 하는 필름 (수지 필름) 을 포함하는 것이어도 된다. 바람직하게는, 기재 (10) 는 수지 필름만으로 이루어진다. 수지 필름의 구체예로서는, 에틸렌-아세트산비닐 공중합체 필름 ； 에틸렌-(메트)아크릴산 공중합체 필름, 에틸렌-(메트)아크릴산메틸 공중합체 필름, 그 밖의 에틸렌-(메트)아크릴산에스테르 공중합체 필름 등의 에틸렌계 공중합 필름 ； 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 에틸렌-노르보르넨 공중합체 필름, 노르보르넨 수지 필름 등의 폴리올레핀계 필름 ； 폴리염화비닐 필름, 염화비닐 공중합체 필름 등의 폴리염화비닐계 필름 ； 폴리에틸렌테레프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 등의 폴리에스테르계 필름 ； (메트)아크릴산에스테르 공중합체 필름 ； 폴리우레탄 필름 ； 폴리이미드 필름 ； 폴리스티렌 필름 ； 폴리카보네이트 필름 ； 불소 수지 필름 등을 들 수 있다. 폴리에틸렌 필름의 예로서는, 저밀도 폴리에틸렌 (LDPE) 필름, 직사슬 저밀도 폴리에틸렌 (LLDPE) 필름, 고밀도 폴리에틸렌 (HDPE) 필름 등을 들 수 있다. 또, 이들의 가교 필름, 아이오노머 필름과 같은 변성 필름도 사용된다. 기재 (10) 는, 이들의 1 종으로 이루어지는 필름이어도 되고, 이들을 2 종류 이상 조합한 재료로 이루어지는 필름이어도 된다. 또, 상기 서술한 1 종 이상의 재료로 이루어지는 층이 복수 적층된, 다층 구조의 적층 필름이어도 된다. 이 적층 필름에 있어서, 각 층을 구성하는 재료는 동종이어도 되고, 이종이어도 된다. 기재 (10) 로서는, 상기 필름 중에서도, 에틸렌-아세트산비닐 공중합체 필름, 에틸렌-메타크릴산메틸 공중합체 필름, 폴리염화비닐 필름 또는 폴리프로필렌 필름을 사용하는 것이 바람직하다. 또한, 본 명세서에 있어서의 「(메트)아크릴산」 은, 아크릴산 및 메타크릴산의 양방을 의미한다. 다른 유사 용어에 대해서도 동일하다.
기재 (10) 에 있어서는, 원하는 파장의 광에 대한 우수한 광선 투과성을 저해하지 않는 한, 상기의 필름 내에, 난연제, 가소제, 대전 방지제, 활제, 산화 방지제, 착색제, 적외선 흡수제, 자외선 흡수제, 이온 포착제 등의 각종 첨가제가 포함되어 있어도 된다. 이들 첨가제의 함유량으로서는, 특별히 한정되지 않지만, 기재 (10) 가 우수한 광선 투과성 및 원하는 기능을 발휘하는 범위로 하는 것이 바람직하다.
또한, 후술하는 바와 같이, 반도체 첩부층 (80) 으로서 점착제층 (20) 을 사용해도 되고, 이 점착제층 (20) 을 경화시키기 위해서 에너지선을 사용하는 경우, 기재 (10) 는 당해 에너지선에 대한 광선 투과성을 갖는 것이 바람직하다. 예를 들어, 당해 에너지선의 예로서는, 자외선이나 전자선을 들 수 있다.
기재 (10) 의 제 2 면 (102) 은, 반도체 가공용 시트 (1) 에 있어서의 광선 투과성을 저해하지 않는 한, 반도체 첩부층 (80) 과의 밀착성을 높이기 위해서, 프라이머 처리, 코로나 처리, 플라즈마 처리 등의 표면 처리가 실시되어도 된다.
기재 (10) 의 두께는, 반도체 가공용 시트 (1) 가 사용되는 공정에 있어서 적절히 기능할 수 있는 한 한정되지 않는다. 당해 두께는, 통상적으로, 20 ∼ 450 ㎛ 인 것이 바람직하고, 특히 25 ∼ 300 ㎛ 인 것이 바람직하고, 나아가서는 50 ∼ 200 ㎛ 인 것이 바람직하다.
3. 박리 필름
박리 필름 (30) 의 제 2 면 (302) 의 산술 평균 조도 Ra 는, 0.05 ㎛ 초과이며, 0.08 ㎛ 이상인 것이 바람직하고, 특히 0.1 ㎛ 이상인 것이 바람직하다. 또, 당해 산술 평균 조도 Ra 는, 0.8 ㎛ 이하이며, 0.5 ㎛ 이하인 것이 바람직하고, 특히 0.3 ㎛ 이하인 것이 바람직하다. 제 2 면 (302) 의 산술 평균 조도 Ra 가 0.05 ㎛ 이하이면, 제 2 면 (302) 이 과도하게 평활하게 되어, 반도체 가공용 시트 (1) 를 롤상으로 권취했을 때에, 평활한 기재 (10) 의 제 1 면 (101) 과 박리 필름 (30) 의 제 2 면 (302) 이 밀착되기 쉬워진다. 그 때문에, 반도체 가공용 시트 (1) 끼리가 밀착되어, 블로킹이 발생하기 쉬워진다. 한편, 제 2 면 (302) 의 산술 평균 조도 Ra 가 0.8 ㎛ 를 초과하면, 반도체 가공용 시트 (1) 를 롤상으로 권취했을 때에, 박리 필름 (30) 의 제 2 면 (302) 의 표면 형상이 기재 (10) 의 제 1 면 (101) 에 전사되어, 제 1 면 (101) 의 평활성이 저하되어 버린다. 그 결과, 반도체 가공용 시트 (1) 의 광선 투과성이 저하되어 버린다.
상기 산술 평균 조도 Ra 를 달성하기 위해서는, 박리 필름 (30) 의 제조 시에, 상기 산술 평균 조도 Ra 를 갖도록 제조해도 된다. 혹은, 박리 필름 (30) 의 구성 재료를 시트상으로 제조한 후에, 상기 산술 평균 조도 Ra 를 갖도록 당해 시트에 표면 처리를 실시해도 된다. 전자의 경우, 예를 들어, 박리 필름 (30) 의 압출 성형에 사용하는 롤의 표면 조도를 조정함으로써, 상기 산술 평균 조도 Ra 를 갖는 박리 필름 (30) 을 제조할 수 있다. 후자의 경우, 예를 들어, 시트에 대해 샌드 블라스트 처리나 엠보스 가공 등을 실시함으로써, 상기 산술 평균 조도 Ra 를 갖는 박리 필름 (30) 을 얻을 수 있다.
박리 필름 (30) 의 제 1 면 (301) 에 있어서의 산술 평균 조도 Ra 는, 박리력 β 의 상기 서술한 값을 달성할 수 있는 한, 적절히 설정할 수 있고, 예를 들어, 0.02 ∼ 0.10 ㎛ 인 것이 바람직하고, 특히 0.02 ∼ 0.07 ㎛ 인 것이 바람직하고, 나아가서는 0.03 ∼ 0.05 ㎛ 인 것이 바람직하다.
박리 필름 (30) 은, 통상적으로, 반도체 첩부층 (80) 에 대한 박리성을 발휘하기 위해서, 제 1 면 (301) 측에 박리제층이 형성된다. 또, 본 실시 형태에 관련된 반도체 가공용 시트 (1) 의 박리 필름 (30) 에서는, 제 1 면 (301) 측 및 제 2 면 (302) 측의 각각에 박리제층을 구비해도 된다. 이 경우, 박리 필름 (30) 은, 예를 들어, 수지 필름 등의 기재의 양면에 박리제층을 구비한 구성을 갖는다. 제 1 면 (301) 측에 박리제층을 구비함으로써, 박리력 β 의 상기 서술한 값을 달성하는 것이 용이해진다. 또, 제 2 면 (302) 측에 박리제층을 구비함으로써, 반도체 가공용 시트 (1) 를 롤상으로 권취했을 때에 반도체 가공용 시트 (1) 끼리가 밀착되기 어려워져, 블로킹이 효과적으로 억제된다. 박리제로서는, 실리콘계 박리제, 알키드계 박리제, 불소계 박리제, 장사슬 알킬계 박리제, 고무계 박리제 등을 사용할 수 있다. 이들 중에서도, 박리력 β 를 상기 서술한 값으로 조정하기 쉽다는 관점에서, 제 1 면 (301) 측에서는 실리콘계 박리제를 사용하는 것이 바람직하고, 박리력 β 에 대한 박리력 α 의 비 (α／β) 를 상기 서술한 값으로 조정하기 쉽다는 관점에서, 제 2 면 (302) 측에서는 실리콘계 박리제 또는 알키드계 박리제를 사용하는 것이 바람직하다.
박리 필름 (30) 을 구성하는 재료로서는, 예를 들어 수지 필름을 사용할 수 있다. 수지 필름의 구체예로서는, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르 필름, 및 폴리프로필렌이나 폴리에틸렌 등의 폴리올레핀 필름을 들 수 있다.
박리 필름 (30) 의 두께는, 특별히 제한은 없지만, 통상적으로 12 ∼ 250 ㎛ 정도이다.
4. 반도체 첩부층
반도체 첩부층 (80) 이란, 본 실시 형태에 관련된 반도체 가공용 시트 (1) 의 사용에 있어서, 반도체 웨이퍼 등이 첩부되는 층 또는 반도체 웨이퍼 등에 첩부되는 층을 말한다. 이 때의 첩부는, 반도체 가공용 시트 (1) 의 사용 시에 일시적으로 실시되는 첩부여도 되고, 혹은, 반도체 가공용 시트 (1) 의 사용 후도 계속되는 첩부여도 된다. 반도체 첩부층 (80) 의 바람직한 예로서는, 점착제층 (20), 접착제층 (40), 보호막 형성층 (50), 점착제층 (20) 과 접착제층 (40) 으로 이루어지는 적층체, 점착제층 (20) 과 보호막 형성층 (50) 의 적층체 등을 들 수 있다.
도 3 에는, 제 1 실시 형태에 관련된 반도체 가공용 시트 (1) 의 제 1 양태가 나타나 있다. 당해 양태에 관련된 반도체 가공용 시트 (1a) 에서는, 반도체 첩부층 (80) 이 점착제층 (20) 으로 되어 있다. 반도체 가공용 시트 (1a) 에 있어서, 점착제층 (20) 은, 기재 (10) 에 근위인 측에 제 1 면 (201) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (202) 을 갖는다. 또한, 반도체 가공용 시트 (1a) 는, 예를 들어, 다이싱 시트로서 사용할 수 있다.
도 4 에는, 제 1 실시 형태에 관련된 반도체 가공용 시트 (1) 의 제 2 양태가 나타나 있다. 당해 양태에 관련된 반도체 가공용 시트 (1b) 에서는, 반도체 첩부층 (80) 이 접착제층 (40) 으로 되어 있다. 반도체 가공용 시트 (1b) 에 있어서, 접착제층 (40) 은, 기재 (10) 에 근위인 측에 제 1 면 (401) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (402) 을 갖는다. 또한, 반도체 가공용 시트 (1b) 는, 예를 들어, 다이본딩 시트로서 사용할 수 있다.
도 5 에는, 제 1 실시 형태에 관련된 반도체 가공용 시트 (1) 의 제 3 양태가 나타나 있다. 당해 양태에 관련된 반도체 가공용 시트 (1c) 에서는, 반도체 첩부층 (80) 이 보호막 형성층 (50) 으로 되어 있다. 반도체 가공용 시트 (1c) 에 있어서, 보호막 형성층 (50) 은, 기재 (10) 에 근위인 측에 제 1 면 (501) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (502) 을 갖는다. 또한, 반도체 가공용 시트 (1c) 는, 예를 들어, 보호막 형성용 시트로서 사용할 수 있다.
도 6 에는, 제 1 실시 형태에 관련된 반도체 가공용 시트 (1) 의 제 4 양태가 나타나 있다. 당해 양태에 관련된 반도체 가공용 시트 (1d) 에서는, 반도체 첩부층 (80) 이 점착제층 (20) 과 접착제층 (40) 으로 이루어지는 적층체로 되어 있다. 반도체 가공용 시트 (1d) 에 있어서, 점착제층 (20) 은 기재 (10) 에 근위인 측에 위치하고, 접착제층 (40) 은 박리 필름 (30) 에 근위인 측에 위치한다. 또, 점착제층 (20) 은, 기재 (10) 에 근위인 측에 제 1 면 (201) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (202) 을 갖는다. 또한, 접착제층 (40) 은, 기재 (10) 에 근위인 측에 제 1 면 (401) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (402) 을 갖는다. 또한, 반도체 가공용 시트 (1d) 는, 예를 들어, 다이싱·다이본딩 시트로서 사용할 수 있다.
도 7 에는, 제 1 실시 형태에 관련된 반도체 가공용 시트 (1) 의 제 5 양태가 나타나 있다. 당해 양태에 관련된 반도체 가공용 시트 (1e) 에서는, 반도체 첩부층 (80) 이 점착제층 (20) 과 보호막 형성층 (50) 으로 이루어지는 적층체로 되어 있다. 반도체 가공용 시트 (1e) 에 있어서, 점착제층 (20) 은 기재 (10) 에 근위인 측에 위치하고, 보호막 형성층 (50) 은 박리 필름 (30) 에 근위인 측에 위치한다. 또, 점착제층 (20) 은, 기재 (10) 에 근위인 측에 제 1 면 (201) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (202) 을 갖는다. 또한, 보호막 형성층 (50) 은, 기재 (10) 에 근위인 측에 제 1 면 (501) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (502) 을 갖는다. 또한, 반도체 가공용 시트 (1e) 는 반도체 웨이퍼의 다이싱에 사용할 수 있고, 나아가서는 다이싱 후, 보호막 형성층 (50) 을 가열 등 함으로써, 반도체 칩에 보호막을 형성할 수 있다. 또, 반도체 가공용 시트 (1e) 는, 보호막 형성용 시트로서도 사용할 수 있다.
(1) 점착제층
본 실시 형태에 관련된 반도체 가공용 시트 (1) 에서는, 점착제층 (20) 은, 비에너지선 경화성 점착제 (에너지선 경화성을 가지지 않는 폴리머) 로 구성되어도 되고, 에너지선 경화성 점착제로 구성되어도 된다. 비에너지선 경화성 점착제로서는, 원하는 점착력 및 재박리성을 갖는 것이 바람직하고, 예를 들어, 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 폴리비닐에테르계 점착제 등을 사용할 수 있다. 이들 중에서도, 다이싱 공정 등에서 반도체 웨이퍼나 반도체 칩 등의 탈락을 효과적으로 억제할 수 있는 아크릴계 점착제가 바람직하다.
한편, 에너지선 경화성 점착제는, 에너지선 조사에 의해 점착력이 저하되기 때문에, 반도체 웨이퍼나 반도체 칩 등과 반도체 가공용 시트 (1) 를 분리시키고 싶을 때에, 에너지선 조사함으로써, 용이하게 분리시킬 수 있다.
점착제층 (20) 을 구성하는 에너지선 경화성 점착제는, 에너지선 경화성을 갖는 폴리머를 주성분으로 하는 것이어도 되고, 비에너지선 경화성 폴리머 (에너지선 경화성을 가지지 않는 폴리머) 와 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 혼합물을 주성분으로 하는 것이어도 된다. 또, 에너지선 경화성을 갖는 폴리머와 비에너지선 경화성 폴리머의 혼합물이어도 되고, 에너지선 경화성을 갖는 폴리머와 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 혼합물이어도 되고, 그것들 3 종의 혼합물이어도 된다.
최초로, 에너지선 경화성 점착제가, 에너지선 경화성을 갖는 폴리머를 주성분으로 하는 경우에 대해, 이하 설명한다.
에너지선 경화성을 갖는 폴리머는, 측사슬에 에너지선 경화성을 갖는 관능기 (에너지선 경화성기) 가 도입된 (메트)아크릴산에스테르 (공) 중합체 (A) (이하 「에너지선 경화형 중합체 (A)」 라고 하는 경우가 있다.) 인 것이 바람직하다. 이 에너지선 경화형 중합체 (A) 는, 관능기 함유 모노머 단위를 갖는 아크릴계 공중합체 (a1) 과, 그 관능기에 결합하는 관능기를 갖는 불포화기 함유 화합물 (a2) 를 반응시켜 얻어지는 것이 바람직하다.
아크릴계 공중합체 (a1) 은, 관능기 함유 모노머로부터 유도되는 구성 단위와, (메트)아크릴산에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위로 이루어진다.
아크릴계 공중합체 (a1) 의 구성 단위로서의 관능기 함유 모노머는, 중합성의 이중 결합과, 하이드록시기, 카르복시기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 분자 내에 갖는 모노머인 것이 바람직하다.
하이드록시기 함유 모노머로서는, 예를 들어, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-하이드록시프로필(메트)아크릴레이트, 2-하이드록시부틸(메트)아크릴레이트, 3-하이드록시부틸(메트)아크릴레이트, 4-하이드록시부틸(메트)아크릴레이트 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
카르복시기 함유 모노머로서는, 예를 들어, 아크릴산, 메타크릴산, 크로톤산, 말레산, 이타콘산, 시트라콘산 등의 에틸렌성 불포화 카르복실산을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
아미노기 함유 모노머 또는 치환 아미노기 함유 모노머로서는, 예를 들어, 아미노에틸(메트)아크릴레이트, n-부틸아미노에틸(메트)아크릴레이트 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
아크릴계 공중합체 (a1) 을 구성하는 (메트)아크릴산에스테르 모노머로서는, 알킬기의 탄소수가 1 ∼ 20 인 알킬(메트)아크릴레이트, 시클로알킬(메트)아크릴레이트, 벤질(메트)아크릴레이트가 사용된다. 이들 중에서도, 특히 바람직하게는 알킬기의 탄소수가 1 ∼ 18 인 알킬(메트)아크릴레이트, 예를 들어 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트 등이 사용된다.
아크릴계 공중합체 (a1) 은, 상기 관능기 함유 모노머로부터 유도되는 구성 단위를 통상적으로 3 ∼ 100 질량％, 바람직하게는 5 ∼ 40 질량％ 의 비율로 함유하고, (메트)아크릴산에스테르 모노머 또는 그 유도체로부터 유도되는 구성 단위를 통상적으로 0 ∼ 97 질량％, 바람직하게는 60 ∼ 95 질량％ 의 비율로 함유하여 이루어진다.
아크릴계 공중합체 (a1) 은, 상기와 같은 관능기 함유 모노머와, (메트)아크릴산에스테르 모노머 또는 그 유도체를 통상적인 방법으로 공중합함으로써 얻어지지만, 이들 모노머 외에도 디메틸아크릴아미드, 포름산비닐, 아세트산비닐, 스티렌 등이 공중합되어도 된다.
상기 관능기 함유 모노머 단위를 갖는 아크릴계 공중합체 (a1) 을, 그 관능기에 결합하는 관능기를 갖는 불포화기 함유 화합물 (a2) 와 반응시킴으로써, 에너지선 경화형 중합체 (A) 가 얻어진다.
불포화기 함유 화합물 (a2) 가 갖는 관능기는, 아크릴계 공중합체 (a1) 이 갖는 관능기 함유 모노머 단위의 관능기의 종류에 따라, 적절히 선택할 수 있다. 예를 들어, 아크릴계 공중합체 (a1) 이 갖는 관능기가 하이드록시기, 아미노기 또는 치환 아미노기의 경우, 불포화기 함유 화합물 (a2) 가 갖는 관능기로서는 이소시아네이트기 또는 에폭시기가 바람직하고, 아크릴계 공중합체 (a1) 이 갖는 관능기가 에폭시기의 경우, 불포화기 함유 화합물 (a2) 가 갖는 관능기로서는 아미노기, 카르복시기 또는 아지리디닐기가 바람직하다.
또 상기 불포화기 함유 화합물 (a2) 에는, 에너지선 중합성의 탄소-탄소 이중 결합이, 1 분자 중에 적어도 1 개, 바람직하게는 1 ∼ 6 개, 더욱 바람직하게는 1 ∼ 4 개 포함되어 있다. 이와 같은 불포화기 함유 화합물 (a2) 의 구체예로서는, 예를 들어, 2-메타크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, 메타크릴로일이소시아네이트, 알릴이소시아네이트, 1,1-(비스아크릴로일옥시메틸)에틸이소시아네이트 ； 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ； 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 폴리올 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ； 글리시딜(메트)아크릴레이트 ； (메트)아크릴산, 2-(1-아지리디닐)에틸(메트)아크릴레이트, 2-비닐-2-옥사졸린, 2-이소프로페닐-2-옥사졸린 등을 들 수 있다.
상기 불포화기 함유 화합물 (a2) 는, 상기 아크릴계 공중합체 (a1) 의 관능기 함유 모노머에 대해, 통상적으로 5 ∼ 95 몰％, 바람직하게는 10 ∼ 95 몰％ 의 비율로 사용된다.
아크릴계 공중합체 (a1) 과 불포화기 함유 화합물 (a2) 의 반응에 있어서는, 아크릴계 공중합체 (a1) 이 갖는 관능기와 불포화기 함유 화합물 (a2) 가 갖는 관능기의 조합에 따라, 반응의 온도, 압력, 용매, 시간, 촉매의 유무, 촉매의 종류를 적절히 선택할 수 있다. 이로써, 아크릴계 공중합체 (a1) 중에 존재하는 관능기와, 불포화기 함유 화합물 (a2) 중의 관능기가 반응하고, 불포화기가 아크릴계 공중합체 (a1) 중의 측사슬에 도입되어 에너지선 경화형 중합체 (A) 가 얻어진다.
이와 같이 하여 얻어지는 에너지선 경화형 중합체 (A) 의 중량 평균 분자량은, 10,000 이상인 것이 바람직하고, 특히 150,000 ∼ 1,500,000 인 것이 바람직하고, 200,000 ∼ 1,000,000 인 것이 더욱 바람직하다. 또한, 본 명세서에 있어서의 중량 평균 분자량 (Mw) 은, 겔 퍼미에이션 크로마토그래피법 (GPC 법) 에 의해 측정한 표준 폴리스티렌 환산의 값이다.
에너지선 경화성 점착제가, 에너지선 경화형 중합체 (A) 와 같은 에너지선 경화성을 갖는 폴리머를 주성분으로 하는 경우여도, 에너지선 경화성 점착제는, 에너지선 경화성의 모노머 및/또는 올리고머 (B) 를 추가로 함유해도 된다.
에너지선 경화성의 모노머 및/또는 올리고머 (B) 로서는, 예를 들어, 다가 알코올과 (메트)아크릴산의 에스테르 등을 사용할 수 있다.
이러한 에너지선 경화성의 모노머 및/또는 올리고머 (B) 로서는, 예를 들어, 시클로헥실(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트 등의 단관능성 아크릴산에스테르류, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 폴리에틸렌글리콜디(메트)아크릴레이트, 디메틸올트리시클로데칸디(메트)아크릴레이트 등의 다관능성 아크릴산에스테르류, 폴리에스테르올리고(메트)아크릴레이트, 폴리우레탄올리고(메트)아크릴레이트 등을 들 수 있다.
에너지선 경화형 중합체 (A) 에 대해, 에너지선 경화성의 모노머 및/또는 올리고머 (B) 를 배합하는 경우, 에너지선 경화성 점착제 중에 있어서의 에너지선 경화성의 모노머 및/또는 올리고머 (B) 의 함유량은, 에너지선 경화형 중합체 (A) 100 질량부에 대해, 5 ∼ 70 질량부인 것이 바람직하고, 특히 20 ∼ 50 질량부인 것이 바람직하다.
여기서, 에너지선 경화성 점착제를 얻기 위한 에너지선으로서 자외선을 사용하는 경우에는, 광 중합 개시제 (C) 를 첨가하는 것이 바람직하고, 이 광 중합 개시제 (C) 의 사용에 의해, 중합 경화 시간 및 광선 조사량을 적게 할 수 있다.
광 중합 개시제 (C) 로서는, 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, 1-하이드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, β-클로르안트라퀴논, (2,4,6-트리메틸벤질디페닐)포스핀옥사이드, 2-벤조티아졸-N,N-디에틸디티오카르바메이트, 올리고｛2-하이드록시-2-메틸-1-［4-(1-프로페닐)페닐］프로파논｝, 2,2-디메톡시-1,2-디페닐에탄-1-온 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
광 중합 개시제 (C) 는, 에너지선 경화형 공중합체 (A) (에너지선 경화성의 모노머 및/또는 올리고머 (B) 를 배합하는 경우에는, 에너지선 경화형 공중합체 (A) 및 에너지선 경화성의 모노머 및/또는 올리고머 (B) 의 합계량 100 질량부) 100 질량부에 대해 0.1 ∼ 10 질량부, 특별하게는 0.5 ∼ 6 질량부의 범위의 양으로 사용되는 것이 바람직하다.
에너지선 경화성 점착제에 있어서는, 상기 성분 이외에도, 적절히 다른 성분을 배합해도 된다. 다른 성분으로서는, 예를 들어, 비에너지선 경화성 폴리머 성분 또는 올리고머 성분 (D), 가교제 (E) 등을 들 수 있다.
비에너지선 경화성 폴리머 성분 또는 올리고머 성분 (D) 로서는, 예를 들어, 폴리아크릴산에스테르, 폴리에스테르, 폴리우레탄, 폴리카보네이트, 폴리올레핀 등을 들 수 있고, 중량 평균 분자량 (Mw) 이 3,000 ∼ 2,500,000 의 폴리머 또는 올리고머가 바람직하다. 당해 성분 (D) 를 에너지선 경화성 점착제에 배합함으로써, 경화 전에 있어서의 점착성 및 박리성, 경화 후의 강도, 다른 층과의 접착성, 보존 안정성 등을 개선할 수 있다. 당해 성분 (D) 의 배합량은 특별히 한정되지 않는다.
가교제 (E) 로서는, 에너지선 경화형 공중합체 (A) 등이 갖는 관능기와의 반응성을 갖는 다관능성 화합물을 사용할 수 있다. 이와 같은 다관능성 화합물의 예로서는, 이소시아네이트 화합물, 에폭시 화합물, 아민 화합물, 멜라민 화합물, 아지리딘 화합물, 하이드라진 화합물, 알데히드 화합물, 옥사졸린 화합물, 금속 알콕시드 화합물, 금속 킬레이트 화합물, 금속염, 암모늄염, 반응성 페놀 수지 등을 들 수 있다. 당해 성분 (E) 를 에너지선 경화성 점착제에 배합함으로써, 경화 전에 있어서의 점착성 및 박리성, 점착제의 응집성 등을 개선할 수 있다. 당해 성분 (E) 의 배합량은 특별히 한정되지 않고, 에너지선 경화형 공중합체 (A) 100 질량부에 대해 0 ∼ 15 질량부의 범위에서 적절히 결정된다.
다음으로, 에너지선 경화성 점착제가, 비에너지선 경화성 폴리머 성분과 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 혼합물을 주성분으로 하는 경우에 대해, 이하 설명한다.
비에너지선 경화성 폴리머 성분으로서는, 예를 들어, 전술한 아크릴계 공중합체 (a1) 과 동일한 성분을 사용할 수 있다.
적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머로서는, 전술한 성분 (B) 와 동일한 것을 선택할 수 있다. 비에너지선 경화성 폴리머 성분과 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머의 배합비는, 비에너지선 경화성 폴리머 성분 100 질량부에 대해, 적어도 1 개 이상의 에너지선 경화성기를 갖는 모노머 및/또는 올리고머 10 ∼ 250 질량부인 것이 바람직하고, 특히 25 ∼ 100 질량부인 것이 바람직하다.
이 경우에 있어서도, 상기와 마찬가지로, 광 중합 개시제 (C) 나 가교제 (E) 를 적절히 배합할 수 있다.
점착제층 (20) 의 두께는, 반도체 가공용 시트 (1) 가 사용되는 각 공정에 있어서 적절히 기능할 수 있는 한, 특별히 한정되지 않는다. 구체적으로는, 1 ∼ 50 ㎛ 인 것이 바람직하고, 특히 2 ∼ 40 ㎛ 인 것이 바람직하고, 나아가서는 3 ∼ 30 ㎛ 인 것이 바람직하다.
(2) 접착제층
접착제층 (40) 을 구성하는 재료로서는, 다이싱 시에 웨이퍼를 고정하고, 또한, 개편화된 칩에 대해 접착제층을 형성할 수 있는 것이면, 특별히 제한은 없이 사용할 수 있다. 이와 같은 접착제층 (40) 을 구성하는 재료로서는, 열가소성 수지와 저분자량의 열경화성 접착 성분으로 이루어지는 것이나, B 스테이지 (반경화상) 의 열경화형 접착 성분으로 이루어지는 것 등이 사용된다. 이들 중에서도, 접착제층 (40) 을 구성하는 재료로서는, 열가소성 수지와 열경화성 접착 성분을 포함하는 것이 바람직하다. 열가소성 수지로서는, (메트)아크릴계 공중합체, 폴리에스테르계 수지, 우레탄계 수지, 페녹시계 수지, 폴리부텐, 폴리부타디엔, 폴리염화비닐, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 에틸렌(메트)아크릴산계 공중합체, 에틸렌(메트)아크릴산에스테르계 공중합체, 폴리스티렌, 폴리카보네이트, 폴리이미드 등을 들 수 있지만, 그 중에서도, 점착성 및 조막성 (造膜性) (시트 가공성) 의 점에서 (메트)아크릴계 공중합체가 바람직하다. 열경화성 접착 성분으로서는, 에폭시계 수지, 폴리이미드계 수지, 페놀계 수지, 실리콘계 수지, 시아네이트계 수지, 비스말레이미드트리아진계 수지, 알릴화폴리페닐렌에테르계 수지 (열경화성 PPE), 포름알데히드계 수지, 불포화 폴리에스테르 또는 이들의 공중합체 등을 들 수 있지만, 그 중에서도, 접착성의 관점에서 에폭시계 수지가 바람직하다. 접착제층 (40) 을 구성하는 재료로서는, 반도체 웨이퍼에 대한 첩부성이 우수하고, 특히 도 6 에 나타내는 반도체 가공용 시트 (1d) 에 있어서 점착제층 (20) 과의 박리성이 우수하다는 점에서, 특히, (메트)아크릴계 공중합체 및 에폭시계 수지를 함유하는 재료가 바람직하다.
(메트)아크릴계 공중합체로서는, 특별히 제한은 없고, 종래 공지된 (메트)아크릴계 공중합체를 사용할 수 있다. (메트)아크릴계 공중합체의 중량 평균 분자량 (Mw) 은, 10,000 ∼ 2,000,000 인 것이 바람직하고, 특히 100,000 ∼ 1,500,000 인 것이 바람직하다. (메트)아크릴계 공중합체의 Mw 가 10,000 이상임으로써, 특히 도 6 에 나타내는 반도체 가공용 시트 (1d) 에 있어서, 접착제층 (40) 과 점착제층 (20) 의 박리성이 보다 양호해져, 칩의 픽업을 효과적으로 실시할 수 있다. 또, (메트)아크릴계 공중합체의 Mw 가 2,000,000 이하임으로써, 접착제층 (40) 이 피착체의 요철에 대해 보다 양호하게 추종할 수 있어, 보이드 등의 발생을 효과적으로 방지할 수 있다.
(메트)아크릴계 공중합체의 유리 전이 온도 (Tg) 는, -60 ∼ 70 ℃ 인 것이 바람직하고, -30 ∼ 50 ℃ 인 것이 보다 바람직하다. (메트)아크릴계 공중합체의 Tg 가 -60 ℃ 이상임으로써, 특히 도 5 에 나타내는 반도체 가공용 시트 (1c) 에 있어서, 접착제층 (40) 과 점착제층 (20) 의 박리성이 보다 양호해져, 칩의 픽업을 효과적으로 실시할 수 있다. 또, (메트)아크릴계 공중합체의 Tg 가 70 ℃ 이하임으로써, 웨이퍼를 고정시키기 위한 접착력을 충분히 얻을 수 있다.
(메트)아크릴계 공중합체를 구성하는 모노머로서는, (메트)아크릴산에스테르 모노머 또는 그 유도체를 들 수 있고, 보다 구체적으로는, 예를 들어, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, 부틸(메트)아크릴레이트 등의 알킬기의 탄소수가 1 ∼ 18 인 (메트)아크릴산알킬에스테르 ； (메트)아크릴산시클로알킬에스테르, (메트)아크릴산벤질에스테르, 이소보르닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시에틸(메트)아크릴레이트, 이미드(메트)아크릴레이트 등의 고리형 골격을 갖는 (메트)아크릴산에스테르 ； 하이드록시메틸(메트)아크릴레이트, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트 등의 하이드록시기 함유 (메트)아크릴산에스테르 ； 글리시딜아크릴레이트, 글리시딜메타크릴레이트 등을 들 수 있다. 또, 아크릴산, 메타크릴산, 이타콘산 등의 카르복시기를 함유하는 불포화 단량체를 사용해도 된다. 이들은 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
(메트)아크릴계 공중합체를 구성하는 모노머로서, 상기 중에서는, 에폭시계 수지와의 상용성의 점에서, 적어도 하이드록시기 함유 (메트)아크릴산에스테르를 사용하는 것이 바람직하다. 이 경우, (메트)아크릴계 공중합체에 있어서, 하이드록시기 함유 (메트)아크릴산에스테르에서 유래하는 구성 단위는, 1 ∼ 20 질량％ 의 범위로 포함되는 것이 바람직하고, 3 ∼ 15 질량％ 의 범위로 포함되는 것이 보다 바람직하다. (메트)아크릴계 공중합체로서, 구체적으로는, (메트)아크릴산알킬에스테르와 하이드록시기 함유 (메트)아크릴산에스테르의 공중합체가 바람직하다.
또, (메트)아크릴계 공중합체는, 본 발명의 목적을 저해하지 않는 범위에서, 아세트산비닐, 아크릴로니트릴, 스티렌 등의 모노머를 공중합시켜도 된다.
에폭시계 수지로서는, 종래 공지된 여러 가지의 에폭시계 수지를 사용할 수 있다. 에폭시계 수지로서는, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 페닐렌 골격형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 디시클로펜타디엔 (DCPD) 형 에폭시 수지, 비페닐형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 복소 고리형 에폭시 수지, 스틸벤형 에폭시 수지, 축합 고리 방향족 탄화수소 변성 에폭시 수지나, 이들의 할로겐화물 등의, 구조 단위 중에 2 개 이상의 관능기가 포함되는 에폭시계 수지를 들 수 있다. 이들의 에폭시계 수지는, 1 종을 단독으로 사용해도 되고, 2 종류 이상을 병용해도 된다.
에폭시계 수지의 에폭시 당량은 특별히 한정되지 않는다. 에폭시 당량은, 통상적으로, 150 ∼ 1000 g/eq 인 것이 바람직하다. 또한, 본 명세서에 있어서의 에폭시 당량은, JIS K7236 ： 2009 에 준하여 측정되는 값이다.
에폭시계 수지의 함유량은, (메트)아크릴계 공중합체 100 질량부에 대해, 1 ∼ 1500 질량부가 바람직하고, 3 ∼ 1000 질량부가 보다 바람직하다. 에폭시계 수지의 함유량이, (메트)아크릴계 공중합체 100 질량부에 대해 1 질량부 이상임으로써, 충분한 접착력을 얻을 수 있다. 또, 에폭시계 수지의 함유량이, (메트)아크릴계 공중합체 100 질량부에 대해 1500 질량부 이하임으로써, 충분한 조막성을 얻을 수 있어, 접착제층 (40) 을 효과적으로 형성할 수 있다.
접착제층 (40) 을 구성하는 재료는, 추가로 에폭시계 수지를 경화시키기 위한 경화제를 포함하는 것이 바람직하다. 경화제로서는, 에폭시기와 반응할 수 있는 관능기를 분자 중에 2 개 이상 갖는 화합물을 들 수 있고, 그 관능기로서는, 페놀성 하이드록시기, 알코올성 하이드록시기, 아미노기, 카르복시기, 산무수물기 등을 들 수 있다. 이들 중에서는, 페놀성 하이드록시기, 아미노기 및 산무수물기가 바람직하고, 페놀성 하이드록시기 및 아미노기가 보다 바람직하다.
경화제의 구체예로서는, 노볼락형 페놀계 수지, 디시클로펜타디엔계 페놀계 수지, 트리페놀메탄형 페놀계 수지, 아르알킬페놀계 수지 등의 페놀성 열경화제 ； DICY (디시안디아미드) 등의 아민계 열경화제를 들 수 있다. 경화제는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
경화제의 함유량은, 에폭시계 수지 100 질량부에 대해, 0.1 ∼ 500 질량부가 바람직하고, 1 ∼ 200 질량부가 보다 바람직하다. 경화제의 함유량이, 에폭시계 수지 100 질량부에 대해 0.1 질량부 이상임으로써, 충분한 접착력을 얻을 수 있다. 또, 경화제의 함유량이, 에폭시계 수지 100 질량부에 대해 500 질량부 이하임으로써, 접착제층 (40) 의 흡습률의 상승이 효과적으로 방지되어, 반도체 패키지의 신뢰성을 보다 우수한 것으로 할 수 있다.
접착제층 (40) 을 구성하는 재료 (접착제 조성물) 에는, 상기 이외에, 원하는 바에 따라, 경화 촉진제, 커플링제, 가교제, 에너지선 경화형 화합물, 광 중합 개시제, 가소제, 대전 방지제, 산화 방지제, 안료, 염료, 무기 충전제 등의 각종 첨가제가 포함되어 있어도 된다. 이들의 각 첨가제는, 1 종이 단독으로 포함되어도 되고, 2 종 이상이 조합하여 포함되어도 된다.
경화 촉진제는, 접착제 조성물의 경화 속도를 조정하기 위해서 사용된다. 경화 촉진제로서는, 에폭시기와 페놀성 하이드록시기나 아민 등과의 반응을 촉진할 수 있는 화합물이 바람직하다. 이러한 화합물로서는, 구체적으로는, 3 급 아민류, 2-페닐-4,5-디(하이드록시메틸)이미다졸 등의 이미다졸류, 유기 포스핀류, 테트라페닐보론염 등을 들 수 있다.
커플링제는, 접착제 조성물의 피착체에 대한 접착성·밀착성을 향상시키는 기능을 갖는다. 또, 커플링제를 사용함으로써, 접착제 조성물을 경화하여 얻어지는 경화물의 내열성을 저해하는 일 없이, 당해 경화물의 내수성을 향상시킬 수 있다. 커플링제는, 상기 (메트)아크릴계 중합체 및 에폭시계 수지가 갖는 관능기와 반응하는 기를 갖는 화합물인 것이 바람직하다. 이와 같은 커플링제로서는, 실란 커플링제가 바람직하다.
실란 커플링제로서는 특별히 제한은 없고, 공지된 것을 사용할 수 있다. 예를 들어, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이도프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다. 이들은 1 종을 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
가교제는, 접착제층 (40) 의 응집력을 조절하기 위한 것이다. 상기 (메트)아크릴계 중합체의 가교제로서는, 특별히 제한은 없고, 공지된 것을 사용할 수 있고, 예를 들어, 점착제층 (20) 을 구성하는 재료로서 상기 서술한 것을 사용할 수 있다.
에너지선 경화형 화합물은, 자외선 등의 에너지선의 조사를 받으면 중합 경화되는 화합물이다. 에너지선 경화형 화합물을 에너지선 조사에 의해 경화시킴으로써, 특히 도 6 에 나타내는 반도체 가공용 시트 (1d) 에 있어서, 접착제층 (40) 과 점착제층 (20) 의 박리성이 향상되기 때문에, 반도체 칩의 픽업이 용이해진다.
에너지선 경화형 화합물로서는, 아크릴계 화합물이 바람직하고, 분자 내에 적어도 1 개의 중합성 이중 결합을 갖는 것이 특히 바람직하다. 그러한 아크릴계 화합물로서는, 구체적으로는, 디시클로펜타디엔디메톡시디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트, 이타콘산올리고머 등을 들 수 있다.
아크릴계 화합물의 중량 평균 분자량은, 통상적으로, 100 ∼ 30,000 이며, 바람직하게는 300 ∼ 10,000 정도이다.
접착제 조성물이 에너지선 경화형 화합물을 함유하는 경우, 에너지선 경화형 화합물의 함유량은, (메트)아크릴계 중합체 100 질량부에 대해, 통상적으로 1 ∼ 400 질량부, 바람직하게는 3 ∼ 300 질량부, 보다 바람직하게는 10 ∼ 200 질량부이다.
광 중합 개시제는, 접착제층 (40) 이 상기 에너지선 경화형 화합물을 포함하는 경우에, 에너지선의 조사에 의해 중합 경화하는데 있어서, 중합 경화 시간 및 에너지선의 조사량을 적게 할 수 있는 것이다. 광 개시제로서는, 특별히 제한은 없고, 공지된 것을 사용할 수 있고, 예를 들어, 점착제층 (20) 을 구성하는 재료로서 상기 서술한 것을 사용할 수 있다.
접착제층 (40) 의 두께는, 통상적으로 3 ∼ 100 ㎛ 이며, 바람직하게는 5 ∼ 80 ㎛ 이다.
(3) 보호막 형성층
보호막 형성층 (50) 은, 미경화의 경화성 접착제로 이루어지는 것이 바람직하다. 이 경우, 보호막 형성층 (50) 에 반도체 웨이퍼나 반도체 칩 등을 중첩한 후, 보호막 형성층 (50) 을 경화시킴으로써, 보호막을 반도체 웨이퍼나 반도체 칩 등에 강고하게 접착할 수 있고, 내구성을 갖는 보호막을 칩 등에 형성할 수 있다. 이 보호막 형성층 (50) 에 대해서는, 경화성 접착제가 미경화의 단계여도, 경화 후의 단계여도, 레이저 광 조사에 의해 양호하게 인자할 수 있다.
보호막 형성층 (50) 은, 상온에서 점착성을 갖거나, 가열에 의해 점착성을 발휘하는 것이 바람직하다. 이로써, 상기와 같이 보호막 형성층 (50) 에 반도체 웨이퍼나 반도체 칩 등을 중첩할 때에 양자를 첩합 (貼合) 시킬 수 있다. 따라서, 보호막 형성층 (50) 을 경화시키기 전에 위치 결정을 확실하게 실시할 수 있고, 반도체 가공용 시트 (1c, 1e) 의 취급성이 용이하게 된다.
상기와 같은 특성을 갖는 보호막 형성층 (50) 을 구성하는 경화성 접착제는, 경화성 성분과 바인더 폴리머 성분을 함유하는 것이 바람직하다. 경화성 성분으로서는, 열경화성 성분, 에너지선 경화성 성분, 또는 이들의 혼합물을 사용할 수 있다. 보호막 형성층 (50) 의 경화 방법이나 경화 후의 내열성의 관점에서는, 열경화성 성분을 사용하는 것이 바람직하고, 경화 시간의 관점에서는, 에너지선 경화성 성분을 사용하는 것이 바람직하다.
열경화성 성분으로서는, 예를 들어, 에폭시계 수지, 페놀계 수지, 멜라민계 수지, 우레아계 수지, 폴리에스테르계 수지, 우레탄계 수지, 아크릴계 수지, 폴리이미드계 수지, 벤조옥사진계 수지 등 및 이들의 혼합물을 들 수 있다. 이들 중에서도, 에폭시계 수지, 페놀계 수지 및 이들의 혼합물이 바람직하게 사용된다. 열경화성 성분으로서는, 통상적으로 분자량 300 ∼ 10,000 정도의 것이 사용된다.
에폭시계 수지는, 가열을 받으면 삼차원 망상화되어, 강고한 피막을 형성하는 성질을 갖는다. 이와 같은 에폭시계 수지로서는, 공지된 여러 가지의 에폭시계 수지가 사용되지만, 통상적으로는, 중량 평균 분자량 300 ∼ 2,500 정도의 것이 바람직하다. 나아가서는, 중량 평균 분자량 300 ∼ 500 의 상태 (常態) 에서 액상의 에폭시계 수지와, 중량 평균 분자량 400 ∼ 2,500, 특히 중량 평균 분자량 500 ∼ 2,000 의 상온에서 고체의 에폭시계 수지를 블렌드한 형태로 사용하는 것이 바람직하다. 또, 에폭시계 수지의 에폭시 당량은, 50 ∼ 5000 g/eq 인 것이 바람직하다.
이와 같은 에폭시계 수지로서는, 구체적으로는, 비스페놀 A, 비스페놀 F, 레조르시놀, 페닐노볼락, 크레졸노볼락 등의 페놀류의 글리시딜에테르 ； 부탄디올, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등의 알코올류의 글리시딜에테르 ； 프탈산, 이소프탈산, 테트라하이드로프탈산 등의 카르복실산의 글리시딜에테르 ； 아닐린이소시아누레이트 등의 질소 원자에 결합한 활성 수소를 글리시딜기로 치환한 글리시딜형 혹은 알킬글리시딜형의 에폭시 수지 ； 비닐시클로헥산디에폭시드, 3,4-에폭시시클로헥실메틸-3,4-디시클로헥산카르복시레이트, 2-(3,4-에폭시)시클로헥실-5,5-스피로(3,4-에폭시)시클로헥산-m-디옥산 등과 같이, 분자 내의 탄소-탄소 이중 결합을 예를 들어 산화함으로써 에폭시가 도입된, 이른바 지환형 에폭시드를 들 수 있다. 그 외, 비페닐 골격, 디시클로헥사디엔 골격, 나프탈렌 골격 등을 갖는 에폭시계 수지를 사용할 수도 있다.
이들 중에서도, 비스페놀계 글리시딜형 에폭시계 수지, o-크레졸노볼락형 에폭시계 수지 및 페놀노볼락형 에폭시계 수지가 바람직하게 사용된다. 이들 에폭시계 수지는, 1 종을 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다.
에폭시계 수지를 사용하는 경우에는, 보조제로서 열활성형 잠재성 에폭시계 수지 경화제를 병용하는 것이 바람직하다. 열활성형 잠재성 에폭시계 수지 경화제란, 실온에서는 에폭시계 수지와 반응하지 않고, 어느 온도 이상의 가열에 의해 활성화하여, 에폭시계 수지와 반응하는 타입의 경화제이다. 열활성형 잠재성 에폭시계 수지 경화제의 활성화 방법에는, 가열에 의한 화학 반응으로 활성종 (아니온, 카티온) 을 생성하는 방법 ； 실온 부근에서는 에폭시계 수지 중에 안정적으로 분산되어 있고 고온에서 에폭시계 수지와 상용·용해되어, 경화 반응을 개시하는 방법 ； 몰레큘러시브 봉입 타입의 경화제로, 고온에서 용출하여 경화 반응을 개시하는 방법 ； 마이크로 캡슐에 의한 방법 등이 존재한다.
열활성형 잠재성 에폭시계 수지 경화제의 구체예로서는, 각종 오늄염이나, 이염기산 디하이드라지드 화합물, 디시안디아미드, 아민 어덕트 경화제, 이미다졸 화합물 등의 고융점 활성 수소 화합물 등을 들 수 있다. 이들 열활성형 잠재성 에폭시계 수지 경화제는, 1 종을 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다. 상기와 같은 열활성형 잠재성 에폭시계 수지 경화제는, 에폭시 수지 100 질량부에 대해, 바람직하게는 0.1 ∼ 20 질량부, 특히 바람직하게는 0.2 ∼ 10 질량부, 더욱 바람직하게는 0.3 ∼ 5 질량부의 비율로 사용된다.
페놀계 수지로서는, 알킬페놀, 다가 페놀, 나프톨 등의 페놀류와 알데히드류의 축합물 등의 페놀계 하이드록시기를 갖는 중합체가 특별히 제한되는 일 없이 사용된다. 구체적으로는, 페놀노볼락계 수지, o-크레졸노볼락계 수지, p-크레졸노볼락계 수지, t-부틸페놀노볼락계 수지, 디시클로펜타디엔크레졸계 수지, 폴리파라비닐페놀계 수지, 비스페놀 A 형 노볼락계 수지, 혹은 이들의 변성물 등이 사용된다.
이들의 페놀계 수지에 포함되는 페놀성 하이드록시기는, 상기 에폭시계 수지의 에폭시기와 가열에 의해 용이하게 부가 반응하여, 내충격성이 높은 경화물을 형성할 수 있다. 이 때문에, 에폭시계 수지와 페놀계 수지를 병용해도 된다.
에너지선 경화성 성분으로서는, 예를 들어, 점착제층 (20) 을 구성하는 재료로서 전술한 것을 사용할 수 있다. 또, 에너지선 경화성 성분으로서, 에너지선 경화성 모노머/올리고머를 사용해도 된다. 또한, 에너지선 경화성 성분과 조합되는 바인더 폴리머 성분으로서, 에너지선 경화성 화합물이 부가된 아크릴계 폴리머를 사용해도 된다.
바인더 폴리머 성분은, 보호막 형성층 (50) 에 적당한 턱을 부여하거나, 반도체 가공용 시트 (1c, 1e) 의 조작성을 향상하거나 하는 것 등을 목적으로 하여 배합된다. 바인더 폴리머의 중량 평균 분자량은, 통상적으로는 30,000 ∼ 2,000,000, 바람직하게는 50,000 ∼ 1,500,000, 특히 바람직하게는 100,000 ∼ 1,000,000 의 범위에 있다. 중량 평균 분자량이 30,000 이상임으로써, 보호막 형성층 (50) 의 필름 형성이 충분한 것이 된다. 또, 중량 평균 분자량이 2,000,000 이하임으로써, 다른 성분과의 상용성이 양호하게 유지되어, 보호막 형성층 (50) 의 필름 형성을 균일하게 실시할 수 있다. 이와 같은 바인더 폴리머로서는, 예를 들어, (메트)아크릴계 공중합체, 폴리에스테르계 수지, 페녹시계 수지, 우레탄계 수지, 실리콘계 수지, 고무계 공중합체 등이 사용되고, 특히 (메트)아크릴계 공중합체가 바람직하게 사용된다.
(메트)아크릴계 공중합체로서는, 예를 들어, (메트)아크릴산에스테르 모노머와 (메트)아크릴산 유도체를 중합하여 이루어지는 (메트)아크릴산에스테르 공중합체를 들 수 있다. 여기서 (메트)아크릴산에스테르 모노머로서는, 바람직하게는 알킬기의 탄소수가 1 ∼ 18 인 (메트)아크릴산알킬에스테르, 예를 들어 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, 부틸(메트)아크릴레이트 등이 사용된다. 또, (메트)아크릴산 유도체로서는, 예를 들어, (메트)아크릴산, 글리시딜(메트)아크릴레이트, 하이드록시에틸(메트)아크릴레이트 등을 들 수 있다.
상기 중에서도 글리시딜메타크릴레이트 등을 구성 단위로서 사용하여 (메트)아크릴계 공중합체에 글리시딜기를 도입하면, 전술한 열경화성 성분으로서의 에폭시계 수지와의 상용성이 향상되고, 보호막 형성층 (50) 의 경화 후의 유리 전이 온도 (Tg) 가 높아져, 내열성이 향상된다. 또, 상기 중에서도 하이드록시에틸아크릴레이트 등을 구성 단위로서 사용하여 (메트)아크릴계 공중합체에 하이드록시기를 도입하면, 반도체 웨이퍼나 반도체 칩 등에 대한 밀착성이나 점착물성을 컨트롤할 수 있다. 또한, 글리시딜메타크릴레이트 등을 구성 단위로서 사용하여 (메트)아크릴계 공중합체에 글리시딜기를 도입한 경우에 있어서의, 그 (메트)아크릴계 공중합체나, 에폭시기를 갖는 페녹시계 수지는, 열경화성을 갖는 경우가 있다. 그러나, 이와 같은 열경화성을 갖는 폴리머도, 본 실시 형태에 있어서는 열경화성 성분이 아니고, 바인더 폴리머 성분에 해당하는 것으로 한다.
바인더 폴리머로서 (메트)아크릴계 공중합체를 사용한 경우에 있어서의, 당해 (메트)아크릴계 공중합체의 중량 평균 분자량은, 바람직하게는 100,000 이상이며, 특히 바람직하게는 150,000 ∼ 1,000,000 이다. (메트)아크릴계 공중합체의 유리 전이 온도는 통상적으로 20 ℃ 이하, 바람직하게는 -70 ∼ 0 ℃ 정도이며, 상온 (23 ℃) 에 있어서는 점착성을 갖는다.
경화성 성분과 바인더 폴리머 성분의 배합 비율로서는, 바인더 폴리머 성분 100 질량부에 대해, 경화성 성분을, 바람직하게는 50 ∼ 1500 질량부, 특히 바람직하게는 70 ∼ 1000 질량부, 더욱 바람직하게는 80 ∼ 800 질량부 배합하는 것이 바람직하다. 이와 같은 비율로 경화성 성분과 바인더 폴리머 성분을 배합하면, 경화 전에는 적당한 턱을 나타내어, 첩부 작업을 안정적으로 실시할 수 있고, 또 경화 후에는, 피막 강도가 우수한 보호막이 얻어진다.
보호막 형성층 (50) 에는, 필러 및/또는 착색제를 함유시킬 수도 있다. 단, 반도체 가공용 시트 (1c, 1e) 를, 칩 형상의 검사, 스텔스 다이싱 또는 반도체 칩의 레이저 인자에 사용하는 경우, 보호막 형성층 (50) 이 광선 투과성을 가질 필요가 있다. 그 때문에, 이 경우, 당해 광선 투과성을 저해하지 않을 정도로, 필러 및/또는 착색제를 함유시킬 필요가 있다. 한편, 반도체 가공용 시트 (1c, 1e) 를, 보호막 형성층 (50) 또는 그것이 개편화되어 형성되는 보호막의 레이저 인자에 사용하는 경우, 보호막 형성층 (50) 에 광선 투과성은 요구되지 않는다. 이 경우, 레이저 인자를 가능하게 하기 위해서, 보호막 형성층 (50) 은, 당해 레이저 광을 차단할 필요가 있다. 따라서, 레이저 인자를 효과적으로 실시하기 위해서, 보호막 형성층 (50) 은 필러 및/또는 착색제를 함유하는 것이 바람직하다. 또, 보호막 형성층 (50) 이 필러를 함유하면, 경화 후의 보호막의 경도를 높게 유지할 수 있음과 함께, 내습성을 향상시킬 수 있다. 또한, 형성되는 보호막의 표면의 글로스를 원하는 값으로 조정할 수도 있다. 게다가 또, 경화 후의 보호막의 열팽창 계수를 반도체 웨이퍼의 열팽창 계수에 근접시킬 수 있고, 이로써 가공 도중의 반도체 웨이퍼의 휨을 저감할 수 있다.
필러로서는, 결정 실리카, 용융 실리카, 합성 실리카 등의 실리카나, 알루미나, 유리 벌룬 등의 무기 필러를 들 수 있다. 그 중에서도 합성 실리카가 바람직하고, 특히 반도체 장치의 오작동의 요인이 되는 α 선의 선원을 최대한 제거한 타입의 합성 실리카가 최적이다. 필러의 형상으로서는, 구형, 침상, 부정형 중 어느 것이어도 된다.
또, 보호막 형성층 (50) 에 첨가하는 필러로서는, 상기 무기 필러 외에도, 기능성의 필러가 배합되어 있어도 된다. 기능성의 필러로서는, 예를 들어, 대전 방지성의 부여를 목적으로 한, 금, 은, 구리, 니켈, 알루미늄, 스테인리스, 카본, 세라믹, 또는 니켈, 알루미늄 등을 은으로 피복한 도전성 필러나, 열전도성의 부여를 목적으로 한, 금, 은, 구리, 니켈, 알루미늄, 스테인리스, 실리콘, 게르마늄 등의 금속 재료나 그들의 합금 등의 열전도성 필러 등을 들 수 있다.
착색제로서는, 무기계 안료, 유기계 안료, 유기계 염료 등 공지된 것을 사용 할 수 있다.
무기계 안료로서는, 예를 들어, 카본 블랙, 코발트계 색소, 철계 색소, 크롬계 색소, 티탄계 색소, 바나듐계 색소, 지르코늄계 색소, 몰리브덴계 색소, 루테늄계 색소, 백금계 색소, ITO (인듐주석옥사이드) 계 색소, ATO (안티몬주석옥사이드) 계 색소 등을 들 수 있다.
유기계 안료 및 유기계 염료로서는, 예를 들어, 아미늄계 색소, 시아닌계 색소, 메로시아닌계 색소, 크로코늄계 색소, 스쿠알륨계 색소, 아줄레늄계 색소, 폴리메틴계 색소, 나프토퀴논계 색소, 피릴륨계 색소, 프탈로시아닌계 색소, 나프탈로시아닌계 색소, 나프토락탐계 색소, 아조계 색소, 축합 아조계 색소, 인디고계 색소, 페리논계 색소, 페릴렌계 색소, 디옥사진계 색소, 퀴나크리돈계 색소, 이소인돌리논계 색소, 퀴노프탈론계 색소, 피롤계 색소, 티오인디고계 색소, 금속 착물계 색소 (금속 착염 염료), 디티올 금속 착물계 색소, 인돌페놀계 색소, 트리알릴메탄계 색소, 안트라퀴논계 색소, 디옥사진계 색소, 나프톨계 색소, 아조메틴계 색소, 벤즈이미다졸론계 색소, 피란트론계 색소 및 트렌계색 등을 들 수 있다. 이들의 안료 또는 염료는, 목적으로 하는 광선 투과율로 조정하기 위해 적절히 혼합하여 사용할 수 있다.
레이저 광 조사에 의한 인자성의 관점에서는, 상기 중에서도, 안료, 특히 무기계 안료를 사용하는 것이 바람직하다. 무기계 안료 중에서도, 특히 카본 블랙이 바람직하다. 카본 블랙은, 통상적으로는 흑색이지만, 레이저 광 조사에 의해 삭제된 부분은 백색을 나타내고, 콘트라스트차가 커지기 때문에, 레이저 인자된 부분의 시인성 (視認性) 이 매우 우수하다.
보호막 형성층 (50) 중에 있어서의 필러 및 착색제의 배합량은, 원하는 작용이 발휘되도록 적절히 조정하면 된다. 구체적으로, 필러의 배합량은, 통상적으로는 40 ∼ 80 질량％ 인 것이 바람직하고, 특히 50 ∼ 70 질량％ 인 것이 바람직하다. 또, 착색제의 배합량은, 통상적으로는 0.001 ∼ 5 질량％ 인 것이 바람직하고, 특히 0.01 ∼ 3 질량％ 인 것이 바람직하고, 나아가서는 0.1 ∼ 2.5 질량％ 인 것이 바람직하다.
보호막 형성층 (50) 은, 커플링제를 함유해도 된다. 커플링제를 함유함으로써, 보호막 형성층 (50) 의 경화 후에 있어서, 보호막의 내열성을 저해하지 않고, 보호막과 반도체 웨이퍼나 반도체 칩 등과의 접착성·밀착성을 향상시킬 수 있음과 함께, 내수성 (내습열성) 을 향상시킬 수 있다. 커플링제로서는, 그 범용성과 비용 장점 등에서 실란 커플링제가 바람직하다. 실란 커플링제로서는, 예를 들어 전술한 것을 사용할 수 있다.
보호막 형성층 (50) 은, 경화 전의 응집력을 조절하기 위해서, 유기 다가 이소시아네이트계 화합물, 유기 다가 이민계 화합물, 유기 금속 킬레이트계 화합물 등의 가교제를 함유해도 된다. 또, 보호막 형성층 (50) 은, 정전기를 억제하여, 칩의 신뢰성을 향상시키기 위해서, 대전 방지제를 함유해도 된다. 또한, 보호막 형성층 (50) 은, 보호막의 난연 성능을 높여, 패키지로서의 신뢰성을 향상시키기 위해서, 인산계 화합물, 브롬계 화합물, 인계 화합물 등의 난연제를 함유해도 된다.
보호막 형성층 (50) 의 두께는, 보호막으로서의 기능을 효과적으로 발휘시키기 위해서, 3 ∼ 300 ㎛ 인 것이 바람직하고, 특히 5 ∼ 250 ㎛ 인 것이 바람직하고, 나아가서는 7 ∼ 200 ㎛ 인 것이 바람직하다.
보호막 형성층 (50) 의 제 1 면 (501) 의 글로스치는, 25 이상인 것이 바람직하고, 특히 30 이상인 것이 바람직하다. 제 1 면 (501) 의 글로스치가 25 이상임으로써, 당해 면에 레이저 인자했을 때에, 미관이 우수함과 함께, 형성되는 인자의 시인성이 우수하다. 또한, 본 명세서에 있어서의 글로스치는, JIS Z8741 ： 1997 에 준하여 측정각 60 °에서 광택계를 사용하여 측정한 값으로 한다.
5. 지그용 점착제층
본 실시 형태에 관련된 반도체 가공용 시트는, 지그용 점착제층을 추가로 구비해도 된다. 도 8 에는, 지그용 점착제층 (60) 을 구비하는, 제 2 실시 형태에 관련된 반도체 가공용 시트 (2) 의 단면도가 나타난다. 이 반도체 가공용 시트 (2) 에 있어서, 지그용 점착제층 (60) 은, 반도체 첩부층 (80) 에 근위인 측에 제 1 면 (601) 을 가지며, 박리 필름 (30) 에 근위인 측에 제 2 면 (602) 을 갖는다. 또, 지그용 점착제층 (60) 은, 링 프레임 등의 지그의 형상에 대응하는 형상으로 형성되고, 통상적으로, 환상으로 형성된다. 이로써, 반도체 첩부층 (80) 의 점착력과는 관계없이, 반도체 가공용 시트 (2) 를 링 프레임 등의 지그에 첩부하여 확실하게 고정시킬 수 있다.
제 2 실시 형태에 관련된 반도체 가공용 시트 (2) 에서는, 도 8 에 나타내는 바와 같이, 박리 필름 (30) 의 제 1 면 (301) 에 지그용 점착제층 (60) 이 접하고 있다. 또, 도 8 에 나타내는 바와 같이, 지그용 점착제층 (60) 이 존재하고 있지 않은 반도체 가공용 시트 (2) 의 중앙부에서는, 박리 필름 (30) 의 제 1 면 (301) 에 반도체 첩부층 (80) 의 제 2 면 (802) 이 접하고 있다. 여기서, 제 2 실시 형태에 관련된 반도체 가공용 시트 (2) 에서는, 반도체 가공용 시트 (2) 를 롤상으로 권취했을 때, 그 감기압은 지그용 점착제층 (60) 이 존재하는 위치에 집중한다. 이것에 따라, 블로킹도 지그용 점착제층 (60) 이 존재하는 위치에 있어서 발생하기 쉬워진다. 그 때문에, 반도체 가공용 시트 (2) 를 롤로부터 양호하게 권출할 수 있을지의 여부는, 박리 필름 (30) 의 제 1 면 (301) 과 지그용 점착제층 (60) 의 제 2 면 (602) 의 밀착성이 크게 영향을 미친다. 따라서, 반도체 가공용 시트 (2) 에서는, 지그용 점착제층 (60) 의 제 2 면 (602) 과 박리 필름 (30) 의 제 1 면 (301) 의 계면에서의 박리력을 박리력 β 로 한다. 구체적으로는, 박리력 β 는, 지그용 점착제층 (60) 의 제 2 면 (602) 과 박리 필름 (30) 의 제 1 면 (301) 이 적층된 상태로, 소정의 조건하에 있어서 40 ℃ 에서 3 일간 보관한 후에 있어서의, 지그용 점착제층 (60) 에 대한 박리 필름 (30) 의 박리력으로 한다. 한편, 박리력 α 에 대해서는, 상기 서술한 제 1 실시 형태에 관련된 반도체 가공용 시트 (1) 와 마찬가지로, 기재 (10) 의 제 1 면 (101) 과 박리 필름 (30) 의 제 2 면 (302) 의 계면에서의 박리력으로 한다.
본 실시 형태에 있어서의 지그용 점착제층 (60) 은, 단층으로 이루어져도 되고, 2 층 이상의 다층으로 이루어져도 되고, 다층의 경우, 심재가 사이에 들어간 구성인 것이 바람직하다.
지그용 점착제층 (60) 을 구성하는 점착제는, 링 프레임 등의 지그에 대한 점착력의 관점에서, 비에너지선 경화성의 점착제로 구성되는 것이 바람직하다. 비에너지선 경화성의 점착제로서는, 원하는 점착력 및 재박리성을 갖는 것이 바람직하고, 예를 들어, 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 폴리비닐에테르계 점착제 등을 사용할 수 있고, 그 중에서도 점착력 및 재박리성의 제어가 용이한 아크릴계 점착제가 바람직하다.
심재로서는, 통상적으로 수지 필름이 사용되고, 그 중에서도 폴리염화비닐 필름, 염화비닐 공중합체 필름 등의 폴리염화비닐계 필름이 바람직하고, 특히 폴리염화비닐 필름이 바람직하다. 폴리염화비닐 필름은, 가열하여 연화되었다고 해도, 냉각시켰을 때에 복원하기 쉬운 성질을 갖는다. 심재의 두께는, 2 ∼ 200 ㎛ 인 것이 바람직하고, 특히 5 ∼ 100 ㎛ 인 것이 바람직하다.
지그용 점착제층 (60) 의 두께는, 링 프레임 등의 지그에 대한 접착성의 관점에서, 5 ∼ 200 ㎛ 인 것이 바람직하고, 특히 10 ∼ 100 ㎛ 인 것이 바람직하다.
지그용 점착제층 (60) 을 갖는 반도체 가공용 시트 (2) 는, 기재 (10) 의 제 1 면 (101) 에 있어서의 산술 평균 조도 Ra 가 0.01 ∼ 0.8 ㎛ 임으로써, 당해 면에 있어서의 평활성은 양호한 것이 되어, 적어도 기재 (10) 가, 원하는 파장의 광에 대한 높은 광선 투과성을 갖는다. 또한, 박리 필름 (30) 의 제 2 면 (302) 의 산술 평균 조도 Ra 가 0.05 ㎛ 초과, 0.8 ㎛ 이하임으로써, 우수한 내블로킹성이 발휘되어, 롤로부터의 반도체 가공용 시트 (2) 의 조출을 양호하게 실시할 수 있음과 함께, 조출 시에 의도하지 않은 박리가 생기지 않는다. 또, 박리력 β 가 10 ∼ 1000 mN/50 mm 임으로써, 반도체 가공용 시트 (2) 를 사용할 때에, 적당한 박리력으로, 박리 필름 (30) 으로부터 기재 (10), 반도체 첩부층 (80) 및 지그용 점착제층 (60) 을 포함하는 적층체를 박리할 수 있다.
6. 프리커트
본 실시 형태에 관련된 반도체 가공용 시트는, 박리 필름 (30) 이외의 층이 원하는 형상으로 절단 가공된, 이른바 프리커트된 상태의 것이어도 된다. 즉, 본 실시 형태에 관련된 반도체 가공용 시트는, 장척의 박리 필름 (30) 에, 평면에서 보아 박리 필름 (30) 과는 상이한 형상을 갖는, 기재 (10) 및 반도체 첩부층 (80) 을 포함하는 적층체가 적층되어 이루어지는 것이어도 된다. 도 9 에는, 이와 같은 프리커트된, 제 3 실시 형태에 관련된 반도체 가공용 시트 (3) 를 기재측에서 본 평면도가 나타나 있다. 반도체 가공용 시트 (3) 에서는, 장척의 박리 필름 (30) 상에, 원형으로 커트된 기재 (10a) 와 반도체 첩부층 (80a) 의 적층체 (이하 「주사용부」 라고 하는 경우가 있다.) 가 형성되어 있다. 주사용부는, 박리 필름 (30) 의 장변 방향으로 복수 배치되어 있다. 또, 박리 필름 (30) 의 장변 방향의 양단부에는, 주사용부와 접촉하지 않도록 커트된, 기재 (10b) 와 반도체 첩부층 (80b) 의 적층체 (이하 「시트 잔류부」 라고 하는 경우가 있다.) 가 형성되어 있다. 또한, 도 10 에는, 도 9 의 A-A 선을 따른 단면도가 나타나 있다.
프리커트된 반도체 가공용 시트 (3) 에 있어서도, 반도체 가공용 시트 (1) 에 대해 상기 서술한 물성 등을 만족시킨다. 또, 반도체 가공용 시트 (3) 를 구성하는 각 층으로서는, 반도체 가공용 시트 (1) 에 대해 상기 서술한 것을 사용할 수 있다.
또, 상기 서술한 지그용 점착제층 (60) 을 포함하는 반도체 가공용 시트 (2) 를, 프리커트가 실시된 시트로 할 수 있다. 당해 시트에서는, 지그용 점착제층 (60) 이, 주사용부의 주연부 (周緣部) 에 형성된다.
반도체 가공용 시트 (3) 에 있어서, 주사용부는, 박리 필름 (30) 으로부터 박리된 후에, 반도체 웨이퍼나 반도체 칩 등에 첩부된다. 한편, 시트 잔류부는, 반도체 가공용 시트 (3) 를 롤상으로 권취했을 때의 감기압이 주사용부에 집중하는 것을 방지한다.
일반적으로, 프리커트된 반도체 가공용 시트에서는, 롤로부터 조출할 때에, 박리 필름으로부터 주사용부가 박리되거나, 당해 박리된 주사용부의 기재측이, 박리 필름의 제 2 면에 첩부된다는 문제가 생기기 쉽다. 그러나, 제 3 실시 형태에 관련된 반도체 가공용 시트 (3) 에 의하면, 박리 필름 (30) 의 제 2 면 (302) 의 산술 평균 조도 Ra 가 0.05 ㎛ 초과, 0.8 ㎛ 이하임으로써, 반도체 가공용 시트 (3) 끼리가 밀착되기 어려운 것이 되어, 이와 같은 문제의 발생이 억제된다. 또, 기재 (10) 의 제 1 면 (101) 에 있어서의 산술 평균 조도 Ra 가 0.01 ∼ 0.8 ㎛ 임으로써, 당해 면에 있어서의 평활성은 양호한 것이 되어, 적어도 기재 (10) 가, 원하는 파장의 광에 대한 높은 광선 투과성을 갖는다. 또한, 박리력 β 가 10 ∼ 1000 mN/50 mm 임으로써, 반도체 가공용 시트 (3) 를 사용할 때에, 적당한 박리력으로, 반도체 첩부층 (80) 으로부터 박리 필름 (30) 을 박리할 수 있다.
7. 반도체 가공용 시트의 제조 방법
점착제층 (20) 을 포함하는 반도체 가공용 시트 (1a) 의 제조 방법은, 특별히 한정되지 않고, 통상적인 방법을 사용할 수 있다. 당해 제조 방법의 제 1 예로서는, 먼저, 점착제층 (20) 의 재료를 포함하는 점착제 조성물, 및 원하는 바에 따라 추가로 용매 또는 분산매를 함유하는 도공용 조성물을 조제한다. 다음으로, 이 도공용 조성물을, 박리 필름 (30) 의 제 1 면 (301) 상에, 다이 코터, 커튼 코터, 스프레이 코터, 슬릿 코터, 나이프 코터 등에 의해 도포하여 도막을 형성한다. 또한, 당해 도막을 건조시킴으로써, 점착제층 (20) 을 형성할 수 있다. 그 후, 점착제층 (20) 의 제 1 면 (201) 과, 기재 (10) 의 제 2 면 (102) 을 첩합함으로써, 반도체 가공용 시트 (1a) 가 얻어진다. 도공용 조성물은, 도포를 실시하는 것이 가능하면 그 성상은 특별히 한정되지 않는다. 점착제층 (20) 을 형성하기 위한 성분은, 도공용 조성물 중에 용질로서 함유되어도 되고, 또는 분산질로서 함유되어도 된다.
도공용 조성물이 가교제 (E) 를 함유하는 경우, 원하는 존재 밀도로 가교 구조를 형성시키기 위해서, 상기의 건조 조건 (온도, 시간 등) 을 바꾸어도 되고, 또는 가열 처리를 별도 설정해도 된다. 가교 반응을 충분히 진행시키기 위해서, 통상적으로는, 상기의 방법 등에 의해 기재에 점착제층을 적층한 후, 얻어진 반도체 가공용 시트 (1a) 를, 예를 들어 23 ℃, 상대 습도 50 ％ 의 환경에 몇 일간 정치 (靜置) 한다는 양생을 실시한다.
반도체 가공용 시트 (1a) 의 제조 방법의 제 2 예로서는, 먼저, 기재 (10) 의 제 2 면 (102) 상에 상기 도공용 조성물을 도포하여, 도막을 형성한다. 다음으로, 당해 도막을 건조시켜, 기재 (10) 와 점착제층 (20) 으로 이루어지는 적층체를 형성한다. 또한, 이 적층체에 있어서의 점착제층 (20) 의 제 2 면 (202) 과, 박리 필름 (30) 의 제 1 면 (301) 을 첩합함으로써, 반도체 가공용 시트 (1a) 가 얻어진다.
접착제층 (40) 을 포함하는 반도체 가공용 시트 (1b) 의 제조 방법은, 특별히 한정되지 않고, 통상적인 방법을 사용할 수 있다. 예를 들어, 접착제층 (40) 의 재료를 포함하는 접착제 조성물 및 원하는 바에 따라 추가로 용매 또는 분산매를 함유하는 도공용 조성물을, 박리 필름 (30) 의 제 1 면 (301) 상에 도포하고, 건조시킴으로써 접착제층 (40) 을 형성한다. 그 후, 접착제층 (40) 의 제 1 면 (401) 과, 기재 (10) 의 제 2 면 (102) 을 첩합함으로써, 반도체 가공용 시트 (1b) 가 얻어진다.
보호막 형성층 (50) 을 포함하는 반도체 가공용 시트 (1c) 의 제조 방법은, 상기 서술한 반도체 가공용 시트 (1b) 의 제조 방법을 참고로 제조할 수 있다. 특히, 반도체 가공용 시트 (1b) 의 제조 방법에 있어서, 접착제층 (40) 의 재료를 포함하는 접착제 조성물을, 보호막 형성층 (50) 의 재료를 포함하는 보호막 형성층 조성물로 치환함으로써, 반도체 가공용 시트 (1c) 를 얻을 수 있다.
점착제층 (20) 및 접착제층 (40) 을 포함하는 반도체 가공용 시트 (1d) 의 제조 방법은, 특별히 한정되지 않고, 통상적인 방법을 사용할 수 있다. 예를 들어, 접착제층 (40) 의 재료를 포함하는 접착제 조성물 및 원하는 바에 따라 추가로 용매 또는 분산매를 함유하는 도공용 조성물을, 박리 필름 (30) 의 제 1 면 (301) 상에 도포하고, 건조시킴으로써 접착제층 (40) 을 형성한다. 이로써, 박리 필름 (30) 과 접착제층 (40) 의 적층체를 얻는다. 다음으로, 미리 제작한 반도체 가공용 시트 (1a) 로부터 박리 필름 (30) 을 박리하여, 노출된 점착제층 (20) 측의 면과, 상기 적층체의 접착제층 (40) 측의 면을 첩합함으로써, 반도체 가공용 시트 (1d) 가 얻어진다.
점착제층 (20) 및 보호막 형성층 (50) 을 포함하는 반도체 가공용 시트 (1e) 는, 상기 서술한 반도체 가공용 시트 (1d) 의 제조 방법을 참고로 제조할 수 있다. 특히, 반도체 가공용 시트 (1d) 의 제조 방법에 있어서, 접착제층 (40) 의 재료를 포함하는 접착제 조성물을, 보호막 형성층 (50) 의 재료를 포함하는 보호막 형성층 조성물로 치환함으로써, 반도체 가공용 시트 (1e) 를 얻을 수 있다.
지그용 점착제층 (60) 을 포함하는 반도체 가공용 시트 (2) 는, 통상적인 방법에 의해 제조할 수 있다. 예를 들어, 원하는 형상으로 형성된 지그용 점착제층 (60) 을, 기재 (10) 및 반도체 첩부층 (80) 등을 포함하는 적층체에 있어서의, 기재 (10) 와는 반대측의 면에 적층함으로써, 반도체 가공용 시트 (2) 를 제조할 수 있다.
또, 지그용 점착제층 (60) 을 포함하는 반도체 가공용 시트 (2) 를 프리커트된 시트로 하는 경우에는, 예를 들어, 다음과 같이 제조할 수 있다. 먼저, 박리 필름 (30) 의 박리면 상에, 지그용 점착제층 (60) 을 구성하기 위한 지그용 점착제를 시트상으로 형성한다. 다음으로, 이 시트상 지그용 점착제에 있어서의, 지그용 점착제층 (60) 의 내주연이 되는 부분을, 박리 필름 (30) 을 남기고 시트상 지그용 점착제를 절단 (하프 커트) 하고, 그 내측의 원형 부분을 제거한다. 이어서, 원형 부분을 제거한 후의 시트상 지그용 점착제와 박리 필름 (30) 으로 이루어지는 적층체의 시트상 지그용 점착제측의 면을, 별도 준비한, 기재 (10) 와 반도체 첩부층 (80) 으로 이루어지는 적층체의 반도체 첩부층 (80) 측의 면에 첩부한다. 이로써, 박리 필름 (30) 과 시트상 지그용 점착제와 반도체 첩부층 (80) 과 기재 (10) 가 순서대로 적층된 적층체를 얻는다. 마지막으로, 이 적층체에 있어서, 박리 필름 (30) 을 남기고, 시트상 지그용 점착제, 반도체 첩부층 (80) 및 기재 (10) 를 절단 (하프 커트) 한다. 이 때, 지그용 점착제층 (60) 의 외주연이 되는 부분을, 박리 필름 (30) 을 남기고 절단 (하프 커트) 하고, 불필요한 부분을 제거함으로써, 주사용부를 형성할 수 있다. 이로써, 시트상 지그용 점착제는, 환상의 지그용 점착제층 (60) 이 된다. 또, 주사용부가 되는 부분 이외의 위치를 적절히 하프 커트하여, 시트 잔류부를 형성할 수도 있다.
프리커트된 반도체 가공용 시트 (3) 의 제조 방법은 특별히 한정되지 않고, 통상적인 방법을 사용할 수 있다.
8. 반도체 가공용 시트의 사용 방법
본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 는, 백 그라인드 시트, 다이싱 시트 등으로서 사용할 수 있다. 당해 시트 (1, 2, 3) 를 사용할 때, 시트 이면으로부터 레이저를 조사하여 다이싱을 실시할 수 있다. 또, 백 그라인드나 다이싱 등의 공정 후에, 본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 를 개재하여, 웨이퍼나 칩의 형상을 검사할 수 있다. 또한, 본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 를 개재하여, 웨이퍼나 칩의 이면에 대해 레이저 인자할 수도 있다.
또, 특히, 접착제층 (40) 을 포함하는 반도체 가공용 시트 (1b, 1d) 는, 다이싱·다이본딩 시트로서 사용할 수 있다. 즉, 반도체 가공용 시트 (1b, 1d) 상에서 웨이퍼를 다이싱하고, 필요에 따라 엑스펀드 공정을 실시한 후에, 얻어진 칩을 픽업함으로써, 접착제층이 부여된 칩을 얻을 수 있다. 또한, 보호막 형성층 (50) 을 포함하는 반도체 가공용 시트 (1c, 1e) 를 사용함으로써, 칩의 이면에 보호막을 형성할 수 있다. 이 경우, 보호막 형성층 (50) 을 포함하는 반도체 가공용 시트 (1c, 1e) 에 웨이퍼를 첩부하고, 보호막 형성층 (50) 을 경화시킨다. 계속해서, 반도체 가공용 시트 (1c, 1e) 상에서 웨이퍼를 다이싱하고, 필요에 따라 엑스펀드 공정을 실시한다. 그 후, 얻어진 칩을 픽업함으로써, 이면에 보호막이 형성된 칩을 얻을 수 있다.
본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 는, 보관 등을 위해서, 롤상으로 권취한 상태로 할 수 있다. 본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 는, 이와 같이 권취했을 경우여도, 상기 서술한 바와 같이 박리 필름 (30) 의 제 2 면 (302) 의 산술 평균 조도 Ra 가 0.05 ㎛ 초과, 0.8 ㎛ 이하이기 때문에, 본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 끼리가 밀착되기 어려운 것이 된다. 이 때문에, 우수한 내블로킹성이 발휘되어, 본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 의 롤로부터의 조출을 양호하게 실시할 수 있고, 또한, 조출 시의 의도하지 않은 층간에서의 박리를 억제할 수 있다. 또, 기재 (10) 의 제 1 면에 있어서의 산술 평균 조도 Ra 가 0.01 ∼ 0.8 ㎛ 임으로써, 당해 면에 있어서의 평활성은 양호한 것이 되어, 기재 (10) 가 원하는 파장의 광에 대한 높은 광선 투과성을 갖는다. 그 결과, 상기 서술한 바와 같은, 이면으로부터의 레이저 다이싱, 검사 및 레이저 인자를 양호하게 실시할 수 있다. 또한, 박리력 β 가 10 ∼ 1000 mN/50 mm 이기 때문에, 본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 에 대해 웨이퍼를 첩부할 때에, 적당한 박리력으로, 박리 필름 (30) 으로부터 기재 (10) 및 반도체 첩부층 (80) 을 포함하는 적층체를 박리할 수 있다.
이상 설명한 실시 형태는, 본 발명의 이해를 용이하게 하기 위해서 기재된 것으로서, 본 발명을 한정하기 위해서 기재된 것은 아니다. 따라서, 상기 실시 형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.
예를 들어, 본 실시 형태에 관련된 반도체 가공용 시트 (1, 2, 3) 에 있어서의 기재 (10) 와 반도체 첩부층 (80) 의 사이에는, 다른 층이 개재되어 있어도 된다.
실시예
이하, 실시예 등에 의해 본 발명을 한층 더 구체적으로 설명하지만, 본 발명의 범위는 이들의 실시예 등으로 한정되는 것은 아니다.
〔실시예 1〕
(1) 기재의 제작
기재로서, 폴리염화비닐 필름을 캘린더 제막법에 의해 제작했다. 당해 폴리염화비닐 필름은, 제 1 면의 산술 평균 조도 Ra 가 0.03 ㎛ 이며, JIS K7161 ： 1994 에 준거하여 측정한 23 ℃ 에 있어서의 MD 방향의 인장 탄성률 (영률) 이 250 MPa 이며, 두께가 80 ㎛ 였다.
또한, 본 실시예에 있어서의 산술 평균 조도 Ra 는, 촉식 표면 조도계 (Mitsutoyo 사 제조 「SURFTEST SV-3000」) 를 이용하여, JIS B0601 ： 2013 에 준거하여, 면내에서 10 점 측정하고, 그 평균치를 산출한 것이다.
또, 상기 기재 단체에 대해, 인자용 레이저 광 (파장 ： 532 nm) 의 투과성, 스텔스 다이싱용 레이저 광 (파장 ： 1600 nm) 의 투과성, 및 검사용 적외선 (파장 ： 1069 nm) 의 투과성을 평가한 결과, 어느 경우도 우수한 투과성을 나타냈다.
(2) 박리 필름의 준비
박리 필름으로서, 폴리에틸렌테레프탈레이트 필름의 편면 (제 1 면) 을 실리콘계 박리제로 박리 처리한 박리 필름 (린텍사 제조, 제품명 「SP-PMF381031H」, 두께 ： 38 ㎛) 을 사용했다. 이 박리 필름의 제 1 면의 산술 평균 조도 Ra 는, 0.03 ㎛ 이며, 제 2 면의 산술 평균 조도 Ra 는, 0.3 ㎛ 였다.
(3) 점착제 조성물 (I) 의 조제
2-에틸헥실아크릴레이트 18.5 질량부 (고형분 환산, 이하 동일) 와 아세트산비닐 75 질량부와 아크릴산 1 질량부와 메틸메타크릴레이트 5 질량부와 2-하이드록시에틸메타크릴레이트 0.5 질량부를 공중합시켜, 중량 평균 분자량 600,000 의 아크릴계 공중합체를 얻었다.
얻어진 아크릴계 공중합체 100 질량부와 에너지선 경화성 화합물로서의 2 관능 우레탄아크릴레이트 올리고머 (Mw = 8000) 60 질량부와 에너지선 경화성 화합물로서의 6 관능 우레탄아크릴레이트 올리고머 (Mw = 2000) 60 질량부와 광 중합 개시제로서의 α-하이드록시시클로헥실페닐케톤 (BASF 사 제조, 제품명 「이르가큐어 184」) 3 질량부와 가교제로서의 트리메틸올프로판 변성 톨릴렌디이소시아네이트 (토소사 제조, 제품명 「콜로네이트 L」) 1.6 질량부를 용매 중에서 혼합하여, 점착제 조성물 (I) 의 도포 용액을 얻었다.
(4) 반도체 가공용 시트의 제작
상기 공정 (2) 에서 제작한 박리 필름의 제 1 면에 대해, 상기 공정 (3) 에서 얻어진 점착제 조성물 (I) 의 도포 용액을, 나이프 코터로 도포했다. 이어서, 100 ℃ 에서 1 분간 처리하여, 도막을 건조시킴과 함께 가교 반응을 진행시켰다. 이로써, 박리 필름과 두께 10 ㎛ 의 점착제층으로 이루어지는 적층체를 얻었다. 또한, 당해 적층체에 있어서의 점착제층의 제 1 면과, 상기 공정 (1) 에서 제작한 기재의 제 2 면을 첩합함으로써, 기재와 점착제층과 박리 필름이 순서대로 적층된 반도체 가공용 시트를 얻었다. 그 후, 당해 반도체 가공용 시트를, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에서 7 일간 양생했다.
〔실시예 2〕
(1) 기재의 제작
기재로서, 에틸렌-메타크릴산 공중합체 필름을 T 다이 제막법에 의해 제작했다. 당해 에틸렌-메타크릴산 공중합체 필름은, 제 1 면의 산술 평균 조도 Ra 가 0.05 ㎛ 이며, JIS K7161 ： 1994 에 준거하여 측정한 23 ℃ 에 있어서의 MD 방향의 인장 탄성률 (영률) 이 130 MPa 이며, 두께가 80 ㎛ 였다.
또한, 상기 기재 단체에 대해, 인자용 레이저 광 (파장 ： 532 nm) 의 투과성, 스텔스 다이싱용 레이저 광 (파장 ： 1600 nm) 의 투과성, 및 검사용 적외선 (파장 ： 1069 nm) 의 투과성을 평가한 결과, 어느 경우도 우수한 투과성을 나타냈다.
(2) 점착제 조성물 (II) 의 조제
부틸아크릴레이트 99 질량부와 아크릴산 1 질량부를 공중합시켜, 중량 평균 분자량 600,000 의 아크릴계 공중합체를 얻었다.
이어서, 얻어진 아크릴계 공중합체 100 질량부와 에너지선 경화성 모노머로서의 디펜타에리트리톨헥사아크릴레이트 (닛폰 화약사 제조, 제품명 「KAYARAD DPHA) 120 질량부와, 광 중합 개시제로서의 α-하이드록시시클로헥실페닐케톤 (BASF 사 제조, 제품명 「이르가큐어 184」) 3 질량부와, 가교제로서의 트리메틸올프로판 변성 톨릴렌디이소시아네이트 (토소사 제조, 제품명 「콜로네이트 L」) 17 질량부를 용매 중에서 혼합하여, 점착제 조성물 (II) 의 도포 용액을 얻었다.
(3) 반도체 가공용 시트의 제작
상기와 같이 제작한, 에틸렌-메타크릴산 공중합체를 재료로 하는 기재, 및 점착제 조성물 (II) 를 사용하는 것 이외, 실시예 1 과 동일하게 반도체 가공용 시트를 제작했다.
〔실시예 3〕
(1) 기재의 제작
기재로서, 에틸렌-아세트산비닐 공중합체 필름을 T 다이 제막법에 의해 제작했다. 당해 에틸렌-아세트산비닐 공중합체 필름은, 제 1 면의 산술 평균 조도 Ra 가 0.06 ㎛ 이며, JIS K7161 ： 1994 에 준거하여 측정한 23 ℃ 에 있어서의 MD 방향의 인장 탄성률 (영률) 이 75 MPa 이며, 두께가 100 ㎛ 였다.
또한, 상기 기재 단체에 대해, 인자용 레이저 광 (파장 ： 532 nm) 의 투과성, 스텔스 다이싱용 레이저 광 (파장 ： 1600 nm) 의 투과성, 및 검사용 적외선 (파장 ： 1069 nm) 의 투과성을 평가한 결과, 어느 경우도 우수한 투과성을 나타냈다.
(2) 점착제 조성물 (III) 의 조제
2-에틸헥실아크릴레이트 40 질량부와 아세트산비닐 40 질량부와 2-하이드록시에틸아크릴레이트 20 질량부를 공중합시켜, 중량 평균 분자량 420,000 의 아크릴계 공중합체를 얻었다.
이어서, 얻어진 아크릴계 공중합체 100 질량부와 에너지선 경화성기 함유 화합물로서의 2-메타크릴로일옥시에틸이소시아네이트 (MOI) 를, 2-하이드록시에틸아크릴레이트에 대해 80 ％ 당량으로 반응시킴으로써, 측사슬에 에너지선 경화성기 (메타크릴로일기) 가 도입된 에너지선 경화형 중합체를 얻었다.
얻어진 에너지선 경화형 중합체 100 질량부와, 광 중합 개시제로서의 α-하이드록시시클로헥실페닐케톤 (BASF 사 제조, 제품명 「이르가큐어 184」) 3 질량부와, 가교제로서의 트리메틸올프로판 변성 톨릴렌디이소시아네이트 (토소사 제조, 제품명 「콜로네이트 L」) 1.1 질량부를 용매 중에서 혼합하여, 점착제 조성물 (III) 의 도포 용액을 얻었다.
(3) 반도체 가공용 시트의 제작
상기와 같이 제작한, 에틸렌-아세트산비닐 공중합체를 재료로 하는 기재, 및 점착제 조성물 (III) 을 사용하는 것 이외, 실시예 1 과 동일하게 반도체 가공용 시트를 제작했다.
〔실시예 4〕
(1) 기재의 제작
기재로서, 폴리프로필렌 필름을 T 다이 제막법에 의해 제작했다. 당해 폴리프로필렌 필름에서는, 제 1 면의 산술 평균 조도 Ra 가 0.3 ㎛ 이며, JIS K7161 ： 1994 에 준거하여 측정한 23 ℃ 에 있어서의 MD 방향의 인장 탄성률 (영률) 이 360 MPa 이며, 두께가 100 ㎛ 였다.
또한, 상기 기재 단체에 대해, 인자용 레이저 광 (파장 ： 532 nm) 의 투과성, 스텔스 다이싱용 레이저 광 (파장 ： 1600 nm) 의 투과성, 및 검사용 적외선 (파장 ： 1069 nm) 의 투과성을 평가한 결과, 어느 경우도 우수한 투과성을 나타냈다.
(2) 반도체 가공용 시트의 제작
상기와 같이 제작한 폴리프로필렌을 재료로 하는 기재, 및 실시예 2 에 있어서 제작한 점착제 조성물 (II) 를 사용하는 것 이외, 실시예 1 과 동일하게 반도체 가공용 시트를 제작했다.
〔실시예 5〕
(1) 박리 필름의 준비
박리 필름으로서, 폴리에틸렌테레프탈레이트 필름의 편면 (제 1 면) 을 실리콘계 박리제로 박리 처리한 박리 필름 (린텍사 제조, 제품명 「SP-PET301031」, 두께 ： 30 ㎛) 을 사용했다. 이 박리 필름의 제 1 면의 산술 평균 조도 Ra 는, 0.03 ㎛ 이며, 제 2 면의 산술 평균 조도 Ra 는, 0.3 ㎛ 였다.
(2) 점착제 조성물 (IV) 의 조제
부틸아크릴레이트 80 질량부와 2-하이드록시에틸아크릴레이트 20 질량부를 공중합시켜, 중량 평균 분자량 700,000 의 아크릴계 공중합체를 얻었다.
이어서, 얻어진 아크릴계 공중합체 100 질량부와 에너지선 경화성기 함유 화합물로서의 2-메타크릴로일옥시에틸이소시아네이트 (MOI) 30.2 질량부를 반응시킴으로써, 측사슬에 에너지선 경화성기 (메타크릴로일기) 가 도입된 에너지선 경화형 중합체를 얻었다.
얻어진 에너지선 경화형 중합체 100 질량부와, 광 중합 개시제로서의 α-하이드록시시클로헥실페닐케톤 (BASF 사 제조, 제품명 「이르가큐어 184」) 3 질량부와, 가교제로서의 트리메틸올프로판 변성 톨릴렌디이소시아네이트 (토소사 제조, 제품명 「콜로네이트 L」) 0.5 질량부를 용매 중에서 혼합하여, 점착제 조성물 (IV) 의 도포 용액을 얻었다.
(3) 반도체 가공용 시트의 제작
상기와 같이 제작한, 두께 30 ㎛ 의 박리 필름 및 점착제 조성물 (IV) 를 사용하는 것 이외, 실시예 2 와 동일하게 반도체 가공용 시트를 제작했다.
〔실시예 6〕
(1) 박리 필름의 준비
박리 필름으로서, 폴리에틸렌테레프탈레이트 필름의 편면 (제 1 면) 을 실리콘계 박리제로 박리 처리한 박리 필름 (린텍사 제조, 제품명 「SP-PET501031」, 두께 ： 50 ㎛) 을 얻었다. 이 박리 필름의 제 1 면의 산술 평균 조도 Ra 는, 0.03 ㎛ 이며, 제 2 면의 산술 평균 조도 Ra 는, 0.3 ㎛ 였다.
(2) 반도체 가공용 시트의 제작
상기와 같이 제작한, 두께 50 ㎛ 의 박리 필름을 사용하는 것 이외, 실시예 5 와 동일하게 반도체 가공용 시트를 제작했다.
〔실시예 7〕
(1) 접착제층을 포함하는 제 1 적층체의 제작
다음의 아크릴 중합체, 열경화성 수지, 필러, 실란 커플링제 및 가교제를 혼합하여 접착제 조성물을 얻은 후, 고형분 농도가 20 질량％ 가 되도록 메틸에틸케톤으로 희석하여, 접착제 조성물의 도포 용액을 조제했다.
아크릴 중합체 ： 메틸아크릴레이트 95 질량부 및 2-하이드록시에틸아크릴레이트 5 질량부로 이루어지는 공중합체 (Mw ： 500,000, Mw/Mn ： 2.9, Tg ： 9 ℃) 를 100 질량부
열경화성 수지 ：
아크릴로일기 부가 크레졸노볼락형 에폭시 수지 (닛폰 화약사 제조, 제품명 「CNA-147」) 를 30 질량부
열경화제 ： 아르알킬페놀 수지 (미츠이 화학사 제조, 제품명 「미렉스 XLC-4L」) 를 6 질량부
필러 ： 메타크릴옥시기 수식의 실리카 필러 (평균 입경 0.05 ㎛, 아드마텍스사 제조, 3-메타크릴옥시프로필트리메톡시실란 처리품) 를 35 질량부
실란 커플링제 ： (미츠비시 화학사 제조, 제품명 「MKC 실리케이트 MSEP2」) 를 0.5 질량부
가교제 ： 방향족성 다가 이소시아네이트 (토소사 제조, 제품명 「콜로네이트 L」) 를 1.5 질량부
폴리에틸렌테레프탈레이트 (PET) 필름의 편면에 실리콘계의 박리제층이 형성되어 이루어지는 제 1 박리 필름 (린텍사 제조, 제품명 「SP-PET381031」, 두께 ： 38 ㎛) 과, PET 필름의 편면에 실리콘계의 박리제층이 형성되어 이루어지는 제 2 박리 필름 (린텍사 제조, 제품명 「SP-PET381130」, 두께 ： 38 ㎛) 을 준비했다.
다음으로, 제 1 박리 필름의 박리면 상에, 전술한 접착제 조성물의 도포 용액을, 나이프 코터를 사용하여 도포하고, 건조시켜, 두께 5 ㎛ 의 접착제층을 형성했다. 그 후, 접착제층에 제 2 박리 필름의 박리면을 겹쳐 양자를 첩합하고, 제 1 박리 필름과 접착제층 (두께 ： 5 ㎛) 과, 제 2 박리 필름으로 이루어지는 제 1 적층체를 얻었다. 그 후, 당해 제 1 적층체를, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에서 7 일간 양생했다.
(2) 점착제층을 포함하는 제 2 적층체의 제작
다음의 점착 주제 및 가교제를 혼합하여 점착제 조성물 (V) 를 얻은 후, 고형분 농도가 25 질량％ 가 되도록 메틸에틸케톤으로 희석하여, 점착제 조성물 (V) 의 도포 용액을 조제했다.
점착 주제 ： (메트)아크릴산에스테르 공중합체 (닛폰 합성 화학 공업사 제조, 2-에틸헥실아크릴레이트 60 질량부, 메타크릴산메틸 30 질량부 및 2-하이드록시에틸아크릴레이트 10 질량부를 공중합하여 얻은 공중합체, 중량 평균 분자량 ： 600,000) 100 질량부
가교제 ： 트리메틸올프로판의 자일렌디이소시아네이트 부가물 (미츠이 타케다 케미컬사 제조, 제품명 「타케네이트 D110N」) 20 질량부
제 3 박리 필름으로서, PET 필름의 편면에 실리콘계의 박리제층이 형성되어 이루어지는 박리 필름 (린텍사 제조, 제품명 「SP-PET381031」, 두께 ： 38 ㎛) 을 준비했다.
또, 폴리프로필렌 필름을 기재로서 사용했다. 당해 폴리프로필렌 필름에서는, 제 1 면의 산술 평균 조도 Ra 가 0.3 ㎛ 이며, 두께가 100 ㎛ 였다.
다음으로, 제 3 박리 필름의 박리면 상에, 전술한 점착제 조성물 (V) 의 도포 용액을, 나이프 코터를 사용하여 도포하고, 건조시킴과 함께 가교 반응을 진행시켜, 두께 5 ㎛ 의 점착제층을 형성했다. 그 후, 점착제층의 제 3 박리 필름과는 반대측의 면에 상기 기재의 제 2 면을 첩합하고, 기재와 점착제층과 제 3 박리 필름으로 이루어지는 제 2 적층체를 얻었다. 이것을, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에서 7 일간 양생했다.
(3) 지그용 점착제층을 포함하는 제 3 적층체의 제작
다음의 점착 주제 및 가교제의 성분을 혼합하여 지그용 점착제 조성물을 얻은 후, 고형분 농도가 15 질량％ 가 되도록 톨루엔으로 희석하여, 지그용 점착제 조성물의 도포 용액을 조제했다.
점착 주제 ： (메트)아크릴산에스테르 공중합체 (부틸아크릴레이트 69.5 질량부, 메틸아크릴레이트 30 질량부 및 2-하이드록시에틸아크릴레이트 0.5 질량부를 공중합하여 얻어진 공중합체, 중량 평균 분자량 ： 500,000) 100 질량부
가교제 ： 방향족성 다가 이소시아네이트 (토소사 제조, 제품명 「콜로네이트 L」) 5 질량부
PET 필름의 편면에 실리콘계의 박리제층이 형성되어 이루어지는 제 4 및 제 5 의 박리 필름 (린텍 주식회사 제조, 제품명 「SP-PET381031」, 두께 ： 38 ㎛) 과, 심재로서 폴리염화비닐 필름 (오카모토 주식회사 제조, 두께 ： 50 ㎛) 을 준비했다.
다음으로, 제 4 박리 필름의 박리면 상에, 전술한 지그용 점착제 조성물의 도포 용액을, 나이프 코터를 사용하여 도포하고, 건조시켜, 두께 5 ㎛ 의 제 1 점착제층을 형성했다. 그 후, 제 1 점착제층에 상기 심재를 첩합하고, 심재와 제 1 점착제층과 제 4 박리 필름으로 이루어지는 적층체 A 를 얻었다.
다음으로, 제 5 박리 필름의 박리면 상에, 전술한 지그용 점착제 조성물의 도포 용액을, 나이프 코터를 사용하여 도포하고, 건조시켜, 두께 5 ㎛ 의 제 2 점착제층을 형성했다. 그 후, 제 2 점착제층에 상기 적층체 A 에 있어서의 심재의 노출된 면을 첩합하고, 제 4 박리 필름/제 1 점착제층/심재/제 2 점착제층/제 5 박리 필름으로 이루어지는 제 3 적층체를 얻었다. 그 후, 당해 제 3 적층체를, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에서 7 일간 양생했다. 이 제 3 적층체에 있어서는, 제 1 점착제층과 심재와 제 2 점착제층에 의해, 두께 60 ㎛ 의 지그용 점착제층이 구성된다.
(4) 제 4 적층체의 제작
상기 (1) 에서 얻어진 제 1 적층체로부터 제 2 박리 필름을 박리하여, 접착제층을 노출시켰다. 한편, 상기 (2) 에서 얻어진 제 2 적층체로부터 제 3 박리 필름을 박리하여, 점착제층을 노출시켰다. 그 점착제층에, 상기 접착제층이 접촉하도록, 제 1 적층체와 제 2 적층체를 첩합하고, 기재와 점착제층과 접착제층과 제 1 박리 필름이 적층되어 이루어지는 제 4 적층체를 얻었다.
(5) 반도체 가공용 시트의 제작
상기 (3) 에서 얻어진 제 3 적층체로부터 제 5 박리 필름을 박리하고, 제 4 박리 필름을 남겨, 지그용 점착제층의 내주연이 되는 부분을 제 2 점착제층측으로부터 절단하여, 내측의 원형 부분을 제거했다. 이 때, 지그용 점착제층의 내주연의 직경은 230 mm 로 했다.
상기 (4) 에서 얻어진 제 4 적층체로부터 제 1 박리 필름을 박리하고, 노출된 접착제층과, 제 3 적층체에 있어서 노출되어 있는 지그용 점착제층을 중첩하여 압착했다. 그 후, 제 3 적층체에 있어서의 제 4 박리 필름을 남기고, 반도체 가공용 시트의 외주연이 되는 부분을 기재측으로부터 절단하여, 외측의 부분을 제거했다. 이 때, 반도체 가공용 시트의 외주연의 직경은 270 mm 로 했다.
이와 같이 하여, 기재 상에, 점착제층 (두께 ： 5 ㎛) 과, 점착제층에 있어서의 기재와는 반대측에 적층된 접착제층과, 접착제층에 있어서의 점착제층과는 반대측의 주연부에 적층된 환상의 지그용 점착제층과, 지그용 점착제층에 있어서의 접착제층과는 반대측에 적층된 제 4 박리 필름으로 이루어지는 반도체 가공용 시트를 얻었다. 또한, 제 4 박리 필름에 있어서의 지그용 점착제층측의 면 (제 1 면) 의 산술 평균 조도 Ra 는, 0.03 ㎛ 이며, 당해 제 1 면과는 반대측의 면 (제 2 면) 의 산술 평균 조도 Ra 는, 0.3 ㎛ 였다.
〔실시예 8〕
(1) 보호막 형성층을 포함하는 제 1 적층체의 제작
다음의 바인더 폴리머, 열경화성 수지, 열활성 잠재성 에폭시 수지 경화제, 경화 촉진제, 필러, 착색제 및 실란 커플링제를 혼합하여 보호막 형성층 조성물을 얻은 후, 고형분 농도가 50 질량％ 가 되도록 메틸에틸케톤으로 희석하여, 보호막 형성층 조성물의 도포 용액을 조제했다.
바인더 폴리머 ： (메트)아크릴산에스테르 공중합체 (n-부틸아크릴레이트 10 질량부, 메틸아크릴레이트 70 질량부, 글리시딜메타크릴레이트 5 질량부, 및 2-하이드록시에틸아크릴레이트 15 질량부를 공중합하여 얻은 공중합체, 중량 평균 분자량 ： 800,000, 유리 전이 온도 ： -1 ℃) 150 질량부
열경화성 성분 ：
비스페놀 A 형 에폭시 수지 (미츠비시 화학사 제조, 제품명 「jER828」, 에폭시 당량 184 ∼ 194 g/eq) 60 질량부
비스페놀 A 형 에폭시 수지 (미츠비시 화학사 제조, 제품명 「jER1055」, 에폭시 당량 800 ∼ 900 g/eq) 10 질량부
디시클로펜타디엔형 에폭시 수지 (다이닛폰 잉크 화학 공업사 제조, 제품명 「에피클론 HP-7200HH」, 에폭시 당량 255 ∼ 260 g/eq) 30 질량부
열활성 잠재성 에폭시 수지 경화제 ： 디시안디아미드 (ADEKA 사 제조, 제품명 「아데카하드너 EH3636AS」, 활성 수소량 21 g/eq) 2 질량부
경화 촉진제 ： 2-페닐-4,5-디하이드록시메틸이미다졸 (시코쿠 화성 공업사 제조, 제품명 「큐아졸 2PHZ」) 2 질량부
필러 ： 실리카 필러 (아드마텍스사 제조, 제품명 「SC2050MA」 평균 입경 ： 0.5 ㎛) 320 질량부
착색제 ： 카본 블랙 (미츠비시 화학사 제조, 제품명 「＃MA650」, 평균 입경 ： 28 nm) 1.2 질량부
실란 커플링제 ： (신에츠 화학 공업사 제조, 제품명 「KBM-403」) 2 질량부
폴리에틸렌테레프탈레이트 (PET) 필름의 편면에 실리콘계의 박리제층이 형성되어 이루어지는 제 1 박리 필름 (린텍사 제조, 제품명 「SP-PET381031」, 두께 ： 38 ㎛) 과, PET 필름의 편면에 실리콘계의 박리제층이 형성되어 이루어지는 제 2 박리 필름 (린텍사 제조, 제품명 「SP-PET381130」, 두께 ： 38 ㎛) 을 준비했다.
최초로, 제 1 박리 필름의 박리면 상에, 전술한 보호막 형성층 조성물의 도포 용액을, 나이프 코터를 사용하여 도포하고, 건조시켜, 두께 25 ㎛ 의 보호막 형성층을 형성했다. 그 후, 보호막 형성층에 제 2 박리 필름의 박리면을 겹쳐 양자를 첩합하고, 제 1 박리 필름과 보호막 형성층 (두께 ： 25 ㎛) 과, 제 2 박리 필름으로 이루어지는 제 1 적층체를 얻었다. 이 제 1 적층체를, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에서 7 일간 양생했다.
(2) 반도체 가공용 시트의 제작
상기와 같이 제작한 제 1 적층체를 사용하는 것 이외, 실시예 7 과 동일하게 반도체 가공용 시트를 제작했다.
〔실시예 9〕
(1) 점착제 조성물 (VI) 의 조제
부틸아크릴레이트 68.5 질량부와 메타크릴산 30 질량부와 2-하이드록시에틸아크릴레이트 0.5 질량부와 아크릴아미드 1 질량부를 공중합시켜, 중량 평균 분자량 620,000 의 아크릴계 공중합체를 얻었다.
이어서, 얻어진 아크릴계 공중합체 100 질량부와, 가교제로서의 트리메틸올프로판 변성 톨릴렌디이소시아네이트 (토소사 제조, 제품명 「콜로네이트 L」) 10 질량부를 용매 중에서 혼합하여, 점착제 조성물 (VI) 의 도포 용액을 얻었다.
(2) 반도체 가공용 시트의 제작
상기와 같이 제작한, 점착제 조성물 (VI) 을 사용하는 것 이외, 실시예 1 과 동일하게 반도체 가공용 시트를 제작했다.
〔비교예 1〕
폴리에틸렌테레프탈레이트 필름의 일방의 면 (제 1 면) 을 실리콘계 박리제로 박리 처리한 박리 필름 (린텍사 제조, 제품명 「SP-PET381031」, 두께 ： 38 ㎛) 을 박리 필름으로서 사용하는 것 이외, 실시예 1 과 동일하게 반도체 가공용 시트를 제작했다. 또한, 당해 박리 필름의 제 1 면의 산술 평균 조도 Ra 는, 0.03 ㎛ 이며, 타방의 면 (제 2 면) 의 산술 평균 조도 Ra 는, 0.05 ㎛ 였다.
〔비교예 2〕
폴리에틸렌테레프탈레이트 필름의 일방의 면 (제 1 면) 을 실리콘계 박리제로 박리 처리한 박리 필름 (린텍사 제조, 제품명 「SP-PET381031」, 두께 ： 38 ㎛) 을 박리 필름으로서 사용하는 것 이외, 실시예 3 과 동일하게 반도체 가공용 시트를 제작했다. 또한, 당해 박리 필름의 제 1 면의 산술 평균 조도 Ra 는, 0.03 ㎛ 이며, 타방의 면 (제 2 면) 의 산술 평균 조도 Ra 는, 0.05 ㎛ 였다.
〔비교예 3〕
폴리에틸렌테레프탈레이트 필름제의 박리 필름 (미츠비시 수지사 제조, 제품명 「다이아호일 (등록상표) T-100 38」, 두께 ： 38 ㎛) 을 박리 필름으로서 사용하는 것 이외, 실시예 2 와 동일하게 반도체 가공용 시트를 제작했다. 또한, 당해 박리 필름의 양면의 산술 평균 조도 Ra 는, 모두 0.05 ㎛ 였다.
〔시험예 1〕(박리력 α 의 측정)
실시예 및 비교예에서 제조한 반도체 가공용 시트를 폭 50 mm × 길이 100 mm 로 재단했다. 이 때, 반도체 가공용 시트의 제조 시에 있어서의 흐름 방향 (MD 방향) 이 길이 방향이 되도록 재단했다. 이와 같이 재단한 반도체 가공용 시트를, 기재를 상측으로 하여 10 매 적층하고, 이 적층체를, 폭 75 mm × 길이 15 mm × 두께 5 mm 의 유리판으로 상하에서 끼웠다. 그리고, 500 g 의 추를 상측의 유리판 상에 둔 상태로, 40 ℃ 에서 건조 상태로 설정한 습열 촉진기 (ESPEC 사 제조, 제품명 「SH641」) 내에서 3 일간 보관했다. 또한, 반도체 가공용 시트가 에너지선 경화성의 재료를 포함하는 경우에는, 적층체를 차광한 상태로 보관했다.
보관이 완료된 후, 상기 적층체로부터, 최외층에 위치하는 반도체 가공용 시트와, 그것과 인접하는 반도체 가공용 시트의 2 매의 도체 가공용 시트를, 그것들이 겹친 상태로 측정용 샘플로서 따로 따로 나누었다. 계속해서, 당해 측정용 샘플의 최외층에 위치하는 박리 필름을 박리하고, 노출된 점착면을, 스테인리스판에 양면 점착 테이프를 사용하여 첩합하고, 만능 인장 시험기 (오리엔테크사 제조, 제품명 ： 텐실론 UTM-4-100) 에 고정했다. 그 후, 온도 23 ℃, 상대 습도 50 ％ RH 의 조건하에서, 스테인리스판으로부터 가장 원위에 위치하는 반도체 가공용 시트를, 그것에 겹친 반도체 가공용 시트로부터, 180 °방향으로 인장 속도 300 mm/분으로 박리했다. 즉, 기재의 제 1 면과 박리 필름의 제 2 면의 사이에서 박리시켰다. 이 때의 힘을 측정하고, 이것을 박리력 α (mN/50 mm) 로 했다. 결과를 표 2 에 나타낸다. 또한, 박리력 α 를 측정할 수 없을 정도로 작거나, 또는 측정 전에 있어서 기재로부터 박리 필름이 이미 박리되어 있던 경우에는, 측정 결과를 「측정 불가 (0)」 로 했다.
〔시험예 2〕(박리력 β 의 측정)
상기 시험예 1 과 동일하게, 10 매의 반도체 가공용 시트로 이루어지는 적층체를 제작하여, 40 ℃ 에서 3 일간 보관했다. 이 적층체로부터, 1 매의 반도체 가공용 시트를 꺼내고, 기재의 제 1 면을 스테인리스판에 양면 점착 테이프를 사용하여 첩합하여, 만능 인장 시험기 (오리엔테크사 제조, 제품명 ： 텐실론 UTM-4-100) 에 고정했다. 그 후, 온도 23 ℃, 상대 습도 50 ％ RH 의 조건하에서, 박리 필름만을, 180 °방향으로 인장 속도 300 mm/분으로 박리했다. 즉, 박리 필름의 제 1 면과 점착제의 제 2 면의 사이에서 박리시켰다. 이 때의 힘을 측정하고, 이것을 박리력 β (mN/50 mm) 로 했다. 결과를 표 2 에 나타낸다. 또한, 당해 박리력 β 와, 시험예 1 에서 측정한 박리력 α 에 기초하여, 박리력 β 에 대한 박리력 α 의 비의 값 (α／β) 을 산출했다. 이 때, 박리력 α 의 측정 결과가 「측정 불가 (0)」 인 경우에는, 비의 값 (α／β) 은 「0」 으로 했다. 결과를 표 2 에 나타낸다.
〔시험예 3〕(롤로부터의 조출의 평가)
실시예 및 비교예에서 제조한 반도체 가공용 시트를, 290 mm 의 폭을 갖는 장척의 시트로서 준비했다. 그리고, 기재측으로부터 절삭을 넣어, 도 9 에 나타내는 바와 같이 원형의 주사용부 및 시트 잔류부를 형성했다. 이 때, 박리 필름 이외의 층만을 절단 (하프 커트) 하고, 또, 주사용부의 직경은, 270 mm 로 했다. 그 후, 주사용부 및 시트 잔류부 이외의 기재 및 점착제층 (또한, 존재하는 경우에는 접착제층 또는 보호막 형성층) 을 제거했다. 이로써, 100 개의 주사용부를 갖는 반도체 가공용 시트를 얻었다. 당해 반도체 가공용 시트를, 기재측이 외측이 되도록 권취하여, 롤상으로 했다.
이와 같이 얻어진 롤상의 반도체 가공용 시트를, 40 ℃ 에서 건조 상태로 설정한 습열 촉진기 (ESPEC 사 제조, 제품명 「SH641) 내에서 3 일간 보관했다. 또한, 반도체 가공용 시트가 에너지선 경화성의 재료를 포함하는 경우에는, 적층체를 차광한 상태로 보관했다.
보관이 완료된 후, 웨이퍼 마운터 (린텍사 제조, 제품명 「RAD-2500m/8」) 를 사용하여, 롤상으로 권취된 반도체 가공용 시트를 조출했다. 그리고, 반도체 가공용 시트의 길이 방향의 양단부에 있어서의 주사용부 20 매분이 존재하는 영역 (즉, 롤의 외측의 부분에 있어서의 주사용부 20 매분이 존재하는 영역, 및 내측의 부분에 있어서의 주사용부 20 매분이 존재하는 영역) 에 대해, 양호한 조출이 가능한지의 여부를 확인했다. 이 때, 어느 영역에 있어서도 주사용부 20 매분 연속으로 양호하게 조출할 수 있었던 경우, ○ 로 평가했다. 한편, 박리 필름의 제 2 면에, 그 아래에 겹쳐져 있던 주사용부가 밀착되어, 조출할 수 없다는 문제가 1 매라도 생겼을 경우, × 로 평가했다. 결과를 표 2 에 나타낸다.
〔시험예 4〕(마운트의 평가)
상기 시험예 3 과 동일하게, 롤상의 반도체 가공용 시트를 제작하여, 40 ℃ 에서 3 일간 보관했다. 그 후, 웨이퍼 마운터 (린텍사 제조, 제품명 「RAD-2500m/8」) 를 사용하여, 이 롤의 박리 필름으로부터 주사용부를 박리하고, 당해 주사용부를 반도체 웨이퍼에 첩부 (마운트) 했다. 이 조작을 연속해서 20 회 반복하고, 양호하게 완료된 경우, ○ 로 평가했다. 한편, 박리 필름으로부터의 주사용부의 박리 불량 등에 의해, 마운트에 문제가 생겼을 경우, × 로 평가했다. 결과를 표 2 에 나타낸다.
표 1 에, 실시예 및 비교예에서 제조한 반도체 가공용 시트의 구성을 정리한다. 또한, 표 1 에 기재된 약호의 자세한 것은 이하와 같다.
［기재］
·PVC ： 폴리염화비닐
·EMAA ： 에틸렌-메타크릴산 공중합체
·EVA ： 에틸렌-아세트산비닐 공중합체
·PP ： 폴리프로필렌
［박리 필름］
·PET ： 폴리에틸렌테레프탈레이트
〔시험예 5〕(광선 투과성의 평가)
두께 350 ㎛ 의 실리콘 웨이퍼의 미러면에 대해, 웨이퍼 마운터 (린텍사 제조, 제품명 「RAD-2500m/8」) 를 사용하여, 시험예 3 에 있어서 3 일간의 보관이 완료된 후의 반도체 가공용 시트, 및 링 프레임을 첩부했다. 그 후, 다이싱 장치 (DISCO 사 제조, 제품명 「DFD-651」) 를 사용하여, 이하의 조건에서, 실리콘 웨이퍼의 다이싱을 실시했다.
다이싱 조건 ：
·워크 (피절단물) ： 실리콘 웨이퍼 (사이즈 ： 6 인치, 두께 ： 350 ㎛, 첩부면 ： 미러)
·다이싱 블레이드 ： 디스코사 제조, 제품명 「27HECC」
·블레이드 회전수 ： 30,000 rpm
·다이싱 스피드 ： 10 mm/초
·절삭 깊이 ： 기재의, 다이싱 장치 테이블과는 반대의 면으로부터 20 ㎛ 의 깊이까지 절삭
·다이싱 사이즈 ： 5 mm × 5 mm
상기 다이싱에 의해 얻어진, 반도체 가공용 시트에 첩부된 칩에 대해, 반도체 가공용 시트에 있어서의 칩과는 반대의 면 (기재의 제 2 면) 측으로부터, 반도체 가공용 시트를 개재하여 칩의 주연부 및 모서리부를 인식할 수 있는지 육안으로 확인했다. 또한, 접착제층을 구비하는 반도체 가공용 시트를 사용했을 경우에 대해서는, 접착제가 부착된 칩에 대해, 그 주연부 및 모서리부를 확인하고, 보호막 형성층을 구비하는 반도체 가공용 시트를 사용했을 경우에 대해서는, 보호막이 부착된 칩에 대해, 그 주연부 및 모서리부를 확인했다. 칩의 주연부 및 모서리부를 확인할 수 있었던 것을 광선 투과성 (가시광선 투과성) 이 양호 (○), 확인할 수 없었던 것을 광선 투과성 (가시광선 투과성) 이 불량 (×) 으로 평가했다. 결과를 표 2 에 나타낸다.
Figure pct00001
Figure pct00002
표 2 로부터 분명한 바와 같이, 실시예의 반도체 가공용 시트는, 광선 투과성이 우수함과 함께, 롤로부터의 조출 및 마운트의 양방에 있어서, 우수한 평가를 얻을 수 있었다. 한편, 비교예의 반도체 가공용 시트에서는, 롤로부터의 조출 및 마운트 중 어느 것에 있어서, 문제가 생겼다.
산업상 이용가능성
본 발명에 관련된 반도체 가공용 시트는, 예를 들어, 다이싱 시트, 다이싱·다이본딩 시트, 보호막 형성층 일체형 다이싱 시트 등으로서 바람직하게 사용된다.
1, 1a, 1b, 1c, 1d, 1e, 2, 3 : 반도체 가공용 시트
10, 10a, 10b : 기재
101 : 제 1 면
102 : 제 2 면
20 : 점착제층
201 : 제 1 면
202 : 제 2 면
30 : 박리 필름
301 : 제 1 면
302 : 제 2 면
40 : 접착제층
401 : 제 1 면
402 : 제 2 면
50 : 보호막 형성층
501 : 제 1 면
502 : 제 2 면
60 : 지그용 점착제층
601 : 제 1 면
602 : 제 2 면
80, 80a, 80b : 반도체 첩부층
801 : 제 1 면
802 : 제 2 면

Claims (9)

  1. 제 1 면 및 상기 제 1 면과는 반대측에 위치하는 제 2 면을 갖는 기재와, 상기 기재에 있어서의 제 2 면측에 적층되고, 상기 기재에 근위인 측에 제 1 면을 가지며, 상기 기재에 원위인 측에 제 2 면을 갖는 반도체 첩부층과, 상기 반도체 첩부층에 있어서의 제 2 면측에 적층되고, 상기 반도체 첩부층에 근위인 측에 제 1 면을 가지며, 상기 반도체 첩부층에 원위인 측에 제 2 면을 갖는 박리 필름을 적어도 구비하는 반도체 가공용 시트로서,
    상기 기재의 제 1 면에 있어서의 산술 평균 조도 Ra 가, 0.01 ∼ 0.8 ㎛ 이며,
    상기 박리 필름의 제 2 면의 산술 평균 조도 Ra 가, 0.05 ㎛ 초과, 0.8 ㎛ 이하이며,
    상기 반도체 첩부층의 제 2 면과, 상기 박리 필름의 제 1 면을 첩부하여 40 ℃ 에서 3 일간 보관한 후에 있어서의, 상기 반도체 첩부층의 제 2 면과 상기 박리 필름의 제 1 면의 계면에서의 박리력 β 가, 10 ∼ 1000 mN/50 mm 인
    것을 특징으로 하는 반도체 가공용 시트.
  2. 제 1 항에 있어서,
    상기 기재의 제 1 면과 상기 박리 필름의 제 2 면을 적층하여 40 ℃ 에서 3 일간 보관한 후에 있어서의, 상기 기재의 제 1 면과 상기 박리 필름의 제 2 면의 계면에서의 박리력을 α 로 했을 때, 상기 박리력 β 에 대한 상기 박리력 α 의 비의 값 (α／β) 이, 0 이상, 1.0 미만인 것을 특징으로 하는 반도체 가공용 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 첩부층은, 점착제층인 것을 특징으로 하는 반도체 가공용 시트.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 첩부층은, 접착제층인 것을 특징으로 하는 반도체 가공용 시트.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 첩부층은, 보호막 형성층인 것을 특징으로 하는 반도체 가공용 시트.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 첩부층은, 점착제층과, 상기 점착제층 및 상기 박리 필름의 사이에 위치하는 접착제층으로 구성되는 것을 특징으로 하는 반도체 가공용 시트.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 첩부층은, 점착제층과, 상기 점착제층 및 상기 박리 필름의 사이에 위치하는 보호막 형성층으로 구성되는 것을 특징으로 하는 반도체 가공용 시트.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 반도체 가공용 시트는, 장척의 상기 박리 필름에, 평면에서 보아 상기 박리 필름과는 상이한 형상을 갖는, 상기 기재 및 상기 반도체 첩부층을 포함하는 적층체가 적층되어 이루어지는 것을 특징으로 하는 반도체 가공용 시트.
  9. 제 1 면 및 상기 제 1 면과는 반대측에 위치하는 제 2 면을 갖는 기재와, 상기 기재에 있어서의 제 2 면측에 적층되고, 상기 기재에 근위인 측에 제 1 면을 가지며, 상기 기재에 원위인 측에 제 2 면을 갖는 반도체 첩부층과, 상기 반도체 첩부층에 있어서의 제 2 면측에 적층되고, 상기 반도체 첩부층에 근위인 측에 제 1 면을 가지며, 상기 반도체 첩부층에 원위인 측에 제 2 면을 갖는 지그용 점착제층과, 적어도 상기 지그용 점착제층에 있어서의 제 2 면측에 적층되고, 상기 지그용 점착제층에 근위인 측에 제 1 면을 가지며, 상기 지그용 점착제층에 원위인 측에 제 2 면을 갖는 박리 필름을 적어도 구비하는 반도체 가공용 시트로서,
    상기 기재의 제 1 면에 있어서의 산술 평균 조도 Ra 가, 0.01 ∼ 0.8 ㎛ 이며,
    상기 박리 필름의 제 2 면의 산술 평균 조도 Ra 가, 0.05 ㎛ 초과, 0.8 ㎛ 이하이며,
    상기 지그용 점착제층의 제 2 면과 상기 박리 필름의 제 1 면을 첩부하여 40 ℃ 에서 3 일간 보관한 후에 있어서의, 상기 지그용 점착제층의 제 2 면과 상기 박리 필름의 제 1 면의 계면에서의 박리력 β 가, 10 ∼ 1000 mN/50 mm 인
    것을 특징으로 하는 반도체 가공용 시트.
KR1020187016427A 2016-03-04 2017-01-05 반도체 가공용 시트 KR20180122317A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016042863 2016-03-04
JPJP-P-2016-042863 2016-03-04
PCT/JP2017/000187 WO2017149926A1 (ja) 2016-03-04 2017-01-05 半導体加工用シート

Publications (1)

Publication Number Publication Date
KR20180122317A true KR20180122317A (ko) 2018-11-12

Family

ID=59743705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187016427A KR20180122317A (ko) 2016-03-04 2017-01-05 반도체 가공용 시트

Country Status (5)

Country Link
JP (1) JP7008620B2 (ko)
KR (1) KR20180122317A (ko)
CN (1) CN108243616B (ko)
TW (1) TWI702643B (ko)
WO (1) WO2017149926A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6963024B2 (ja) * 2017-10-27 2021-11-05 リンテック株式会社 保護膜形成用フィルム、保護膜形成用複合シート、及び半導体チップの製造方法
JP7089170B2 (ja) * 2018-05-17 2022-06-22 富士紡ホールディングス株式会社 研磨加工用シートの製造方法
WO2020054355A1 (ja) * 2018-09-11 2020-03-19 リンテック株式会社 保護膜形成用フィルム、保護膜形成用複合シート、検査方法及び識別方法
JP7413804B2 (ja) * 2020-02-03 2024-01-16 三菱ケミカル株式会社 粘接着剤組成物、粘接着剤、粘接着シート、及び積層体
WO2022097420A1 (ja) * 2020-11-06 2022-05-12 リンテック株式会社 半導体加工用粘着テープおよび半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636267B (zh) * 2007-03-19 2013-04-24 琳得科株式会社 剥离片及粘合体
JP5178726B2 (ja) * 2007-08-30 2013-04-10 電気化学工業株式会社 粘着シート及び電子部品の製造方法
WO2009060924A1 (ja) * 2007-11-08 2009-05-14 Lintec Corporation 剥離シート及び粘着体
JP5343502B2 (ja) * 2008-10-08 2013-11-13 ダイニック株式会社 自己粘着性フィルム及びその製造方法
JP5375206B2 (ja) * 2009-03-04 2013-12-25 株式会社リコー 感熱粘着材料
JP5366781B2 (ja) * 2009-12-14 2013-12-11 日東電工株式会社 樹脂封止用耐熱性粘着テープ及びこれを用いた樹脂封止型半導体装置の製造方法
JP2013021270A (ja) * 2011-07-14 2013-01-31 Nitto Denko Corp 半導体装置製造用フィルム
WO2014046121A1 (ja) * 2012-09-20 2014-03-27 リンテック株式会社 レーザーダイシングシート－剥離シート積層体、レーザーダイシングシートおよびチップ体の製造方法
JP6122368B2 (ja) * 2013-09-24 2017-04-26 リンテック株式会社 剥離シートおよび粘着シート
JP6249862B2 (ja) * 2014-03-31 2017-12-20 リンテック株式会社 キャリアシート及び積層体
WO2015178346A1 (ja) * 2014-05-23 2015-11-26 リンテック株式会社 保護膜形成用複合シート
JP6319438B2 (ja) * 2014-06-10 2018-05-09 リンテック株式会社 ダイシングシート
WO2016027883A1 (ja) * 2014-08-22 2016-02-25 リンテック株式会社 保護膜形成用シートおよび保護膜付き半導体チップの製造方法

Also Published As

Publication number Publication date
JPWO2017149926A1 (ja) 2018-12-27
TWI702643B (zh) 2020-08-21
JP7008620B2 (ja) 2022-01-25
CN108243616A (zh) 2018-07-03
WO2017149926A1 (ja) 2017-09-08
CN108243616B (zh) 2022-10-28
TW201802898A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
JP6670363B2 (ja) 保護膜形成フィルム
CN106660332B (zh) 保护膜形成用片以及带有保护膜的半导体芯片的制造方法
JP6319433B2 (ja) 保護膜形成用複合シート
JP6557912B2 (ja) 保護膜形成用複合シート
JP6600872B2 (ja) 保護膜形成用複合シート
JP6557911B2 (ja) 保護膜形成用複合シート
JP7008620B2 (ja) 半導体加工用シート
KR20180022532A (ko) 보호막 형성용 복합 시트
JP7042211B2 (ja) 半導体加工用シート
JP6617056B2 (ja) 半導体加工用シート、その巻取体および当該巻取体の製造方法
JP6573841B2 (ja) 半導体加工用シート
CN114599517A (zh) 保护膜形成用膜、保护膜形成用复合片及带保护膜的小片的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal