KR20180112691A - 가공 방법 - Google Patents

가공 방법 Download PDF

Info

Publication number
KR20180112691A
KR20180112691A KR1020180036728A KR20180036728A KR20180112691A KR 20180112691 A KR20180112691 A KR 20180112691A KR 1020180036728 A KR1020180036728 A KR 1020180036728A KR 20180036728 A KR20180036728 A KR 20180036728A KR 20180112691 A KR20180112691 A KR 20180112691A
Authority
KR
South Korea
Prior art keywords
cutting
workpiece
cut
holding
acid
Prior art date
Application number
KR1020180036728A
Other languages
English (en)
Inventor
겐지 다케노우치
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180112691A publication Critical patent/KR20180112691A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23D—PLANING; SLOTTING; SHEARING; BROACHING; SAWING; FILING; SCRAPING; LIKE OPERATIONS FOR WORKING METAL BY REMOVING MATERIAL, NOT OTHERWISE PROVIDED FOR
    • B23D79/00—Methods, machines, or devices not covered elsewhere, for working metal by removal of material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 금속을 포함하는 적층체가 절단 예정 라인에 겹쳐 형성된 판형의 피가공물을 가공할 때에, 가공의 품질을 유지하면서 가공의 속도를 높일 수 있는 가공 방법을 제공하는 것을 목적으로 한다.
금속을 포함하는 적층체가 절단 예정 라인에 겹쳐 형성된 판형의 피가공물을 가공하는 가공 방법으로서, 적층체가 노출되도록 피가공물을 제1 유지 테이블로 유지하는 제1 유지 단계와, 피가공물을 절단 예정 라인을 따라 절삭 블레이드로 절삭하여, 적층체를 분단하는 절삭홈을 형성하는 절삭 단계와, 절단 예정 라인을 제외한 영역에 설치된 마스크재가 노출되도록 피가공물을 제2 유지 테이블로 유지하는 제2 유지 단계와, 마스크재를 통해 피가공물에 드라이 에칭을 실시함으로써 피가공물을 절단 예정 라인을 따라 절단하는 드라이 에칭 단계를 포함하고, 절삭 단계에서는, 피가공물에 유기산과 산화제를 포함하는 절삭액을 공급하면서 절삭을 수행한다.

Description

가공 방법{PROCESSING METHOD}
본 발명은 금속을 포함하는 적층체가 절단 예정 라인에 겹쳐 형성된 판형의 피가공물을 가공하기 위한 가공 방법에 관한 것이다.
휴대 전화기나 퍼스널 컴퓨터로 대표되는 전자 기기에서는, 전자 회로 등의 디바이스를 구비하는 디바이스 칩이 필수적인 구성 요소로 되어 있다. 디바이스 칩은, 예컨대 실리콘 등의 반도체 재료로 이루어지는 웨이퍼의 표면을 복수의 절단 예정 라인(스트리트)으로 구획하고, 각 영역에 디바이스를 형성한 후, 이 절단 예정 라인을 따라 웨이퍼를 절단함으로써 얻어진다.
최근에 와서는, 전술한 바와 같은 웨이퍼의 절단 예정 라인 상에, 디바이스의 전기적 특성을 평가하기 위한 TEG(Test Elements Group)라고 불리는 평가용의 소자를 형성하는 경우가 많다(예컨대, 특허문헌 1, 2 등 참조). 절단 예정 라인 상에 TEG를 형성함으로써, 디바이스 칩의 취득수를 최대한으로 확보할 수 있고, 평가 후의 불필요한 TEG를 웨이퍼의 절단과 동시에 제거할 수 있다.
[특허문헌 1] 일본 특허 공개 평성 제6-349926호 공보 [특허문헌 2] 일본 특허 공개 제2005-21940호 공보
그러나, 결합재에 지립이 분산되어 이루어지는 절삭 블레이드로 TEG와 같은 금속을 포함하는 적층체를 절삭, 제거하려고 하면, 적층체에 포함되는 금속이 절삭 시에 신장하여, 버어(burr)라고 불리는 돌기가 발생하기 쉬워진다. 그리고, 절삭 블레이드에 의한 가공의 속도가 높아지면, 발열량이 증가하여 버어도 커진다. 그 때문에, 이 방법에서는, 가공의 품질을 저하시키지 않도록, 가공의 속도를 낮게 억제할 필요가 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 금속을 포함하는 적층체가 절단 예정 라인에 겹쳐 형성된 판형의 피가공물을 가공할 때에, 가공의 품질을 유지하면서 가공의 속도를 높일 수 있는 가공 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 금속을 포함하는 적층체가 절단 예정 라인에 겹쳐 형성된 판형의 피가공물을 가공하는 가공 방법으로서, 상기 적층체가 노출되도록 피가공물을 제1 유지 테이블로 유지하는 제1 유지 단계와, 상기 제1 유지 단계를 실시한 후, 피가공물을 상기 절단 예정 라인을 따라 절삭 블레이드로 절삭하여, 상기 적층체를 분단하는 절삭홈을 형성하는 절삭 단계와, 상기 절삭 단계를 실시한 후, 상기 절단 예정 라인을 제외한 영역에 설치된 마스크재가 노출되도록 피가공물을 제2 유지 테이블로 유지하는 제2 유지 단계와, 상기 제2 유지 단계를 실시한 후, 상기 마스크재를 통해 피가공물에 드라이 에칭을 실시함으로써 피가공물을 상기 절단 예정 라인을 따라 절단하는 드라이 에칭 단계를 포함하고, 상기 절삭 단계에서는, 피가공물에 유기산과 산화제를 포함하는 절삭액을 공급하면서 절삭을 수행하는 가공 방법이 제공된다.
본 발명의 일 양태에 따른 가공 방법에서는, 금속을 포함하는 적층체를 분단하는 절삭홈을 형성할 때에, 유기산과 산화제를 포함하는 절삭액을 공급하기 때문에, 유기산과 산화제로 금속을 개질하여 그 연성(延性)을 저하시키면서 절삭을 수행할 수 있다. 이에 의해, 가공의 속도를 높여도 버어의 발생을 억제할 수 있다. 즉, 가공의 품질을 유지하면서 가공의 속도를 높일 수 있다.
또한, 본 발명의 일 양태에 따른 가공 방법에서는, 적층체를 분단하는 절삭홈을 형성한 후, 드라이 에칭을 실시함으로써, 모든 절단 예정 라인을 따라 피가공물을 한번에 절단할 수 있기 때문에, 절단 예정 라인의 수가 많은 피가공물을 가공하는 경우 등에는, 가공의 품질을 유지하면서 1개의 절단 예정 라인당의 가공에 요하는 시간을 단축할 수 있다. 즉, 가공의 품질을 유지하면서 가공의 속도를 높일 수 있다.
도 1의 (A)는 피가공물의 구성예를 모식적으로 도시한 사시도이고, 도 1의 (B)는 피가공물의 표면측의 일부를 확대한 평면도이다.
도 2의 (A)는 피가공물에 다이싱 테이프 등이 부착된 상태를 모식적으로 도시한 사시도이고, 도 2의 (B)는 제1 유지 단계를 설명하기 위한 일부 단면 측면도이다.
도 3의 (A)는 절삭 단계를 설명하기 위한 일부 단면 측면도이고, 도 3의 (B)는 마스크재 형성 단계를 설명하기 위한 일부 단면 측면도이다.
도 4의 (A)는 드라이 에칭 장치를 모식적으로 도시한 도면이고, 도 4의 (B)는 드라이 에칭 단계에 있어서 피가공물이 절단된 상태를 모식적으로 도시한 일부 단면 측면도이다.
도 5는 절삭액을 공급하기 위한 다른 양태의 노즐을 도시한 측면도이다.
첨부 도면을 참조하여, 본 발명의 일 양태에 따른 실시형태에 대해 설명한다. 본 실시형태에 따른 가공 방법은, 금속을 포함하는 적층체가 절단 예정 라인에 겹쳐 형성된 판형의 피가공물을 가공하기 위한 가공 방법으로서, 제1 유지 단계[도 2의 (B) 참조], 절삭 단계[도 3의 (A) 참조], 마스크재 형성 단계[도 3의 (B) 참조], 제2 유지 단계[도 4의 (A) 참조], 및 드라이 에칭 단계[도 4의 (B) 참조]를 포함한다.
제1 유지 단계에서는, 절단 예정 라인에 겹쳐 형성된 적층체가 노출되도록, 피가공물을 절삭 장치의 척 테이블(제1 유지 테이블)로 유지한다. 절삭 단계에서는, 유기산과 산화제를 포함하는 절삭액을 공급하면서 피가공물을 절단 예정 라인을 따라 절삭하여, 적층체를 분단하는 절삭홈을 형성한다.
마스크재 형성 단계에서는, 절단 예정 라인을 제외한 영역에 마스크재를 형성한다. 제2 유지 단계에서는, 마스크재가 노출되도록 피가공물을 드라이 에칭 장치의 정전 척(제2 유지 테이블)으로 유지한다. 드라이 에칭 단계에서는, 마스크재를 통해 피가공물에 드라이 에칭을 실시하여, 피가공물을 절단 예정 라인을 따라 절단한다. 이하, 본 실시형태에 따른 가공 방법에 대해 상세히 서술한다.
도 1의 (A)는 본 실시형태에 따른 가공 방법으로 가공되는 피가공물(11)의 구성예를 모식적으로 도시한 사시도이고, 도 1의 (B)는 피가공물(11)의 표면(11a)측의 일부를 확대한 평면도이다. 도 1의 (A)에 도시된 바와 같이, 본 실시형태의 피가공물(11)은, 실리콘(Si) 등의 반도체 재료를 이용하여 원반형으로 형성된 웨이퍼이고, 그 표면(11a)측은, 중앙의 디바이스 영역과, 디바이스 영역을 둘러싸는 외주 잉여 영역으로 나누어진다.
디바이스 영역은, 격자형으로 배열된 절단 예정 라인(스트리트)(13)에 의해 또한 복수의 영역으로 구획되어 있고, 각 영역에는, IC(Integrated Circuit) 등의 디바이스(15)가 형성되어 있다. 또한, 도 1의 (B)에 도시된 바와 같이, 절단 예정 라인(13) 상에는, 금속을 포함하는 적층체(17)가 형성되어 있다. 이 적층체(17)에 의해, 예컨대 TEG(Test Elements Group) 등으로 불리는 평가용의 소자가 형성된다.
한편, 본 실시형태에서는, 실리콘 등의 반도체 재료로 이루어지는 원반형의 웨이퍼를 피가공물(11)로 하고 있으나, 피가공물(11)의 재질, 형상, 구조, 크기 등에 제한은 없다. 마찬가지로, 디바이스(15)나 적층체(17)의 종류, 수량, 형상, 구조, 크기, 배치 등에도 제한은 없다. 예컨대, 전극으로서 기능하는 적층체(17)가 절단 예정 라인(13)을 따라 형성된 패키지 기판 등을 피가공물(11)로서 이용할 수도 있다.
도 2의 (A)는 피가공물(11)에 다이싱 테이프(21) 등이 부착된 상태를 모식적으로 도시한 사시도이다. 도 2의 (A)에 도시된 바와 같이, 본 실시형태의 가공 방법을 실시하기 전에는, 피가공물(11)보다 직경이 큰 다이싱 테이프(21)를 피가공물(11)의 이면(11b)에 부착한다. 또한, 다이싱 테이프(21)의 외주 부분에는, 환형의 프레임(23)을 고정한다.
이에 의해, 피가공물(11)은, 다이싱 테이프(21)를 통해 환형의 프레임(23)에 지지된다. 한편, 본 실시형태에서는, 다이싱 테이프(21)를 통해 환형의 프레임(23)에 지지된 상태의 피가공물(11)을 가공하는 예에 대해 설명하지만, 다이싱 테이프(21)나 프레임(23)을 이용하지 않고 피가공물(11)을 가공할 수도 있다.
본 실시형태에 따른 가공 방법에서는, 먼저 전술한 피가공물(11)을 절삭 장치의 척 테이블(제1 유지 테이블)로 유지하는 제1 유지 단계를 행한다. 도 2의 (B)는 제1 유지 단계를 설명하기 위한 일부 단면 측면도이다. 제1 유지 단계는, 예컨대 도 2의 (B)에 도시된 절삭 장치(2)를 이용하여 행해진다. 절삭 장치(2)는, 피가공물(11)을 흡인, 유지하기 위한 척 테이블(제1 유지 테이블)(4)을 구비하고 있다.
척 테이블(4)은, 모터 등의 회전 구동원(도시하지 않음)에 연결되어 있고, 연직 방향에 대략 평행한 회전축 주위로 회전한다. 또한, 척 테이블(4)의 하방에는, 가공 이송 기구(도시하지 않음)가 설치되어 있고, 척 테이블(4)은, 이 가공 이송 기구에 의해 가공 이송 방향으로 이동한다.
척 테이블(4)의 상면의 일부는, 피가공물(11)[다이싱 테이프(21)]을 흡인, 유지하기 위한 유지면(4a)으로 되어 있다. 유지면(4a)은, 척 테이블(4)의 내부에 형성된 흡인로(도시하지 않음) 등을 통해 흡인원(도시하지 않음)에 접속되어 있다. 흡인원의 부압을 유지면(4a)에 작용시킴으로써, 피가공물(11)은, 척 테이블(4)에 흡인, 유지된다. 이 척 테이블(4) 주위에는, 환형의 프레임(23)을 고정하기 위한 복수의 클램프(6)가 설치되어 있다.
제1 유지 단계에서는, 먼저 피가공물(11)의 이면(11b)측에 부착되어 있는 다이싱 테이프(21)를 척 테이블(4)의 유지면(4a)에 접촉시키고, 흡인원의 부압을 작용시킨다. 아울러, 클램프(6)로 프레임(23)을 고정한다. 이에 의해, 피가공물(11)은, 표면(11a)측의 적층체(17)가 상방으로 노출된 상태로, 척 테이블(4) 및 클램프(6)에 유지된다.
제1 유지 단계 후에는, 적층체(17)를 분단하는 절삭홈을 형성하는 절삭 단계를 행한다. 도 3의 (A)는 절삭 단계를 설명하기 위한 일부 단면 측면도이다. 절삭 단계는, 계속해서 절삭 장치(2)를 이용하여 행해진다. 도 3의 (A)에 도시된 바와 같이, 절삭 장치(2)는, 척 테이블(4)의 상방에 배치된 절삭 유닛(8)을 더 구비하고 있다.
절삭 유닛(8)은, 가공 이송 방향에 대해 대략 수직인 회전축이 되는 스핀들(도시하지 않음)을 구비하고 있다. 스핀들의 일단측에는, 결합재에 지립이 분산되어 이루어지는 환형의 절삭 블레이드(10)가 장착되어 있다. 스핀들의 타단측에는, 모터 등의 회전 구동원(도시하지 않음)이 연결되어 있고, 스핀들의 일단측에 장착된 절삭 블레이드(10)는, 이 회전 구동원으로부터 전해지는 힘에 의해 회전한다.
또한, 스핀들은, 이동 기구(도시하지 않음)에 지지되어 있다. 절삭 블레이드(10)는, 이 이동 기구에 의해, 가공 이송 방향에 수직인 인덱싱 이송 방향, 및 연직 방향(가공 이송 방향 및 인덱싱 이송 방향에 수직인 방향)으로 이동한다. 절삭 블레이드(10)의 측방에는, 한 쌍의 노즐(12)이 절삭 블레이드(10)를 사이에 두도록 배치되어 있다. 노즐(12)은, 절삭 블레이드(10)나 피가공물(11)에 대해 절삭액(14)을 공급할 수 있도록 구성된다.
절삭 단계에서는, 먼저 척 테이블(4)을 회전시켜, 대상이 되는 절단 예정 라인(13)이 신장하는 방향을 절삭 장치(2)의 가공 이송 방향에 맞춘다. 또한, 척 테이블(4) 및 절삭 유닛(8)을 상대적으로 이동시켜, 대상이 되는 절단 예정 라인(13)의 연장선 상에 절삭 블레이드(10)의 위치를 맞춘다. 그리고, 절삭 블레이드(10)의 하단을 적층체(17)의 하면보다 낮은 위치까지 이동시킨다.
그 후, 절삭 블레이드(10)를 회전시키면서 가공 이송 방향으로 척 테이블(4)을 이동시킨다. 아울러, 노즐(12)로부터, 절삭 블레이드(10) 및 피가공물(11)에 대해, 유기산과 산화제를 포함하는 절삭액(14)을 공급한다. 이에 의해, 대상인 절단 예정 라인(13)을 따라 절삭 블레이드(10)를 절입시키고, 적층체(17)를 완전히 분단하는 절삭홈(19a)을 피가공물(11)의 표면(11a)측에 형성할 수 있다.
본 실시형태와 같이, 절삭액(14)에 유기산을 포함시킴으로써, 적층체(17) 중의 금속을 개질하여, 그 연성을 억제할 수 있다. 또한, 절삭액(14)에 산화제를 포함시킴으로써, 적층체(17) 중의 금속의 표면이 산화되기 쉬워진다. 그 결과, 적층체(17) 중의 금속의 연성을 충분히 낮춰 가공성을 높일 수 있다.
절삭액(14)에 포함되는 유기산으로서는, 예컨대 분자 내에 적어도 하나의 카르복실기와 적어도 하나의 아미노기를 갖는 화합물을 이용할 수 있다. 이 경우, 아미노기 중 적어도 하나는, 2급 또는 3급의 아미노기이면 바람직하다. 또한, 유기산으로서 이용하는 화합물은, 치환기를 갖고 있어도 좋다.
유기산으로서 이용할 수 있는 아미노산으로서는, 글리신, 디히드록시에틸글리신, 글리실글리신, 히드록시에틸글리신, N-메틸글리신, β-알라닌, L-알라닌, L-2-아미노부티르산, L-노르발린, L-발린, L-류신, L-노르류신, L-알로이소류신, L-이소류신, L-페닐알라닌, L-프롤린, 사르코신, L-오르니틴, L-리신, 타우린, L-세린, L-트레오닌, L-알로트레오닌, L-호모세린, L-티록신, L-티로신, 3,5-디요오도-L-티로신, β-(3,4-디히드록시페닐)-L-알라닌, 4-히드록시-L-프롤린, L-시스테인, L-메티오닌, L-에티오닌, L-란티오닌, L-시스타티오닌, L-시스틴, L-시스테산, L-글루타민산, L-아스파라긴산, S-(카르복시메틸)-L-시스테인, 4-아미노부티르산, L-아스파라긴, L-글루타민, 아자세린, L-카나바닌, L-시트룰린, L-아르기닌, δ-히드록시-L-리신, 크레아틴, L-키누레닌, L-히스티딘, 1-메틸-L-히스티딘, 3-메틸-L-히스티딘, L-트립토판, 악티노마이신 C1, 에르고티오네인, 아파민, 안지오텐신 I, 안지오텐신 II 및 안티파인 등을 들 수 있다. 그 중에서도, 글리신, L-알라닌, L-프롤린, L-히스티딘, L-리신, 디히드록시에틸글리신이 바람직하다.
또한, 유기산으로서 이용할 수 있는 아미노폴리산으로서는, 이미노디아세트산, 니트릴로트리아세트산, 디에틸렌트리아민펜타아세트산, 에틸렌디아민테트라아세트산, 히드록시에틸이미노디아세트산, 니트릴로트리스메틸렌포스폰산, 에틸렌디아민-N,N,N',N'-테트라메틸렌술폰산, 1,2-디아미노프로판테트라아세트산, 글리콜에테르디아민테트라아세트산, 트랜스시클로헥산디아민테트라아세트산, 에틸렌디아민오르토히드록시페닐아세트산, 에틸렌디아민디숙신산(SS체), β-알라닌디아세트산, N-(2-카르복실레이트에틸)-L-아스파라긴산, N,N'-비스(2-히드록시벤질)에틸렌디아민-N,N'-디아세트산 등을 들 수 있다.
또한, 유기산으로서 이용할 수 있는 카르복실산으로서는, 포름산, 글리콜산, 프로피온산, 아세트산, 부티르산, 발레르산, 헥산산, 옥살산, 말론산, 글루타르산, 아디프산, 말산, 숙신산, 피멜산, 메르캅토아세트산, 글리옥실산, 클로로아세트산, 피루브산, 아세토아세트산, 글루타르산 등의 포화 카르복실산이나, 아크릴산, 메타크릴산, 크로톤산, 푸마르산, 말레산, 메사콘산, 시트라콘산, 아코니트산 등의 불포화 카르복실산, 벤조산류, 톨루엔산, 프탈산류, 나프토산류, 피로멜리트산, 나프탈산 등의 환형 불포화 카르복실산 등을 들 수 있다.
절삭액(14)에 포함되는 산화제로서는, 예컨대 과산화수소, 과산화물, 질산염, 요오드산염, 과요오드산염, 차아염소산염, 아염소산염, 염소산염, 과염소산염, 과황산염, 중크롬산염, 과망간산염, 세륨산염, 바나딘산염, 오존수 및 은(II)염, 철(III)염이나, 그 유기 착염 등을 이용할 수 있다.
또한, 절삭액(14)에는, 방식제가 혼합되어도 좋다. 방식제를 혼합함으로써, 피가공물(11)에 포함되는 금속의 부식(용출)을 방지할 수 있다. 방식제로서는, 예컨대 분자 내에 3개 이상의 질소 원자를 갖고, 또한 축환 구조를 갖는 복소 방향환 화합물, 또는 분자 내에 4개 이상의 질소 원자를 갖는 복소 방향환 화합물을 이용하는 것이 바람직하다. 또한, 방향환 화합물은, 카르복실기, 설포기, 히드록시기, 알콕시기를 포함하는 것이 바람직하다. 구체적으로는, 테트라졸 유도체, 1,2,3-트리아졸 유도체, 및 1,2,4-트리아졸 유도체인 것이 바람직하다.
방식제로서 이용할 수 있는 테트라졸 유도체로서는, 테트라졸환을 형성하는 질소 원자 상에 치환기를 갖지 않고, 또한 테트라졸의 5위치에, 설포기, 아미노기, 카르바모일기, 카본아미드기, 설파모일기, 및 설폰아미드기로 이루어지는 군에서 선택된 치환기, 또는 히드록시기, 카르복시기, 설포기, 아미노기, 카르바모일기, 카본아미드기, 설파모일기, 및 설폰아미드기로 이루어지는 군에서 선택된 적어도 하나의 치환기로 치환된 알킬기가 도입된 것을 들 수 있다.
또한, 방식제로서 이용할 수 있는 1,2,3-트리아졸 유도체로서는, 1,2,3-트리아졸환을 형성하는 질소 원자 상에 치환기를 갖지 않고, 또한 1,2,3-트리아졸의 4위치 및/또는 5위치에, 히드록시기, 카르복시기, 설포기, 아미노기, 카르바모일기, 카본아미드기, 설파모일기, 및 설폰아미드기로 이루어지는 군에서 선택된 치환기, 혹은, 히드록시기, 카르복시기, 설포기, 아미노기, 카르바모일기, 카본아미드기, 설파모일기, 및 설폰아미드기로 이루어지는 군에서 선택된 적어도 하나의 치환기로 치환된 알킬기 또는 아릴기가 도입된 것을 들 수 있다.
또한, 방식제로서 이용할 수 있는 1,2,4-트리아졸 유도체로서는, 1,2,4-트리아졸환을 형성하는 질소 원자 상에 치환기를 갖지 않고, 또한 1,2,4-트리아졸의 2위치 및/또는 5위치에, 설포기, 카르바모일기, 카본아미드기, 설파모일기, 및 설폰아미드기로 이루어지는 군에서 선택된 치환기, 혹은, 히드록시기, 카르복시기, 설포기, 아미노기, 카르바모일기, 카본아미드기, 설파모일기, 및 설폰아미드기로 이루어지는 군에서 선택된 적어도 하나의 치환기로 치환된 알킬기 또는 아릴기가 도입된 것을 들 수 있다.
전술한 절차를 반복하여, 모든 절단 예정 라인(13)을 따라 절삭홈(19a)이 형성되면, 절삭 단계는 종료된다. 본 실시형태에서는, 유기산과 산화제를 포함하는 절삭액(14)을 피가공물(11)에 공급하면서 절삭을 수행하기 때문에, 적층체(17)에 포함되는 금속을 개질하여 그 연성을 저하시키면서 절삭을 수행할 수 있다. 이에 의해, 가공의 속도를 높여도 버어의 발생을 억제할 수 있다.
절삭 단계 후에는, 피가공물(11)의 표면(11a)측을 덮는 드라이 에칭용의 마스크재를 형성하는 마스크재 형성 단계를 행한다. 도 3의 (B)는 마스크재 형성 단계를 설명하기 위한 일부 단면 측면도이고, 피가공물(11)의 표면(11a)측에 마스크재(25)가 형성된 상태를 모식적으로 도시하고 있다.
이 마스크재(25)는, 예컨대 포토리소그래피 등의 방법으로 형성되고, 적어도 이후의 드라이 에칭에 대해 어느 정도의 내성을 갖고 있다. 또한, 도 3의 (B)에 도시된 바와 같이, 마스크재(25)는, 절단 예정 라인(13)[절삭홈(19a)]이 노출되도록 형성된다. 즉, 마스크재(25)는, 절단 예정 라인(13)[절삭홈(19a)]을 제외한 영역에 설치된다.
마스크재 형성 단계 후에는, 피가공물(11)을 드라이 에칭 장치(플라즈마 에칭 장치)의 정전 척(제2 유지 테이블)으로 유지하는 제2 유지 단계를 행한다. 도 4의 (A)는 드라이 에칭 장치(플라즈마 에칭 장치)(22)를 모식적으로 도시한 도면이다. 드라이 에칭 장치(22)는, 내부에 처리용의 공간이 형성된 진공 챔버(24)를 구비하고 있다. 진공 챔버(24)의 측벽에는, 피가공물(11)을 반입, 반출하기 위한 개구(24a)가 형성되어 있다.
개구(24a)의 외부에는, 개구(24a)를 개폐하기 위한 게이트(26)가 설치되어 있다. 게이트(26)에는, 개폐 기구(도시하지 않음)가 연결되어 있고, 이 개폐 기구에 의해 게이트(26)는 개폐된다. 게이트(26)를 개방하여 개구(24a)를 노출시킴으로써, 개구(24a)를 통해 피가공물(11)을 진공 챔버(24)의 내부의 공간에 반입하고, 또는 피가공물(11)을 진공 챔버(24)의 내부의 공간으로부터 반출할 수 있다.
진공 챔버(24)의 바닥벽에는, 배기구(24b)가 형성되어 있다. 이 배기구(24b)는, 진공 펌프 등의 배기 유닛(28)에 접속되어 있다. 진공 챔버(24)의 공간 내에는, 하부 전극(30)이 배치되어 있다. 하부 전극(30)은, 도전성의 재료를 이용하여 원반형으로 형성되어 있고, 진공 챔버(24)의 외부에 있어서 고주파 전원(32)에 접속되어 있다.
하부 전극(30)의 상면에는, 정전 척(34)이 배치되어 있다. 정전 척(34)은, 예컨대 서로 절연된 복수의 전극(36a, 36b)을 구비하고, 각 전극(36a, 36b)과 피가공물(11) 사이에 발생하는 전기적인 힘에 의해 피가공물(11)을 흡착, 유지한다. 한편, 본 실시형태의 정전 척(34)은, 전극(36a)에 직류 전원(38a)의 정극을 접속할 수 있고, 전극(36b)에 직류 전원(38b)의 부극을 접속할 수 있도록 구성되어 있다.
진공 챔버(24)의 천장벽에는, 도전성의 재료를 이용하여 원반형으로 형성된 상부 전극(40)이 절연재를 통해 부착되어 있다. 상부 전극(40)의 하면측에는, 복수의 가스 분출 구멍(40a)이 형성되어 있고, 이 가스 분출 구멍(40a)은, 상부 전극(40)의 상면측에 형성된 가스 공급 구멍(40b) 등을 통해 가스 공급원(42)에 접속되어 있다. 이에 의해, 드라이 에칭용의 원료 가스를 진공 챔버(24)의 공간 내에 공급할 수 있다. 이 상부 전극(40)도, 진공 챔버(24)의 외부에 있어서 고주파 전원(44)에 접속되어 있다.
제2 유지 단계에서는, 먼저 개폐 기구에 의해 게이트(26)를 하강시킨다. 다음으로, 개구(24a)를 통해 피가공물(11)을 진공 챔버(24)의 공간 내에 반입하여, 정전 척(34)에 싣는다. 구체적으로는, 피가공물(11)의 이면(11b)측에 부착된 다이싱 테이프(21)를 정전 척(34)의 상면에 접촉시킨다. 그 후, 정전 척(34)을 작동시키면, 피가공물(11)은, 표면(11a)측의 마스크재(25)가 상방으로 노출된 상태로 정전 척(34)에 흡착, 유지된다.
제2 유지 단계 후에는, 마스크재(25)를 통해 피가공물(11)에 드라이 에칭(플라즈마 에칭)을 실시함으로써, 절단 예정 라인(13)을 따라 피가공물(11)을 절단하는 드라이 에칭 단계를 행한다. 드라이 에칭 단계는, 계속해서 드라이 에칭 장치(22)를 이용하여 행해진다.
구체적으로는, 먼저 개폐 기구에 의해 게이트(26)를 상승시켜, 진공 챔버(24)의 공간을 밀폐한다. 또한, 배기 유닛(28)을 작동시켜, 공간 내를 감압한다. 이 상태에서, 가스 공급원(42)으로부터 드라이 에칭용의 원료 가스를 소정의 유량으로 공급하면서, 고주파 전원(32, 44)으로 하부 전극(30) 및 상부 전극(40)에 적절한 고주파 전력을 공급하면, 하부 전극(30)과 상부 전극(40) 사이에 라디칼이나 이온 등을 포함하는 플라즈마가 발생한다.
이에 의해, 마스크재(25)로 덮여져 있지 않은 피가공물(11)의 표면(11a)측(즉, 절단 예정 라인(13)[절삭홈(19a)])을 플라즈마에 노출시켜, 피가공물(11)을 가공할 수 있다. 한편, 가스 공급원(42)으로부터 공급되는 드라이 에칭용의 원료 가스는, 피가공물(11)의 재질 등에 따라 적절히 선택된다. 드라이 에칭은, 절단 예정 라인(13)을 따라 피가공물(11)이 완전히 절단될 때까지 계속된다.
도 4의 (B)는 드라이 에칭 단계에 있어서 피가공물(11)이 절단된 상태를 모식적으로 도시한 일부 단면 측면도이다. 본 실시형태에서는, 절단 예정 라인(13)에 겹쳐지는 표면(11a)측의 적층체(17)를 미리 절삭, 제거하고 있기 때문에, 도 4의 (B)에 도시된 바와 같이, 드라이 에칭에 의해 피가공물(11)을 완전히 절단하여 복수의 칩을 형성할 수 있다.
또한, 이 드라이 에칭 단계에서는, 모든 절단 예정 라인(13)을 따라 피가공물(11)을 한번에 절단할 수 있기 때문에, 절단 예정 라인(13)의 수가 많은 피가공물(11)을 가공하는 경우 등에는, 가공의 품질을 유지하면서 1개의 절단 예정 라인(13)당의 가공에 요하는 시간을 단축할 수 있다. 한편, 이 드라이 에칭에 의해 형성되는 면이, 각 칩의 측면(19b)이 된다. 또한, 드라이 에칭 단계 후에는, 애싱 등의 방법으로 마스크재(25)를 제거한다.
이상과 같이, 본 실시형태에 따른 가공 방법에서는, 금속을 포함하는 적층체(17)를 분단하는 절삭홈(19a)을 형성할 때에, 유기산과 산화제를 포함하는 절삭액(14)을 공급하기 때문에, 유기산과 산화제로 금속을 개질하여 그 연성을 저하시키면서 절삭을 수행할 수 있다. 이에 의해, 가공의 속도를 높여도 버어의 발생을 억제할 수 있다. 즉, 가공의 품질을 유지하면서 가공의 속도를 높일 수 있다.
또한, 본 실시형태에 따른 가공 방법에서는, 적층체(17)를 분단하는 절삭홈(19a)을 형성한 후, 드라이 에칭을 실시함으로써, 모든 절단 예정 라인(13)을 따라 피가공물(11)을 한번에 절단할 수 있기 때문에, 절단 예정 라인(13)의 수가 많은 피가공물(11)을 가공하는 경우 등에는, 가공의 품질을 유지하면서 1개의 절단 예정 라인(13)당의 가공에 요하는 시간을 단축할 수 있다. 즉, 가공의 품질을 유지하면서 가공의 속도를 높일 수 있다.
한편, 본 발명은 상기 실시형태의 기재에 제한되지 않고 여러 가지로 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는, 금속을 포함하는 적층체(17)가 표면(11a)측에 형성된 피가공물(11)을 가공하고 있으나, 금속을 포함하는 적층체가 이면측에 형성된 피가공물을 가공할 수도 있다.
이 경우에는, 피가공물을 이면측으로부터 절삭하게 된다. 한편, 이러한 피가공물로서는, 예컨대 전극으로서 기능하는 두께가 수 ㎛ 정도의 적층체[티탄(Ti), 니켈(Ni), 금(Au) 등으로 이루어지는 다층 금속막]를 이면측에 구비한 웨이퍼 등을 들 수 있다.
또한, 상기 실시형태에서는, 피가공물(11)의 표면(11a)측으로부터 드라이 에칭을 실시하고 있으나, 피가공물(11)의 이면(11b)측으로부터 드라이 에칭을 실시할 수도 있다. 이 경우에는, 피가공물(11)의 이면(11b)측의 절단 예정 라인(13)을 제외한 영역에 마스크재를 설치하면 된다.
또한, 상기 실시형태에서는, 절삭 단계 후에 마스크재 형성 단계를 행하고 있으나, 마스크재 형성 단계 후에 절삭 단계를 행해도 좋다. 이 경우에는, 절삭 블레이드를 이용하여 적층체와 함께 마스크재를 가공할 수 있기 때문에, 마스크재의 패턴을 형성하기 위해서 포토리소그래피 등의 방법을 이용할 필요가 없어진다.
또한, 전술한 절삭 단계에서는, 절삭 블레이드(10)를 사이에 두는 한 쌍의 노즐(12)로부터 절삭액(14)을 공급하고 있으나, 절삭액(14)을 공급하기 위한 노즐의 양태에 특별한 제한은 없다. 도 5는 절삭액(14)을 공급하기 위한 다른 양태의 노즐을 도시한 측면도이다. 도 5에 도시된 바와 같이, 변형예에 따른 절삭 유닛(8)은, 절삭 블레이드(10) 및 한 쌍의 노즐(12)에 더하여, 절삭 블레이드(10)의 전방(또는 후방)에 배치되는 노즐(샤워 노즐)(16)을 갖고 있다.
이 노즐(16)로부터 절삭액(14)을 공급함으로써, 절삭홈(19a)에 절삭액(14)이 공급되기 쉬워져, 적층체(17) 중의 금속을 보다 효과적으로 개질할 수 있게 된다. 특히, 도 5에 도시된 바와 같이, 노즐(16)의 분사구를 비스듬히 하방[예컨대, 절삭 블레이드(10)의 가공점 부근]으로 향하게 하면, 절삭홈(19a)에 많은 절삭액(14)을 공급, 충전하여, 적층체(17) 중의 금속을 더욱 효과적으로 개질할 수 있기 때문에 바람직하다. 한편, 도 5에서는, 한 쌍의 노즐(12)과 함께 노즐(16)을 이용하고 있으나, 노즐(16)만을 단독으로 이용해도 좋다.
그 외, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
11: 피가공물 11a: 표면
11b: 이면 13: 절단 예정 라인(스트리트)
15: 디바이스 17: 적층체
19a: 절삭홈 19b: 측면
21: 다이싱 테이프 23: 프레임
25: 마스크재 2: 절삭 장치
4: 척 테이블(제1 유지 테이블) 4a: 유지면
6: 클램프 8: 절삭 유닛
10: 절삭 블레이드 12: 노즐
14: 절삭액 16: 노즐(샤워 노즐)
22: 드라이 에칭 장치(플라즈마 에칭 장치) 24: 진공 챔버
24a: 개구 24b: 배기구
26: 게이트 28: 배기 유닛
30: 하부 전극 32: 고주파 전원
34: 정전 척(제2 유지 테이블) 36a, 36b: 전극
38a, 38b: 직류 전원 40: 상부 전극
40a: 가스 분출 구멍 40b: 가스 공급 구멍
42: 가스 공급원 44: 고주파 전원

Claims (1)

  1. 금속을 포함하는 적층체가 절단 예정 라인에 겹쳐 형성된 판형의 피가공물을 가공하는 가공 방법으로서,
    상기 적층체가 노출되도록 피가공물을 제1 유지 테이블로 유지하는 제1 유지 단계와,
    상기 제1 유지 단계를 실시한 후, 피가공물을 상기 절단 예정 라인을 따라 절삭 블레이드로 절삭하여, 상기 적층체를 분단하는 절삭홈을 형성하는 절삭 단계와,
    상기 절삭 단계를 실시한 후, 상기 절단 예정 라인을 제외한 영역에 설치된 마스크재가 노출되도록 피가공물을 제2 유지 테이블로 유지하는 제2 유지 단계와,
    상기 제2 유지 단계를 실시한 후, 상기 마스크재를 통해 피가공물에 드라이 에칭을 실시함으로써 피가공물을 상기 절단 예정 라인을 따라 절단하는 드라이 에칭 단계
    를 포함하고,
    상기 절삭 단계에서는, 피가공물에 유기산과 산화제를 포함하는 절삭액을 공급하면서 절삭을 수행하는 것을 특징으로 하는 가공 방법.
KR1020180036728A 2017-04-04 2018-03-29 가공 방법 KR20180112691A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-074250 2017-04-04
JP2017074250A JP2018181903A (ja) 2017-04-04 2017-04-04 加工方法

Publications (1)

Publication Number Publication Date
KR20180112691A true KR20180112691A (ko) 2018-10-12

Family

ID=63525714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036728A KR20180112691A (ko) 2017-04-04 2018-03-29 가공 방법

Country Status (7)

Country Link
US (1) US10546782B2 (ko)
JP (1) JP2018181903A (ko)
KR (1) KR20180112691A (ko)
CN (1) CN108695153A (ko)
DE (1) DE102018205027A1 (ko)
SG (1) SG10201802543SA (ko)
TW (1) TW201838005A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6812079B2 (ja) * 2017-03-13 2021-01-13 株式会社ディスコ 被加工物の加工方法
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
JP7442927B2 (ja) * 2019-08-06 2024-03-05 株式会社ディスコ チップの製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6349926A (ja) 1986-08-20 1988-03-02 Nec Corp 複数ソ−ト処理の並行実行方式
JPH06349926A (ja) 1993-06-12 1994-12-22 Hitachi Ltd 半導体装置
US5461008A (en) * 1994-05-26 1995-10-24 Delco Electronics Corporatinon Method of preventing aluminum bond pad corrosion during dicing of integrated circuit wafers
JPH0955573A (ja) 1995-08-10 1997-02-25 Disco Abrasive Syst Ltd 樹脂基板の切削方法
US6310017B1 (en) 1999-02-01 2001-10-30 Ct Associates, Inc. Cleaner composition, method for making and using same
JP3440888B2 (ja) 1999-06-21 2003-08-25 株式会社村田製作所 ダイシングブレード及び電子部品の製造方法
US6280298B1 (en) 1999-11-24 2001-08-28 Intel Corporation Test probe cleaning
US6596562B1 (en) 2002-01-03 2003-07-22 Intel Corporation Semiconductor wafer singulation method
US6791197B1 (en) * 2002-08-26 2004-09-14 Integrated Device Technology, Inc. Reducing layer separation and cracking in semiconductor devices
US7855130B2 (en) * 2003-04-21 2010-12-21 International Business Machines Corporation Corrosion inhibitor additives to prevent semiconductor device bond-pad corrosion during wafer dicing operations
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP2006140341A (ja) 2004-11-12 2006-06-01 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4751634B2 (ja) 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080191318A1 (en) 2007-02-09 2008-08-14 Advanced Micro Devices, Inc. Semiconductor device and method of sawing semiconductor device
US8629532B2 (en) 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
JP5419596B2 (ja) 2009-09-02 2014-02-19 兼房株式会社 回転工具のための流体供給機構
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
JP2013161998A (ja) * 2012-02-07 2013-08-19 Disco Abrasive Syst Ltd 切削方法
US8952413B2 (en) 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8859397B2 (en) * 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9085049B2 (en) 2012-11-30 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for manufacturing semiconductor device
JP6274926B2 (ja) * 2014-03-17 2018-02-07 株式会社ディスコ 切削方法
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
JP6377449B2 (ja) * 2014-08-12 2018-08-22 株式会社ディスコ ウエーハの分割方法
JP6426407B2 (ja) * 2014-09-03 2018-11-21 株式会社ディスコ ウエーハの加工方法
JP6703485B2 (ja) 2014-09-29 2020-06-03 リンテック株式会社 半導体ウエハ加工用シート用基材、半導体ウエハ加工用シート、および半導体装置の製造方法
US10535554B2 (en) 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same

Also Published As

Publication number Publication date
US10546782B2 (en) 2020-01-28
US20180286758A1 (en) 2018-10-04
TW201838005A (zh) 2018-10-16
CN108695153A (zh) 2018-10-23
DE102018205027A1 (de) 2018-10-04
JP2018181903A (ja) 2018-11-15
SG10201802543SA (en) 2018-11-29

Similar Documents

Publication Publication Date Title
US9349647B2 (en) Cutting method
KR102471850B1 (ko) 가공 방법
KR20180112691A (ko) 가공 방법
KR102475490B1 (ko) 가공 방법
TW201838004A (zh) 加工方法
CN108695145B (zh) 加工方法
CN108878355B (zh) 加工方法
TWI752183B (zh) 加工方法
KR20180112684A (ko) 가공 방법
US20180286753A1 (en) Method of processing workpiece
KR20180112701A (ko) 판형 피가공물의 가공 방법
KR20180112695A (ko) 가공 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application