KR20180098603A - 미소 스위치 및 그것을 사용하는 전자 디바이스 - Google Patents

미소 스위치 및 그것을 사용하는 전자 디바이스 Download PDF

Info

Publication number
KR20180098603A
KR20180098603A KR1020187021299A KR20187021299A KR20180098603A KR 20180098603 A KR20180098603 A KR 20180098603A KR 1020187021299 A KR1020187021299 A KR 1020187021299A KR 20187021299 A KR20187021299 A KR 20187021299A KR 20180098603 A KR20180098603 A KR 20180098603A
Authority
KR
South Korea
Prior art keywords
metal
metal complex
electrode
porous polymer
auxiliary agent
Prior art date
Application number
KR1020187021299A
Other languages
English (en)
Other versions
KR102191263B1 (ko
Inventor
히로시 가지로
도오루 나가이
겐타로 기노시타
Original Assignee
신닛테츠스미킨 카부시키카이샤
코쿠리츠 다이가쿠 호우진 돗토리 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신닛테츠스미킨 카부시키카이샤, 코쿠리츠 다이가쿠 호우진 돗토리 다이가쿠 filed Critical 신닛테츠스미킨 카부시키카이샤
Publication of KR20180098603A publication Critical patent/KR20180098603A/ko
Application granted granted Critical
Publication of KR102191263B1 publication Critical patent/KR102191263B1/ko

Links

Images

Classifications

    • H01L45/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H01L45/1233—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/371—Metal complexes comprising a group IB metal element, e.g. comprising copper, gold or silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

제1 전극, 제2 전극 및 다공성 고분자 금속 착체 도전체로 구성되는 미소 스위치이며, 상기 다공성 고분자 금속 착체 도전체가, 하기 식 (1)로 표시되고, 상기 제1 전극을 구성하는 금속과 상기 제2 전극을 구성하는 금속은, 산화 환원 전위가 다른 것을 특징으로 하는 미소 스위치.
[MLx]n(D)y (1)
여기서, M은 원소 주기율표의 2 내지 13족에서 선택되는 금속 이온을 나타내고, L은 상기 M에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 상기 M과 가교할 수 있는 배위자를 나타내고, D는 금속 원소를 포함하지 않는 도전성 보조제를 나타낸다. x는 0.5 내지 4이고, y는 x 하나에 대하여 0.0001 내지 20이다. n은 [MLx]로 이루어지는 구성 단위의 반복수를 나타내고, n은 5 이상이다.

Description

미소 스위치 및 그것을 사용하는 전자 디바이스
본 발명은, 도전성 보조제를 함유한, 다공성 고분자 금속 착체(PCP: Porous Coordination Polymer)로 이루어지는 다공성 고분자 금속 착체 도전체 및 그것을 이용한 미소 스위치 그리고 그것을 이용한 전자 디바이스에 관한 것이다.
본원은, 2016년 1월 22일에, 일본에 출원된 일본 특허 출원 제2016-010864호 및 일본 특허 출원 제2016-010865호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
본원 명세서에서 사용하는 「스위치」란, 어떠한 방법으로 변해가는 것이 가능한 복수의 안정 상태를 갖고, 각각의 안정 상태를, 예를 들어 "0", "1"에 대응시킴으로써 데이터를 유지하는 기구를 의미한다. 미소한 스위치의 일종으로서 메모리가 있지만, 메모리의 일종인 DRAM(Dynamic Random Access Memory)이라면, 콘덴서가 충전된 상태와 빈 상태를, 플래시(Flash) 메모리라면 플로팅 게이트에 전하가 주입된 상태로 되어 있지 않은 상태를, 각각 "1", "0"에 대응시킴으로써 데이터 기억을 실현한다. 이들 미소 스위치류는 퍼스널 컴퓨터나 모바일기기 등의 기록 재료로서 널리 이용되고 있고, 미소 스위치류의 특성은, 그것들을 이용하는 기기의 성능을 결정할 만큼 중요한 작용을 담당하고 있다.
미소 스위치의 최대의 문제점은, 기존 재료에서는 특성 개선이 한계에 근접해 있다는 것이다. 미소 스위치의 특성 개선에는, 미세화의 방법이 널리 채용되고 있다. 이것은 미세화할수록, 소비 전력의 저감, 응답 속도의 향상, 고도의 집적화에 의한 고기능화, 소형 경량화가 가능해지기 때문이다. 미세화 방법으로서는 일반적으로는 포토리소그래피 기술이 이용되고 있지만, 본 기술도, 광의 파장이라고 하는 고유의 한계치가 있어, 현재 사용되고 있는 미소 스위치의 가일층의 소형화는 곤란하다고 알려져 있다. 또한, 전하가 플로팅 게이트에 들어 있는지 여부로 판단하는 방식을 채용하는 이상, 전자 수개로 판단하는 종래 방식에서는, 누설 패스의 존재에 따라 데이터가 상실되는 등의 문제가 불가피하며, 이 의미에서도 고성능화에 한계로 되어 있다. 고성능화의 방법으로서, 소자를 적층하는 방법이 검토되고 있지만, 당연히 적층화에는 고도의 기술이 필요하고, 수율의 저하, 제조 비용의 문제 등이 발생하고 있다.
형상을 미세화해도 전류가 달아나지 않도록 하기 위해서, 질화막을 이용해서 차지의 누설을 방지하는 방법도 있지만, 전술한 광파장의 한계에 기인하는 포토리소그래피의 기술을 사용하는 이상, 미세화에는 한계가 있다.
기존 재료의 미세화가 아니라, 신규 메커니즘을 사용하여, 보다 고성능인 스위치를 개발하는 움직임도 있다. 예를 들어 차세대의 플래시 메모리로서는, MRAM(Magnetoresistive Random Access Memory), PRAM(Phase Change Random Access Memory), ReRAM(Resistance Random Access Memory)을 들 수 있다. MRAM은 구조가 복잡하고, 수율이 낮고, 제조 비용이 높다는 등의 문제가 있다. PRAM은 서냉, 급냉을 이용해서 스위칭을 행하고 있고, 원리적으로 속도 한계가 높다고는 할 수 없다. ReRAM은 현시점에서는 실용화되어 있지 않지만, 메탈 나노 와이어를 형성하는 메커니즘에 기초한 것으로, 대전류를 흘릴 수 있는, 즉 스위치로서 사용하면 안정적인 동작을 기대할 수 있고, 구조적으로 간이하기 때문에, 제조 비용의 저감, 용이한 적층화 등도 기대되고 있다.
다공성 고분자 금속 착체(PCP: Porous Coordination Polymer)는, 금속 이온과 유기 배위자로부터 얻어지는, 나노 레벨의 세공을 갖고 있는 결정성 고체이며, 다양한 금속 이온, 유기 배위자의 조합 및 골격 구조의 다양성으로부터, 가스 흡착, 분리 재료, 촉매, 센서, 의약품 등, 다양한 응용이 생각되고 있다.
다공성 고분자 금속 착체의 특징 중 하나가, 그 네트워크 구조이다. 일차원의 쇄상물 집합체, 이차원의 사각 격자의 적층체, 정글짐 모양의 삼차원 구조 등 다양한 구조의 다공성 고분자 금속 착체가 알려져 있다(비특허문헌 1). 이들 다공성 고분자 금속 착체는, 네트워크 구조의 다양성에 더하여, 이것을 구성하고 있는 금속 이온, 배위자에 매우 많은 베리에이션이 있고, 그 때문에, 다양한 화학적 성질을 발현할 수 있어서, 네트워크 구조, 구성하고 있는 금속 이온, 배위자만으로부터, 발현될 물성을 추정하는 것은 기본적으로 매우 곤란하며, 다양한 응용이 생각되는 다공성 고분자 금속 착체의 재료화의 탐색은, 손 탐색에 가까운 상태에서 행해지고 있다.(비특허문헌 2, 비특허문헌 3).
다공성 고분자 금속 착체의 다른 특징으로서, 세공 구조의 균일성을 들 수 있다. 다공성 고분자 금속 착체는, 금속 이온과 배위자에 의해 형성되는 규칙적인 반복 구조를 갖는 결정이다. 활성탄도 다공성 재료이지만, 하나의 단위 입자 중, 대소 다양한 크기의 세공이 존재하고(세공 직경 분포), 또한 세공의 형상도 다양한 것이 혼재하고 있다. 그 반면에, 다공성 고분자 금속 착체의 세공은, 전술한 바와 같이, 금속 이온과 배위자로 구성되기 때문에, 그들의 네트워크 구조와 배위자, 금속 이온의 크기로 세공 직경이 규정되기 때문에, 기본적으로는 완전히 동일한 크기의 세공으로 형성되어 있다. 이 때문에 세공 직경 분포는 극히 작다고 하는 특징을 갖고 있다.
또한, 다공성을 갖고 있는 기존 재료로서는 제올라이트를 들 수 있다. 제올라이트도 다공성 고분자 금속 착체와 마찬가지로, 결정성 재료이고, 세공 직경 분포는 매우 작지만, 그 세공 직경은 다공성 고분자 금속 착체와 비교해서 일반적으로 크다. 또한, 다공성 고분자 금속 착체의 세공을 형성하고 있는 벽은, 분자이고, 극단적으로 두께가 얇은 데 반해, 활성탄이나 제올라이트의 벽의 두께는 다공성 고분자 금속 착체보다 훨씬 두껍기 때문에, 다공성 고분자 금속 착체는 활성탄이나 제올라이트에 비해, 매우 다공성이 높다(공극률이 높다)고 하는 특징을 갖고 있다. 이들 세공 직경 분포의 작음, 세공 직경의 작음, 공극률의 높음에 의해 발현되는 고도의 가스 분리능을 이용한, 가스 저장 분리 재료 개발의 연구가 진행되고 있다.
또한 PCP는, 합성이 매우 용이한 재료이기도 한다. 제올라이트나 활성탄 등의 다공성 재료가, 재료 소성 프로세스가 필요하여, 시간이나 에너지가 필요한 데 반해, 다공성 고분자 금속 착체는, 실온에 가까운 온도에서, 원료가 되는 금속 이온과 배위자를 혼합하기만 하면, 용이하게 분말 혹은 박막이 얻어짐이 알려져 있고, 이 의미에서도 공업 재료로서 우수한 포텐셜을 갖고 있다.
다공성 고분자 금속 착체는, 금속 이온과 배위자로부터 합성되고, 네트워크 구조는 유기 분자로 형성되어 있기 때문에, 재료 그 자체의 도전성은 매우 낮다. 다공성 고분자 금속 착체는 반도체로 분류되지만, 그 도전성은 매우 낮다(비특허문헌 4).
다공성 고분자 금속 착체에 대한 도전성을 부여하는 것으로, 센서 등에 대한 응용이 가능하게 되기 때문에, 도전성 부여의 방법은 다양하게 보고되고 있다(비특허문헌 5, 비특허문헌 6, 비특허문헌 7).
도전성 부여의 방법은 다수 존재하지만, 그 중 하나로, 다공성 고분자 금속 착체의 세공 내에, 도전성을 향상시키는 재료(이하, 「도전성 보조제」라고 한다)를 도입시킴으로써, 도전성을 부여하는 검토가 행해져 있다. 예를 들어 비특허문헌 8에서는, 구리 이온을 함유하는 다공성 고분자 금속 착체막에, 유기 도전체로서 알려지는 TCNQ(테트라시아노퀴노디메탄)를 도입함으로써 도전성을 향상시키는 기술이 개시되어 있다. 이 기술에 따르면, 다공성 고분자 금속 착체에 도전성을 부여하는 것이 가능하게 된다. 이 문헌에서 사용되고 있는, Cu3(BTC)2(BTC는 1,3,5-벤젠트리카르복실산염), 약칭 HKUST-1이라 불리는 다공성 고분자 금속 착체는, 구리 이온이 4배위 상태이고, 빈 배위좌를 갖고 있기 때문에, 이 구리 이온의 빈 배위좌와 TCNQ가 착형성을 함으로써 도전성 패스가 형성되고, 이에 의해 도전성이 향상된다고 하면, 이 문헌에서는 기재되어 있다. 즉, 빈 배위좌를 갖는 구리 이온과 정전적으로 상호 작용할 수 있고, 또한 사이즈적으로 세공 내에 수납되고 또한 구리 이온과 상호 작용할 수 있는 크기를 갖는 특수한 도펀트에서만 성립하는 특수 현상이라 생각된다. 또한, 이 문헌에는 메모리 등의 스위치로서의 이용의 기재는 없다.
탈륨을 함유하는 다공성 고분자 금속 착체의 세공 내에 TCNQ를 첨가하고, 도전성을 향상시키는 검토도 행해져 있다(비특허문헌 9). 이 검토에서도 다공성 고분자 금속 착체에 도전성을 부여하는 것은 가능하지만, 스위치로서의 이용은 기재되어 있지 않다.
다공성 고분자 금속 착체의 세공 내에 이온성 액체를 도입함으로써, 도전성을 향상시키는 검토도 행해져 있다(특허문헌 1). 이 검토에서도 다공성 고분자 금속 착체에 도전성을 부여하는 것은 가능하지만, 메모리 효과가 얻어지는지 여부는 밝히고 있지 않다.
TCNQ 자체를 골격으로서 함유하는 다공성 고분자 금속 착체도 개발되어 있다(비특허문헌 10;비특허문헌 11;비특허문헌 12). 다양한 이온에 관해서 검토가 행해지고, 다양한 다공성 고분자 금속 착체가 TCNQ와 상호 작용하고, 전기 화학 특성에 변화가 나타나는 것은 확인되고 있지만, 스위치 효과가 얻어지는지 여부는 기재 되어 있지 않다.
스위치 특성을 갖는 다공성 고분자 금속 착체로서는, 특허문헌 2 및 비특허문헌 13이 알려져 있다. 이 재료는, 가스의 첨가에 따라, 상태 A가 다른 상태 B로 전이되고, 그 상태가 유지된다고 하는 의미에서 스위치 특성이 실현되고 있다. 그러나, 가스압의 도입에 수반하는 구조의 변화이며, 전기적인 스위치 특성이 실현 가능한지 여부는 기재되어 있지 않다.
이온성 액체라 간주되는 암모늄염을 도입한 다공성 고분자 금속 착체에 관해서는 비특허문헌 18이 알려져 있다. 이 문헌에서는 암모늄염은, 결정화제로서 이용되고 있을 뿐이며, 도전성 등에 대한 물성에 대한 영향은 밝히고 있지 않다.
세공성 재료에 대한 암모늄염 등의 도입에 관해서는, 비특허문헌 14가 알려져 있다. 이 검토에 의해, 가스 흡착 특성의 개선이 밝혀졌지만, 도전성 향상이나 메모리 효과에 관해서는 밝히고 있지 않다.
세공성 재료에 대한 염류의 도입에 관해서는, 비특허문헌 15가 알려져 있다. 이 검토에 의해, 도전성의 개선이 밝혀지고, 전지에 대한 응용을 보여 주지만, 메모리 효과에 관해서는 밝히고 있지 않다.
다공성 고분자 금속 착체의 박막을 전극 사이에 끼우고, 전압을 인가함으로써 저항값의 전환이 실현되는, 「저항 스위칭 효과」라 불리는 전기 화학적 현상이 보고되어 있다(비특허문헌 16). 이 보고에 의하면, 다공성 고분자 금속 착체를 구성하고 있는 구리 이온이 구리로 변화하고, 또한 다공성 고분자 금속 착체를 구성하고 있는 배위자인 트리메스산의 카르복실기가 분해되어, 가스로서 기화하고 있다. 이 결과, sp2 혼성 궤도가 발생하고, 이에 의해 도전성이 발생하고, 구체적인 효과로서는 ReRAM으로서 이용 가능하다는 것이 밝혀져 있다. 즉, 이 방법에 의해, 도펀트의 첨가없이, 다공성 고분자 금속 착체의 도전성을 향상시키고, 그 결과로서 메모리 기능의 발현이 가능해졌다.
그러나, 이 방법은, 다공성 고분자 금속 착체를 구성하고 있는 구리 이온의 골격으로부터의 소실과 전극 상으로의 석출 및 다공성 고분자 금속 착체를 구성하고 있는 배위자의 카르복실기 분해라고 하는, 다공성 고분자 금속 착체의 골격 그 자체의 불가역적인 파괴를 수반하고 있다. 다공성 고분자 금속 착체의 골격은, 다공성 고분자 금속 착체의 나노 세공을 형성하고 있는 재료이며, 이것의 파괴는, 재료로서의 강도, 세공 직경의 변화, 세공 직경의 분포 변화, 파괴의 정도에 따른 도전성의 변화 등, 다양한 도전성 재료로서의 바람직하지 않은 변화를 수반하게 된다. 또한 이러한 재료 파괴 현상을 완전히 컨트롤하는 것은 어렵고, 그 결과로서 재료 특성의 변동이 발생하여, 스위치의 미세화, 동작 전류의 미소화, 안정화, 경시적인 재료 열화에 문제가 발생한다. 이와 같이, 이 문헌에 개시되어 있는 기술은, 구성 재료(다공성 고분자 착체) 자체의 변화, 즉 다공성 고분자 착체를 구성하는 원소의 해리·이동을 이용하는 ReRAM이고, 본질적으로 재료의 파괴 등을 수반한다는 점에서, 상기 결점은 본질적으로 불가피하다. 또한, 이 문헌에서 나타나고 있는 전극 구조는, 동종 금속에 의한 샌드위치 구조이고, 2종 금속을 이용한 경우의 특성 등은 개시되어 있지 않다.
세공을 이용한 메모리라고 하는 개념은, 비특허문헌 17에서 비로소 제안되고 있으며, 역사가 매우 짧다. 이 비특허문헌 17로서도, 다결정 박막의 입계를 세공으로 간주한 것에 지나지 않는다. 나노 다공체를 이용한 CB-RAM(Conductive-Bridge Random Access Memory)에 관한 보고는 있고, 알루미나 다공체와 실리카 다공체를 이용한 기술이 있다. 그러나, 이들 다공체는 세공 직경 분포가 매우 크기 때문에, 동작 전류의 변동 등이 있다. 또한 양극 산화 프로세스여서, 제조 자체도 난이도가 높은 방법이다. 또한, 이 방법을 사용한 CB-RAM의 보고예는 없다.
세공을 이용한 메모리에서는, 고밀도화의 관점에서, 하나의 세공을 하나의 메모리 셀로서 사용하는 것이 바람직하지만, 세공 사이즈와 세공 간격의 제어가 실용화의 키를 쥐게 된다. 이와 같은 관점에서, 세공이 정밀 제어된 다공체의 이용이 생각되지만, 제올라이트의 박막화 등의 문제가 있고, 현시점에서는, 제올라이트 이용의 CB-RAM의 보고는 없다.
다공성 고분자 금속 착체는, (1) 매우 세공 직경 분포가 작다(동작 변동이 작다) (2) 세공 직경이 작다(셀 사이즈가 작고, 고밀도화가 가능), (3) 박막화가 용이하다는 등 우수한 점이 있다. CB-RAM은 전극 A/메모리층/전극 B의 구조를 취하고, 전극 A는 전기 화학적으로 활성이며 이온화하기 쉬운 금속, 전극 B에는 전기 화학적으로 안정된 금속이 사용된다. 전극간에 전압을 인가함으로써, 전극 A를 구성하는 원자가 메모리층 내에서 확산되어, 필라멘트 형상 브리지의 형성/단열에 의해 저항이 저저항/고저항으로 전환된다. 메모리층에 다공성 고분자 금속 착체를 사용함으로써, 상기 (1) 내지 (3)의 우수한 특성을 이용한 CB-RAM의 고성능화가 기대된다.
CB-RAM은 메모리층 내에 있어서의 전극 구성 금속의 확산에 의해 동 금속으로 구성되는 필라멘트의 형성/단열을 발생시킴으로써 저저항/고저항의 전환이 행해지기 때문에, 스위칭을 발생시키는 데 있어서 줄열에 의한 금속 확산(혹은 금속 이온 확산)의 촉진이 필수가 되는 경우가 많이 있다. 그러나, 다공성 고분자 금속 착체나 CB-RAM은 도전성이 낮고, 줄열에 의한 온도 상승이 매우 작다는 점에서 금속 나노 와이어, 즉 필라멘트의 형성이 곤란하며, 상술한 바와 같은, 다공성 고분자 금속 착체의 불가역적인 파괴를 수반하는 ReRAM은, 극소수 보고예는 있지만, 다공성 고분자 금속 착체를 이용한 CB-RAM에 관한 보고는 없다.
국제공개 제2013/161452호 일본특허 제4834048호 공보
키타가와 스스무, 집적형 금속 착체, 고단샤 사이언티픽, 2001년 214-218페이지 Yaghi 외, Science (2008) 939 Rosseinsky 외, Microporous and mesoporous Mater. 73, (2004), 15 AFM3885_14Volkmer Veciana/maspoc 외, Chem. Soc. Rev. (2007) 36, 770 Janiak 외 Dalton trans. (2003) 2781 Kepert, C, J 외 Chem. Commun. (2006) 695 3 JANUARY 2014 VOL 343 SCIENCE Allendorf Dunbar,AG6543_11 키타가와 외, IC172_11Kitagawa SusumuKitagawa170_JACS16416_06 SusumuKitagawa195_JACS10990_07 사카타 외, Science 2013, 339, 193-196. 카네코 외, jacs2112_10kaneko Long/Yaghi, JACS14522_11Long AFM2677_15 Li S.Hasegawa, K.Kinoshita, S.Tsuruta, S.Kishida, ECS Trans. 2013, 50, 61. Chem. Commun. (2006) 4767
본 발명의 목적은, 다공성 고분자 금속 착체에, 도전성 보조제를 첨가해서 얻어지는 신규의 다공성 고분자 금속 착체 도전체와, 2종류의 전극 금속으로 구성되는 미소 스위치를 제공하는 것이다. 또한 그 스위치를 이용한 메모리를 제공하는 것이다.
본 발명은, 이하와 같다.
(1) 제1 전극, 제2 전극 및 다공성 고분자 금속 착체 도전체로 구성되는 미소 스위치이며,
상기 다공성 고분자 금속 착체 도전체가, 하기 식 (1)로 표시되고,
상기 제1 전극을 구성하는 금속과 상기 제2 전극을 구성하는 금속 사이에서 산화 환원 전위가 다른 것을 특징으로 하는 미소 스위치.
[MLx]n(D)y (1)
여기서, M은 원소 주기율표의 2 내지 13족에서 선택되는 금속 이온을 나타내고, L은 상기 M에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 상기 M과 가교할 수 있는 배위자를 나타내고, D는 금속 원소를 포함하지 않는 도전성 보조제를 나타낸다. x는 0.5 내지 4이고, y는 x 1개에 대하여 0.0001 내지 20이다. n은 [MLx]로 이루어지는 구성 단위의 반복수를 나타내고, n은 5 이상이다.
(2) 상기 D가 탄소-탄소 다중 결합을 분자 내에 갖고, 또한 황 또는 질소 원자를 함유하는 화합물인, (1)에 기재된 미소 스위치.
(3) 상기 D가 탄소-탄소 다중 결합을 분자 내에 갖고, 또한 상기 탄소-탄소 다중 결합에, 전자 흡인성기 또는 전자 공여성기가 결합되어 있는 화합물, 혹은 공액계가 발달한 방향족 화합물인, (1)에 기재된 미소 스위치.
(4) 상기 D가 테트라시아노에틸렌, 테트라시아노퀴노디메탄, 벤조퀴논, 또는 그들의 유도체로 이루어지는 군에서 선택되는 억셉터형 화합물인, (2) 또는 (3)에 기재된 미소 스위치.
(5) 상기 D가 테트라티아풀발렌 또는 그들의 유도체에서 선택되는 도너형 화합물인, (2) 또는 (3)에 기재된 미소 스위치.
(6) 상기 다공성 고분자 금속 착체 도전체 중에, 상기 D를 2종 이상 함유하는, (1) 내지 (5) 중 어느 하나에 기재된 미소 스위치.
(7) 상기 2종 이상의 D 중 적어도 1종이, 분자 내에 전하를 갖는 유기물로 이루어지는 유기성 도전성 보조제인, (6)에 기재된 미소 스위치.
(8) 상기 유기 도전성 보조제가, 4급 암모늄염, 포스포늄염류, 아민-알칼리 금속 이온 컴플렉스, 이미다졸륨염류, 피리디늄염류 및 술포늄염류로 이루어지는 군에서 선택되는, (7)에 기재된 미소 스위치.
(9) 상기 D의 함유량이, 상기 다공성 고분자 금속 착체 도전체에 대하여 0.001 내지 30질량%인, (1) 내지 (8) 중 어느 하나에 기재된 미소 스위치.
(10) 상기 M이 크롬, 망간, 철, 코발트, 니켈, 구리, 아연, 희토류, 지르코늄에서 선택되는 2가, 3가 또는 4가의 금속 이온인, (1) 내지 (9) 중 어느 하나에 기재된 미소 스위치.
(11) 상기 L이 분자 내에 카르복실기를 2개 이상 함유하는 방향족 화합물인, (1) 내지 (9) 중 어느 하나에 기재된 미소 스위치.
(12) 상기 L이 분자 내에 카르복실기를 2개 이상 함유하는 비방향족 화합물인, (1) 내지 (9) 중 어느 하나에 기재된 미소 스위치.
(13) 상기 L이 분자 내에 배위성의 질소 원자를 2개 이상 함유하는 방향족 화합물인, (11) 기재의 미소 스위치.
(14) 상기 L이 분자 내에 배위성의 질소 원자를 2개 이상 함유하는 비방향족 화합물인, (12) 기재의 미소 스위치.
(15) 상기 M이 마그네슘, 알루미늄, 칼슘, 스칸듐, 망간, 철(II), 철(III), 코발트, 니켈, 구리, 아연, 지르코늄 루테늄, 로듐, 팔라듐, 은, 카드뮴, 인듐 및 레늄으로 이루어지는 군에서 선택되고,
상기 L이 치환, 비치환된 테레프탈산, 이소프탈산, 2.6-나프탈렌디카르복실산, 2.7-나프탈렌디카르복실산, 4.4'-비페닐디카르복실산, 트리메스산, 치환, 비치환된 4,4'-비피리딘, 1,4-(4-피리딜)벤젠 및 치환, 비치환된 이미다졸로 이루어지는 군에서 선택되는, (1) 내지 (9) 중 어느 하나에 기재된 미소 스위치.
(16) 상기 제1 전극을 구성하는 상기 금속과 상기 제2 전극을 구성하는 상기 금속과의 산화 환원 전위의 차가 0eV 내지 5.0eV인, (1) 내지 (15) 중 어느 하나에 기재된 미소 스위치.
(17) 상기 제1 전극을 구성하는 상기 금속이, Au, Pt, W, Ru, In, Rh 및 실리콘으로 이루어지는 군에서 선택되는 금속이며,
상기 제2 전극을 구성하는 상기 금속이, Cu, Ag, Zn, Co, Mn 및 Al로 이루어지는 군에서 선택되는 금속인, (1) 내지 (16) 중 어느 하나에 기재된 미소 스위치.
(18) 상기 제1 전극을 구성하는 상기 금속이, 산화인듐주석(ITO: Tin-doped In2O3), Nb를 도프한 산화티타늄, Ga 또는 Al을 도프한 산화아연 및 Nb를 도프한 SrTiO3, SrRuO3, RuO2 또는 IrO2로 이루어지는 군에서 선택되는, (17) 기재의 미소 스위치.
(19) (1) 내지 (18) 중 어느 하나에 기재된 미소 스위치를 사용해서 구성된 전자 디바이스.
(20) 금속 이온과, 배위자를 혼합하여, 다공성 고분자 금속 착체를 형성하는 공정과,
상기 다공성 고분자 금속 착체를 제1 및 제2 전극에 접촉시키는 공정과,
상기 제1 및 제2 전극에 접촉시킨 상기 다공성 고분자 금속 착체와, 도전성 보조제를 혼합하여, 다공성 고분자 금속 착체 도전체를 형성하는 공정
을 포함하는, CB-RAM용 미소 스위치의 제조 방법이며,
상기 금속 이온은, 주기율표의 2 내지 13족에서 선택되고,
상기 배위자는, 상기 금속 이온에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 상기 금속 이온과 가교할 수 있는 것이고,
상기 도전성 보조제는, 금속 원소를 포함하지 않는 물질이고,
상기 제1 전극을 구성하는 금속과 상기 제2 전극을 구성하는 금속 사이에서 산화 환원 전위가 다른 것을 특징으로 하는 CB-RAM용 미소 스위치의 제조 방법.
(21) 금속 이온과, 배위자와, 도전성 보조제를 혼합하여, 다공성 고분자 금속 착체 도전체를 형성하는 공정과,
상기 다공성 고분자 금속 착체 도전체를 제1 및 제2 전극에 접촉시키는 공정
을 포함하는, 미소 스위치의 제조 방법이며,
상기 금속 이온은, 주기율표의 2 내지 13족에서 선택되고,
상기 배위자는, 상기 금속 이온에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 상기 금속 이온과 가교할 수 있는 것이고,
상기 도전성 보조제는, 금속 원소를 포함하지 않는 물질이고,
상기 제1 전극을 구성하는 금속과 상기 제2 전극을 구성하는 금속 사이에서 산화 환원 전위가 다른 것을 특징으로 하는 미소 스위치의 제조 방법.
본 발명의 다공 고분자 금속 착체 도전체와 2종의 금속으로 형성되는 미소 스위치는, 메모리로서 이용하는 것이 가능하다. 또한 본 발명은 랜덤 액세스 메모리, 스토리지 클래스 메모리 및 그것을 활용한 집적 회로(메모리 칩, LSI), 기억 장치(SSD, SD 카드, USB 메모리 등), 학습 기능을 갖춘 메모리 회로, FPGA(Field Programmable Gate Array)용 회로 전환 스위치, 그 외 장치(센서)로서 이용하는 것이 가능하다.
본 발명의 다공성 고분자 금속 착체 도전체로 이루어지는 미소 스위치는, 본 미소 스위치로 형성되는 각종 디바이스류의 미소화, 고도 집적화, 전력 절약화, 응답 속도의 향상에 의한 고기능화, 유기 재료의 특성을 이용한 플렉시블화, 박막화에 의한 경량화, 재료 합성의 용이함에 의한 간이 프로세스화, 저렴화, 범용화 등을 실현한다.
본 발명의 미소 스위치를 프로그래머블 회로에 사용할 수 있다. 프로그래머블 회로란 유저가 각자의 목적에 맞추어 회로를 세팅할 수 있는 것이고, 구체예로서, 이용자가 독자적인 논리 회로를 기입할 수 있는 게이트 어레이의 일종인 FPGA(Field Programmable Gate Array) 회로이다. 디지털 신호 처리, 소프트웨어 무선, 아비오닉스 등에 이용할 수 있다. 본 발명의 미소 스위치를 이용함으로써, 보다 미세화, 고성능화가 가능하게 된다.
본 발명의 미소 스위치를 메모리 칩에 사용할 수 있다. 메모리 칩이란, 메모리 소자를 집적한 디바이스이다. 퍼스널 컴퓨터나 모바일기기 등의 기억 소자로서 이용되고 있다. 본 발명의 미소 스위치 기구를 이용함으로써, 미세화 등에 의한 고도 집적화, 고기능화가 가능하게 된다.
본 발명의 미소 스위치를 이용한 메모리 칩을 사용해서 제어 장치를 구성할 수 있다. 제어 장치란, 마이크로 컴퓨터 등이고, 가전제품 등의 제어에 이용되고 있다. 본 발명을 이용함으로써, 미세화 등에 의한 고도 집적화, 고기능화가 가능하게 된다.
본 발명의 미소 스위치를 사용해서 LSI를 구성할 수 있다. LSI란, 대규모 집적 회로이며, 제어 장치 등에 널리 이용되고 있다. 현재는, 산화막을 양질로 제작할 수 있고, P, N형의 구분 제작이 용이하다는 점에서, 실질적으로 실리콘 베이스의 LSI가 이용되고 있고, 대체 기술은 실질적으로 존재하지 않는다. 그러나, 본 발명의 미소 스위치를 이용함으로써, Si/실리콘 산화막과 마찬가지로, PCP 단체에 의한 LSI를 실현 가능하다. 이것은, PCP는 원래가 반도체적 성질을 갖고 있고, 도핑에 의한 캐리어형 및 캐리어 농도의 제어가 가능하다는 점에서, 다이오드나 트랜지스터 등의 기본적인 회로 소자의 실현이 기대되는 것에 더하여, 본 미소 스위치에 의해, LSI의 실현에 필요한 PCP 베이스의 기억 장치의 제공이 가능하게 되기 때문이다. 또한 PCP는, 초박막 형성이나 미세 회로 형성 등이 용이하다는 것, 도핑이 프로세스적으로 용이하고 또한 미세 도핑이 가능하다는 것 등으로부터, 본 발명의 미소 스위치를 사용하여, Si 대체 LSI를 실현하는 것이 가능하게 된다.
본 발명의 미소 스위치를 사용해서 센서를 구성할 수 있다. PCP는 세공 내에 각종 용매, 물 등을 흡착하는 것이 알려져 있고, 또한 그것에 의해 PCP의 특성이 변화한다는 것이 알려져 있다. 이 원리를 이용하고, 용매나 가스 분자, 광 등에 따라서 도전성, 스위칭 전압이 변화하는 것을 이용함으로써 센서 개발이 가능하다.
본 발명의 미소 스위치를 사용해서 학습 기능을 갖는 뉴로 컴퓨터를 구성할 수 있다. 뉴로 컴퓨터란, 생체의 기억 방법인 뉴런 형성을 모방하여, 전기 회로가 유저의 기호에 맞추어서, 신규 회로의 형성, 불필요한 회로의 소실 등을 포함하여, 동적으로 회로가 형성되어 가는 학습 기능을 갖는 컴퓨터이다. 유저가 능동적으로 프로그램을 행하지 않고, 자발적으로 유저의 기호에 맞춘 기능을 실현할 수 있는 장치이다. 본 발명의 미소 스위치에서는, 형성된 필라멘트가 사용되지 않는 경우에는 구성 금속이 서서히 확산되어 가늘어지고, 사용되는 경우에는 굵어지는 특성을 갖기 때문에, 뉴런의 기억 형성과 유사한 뉴로 컴퓨터 기능을 실현하는 것이 가능하게 된다.
본 발명의 미소 스위치를 사용한 뉴로 컴퓨터를 이용한 인공 지능을 구성할 수 있다. 인공 지능이란, 인공적으로 인간과 유사한 지능을 실현시킨 것의 일반적인 것을 가리킨다. 상기 뉴로 컴퓨터를 이용함으로써, 자발적으로 유저의 기호에 맞추어서, 인공 지능의 고도화가 진행되는 것이고, 패턴 인식능을 갖는 로봇 등에 응용이 가능하다.
본 발명의 미소 스위치를 사용해서 플렉시블화, 경량화된 각종 기능, 디바이스를 구성할 수 있다. 플렉시블화의 이점은, 웨어러블 등, 형상을 한정시키지 않고 기능 발현이 가능하게 된다는 점이다. 본 발명의 미소 스위치가, 유기 재료의 유연성, 박막성, 경량성을 가짐으로써 플렉시블화, 경량화가 가능하게 된다.
도 1은 본 발명의 미소 스위치로부터 제작한 메모리 소자의 데이터 기입/소거 및 데이터 유지 특성의 평가를 나타낸 그래프이다.
도 2는 다공성 고분자 금속 착체 중에 존재하는 세공의 형태를 나타내는 모식도이다.
도 3은 세공의 이방성의 모식도이다.
도 4는 본 발명의 미소 스위치를 사용해서 구성한 소자 구조 및 회로의 예를 나타낸 도면이다.
도 5a는 미소 스위치의 구조예를 나타낸 도면이다.
도 5b는 미소 스위치의 구조예를 나타낸 도면이다.
도 5c는 미소 스위치의 구조예를 나타낸 도면이다.
도 5d는 미소 스위치의 구조예를 나타낸 도면이다.
본 발명이 제안하는 미소 스위치는, 다공성 고분자 금속 착체에 도전성 보조제를 첨가하는 것으로부터 얻어지는 다공성 고분자 금속 착체 도전체를, 전기 화학적으로 산화 환원 전위가 다른 2종의 금속으로 구성되는 전극(전기 화학적으로 활성의 금속과 불활성의 금속으로 구성되는 전극) 사이에 끼워 넣음으로써 구성된다. 이에 의해, 전기적으로 고저항, 저저항을 의도적으로 스위칭할 수 있다.
본 발명은, 다공성 고분자 금속 착체 도전체와, 산화 환원 전위가 다른 2종의 금속으로 구성되는 회로로 함으로써, 다공성 고분자 금속 착체 도전체의 나노 세공 내에 있어서의 전극 금속의 확산을 이용하고, 확산된 전극 금속에 의해 전극 사이가 연결된 상태와 단열된 상태를 "1", "0"에 대응시킴으로써 미소 스위치로서 기능시킨다. 본 구성으로 함으로써, 다공성 고분자 금속 착체 도전체의 불가역적인 파괴를 수반하지 않고, 미소 스위치 기능을 실현할 수 있기 때문에, 스위치 기능의 미세화, 동작 전류의 미소화, 안정화, 경시적인 재료 열화 등의 특성면에서 우수하다.
본 발명의 미소 스위치는, ReRAM과 같은 불휘발성 메모리로서의 이용이 가능하다. ReRAM과 CB-RAM은 모두 도전 패스의 형성과 단열에 의해 저항의 스위칭이 실현 된다는 점에서, 그 원리는 유사하게 보인다. 그러나, ReRAM의 도전 패스가 산소 결손으로 구성된다고 보고되어 있는 것에 비해서, CB-RAM의 그것은 금속 원자로 구성된다는 점에서, 전류 수송 특성이 우수하고, FPGA(Field Programmable Gate Array)용 회로 전환 스위치 등에 대한 응용도 가능하게 된다.
또한 본 발명은, p형, n형의 도펀트를 국소적으로 도핑하는 기술을 확립하고, 메모리뿐만 아니라 트랜지스터나 다이오드 등의 회로 소자를 PCP 기판에 적용하는 LSI 기술로서도 응용 가능하다. 이 실현을 위해서는 잉크젯 기술 등이 이용 가능하다.
본 발명자들은, 전술한 바와 같은 문제점을 해결하기 위해, 예의 연구를 거듭한 결과, 다공성 고분자 금속 착체에, 전하를 갖는 유기물로 이루어지는 유기성 도전성 보조제를 첨가하고, 고분자 금속 착체 도전체를 조제하고, 또한 이것을 산화 환원 전위가 다른 2종의 전극 금속과 접촉시켜 회로를 구성함으로써 미소 스위치로서 기능함을 알아내고, 본 발명을 완성하기에 이르렀다. 또한, 본 미소 스위치가 메모리로서 기능함을 알아내고, 본 발명을 완성하기에 이르렀다.
본 발명의 다공성 고분자 금속 착체 도전체를 포함하는 미소 스위치는, 하기 구조 (2)로 표시되고, 배위자 L이 금속 이온 M을 가교함으로써 형성되고, 도전성 보조제 D가 첨가되는 크기의 세공을 갖고 있는 다공성 고분자 금속 착체 도전체와 제1 전극과 제2 전극으로 구성되는 미소 스위치이다.
제1 전극 |[MLx]n(D)y|제2 전극 (2)
(식 중, M은 원소 주기율표의 2 내지 13족에서 선택되는 금속 이온을 나타내고, L은 M에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 M과 가교할 수 있는 배위자를 나타내고, D는 다공성 고분자 금속 착체의 도전성을 향상할 수 있는 도전성 보조제를 나타낸다. x는 0.5 내지 4이고, y는 x 하나에 대하여 0.0001 내지 2이다. n은 [MLx]로 이루어지는 구성 단위의 반복수를 나타내고, n은 5 이상이다)
제1 전극과 제2 전극 사이의 전기 저항값이, 구동 전압 또는 전류를 인가함으로써 변화하여, 다른 둘 이상의 상태가 존재하는 것이, 본 발명에 사용하는 다공성 고분자 금속 착체 도전체의 독특한 특성이다. 예를 들어, 도 1의 전압 소인-전류 측정도를 참조하면, Set 시 전압일 때의 저항값과, Reset 시 전압일 때의 저항값은 다르며, 이 전압 소인-전류 측정 곡선에 있어서 둘 이상의 저항 상태가 존재하고 있다.
본 발명의 스위치 소자의 동작 기구는, 전압 인가에 수반하여, 제1 전극의 금속이 이온화하고, 이것이 PCP의 세공 내를 확산하고, 이 이온이 제2 전극으로부터 전자를 수취하고, 환원됨으로써 대향 전극과의 사이에 금속 필라멘트가 형성되는 것 및 그 역반응으로서, 일단 형성된 금속 필라멘트가, 전압 인가에 의해 산화되어 이온으로 되돌아가 소실됨으로써, 스위칭 기능을 실현하고 있다. 따라서, 금속 필라멘트의 형성과 단열은, 제1 전극 금속의 금속 이온이 세공 내를 확산 할 필요가 있고, 이를 위해서는, 금속 이온을 확산할 수 있는 세공 직경을 갖는 PCP를 이용하고, 또한 여기에 도전성 보조제를 첨가함으로써 캐리어 농도를 증가시켜, 줄열의 발생에 의한 온도 상승에 의해 금속 이온의 확산을 촉진하는 것이 중요하다.
또한, 세공 내의 용매는 불활성 전극의 이온화에 필요한 전압(즉 스위칭 전압) 및 금속 이온의 확산에 다대한 영향을 미치기 때문에, 적절한 용매를 선택할 필요가 있다. 스위칭 기능에는, 필라멘트의 형상이 영향을 미치기 때문에, 필라멘트의 형상에 영향을 미칠 수 있는 PCP의 금속종, 배위자종, 세공 형상, 도전성 보조제의 종류, 양을 적절하게 선택하는 것은 중요하다.
또한, 다공성 고분자 금속 착체 도전체의 세공 내부에서 비교적 애스펙트비가 큰 도전성 보조제가, 전압 인가에 수반하여, 회전, 혹은 세공 내의 위치의 변화가 발생하여, 세공 내의 실효적인 용적이 변화하고, 이 실효적인 세공 용적의 변화와, 전압 인가에 수반하는 전극의 금속 이온의 세공 내 확산 및 이것의 환원에 기초한 금속 나노 와이어의 생성 및 이 역반응에 기초한 금속 나노 와이어의 소실에 의해, 스위치 효과를 발현하고 있다고 생각된다.
본 발명의 미소 스위치에 사용되는 다공성 고분자 금속 착체 도전체는 네트워크 구조를 갖고 있다. 이 네트워크 구조는, 금속 이온 M과 배위자 L로 구성되고, 네트워크 구조의 차원성으로서는, 선형 고분자 착체가 규칙적으로 집합한 1차원 구조나, 면 형상의 2차원 네트워크 구조나, 정글짐 모양의 3차원 네트워크 구조 모두 취할 수 있다. 실제 재료는, 이들 차원에 관계없이, 단위 구조가 집합한 재료이고, 결정성 또는 비결정성의 고체이다. 1차원 구조나 2차원 구조의 경우는 재료 유연성을 나타내고, 3차원 구조의 경우에는 재료의 견뢰성을 나타내지만, 용도에 따라서 기본 네트워크를 선택할 수 있다.
본 발명의 미소 스위치에 사용되는 고분자 금속 착체 도전체는 다공체이기 때문에, 물이나 알코올이나 에테르 등의 유기 분자에 접촉하면 구멍 내에 물이나 유기 용매를 함유하여, 예를 들어 식 (3)과 같은 복합 재료로 변화하는 경우가 있다.
제1 전극|[MLx]n(D)y(G)z|제2 전극 (3)
(식 중, M은 원소 주기율표의 2 내지 13족에서 선택되는 금속 이온을 나타내고, L은 M에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 M과 가교할 수 있는 배위자를 나타내고, D는 다공성 고분자 금속 착체의 도전성을 향상할 수 있는 도전성 보조제를 나타낸다. x는 0.5 내지 4이고, y는 x 하나에 대하여 0.0001 내지 2이다. G는 후술과 같은 합성에 사용한 용매 분자나 공기 중의 물분자이고, 통상 게스트 분자라고 불리며, z는 금속 이온 1에 대하여 0.0001 내지 4이다. n은 [MLx]로 이루어지는 구성 단위의 반복수를 나타내고, n은 5 이상이다)
그러나, 이들 복합 재료 중 상기 G로 표현되는 게스트 분자는, 고분자 금속 착체 도전체에 약하게 결합되어 있을 뿐이며, 스위치에 이용할 때의 감압 건조 등으로 용이하게 제외되어, 원래 식 (2)로 표시되는 재료로 되돌아간다. 그 때문에, 식 (3)으로 표시되는 형태에서도, 본질적으로는 본 발명의 미소 스위치와 동일한 미소 스위치라 간주할 수 있다. 또한, G가 미소 스위치의 물성에 영향을 미치지 않는 양의, 물질인 경우에는, G를 함유한 채 그대로 사용할 수 있다. 한편, 특히 G가 이온성 물질의 세공 내 이동을 보조하는, 예를 들어 물과 같은 분자인 경우에는, 적극적으로 G를 함유하는 형태로 본 스위치를 이용하는 것이 가능하다.
<다공성 고분자 금속 착체 도전체의 합성 방법>
본 발명의 다공성 고분자 금속 착체 도전체는 이하와 같이 제조할 수 있다. 식 (1)의, [MLx]n(D)y로 나타나는 다공성 고분자 금속 착체 도전체는, 도전성 보조제 D를 식 (4)로 표시되는 다공성 고분자 금속 착체에 첨가함으로써, 얻을 수 있다.
[MLx]n (4)
(식 중, M, L, x는 상술한 바와 같고, n은 [MLx]로 이루어지는 구성 단위의 반복수를 나타내고, n은 5 이상이다)
상기 식 (4)로 나타나는 다공성 고분자 금속 착체는, 기지의 방법으로 합성되는 기지의 다공성 고분자 금속 착체를 이용할 수 있다. 구체적으로는 금속 이온과 배위자의 용액 중 혹은 고상에서의 반응에 의해 얻는 것이 가능하다.
다공성 고분자 금속 착체의 조제 방법은 다양한 조건이 있고, 일의적으로 결정할 수 있는 것은 아니지만, 일반적으로는, 금속 이온원으로서, 금속염(예를 들어 질산구리), 금속(구리 등), 금속 산화물(산화구리 등), 배위자로서, 배위좌를 2개 이상 갖는 유기 화합물, 예를 들어 테레프탈산, 트리메스산 등의 방향족 카르복실산류, 푸마르산, 시트르산 등의 지방족 카르복실산류, 이미다졸, 4,4'-비피리딘 등의 방향족성 질소 관능기를 갖는 화합물 및 그들의 치환 화합물을 예시할 수 있다. 반응 조건으로서는, 물, 알코올, DMF 등의 용매를 사용한 용액법, 용액을 사용하지 않는 고상법 등을 들 수 있다. 예를 들어, Cheetham 외, Angew. Chem. Int. Ed. (2010) 9640, Yaghi 외, Science (2009) 855, 시그마-알드리치사 팸플릿, 「재료 과학의 기초 7」 등의 문헌에 기초하여 합성할 수 있다.
<다공성 고분자 금속 착체에 대한 도전성 보조제의 첨가 방법>
상기 (4)식으로 나타나는 다공성 고분자 금속 착체에, 도전성 보조제 D를 첨가함으로써 고분자 금속 착체 도전체를 얻을 수 있다. 첨가 방법은, 다공성 고분자 금속 착체와 도전성 보조제로 이루어지는 물질을 용액에 용해해서 첨가하는 방법, 도전성 보조제를 용해한 용매에 다공성 고분자 금속 착체를 침지하고, 세공 내에 상기 도전성 보조제를 용해한 용매를 도입하는 방법, 다공성 고분자 금속 착체와 도전성 보조제를 고상으로 혼합해서 첨가하는 방법, 도전성 보조제가 액체인 경우, 용매를 사용하지 않고 다공성 고분자 금속 착체와 혼합해서 첨가하는 방법, 도전성 보조제를 가열해서 기화시켜 다공성 고분자 금속 착체에 폭로시켜 첨가하는 방법, 다공성 고분자 금속 착체의 원료인 금속 이온과, 배위자로 이루어지는 물질과, 도전성 보조제를, 액체 중 혹은 고상에서 반응시켜서 첨가하는 방법 등을 들 수 있다.
도전성 보조제를 용액에 용해해서 첨가하는 방법은, 온화한 조건에서 행할 수 있다는 이점이 있다. 고상에서 첨가하는 방법은 용매가 불필요하고, 또한 도전성 보조제를 기화시켜서 첨가하는 방법은, 기화 시에 도전성 보조제가 고순도화된다는 이점이 있다. 다공성 고분자 금속 착체의 원료인 금속 이온, 배위자 물질, 도전성 보조제를, 액체 중 혹은 고상에서 반응시켜 첨가하는 방법은, 세공의 윈도우가 도전성 보조제보다 작은 다공성 고분자 금속 착체에 도전성 보조제를 첨가할 수 있다는 등의 이점이 있다. 이들 이점을 고려하여, 사용하는 다공성 고분자 금속 착체나 도전성 보조제의 종류, 얻어진 재료의 용도에 따라서 첨가 방법을 선택할 수 있다.
<도전성 보조제 D>
도전성이 낮은 다공성 고분자 금속 착체에 도전성을 부여하기 위해서, 도전성 보조제 D의 첨가가 필수이다. 다공성 고분자 금속 착체에 도전성을 부여할 수 있는 재료로서는, 자신이 산화 환원을 행하는 물질, 예를 들어 페로센 등도 예시 할 수 있지만, 산화 환원성의 재료는, 다공성 고분자 금속 착체의 세공 내에 생성되는 금속 나노 와이어와 상호 작용하여, 스위치 기능이 저하될 가능성이 있기 때문에 바람직하지 않다. 이 때문에, 탄소-탄소 다중 결합을 분자 내에 갖고, 황, 질소 등의 헤테로 원자를 함유하는 도너형 및 또는 억셉터형 물질이나 테트라플루오르붕산테트라메틸암모늄과 같은 전하를 갖는 유기물이 바람직하다.
또한, 도전성 보조제 D는 금속 원소를 포함하지 않는다. 페로센 등과 같이 금속 원소를 포함하는 물질을 도전성 보조제 D로서 사용하면, 상기 금속 원소가 금속 와이어 생성 및 생성한 와이어의 단열을 저해하게 되어, 바람직하지 않다.
도전성 보조제 D로서 사용하는 물질로서는, 탄소-탄소 다중 결합을 분자 내에 갖고, 황, 질소 등의 헤테로 원자를 함유하는 물질을 들 수 있다.
혹은, 도전성 보조제 D로서 사용하는 물질로서는, 탄소-탄소 다중 결합을 분자 내에 갖고, 또한 상기 탄소-탄소 다중 결합에 대하여, 전자 흡인성기 또는 전자 공여성기가 결합되어 있는 도전성 보조제, 혹은 공액계가 발달한 방향족 화합물을 들 수 있다. 상기 전자 흡인성기 또는 전자 공여성기로서는, 예를 들어 시아노기, 카르보닐기, 아미노기, 이미노기, 황 원자 등을 들 수 있다. 상기 공액계가 발달한 방향족 화합물이란, 이중 결합, 삼중 결합이 적어도 7개 이상 공액하여, 휘켈 규칙을 만족시키고 있는 것으로 방향족 화합물이라 간주되는 물질을 가리킨다. 이 물질은, 다수 공액한 이중 결합, 삼중 결합의 존재에 의해 전자의 비국재화가 가능하게 된다. 상기 공액계가 발달한 방향족 화합물로서는, 예를 들어 풀러렌류를 들 수 있다.
탄소-탄소 다중 결합은, 다공성 고분자 금속 착체에 함유되는 금속 이온 M이나, 배위자 L에 포함되는 극성을 갖고 있는 산소나 질소 등의 헤테로 원자와의 상호 작용을 통해서 다공성 고분자 금속 착체에 도전성을 부여하고 있다고 생각된다. 또한, 도전성 보조제 내의 황, 질소 등의 헤테로 원자는, 도전성 보조제 내의 탄소-탄소 다중 결합에 전자의 치우침을 일으키게 하여, 다공성 고분자 금속 착체와 도전성 보조제의 상호 작용을 강화하고 있다고 생각된다.
도전성 보조제 D의 구체예로서는, 도너형 분자를 제공하는 물질로서 비스(에틸렌디티오)테트라티아풀발렌, 비스(메틸렌디티오)테트라티아풀발렌, 비스(트리메틸렌디티오)테트라티아풀발렌, 비스(에틸렌디티오)테트라티아풀발렌-d8, 디메틸테트라티아풀발렌, 포르밀테트라티아풀발렌, 프탈로시아닌류, 테트라티아풀발렌, 테트라키스(메틸티오)테트라티아풀발렌, 테트라키스(펜틸티오)테트라티아풀발렌, 테트라키스(디메틸아미노)에틸렌, 트리스(테트라티아풀발렌)비스(테트라플루오로보레이트)컴플렉스, 테트라키스(에틸티오)테트라티아풀발렌, 테트라티아풀발렌-7,7,8,8-테트라시아노퀴노디메탄컴플렉스, 2,3,6,7-테트라키스(2-시아노에틸티오)테트라티아풀발렌 등을 들 수 있다.
상기 물질 중, 분자가 작고, 다양한 크기의 세공을 갖는 다공성 고분자 금속착체에 첨가할 수 있다는 점에서, 비스(에틸렌디티오)테트라티아풀발렌, 비스(메틸렌디티오)테트라티아풀발렌, 테트라키스(디메틸아미노)에틸렌, 테트라티아풀발렌-7,7,8,8-테트라시아노퀴노디메탄컴플렉스 등을 적합하게 사용할 수 있다. 단, 다공성 고분자 금속 착체가 구리 이온을 함유하고 있는 경우에는, 테트라시아노퀴노디메탄은, 구리 이온과의 상호 작용이 강해져서, 세공 내에서의 도전성 보조제의 운동성이 저하되고, 그 결과로서 스위치의 응답 속도가 저하되므로, 다공성 고분자 금속 착체가 구리 이온을 함유하고 있는 경우에는 테트라시아노퀴노디메탄 이외의 도전성 보조제를 사용하는 것이 바람직하다.
억셉터형 분자를 제공하는 물질로서는, 치환, 비치환된 1,4-벤조퀴논류, 비스(테트라부틸암모늄)비스(말레오니트릴디티오라토)니켈(II)컴플렉스, 1,3-비스(디시아노메틸리덴)인단, 비스(테트라부틸암모늄)비스(1,3-디티올-2-티온-4,5-디티올라토)팔라듐(II), 비스(테트라부틸암모늄)테트라시아노디페노퀴노디메타니드, 치환, 비치환된 풀러렌류, 2,5-디메틸-7,7,8,8-테트라시아노퀴노디메탄, 7,7,8,8-테트라시아노퀴노디메탄, 테트라플루오로테트라시아노퀴노디메탄, 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 등의 테트라시아노퀴노디메탄류, 테트라시아노에틸렌, 3,3',5,5'-테트라-tert-부틸-4,4'-디페노퀴논을 들 수 있다.
상기 물질 중, 분자가 작고, 다양한 크기의 세공을 갖는 다공성 고분자 금속 착체에 첨가할 수 있다는 점에서, 치환, 비치환된 1,4-벤조퀴논류, 비스(테트라부틸암모늄)비스(말레오니트릴디티오라토)니켈(II)컴플렉스, 1,3-비스(디시아노메틸리덴)인단, 비스(테트라부틸암모늄)테트라시아노디페노퀴노디메타니드, 2,3-디클로로-5,6-디시아노-1,4-벤조퀴논, 2,5-디메틸-7,7,8,8-테트라시아노퀴노디메탄, 테트라시아노에틸렌, 7,7,8,8-테트라시아노퀴노디메탄을 적합하게 사용할 수 있다.
특히 테트라티아풀발렌 골격을 갖는 도전성 보조제는, 재료의 내구성이 향상된다는 점에서 우수하다. 특히 테트라시아노에틸렌 및, 관능기가 치환한 테트라시아노퀴노디메탄형의 도전성 보조제는 응답 속도가 빠르다는 점에서 우수하다.
또한, 도전성 보조제 D에는, 이온성 액체 등의 전하를 갖는 유기물의 첨가도 바람직하다. 테트라플루오르붕산테트라에틸암모늄과 같은 4급 암모늄염류, 트리부틸헥사데실포스포늄브로마이드와 같은 포스포늄염류, 나트륨디시아나미드의 같은 아민-알칼리 금속 이온 컴플렉스, 1-부틸-3-메틸이미다졸륨브로마이드, 1-부틸-3-메틸이미다졸륨요오다이드, 1-에틸-3-메틸이미다졸륨 p-톨루엔술포네이트와 같은 이미다졸륨염류, 1-아미노피리디늄요오다이드, 1,1'-디-n-옥틸-4,4'-비피리디늄디브로마이드와 같은 피리디늄염류, 1-부틸-1-메틸피페리디늄브로마이드와 같은 피페리디늄염류, 트리에틸술포늄비스(트리플루오로메탄술포닐)이미드와 같은 술포늄염류 등의 염류를 들 수 있다. 또한, 도전성 보조제 D와의 이온적인 상호 작용이 강하여, 도전 성능을 높일 수 있다는 점에서, 피리디늄염류, 암모늄염류, 술포늄염, 포스포늄염류를 적합하게 사용할 수 있다. 특히 암모늄염, 피리디늄염 유형의 도전성 보조제는 메모리 기능의 내구성의 점에서 우수하다.
상기 도전성 보조제 D는 용도에 따라서 2종류 이상을 혼합해서 사용할 수 있다.
상기 도전성 보조제 D의 함유량은, 상기 다공성 고분자 금속 착체 도전체에 대하여 0.001 내지 30질량%인 것이 바람직하고, 0.005 내지 15질량%인 것이 보다 바람직하다.
<금속 이온 M>
본 발명의 미소 스위치에 사용되는 다공성 고분자 금속 착체 [MLx]는, 금속 이온 M과 배위자 L로 형성되어 있다. 금속 이온 M종의 선택은, 스위칭 특성에 영향을 미친다.
본 발명의 미소 스위치에 사용되는 다공성 고분자 금속 착체를 구성하고 있는 금속 이온 M은, 원소 주기율표의 2 내지 13족에서 선택되는 2가, 3가, 4가의 금속 이온이다. 안정성이 높은 다공성 고분자 금속 착체가 형성된다는 점에서는, 크롬, 망간, 철, 코발트, 니켈, 구리, 아연, 세륨, 스칸듐, 지르코늄, 루테늄, 로듐, 카드뮴, 레늄 등이 바람직하다. 도전성 보조제와의 친화성이 높고, 도전성이 높아지기 쉽다는 점에서는, 철, 코발트, 니켈, 구리, 아연, 지르코늄이 바람직하다. 메모리 효과의 응답 속도가 높다는 점에서는, 크롬, 망간, 철, 코발트, 니켈, 아연, 세륨, 스칸듐, 지르코늄, 루테늄, 로듐, 카드뮴, 레늄을 적합하게 사용할 수 있다. 미소 스위치(스위칭 소자)의 내구성이 높다는 점에서, 철, 코발트, 니켈, 아연, 지르코늄이 바람직하다. 이들의 금속 이온 M은, 2종류 이상을 혼합해서 사용해도 된다.
금속 이온 M이 구리 이온이며, 전극의 활성 금속으로서 구리를 사용하는 경우에는, 전극 금속으로부터 용출한 구리 이온이 나노 와이어가 되는 것을, PCP 중의 구리 이온이 저해하여, 도전성이 저하되는 경향이 있기 때문에, 구리 이외의 금속 이온이 바람직하다.
본 발명의 미소 스위치에 사용되는 다공성 고분자 금속 착체는, 금속 이온 M과 배위자 L로 형성되어 있다. 배위자 L종은, 스위칭 특성에 영향을 미친다. 이하 그 설명을 행한다.
<배위자 L>
배위자 L은 금속 이온 M에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하고, 2개의 금속 이온 M과 가교할 수 있는 배위자이다.
이러한 배위자 물질로서는, 치환, 비치환된 테레프탈산, 이소프탈산, 2.6-나프탈렌디카르복실산, 4.4'-비페닐디카르복실산 등의 디카르복실산, 치환, 비치환된 트리메스산, 1,2,4-나프탈렌트리카르복실산, 2,5,7-나프탈렌트리카르복실산 등의 트리카르복실산, 치환, 비치환된 1,2,4,5-벤젠테트라카르복실산, 1,4,5,8-나프탈렌테트라카르복실산 등의 테트라카르복실산류, 치환, 비치환된 4,4'-비피리딘, 1,4-(4-피리딜)벤젠과 같은 비피리딜류, 치환, 비치환된 이미다졸류, 벤즈이미다졸류를 들 수 있다.
안정성이 높은 다공성 고분자 금속 착체가 형성된다는 점에서, 치환, 비치환된 테레프탈산, 이소프탈산, 2,6-나프탈렌디카르복실산, 4.4'-비페닐디카르복실산 등의 디카르복실산, 치환, 비치환된 4,4'-비피리딘, 1,4-(4-피리딜)벤젠과 같은 비피리딜류를 적합하게 사용할 수 있다. 이들의 배위자는, 2종류 이상을 혼합해서 사용해도 된다.
테레프탈산이나, 이소프탈산과 같은, 카르복실기가 벤젠환에 대하여 2개 결합되어 있는 배위자 물질은, 벤젠환의 전자 밀도가 낮아져서, 금속 이온과의 상호 작용이 작아지고, 금속 이온의 확산 속도, 나노 와이어의 성장, 소실 속도가 향상되고, 응답 속도가 향상된다는 점에서 바람직하다.
비페닐디카르복실산과 DABCO(1,4-디아자비시클로[2.2.2]옥탄)와 같은, 크기가 다른 산성 배위자 물질과 염기성 배위자 물질의 조합은, 이방성 세공을 갖는 다공성 고분자 금속 착체가 얻어지기 쉽다는 점에서 바람직하다.
형성되는 다공성 고분자 금속 착체의 세공에는, 1차원, 2차원, 3차원의 3종의 차원이 존재한다. 도 2에 그들 개념도를 나타낸다. 결정격자를 입방체라 가정한 경우, 대면에만 관통 구멍이 존재하는 것이 1차원 세공, 4면에 관통 구멍이 존재하는 것이 2차원 세공, 6면 모두 관통 구멍이 존재하는 것이 3차원 세공이다. 네트워크 구조의 차원성과 세공의 차원성에는 직접적인 관계성은 없고, 네트워크 구조나 배위자의 크기로, 3차원 네트워크 구조이며, 3차원 세공을 갖는 것, 2차원 세공을 갖는 것, 1차원 세공을 갖는 것 등이 존재한다. 네트워크 구조의 차원성은 전술한 바와 같이, 다공성 고분자 금속 착체의 유연성 등에 영향을 미치지만, 세공의 차원성은, 세공 내의 금속 이온의 확산, 나노 와이어의 성장에 영향을 미치고, 결과로서 전기 특성에 큰 영향을 미친다.
3차원 세공은, 활성 금속 이온은 확산성이 높고, 또한 나노 와이어가 다방면으로 성장할 수 있다는 점에서, 도전성이 높은 재료가 얻어지고, 응답 속도가 우수하다. 또한, 나노 와이어가 다방면으로 신장되는 특징을 이용하여, 크로스 포인트의 CB-RAM을 형성 가능하며, 즉 메모리 소자에 대한 배선의 문제를 해결할 수 있다는 점에서 우수하다.
2차원 세공은, 3차원 세공에 비하여, 나노 와이어의 성장 방향이 한정되기 때문에, 보다 작은 미세 스위치의 설계가 가능하게 된다. 1차원 세공은, 2차원 세공보다 더 나노 와이어의 성장 방향이 한정되기 때문에, 보다 미세한 스위치의 설계가 가능해짐과 함께, 나노 와이어가 선 형상이 되고, 강성이 낮아지기 때문에, 나노 와이어의 성장, 소실에 수반하는 다공성 고분자 금속 착체에 대한 응력 발생이 저감되어, 반복 특성이 우수하다.
<세공의 이방성>
도 3에 도시한 바와 같이, 결정격자를 입방체라 가정한 경우, 각 면에 개방되어 있는 세공 직경이 동일하지 않은 경우가 이방성 세공이다. 각 면에 개방되어 있는 세공 직경이 동일한 경우가 등방성 세공이다. 이방성 세공을 이용함으로써, 세공의 차원성이 3차원이었다 하더라도, 어느 방위에만 금속 나노 와이어를 성장시키는 것이 가능하게 되어, 2차원 세공 혹은 1차원 세공을 갖는 다공성 고분자 금속 착체를 이용한 경우와 마찬가지 효과가 얻어지는 경우가 있다.
또한, 도 3에 도시하는 바와 같은 이방성 세공을 갖는 PCP를 이용한 경우, 도전성 보조제가 국소적인 도핑이 가능하게 된다. 예를 들어, 어떤 도전성 보조제(이하, 도전성 보조제 a라 호칭한다)를 다공성 고분자 금속 착체 전체에 침지한 후, 용매 등에 도전성 보조제 a를 함유한 다공성 고분자 금속 착체를 침지하면, 도면의 상하 방향의 세공 직경이 크기 때문에, 상하 방향으로만 도전성 보조제 a가 빠져 나간다. 그 결과, 결정의 중심에 층 형상으로 도전성 보조제의 첨가가 가능하게 된다. 이 재료를, 이번에는 별도의 도전성 보조제(이하, 도전성 보조제 b라 호칭한다)에 침지하는 것으로, 도전성 보조제 b는 세공 직경이 큰 상하 방향으로부터만 진입하기 때문에, 도전성 보조제 a층의 상하로 도전성 보조제 b층을 형성하는 것이 가능하게 된다.
또한, 금속 기판 상에 형성된 이방성을 갖는 다공성 고분자 금속 착체에서 이 도전성 보조제 a의 도핑, 이방성을 이용한 탈도프, 도전성 보조제 b의 도프 조작을 행한 경우, 도전성 보조제는 기판이 존재하지 않는 방향으로만 탈도프하기 때문에, 도펀트 a, b의 적층체가 얻어진다. 도펀트 a, b를 각각 p형n형으로 함으로써 pnp 접속, pn 접속 소자의 형성이 가능하게 된다.
<세공 직경의 영향>
세공 직경이 큰 다공성 고분자 금속 착체는, 전극 금속의 확산성이 높고, 또한 굵은 금속 나노 와이어가 형성되기 때문에, 응답 속도가 우수한 재료가 얻어진다. 세공 직경이 작은 다공성 고분자 금속 착체는, 전극 금속의 확산성이 낮고, 또한 가는 금속 나노 와이어가 형성되기 때문에, 재료의 응답 속도는 떨어지지만, 셀 사이즈를 작게 하는 것이 가능하게 되어, 보다 작은 스위치를 형성할 수 있다. 또한, 금속 나노 와이어가 가늘기 때문에, 나노 와이어의 형성, 소실에 수반하는 다공성 고분자 금속 착체에 대한 응력 발생이 작아, 재료의 내구성이 우수하다.
<세공의 방위>
이방성이 없는 삼차원 구조의 세공 이외는, 활성 금속 전극과 대향 전극 사이에 금속 나노 와이어가 성장하는 방위에 세공이 존재하고 있을 필요가 있다. 예를 들어, 1차원 세공이, 활성 금속 전극과 병행으로 존재하고 있어도, 도전성은 얻어지지 않고, 메모리 효과도 발현되지 않는다. 활성 금속 전극과 대향 전극 사이에 금속 나노 와이어가 성장하는 방위에 세공을 성장시키기 위해서는, 카르복실산류의 첨가나 앵커층의 이용 등의, 기존의 결정 방위를 제어하는 방법을 이용할 수 있다. 또한 박막 X선에 의해, 결정 중 세공의 방위를 확인하는 것이 가능하다.
<PCP 네트워크 구조와 스위칭 특성의 설명>
PCP의 네트워크 구조는, 도전성, 스위칭 특성에 영향을 미친다. 삼차원형 PCP란, 배위자와 금속 이온으로 구성되는, 네트워크 구조가 3차원의 정글짐 모양 상태인 PCP이다. 3차원 PCP는, 그 구조 때문에, 견뢰성이 우수하다. 즉, 메모리의 내구성의 특성의 점에서 우수하다.
2차원형 PCP란, 예를 들어 망과 같이, 금속 이온과 배위자로 형성되는 네트워크 구조가 2차원인 PCP이다. 네트워크 구조 자체는 2차원이지만, 이것이 다수 적층되는 것으로 결정 구조를 형성한다. 각 2차원의 네트워크간은, 약한 분자간 상호 작용이 작용하고 있을 뿐이기 때문에, 각 네트워크가 서로, 조금 어긋날 수 있어, 비교적 유연성이 우수하다. 이 때문에, 박막화했을 때에도, 외부 응력에 의해 균열이 생기기 어렵다는 등의 점에서 우수하다.
1차원형 PCP는 금속 이온과 배위자로 형성되는 네트워크가 선형 구조를 갖고 있는 PCP이다. 네트워크 구조 자체는 1차원이지만, 이것이 다수 적층됨으로써 결정 구조를 형성한다. 각 1차원의 네트워크간은, 약한 분자간 상호 작용이 작용하고 있을 뿐이며, 각 네트워크가 서로, 어긋날 수 있기 때문에, 유연성이 우수하다. 이 때문에, 나노 와이어의 형성, 소실을 반복해도 재료에 스트레스가 쌓이기 어려워, 응력 균열 등의 결함이 발생하기 어렵기 때문에, 반복 특성의 점에서 우수하다.
<다공성 고분자 금속 착체 도전체층의 형성 방법>
본 발명에서는, 기판 상에 다공성 고분자 금속 착체 도전체층을 형성한다.
<막 두께>
다공성 고분자 금속 착체 도전체의 층 두께는, 용도에 따라서 정할 수 있다. 메모리로서 이용하는 경우에는, 0.1 내지 1000㎚, 응답 속도의 속도 관점에서 0.3 내지 600㎚가 바람직하고, 1 내지 500㎚가 보다 바람직하다.
<형성 방법>
다공성 고분자 금속 착체 도전체층의 형성은, 기지의 다양한 방법을 이용할 수 있다.
(1) 침지법
침지법은, 기판(예를 들어, Au, Pt, W, Ru, In, Rh 등의 귀금속, 실리콘, 혹은 Cu, Ag, Zn, Co, Mn 등의 전이 금속, 혹은 Al에서 선택되는 금속판이나 그의 산화물의 판이고, 혹은 이들 금속이나 금속 산화물을 담지한 알루미나 등의 다공질 재료)에, 다공성 고분자 금속 착체의 형성의 토대가 되는 물질(이하, 「앵커재」라고 한다)로 층(이하, 「앵커층」이라고 한다)을 형성한 후에, 이것을, 다공성 고분자 금속 착체의 원료가 되는 배위자 물질, 금속 이온을 함유하는 용액에 침지하는 방법이다.
이 변법으로서, 앵커층을 형성한 기판을, 배위자 용액, 금속 이온 용액에 교대로 침지함으로써, 스텝 와이즈로 다공성 고분자 금속 착체층을 형성시키는 방법이 있다. 본 방법은, 두께를 정밀하게 제어할 수 있다는 점에서 적합하다.
앵커재로서 이용할 수 있는 물질은, 분자의 일단부에 기판에 대하여 친화성을 갖는 관능기를 갖고, 역의 일단부에 다공성 고분자 금속 착체에 대하여 친화성을 갖는 관능기를 갖는 물질 등을 들 수 있다.
기판에 대하여 친화성을 갖는 관능기로서는, 티올, 카르복실산, 인산, 술폰산, 아미노기, 피리딜기 등을 들 수 있다. 다공성 고분자 금속 착체에 대하여 친화성을 갖는 관능기로서는, 카르복실산, 인산, 술폰산, 아미노기, 피리딜기 등을 들 수 있다.
구체적인 앵커재 물질로서는, 1위에 SH기, 6위에 카르복실기를 갖는 노르말 헥산, 1위에 SH기, 6위에 피리딜기를 갖는 노르말 헥산, 1위에 SH기, 6위에 술폰산기를 갖는 노르말 헥산 등을 들 수 있다. 앵커재 물질은, 반드시 헥실기를 가질 필요는 없고, 다양한 길이의 직쇄, 분지쇄의 알킬쇄나 방향족 화합물을 이용할 수 있다.
앵커층으로서 이용되는 물질은, 분자의 양 말단에 관능기를 갖는 유기물 등을 들 수 있다. 즉, 일단부에 금속류와의 상호 작용을 갖는 티올 등의 관능기, 다른 쪽에, 금속 이온과 상호 작용할 수 있는 카르복실기나 피리딜기를 갖는 화합물이 바람직하다.
구체적으로는, 2-머캅토에탄올, 3-머캅토프로판올, 4-머캅토부탄올, 5-머캅토펜탄올, 6-머캅토헥산올, 12-머캅토운데칸올 등의 알코올 등의 알코올류, 2-머캅토에탄산, 3-머캅토프로판산, 4-머캅토부탄산, 5-머캅토펜탄산, 6-머캅토헥산산, 12-머캅토운데칸산, 12-머캅토도데칸산, 4-(2-머캅토에틸)벤조산, 4-(4-머캅토부틸)벤조산, 4-(12-머캅토운데칸)벤조산 등을 들 수 있다.
다공성 고분자 금속 착체가 치밀하게 형성된다는 점에서, 알킬기의 탄소수가 4 내지 12의 상기 알코올류, 카르복실산류나, 말단에 티올기를 갖고, 탄소수가 4-18의 노르말 알킬 말단 카르복실산이 적합하게 이용될 수 있다.
앵커층의 두께는, 다공성 고분자 금속 착체가 치밀하게 형성된다는 점에서 0.5 내지 400㎚가 바람직하고, 1 내지 40㎚가 보다 바람직하다. 또한, 도전성을 저하시키지 않는다는 관점에서 0.3 내지 120㎚가 바람직하고, 2 내지 20㎚가 보다 바람직하다.
또한 앵커층을 형성하지 않고, 기판 상에 직접 다공성 고분자 금속 착체를 형성하는 방법도 알려져 있다. 이 경우도, 상기 마찬가지로, 금속 이온과 배위자 물질의 양쪽을 함유한 용액에 기판을 침지하는 방법과, 금속 이온, 배위자 물질의 어느 것을 함유한 용액에 교대로 기판을 침지하는 방법이 알려져 있다.
상기 용액을 사용해서 다공성 고분자 금속 착체층을 형성시키는 방법의 변법으로서, 기판을, 금속 이온을 함유하지 않는 배위자 물질 용액에 침지하고, 기판과 배위자 물질과의 반응, 혹은 기판으로부터 용액으로 용출되는 금속 이온과의 반응에 의해, 금속염의 첨가없이 다공성 고분자 금속 착체층을 형성시키는 방법도 들 수 있다. 본 방법은, 매우 치밀한 다공성 고분자 금속 착체층을 형성할 수 있다는 점에서 바람직하다.
상기 유사 방법으로서, 금속 산화물과 배위자 물질의 반응에 의해, 다공성 고분자 금속 착체층을 형성시키는 방법도 들 수 있다. 본 방법을 이용하는 경우에는, 기판 표면에 금속 산화물층을 갖는 재료를 이용할 수 있다. 금속 산화물층의 두께는, 용도에 따라서 선택할 수 있지만, 치밀한 다공성 고분자 금속 착체층을 형성할 수 있다는 점에서 0.1 내지 1000㎚가 바람직하고, 1 내지 500㎚가 보다 바람직하다.
(2) 분사법
기판을, 다공성 고분자 금속 착체층을 형성시킬 수 있는 용액에 침지하는 대신, 가열 또는 비가열 상태의 기판에, 다공성 고분자 금속 착체층을 형성시킬 수 있는 용액을 분사하는 방법도 이용 가능하다. 분사 방법에 관해서는, 일반적인 스프레이 분무나, 잉크젯 방식에 의한 분무 등, 기지의 방법을 이용할 수 있다. 본방법에 있어서도, 앵커층을 형성해 두는 방법도 이용 가능하다.
(3) 도포 방법
상기 이외의 방법으로서, 배위자 물질, 금속 이온 등을 함유하고, 다공성 고분자 금속 착체층을 형성시킬 수 있는 슬러리를 기판에 도포 시공하는 방법도 들 수 있다. 도포 시공 방법으로서는 딥 코트, 스핀 코트 등의 기지의 방법이 이용 가능하다.
<다공성 고분자 금속 착체 도전체의 조제 방법>
본 발명의 다공성 고분자 금속 착체 도전체는, 다공성 고분자 금속 착체에 도전성 보조제를 첨가하는 것으로 조제가 가능하다.
다공성 고분자 금속 착체에 도전성 보조제를 첨가하는 방법으로서는, 이하의 방법을 들 수 있다.
(1) 함침법
도전성 보조제를 용해한 용액에 다공성 고분자 금속 착체를 함침시키는 함침법을 들 수 있다. 함침법은, 다양한 도전성 보조제를 다공성 고분자 금속 착체에 첨가할 수 있다는 점에서 우수하다. 또한 도전성 보조제의 첨가량을, 도전성 보조제의 농도나, 함침 시간, 온도를 제어함으로써 제어 가능하다는 점에서도 우수하다.
(2) 쉽 인 보틀법
또한 다른 방법으로서, 다공성 고분자 금속 착체를 합성할 때, 도전성 보조제를 공존시켜, 다공성 고분자 금속 착체의 세공 내에 도전성 보조제를 도입하는 방법도 들 수 있다. 쉽 인 보틀법에 의해 다공성 고분자 금속 착체의 세공 내에 도전성 보조제를 도입하는 방법은 알려져 있지 않지만, 촉매를 다공성 고분자 금속 착체의 세공 내에 도입하는 쉽 인 보틀법은 공지이다(Zawarotko 외, J. Am. Chem. Soc., (2011)10356). 구체적으로는 용액에 다공성 고분자 금속 착체의 원료가 되는 금속염, 배위자 물질 및 도전성 보조제를 용해시켜, 가온 등으로 다공성 고분자 금속 착체를 조제하는 방법이다.
다공성 고분자 금속 착체 중에는, 세공에 잘록부가 있는 것이 있고, 이러한 다공성 고분자 금속 착체에서는, 잘록부가 방해를 해서 도전성 보조제가 세공 안으로 들어가지 않는 경우가 있지만, 본 방법에 의하면, 이러한 타입의 다공성 고분자 금속 착체의 세공에 도전성 보조제를 도입하는 것이 가능하게 된다. 이 결과, 다량의 도전성 보조제를 세공 내에 도입하는 것이 가능하게 되어, 우수한 메모리 유지 시간을 갖는 재료가 얻어지기 쉽다. 도전성 보조제의 첨가량은, 합성 시에, 공존시키는 도전성 보조제의 양을 제어함으로써 제어 가능하다.
본 발명은, 도전성 다공성 고분자 금속 착체와 산화 환원 전위가 다른 2종류의 전극 금속으로 형성되는 미소 스위치이다. 이하에서, 2종류의 전극 금속에 관한 설명과, 그들의 금속과 다공성 고분자 금속 착체 도전체로 형성되는 미소 스위치의 형성 방법을 이하에 설명한다.
<전극 금속>
본 발명의 미소 스위치에서는, 산화 환원 전위가 다른 2종류의 금속을 전극에 사용한다. 전극 금속으로서, 산화 환원 전위의 차가 0eV 이상 내지 5.0eV 이하가 되는 금속을 조합하는 것이 바람직하고, 0.01eV 이상 내지 1.0eV 이하가 되는 금속을 조합하는 것이 보다 바람직하다.
제1 전극에 사용할 수 있는 금속의 예로서는, Au, Pt, W, Ru, In, Rh 및 실리콘을 들 수 있다. 이들의 금속은, 용매에 대한 용출 등이 일어나기 어려워, 전기적으로 안정적이다. Pt, Au, Ru, Ir, W가 화학적으로 안정적이어서 녹기 어려우므로 바람직하고, 그 중에서도 Au, Pt가, 전기 화학적으로 안정적인 점에서 보다 바람직하다.
또한, 제1 전극으로서, 산화인듐주석(ITO: Tin-doped In2O3), Nb 등을 도프한 산화티타늄, Ga나 Al 등을 도프한 산화아연, Nb 등을 도프한 SrTiO3, SrRuO3, RuO2, IrO2 등의 산화물을 사용할 수 있다.
제2 전극에 사용할 수 있는 금속으로서는, 저전압에서 용출되는 금속이며, 전기 화학적으로 활성의 도전성 금속으로 구성되며, Ag, Cu, Pb, Sn, Zn, Ni의 어느 것 또는 그들의 조합에서 선택되는 금속을 사용할 수 있다. Ag, Cu가 도전성이 높으므로 특히 바람직하다.
또한, 제1 전극에 PCP층의 세공 내를 이온마이그레이션하기 어려운 금속을, 제2 전극에 PCP층의 세공 내를 이온마이그레이션하기 쉬운 금속을 사용하는 경우도 있다. 또한, 제1 전극과 제2 전극의 조합 시에는, PCP층의 세공 내에 있어서의 전극 금속의 이온화의 용이함과 이온 마이그레이션의 용이함이 모두 제1 금속<제2 금속일 필요가 있다.
제1 전극, 제2 전극의 두께는 용도에 따라서 선택하면 되지만, 0.1㎚ 내지 100㎛인 것이 바람직하고, 1㎚ 내지 500㎚인 것이 보다 바람직하다. 메모리의 소형화를 위해서는, 제1 전극, 제2 전극의 두께는 가능한 한 얇은 쪽이 바람직하고, 500㎚ 이하로 하는 것이 바람직하다. 그러나, 본 방법에는, PCP의 형성 시에 금속을 용출시키고, 그 용출한 이온을 PCP의 원료로서 사용하는 방법이 포함되어 있기 때문에, 극단적으로 얇은 경우에는, 금속이 모두 용출되어버려 전극이 없어질 우려가 있다. 따라서, 금속 이온의 공급원으로서의 원자수를 확보하여, 안정적인 반복 특성(내구성)을 얻기 위해서는, 제1 전극, 제2 전극의 두께를 1㎚ 이상으로 하는 것이 바람직하다.
<회로의 구성>
회로 구성으로서는, 도 4에 도시한 바와 같이, 적층형, 평면형, 샌드위치형을 들 수 있다. 평면형은 프린터블 기술을 이용한 회로 형성에 바람직하다. 샌드위치형은, 고집적화에 유리하다. 적층형은 가일층의 고도화, 고기능화에 유리하다.
<미소 스위치의 형성 방법>
도 4에 도시하는 미소 스위치를 형성할 수 있으면 어느 것의 형성 방법도 사용할 수 있다. 제1 전극 금속, 제2 전극 금속에 다공성 고분자 금속 착체 도전체를 접촉시킬 필요가 있지만, 다공성 고분자 금속 착체는, 막 형상, 입자 형상의 어느 것이어도 된다. 또한, 다공성 고분자 금속 착체를 조제한 후, 1종 또는 2종의 금속에 접촉시킨 후, 여기에 도전성 보조제를 첨가함으로써 다공성 고분자 금속 착체를 다공성 고분자 금속 착체 도전체로 변환하여, 본 발명의 미소 스위치를 형성 해도 된다.
구체적으로는 예를 들어, 이하의 (1) 내지 (4)의 방법을 들 수 있다.
(1) 산화 환원 전위가 다른 2종류의 금속의 한쪽 금속판 위에 다공성 고분자 금속 착체 도전체층을 형성하고, 다른 한쪽의 금속 전극을 그 위에 스퍼터, 증착 등으로 형성하는 방법.
(2) 산화 환원 전위가 다른 2종류의 금속판의 한쪽의 금속판 위에 다공성 고분자 금속 착체를 형성하고, 여기에 도전성 보조제를 작용시켜 다공성 고분자 금속 착체를 도전체화한 후, 도전체화한 다공성 고분자 금속 착체 위에 다른 한쪽의 금속을 스퍼터, 증착 등으로 전극을 형성하는 방법.
(3) 산화 환원 전위가 다른 2종 금속의 갭을 미리 구성해 두고, 거기에 막 또는 입자 형상의 다공성 고분자 금속 착체를 형성시키고, 여기에 도전성 보조제를 작용시켜서 다공성 고분자 금속 착체를 도전체화시키는 방법.
(4) 산화 환원 전위가 다른 2종 금속의 갭을 미리 구성해 두고, 거기에 막 또는 입자 형상의 다공성 고분자 금속 착체 도전체를 형성시키는 방법.
<미소 스위치의 구조>
미소 스위치의 구조로서는, 도 5a 내지 도 5d에 예시한 바와 같이, 다공성 고분자 금속 착체 도전체(도면 중에서는 「PCP」로 나타내고 있다)에 대하여 복수의 전극이 설치되어 있는 구조를 들 수 있다. 다공성 고분자 금속 착체 도전체에 대한 전극의 위치로서는, 도 5a, 도 5b와 같은 샌드위치 구조 외에, 도 5c와 같은 위치 관계, 혹은 도 5d와 같은 동일면 위에 설치하는 방법을 들 수 있다. 이들 중, 어떠한 구조로 할지는, 목적으로 하는 미소 스위치의 기능 및 내장할 장치 등의 구조에 따라 선택할 수 있지만, 구조를 얇게 할 수 있다는 점에서는 도 5a, 도 5b의 구조가 바람직하고, 응답 속도를 전극 사이가 짧고, 응답 속도를 높인다는 관점에서는 도 5a의 구조가 바람직하고, 전극이 동일면에 있고, 제조가 용이하다고 하는 점에서는, 도 5d의 구조가 바람직하다.
<미소 스위치에 대한 액세스 방법>
종래의 NAND 플래시 등에서 이용되고 있는 기술을 이용할 수 있다.
본 발명의 미소 스위치에서, 도펀트를 국소 도핑함으로써, 회로의 형성, 트랜지스터의 형성 등에 대한 응용이 가능하게 된다. 이하, 회로의 형성, 트랜지스터의 형성 등에 대한 응용을 설명한다.
<도펀트의 국소 도프 방법과 크기>
도펀트를 국소 도프함으로써 pn 접합 등의 형성이 가능하게 된다. 그 형성 방법은 특별히 한정되지 않는다. 포토리소그래프의 기술을 사용해서 마스킹을 행한 후에 침지법으로 도핑하는 방법을 들 수 있다. 도펀트를 국소 도프함으로써 LSI를 형성하는 것이 가능하다.
국소 도프 방법으로서는, MOF(Metal-Organic Framework)막에 대하여, 프린터블 기술을 응용하여, 국소에 목적으로 하는 도펀트를 도프하는 것이 필요하다. 잉크젯을 이용한 경우, 수백㎚ 내지 수백㎛ 정도의 도프를 행할 수 있다. 단, 기능 발현을 위해서는 PCP로 구성되는 1셀에 대하여, 1 분자의 도펀트 첨가가 있으면 최저한 가능하게 된다.
<pn 접합의 형성 방법>
프린터블 기술에 의해, p형 도펀트, n형 도펀트를 임의의 장소에 나누어 넣음으로써, 본 발명의 미소 스위치를 pn 접합 소자로서 이용하는 것이 가능하다.
다른 나누어 넣는 방법으로서는, 마스킹해서 회로를 형성한 후에, p형 도펀트를 침지시켜, 탈 마스크를 행하고, 거기에 n형 도펀트를 도핑하는 방법 및 그 반대의 방법을 들 수 있다. 또한 다공성 고분자 착체에는, 이방성이 존재하는 것이 존재하기 때문에, p형 도펀트를 침지시켜, p형 도펀트가 도프된 다공 고분자 착체를 조제한 후, 용액에 접촉시키면, 특정면만으로부터 탈도펀트 현상이 발생한다. 본 성질을 이용하여, 탈도펀트 영역에 n형 도펀트를 도핑함으로써 pn 접합을 형성하는 것이 가능하게 된다.
<트랜지스터의 형성 방법>
상기 마찬가지 방법으로 pnp형 접합, npn형 접합을 형성시키면, 트랜지스터로서의 이용이 가능하게 된다.
<벌크 헤테로 정션형 태양 전지>
상기 기술을 이용함으로써, pn 접합면의 수를 매우 증가시킨 소자를 조제하는 것이 가능하게 된다. 본 재료는, 고성능의 벌크 헤테로 정션형의 태양 전지로서 이용하는 것이 가능하다.
본 발명의 다공성 고분자 금속 착체 도전체는, 다공성 고분자 금속 착체에, 도전성 보조제를 첨가해서 이루어지는 재료이다. 도전성 보조제는, 다공성 고분자 금속 착체의 금속 이온이나 배위자에 포함되는 산소, 질소 등의 극성을 갖고 있는 부위와 상호 작용함으로써, 도전성을 향상시킨다. 또한, 다공성 고분자 금속 착체의 세공 내부에서 비교적 애스펙트비가 큰 도전성 보조제가, 전압 인가에 수반하여, 회전하거나, 혹은 세공 내의 위치의 변화가 발생하여, 세공 내의 실효적인 용적이 변화하고, 이 실효적인 세공 용적의 변화와, 전압 인가에 수반하는 전극의 금속 이온의 세공 내 확산 및 이것의 환원에 기초한 금속 나노 와이어의 생성 및 이 역반응에 기초한 금속 나노 와이어의 소실에 의해, 스위치 효과를 발현하고 있다고 생각된다.
다공성 고분자 금속 착체 도전체는, 전압의 인가에 의해, 실효적으로 분해하지 않는 견뢰성을 갖고 있는 것이 중요하다. 도전성 보조제의 세공 내에서의 회전이나 위치의 변화, 나아가 나노 와이어의 생성을 위해서는, 도전성 보조제가 비교적 애스펙트비가 큰 형상을 갖고 있고, 또한 세공 내에서 도전성 보조제 분자를 이동시킬 수 있는 정도의 공극이 발생할 정도의 크기인 것이 중요하다고 생각된다. 그러나, 본 발명은 이 이론에 구속되는 것은 아니고, 본 발명의 다공성 고분자 금속 착체의 특성도 이 이론에 의해 제한되는 것은 아니다.
<다공성 고분자 금속 착체의 분석>
다공성 고분자 금속 착체의 분석에는 다양한 조건이 있고, 일의적으로 결정할 수 있는 것은 아니지만, 단결정의 경우에는 단결정 X선 구조 해석을 이용할 수 있다. 기지의 다공성 고분자 금속 착체는, 단결정의 경우 및 분말 샘플의 경우 모두 분말 X선 회절에 의해, 기지의 분말 X선 회절 패턴과 대조함으로써, 분석이 가능하다. 또한, 다공성 고분자 금속 착체의 다공성은, 열중량 분석에 의해, 세공 내에 포함되어 있는 용매 등의 양을 측정함으로써, 대략의 다공성 예측이 가능하다. 분말 X선 회절 측정에는, 브루커 AX(주)사 제조 분말 X선 장치 DISCOVER D8 with GADDS 및 리가쿠(주)사 제조 분말 X선 장치 SmartLab을 사용할 수 있다. TG 측정에는 리가쿠 열중량 분석기 TG8120을 사용할 수 있다.
<PCP의 기판 상에 대한 형성>
다공성 고분자 금속 착체(PCP)의 기판 상에 대한 형성 방법은, 기지의 방법을 이용할 수 있고, 치밀한 다공성 고분자 금속 착체를 형성할 수 있으면 된다. 예로서 배위자와 금속 이온이 용해한 용액에 기판을 침지하는 방법(Fiscer 외, Chem. Commun. 2009, 1031), 배위자 용액과 금속 이온 용액에 교대로 기판을 침지하는 스텝 바이 스텝으로 다공성 고분자 금속 착체를 형성하는 방법(Fiscer 외, Angew. Chem. Int. Ed. 2009, 48, 5038), 기판과 배위자를 반응시키는 방법(Kitagawa 외, Nature Mater. (2012)717), CVD법을 이용하는 방법(Fiscer 외, J. Am. Chem. Soc., 2008, 130, 6119) 등을 들 수 있다. 막 두께의 분석은, 일반적인 Pt 데포지션 후, SEM에 의한 단면 관찰을 이용할 수 있다.
<메모리로서의 평가 방법>
전압 소인-전류 측정에 의해 저항 히스테리시스를 확인함으로써, 메모리로서의 동작을 확인한다. 측정에는 반도체 파라미터·애널라이저 Agilent 4155C를 사용할 수 있다.
회로는 전극/PCP/전극(GND)형의 소자에, 2 단자 콘택트를 취함으로써 형성했다. 콘택트는 일본 마이크로닉스 HFP-120A-201 첨단 직경 3um의 텅스텐 동축 프로브를 사용할 수 있다.
반도체 파라미터·애널라이저 Agilent 4155C에 의한 전압 소인은 Agilent VEE에 의한 자작 프로그램으로 20㎷ 스텝으로 전압을 변화시키면서 행하고 있다. 여기서, 인가 전압은 소자 구조 및 특성에 따라서 0-20V, 전압 인가 속도는 64us/20㎷, set 시에 소자 파괴를 방지하기 위한 제한 전류값 Icomp은 1㎃로 설정했다. 또한, 메모리 소자의 저항값 Rreg의 판독 전압 Vread는 0.2V이고, Set 동작, Reset 동작의 전압 상승 및 강하 시에 계측하고 있다(식 A 참조).
Rreg=V(0.2V)/I(0.2V) …(식 A)
도 1은 본 발명의 미소 스위치로부터 제작한 메모리 소자의 데이터 유지 특성의 평가를 나타낸 그래프이다. 데이터 유지 특성의 평가에서는 0.2V의 전압을 저저항 시에는 Reset 방향으로, 고저항 시에는 Set 방향으로 인가하고 그때의 저항값을 (식 A)의 방법으로 도출함으로써, 평가하고 있다. 측정 간격은 10초 간격이며, 측정 시간은 1분에서 24시간으로 행하였다. 또한, 반복 동작 특성의 평가에 있어서는, 여기에 기술한 전압 인가를 반복함으로써 확인하고 있다.
실시예
이하, 본 발명의 바람직한 예를 설명하지만, 본 발명은 이들 예에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환 및 그 외의 변경이 가능하다.
실시예(발명예) 및 비교예의 미소 스위치의 다공성 도전체, 제1 전극, 제2 전극의 상세를, 이하의 각 표에 나타낸다. 표 중의 약어는 이하와 같다.
TCNQ: 테트라시아노퀴노디메탄
TCNE: 테트라시아노에틸렌
TTF: 테트라티아풀발렌
BEDT-TTF: 비스(에틸렌디티오)테트라티아풀발렌-테트라티아풀발렌 복합체
TDAE: 테트라키스(디메틸아미노)에틸렌
BMIB: 1-부틸-3-메틸이미다졸륨브로마이드
TMATFB: 테트라메틸암모늄테트라플루오로보레이트
TMAHFP: 테트라메틸암모늄헥사플루오로포스페이트
<전기 화학적 평가 항목>
<메모리 기능의 정의>
저저항 상태의 저항값을 RL, 고저항 상태의 저항값을 RH라 정의하고, 메모리 기능을 이하와 같이 평가했다.
저항비 RH/RL을,
100 이상: A
10 이상, 100 미만: B
1.5 이상, 10 미만: C
1.5 미만: D
라 평가했다.
<메모리의 내구성>
메모리의 내구성은, 재료 제조 후, 3일 이내의 I-V 평가의 값(초기값)에 대하여, 1개월 후의 평가의 값으로 정의할 수 있다. 초기값에 대하여, 80% 이상의 값을 유지하고 있는 것을 A, 50% 이상 80% 미만의 값을 유지하고 있는 것을 B, 30% 이상 50% 미만의 값을 유지하고 있는 것을 C, 30% 미만의 값을 유지하고 있는 것을 D라 하였다.
<메모리의 응답 속도(스위칭 소자의 응답 속도)>
메모리의 응답 속도는, 어떤 폭을 갖는 전압 펄스(또는 전류 펄스)를 메모리 소자에 인가하고, 스위칭(리셋 또는 세트)이 발생할 때까지 펄스 높이를 서서히 증가시킴으로써 어림 잡을 수 있다. 리셋 혹은 세트 발생의 판단 기준은 (1) 메모리 기능의 정의에 나타낸 바와 같다.
복수의 펄스폭에 대하여 스위칭이 발생하는 펄스 높이를 구함으로써, 펄스폭, 즉 메모리의 응답 속도와 펄스 높이의 관계가 얻어진다. 이 관계를 내삽 혹은 외삽함으로써, 임의의 펄스 높이에 대한 메모리 응답 속도를 추산할 수 있다. 마찬가지로, 어떤 높이를 갖는 전압 펄스(또는 전류 펄스)를 메모리 소자에 인가하고, 스위칭(리셋 또는 세트)이 발생할 때까지 펄스폭을 서서히 증가시킴으로써도, 펄스 높이와 메모리 응답 속도의 관계를 구하는 것이 가능하다. 높이 3V의 펄스 전압을 인가했을 때의 응답 속도에 의해, 이하의 기준으로 성능을 판단한다.
10㎱ 이상, 1㎲ 미만: A
1㎲ 이상, 10㎲ 미만: B
10㎲ 이상, 100㎲ 미만: C
100㎲ 이상: D
<메모리의 유지 시간>
메모리의 데이터 유지 시간은, 일정 전압 혹은 일정 전류를 유지한 상태에서 메모리 소자의 저항 추이를 모니터하고, 모니터 아래에 있는 메모리의 저항이 저저항 혹은 고저항이라 정의된 저항값의 범위를 벗어날 때까지의 시간을 평가함으로써 추산된다. 온도 혹은 습도를 높임으로써 가속 시험을 행하는 경우가 많다.
평가 기준으로서, 정의된 저항값의 범위를 벗어날 때까지의 시간이, 24시간 이상을 A, 5000초 이상 24시간 미만을 B, 100초 이상 5000초 미만을 C, 100초 미만을 D라 평가했다.
<메모리의 재기입 횟수(반복 가능 횟수)>
메모리의 재기입 횟수(반복 가능 횟수)의 추산은, 전압 소인(또는 전류 소인) 혹은 펄스 전압(또는 펄스 전류)을 인가하고, 저저항화(세트)와 고저항화(리셋)를 교대로 반복함으로써 평가된다. 세트 혹은 리셋이 일어나야 할 장면에 있어서, 전압 소인(또는 전류 소인) 혹은 펄스 전압(또는 펄스 전류) 인가 후의 저항값이, 저저항 혹은 고저항과 식별되는 저항의 범위 내로 스위치하지 않을 때, 이것을 에러로 간주하고, 여기까지의 스위칭 횟수를 반복 가능 횟수라 정의한다. ±1V/s의 일정 속도로, 전압을 ±3V까지 반복 소인함으로써, 리셋을 교대로 발생시킨다. 동작 불능이 될 때까지 스위칭을 반복하고, 다음의 조건으로 반복하여, 특성의 우열을, 등급을 나누어서 평가했다.
A: 106회 이상
B: 106회 미만 내지 105회 이상
C: 105회 미만 내지 104회 이상
D: 104회 미만
실시예 1(발명예)
통칭 HKUST-1이라 불리는, 구리 이온을 함유하고, 삼차원 등방성의 네트워크 구조를 갖고 있는 다공성 고분자 금속 착체를, Fiscer 외, Chem. Commun. 2009, 1031 등의 논문의 조건으로, 단, 전극 금속의 존재 하에서 합성함으로써, 전극 상에 HKUST-1의 박층(두께 0.1 내지 1 미크론)을 형성했다. 여기서 삼차원 등방성의 네트워크 구조란, X선 구조 해석에 의해 밝혀진 결정 구조가, X, Y, Z의 모든 축에서 보아도 똑같은 구조인 구조를 의미한다. 본 다공성 고분자 금속 착체를 표면에 적층한 전극을, 도전성 보조제인 테트라시아노퀴노디메탄의 디클로로메탄 포화 용액에, 실온에서 24시간 침지했다. 이 도전성 보조제를 첨가함으로써 형성된 다공성 고분자 금속 착체 도전체를 표면에 갖는 전극을, 전술한 방법으로 메모리 회로에 형성하고, 상술한 전압 소인-전류 측정에 의해 저항 히스테리시스를 확인함으로써 메모리 효과를 확인했다.
이 예에서는, 스위칭 소자의 응답 속도는 문제없지만, 내구성은 낮았다. 이것은, HKUST-1의 세공 사이즈에 대하여, 도펀트의 테트라시아노퀴노디메탄이 작고, 또한 HKUST-1에 포함되어 있는 구리 이온과 테트라시아노퀴노디메탄의 상호 작용이 약하기 때문에, HKUST-1의 세공 안에서 도펀트의 테트라시아노퀴노디메탄이 이동해버려, 메모리 효과가 상실되었다고 추측된다.
실시예 2 내지 10(발명예)
실시예 1과 마찬가지로 하여, 각종 도전 보조제를 함유하는 재료를 조제하고, 실시예 1과 마찬가지 방법으로 평가했다. 그 결과 메모리 효과를 확인했다.
실시예 11 내지 20(발명예)
Caskey 외, J. J. Am. Chem. Soc. 2008, 130, 10870에 「CPO-27-Ni」라고 기재한, 니켈 이온을 함유하고, 삼차원 등방성의 네트워크 구조를 갖고 있는 다공성 고분자 금속 착체를 문헌에 기재한 방법으로 합성하고, 실시예 1 내지 10과 마찬가지로 도전성 재료로 조제하여, 메모리 효과의 평가를 행하였다. 그 결과 우수한 메모리 효과를 확인했다.
실시예 21 내지 32(발명예)
Kim 외, Angew. Chem. Int. Ed. (2004)5033에 기재한, 아연 이온을 함유하고, 삼차원 이방성의 네트워크 구조를 갖고 있는 다공성 고분자 금속 착체(문헌에 화합물 1이라고 기재)를 함유하고, 문헌에 기재한 방법으로 합성하고, 실시예 1 내지 10과 마찬가지로 도전성 재료로 조제하고, 메모리 효과의 평가를 행하였다. 그 결과 우수한 메모리 효과를 확인했다. 여기서 삼차원 이방성의 네트워크 구조란, X선 구조 해석에 의해 밝혀진 결정 구조가, X, Y, Z의 어느 것의 축에서 보면, 다른 축에서 본 구조와 다른 구조인 것을 의미한다.
실시예 33 내지 41(발명예)
Burrows 외, Dalton Trans. (2008)6788에 기재한, 구리 이온을 함유하고, 2차원 네트워크 구조를 갖고 있는 다공성 고분자 금속 착체(문헌에 화합물 1이라고 기재)를 함유하고, 문헌 기재된 방법으로 합성하고, 실시예 1 내지 10과 마찬가지로 도전성 재료로 조제하여, 메모리 효과의 평가를 행하였다. 그 결과, 우수한 메모리 효과를 확인했다.
실시예 42 내지 50(발명예)
모리 외, Chem. Lett., (2002)12에 기재한, 로듐 이온을 함유하고, 1차원 네트워크 구조를 갖고 있는 다공성 고분자 금속 착체(문헌에 화합물 1이라고 기재)를 함유하고, 문헌 기재된 방법으로 합성하고, 실시예 1 내지 10과 마찬가지로 도전성 재료로 조제하여, 메모리 효과의 평가를 행하였다. 그 결과, 우수한 메모리 효과를 확인했다.
Figure pct00001
실시예 51 내지 100(발명예)
실시예 1 내지 50과 마찬가지로, 각종 도펀트를 함유하는 다공성 고분자 금속 착체를 합성하고, 메모리 효과를 확인했다. 단, 실시예 1 내지 50과 같이, 다공성 고분자 금속 착체를 합성한 다음, 도전성 보조제를 첨가하는 것은 아니고, Zawarotko 외, J. Am. Chem. Soc., (2011)10356에 기재한 바와 같이, 다공성 고분자 금속 착체를 합성하는 용액 중에 목적으로 하는 도전성 보조제를 공존시킴으로써, 다공성 고분자 금속 착체의 세공 내에 도전성 보조제를 도입시키는, 쉽 인 보틀의 방법으로, 도전성 보조제-다공성 고분자 금속 착체의 복합체를 합성하고 있다.
Figure pct00002
실시예(발명예)의 평가 결과를 이하의 각 표에 나타낸다.
Figure pct00003
Figure pct00004
비교예 1 내지 5
비교예 1 내지 5로서, 상기 실시예 1, 11, 21, 33, 42와 마찬가지 방법으로 다공성 고분자 금속 착체를 합성하고, 단 도전성 보조제를 첨가하지 않고 조제했다. 이들 평가를 행한 결과를 표 5에 나타낸다. 어느 것의 비교예도, 메모리 기능은 평가가 D로 되었다. 또한, 충분한 메모리 기능을 얻지 못하였기 때문에, 내구성 및 스위칭 소자의 응답 속도에 대해서는 평가하지 못하였다.
Figure pct00005
실시예(발명예) 및 비교예의 미소 스위치의 다공성 도전체, 제1 전극, 제2 전극의 상세를 표 6 및 표 7에 나타낸다.
Figure pct00006
Figure pct00007
표 6, 표 7 중 약어는 이하와 같다.
TCNQ: 테트라시아노퀴노디메탄
BEDT-TTF: 비스(에틸렌디티오)테트라티아풀발렌
btc: 트리메스산
tpa: 테레프탈산
btb: 1,3,5-(4-카르복시페닐)벤젠
bpy: 4,4'-비피리딜
Hatz: 3-아미노-1,2,4-트리아졸
Bpe: 1,2-비스(4-피리딜)에틸렌
Dabco: 1,8-디아자비시클로옥탄
3,6-비스-(피리딘-4-일)-1,2,4,5-테트라진
ipa: 이소프탈산
pyz: 피라진
표 6, 표 7 중 「다공성 고분자 금속 착체 네트워크」란, 다공성 고분자 금속 착체의 골격의 차원성(1차원, 2차원, 3차원)을 의미한다. 「세공 타입」이란, 다공성 고분자 금속 착체가 갖는 세공의 차원성(1차원, 2차원, 3차원)을 의미한다.
실시예 101
통칭 HKUST-1이라 불리는 다공성 고분자 금속 착체(Williams 외, Science(1999)283, 1148의 HKUST-1이라 기재한 화합물)를, 활성 금속의 존재 하에서 합성함으로써, 활성 금속의 표면에 HKUST-1의 박막(약 100 미크론 두께)을 형성시켰다. 본 재료를, 도전성 보조제인 테트라시아노퀴노디메탄의 디클로로메탄 포화 용액에, 실온에서 24시간 침지했다. 본 도전성 보조제를 첨가함으로써 형성된 다공성 고분자 금속 착체 도전체를 표면에 갖는 전극을, 전술한 방법으로 메모리 회로에 형성하고, 상술한 전압 소인-전류 측정에 의해 저항 히스테리시스를 확인함으로써 메모리 효과를 확인했다.
실시예 102 내지 121
표 6에 기재된 문헌의 방법에 따라, 활성 금속 표면에 합성하고, 실시예 101과 마찬가지 방법에 의해, 표 6에 기재된 도전성 보조제 1의 포화 용액에 함침해서 다공성 고분자 금속 착체 도전체를 표면에 갖는 전극을 제작하고, 또한 실시예 101과 마찬가지로 하여 메모리 회로를 형성했다. 평가 결과를 표 8에 기재한다. 다공성 고분자 금속 착체를 구성하는 금속 이온이 구리 이온의 경우에는, 반복 가능 횟수가 비교적 낮은 경향이 보였다. 다공성 고분자 금속 착체 네트워크가 3차원인 것은, 비교적 메모리 유지 시간이 짧은 경향이 보였다.
실시예 122 내지 124
표 6에 기재한 방법으로, 실시예 102 내지 121과 마찬가지로 하여 메모리 회로를 형성했다. 단, 실시예 102 내지 120과는 도펀트가 다르다. 평가 결과를 표에 기재한다.
실시예 125 내지 127
표 6에 기재한 방법으로, 실시예 102 내지 120과 마찬가지로 하여 메모리 회로를 형성했다. 단, 도전성 보조제 1의 포화 용액에, 테트라플루오르붕산테트라에틸암모늄을 도전성 보조제 2로 하여, 포화 농도로 공존시킨 용액을 사용했다. 평가 결과를 표에 기재한다.
도전성 보조제 2가 있는 조건에서는, 다공성 고분자 금속 착체를 구성하는 금속 이온이 구리 이온이어도 뛰어난 반복 가능 횟수였다.
실시예 128 내지 130
표 6에 기재한 방법으로, 실시예 102 내지 120과 마찬가지로 하여 메모리 회로를 형성했다. 단, 다공성 고분자 금속 착체를 합성할 때, 표 6에 기재된 도전성 보조제 1을 포화 농도의 1/10의 농도로 공존시켰다(쉽 인 보틀법). 평가 결과를 표 8에 기재한다. 쉽 인 보틀법으로 제조한 경우에는, 다공성 고분자 금속 착체 네트워크가 3차원에서도 메모리 유지 시간이 우수했다.
실시예 131
금속 동판을, 0.2mM 농도의 트리메스산 에탄올 용액 50mL에 침지하고, 40℃에서 6시간 반응시킨 후, 동판을 용액으로부터 핀셋으로 취출하고, 무수 에탄올 용액에 3회, 10초씩 침지하여 세정하고, 실온에서 감압 건조했다. 분말 X선의 해석 결과, Williams 외, Science(1999)283, 1148에 HKUST-1이라고 기재한 화합물인 것을 확인했다. 본 재료를 실시예 101과 마찬가지로 하여 메모리 회로를 구성했다.
실시예 132
실시예 131과 마찬가지로, 단, 도전성 보조제 1로서 BEDT-TTF를 사용해서 메모리 회로를 구성했다.
실시예 133
실시예 131과 마찬가지로, 단, 트리메스산 대신에 테레프탈산을 사용했다. 동판 상에 형성된 화합물이, Tannenbaum 외, Eur. J. Inorg. Chem. , 2009, 2338에 기재한 화합물(Cu2 + 이온, 테레프탈산 및 게스트 분자의 DMF로 구성된 Cu(tpa)·(dmf)라고 표기되어 있는 다공성 고분자 금속 착체)인 것을 확인했다. 본 재료를 사용해서 메모리 회로를 구성했다.
실시예 134
실시예 133과 마찬가지로, 단, 도전성 보조제 1로서 BEDT-TTF를 사용해서 메모리 회로를 구성했다.
비교예 6
실시예 101과 마찬가지로 메모리 회로를 구성했다. 단, 도전성 보조제의 용액에 대한 함침은 행하지 않았다. 본 메모리 회로는 메모리 효과를 발현하지 않았다.
비교예 7
실시예 101과 마찬가지로 메모리 회로를 구성했다. 단, 활성 금속은 사용하지 않고, 양 전극 모두 플라티나를 사용했다. 본 메모리 회로는 메모리 효과를 발현하지 않았다.
비교예 8
표 7에 기재된 문헌에 따라, 재료를 조제하고, 실시예 101과 마찬가지로 메모리 회로를 구성했다. 즉, 금속 이온에 Bi(15족)를 사용했다. 본 메모리 회로는 메모리 효과를 발현하지 못하였다.
Figure pct00008
Figure pct00009
본 발명은, 다공성 고분자 금속 착체에, 도전성 보조제를 첨가해서 얻어지는 신규 다공성 고분자 금속 착체 도전체와, 2종류의 전극 금속으로 구성되는 미소 스위치를 제공할 수 있다. 본 발명의 다공 고분자 금속 착체 도전체와 2종의 금속으로 형성되는 미소 스위치는, 메모리로서 이용하는 것이 가능하다. 또한 본 발명은 랜덤 액세스 메모리, 스토리지 클래스 메모리 및 그것을 활용한 집적 회로(메모리 칩, LSI), 기억 장치(SSD, SD 카드, USB 메모리 등), 학습 기능을 갖춘 메모리 회로, FPGA(Field Programmable Gate Array)용 회로 전환 스위치, 그 외 장치(센서)로서 이용하는 것이 가능하다.

Claims (21)

  1. 제1 전극, 제2 전극 및 다공성 고분자 금속 착체 도전체로 구성되는 미소 스위치이며,
    상기 다공성 고분자 금속 착체 도전체가, 하기 식 (1)로 표시되고,
    상기 제1 전극을 구성하는 금속과 상기 제2 전극을 구성하는 금속은, 산화 환원 전위가 다른 것을 특징으로 하는 미소 스위치.
    [MLx]n(D)y (1)
    여기서, M은 원소 주기율표의 2 내지 13족에서 선택되는 금속 이온을 나타내고, L은 상기 M에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 상기 M과 가교할 수 있는 배위자를 나타내고, D는 금속 원소를 포함하지 않는 도전성 보조제를 나타낸다. x는 0.5 내지 4이고, y는 x 하나에 대하여 0.0001 내지 20이다. n은 [MLx]로 이루어지는 구성 단위의 반복수를 나타내고, n은 5 이상이다.
  2. 제1항에 있어서, 상기 D가 탄소-탄소 다중 결합을 분자 내에 갖고, 또한 황 또는 질소 원자를 함유하는 화합물인, 미소 스위치.
  3. 제1항에 있어서, 상기 D가 탄소-탄소 다중 결합을 분자 내에 갖고, 또한 상기 탄소-탄소 다중 결합에, 전자 흡인성기 또는 전자 공여성기가 결합되어 있는 화합물, 혹은 공액계가 발달한 방향족 화합물인, 미소 스위치.
  4. 제2항 또는 제3항에 있어서, 상기 D가 테트라시아노에틸렌, 테트라시아노퀴노디메탄, 벤조퀴논, 또는 그들의 유도체로 이루어지는 군에서 선택되는 억셉터형 화합물인, 미소 스위치.
  5. 제2항 또는 제3항에 있어서, 상기 D가 테트라티아풀발렌 또는 그들의 유도체에서 선택되는 도너형 화합물인, 미소 스위치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 다공성 고분자 금속 착체 도전체 중에, 상기 D를 2종 이상 함유하는, 미소 스위치.
  7. 제6항에 있어서, 상기 2종 이상의 D 중 적어도 1종이, 분자 내에 전하를 갖는 유기물로 이루어지는 유기성 도전성 보조제인, 미소 스위치.
  8. 제7항에 있어서, 상기 유기성 도전성 보조제가, 4급 암모늄염, 포스포늄염류, 아민-알칼리 금속 이온 컴플렉스, 이미다졸륨염류, 피리디늄염류 및 술포늄염류로 이루어지는 군에서 선택되는, 미소 스위치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 D의 함유량이, 상기 다공성 고분자 금속 착체 도전체에 대하여 0.001 내지 30질량%인, 미소 스위치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 M이 크롬, 망간, 철, 코발트, 니켈, 구리, 아연, 희토류, 지르코늄에서 선택되는 2가, 3가 또는 4가의 금속 이온인, 미소 스위치.
  11. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 L이 분자 내에 카르복실기를 2개 이상 함유하는 방향족 화합물인, 미소 스위치.
  12. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 L이 분자 내에 카르복실기를 2개 이상 함유하는 비방향족 화합물인, 미소 스위치.
  13. 제11항에 있어서, 상기 L이 분자 내에 배위성의 질소 원자를 2개 이상 함유하는 방향족 화합물인, 미소 스위치.
  14. 제12항에 있어서, 상기 L이 분자 내에 배위성의 질소 원자를 2개 이상 함유하는 비방향족 화합물인, 미소 스위치.
  15. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 M이 마그네슘, 알루미늄, 칼슘, 스칸듐, 망간, 철(II), 철(III), 코발트, 니켈, 구리, 아연, 지르코늄 루테늄, 로듐, 팔라듐, 은, 카드뮴, 인듐 및 레늄으로 이루어지는 군에서 선택되고,
    상기 L이 치환, 비치환된 테레프탈산, 이소프탈산, 2.6-나프탈렌디카르복실산, 2.7-나프탈렌디카르복실산, 4.4'-비페닐디카르복실산, 트리메스산, 치환, 비치환된 4,4'-비피리딘, 1,4-(4-피리딜)벤젠 및 치환, 비치환된 이미다졸로 이루어지는 군에서 선택되는, 미소 스위치.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 제1 전극을 구성하는 상기 금속과 상기 제2 전극을 구성하는 상기 금속과의 산화 환원 전위의 차가 0eV 내지 5.0eV인, 미소 스위치.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 제1 전극을 구성하는 상기 금속이, Au, Pt, W, Ru, In, Rh 및 실리콘으로 이루어지는 군에서 선택되는 금속이며,
    상기 제2 전극을 구성하는 상기 금속이, Cu, Ag, Zn, Co, Mn 및 Al로 이루어지는 군에서 선택되는 금속인, 미소 스위치.
  18. 제17항에 있어서, 상기 제1 전극을 구성하는 상기 금속이, 산화인듐주석(ITO: Tin-doped In2O3), Nb를 도프한 산화티타늄, Ga 또는 Al을 도프한 산화아연 및 Nb를 도프한 SrTiO3, SrRuO3, RuO2 또는 IrO2로 이루어지는 군에서 선택되는, 미소 스위치.
  19. 제1항 내지 제18항 중 어느 한 항에 기재된 미소 스위치를 사용해서 구성된 전자 디바이스.
  20. 금속 이온과, 배위자를 혼합하여, 다공성 고분자 금속 착체를 형성하는 공정과,
    상기 다공성 고분자 금속 착체를 제1 및 제2 전극에 접촉시키는 공정과,
    상기 제1 및 제2 전극에 접촉시킨 상기 다공성 고분자 금속 착체와, 도전성 보조제를 혼합하여, 다공성 고분자 금속 착체 도전체를 형성하는 공정
    을 포함하는, CB-RAM용 미소 스위치의 제조 방법이며,
    상기 금속 이온은, 주기율표의 2 내지 13족에서 선택되고,
    상기 배위자는, 상기 금속 이온에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 상기 금속 이온과 가교할 수 있는 것이고,
    상기 도전성 보조제는, 금속 원소를 포함하지 않는 물질이고,
    상기 제1 전극을 구성하는 금속과 상기 제2 전극을 구성하는 금속 사이에서 산화 환원 전위가 다른 것을 특징으로 하는 CB-RAM용 미소 스위치의 제조 방법.
  21. 금속 이온과, 배위자와, 도전성 보조제를 혼합하여, 다공성 고분자 금속 착체 도전체를 형성하는 공정과,
    상기 다공성 고분자 금속 착체 도전체를 제1 및 제2 전극에 접촉시키는 공정
    을 포함하는, 미소 스위치의 제조 방법이며,
    상기 금속 이온은, 주기율표의 2 내지 13족에서 선택되고,
    상기 배위자는, 상기 금속 이온에 배위할 수 있는 관능기를 2개 이상 그 구조 내에 함유하여 2개의 상기 금속 이온과 가교할 수 있는 것이고,
    상기 도전성 보조제는, 금속 원소를 포함하지 않는 물질이고,
    상기 제1 전극을 구성하는 금속과 상기 제2 전극을 구성하는 금속 사이에서 산화 환원 전위가 다른 것을 특징으로 하는 미소 스위치의 제조 방법.
KR1020187021299A 2016-01-22 2017-01-20 미소 스위치 및 그것을 사용하는 전자 디바이스 KR102191263B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-010865 2016-01-22
JP2016010864 2016-01-22
JPJP-P-2016-010864 2016-01-22
JP2016010865 2016-01-22
PCT/JP2017/001949 WO2017126664A1 (ja) 2016-01-22 2017-01-20 微小スイッチおよびそれを用いる電子デバイス

Publications (2)

Publication Number Publication Date
KR20180098603A true KR20180098603A (ko) 2018-09-04
KR102191263B1 KR102191263B1 (ko) 2020-12-15

Family

ID=59362008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187021299A KR102191263B1 (ko) 2016-01-22 2017-01-20 미소 스위치 및 그것을 사용하는 전자 디바이스

Country Status (5)

Country Link
US (1) US11127898B2 (ko)
JP (1) JP6653905B2 (ko)
KR (1) KR102191263B1 (ko)
CN (1) CN108496251B (ko)
WO (1) WO2017126664A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210019003A (ko) * 2018-06-12 2021-02-19 코쿠리츠 다이가쿠 호우진 돗토리 다이가쿠 도전성 브리지형 메모리 장치, 그 제조방법 및 스위치 소자
JP7359793B2 (ja) * 2020-04-21 2023-10-11 トヨタ自動車株式会社 電界効果トランジスタ、ガスセンサー、及びその製造方法
CN112225914B (zh) * 2020-10-14 2022-03-08 江苏科技大学 一种CuTCNQ@CuBTC核壳材料及其制备方法
CN113555500B (zh) * 2021-06-25 2023-10-27 深圳大学 一种阻变存储器及制备方法
JP2023081627A (ja) 2021-12-01 2023-06-13 キオクシア株式会社 有機分子メモリ
CN116390607B (zh) * 2023-03-17 2023-10-20 天津大学 一种提高晶体管光电性能的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834048B1 (ko) 1969-04-21 1973-10-18
KR20060100581A (ko) * 2005-03-17 2006-09-21 삼성전자주식회사 유무기 복합체 다공성 물질을 이용한 비휘발성 나노 채널메모리 소자
JP2010058034A (ja) * 2008-09-03 2010-03-18 Nippon Steel Corp 特性変化型スイッチング材料及びこれを用いたスイッチング方法
WO2013161452A1 (ja) 2012-04-23 2013-10-31 国立大学法人京都大学 多孔性配位高分子－イオン液体複合体
JP2015046548A (ja) * 2013-08-29 2015-03-12 国立大学法人鳥取大学 導電性ブリッジメモリ装置及び同装置の製造方法
US20150221865A1 (en) * 2012-08-20 2015-08-06 Nec Corporation Variable resistance element and method for producing variable resistance element

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261667A (ja) * 2005-03-14 2006-09-28 Asml Netherlands Bv リソグラフィ装置及びデバイス、即ち集積回路、フラット・パネル・ディスプレイの製造方法及びカッピングの補償方法
JP5083762B2 (ja) * 2007-10-12 2012-11-28 Ｊｘ日鉱日石エネルギー株式会社 多孔性金属錯体及びその製造方法、並びに多孔性金属錯体を含むガス吸蔵材
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP5123088B2 (ja) * 2008-07-10 2013-01-16 国立大学法人 東京大学 ゲストイオン伝導特性を有する高分子錯体
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP5572029B2 (ja) * 2010-08-03 2014-08-13 富士フイルム株式会社 金属錯体色素、光電変換素子及び光電気化学電池
CN102174678B (zh) * 2011-03-30 2013-01-16 山东大学 一种纳米多孔金属/导电聚合物复合材料及其制备方法
JP5835348B2 (ja) * 2011-12-28 2015-12-24 株式会社村田製作所 機能性材料の製造方法および電子部品
WO2014009952A2 (en) * 2012-07-09 2014-01-16 Yeda Research And Development Co. Ltd Logic circuits with plug and play solid-state molecular chips
US20150021180A1 (en) * 2012-08-01 2015-01-22 National Institute For Materials Science Highly proton-conductive polymer film, method for producing same, and humidity sensor
JP6128020B2 (ja) * 2013-04-10 2017-05-17 ソニー株式会社 電子デバイス及び固体撮像装置、並びに、電子デバイスにおける電極形成方法
JP6089007B2 (ja) * 2013-07-31 2017-03-01 富士フイルム株式会社 光電変換素子、光電変換素子の製造方法および太陽電池
US10036730B2 (en) * 2014-01-09 2018-07-31 Matrix Sensors, Inc. Array of resonant sensors utilizing porous receptor materials with varying pore sizes
JP2016062997A (ja) * 2014-09-16 2016-04-25 ソニー株式会社 撮像素子、固体撮像装置及び電子デバイス
WO2017029877A1 (ja) * 2015-08-19 2017-02-23 ソニー株式会社 絶縁材料、電子デバイス及び撮像装置
US10871464B2 (en) * 2015-09-14 2020-12-22 Hitachi High-Tech Corporation Ion-selective electrode, method of manufacture thereof, and cartridge
JP2017168806A (ja) * 2015-12-21 2017-09-21 ソニー株式会社 撮像素子、固体撮像装置及び電子デバイス
US10793683B2 (en) * 2016-07-27 2020-10-06 Massachusetts Institute Of Technology Block co-poly(metal organic nanostructures) (BCPMONs) and uses thereof
JP2018074077A (ja) * 2016-11-02 2018-05-10 ソニー株式会社 撮像素子、固体撮像装置及び電子デバイス
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
US11124529B2 (en) * 2019-07-03 2021-09-21 King Fahd University Of Petroleum And Minerals Europium based metal organic framework for palladium sensing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834048B1 (ko) 1969-04-21 1973-10-18
KR20060100581A (ko) * 2005-03-17 2006-09-21 삼성전자주식회사 유무기 복합체 다공성 물질을 이용한 비휘발성 나노 채널메모리 소자
JP2010058034A (ja) * 2008-09-03 2010-03-18 Nippon Steel Corp 特性変化型スイッチング材料及びこれを用いたスイッチング方法
WO2013161452A1 (ja) 2012-04-23 2013-10-31 国立大学法人京都大学 多孔性配位高分子－イオン液体複合体
US20150221865A1 (en) * 2012-08-20 2015-08-06 Nec Corporation Variable resistance element and method for producing variable resistance element
JP2015046548A (ja) * 2013-08-29 2015-03-12 国立大学法人鳥取大学 導電性ブリッジメモリ装置及び同装置の製造方法

Non-Patent Citations (18)

* Cited by examiner, † Cited by third party
Title
Allendorf 외, Science (2014) 343, 66
Dunbar 외, Angew. Chem. Int. Ed. Eng. (2011) 6543
Janiak 외 Dalton trans. (2003) 2781
Kepert, C, J 외 Chem. Commun. (2006) 695
Li 외, Adv. Funct. Mater. (2015) 2677
Long 외, J. Am. Chem. Soc. (2011) 14522
Rogers 외, Chem. Commun. (2006) 4767
Rosseinsky 외, Microporous and mesoporous Mater. 73, (2004), 15
S.Hasegawa, K.Kinoshita, S.Tsuruta, S.Kishida, ECS Trans. 2013, 50, 61.
Veciana/maspoc 외, Chem. Soc. Rev. (2007) 36, 770
Volkmer 외, Adv. Funct. Mater. (2014) 3885
Yaghi 외, Science (2008) 939
사카타 외, Science 2013, 339, 193-196.
카네코 외, J. Am. Chem. Soc. (2010) 2112
키타가와 스스무, 집적형 금속 착체, 고단샤 사이언티픽, 2001년 214-218페이지
키타가와 외, Inorg. Chem. (2011) 172
키타가와 외, J. Am. Chem. Soc. (2006) 16416
키타가와 외, J. Am. Chem. Soc. (2007) 10990

Also Published As

Publication number Publication date
CN108496251B (zh) 2022-08-12
WO2017126664A1 (ja) 2017-07-27
CN108496251A (zh) 2018-09-04
JP6653905B2 (ja) 2020-02-26
JPWO2017126664A1 (ja) 2018-12-27
US20210202836A1 (en) 2021-07-01
US11127898B2 (en) 2021-09-21
KR102191263B1 (ko) 2020-12-15

Similar Documents

Publication Publication Date Title
JP6653905B2 (ja) 微小スイッチおよびそれを用いる電子デバイス
Allendorf et al. Electronic devices using open framework materials
Stassen et al. An updated roadmap for the integration of metal–organic frameworks with electronic devices and chemical sensors
Cao et al. Enhanced switching ratio and long-term stability of flexible RRAM by anchoring polyvinylammonium on perovskite grains
Ge et al. Reset voltage-dependent multilevel resistive switching behavior in cspb1–x bi x i3 perovskite-based memory device
Hendon et al. Conductive metal–organic frameworks and networks: fact or fantasy?
Wu et al. Incorporating 4-tert-butylpyridine in an antisolvent: a facile approach to obtain highly efficient and stable perovskite solar cells
Rahman et al. Grain boundary defect passivation of triple cation mixed halide perovskite with hydrazine-based aromatic iodide for efficiency improvement
Gordillo et al. Efficient mof-sensitized solar cells featuring solvothermally grown [100]-oriented pillared porphyrin framework-11 films on zno/fto surfaces
Park et al. Zeolitic-imidazole framework thin film-based flexible resistive switching memory
Chen et al. Molecular nonvolatile memory based on [α-GeW12O40] 4–/metalloviologen hybrids can work at high temperature monitored by chromism
Hamada et al. Enhanced device performance with passivation of the TiO2 surface using a carboxylic acid fullerene monolayer for a SnPb perovskite solar cell with a normal planar structure
Yang et al. Unexpected outstanding room temperature spin transport verified in organic–inorganic hybrid perovskite film
Mishra et al. Molecular memory switching device based on a tetranuclear organotin sulfide cage [(RSnIV) 4 (μ-S) 6]· 2CHCl3· 4H2O (R= 2-(Phenylazo) phenyl): synthesis, structure, DFT studies, and memristive behavior
Chakraborty et al. Platinum (II)-based metallo-supramolecular polymer with controlled unidirectional dipoles for tunable rectification
Lv et al. Nonvolatile bipolar resistive switching behavior in the perovskite-like (CH3NH3) 2FeCl4
Perla et al. Nonvolatile switchable resistive behaviour via organic–inorganic hybrid interactions
US20100171114A1 (en) Method of forming a crossed wire molecular device including a self-assembled molecular layer
Sindhu et al. Emergent interface in heterostructured thin films of Cu (II) and Cu (I) coordination polymers
Zhang et al. Fabrication of one-dimensional organic nanofiber networks via electrophoretic deposition for a nonvolatile memory device
Birara et al. WORM type memory device based on ionic organotin complex using 1, 5-diphenyl-3-(2-pyridyl) formazan ligand
Saha et al. Strategies to Improve Electrical Conductivity in Metal–Organic Frameworks: A Comparative Study
Zhao et al. Host-guest synergy of CH3NH3PbBr3@ Ln-MOFs enabling tunable green luminescence and switchable memory
Ogle et al. Interplay between morphology and electronic structure in emergent organic and π-d conjugated organometal thin film materials
Müller et al. Electrodeposition of copper tetracyanoquinodimethane for bipolar resistive switching non-volatile memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant