KR20180095041A

KR20180095041A - 금속막의 적층 구조

Info

Publication number: KR20180095041A
Application number: KR1020187020506A
Authority: KR
Inventors: 마사히로 이토
Original assignee: 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Priority date: 2016-09-23
Filing date: 2017-09-13
Publication date: 2018-08-24
Also published as: TW201819680A; US20190090357A1; KR102105784B1; JP6312766B2; TWI665331B; JP2018048382A; WO2018056145A1; CN108291313A; US10306774B2; CN108291313B

Abstract

본 발명은 석출 금속막의 밀착성이 약하고, 균일한 밀착력이 얻어지지 않는, 혹은, 부분적으로 금속 나노 입자가 응집되어 일부의 금속 나노 입자의 흡착력이 프라이머층에 비하여 약해지기 때문에 균일한 금속막을 형성할 수 없다는 과제를 해결하기 위하여 이루어진 것이며, 촉매층의 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결되어 있는 금속막의 적층 구조를 제공하는 데 있다. 본 발명의 금속막 적층 구조는, 기재 상에, 프라이머층, 촉매층 및 도금 석출층의 3층이 적층된 단면 구조에 있어서, 당해 프라이머층은, 유리 전이 온도(Tg)가 40 내지 430℃인 수지층이며, 당해 촉매층은 프라이머층 상에 평면으로 정렬된 금속 나노 입자 군이며, 그 금속 나노 입자 군은 주기율표의 IB족 또는 VIIIB족의 금속이며, 또한, 그 금속 나노 입자는 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결되어 있는 것을 특징으로 한다.

Description

금속막의 적층 구조

본 발명은 기재와의 밀착성이 양호한 금속막의 적층 구조에 관한 것으로, 특히 절연성 기재와의 밀착성이 양호한 적층 구조에 관한 것이다.

종래, 무전해 도금은, 절연성 기재의 표면에 니켈(Ni), 구리(Cu), 코발트(Co) 등의 비금속 또는 비금속 합금, 혹은, 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd) 등의 귀금속 또는 귀금속 합금의 금속막을 직접 형성하는 방법으로서 공업적으로 널리 사용되고 있다. 무전해 도금을 실시하는 절연성 기재로는, 유리, 무기 산화물, 무기 화합물, 플라스틱, 세라믹스, 유기 화합물, 셀룰로오스, 직물, 고무나 이들의 복합체 등 다양한 조성물이 있다.

구체적인 무기 화합물계 절연성 기재에는, 유리, 알루미나, ZnO, Cu₂O와 같은 무기 산화물, 다이아몬드, SiC, GaAs, GaN과 같은 무기 화합물 등이 있다.

더욱 구체적인 절연성 수지 기재에는, 폴리프로필렌, 폴리에틸렌, 폴리스티렌, 아크릴, 폴리에틸렌테레프탈레이트, 폴리페닐렌에테르, 나일론, 폴리아미드, 폴리카르보네이트, 폴리아세탈, 폴리에스테르, 폴리부틸렌테레프탈레이트, 폴리페닐렌술피드, 폴리에테르에테르케톤, 폴리우레탄, 폴리이미드, 폴리아미드이미드, 환형 폴리올레핀, 폴리염화비닐, 폴리아세트산 비닐, 액정 중합체, 불소 수지, ABS 수지, AS 수지와 같은 열가소성 수지, 혹은, 에폭시 수지, 페놀 수지, 멜라민 수지, 불포화 폴리에스테르, 요소 수지, 알키드수지, 폴리우레탄, 열경화성 폴리이미드, 유리 섬유 강화 플라스틱과 같은 열경화성 수지 등이 있다.

이들 절연성 기재 중 무전해 도금 피막의 석출이 곤란한 것에는, 통상, 절연성 기재의 표면에 미리 촉매 핵을 형성하고, 무전해 도금의 금속을 석출하기 쉽게 하는 것이 일반적이다. 즉, 무전해 도금 처리를 행하는 데 있어서, 절연성 기재를 전처리액에 침지하고, 기재의 필요 부분에 무전해 도금용 촉매를 부착시키고, 그 후 무전해 도금을 실시한다. 그리고, 필요에 따라서 추가로 전기 도금을 실시한다. 이때, 무전해 도금용 촉매로서 주기율표 IB족 또는 VIIIB족 원소를 포함하는 화합물이 사용되는 것은 공지이다(일본 특허 공개 소57-43977호). 또한, 이러한 기재 상에 형성된 금속막은, 패턴 형상으로 에칭됨으로써 다양한 전기 제품이나 전자 기기에 배선 등으로서 사용되고 있다.

한편, 절연성 기재에 프라이머층을 형성하는 프라이머층 형성 공정과, 이 프라이머층 상에 피도금층을 형성하는 피도금층 형성 공정과, 이 피도금층에 도금 촉매 또는 그 전구체를 부여하는 촉매 부여 공정과, 도금 처리를 행해 피도금층 상에 금속막을 형성하는 도금 공정을 구비하는 금속막을 갖는 적층체의 제조 방법도 알려져 있다(일본 특허 공개 제2012-180561호 공보(후술하는 특허문헌 1)). 또한, 기재 표면에 프라이머층을 형성하고, 이 프라이머층의 표면에 활성화제를 도포하고 나서 무전해 도금을 실시하는 방법도 알려져 있다(일본 특허 제4539101호 공보).

또한, 유기 용매 속에, 0.1-15중량％의 콜로이드성 금속과, 실라놀기 및/또는 부분적으로 변성된 실라놀기를 포함하는 미세 분할된 입자를 포함하는 프라이머 용액도 알려져 있다(일본 특허 공개 제2001-262074호 공보).

또한, 전착 폴리이미드의 표면 카르복실기를, 양단에 아미노기를 갖는 아민 화합물의 한쪽의 아미노기에 수식하고, 다른 쪽의 아미노기에 금속 촉매를 부여하고, 이어서, 금속 촉매를 핵으로 하여 무전해 도금을 실시하여 피막을 형성하는 도금 피막의 제조 방법이 개시되어 있다(일본 특허 제5240812호 공보(후술하는 특허문헌 2)).

그러나, 이러한 프라이머층은 절연성 기재의 표면을 개질하기 위한 것이다. 또한, 무전해 도금용 촉매를 부착시키는 것도 양호한 도금 석출층을 형성하기 위한 것이었다. 어느 경우도, 촉매 핵으로서 작용하는 콜로이드성의 금속 촉매는, 프라이머층 상에 흡착하고 있을 뿐이었다. 그 때문에, 종래의 방법에서는, 절연성 기재와 도금 석출층 사이에 앵커 효과를 발휘하기 위해서는 프라이머층 표면의 요철을 크게 하는 등, 사용하는 프라이머 재료의 표면 형상이 한정된다고 하는 결점이 있었다. 그래서, 일본 특허 공개 제2001-262074호 공보에서 볼 수 있는 바와 같이, 프라이머 용액 속에 콜로이드성의 금속을 분산시키고, 프라이머층과 금속 촉매의 결합력을 강화하여 사용하는 방법이 고안되었다.

또한, 절연성 기재에 직접 금속 촉매 핵을 형성하는 무전해 도금용 전처리액이나 무전해 도금용 촉매액도 몇 가지 개시되어 있다. 예를 들어, 일본 특허 제4649666호 공보(후술하는 특허문헌 3)에 개시되어 있는 바와 같은 금(Au) 입자, 팔라듐(Pd) 입자, 일본 특허 공개 평01-319683호 공보에 개시되어 있는 바와 같은 백금(Pt) 입자 등의 귀금속 입자, 혹은, 일본 특허 공개 소61-019782호 공보에 개시되어 있는 바와 같은 구리 금속 입자의 콜로이드 등이다.

그러나, 종래의 귀금속 콜로이드 용액을 직접 또는 간접적으로 절연성 기재에 사용한 경우에도, 금속 촉매 핵과 절연성 기재 또는 프라이머층의 흡착력이 입경에 의해 좌우되기 때문에, 도금 석출층과의 밀착력은 반드시 충분한 것만은 아니었다. 또한, 종래의 귀금속 콜로이드 용액은, 절연성 기재의 표면 성상, 혹은, 산이나 알칼리에 영향받기 쉬운 것이 많아, 그에 의해 콜로이드 촉매의 용액 속에서 나노 입자가 응집되거나, 기재 표면으로부터 무전해 도금 속에 금속 촉매 핵이 이탈하거나 하는 경우가 있었다. 이러한 현상이 일어나면, 무전해 도금욕으로부터 도금 피막이 이상 석출하거나, 무전해 도금욕이 1회로 폭주하여 무너져버리거나 한다는 문제가 지적되고 있었다.

그래서, 본 발명자들은, 상기 과제를 해결하기 위해서, 모든 pH 영역에서 귀금속 콜로이드가 안정적으로 분산되어, 기재 표면에 균일하게 흡착시킬 수 있고, 무전해 도금에 의해 넓은 범위에서 균일한 막 두께의 도금 피막을 형성할 수 있는 전처리액을 개발했다(일본 특허 공개 제2016-023323호 공보(후술하는 특허문헌 4)). 이 전처리액은 촉매 금속의 입경을 정렬시켜 두는 것이다.

이 전처리액에서 석출된 촉매 금속은 모든 pH 영역의 무전해 도금욕에 있어서 안정하다. 그러나, 통상의 절연성 기재에 이 전처리액을 적용해 촉매 핵을 형성한 경우에도, 무전해 도금, 혹은, 그 후의 전기 도금에 의한 석출 금속막과 기재의 밀착력이 충분하지 못한 경우가 있었다.

예를 들어, 넓은 면적을 도금할 경우에 석출 금속막의 밀착성이 약한 개소가 발생하거나, 또는, 미세한 빗형 회로를 대량으로 도금하는 경우 등에 균일한 밀착력이 얻어지지 않는 회로가 발생하거나 한다는 문제가 발생하였다. 또한, 부정기로 불특정 개소에서 촉매 핵이 성장하여 조대화되는 경우가 있고, 항상 안정되게 균일한 금속막을 형성할 수 없다는 문제도 있었다.

또한, 통상의 절연성 기재에 프라이머층을 설치하고, 이 전처리액(일본 특허 공개 제2016-023323호 공보(후술하는 특허문헌 4))에 의해 촉매 핵을 형성하는 것도 생각된다.

그러나, 입경이 정렬된 금속 나노 입자 군을 프라이머층 상에 평면적으로 정렬시키는 것은 현실적으로 곤란하다. 프라이머층의 표면 성상이 변화하거나, 전처리액의 온도 변화에 의해 용액 속의 반데르발스력이나 열에너지(브라운 요동력)이 변화하거나 하여 안정한 촉매 핵의 평형 상태가 무너지면, 금속 나노 입자의 정렬이 흐트러져 입자끼리가 서로 달라 붙거나 한다. 그렇게 되면 부분적으로 프라이머층과 콜로이드 금속으로 이루어지는 촉매층의 밀착력이 약한 개소가 생겨, 이러한 개소에서 발생하는 상기 과제가 여전히 남아 있었다.

일본 특허 공개 제2012-180561호 공보 일본 특허 제5240812호 공보 일본 특허 제4649666호 공보 일본 특허 공개 제2016-023323호 공보

본 발명은 석출 금속막의 밀착성이 약하고, 균일한 밀착력이 얻어지지 않는다고 하는 과제, 혹은, 부분적으로 금속 나노 입자가 응집되거나 하여 일부의 금속 나노 입자의 밀착력이 프라이머층에 비하여 약해지기 때문에, 균일한 금속막을 형성할 수 없다는 과제를 해결하기 위하여 이루어진 것이다. 본 발명의 목적은, 촉매층의 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결되어 있는 적층 구조를 제공하는 데 있다.

본 발명자들은, 예의 검토한 결과, 유리 전이 온도(Tg)가 40 내지 430℃인 수지층을 프라이머층으로서 사용함으로써, 구형의 금속 나노 입자 군이 프라이머층속에 깊이 들어가고, 금속 나노 입자와 프라이머층의 접촉 면적이 지금까지보다도 많아진다는 것을 알아내었다. 또한, 금속 나노 입자의 평균 입경을 정렬시킴으로써, 프라이머층 상에 구형의 금속 나노 입자 군을 평면 상에 거의 등간격으로 정렬시킬 수 있다는 것을 알아내었다.

또한, 프라이머층에 열을 가해 유동화시킴으로써, 도 1에 모식적으로 도시된 바와 같이, 구형의 금속 나노 입자(2)가 프라이머층(3)에 둘러싸이고, 그 일단부가 도금 석출층(1)과 연결되어 있는 구조를 얻는 것에 성공하였다. 유동화된 프라이머층은 실온에서 고화되므로, 금속 나노 입자와 프라이머층의 접촉 면적이 비약적으로 많아지고, 프라이머층과 촉매층의 접합 강도는 견고한 것이 된다.

본 발명의 금속막 적층 구조는, 기재 상에, 프라이머층, 촉매층 및 도금 석출층의 3층이 적층된 단면 구조에 있어서, 당해 프라이머층은, 유리 전이 온도(Tg)가 40 내지 430℃의 수지층이며, 당해 촉매층은 프라이머층 상에 평면으로 정렬된 금속 나노 입자 군이며, 그 금속 나노 입자 군은 주기율표의 IB족 또는 VIIIB족의 금속이며, 또한, 그 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결되어 있는 것을 특징으로 한다.

본 발명에 있어서, 유리 전이 온도(Tg)가 40 내지 430℃인 프라이머층을 사용하는 것은, 프라이머에 열을 가해 유동화시킴으로써, 구형의 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 프라이머층으로부터 노출되는 구조를 얻기 위해서이다. 그리고 그 일단부에, 이온으로부터의 금속 석출된 금속으로 이루어지는 도금 석출층과 금속 나노 입자가 금속 결합을 하고 있는 것으로 생각된다. 또한, 이 온도 범위에서는 금속 나노 입자가 도금 석출층 속에 확산되는 일은 없다.

본 발명에 있어서, 유리 전이 온도(Tg)는 40 내지 430℃이지만, 바람직하게는 50 내지 350℃이다. 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결되어 있는 구조를 얻기 위해서는, 도금 후에 40℃ 이상이면서 프라이머층의 유리 전이 온도(Tg)의 ±50℃의 범위에서 열처리를 행하는 것이 좋다. 프라이머층의 변질을 피하기 위해서이다. 열 처리 온도는 40℃ 이상이면서 프라이머층의 유리 전이 온도(Tg)의 ±40℃의 범위가 바람직하고, 40℃ 이상이면서 프라이머층의 유리 전이 온도(Tg)의 ±30℃의 범위가 보다 바람직하다. 저온도에서 유동화를 행하는 경우에는, 처리 시간을 길게 하면 된다.

모식적으로 도시하면 도 1과 같이 된다. 즉, 동그라미로 도시된 구형의 금속 나노 입자(2)의 주위를 프라이머 수지층(3)이 둘러싸고, 그 상층에 도금 석출층(1), 하층에 절연성 기재층(4)이 있다. 프라이머층은 고화되어 있으므로, 금속 나노 입자 군으로 이루어지는 촉매층과 프라이머층의 밀착력은 강하다. 또한, 금속 나노 입자와 도금 석출층은 금속 결합을 하고 있으므로, 금속 나노 입자 군으로 이루어지는 촉매층과 도금 석출층의 밀착력도 견고하다.

구체적인 프라이머층으로서의 수지 재료에는, 폴리아미드 수지(유리 전이 온도(Tg) 약 50℃), 폴리에스테르 수지(유리 전이 온도(Tg) 약 75℃), 폴리염화비닐 수지(유리 전이 온도(Tg) 약 80℃), 올레핀 수지(유리 전이 온도(Tg) 약 120℃), 에폭시 수지(유리 전이 온도(Tg) 약 130℃), 폴리카르보네이트 수지(유리 전이 온도(Tg) 약 150℃), 페놀 수지(유리 전이 온도(Tg) 약 160℃), 폴리술폰 수지(유리 전이 온도(Tg) 약 190℃), 폴리이미드 수지(유리 전이 온도(Tg) 약 400℃) 등이 있다.

본 발명에 있어서, 금속 나노 입자 군을 주기율표의 IB족 또는 VIIIB족의 금속으로 한 것은, 이들이 무전해 도금용 콜로이드 촉매로서 유효한 금속이기 때문이다. 구체적으로는, 금(Au), 은(Ag), 구리(Cu), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 이리듐(Ir), 루테늄(Ru), 니켈(Ni), 코발트(Co) 및 철(Fe)이다. 상기 금속 나노 입자는 금(Au), 은(Ag), 백금(Pt) 또는 팔라듐(Pd) 중 어느 것이면 바람직하다. 보다 바람직하게는 금(Au) 또는 팔라듐(Pd)이다. 이들 금속은 폴리비닐피롤리돈과 같은 고분자 분산제나, 당 알코올과 같은 저분자 분산제에 의해 안정된 콜로이드 상태로 수용액 속 혹은 유기 용매액 속에 분산될 수 있다.

상기 금속 나노 입자의 평균 입경이 1 내지 100nm인 것이 바람직하다. 보다 바람직하게는 3 내지 80nm이다.

금속 나노 입자 군은 입경이 가능한 한 균일한 것이 바람직하다. 금속 나노 입자 군 상호의 척력을 균일하게 하여 프라이머층 상에서 금속 나노 입자 군을 균일하게 정렬시키기 위해서이다. 금속 나노 입자의 입경이 변동 계수 C.V.<0.8인 것이 바람직하다. 보다 바람직하게는 변동 계수 C.V.<0.6이다.

금속 나노 입자 군의 입경을 정렬시키고, 프라이머층 상에 금속 나노 입자 군을 균일하게 정렬시키면, 금속 나노 입자가 프라이머층에 균일하게 둘러싸이고, 프라이머층과 도금 석출층 사이의 공극이 발생하지 않는다. 즉 금속 나노 입자에 금속 결합된 도금 석출 막과 프라이머층이, 금속 나노 입자를 개재하여 맞물린 구조로 되고, 견고한 밀착력이 얻어진다. 도 2에 도시한 바와 같이, 금속 나노 입자 군의 입경이 가지런하지 않거나, 부분적으로 응집된 금속 나노 입자 군이 존재하면, 금속 나노 입자(2)가 프라이머층(3)에 균일하게 둘러싸이지 않고, 프라이머층(3)과 도금 석출층(1) 사이에 공극이 발생하여, 충분한 밀착력을 얻을 수 없다.

본 발명에 있어서, 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결되어 있는 것으로 한 것은, 프라이머층과 접촉하는 금속 나노 입자의 표면적을 증가시키기 위해서이다. 구형의 금속 나노 입자 군은 프라이머층 상에 정렬되어 있지만, 이들의 표면을 추가로 프라이머가 덮으면 접촉 면적이 증가된다. 구형의 금속 나노 입자가 개별로 고정되므로, 금속 나노 입자 군 전체의 촉매층과 프라이머층의 결합력은 지금까지보다도 훨씬 강하게 되어 있다.

「둘러싸여 있는」이라고 하는 것은, 구체적으로는, 프라이머층의 유동화에 의해 금속 나노 입자 군이 프라이머층 속에 가라앉고, 유동화 전과 비교해 입자 표면의 보다 많은 면적이 프라이머와 접촉하고, 또한, 입자의 일단부가 노출되어 있는 상태를 말한다. 프라이머층을 그 유리 전이 온도(Tg)을 초과하여 승온하면, 프라이머층은 유동화되고, 금속 나노 입자 군은 프라이머층 속에 가라앉고, 입자 표면이 보다 많이 프라이머와 접촉하게 된다. 또한, 프라이머층을 그 유리 전이 온도(Tg) 근방까지 승온하여 그 온도에서 일정시간 유지해도 마찬가지로, 금속 나노 입자 군은 입자 표면이 보다 많이 프라이머와 접촉하게 된다. 이와 같이 하여, 프라이머층 상에 고정화된 금속 나노 입자를, 프라이머층의 유동화에 의해 프라이머층 속에 가라앉게 해, 입자 표면을 유동화 전보다 많은 면적에서 프라이머와 접촉시키고, 또한, 입자의 일단부가 노출되어 있는 「둘러싸여 있는」 상태로 할 수 있다(실시예 1 참조). 또한, 금속 나노 입자 군 전체의 접합 강도는 개개의 금속 나노 입자의 총합으로 되므로, 이론상은, 개개의 금속 나노 입자의 입경이 조금이라도 작아지면, 접촉 면적의 총합은 커지고, 프라이머층과 촉매층의 밀착력을 비약적으로 높이게 된다.

본 발명의 바람직한 실시 양태는 이하와 같다. 즉, 상기 금속 나노 입자는 금(Au), 은(Ag), 백금(Pt) 또는 팔라듐(Pd) 중 어느 것이면 바람직하다. 또한, 상기 금속 나노 입자의 평균 입경이 1 내지 100nm인 것이 바람직하다. 또한, 상기 금속 나노 입자의 입경이 변동 계수 C.V.<0.8인 것이 바람직하다. 또한, 상기 프라이머층의 유리 전이 온도(Tg)가 40 내지 430℃인 것이 바람직하다. 보다 바람직하게는, 50 내지 350℃이다. 또한, 상기 도금 석출층이 무전해 도금 석출층 및 전기 도금 석출층인 것이 바람직하다. 또한, 상기 프라이머층 상에 상기 촉매층이 부분적으로 배치되어 있고, 그 위의 상기 도금 석출층이 금속 회로를 형성하고 있는 것이 바람직하다.

또한, 본 발명에 있어서 기재 상에 금속 회로를 형성하는 경우에는, 프라이머층 상에 촉매층을 부분적으로 배치하면 된다. 예를 들어, 아미노기 표면을 갖는 프라이머층을 형성하고, 포토마스크를 사용하여 파장 180 내지 300nm의 자외선을 부분적으로 조사하여 아미노기를 제거한다. 그 후, 제타 전위가 마이너스인 금속 나노 촉매가 포함된 용액에 기재를 침지하면, 아미노기가 잔류한 부분에만 촉매층을 형성할 수 있다(실시예 2 참조). 혹은, 프라이머층 상에 촉매층을 형성한 후에 레이저 어블레이션 등에 의해 촉매층을 제거해도 된다. 현상 공정이나 에칭 공정 등의 여분의 작업은 불필요하다. 또한, 프라이머층은 스핀 코팅, 바 코팅, 잉크젯 인쇄 등에 의해 간단하게 도포, 건조시켜서 형성할 수 있다.

본 발명에 있어서, 전처리액에는 본 발명자가 개발한 전처리액(일본 특허 공개 제2016-023323호 공보(전술한 특허문헌 4))을 사용할 수도 있다. 즉, 금속 나노 입자를 당 알코올 수용액에 분산시킬 수 있다. 여기서, 상기 당 알코올 수용액은 트리톨, 테트리톨, 펜티톨, 헥시톨, 헵티톨, 옥티톨, 이노시톨, 쿠에르시톨, 펜타에리트리톨로부터 이루어지는 군 중 적어도 1종 이상의 수용액이다. 특히, 이들 수용액을 금(Au), 백금(Pt) 또는 팔라듐(Pd) 중 어느 것인 금속 나노 입자와 조합하는 것이 바람직하다. 또한, 수용액은 pH=6 내지 7.5인 것이 바람직하다.

예를 들어, 금속 나노 입자가 팔라듐(Pd)이며, 또한, 상기 당 알코올이 글리세린, 에리트리톨, 크실리톨 또는 만니톨 중 적어도 1종 이상인 것이 특히 바람직하다. 또한, 금속 나노 입자가 금(Au)이며, 또한, 상기 당 알코올이 글리세린, 에리트리톨, 크실리톨, 만니톨 또는 펜타에리트리톨 중 적어도 1종 이상인 것이 특히 바람직하다.

이 전처리액에는, 자연 분해하여 가스의 휘발을 수반하는 성분이 없으므로, 석출된 촉매 핵에 가스 성분이 포함될 일은 없다. 또한, 금속 나노 입자가 석출된 후의 사용 완료 폐액도 안정되어 있다. 따라서, 프라이머층 상에 촉매 핵을 형성할 때에 폭주 반응이 발생하는 일도 없다. 또한, 이 무전해 도금용 전처리액을 미세 조정하기 위한 전도염이나 계면 활성제를 포함해도 된다. 예를 들어, 미량의 계면 활성제를 첨가해도 제타 전위는 별로 변화하지 않고, 보다 작은 금속 나노 입자의 응집체 볼이나 보다 균일하게 정렬된 금속 나노 입자 군을 형성할 수 있기 때문이다.

또한, 흡착에 기여하지 않는 금속 나노 입자 군은 수세에 의해 용이하게 프라이머층 상으로부터 씻어 버릴 수 있다. 이것은, 본 발명의 촉매층이 평면 상에 등간격으로 정렬된 제1 열의 밀한 금속 나노 입자 군이므로, 흡착에 기여하지 않는 제2 열의 금속 나노 입자 군은 제1 열의 밀한 금속 나노 입자 군과 서로 반발해, 금속 나노 입자끼리가 금속 결합할 수 없기 때문이다.

본 발명의 금속막 적층 구조에 의하면, 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결되어 있음으로써, 금속막의 적층 구조에 있어서의 촉매층과 프라이머층의 접합력을 비약적으로 향상시킬 수 있다. 또한, 절연성 기재에 있어서 기재의 프라이머층 상에 금속 나노 입자 군을 평면적으로 정렬하여 고정할 수 있고, 도금 석출층이 미세한 형상이어도 안정된 접합 강도를 가지는 도금 석출층을 형성할 수 있다.

추가로, 프라이머층의 유리 전이 온도(Tg)가 40 내지 430℃이므로, 이 유리 전이 온도(Tg) 부근의 온도에서 프라이머층을 유동화시켜서, 기재 전체를 열처리되게 된다. 그 결과, 기재와 프라이머층의 밀착력도 좋아짐과 함께, 프라이머층과 도금 석출층의 밀착력도 좋아진다. 즉, 이들의 밀착력이 좋아지는 결과, 도금 석출층의 후막화가 가능해지고, 전기 저항이 작은 금속막을 간편한 적층 구조에 의해 형성할 수 있다는 효과를 발휘한다. 본 발명의 금속막 적층 구조에 의해 제작된 금속막은, 금속 구리(Cu)로서의 저항값의 1.5배 이하라고 하는, 지금까지 없던 매우 낮은 저저항의 금속막이 얻어진다고 하는 효과를 발휘한다(실시예 3 참조).

또한, 본 발명의 금속막 적층 구조에 의하면, 전자파 조사에 의한 프라이머층 표면의 관능기 개질, 혹은 촉매층의 제거에 의해, 프라이머층 상에 촉매층을 부분적으로 배치하는 것이 가능하고, 복잡한 금속 회로를 형성할 수 있다는 효과를 발휘한다.

도 1은, 본 발명의 일 실시 형태에 따른 유동화 후의 접합 구조를 도시하는 단면도이다.
도 2는, 본 발명의 일 실시 형태에 따른 유동화 전의 접합 구조를 도시하는 단면도이다.
도 3은, 본 발명의 일 실시예에 따른 유동화 전의 금속 나노 입자 군을 나타내는 원자간력 현미경 사진이다.
도 4는, 본 발명의 일 실시예에 따른 유동화 후의 금속 나노 입자 군을 나타내는 원자간력 현미경 사진이다.
도 5는, 본 발명의 일 실시예에 따른 유동화 후의 금속 나노 입자 군을 나타내는 원자간력 현미경 사진이다.
도 6은, 본 발명의 일 실시예에 따른 금속 회로를 나타내는 현미경 사진이다.

이하, 실시예에 의해, 본 발명을 상세하게 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.

(실시예 1)

절연성 기재 A로서, 유리(CORNING사 제조 EAGLE XG)를 사용하였다. 프라이머 용액은, 폴리에스테르 수지 용액(유리 전이 온도 (실측값) 72℃)을 사용하였다. 바 코팅법에 의해 절연성 기재 A에 프라이머 용액을 도포하고, 100℃에서 5분간 건조하고, 건조 막 두께로 두께 0.12㎛의 프라이머층을 형성하였다.

이 프라이머 층을 형성한 절연성 기재 A를, 평균 입경이 20nm(변동 계수C.V.=0.15)인 콜로이드형으로 분산된 구형의 금(Au) 나노 입자(Au로서 0.1g/L)를 함유하는 수용액에 10분간 침지한 후, 순수로 세정하였다. 그 결과, 프라이머층 상에 평균 입경 20nm의 나노 입자가 평균 흡착 밀도 273개/0.25㎛²로 흡착된 촉매층을 가지는 기판을 얻었다(도 3). 표면 형상의 관찰에는 주사형 프로브 현미경(가부시키가이샤 히타치 하이테크 사이언스 제조 AFM5400L)을 사용하였다. 또한, 이 금속 나노 입자 군의 평균 높이는 14nm였다. 즉, 금속 나노 입자 군의 형상이 완전히 독립된 구형이라고 가정하면, 이론상 입경 20nm로부터 평균 높이 14nm을 감한 6nm가 프라이머층 속에 파고 들어가 있게 된다.

상기 기판을 50℃에서 5분간 가열하고, 프라이머층을 유동화시킨 후의 프라이머층 상의 금속 나노 입자 군의 상태를 도 4에 도시한다. 도 4에 도시된 대로, 프라이머층 상의 금속 나노 입자 군의 평균 흡착 입자 밀도는 249개/0.25㎛²로, 프라이머 유동화 전과 대부분 변화는 없었다. 한편, 이 금속 나노 입자 군의 평균 높이는 12nm였다. 즉, 이론상 8nm이 프라이머층 속에 파고 들어가고, 유동화 전보다도 2nm 가라앉게 된다.

추가로 상기 기판을 100℃에서 5분간 가열하고, 프라이머층을 다시 유동화시킨 후의 프라이머층 상의 금속 나노 입자 군의 상태를 도 5에 도시한다. 도 5에 도시된 대로, 프라이머층 상의 금속 나노 입자 군의 평균 흡착 입자 밀도는 280개/0.25㎛²로, 프라이머 유동화 전과 거의 변화는 없었다. 한편, 이 금속 나노 입자 군의 평균 높이는 11nm였다. 즉, 이론상 9nm가 프라이머층 속에 파고 들어가고, 유동화 전보다도 3nm 가라앉게 된다.

상기 100℃에서 5분간 가열한 기판을 65℃의 무전해 금(Au) 도금액(일본 일렉트로플레이팅·엔지니어스 가부시키가이샤 제조 프레셔스 팹 ACG3000WX)에 10분간 침지하고, 0.1㎛ 두께의 무전해 금(Au) 도금층을 얻었다. 이 도금층에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 박리는 발생하지 않았다.

한편 촉매층 형성 후에 프라이머층을 유동화시키지 않은 기판에, 마찬가지의 방법으로 0.1㎛ 두께의 무전해 금(Au) 도금층을 형성하고, 이 도금층에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 95％의 영역에서 박리가 발생하였다.

이상으로부터, 유리 전이 온도(실측값) 72℃를 초과하여 가열해도 프라이머층은 분해되지 않고, 금속 나노 입자 군을 가라앉게 하는 것을 알 수 있다. 따라서, 이 기판에 무전해 도금층을 실시한 후에 프라이머를 유동화시키면, 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결된 구조를 얻을 수 있다고 예측된다. 또한, 100℃에서 가열해도 금(Au) 나노 입자가 도금 석출층 속에 확산되는 일은 없다. 그 결과, 금속 나노 입자에 금속 결합한 도금 석출 막과 프라이머층이 금속 나노 입자를 개재하여 맞물린 구조로 되고, 견고한 밀착력이 얻어진다.

(실시예 2)

절연성 기재 B로서, 폴리에스테르 필름(도레이 가부시키가이샤 제조 루미러 S10)을 사용하였다. 프라이머 용액은, 아미노기 함유 폴리에스테르 수지 용액(유리 전이 온도 80℃)을 사용하였다. 바 코팅법에 의해 절연성 기재 B에 프라이머 용액을 도포하고, 100℃에서 5분간 건조하고, 건조 막 두께로 두께 0.07㎛의 프라이머층을 형성하였다.

이어서, 자외선 램프 광원 장치(TECHNOVISION, Inc. 제조 Model 312)에서, 10mm의 거리에서 30초간 300nm 이하의 파장을 이 기재에 조사하였다. 광원과 기재 사이에는 크롬으로 차광 패턴을 형성한 석영제 마스크를 두었다. 그 결과, 자외선이 닿은 개소의 프라이머상의 아미노기가 소실되었다.

이렇게 처리된 절연성 기재 B를, 평균 입경이 20nm(변동 계수 C.V.=0.15)의 콜로이드형으로 분산된 구형의 금(Au) 나노 입자(Au로서 0.1g/L)와 크실리톨 0.3g/L을 함유하는 수용액(제타 전위 -56mV)에 10분간 침지하였다. 그 결과 프라이머층상의 아미노기가 잔류하고 있는 부분에만 금(Au) 나노 입자가 흡착되고, 프라이머층 상에 부분적으로 촉매층을 형성하였다.

이어서, 이 부분적으로 형성된 촉매층을 가지는 기판을 65℃의 무전해 금(Au) 도금액(일본 일렉트로플레이팅·엔지니어스 가부시키가이샤 제조 프레셔스 팹 ACG3000WX)에 10분간 침지하고, 0.1㎛ 두께의 무전해 금(Au) 도금층을 얻었다. 이 시점에서 촉매층이 배치된 개소에 따라, 도 6과 같이 배선 폭/배선 간격=30/30과 20/20㎛의 회로 패턴이 형성되었다.

추가로 상기 기판을 100℃에서 5분간 가열해 프라이머층을 유동화시켜, 금속 나노 입자가 프라이머층에 둘러싸이고, 그 일단부가 도금 석출층과 연결된 구조를 얻었다. 이 기판 상에 형성된 회로에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 박리는 발생하지 않았다. 이 이유는, 도 1로부터 명백한 바와 같이, 유동화 처리에 의해 금속 나노 입자가 프라이머층에 둘러싸여 그 일단부가 도금 석출층과 연결된 구조를 얻을 수 있었기 때문이다.

(실시예 3)

절연성 기재 C로서, 폴리이미드 필름(우베 고산 가부시키가이샤 제조 유피렉스 50SGA)을 사용하였다. 프라이머 용액은, 올레핀 수지 용액(유리 전이 온도 130℃)을 사용하였다. 스핀 코팅법에 의해 절연성 기재 B에 프라이머 용액을 도포하고, 150℃에서 15분간 건조하고, 건조 막 두께로 두께 0.3㎛의 프라이머층을 형성하였다.

이 프라이머 층을 형성한 절연성 기재 C를, 평균 입경이 3nm(변동 계수C.V.=0.40)의 콜로이드형으로 분산된 구형의 팔라듐(Pd) 나노 입자(Pd로서 0.3g/L)와 폴리에틸렌이민(평균 분자량 10000) 0.01g/L를 함유하는 수용액에 10분간 침지하고, 프라이머층 상에 팔라듐(Pd) 나노 입자가 흡착된 촉매층을 형성한 기판을 얻었다.

이어서, 이 기판을 52℃의 무전해 팔라듐(Pd) 도금액(일본 일렉트로플레이팅·엔지니어스 가부시키가이샤 제조 렉트롤레스 Pd2000S)에 5분간 침지하고, 0.05㎛ 두께의 무전해 팔라듐(Pd) 도금층을 얻었다.

그 후 상기 기판을 150℃에서 5분간 가열해 프라이머층을 유동화시켰다. 형성된 피막에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 박리는 발생하지 않았다.

추가로 상기 기판에 25℃의 전해 구리(Cu) 도금액(일본 일렉트로플레이팅·엔지니어스 가부시키가이샤 제조 마이크로 팹 Cu500)을 사용해 전해 도금을 행하고, 1.0㎛ 두께의 전해 구리(Cu) 도금층을 얻었다. 기판을 곡률 반경 3mm의 굵기로 권취해도, 도금층의 박리는 발생하지 않았다. 또한 저항률계(가부시키가이샤 미쯔비시 가가꾸 애널리텍 제조 Loresta-GX)를 사용해 4탐침법에 의해 도금층의 체적 저항 ρ을 측정한 바, ρ=2.2μΩ·cm로 되고, 금속 구리(Cu)로서의 이론 최소 저항값의 1.5배 이하라고 하는 매우 낮은 저항값을 나타냈다.

(실시예 4)

절연성 기재 D로서, PTFE의 판재(1cm×4cm t=2mm)를 사용하였다. 프라이머 용액은 폴리에스테르 수지 용액(유리 전이 온도 72℃)을 사용하였다. 용액 침지에 의해 절연성 기재 D에 프라이머 용액을 도포하고, 100℃에서 15분간 건조하고, 건조 막 두께로 두께 0.9㎛의 프라이머층을 형성하였다.

이 프라이머 층을 형성한 절연성 기재 D를, 평균 입경이 90nm(변동 계수C.V.=0.04)인 콜로이드형으로 분산된 구형의 은(Ag) 나노 입자(Ag로서 8.0g/L)와 폴리비닐피롤리돈(K값 90) 0.05g/L를 함유하는 헥산올 용액에 침지하고, 프라이머층 상에 은(Ag) 나노 입자가 흡착된 촉매층을 형성한 기판을 얻었다.

이어서, 이 기판을, 65℃의 무전해 금(Au) 도금액(일본 일렉트로플레이팅·엔지니어스 가부시키가이샤 제조 프레셔스 팹 ACG3000WX)에 10분간 침지하고, 0.1㎛ 두께의 무전해 금(Au) 도금층을 얻었다.

그 후 상기 기판을 100℃에서 10분간 가열해 프라이머층을 유동화시킨 후, 추가로 상기 기판에 50℃의 전해 은(Ag) 도금액(일본 일렉트로플레이팅·엔지니어스 제조 프레셔스 팹 Ag4730)을 사용해 전해 도금을 행하고, 20.0㎛ 두께의 전해 은(Ag) 도금층을 얻었다. 형성된 피막에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 박리는 발생하지 않았다.

(실시예 5)

절연성 기재 E로서, 열산화법에 의해 표면에 두께 500nm의 SiO₂를 형성한 Si 웨이퍼를 사용하였다. 프라이머 용액은 폴리아미드이미드 수지 용액(유리 전이 온도 370℃)을 사용하였다. 스핀 코팅법에 의해 절연성 기재 E 상에 프라이머 용액을 도포하고, 250℃에서 10시간간 건조하고, 건조 막 두께로 두께 6.0㎛의 프라이머층을 형성하였다.

이 절연성 기재 E를, 평균 입경이 40nm(변동 계수 C.V.=0.65)의 콜로이드형으로 분산된 구형의 백금(Pt) 나노 입자(Pt로서 0.04g/L)와 만니톨 0.5g/L를 함유하는 수용액에 침지하고, 프라이머층 상에 백금(Pt) 나노 입자가 흡착된 촉매층을 형성한 기판을 얻었다.

이어서, 이 기판을 60℃의 무전해 백금(Pt) 도금액(일본 일렉트로플레이팅·엔지니어스 가부시키가이샤 제조 렉트롤레스 Pt100)에 4분간 침지하고, 0.1㎛ 두께의 무전해 백금(Pt) 도금층을 얻었다.

그 후 상기 기판을 350℃에서 30분간 가열해 프라이머층을 유동화시켰다. 이 기판 상에 형성된 피막에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 박리는 발생하지 않았다.

(실시예 6)

절연성 기재 F로서, 사파이어(Al₂O₃) 웨이퍼를 사용하였다. 프라이머는 용융 폴리아미드 수지(유리 전이 온도 50℃)를 사용하였다. 스핀 코팅법에 의해 절연성 기재 F 상에 프라이머를 도포하고, 경화 후의 두께로 5.0㎛의 프라이머층을 형성하였다.

이 절연성 기재 F를, 평균 입경이 20nm(변동 계수 C.V.=0.45)의 콜로이드형으로 분산된 구형의 금(Au) 나노 입자(Au로서 1.0g/L)와 만니톨 0.8g/L를 함유하는 수용액에 침지하고, 프라이머층 상에 금(Au) 나노 입자가 흡착된 촉매층을 형성한 기판을 얻었다.

이어서, 이 기판을 테트라클로로 금(III)산 나트륨·4 수화물을 10mM 및 과산화수소수 20mM을 함유한 25℃의 무전해 금(Au) 도금액에 4분간 침지하고, 0.1㎛ 두께의 무전해 금(Au) 도금층을 얻었다.

그 후 상기 기판을 60℃에서 10분간 가열해 프라이머층을 유동화시켰다. 이 기판 상에 형성된 피막에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 박리는 발생하지 않았다.

(비교예 1)

실시예 2의 프라이머층의 유동화를 위한 가열을 행하지 않은 이외는 마찬가지로 하여, 0.1㎛ 두께의 무전해 금(Au) 도금 회로를 얻었다. 프라이머를 유동화 하지 않았기 때문에, 금속 나노 입자는 프라이머층에 둘러싸이지 않은 상태라고 추측된다. 이 기판 상에 형성된 회로에 대하여 크로스컷법에 의한 밀착성 시험을 행한 바, 80％의 영역에서 전극의 박리가 발생하였다. 실시예 2와의 비교로부터, 프라이머층을 유동화시키면 금속 나노 입자가 프라이머층에 둘러싸여 그 일단부가 도금 석출층과 연결된 구조로 됨으로써, 견고한 밀착성이 발현된다는 것을 알 수 있다.

(비교예 2)

실시예 2의 프라이머층의 유동화를 위한 가열을 200℃에서 20분간으로 변경한 것 이외는 마찬가지로 하여, 0.1㎛ 두께의 무전해 금(Au) 도금 회로를 얻는 것을 시도하였다. 그러나 프라이머층 유동화를 위한 가열 중에 절연성 기재와 도금 석출층 사이에 기포가 발생하여, 도금 석출층이 박리되어버렸다. 실시예 2와의 비교로부터 프라이머의 유리 전이 온도를 크게 초과하여 가열하는 것은, 프라이머의 분해를 야기한다는 것을 알 수 있다.

(비교예 3)

실시예 3의 팔라듐(Pd) 나노 입자 함유 수용액 속에 평균 입경 3nm의 팔라듐(Pd) 입자 군을 첨가해 평균 입경 60nm의 팔라듐(Pd) 입자 군 및 평균 입경 160nm의 팔라듐(Pd) 입자 군을 함유시켰다. 이 팔라듐(Pd) 나노 입자 함유 수용액 속 전체의 평균 입경은 85nm로 되어 변동 계수 C.V.=1.5로 되었다. 이 팔라듐(Pd)나노 입자 함유 수용액을 사용하는 이외는 실시예 3과 마찬가지로 하여, 두께 0.05㎛의 무전해 팔라듐(Pd) 도금층을 얻었다. 그러나 무전해 도금막의 석출은 균일하지 않고, 부분적으로 도금막이 형성되지 않은 개소가 있었다. 실시예 3과 마찬가지인 프라이머 유동화를 행한 후에 크로스컷법에 의한 밀착성 시험을 행한 바, 40％의 영역에서 박리가 발생하였다. 실시예 3과의 비교로부터, 금속 나노 입자 군의 입경을 정렬시켜 프라이머층 상에 금속 나노 입자 군을 균일하게 정렬시킴으로써, 금속 나노 입자가 프라이머층에 균일하게 둘러싸이고, 견고한 밀착력이 얻어지는 것을 알 수 있다.

본 발명의 형성 방법에 의해 제작된 금속막은, 예를 들어 전자파 방지막이나 전기 도통체 등에 적용할 수 있다. 또한, 본 발명의 금속막 형성 방법에 의해 얻어진 패턴 형상의 금속막은, 반도체 칩, 반도체 패키지, 각종 전기 배선판, FPC, COF, TAB, 안테나, 다층 배선 기재, 마더보드, 각종 전극 등의 다양한 용도에 적용할 수 있다.

1: 도금 석출층
2: 금속 나노 입자
3: 프라이머층
4: 기재

Claims

기재 상에 프라이머층, 촉매층 및 도금 석출층의 3층이 적층된 단면 구조에 있어서, 당해 프라이머층은 유리 전이 온도(Tg)가 40 내지 430℃의 수지층이며, 당해 촉매층은 프라이머층 상에 평면으로 정렬된 금속 나노 입자 군이며, 그 금속 나노 입자 군은 주기율표의 IB족 또는 VIIIB족의 금속이며, 또한, 그 금속 나노 입자가 프라이머층에 둘러싸인 상태에 있고, 그 일단부가 도금 석출층과 연결되어 있는 것을 특징으로 하는 금속막의 적층 구조.
제1항에 있어서,
상기 금속 나노 입자가 금(Au), 은(Ag), 백금(Pt) 또는 팔라듐(Pd) 중 어느 것인 것을 특징으로 하는 금속막의 적층 구조.
제1항 또는 제2항에 있어서,
상기 금속 나노 입자의 평균 입경이 1 내지 100nm인 것을 특징으로 하는 금속막의 적층 구조.
제3항에 있어서,
상기 금속 나노 입자의 입경이 변동 계수 C.V. <0.8인 것을 특징으로 하는 금속막의 적층 구조.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 프라이머층의 유리 전이 온도(Tg)가 50 내지 350℃인 것을 특징으로 하는 금속막의 적층 구조.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 도금 석출층이 무전해 도금 석출층 및 전기 도금 석출층인 것을 특징으로 하는 금속막의 적층 구조.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 프라이머층 상에 상기 촉매층이 부분적으로 배치되어 있고, 그 위의 상기 도금 석출층이 금속 회로를 형성하고 있는 것을 특징으로 하는 금속막의 적층 구조.