KR20180087919A - 데이터 구동 회로 및 이를 포함하는 표시 장치 - Google Patents

데이터 구동 회로 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20180087919A
KR20180087919A KR1020170012128A KR20170012128A KR20180087919A KR 20180087919 A KR20180087919 A KR 20180087919A KR 1020170012128 A KR1020170012128 A KR 1020170012128A KR 20170012128 A KR20170012128 A KR 20170012128A KR 20180087919 A KR20180087919 A KR 20180087919A
Authority
KR
South Korea
Prior art keywords
signal
ramp
data
ramp signal
generating
Prior art date
Application number
KR1020170012128A
Other languages
English (en)
Other versions
KR102621980B1 (ko
Inventor
김상국
황문상
최원준
안태지
이승훈
김원강
박준상
Original Assignee
삼성디스플레이 주식회사
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 서강대학교산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170012128A priority Critical patent/KR102621980B1/ko
Priority to US15/879,337 priority patent/US10593269B2/en
Publication of KR20180087919A publication Critical patent/KR20180087919A/ko
Application granted granted Critical
Publication of KR102621980B1 publication Critical patent/KR102621980B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

데이터 구동 회로는 제1 램프 신호 및 제2 램프 신호를 생성하는 램프 신호 생성부, 클럭 신호의 클럭 개수를 카운트함으로써 카운트 신호를 생성하는 카운터, 및 제1 램프 신호, 제2 램프 신호, 및 카운트 신호에 기초하여 영상 데이터에 상응하는 데이터 신호를 각각 생성하는 복수의 채널들을 포함한다. 복수의 채널들 각각은 영상 데이터를 제1 부분 데이터 및 제2 부분 데이터로 분할하고, 제1 부분 데이터 및 제2 부분 데이터를 래치하는 래치부, 제1 램프 신호 및 제2 램프 신호를 복제하여 제1 기준 신호 및 제2 기준 신호를 생성하는 복제 구동부, 제1 기준 신호 및 제2 기준 신호에 기초하여, 제1 부분 데이터에 상응하는 구동 신호를 생성하는 디지털-아날로그 변환기, 및 데이터 신호를 출력하기 위해 제2 부분 데이터와 카운트 신호를 비교함으로써 구동 신호를 샘플링하는 출력부를 포함한다.

Description

데이터 구동 회로 및 이를 포함하는 표시 장치{DATA DRIVER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 데이터 구동 회로 및 데이터 구동 회로를 포함하는 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 패널 구동부를 포함한다. 표시 패널은 복수의 스캔 라인들, 복수의 데이터 라인들 및 복수의 화소들을 포함한다. 구동부는 복수의 스캔 라인들에 스캔 출력 신호를 공급하는 스캔 구동 회로 및 데이터 라인들에 데이터 전압을 공급하는 데이터 구동 회로를 포함한다.
일반적으로, 데이터 구동 회로는 디지털 영상 데이터를 아날로그 데이터 신호로 변환하기 위해 데이터 라인들 각각에 연결된 채널들을 포함하고, 각 채널은 저항 스트링을 이용한 디지털-아날로그 컨버터를 포함한다. 상기 저항 스트링을 이용한 디지털-아날로그 컨버터는 표시 장치의 색 깊이(color depth)가 높아짐에 따라 저항, 스위치, 배선의 개수가 지수의 배로 증가하고, 이에 따라, 패널 구동부의 면적이 크게 증가될 수 있다.
본 발명의 일 목적은 상대적으로 작은 크기로 구현되고 고해상도 표시 장치를 구동할 수 있는 데이터 구동 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 데이터 구동 회로를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 데이터 구동 회로는 제1 램프(RAMP) 신호 및 상기 제1 램프 신호보다 낮은 제2 램프 신호를 생성하는 램프 신호 생성부, 클럭 신호의 클럭 개수를 카운트함으로써 카운트 신호를 생성하는 카운터, 및 상기 제1 램프 신호, 상기 제2 램프 신호, 및 상기 카운트 신호에 기초하여 영상 데이터에 상응하는 데이터 신호를 각각 생성하는 복수의 채널들을 포함할 수 있다. 상기 복수의 채널들 각각은 상기 영상 데이터를 제1 부분 데이터 및 제2 부분 데이터로 분할하고, 상기 제1 부분 데이터 및 상기 제2 부분 데이터를 래치하는 래치부, 상기 제1 램프 신호 및 상기 제2 램프 신호를 복제하여 제1 기준 신호 및 제2 기준 신호를 생성하는 복제 구동부, 상기 제1 기준 신호 및 상기 제2 기준 신호에 기초하여, 상기 제1 부분 데이터에 상응하는 구동 신호를 생성하는 디지털-아날로그 변환기, 및 상기 데이터 신호를 출력하기 위해 상기 제2 부분 데이터와 상기 카운트 신호를 비교함으로써 상기 구동 신호를 샘플링하는 출력부를 포함할 수 있다.
일 실시예에 의하면, 상기 램프 신호 생성부와 상기 복수의 채널들 각각 사이에 연결되고, 상기 제1 램프 신호 및 상기 제2 램프 신호를 수신하고 출력하는 램프 구동부를 더 포함할 수 있다.
일 실시예에 의하면,상기 램프 구동부는 상기 제1 램프 신호에 기초하여 제1 풀업 제어 신호, 제1 풀다운 제어 신호, 및 제1 램프 구동 신호를 생성하는 제1 증폭기, 및 상기 제2 램프 신호에 기초하여 제2 풀업 제어 신호, 제2 풀다운 제어 신호, 및 제2 램프 구동 신호를 생성하는 제2 증폭기를 포함할 수 있다.
일 실시예에 의하면, 상기 복제 구동부는 상기 제1 풀업 제어 신호 및 상기 제1 풀다운 제어 신호에 기초하여 상기 제1 기준 신호를 생성하는 제1 기준 신호 생성부, 및 상기 제2 풀업 제어 신호 및 상기 제2 풀다운 제어 신호에 기초하여 상기 제2 기준 신호를 생성하는 제2 기준 신호 생성부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 기준 신호 생성부는 상기 제1 풀업 제어 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제1 출력 단자에 연결된 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 및 상기 제1 풀다운 제어 신호를 수신하는 게이트 전극, 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 노드는 상기 제1 램프 구동 신호를 수신할 수 있다.
일 실시예에 의하면, 상기 디지털-아날로그 변환기는 상기 제1 기준 신호 및 상기 제2 기준 신호를 분배하는 저항 스트링, 및 상기 제1 부분 데이터에 기초하여 상기 저항 스트링에 의해 분배된 전압들 중 하나를 상기 구동 신호로서 선택하는 선택기를 포함할 수 있다.
일 실시예에 의하면, 상기 출력부는 상기 제2 부분 데이터와 상기 카운트 신호를 비교함으로써 스위치 제어 신호를 생성하는 샘플링 제어부, 상기 데이터 신호를 출력하는 출력 버퍼, 및 상기 스위치 제어 신호에 응답하여 상기 구동 신호를 상기 출력 버퍼에 제공하는 스위치를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 램프 신호 및 상기 제2 램프 신호는 단위 수평 시간 동안 점차 감소할 수 있다. 상기 제1 램프 신호 및 상기 제2 램프 신호의 전압 차이는 상기 단위 수평 시간 동안 일정할 수 있다.
일 실시예에 의하면, 상기 제1 램프 신호는 상기 클럭 신호에 동기화될 수 있다. 상기 제2 램프 신호는 상기 제1 램프 신호에 적어도 하나의 클럭 개수가 증가된 신호에 상응할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 데이터 구동 회로는 램프 신호를 생성하는 램프 신호 생성부, 클럭 신호의 클럭 개수를 카운트함으로써 카운트 신호를 생성하는 카운터, 및 상기 램프 신호 및 상기 카운트 신호에 기초하여 영상 데이터에 상응하는 데이터 신호를 각각 생성하는 복수의 채널들을 포함할 수 있다. 상기 복수의 채널들 각각은 상기 영상 데이터를 래치하는 래치부, 및 상기 데이터 신호를 출력하기 위해 상기 래치된 영상 데이터와 상기 카운트 신호를 비교함으로써 상기 램프 신호를 샘플링하는 출력부를 포함할 수 있다.
일 실시예에 의하면, 상기 출력부는 상기 데이터 신호를 출력하는 출력 버퍼, 상기 래치된 영상 데이터와 상기 카운트 신호를 비교함으로써 샘플링 신호를 생성하는 샘플링 제어부, 상기 샘플링 신호를 온 전압 또는 오프 전압을 갖는 스위치 제어 신호로 변환하는 레벨 시프터, 및 상기 스위치 제어 신호에 응답하여 상기 램프 신호를 상기 출력 버퍼에 제공하는 스위치를 포함할 수 있다.
일 실시예에 의하면, 상기 램프 신호 생성부는 상기 복수의 채널들 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 램프 신호 생성부는 상기 복수의 채널들 중 적색 영상 데이터에 상응하는 제1 채널 그룹에 제1 램프 신호를 제공하는 제1 램프 신호 생성부, 상기 복수의 채널들 중 녹색 영상 데이터에 상응하는 제2 채널 그룹에 제2 램프 신호를 제공하는 제2 램프 신호 생성부, 및 상기 복수의 채널들 중 청색 영상 데이터에 상응하는 제3 채널 그룹에 제3 램프 신호를 제공하는 제3 램프 신호 생성부를 포함할 수 있다.
일 실시예에 의하면, 상기 램프 신호 생성부는 상기 복수의 채널들 중 적색 영상 데이터 또는 녹색 영상 데이터에 상응하는 제4 채널 그룹에 제4 램프 신호를 제공하는 제4 램프 신호 생성부, 및 상기 복수의 채널들 중 청색 영상 데이터에 상응하는 제5 채널 그룹에 제5 램프 신호를 제공하는 제5 램프 신호 생성부를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 화소들에 스캔 신호를 제공하는 스캔 구동 회로, 및 상기 화소들에 데이터 신호를 제공하는 데이터 구동 회로를 포함할 수 있다. 상기 데이터 구동 회로는 제1 램프 신호 및 상기 제1 램프 신호보다 낮은 제2 램프 신호를 생성하는 램프 신호 생성부, 클럭 신호의 클럭 개수를 카운트함으로써 카운트 신호를 생성하는 카운터, 및 상기 제1 램프 신호, 상기 제2 램프 신호, 및 상기 카운트 신호에 기초하여 영상 데이터에 상응하는 상기 데이터 신호를 각각 생성하는 복수의 채널들을 포함할 수 있다. 상기 복수의 채널들 각각은 상기 영상 데이터를 제1 부분 데이터 및 제2 부분 데이터로 분할하고, 상기 제1 부분 데이터 및 상기 제2 부분 데이터를 래치하는 래치부, 상기 제1 램프 신호 및 상기 제2 램프 신호를 복제하여 제1 기준 신호 및 제2 기준 신호를 생성하는 복제 구동부, 상기 제1 기준 신호 및 상기 제2 기준 신호에 기초하여, 상기 제1 부분 데이터에 상응하는 구동 신호를 생성하는 디지털-아날로그 변환기, 및 상기 데이터 신호를 출력하기 위해 상기 제2 부분 데이터와 상기 카운트 신호를 비교함으로써 상기 구동 신호를 샘플링하는 출력부를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 구동 회로는 상기 램프 신호 생성부와 상기 복수의 채널들 각각 사이에 연결되고, 상기 제1 램프 신호 및 상기 제2 램프 신호를 수신하고 출력하는 램프 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 램프 구동부는 상기 제1 램프 신호에 기초하여 제1 풀업 제어 신호, 제1 풀다운 제어 신호, 및 제1 램프 구동 신호를 생성하는 제1 증폭기, 및 상기 제2 램프 신호에 기초하여 제2 풀업 제어 신호, 제2 풀다운 제어 신호, 및 제2 램프 구동 신호를 생성하는 제2 증폭기를 포함할 수 있다.
일 실시예에 의하면, 상기 복제 구동부는 상기 제1 풀업 제어 신호 및 상기 제1 풀다운 제어 신호에 기초하여 상기 제1 기준 신호를 생성하는 제1 기준 신호 생성부, 및 상기 제2 풀업 제어 신호 및 상기 제2 풀다운 제어 신호에 기초하여 상기 제2 기준 신호를 생성하는 제2 기준 신호 생성부를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 기준 신호 생성부는 상기 제1 풀업 제어 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제1 출력 단자에 연결된 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터, 및 상기 제1 풀다운 제어 신호를 수신하는 게이트 전극, 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터를 포함할 수 있다. 상기 제1 노드는 상기 제1 램프 구동 신호를 수신할 수 있다.
본 발명의 실시예들에 따른 데이터 구동 회로는 채널들에서 공유되는 램프 신호에 기초하여 영상 데이터를 데이터 신호로 변환하므로, 데이터 구동 회로가 상대적으로 좁은 면적에서 구현될 수 있다.
본 발명의 실시예들에 따른 데이터 구동 회로는 램프 신호에 기초하여 구동 신호를 생성하는 디지털-아날로그 변환기를 포함함으로써 색 깊이(color depth)가 상대적으로 높은 표시 장치를 구동할 수 있다. 이 경우, 램프 신호의 주기가 과도하게 짧아지지 않으므로, 표시 장치의 소비 전력이 감소될 수 있다. 또한, 데이터 구동 회로는 램프 구동부 및 각 채널의 복제 구동부를 포함함으로써 복수의 채널들 사이의 편차를 줄이고, 각 채널의 출력의 균일성을 높일 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 데이터 구동 회로를 포함함으로써 구동 회로가 실장되는 비표시 영역의 크기를 줄일 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 데이터 구동 회로의 일 예를 나타내는 도면이다.
도 3은 도 2의 데이터 구동 회로에 포함된 출력부가 구동 신호를 샘플링하는 방법을 설명하기 위한 도면이다.
도 4는 도 2의 데이터 구동 회로에 포함된 램프 구동부 및 복제 구동부의 일 예를 나타내는 도면이다.
도 5a 및 도 5b는 도 4의 램프 구동부 및 복제 구동부의 효과를 설명하기 위한 도면들이다.
도 6은 도 1의 표시 장치에 포함된 데이터 구동 회로의 다른 예를 나타내는 도면이다.
도 7은 도 6의 데이터 구동 회로에 포함된 출력부가 램프 신호를 샘플링하는 방법을 설명하기 위한 도면이다.
도 8 및 도 9는 도 6의 데이터 구동 회로에 포함된 램프 신호 생성부가 배치되는 예들을 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 스캔 구동 회로(200), 데이터 구동 회로(300), 및 타이밍 제어부(500)를 포함할 수 있다.
표시 패널(100)은 복수의 화소(PX)들을 포함할 수 있다. 표시 패널(100)은 스캔 라인들(SL1 내지 SLn)을 통해 스캔 구동 회로(200)와 연결될 수 있다. 표시 패널(100)은 데이터 라인들(DL1 내지 DLm)을 통해 데이터 구동 회로(300)와 연결될 수 있다. 표시 패널(100)은 스캔 라인들(SL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)의 교차부마다 위치되는 n*m 개의 화소(PX)들을 포함할 수 있다.
스캔 구동 회로(200)는 제1 제어 신호(CTL1)에 기초하여 스캔 라인들(SL1 내지 SLn)을 통해 화소(PX)들에 스캔 신호를 공급할 수 있다.
데이터 구동 회로(300)는 제2 제어 신호(CTL2)에 기초하여 데이터 라인들(DL1 내지 DLm)을 통해 화소(PX)들에 데이터 신호를 공급할 수 있다. 데이터 구동 회로(300)는 램프(ramp) 신호를 샘플링함으로써 디지털 영상 데이터에 상응하는 아날로그 구동 신호(예를 들어, 데이터 신호)를 각각 생성하고, 생성된 데이터 신호를 데이터 라인들(DL1 내지 DLm)에 각각 출력하는 복수의 채널들(CH1 내지 CHm)을 포함할 수 있다. 램프 신호는 단위 시간(예를 들어, 단위 수평 주기)마다 반복하여 출력되며, 단위 시간 동안 점차 감소되거나 증가될 수 있다.
복수의 채널들(CH1 내지 CHm) 각각은 영상 데이터(즉, 디지털 영상 데이터)에 상응하는 클럭 카운트에서 램프 신호를 샘플링함으로써 데이터 신호(즉, 아날로그 구동 신호)를 생성하고 출력할 수 있다. 일 실시예에서, 데이터 구동 회로(300)는 고해상도 표시 장치 또는 색 깊이가 상대적으로 높은 표시 장치를 구동하기 위해 각 채널에서 아날로그-디지털 변환기를 이용하여 램프 신호를 샘플링하고, 복수의 채널들 사이의 전압 편차를 줄이기 위해 램프 구동부 및 각 채널의 복제 구동부를 포함할 수 있다. 다른 실시예에서, 데이터 구동 회로(300)는 복수의 채널들 사이의 전압 편차를 줄이기 위해 복수의 채널들(CH1 내지 CHm) 사이(예를 들어, 복수의 채널들(CH1 내지 CHm)의 중앙)에 램프 신호 생성부를 배치하고, 각 채널에서 램프 신호 생성부에서 출력된 램프 신호를 샘플링할 수 있다. 다만, 데이터 구동 회로(300)의 구조에 대해서는 도 2 및 도 6을 참조하여 자세히 설명하기로 한다.
타이밍 제어부(500)는 스캔 구동 회로(200) 및 데이터 구동 회로(300)를 각각 제어하기 위해 제1 및 제2 제어 신호들(CTL1 및 CTL2)을 생성할 수 있다. 예를 들어, 스캔 구동 회로(200)를 제어하기 위한 제1 제어 신호(CTL1)는 수직 개시 신호, 스캔 클럭 신호, 등을 포함할 수 있다. 데이터 구동 회로(300)를 제어하기 위한 제2 제어 신호(CTL2)는 디지털 형태의 영상 데이터, 수평 개시 신호, 클럭 신호, 등을 포함할 수 있다.
이 외에도, 표시 장치(1000)는 표시 패널(100), 스캔 구동 회로(200), 및 데이터 구동 회로(300)에 전원을 제공하는 전원 공급부 등을 더 포함할 수 있다.
도 2는 도 1의 표시 장치에 포함된 데이터 구동 회로의 일 예를 나타내는 도면이다.
도 2를 참조하면, 데이터 구동 회로(300A)는 램프 신호 생성부(310), 램프 구동부(320), 카운터(330), 및 복수의 채널들(CH1, CH2, CH3, 등)을 포함할 수 있다.
램프 신호 생성부(310)는 클럭 신호(CLK)에 기초하여 주기적으로 제1 램프 신호(RSH) 및 제1 램프 신호(RSH)보다 낮은 제2 램프 신호(RSL)를 생성하여 출력할 수 있다. 즉, 램프 신호 생성부(310)는 상위 기준 전압 및 하위 기준 전압을 각 채널의 디지털-아날로그 변환기(360-1)에 제공하기 위해 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)를 생성할 수 있다. 일 실시예에서, 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)는 단위 수평 시간 동안 점차 감소하고, 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)의 전압 차이는 단위 수평 시간 동안 일정할 수 있다. 일 실시예에서, 제1 램프 신호(RSH)는 클럭 신호(CLK)에 동기화되어 생성될 수 있다. 제2 램프 신호(RSL)는 제1 램프 신호(RSH)에 적어도 하나의 클럭 개수가 증가된 신호에 상응할 수 있다. 램프 신호 생성부(310)는 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)를 간단하게 구현할 수 있는 저항 스트링 기반 DAC(digital analog converter) 구조로 구현될 수 있으나, 이에 한정되지 않는다.
램프 구동부(320)는 램프 신호 생성부(310)와 복수의 채널들(CH1, CH2, CH3, 등) 각각 사이에 연결되고, 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)를 수신하고 출력할 수 있다. 즉, 램프 구동부(320)는 램프 신호 생성부(310)와 복수의 채널들(CH1, CH2, CH3, 등) 각각 사이에 위치하여 구동 능력을 향상하기 위한 버퍼 역할을 수행할 수 있다. 일 실시예에서, 램프 구동부(320)는 제1 증폭기(321) 및 제2 증폭기(326)를 포함할 수 있다. 제1 증폭기(321)는 제1 램프 신호(RSH)에 기초하여 제1 풀업 제어 신호(CSU1), 제1 풀다운 제어 신호(CSD1), 및 제1 램프 구동 신호(OUT1)를 생성할 수 있다. 제2 증폭기(326)는 제2 램프 신호(RSL)에 기초하여 제2 풀업 제어 신호(CSU2), 제2 풀다운 제어 신호(CSD2), 및 제2 램프 구동 신호(OUT2)를 생성할 수 있다.
카운터(330)는 클럭 신호(CLK)의 클럭 개수를 카운트함으로써 카운트 신호(CNT)를 생성할 수 있다. 일 실시예에서, 카운터(330)는 n-비트(bit) 카운터로서 일 수평 주기마다 클럭 신호(CLK)의 상승 에지(edge) 또는 하강 에지의 개수를 카운트함으로써 카운트 신호(CNT)를 생성할 수 있다.
복수의 채널들(CH1, CH2, CH3, 등) 각각은 제1 램프 신호(RSH), 제2 램프 신호(RSL), 및 카운트 신호(CNT)에 기초하여 영상 데이터(DATA)에 상응하는 데이터 신호를 생성할 수 있다. 각 채널은 램프 구동부(320)의 출력 회로와 동일한 회로를 디지털-아날로그 변환기의 전에 배치함으로써 큰 면적 및 소비 전력의 증가 없이 각 채널 간 균일한 출력을 얻을 수 있다. 일 실시예에서, 각 채널(예를 들어, 제1 채널(CH1))은 래치부(340-1), 복제 구동부(350-1), 디지털-아날로그 변환기(360-1), 및 출력부(380-1)를 포함할 수 있다.
래치부(340-1)는 영상 데이터(DATA)를 제1 부분 데이터(mBIT) 및 제2 부분 데이터(nBIT)로 분할하고, 제1 부분 데이터(mBIT) 및 제2 부분 데이터(nBIT)를 래치할 수 있다. 예를 들어, 래치부(340-1)는 10비트의 영상 데이터(DATA)를 수신하고, 영상 데이터(DATA)의 하위 3비트를 제1 부분 데이터(mBIT)로 설정하고, 영상 데이터(DATA)의 상위 7비트를 제2 부분 데이터(nBIT)로 설정할 수 있다.
복제 구동부(350-1)는 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)를 복제하여 제1 기준 신호(OUTH) 및 제2 기준 신호(OUTL)를 생성할 수 있다. 일 실시예에서, 복제 구동부(350-1)는 제1 기준 신호 생성부(351-1) 및 제2 기준 신호 생성부(352-1)를 포함할 수 있다. 제1 기준 신호 생성부(351-1)는 램프 구동부(320)에서 출력된 제1 풀업 제어 신호(CSU1) 및 제1 풀다운 제어 신호(CSD1)에 기초하여 제1 기준 신호(OUTH)를 생성할 수 있다. 제2 기준 신호 생성부(352-1)는 제2 풀업 제어 신호(CSU2) 및 제2 풀다운 제어 신호(CSD2)에 기초하여 제2 기준 신호(OUTL)를 생성할 수 있다. 예를 들어, 각 채널에 포함된 복제 구동부(350-1)는 램프 구동부(320)의 출력 회로와 동일한 구조를 가질 수 있다. 복제 구동부(350-1)의 구조에 대해서는 도 4를 참조하여 자세히 설명하기로 한다.
디지털-아날로그 변환기(360-1)는 제1 기준 신호(OUTH) 및 제2 기준 신호(OUTL)에 기초하여, 제1 부분 데이터(mBIT)에 상응하는 구동 신호(VD)를 생성할 수 있다. 즉, 디지털-아날로그 변환기(360-1)는 상위 기준 전압으로서 제1 기준 신호(OUTH) 및 하위 기준 전압으로서 제2 기준 신호(OUTL)를 수신하고, 제1 부분 데이터(mBIT)(예를 들어, 영상 데이터(DATA)의 하위 3비트)에 기초하여 상위 기준 전압 및 하위 기준 전압 사이의 전압을 선택하여 구동 신호(VD)로서 출력할 수 있다. 일 실시예에서, 디지털-아날로그 변환기(360-1)는 저항 스트링(361-1) 및 선택기(362-1)를 포함할 수 있다. 저항 스트링(361-1)는 제1 기준 신호(OUTH) 및 제2 기준 신호(OUTL)를 분배할 수 있다. 선택기(362-1)는 제1 부분 데이터(mBIT)에 기초하여 저항 스트링(361-1)에 의해 분배된 전압들(즉, V1 내지 V2m) 중 하나를 구동 신호(VD)로서 선택할 수 있다.
출력부(380-1)는 데이터 신호를 출력하기 위해 제2 부분 데이터(nBIT) (예를 들어, 영상 데이터(DATA)의 상위 7비트)와 카운트 신호(CNT)를 비교함으로써 구동 신호(VD)를 샘플링할 수 있다. 즉, 출력부(380-1)는 디지털-아날로그 변환기(360-1)에서 출력된 시간에 따라 변동하는 구동 신호(VD)를 제2 부분 데이터(nBIT)에 따른 타이밍에서 샘플링함으로써 데이터 신호를 출력할 수 있다. 일 실시예에서, 출력부(380-1)는 샘플링 제어부(381-1), 스위치(382-1), 커패시터(383-1), 및 출력 버퍼(384-1)를 포함할 수 있다.
샘플링 제어부(381-1)는 제2 부분 데이터(nBIT)와 카운트 신호(CNT)를 비교함으로써 스위치 제어 신호(SON)를 생성할 수 있다. 예를 들어, 샘플링 제어부(381-1)는 제2 부분 데이터(nBIT)에 대응되는 클럭 카운트 타이밍에서 스위치(382-1)가 턴-온되도록 제2 부분 데이터(nBIT)에 대응되는 클럭 카운트와 카운트 신호(CNT)를 비교할 수 있다.
스위치(382-1)는 스위치 제어 신호(SON)에 응답하여 디지털-아날로그 변환기(360-1)에서 출력되는 구동 신호(VD)를 출력 버퍼(384-1)에 제공할 수 있다.
커패시터(383-1)는 데이터 신호를 노이즈를 줄이기 위해 출력 버퍼(384-1)의 입력 단자와 접지 전압 사이에 배치될 수 있다.
출력 버퍼(384-1)는 데이터 신호를 연결된 데이터 라인(DL1)에 출력할 수 있다.
일 실시예에서, 데이터 구동 회로(300A)는 단위 수평 주기에서 샘플링이 종료된 채널에 대해 복제 구동부(350-1) 및 디지털-아날로그 변환기(360-1)를 셧-다운(shut-down)함으로써 소비 전력을 최소화시킬 수 있다. 즉, 각 채널의 복제 구동부(350-1)는 아날로그 전압을 샘플링 할 때만 동작하고, 그 이외의 구간에서는 셧-다운되도록 제어됨으로써 소비 전력을 절감할 수 있다.
비록, 도 2에서는 제1 램프 신호 및 제2 램프 신호가 램프 구동부를 통해 각 채널의 복제 구동부로 제공되는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 램프 신호 생성부에서 출력된 제1 램프 신호 및 제2 램프 신호는 각 채널의 복제 구동부에 직접 제공되거나, 램프 구동부를 통해 각 채널의 디지털-아날로그 변환기에 제공될 수 있다.
비록, 도 2에서는 램프 신호 생성부가 배치되는 위치에 대해서는 언급하지 않았으나, 채널들 사이의 전압 편차를 최소화하기 위해 램프 신호 생성부는 채널들 사이에 배치될 수 있다.
도 3은 도 2의 데이터 구동 회로에 포함된 출력부가 구동 신호를 샘플링하는 방법을 설명하기 위한 도면이다.
도 3을 참조하면, 단위 수평 시간 동안 클럭 카운트가 증가함에 따라 순차적으로 감소하는 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)가 생성될 수 있다. 일 실시예에서, 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)의 전압 차이는 단위 수평 시간 동안 일정할 수 있다. 예를 들어, 제2 램프 신호(RSL)는 제1 램프 신호(RSH)에 하나의 클럭 개수가 증가된 신호에 상응할 수 있다. 즉, 제2 램프 신호(RSL)는 제1 램프 신호(RSH)가 일 클럭 만큼 시프트된 신호일 수 있다.
각 클럭 구간에서, 영상 데이터의 제1 부분 데이터(예를 들어, 하위 3비트)에 대응하는 제1 램프 신호(RSH) 및 제2 램프 신호(RSL) 사이의 전압이 구동 신호로서 선택되고, 영상 데이터의 제2 부분 데이터(예를 들어, 상위 7비트)에 상응하는 타이밍에서, 선택된 구동 신호가 데이터 전압으로서 출력될 수 있다.
예를 들어, 영상 데이터의 제1 부분 데이터가 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)가 디지털-아날로그 변환기에 의해 분배된 제1 전압 내지 제8 전압들(V1 내지 V8) 중 제3 전압(V3)에 상응하고, 영상 데이터의 제2 부분 데이터가 제3 클럭 카운트(C3) 구간에 상응할 수 있다. 이 경우, 스위치 제어 신호(SON)는 제3 클럭 카운트(C3) 구간에서 온 전압 레벨을 가질 수 있다. 제3 클럭 카운트(C3) 구간에서 제1 램프 신호(RSH)는 제3 전압 레벨(L3)을 갖고, 제2 램프 신호(RSL)은 제4 전압 레벨(L4)을 가질 수 있다. 이에 따라, 제1 램프 신호(RSH) 및 제2 램프 신호(RSL)가 디지털-아날로그 변환기에 의해 분배된 제3 전압 레벨(L3) 및 제4 전압 레벨(L4) 사이의 제1 전압 내지 제8 전압들(V1 내지 V8) 중 제3 전압(V3)이 데이터 신호로서 출력될 수 있다.
일 실시예에서, 스위치 제어 신호(SON)는 영상 데이터의 제2 부분 데이터에 상응하는 타이밍에서만 온 전압 레벨로 설정되고, 나머지 구간에서는 오프 전압 레벨로 설정될 수 있다. 이 경우, 출력 버퍼의 불필요한 스위칭 전력 소모가 감소될 수 있다.
비록, 도 3에서는 제1 램프 신호 및 제2 램프 신호가 클럭 카운트가 증가함에 따라 감소하는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제1 램프 신호 및 제2 램프 신호가 클럭 카운트가 증가함에 따라 증가할 수 있다.
도 4는 도 2의 데이터 구동 회로에 포함된 램프 구동부 및 복제 구동부의 일 예를 나타내는 도면이다. 도 5a 및 도 5b는 도 4의 램프 구동부 및 복제 구동부의 효과를 설명하기 위한 도면들이다.
도 2, 도 4, 도 5a, 및 도 5b를 참조하면, 데이터 구동 회로(300A)는 복수의 채널들(CH1, CH2, CH3, 등) 사이의 전압 편차를 줄이기 위해 램프 구동부(320) 및 각 채널에 배치되는 복제 구동부(350-1)를 포함할 수 있다.
도 2 및 도 4에 도시된 바와 같이, 램프 구동부(320)는 제1 증폭기(321) 및 제2 증폭기(326)를 포함할 수 있다. 복제 구동부(350-1)는 제1 기준 신호 생성부(351-1) 및 제2 기준 신호 생성부(352-1)를 포함할 수 있다. 제2 증폭기(326)의 구조는 제1 증폭기(321)의 구조와 실질적으로 동일하고, 제2 기준 신호 생성부(352-1)의 구조는 제1 기준 신호 생성부(351-1)의 구조와 실질적으로 동일하므로, 이하, 제1 증폭기(321)와 제1 기준 신호 생성부(351-1)를 기준으로 설명하기로 한다.
제1 증폭기(321)는 제1 램프 신호(RSH)에 기초하여 제1 풀업 제어 신호(CSU1), 제1 풀다운 제어 신호(CSD1), 및 제1 램프 구동 신호(OUT1)를 생성할 수 있다. 제1 증폭기(321)는 구동 능력을 향상하기 위한 버퍼 역할을 수행할 수 있다.
일 실시예에서, 제1 증폭기(321)는 레일 투 레일(rail to rail) 입력단 구조를 가지는 폴디드 캐스코드(folded cascode) 연산증폭기 회로(322)와 풀업 트랜지스터(MU), 풀다운 트랜지스터(MD) 및 보상 커패시터들(CC0, CC1)을 구비하는 출력 회로(323)를 구비할 수 있다. 폴디드 캐스코드 연산증폭기 회로(322)는 입력 전원 전압(BP1, BP2, BP3, BN1, BN2, BN3)를 수신하고, 제1 입력 단자(IN1)와 제2 입력 단자(IN2)가 수신하는 신호들의 차이를 증폭할 수 있다. 예를 들어, 제1 입력 단자(IN1)는 제1 램프 신호(RSH)를 수신하고, 제2 입력 단자(IN2)는 출력 단자(OUT)에서 출력되는 신호를 수신할 수 있다. 출력 회로(323)는 폴디드 캐스코드 연산증폭기 회로(322)로부터 출력된 신호를 증폭하여 출력할 수 있다. 즉, 출력 회로(323)는 풀업 트랜지스터(MU)의 게이트 전극에 인가되는 제1 풀업 제어 신호(CSU1)를 풀업 제어 단자(VP)에 출력하고, 풀다운 트랜지스터(MD)의 게이트 전극에 인가되는 제1 풀다운 제어 신호(CSD1)를 풀다운 제어 단자(VD)에 출력하며, 제1 램프 구동 신호(OUT1)를 출력 단자(OUT)로 출력할 수 있다.
각 채널에 구비되는 제1 기준 신호 생성부(351-1)는 간단한 구조의 복제 구동 회로로 구현됨으로써 채널 간 전압 편차 문제를 효율적으로 해결할 수 있다. 제1 기준 신호 생성부(351-1)는 제1 증폭기(321)의 출력 회로(323)와 유사한 회로 구조를 가질 수 있다. 일 실시예에서, 제1 기준 신호 생성부(351-1)는 제1 증폭기(321)의 풀업 트랜지스터(MU) 및 풀다운 트랜지스터(MD)와 동일한 동작을 수행하는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함할 수 있다. 제1 트랜지스터(T1)는 제1 풀업 제어 신호(CSU1)를 수신하는 게이트 전극, 제1 전원 전압(VDD)을 수신하는 제1 전극, 및 제1 기준 신호(OUTH)가 출력되는 제1 출력 단자에 연결된 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제1 풀다운 제어 신호(CSD1)를 수신하는 게이트 전극, 제1 전원 전압보다 낮은 제2 전원 전압(VSS)을 수신하는 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 제1 노드(N1)는 제1 램프 구동 신호(OUT1)를 수신할 수 있다.
비록, 도 4에서는 제1 증폭기 및 제2 증폭기가 Class AB 타입의 증폭기인 것으로 도시하였으나, 제1 증폭기 및 제2 증폭기는 버퍼 역할을 수행하는 다양한 구조로 구현될 수 있다.
도 5a 및 도 5b에 도시된 바와 같이, 데이터 구동 회로(300A)가 320개의 채널들을 포함하고, 램프 신호 생성부가 채널들의 중앙에 배치된 경우, 디지털-아날로그 변환기에 입력되는 램프 신호의 편차를 측정하였다.
도 5A에서, 각 채널에 복제 구동부(350-1)가 구비되지 않고, 디지털-아날로그 변환기에 램프 신호를 직접 제공하는 경우, 라우팅 금속의 저항 성분(예를 들어, 기생 RC 및 샘플링 커패시터, 등)에 의해 중앙부에 위치한 채널(예를 들어 제160 채널)과 가장자리에 위치한 채널(예를 들어, 제320 채널)에 입력되는 램프 신호의 전압 편차가 발생하였다. 즉, 제160 채널에 인가되는 제1 램프 신호(VH_CH160)와 제320 채널에 인가되는 제1 램프 신호(VH_CH320)의 전압 편차(dVH)는 약 5.2mV로 측정되었다. 또한, 제160 채널에 인가되는 제2 램프 신호(VL_CH160)와 제320 채널에 인가되는 제2 램프 신호(VL_CH320)의 전압 편차(dVL)는 약 6.1mV로 측정되었다.
반면에, 도 5B에서, 각 채널에 복제 구동부(350-1)가 구비된 경우, 제160 채널에 인가되는 제1 램프 신호(VH_CH160)와 제320 채널에 인가되는 제1 램프 신호(VH_CH320)의 전압 편차(dVH)는 약 0.2mV로 측정되었다. 또한, 제160 채널에 인가되는 제2 램프 신호(VL_CH160)와 제320 채널에 인가되는 제2 램프 신호(VL_CH320)의 전압 편차(dVL)는 약 0.3mV로 측정되었다.
따라서, 데이터 구동 회로(300A)는 각 채널에 복제 구동부(350-1)를 포함함으로써 채널 간 입력되는 램프 전압의 편차를 줄일 수 있다.
도 6은 도 1의 표시 장치에 포함된 데이터 구동 회로의 다른 예를 나타내는 도면이다.
도 6을 참조하면, 데이터 구동 회로(300B)는 램프 신호 생성부(410), 카운터(430), 및 복수의 채널들(CH1, CH2, CH3, 등)을 포함할 수 있다.
램프 신호 생성부(410)는 주기적으로 램프 신호(RS)를 생성하고, 생성된 램프 신호(RS)를 모든 채널들의 출력 버퍼에 스위치를 통해 제공할 수 있다. 일 실시예에서, 램프 신호(RS)는 단위 수평 시간 동안 점차 감소할 수 있다. 일 실시예에서, 램프 신호 생성부(410)는 램프 제어 신호를 수신하고, 램프 제어 신호에 기초하여 출력하는 램프 신호(RS)의 전압을 조정할 수 있다. 이에 따라, 램프 신호 생성부(410)는 표시 장치의 계조 정밀도(즉, 색 깊이), 해상도, 타겟 휘도에 따라 램프 신호(RS)의 전압, 기울기를 조정하여 출력할 수 있다.
카운터(430)는 클럭 신호(CLK)의 클럭 개수를 카운트함으로써 카운트 신호(CNT)를 생성할 수 있다. 일 실시예에서, 카운터(430)는 n-비트 카운터로서 일 수평 주기마다 클럭 신호(CLK)의 상승 에지(edge) 또는 하강 에지의 개수를 카운트함으로써 카운트 신호(CNT)를 생성할 수 있다.
복수의 채널들(CH1, CH2, CH3, 등) 각각은 램프 신호(RS) 및 카운트 신호(CNT)에 기초하여 영상 데이터(DATA)에 상응하는 데이터 신호를 생성하고, 연결된 데이터 라인에 출력할 수 있다. 각 채널(예를 들어, 제1 채널(CH1))은 래치부(440-1) 및 출력부(480-1)를 포함할 수 있다.
래치부(440-1)는 영상 데이터(DATA)를 래치할 수 있다.
출력부(480-1)는 n-비트의 래치된 영상 데이터(nBIT)와 카운트 신호(CNT)를 비교함으로써 램프 신호(RS)를 샘플링할 수 있다. 즉, 출력부(480-1)는 시간에 따라 변동하는 램프 신호(RS)를 래치된 영상 데이터에 따른 타이밍에서 샘플링함으로써 데이터 신호를 출력할 수 있다. 일 실시예에서, 출력부(480-1)는 샘플링 제어부(481-1), 레벨 시프터(482-1), 스위치(483-1), 커패시터(484-1), 및 출력 버퍼(485-1)를 포함할 수 있다.
샘플링 제어부(481-1)는 래치된 영상 데이터(nBIT)와 카운트 신호(CNT)를 비교함으로써 샘플링 신호(SAM)를 생성하고, 레벨 시프터(482-1)는 샘플링 신호(SAM)를 온 전압 또는 오프 전압을 갖는 스위치 제어 신호(SON)로 변환할 수 있다. 즉, 샘플링 제어부(481-1)는 래치된 영상 데이터(nBIT)에 대응되는 클럭 카운트 타이밍에서 스위치(483-1)가 턴-온되도록 래치된 영상 데이터(nBIT)에 대응되는 클럭 카운트와 카운트 신호(CNT)를 비교할 수 있다.
스위치(483-1)는 스위치 제어 신호(SON)에 응답하여 램프 신호(RS)를 출력 버퍼(485-1)에 제공할 수 있다. 커패시터(484-1)는 데이터 신호를 노이즈를 줄이기 위해 출력 버퍼(485-1)의 입력 단자와 접지 전압 사이에 배치될 수 있다. 출력 버퍼(485-1)는 데이터 신호를 연결된 데이터 라인(DL1)에 출력할 수 있다.
일 실시예에서, 출력 버퍼(485-1)에서 발생하는 불필요한 스위칭 전력 소모를 방지하기 위해 출력 버퍼(485-1)의 입력 단자에 추가적인 스위치(미도시)를 구비할 수 있다. 이 경우, 샘플링 시점에만 출력 버퍼(485-1)가 데이터 신호를 출력하도록 제어할 수 있다.
따라서, 데이터 구동 회로(300B)는 모든 채널들에서 램프 신호 생성부(410)에서 출력된 램프 신호(RS)를 이용하여 데이터 신호를 생성하므로, 색 깊이가 증가함에 따라, 면적이 지수적으로 증가하지 않으므로, 상대적으로 작은 크기로 구현될 수 있다. 예를 들어, 본 발명에 따른 데이터 구동 회로(300B)는 저항 스트링을 포함하는 DAC 기반의 데이터 구동 회로보다 구현에 필요한 면적이 약 35% 감소될 수 있다.
도 7은 도 6의 데이터 구동 회로에 포함된 출력부가 램프 신호를 샘플링하는 방법을 설명하기 위한 도면이다.
도 7을 참조하면, 데이터 구동 회로는 영상 데이터에 상응하는 타이밍에서 일 수평 주기 내에서 점차 감소하는 램프 신호(RS)를 샘플링함으로써, 디지털 영상 데이터를 아날로그 데이터 신호로 변환할 수 있다.
예를 들어, 초기 설정 신호(SET)가 설정되고, 카운터는 카운트 신호를 초기화할 수 있다. 시간이 경과함에 따라, 서로 다른 제1 내지 제16 타이밍(S1 내지 S16)에서 스위치 제어 신호(SON)을 온 전압에서 오프 전압으로 설정하였을 때, 데이터 라인에 출력되는 서로 다른 제1 내지 제16 데이터 신호(DS1 내지 DS16)가 출력되었다. 이에 따라, 영상 데이터에 상응하는 타이밍에서 스위치 제어 신호(SON)를 온 전압 레벨로 설정함으로써, 디지털 영상 데이터가 아날로그 데이터 신호로 변환될 수 있다.
도 8 및 도 9는 도 6의 데이터 구동 회로에 포함된 램프 신호 생성부가 배치되는 예들을 나타내는 도면이다.
도 8 및 도 9를 참조하면, 램프 신호 생성부(410A, 410B)는 복수의 채널들 사이에 배치될 수 있다. 일 실시예에서, 채널들 사이에 인가되는 램프 전압의 편차를 최소화하기 위해, 램프 신호 생성부(410A, 410B)는 제1 내지 제m(단, m은 1보다 큰 정수) 채널들(CH1 내지 CHm) 사이에 배치될 수 있다. 예를 들어, 램프 신호 생성부(410A, 410B)는 채널들이 배치된 영역의 중심부(예를 들어, 제(2/m) 채널과 제(2/m+1) 채널 사이)에 위치할 수 있다.
램프 신호 생성부(410A, 410B)는 영상 데이터의 색상에 따라 서로 다른 램프 신호를 제공할 수 있다.
일 실시예에서, 도 8에 도시된 바와 같이, 램프 신호 생성부(410A)는 적색 영상 데이터(예를 들어, D1, D(m-2))에 상응하는 제1 채널 그룹(예를 들어, 제1 채널(CH1), 제(m-2) 채널(CH(m-2)), 등)에 제1 램프 신호(RS-R)를 제공하는 제1 램프 신호 생성부(411), 녹색 영상 데이터(예를 들어, D2, D(m-1))에 상응하는 제2 채널 그룹(예를 들어, 제2 채널(CH2), 제(m-1) 채널(CH(m-1)), 등)에 제2 램프 신호(RS-G)를 제공하는 제2 램프 신호 생성부(412), 및 청색 영상 데이터(예를 들어, D3, Dm)에 상응하는 제3 채널 그룹(예를 들어, 제3 채널(CH3), 제m) 채널(CHm), 등)에 제3 램프 신호(RS-B)를 제공하는 제3 램프 신호 생성부(413)를 포함할 수 있다. 즉, 적색 감마 전압, 녹색 감마 전압, 및 청색 감마 전압의 편차가 상대적으로 큰 유기 발광 표시 장치에서, 서로 다른 램프 신호들을 이용하여 영상 데이터를 데이터 신호로 변환할 수 있다.
다른 실시예에서, 도 9에 도시된 바와 같이, 램프 신호 생성부(410B)는 적색 영상 데이터 또는 녹색 영상 데이터에 상응하는 제4 채널 그룹(예를 들어, 제1 채널(CH1), 제2 채널(CH2), 제(m-2) 채널(CH(m-2)), 제(m-1) 채널(CH(m-1)), 등)에 제4 램프 신호(RS-RG)를 제공하는 제4 램프 신호 생성부(414), 및 청색 영상 데이터에 상응하는 제5 채널 그룹(예를 들어, 제3 채널(CH3), 제m) 채널(CHm), 등)에 제5 램프 신호(RS-B)를 제공하는 제5 램프 신호 생성부(415)를 포함할 수 있다. 즉, 적색 감마 전압과 녹색 감마 전압의 편차가 상대적으로 작은 유기 발광 표시 장치에서, 동일한 램프 신호를 이용하여 적색 영상 데이터 및 녹색 영상 데이터를 데이터 신호로 변환할 수 있다.
비록, 도 8 및 도 9에서는 표시 장치가 적색 화소, 녹색 화소, 및 청색 화소를 포함하는 RGB 타입의 유기 발광 표시 장치인 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 표시 장치는 흰색 화소를 추가적으로 포함하는 RGBW 타입의 유기 발광 표시 장치일 수 있다. 이 경우, 흰색 영상 데이터에 다른 램프 신호를 제공하는 램프 신호 생성부가 추가되거나, 감마 전압의 편차가 상대적으로 작은 청색 영상 데이터와 동일한 램프 신호를 이용하여 흰색 영상 데이터가 데이터 신호로 변환될 수 있다.
이상, 본 발명의 실시예들에 따른 데이터 구동 회로 및 이를 포함하는 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다. 예를 들어, 상기에서는 표시 장치가 유기 발광 표시 장치인 것으로 설명하였으나, 표시 장치의 종류는 이에 한정되는 것이 아니다.
본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 디지털 카메라, 비디오 캠코더 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 표시 패널 200: 스캔 구동 회로
300, 300A, 300B: 데이터 구동 회로
310: 램프 신호 생성부 320: 램프 구동부
330: 카운터 340-1: 래치부
350-1: 복제 구동부 360-1: 디지털-아날로그 변환기
380-1: 출력부 500: 타이밍 제어부
1000: 표시 장치

Claims (20)

  1. 제1 램프(RAMP) 신호 및 상기 제1 램프 신호보다 낮은 제2 램프 신호를 생성하는 램프 신호 생성부;
    클럭 신호의 클럭 개수를 카운트함으로써 카운트 신호를 생성하는 카운터; 및
    상기 제1 램프 신호, 상기 제2 램프 신호, 및 상기 카운트 신호에 기초하여 영상 데이터에 상응하는 데이터 신호를 각각 생성하는 복수의 채널들을 포함하고,
    상기 복수의 채널들 각각은
    상기 영상 데이터를 제1 부분 데이터 및 제2 부분 데이터로 분할하고, 상기 제1 부분 데이터 및 상기 제2 부분 데이터를 래치하는 래치부;
    상기 제1 램프 신호 및 상기 제2 램프 신호를 복제하여 제1 기준 신호 및 제2 기준 신호를 생성하는 복제 구동부;
    상기 제1 기준 신호 및 상기 제2 기준 신호에 기초하여, 상기 제1 부분 데이터에 상응하는 구동 신호를 생성하는 디지털-아날로그 변환기; 및
    상기 데이터 신호를 출력하기 위해 상기 제2 부분 데이터와 상기 카운트 신호를 비교함으로써 상기 구동 신호를 샘플링하는 출력부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  2. 제1 항에 있어서,
    상기 램프 신호 생성부와 상기 복수의 채널들 각각 사이에 연결되고, 상기 제1 램프 신호 및 상기 제2 램프 신호를 수신하고 출력하는 램프 구동부를 더 포함하는 것을 특징으로 하는 데이터 구동 회로.
  3. 제2 항에 있어서, 상기 램프 구동부는
    상기 제1 램프 신호에 기초하여 제1 풀업 제어 신호, 제1 풀다운 제어 신호, 및 제1 램프 구동 신호를 생성하는 제1 증폭기; 및
    상기 제2 램프 신호에 기초하여 제2 풀업 제어 신호, 제2 풀다운 제어 신호, 및 제2 램프 구동 신호를 생성하는 제2 증폭기를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  4. 제3 항에 있어서, 상기 복제 구동부는
    상기 제1 풀업 제어 신호 및 상기 제1 풀다운 제어 신호에 기초하여 상기 제1 기준 신호를 생성하는 제1 기준 신호 생성부; 및
    상기 제2 풀업 제어 신호 및 상기 제2 풀다운 제어 신호에 기초하여 상기 제2 기준 신호를 생성하는 제2 기준 신호 생성부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  5. 제4 항에 있어서, 상기 제1 기준 신호 생성부는
    상기 제1 풀업 제어 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제1 출력 단자에 연결된 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터; 및
    상기 제1 풀다운 제어 신호를 수신하는 게이트 전극, 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  6. 제5 항에 있어서, 상기 제1 노드는 상기 제1 램프 구동 신호를 수신하는 것을 특징으로 하는 데이터 구동 회로.
  7. 제1 항에 있어서, 상기 디지털-아날로그 변환기는
    상기 제1 기준 신호 및 상기 제2 기준 신호를 분배하는 저항 스트링; 및
    상기 제1 부분 데이터에 기초하여 상기 저항 스트링에 의해 분배된 전압들 중 하나를 상기 구동 신호로서 선택하는 선택기를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  8. 제1 항에 있어서, 상기 출력부는
    상기 제2 부분 데이터와 상기 카운트 신호를 비교함으로써 스위치 제어 신호를 생성하는 샘플링 제어부;
    상기 데이터 신호를 출력하는 출력 버퍼; 및
    상기 스위치 제어 신호에 응답하여 상기 구동 신호를 상기 출력 버퍼에 제공하는 스위치를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  9. 제1 항에 있어서, 상기 제1 램프 신호 및 상기 제2 램프 신호는 단위 수평 시간 동안 점차 감소하고,
    상기 제1 램프 신호 및 상기 제2 램프 신호의 전압 차이는 상기 단위 수평 시간 동안 일정한 것을 특징으로 하는 데이터 구동 회로.
  10. 제9 항에 있어서, 상기 제1 램프 신호는 상기 클럭 신호에 동기화되고,
    상기 제2 램프 신호는 상기 제1 램프 신호에 적어도 하나의 클럭 개수가 증가된 신호에 상응하는 것을 특징으로 하는 데이터 구동 회로.
  11. 램프 신호를 생성하는 램프 신호 생성부;
    클럭 신호의 클럭 개수를 카운트함으로써 카운트 신호를 생성하는 카운터; 및
    상기 램프 신호 및 상기 카운트 신호에 기초하여 영상 데이터에 상응하는 데이터 신호를 각각 생성하는 복수의 채널들을 포함하고,
    상기 복수의 채널들 각각은
    상기 영상 데이터를 래치하는 래치부; 및
    상기 데이터 신호를 출력하기 위해 상기 래치된 영상 데이터와 상기 카운트 신호를 비교함으로써 상기 램프 신호를 샘플링하는 출력부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  12. 제11 항에 있어서, 상기 출력부는
    상기 데이터 신호를 출력하는 출력 버퍼;
    상기 래치된 영상 데이터와 상기 카운트 신호를 비교함으로써 샘플링 신호를 생성하는 샘플링 제어부;
    상기 샘플링 신호를 온 전압 또는 오프 전압을 갖는 스위치 제어 신호로 변환하는 레벨 시프터; 및
    상기 스위치 제어 신호에 응답하여 상기 램프 신호를 상기 출력 버퍼에 제공하는 스위치를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  13. 제11 항에 있어서, 상기 램프 신호 생성부는 상기 복수의 채널들 사이에 배치되는 것을 특징으로 하는 데이터 구동 회로.
  14. 제11 항에 있어서, 상기 램프 신호 생성부는
    상기 복수의 채널들 중 적색 영상 데이터에 상응하는 제1 채널 그룹에 제1 램프 신호를 제공하는 제1 램프 신호 생성부;
    상기 복수의 채널들 중 녹색 영상 데이터에 상응하는 제2 채널 그룹에 제2 램프 신호를 제공하는 제2 램프 신호 생성부; 및
    상기 복수의 채널들 중 청색 영상 데이터에 상응하는 제3 채널 그룹에 제3 램프 신호를 제공하는 제3 램프 신호 생성부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  15. 제11 항에 있어서, 상기 램프 신호 생성부는
    상기 복수의 채널들 중 적색 영상 데이터 또는 녹색 영상 데이터에 상응하는 제4 채널 그룹에 제4 램프 신호를 제공하는 제4 램프 신호 생성부; 및
    상기 복수의 채널들 중 청색 영상 데이터에 상응하는 제5 채널 그룹에 제5 램프 신호를 제공하는 제5 램프 신호 생성부를 포함하는 것을 특징으로 하는 데이터 구동 회로.
  16. 복수의 화소들을 포함하는 표시 패널;
    상기 화소들에 스캔 신호를 제공하는 스캔 구동 회로; 및
    상기 화소들에 데이터 신호를 제공하는 데이터 구동 회로를 포함하고,
    상기 데이터 구동 회로는
    제1 램프 신호 및 상기 제1 램프 신호보다 낮은 제2 램프 신호를 생성하는 램프 신호 생성부;
    클럭 신호의 클럭 개수를 카운트함으로써 카운트 신호를 생성하는 카운터; 및
    상기 제1 램프 신호, 상기 제2 램프 신호, 및 상기 카운트 신호에 기초하여 영상 데이터에 상응하는 상기 데이터 신호를 각각 생성하는 복수의 채널들을 포함하고,
    상기 복수의 채널들 각각은
    상기 영상 데이터를 제1 부분 데이터 및 제2 부분 데이터로 분할하고, 상기 제1 부분 데이터 및 상기 제2 부분 데이터를 래치하는 래치부;
    상기 제1 램프 신호 및 상기 제2 램프 신호를 복제하여 제1 기준 신호 및 제2 기준 신호를 생성하는 복제 구동부;
    상기 제1 기준 신호 및 상기 제2 기준 신호에 기초하여, 상기 제1 부분 데이터에 상응하는 구동 신호를 생성하는 디지털-아날로그 변환기; 및
    상기 데이터 신호를 출력하기 위해 상기 제2 부분 데이터와 상기 카운트 신호를 비교함으로써 상기 구동 신호를 샘플링하는 출력부를 포함하는 것을 특징으로 하는 표시 장치.
  17. 제16 항에 있어서, 상기 데이터 구동 회로는
    상기 램프 신호 생성부와 상기 복수의 채널들 각각 사이에 연결되고, 상기 제1 램프 신호 및 상기 제2 램프 신호를 수신하고 출력하는 램프 구동부를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서, 상기 램프 구동부는
    상기 제1 램프 신호에 기초하여 제1 풀업 제어 신호, 제1 풀다운 제어 신호, 및 제1 램프 구동 신호를 생성하는 제1 증폭기; 및
    상기 제2 램프 신호에 기초하여 제2 풀업 제어 신호, 제2 풀다운 제어 신호, 및 제2 램프 구동 신호를 생성하는 제2 증폭기를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서, 상기 복제 구동부는
    상기 제1 풀업 제어 신호 및 상기 제1 풀다운 제어 신호에 기초하여 상기 제1 기준 신호를 생성하는 제1 기준 신호 생성부; 및
    상기 제2 풀업 제어 신호 및 상기 제2 풀다운 제어 신호에 기초하여 상기 제2 기준 신호를 생성하는 제2 기준 신호 생성부를 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서, 상기 제1 기준 신호 생성부는
    상기 제1 풀업 제어 신호를 수신하는 게이트 전극, 제1 전원 전압을 수신하는 제1 전극, 및 제1 출력 단자에 연결된 제1 노드에 연결된 제2 전극을 포함하는 제1 트랜지스터; 및
    상기 제1 풀다운 제어 신호를 수신하는 게이트 전극, 상기 제1 전원 전압보다 낮은 제2 전원 전압을 수신하는 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 제2 트랜지스터를 포함하고,
    상기 제1 노드는 상기 제1 램프 구동 신호를 수신하는 것을 특징으로 하는 표시 장치.
KR1020170012128A 2017-01-25 2017-01-25 데이터 구동 회로 및 이를 포함하는 표시 장치 KR102621980B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170012128A KR102621980B1 (ko) 2017-01-25 2017-01-25 데이터 구동 회로 및 이를 포함하는 표시 장치
US15/879,337 US10593269B2 (en) 2017-01-25 2018-01-24 Data driver and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170012128A KR102621980B1 (ko) 2017-01-25 2017-01-25 데이터 구동 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20180087919A true KR20180087919A (ko) 2018-08-03
KR102621980B1 KR102621980B1 (ko) 2024-01-09

Family

ID=62906632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170012128A KR102621980B1 (ko) 2017-01-25 2017-01-25 데이터 구동 회로 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10593269B2 (ko)
KR (1) KR102621980B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721265B1 (en) 2022-02-17 2023-08-08 Samsung Display Co., Ltd. Data driving circuit and display device including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164348A (zh) * 2018-07-10 2019-08-23 上海视涯信息科技有限公司 显示面板的驱动系统及应用其的显示装置
KR20210076394A (ko) * 2019-12-16 2021-06-24 주식회사 실리콘웍스 디지털아날로그컨버터 및 이를 포함하는 데이터구동장치
US11922890B2 (en) 2020-10-07 2024-03-05 Sony Semiconductor Solutions Corporation Signal line drive circuit
CN115223498A (zh) * 2021-04-14 2022-10-21 孙丽娜 伽马电压产生电路、显示装置及伽马电压产生方法
TWI792668B (zh) * 2021-11-10 2023-02-11 大陸商集創北方（珠海）科技有限公司 數據接收電路、顯示驅動晶片及資訊處理裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135778A1 (en) * 2002-12-26 2004-07-15 Hideo Sato Display device
US20060012698A1 (en) * 2004-07-16 2006-01-19 Yoshikazu Nitta Data processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644240B2 (ja) * 1998-03-24 2005-04-27 セイコーエプソン株式会社 電気光学装置用のデジタルドライバ回路及びこれを備えた電気光学装置
KR100595312B1 (ko) 2003-07-08 2006-07-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로 및 이의 구동방법
KR100618582B1 (ko) * 2003-11-10 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
KR100541975B1 (ko) * 2003-12-24 2006-01-10 한국전자통신연구원 능동 구동형 ｅｌ의 소스 구동회로 및 그 구동방법
KR100727410B1 (ko) 2006-02-14 2007-06-13 한양대학교 산학협력단 복수의 램프 신호를 이용한 평판디스플레이 패널 구동용디지털/아날로그 변환기 및 그 변환 방법
KR100807092B1 (ko) 2006-02-14 2008-03-03 한양대학교 산학협력단 평판디스플레이 패널 구동용 디지털/아날로그 변환기
JPWO2015040971A1 (ja) 2013-09-18 2017-03-02 株式会社Ｊｖｃケンウッド 画像表示装置
US9413380B2 (en) 2014-03-14 2016-08-09 Stmicroelectronics S.R.L. High performance digital to analog converter
US9800254B2 (en) 2015-04-16 2017-10-24 Maxlinear, Inc. Digital-to-analog converter (DAC) with partial constant switching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135778A1 (en) * 2002-12-26 2004-07-15 Hideo Sato Display device
US20060012698A1 (en) * 2004-07-16 2006-01-19 Yoshikazu Nitta Data processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721265B1 (en) 2022-02-17 2023-08-08 Samsung Display Co., Ltd. Data driving circuit and display device including the same

Also Published As

Publication number Publication date
KR102621980B1 (ko) 2024-01-09
US10593269B2 (en) 2020-03-17
US20180211605A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
KR102621980B1 (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
US7570244B2 (en) Display device
US10902818B2 (en) Display device and method of driving the same
KR100658265B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP3495960B2 (ja) 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
KR100911976B1 (ko) 유기전계발광 표시장치
JP5395728B2 (ja) 発光表示装置の駆動方法
KR20150055253A (ko) 표시장치 및 그의 제어방법
TW201436464A (zh) 輸出緩衝電路以及具備該電路的源極驅動電路
KR20050078243A (ko) 표시장치, 및 표시장치를 위한 구동회로
KR102626066B1 (ko) 반전 신호를 이용한 표시장치와 그 구동 방법
US10832627B2 (en) Display apparatus and source driver thereof and operating method
KR20220036421A (ko) 표시 장치 및 이의 구동 방법
US11341886B2 (en) Digital-to-analog converter circuit and data driver
KR20220063870A (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
JP2023171531A (ja) デジタルアナログ変換回路及びデータドライバ
CN113570993A (zh) 数据驱动器、包括该数据驱动器的显示设备
KR101941442B1 (ko) 발광다이오드표시장치 및 이의 구동방법
US11955090B2 (en) Buffer circuit including offset blocking circuit and display device including the same
KR100674924B1 (ko) 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법
KR100658266B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100688803B1 (ko) 전류 범위 제어회로, 데이터 구동부 및 발광 표시장치
JP2006133444A (ja) 電圧ホロワおよびそれを用いた表示装置
KR100707621B1 (ko) 단일/차동 변환 회로, 차동/단일 변환 회로 및 바이어스회로
JP2014106339A (ja) 駆動回路装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant