KR20180061160A - 프로그래밍 가능한 전압 기준 - Google Patents

프로그래밍 가능한 전압 기준 Download PDF

Info

Publication number
KR20180061160A
KR20180061160A KR1020187007102A KR20187007102A KR20180061160A KR 20180061160 A KR20180061160 A KR 20180061160A KR 1020187007102 A KR1020187007102 A KR 1020187007102A KR 20187007102 A KR20187007102 A KR 20187007102A KR 20180061160 A KR20180061160 A KR 20180061160A
Authority
KR
South Korea
Prior art keywords
impedance state
voltage
electronic switch
current
ces
Prior art date
Application number
KR1020187007102A
Other languages
English (en)
Other versions
KR102549162B1 (ko
Inventor
발 에스. 산두
조지 맥네일 라티모어
로버트 캠벨 에이트켄
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20180061160A publication Critical patent/KR20180061160A/ko
Application granted granted Critical
Publication of KR102549162B1 publication Critical patent/KR102549162B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Electrical Variables (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

본 기술은 일반적으로 프로그래밍 가능한 전압 기준 신호를 생성하는 장치 및 방법에 관한 것이다.

Description

프로그래밍 가능한 전압 기준
본 기술은 일반적으로 프로그래밍 가능한 전압 기준(voltage reference) 신호를 생성하는 장치 및 방법에 관한 것이다.
예를 들어, 전자 스위칭 장치와 같은 집적 회로 장치는 광범위한 전자 장치 유형에서 발견될 수 있다. 예를 들어, 메모리, 로직, 및/또는 기타 전자 장치는 컴퓨터, 디지털 카메라, 휴대 전화기, 태블릿 장치, PDA 등에 사용될 수 있는 전자 스위치를 통합할 수 있다. 메모리, 로직, 및/또는 기타 전자 장치에 통합될 수 있는 것과 같은, 그리고 임의의 특정 애플리케이션에 대해 적합할 것으로 고려하며 설계자의 관심을 끄는 전자 스위칭 장치와 관련된 인자는 예를 들어, 물리적인 크기, 저장 밀도, 동작 전압 및/또는 전력 소비를 포함할 수 있다. 설계자가 관심을 가질수 있는 다른 예시적 인자는 제조 원가, 제조 용이성, 확장성 및/또는 신뢰성을 포함할 수 있다. 또한, 저전력 및/또는 고속의 특성을 나타내는 메모리, 로직, 및/또는 기타 전자 장치에 대한 필요성이 계속해서 증가하고 있는 것으로 보인다.
본 발명에 따르면, 프로그래밍 가능한 전압 기준 신호를 생성하는 장치 및 방법이 제공된다.
본 발명에 따르면, 전압 기준 신호를 생성하는 단계로서, 상기 전압 기준 신호의 전압 레벨은 상관 전자 스위치의 프로그래밍 가능한 임피던스 상태에 적어도 부분적으로 기초하는 상기 전압 기준 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 방법 및 장치가 제공된다.
본 기술은 예시에 의해 첨부 도면에 도식적으로 예시된다.
도 1a는 상관 전자 재료를 포함하는 상관 전자 스위치 장치의 예시적인 실시 예의 블록도이다.
도 1b는 상관 전자 스위치에 대한 예시적인 심볼이다.
도 2는 상관 전자 스위치에 대한 예시적인 등가 회로이다.
도 3은 상관 전자 스위치를 위한 전압에 대한 전류 밀도의 예시적인 플롯을 도시한다.
도 4는 전압 기준 신호를 생성하기 위한 예시적인 회로의 개략적인 블록도이다.
도 5는 예시적인 전류 소스의 개략도이다.
도 6은 기준 전압 신호를 생성하기 위한 예시적인 회로의 개략도이다.
다음의 상세한 설명에서, 본 명세서의 일부를 형성하는 첨부된 도면에 대한 하기의 설명에서의 참조가 이루어지고, 유사한 번호는 대응하는 및/또는 유사한 구성 요소를 나타내기 위해 전체에서 유사한 부분을 가리킬 수 있다. 도면에 도시된 구성 요소는 설명의 단순화 및/또는 명료화를 위해 반드시 축척대로 도시된 것은 아님을 이해할 것이다. 예를 들어, 일부 구성 요소의 치수는 다른 구성 요소에 비해 과장될 수 있다. 또한, 다른 실시 예들이 이용될 수 있음을 이해해야 한다. 또한 본 발명에서 벗어나지 않고 구조적 변경 및/또는 기타 변경이 이루어질 수 있다. 상향, 하향, 탑, 바닥 등과 같은 방향 및/또는 참조는 도면의 논의를 용이하게 하기 위해 사용될 수 있고 및/또는 본 발명의 적용을 제한하기 위한 것이 아님을 유의해야 한다. 그러므로, 하기의 상세한 설명은 본 발명 및/또는 등가물을 제한하지 않는다.
본 명세서 전반에 걸쳐 하나의 구현, 일 구현 예, 하나의 실시 예, 일 실시 예 및/또는 유사한 것에 대한 참조는 특정 구현 예 및/또는 실시 예와 관련하여 설명된 특정한 피처, 구조 및/또는 특성이 본 발명의 적어도 하나의 구현 예 및/또는 실시 예에 포함된다는 것을 의미한다. 따라서, 예를 들어, 이 명세서 전체의 다양한 위치에서의 그러한 표현의 출현은 반드시 동일한 구현 예 또는 설명된 임의의 특정 구현 예를 언급하려는 것은 아니다. 또한, 설명된 특정 피처, 구조 및/또는 특성은 하나 이상의 구현 예에서 다양한 방식으로 결합될 수 있으며, 따라서 의도된 청구 범위 내에 있다는 것이 이해될 것이다. 물론, 일반적으로 이러한 문제 및 기타 문제는 문맥에 따라 다르다. 따라서 설명 및/또는 사용의 특정 상황은 유추될 추론에 대한 유용한 지침을 제공한다.
본 명세서에서 이용되는 바와 같이, 용어 "결합된", "연결된" 및/또는 유사한 용어가 일반적으로 사용된다. 이 용어는 동의어로 의도되지 않는다는 것을 이해해야 한다. 오히려 "연결된"은 일반적으로 2개 이상의 구성 요소가 예를 들어 전기적인 것을 포함하여, 직접적인 물리적 접촉 상태에 있음을 나타내기 위해 사용되는 반면; "결합된"은 일반적으로 2개 이상의 구성 요소가 전기적인 것을 포함하여, 직접적인 물리적 접촉 상태가 잠재적으로 가능하다는 의미로 사용되지만; "결합된"은 또한 일반적으로 2개 이상의 구성 요소가 반드시 직접 접촉하지 않아도 되며, 그러나 그럼에도 불구하고 상호 협력 및/또는 상호 작용할 수 있다는 것을 의미하기 위해 일반적으로 사용된다. 결합된이라는 용어는 또한 일반적으로 예를 들어 적절한 상황에서 간접적으로 연결되는 것을 의미하는 것으로 이해된다.
본 명세서에서 사용되는 "및", "또는", "및/또는" 및/또는 유사한 용어는 적어도 부분적으로 이러한 용어들이 사용되는 특정 문맥에 의존할 것으로 기대되는 다양한 의미를 포함한다. 일반적으로 A, B 또는 C와 같은 목록을 연관시키는 데 사용되는 경우 "또는"은 여기에서 포괄적인 의미로 사용되는 A, B 및 C와 여기서 배타적인 의미로 사용되는 A, B 또는 C를 의미하도록 의도된다. 또한, "하나 이상의" 및/또는 유사한 용어는 단수로의 임의의 특징, 구조 및/또는 특성을 설명하기 위해 사용되며, 및/또는 복수의 및/또는 특징, 구조 및/또는 특성들의 일부 기타 조합을 기술하기 위해 사용된다. 유사하게, "에 기초한" 및/또는 유사한 용어는 반드시 배타적인 인자 세트를 전달하려는 의도가 아니라, 반드시 명시적으로 기술되지 않은 추가 인자의 존재를 허용하는 것으로 이해된다. 물론, 앞의 모든 내용에 대해, 설명 및/또는 사용에 대한 특정 문맥은 유추되는 추론에 대한 유용한 지침을 제공한다. 이하의 설명은 단지 하나 이상의 예시적인 예를 제공하고 본 발명은 이러한 하나 이상의 예시적인 예들로 제한되지 않는다는 것이 이해되어야 한다; 그러나 다시 설명 및/또는 사용의 특정 문맥은 유추될 추론에 관한 도움이 되는 지침을 제공한다.
매우 다양한 전자 장치 유형 및/또는 전자 회로 유형에서, 정확한 전압 기준 신호가 중요한 용도로 사용될 수 있다. 예를 들어, 제한적인 것은 아니지만,보다 정확한 전압 기준 신호는 데이터 변환기, 위상 동기 루프 회로(phase locked loop circuits), 고속 트랜시버 등과 같은 광범위한 장치 및/또는 회로 유형을 포함하여 혼합 신호 칩의 중요한 빌딩 블록이 될 수 있다. 본 명세서에 개시된 실시 예는 전압 기준 신호를 생성하기 위한 예시적인 장치, 기술 및/또는 프로세스를 기술할 수 있다. 하나 이상의 실시 예에서, 전압 기준 신호는 예를 들어 온도, 프로세스 및/또는 전압의 변화를 설명하기 위해 조정 가능할 수 있다. 하나 이상의 실시 예에서, 전압 기준 신호를 조정하기 위한 예시적인 기술은 이하에서 보다 상세히 설명되는 바와 같이, 상관 전자 스위치 장치로도 지칭되는 가변 임피더 장치의 사용을 포함할 수 있다.
본 발명의 특정 실시 예는 예를 들어 메모리 및/또는 논리 장치와 같은 상관 전자 스위치(CES)를 형성하기 위한 상관 전자 재료(CEM)를 포함한다. CES 장치는 또한 예를 들어, 필터 회로, 데이터 변환기, 위상 동기 루프 회로, 및 고속 트랜시버와 같은 광범위한 범위의 다른 전자 회로 유형에도 이용될 수 있지만, 본 발명의 범위는 이들 측면에서 한정되지 않는다. 이러한 문맥에서, CES는 고체 상태의 구조 상변화(예를 들면, 상 변화 메모리(PCM) 장치에서의 결정/비결정질 상변화 또는 저항성 RAM 장치에서의 필라멘트 형성 및 전도와 같은)보다는 전자 상관 관계에서 발생하는 실질적으로 급격한 도전체/절연체 트랜지션을 나타낼 수 있다. 일 실시 예에서, CES에서 실질적으로 급격한 도전체/절연체 트랜지션은 예를 들어 용융/응고 또는 필라멘트 형성과 달리 양자 역학적 현상에 반응할 수 있다. 본원에서 사용되는 바와 같이, 용어 "도전 상태", "저 임피던스 상태" 및/또는 "금속 상태"는 상호 교환 가능하고, 및/또는 때때로 "도전성/저 임피던스 상태"로 지칭될 수 있다. 유사하게, 용어 "절연 상태" 및 "고 임피던스 상태"는 본 명세서에서 상호 교환 가능하게 사용될 수 있고 및/또는 때때로 "절연성/고 임피던스 상태"로 지칭될 수 있다.
절연성/고 임피던스 상태와 도전성/저 임피던스 상태 사이의 상관 전자 스위치 재료의 양자 역학적 트랜지션은 모트(Mott) 트랜지션의 측면에서 이해될 수 있다. 모트 트랜지션에서, 재료는 모트 트랜지션 상태가 발생하면 절연성/고 임피던스 상태에서 도전성/저 임피던스 상태로 전환될 수 있다. 모트 기준은 (nC)1/3a
Figure pct00001
0.26으로 정의되며, 여기서 nC는 전자의 농도이고 "a"는 보어 반경이다. 모트 기준이 충족되도록 임계 캐리어 농도가 달성되면, 모트 트랜지션이 발생하고 CES의 상태는 고 저항/고 커패시턴스 상태(즉, 절연성/고 임피던스 상태)에서 저 저항/저 커패시턴스 상태(즉, 도전성/저 임피던스 상태)로 변경될 것이다.
모트 트랜지션은 전자의 국부화(localization)에 의해 제어될 수 있다. 캐리어가 국부화될 때, 전자들 사이의 강한 쿨롱 상호 작용은 CEM의 대역을 분리하여 절연체를 생성한다. 전자가 더이상 국부화되지 않으면, 약한 쿨롱 상호 작용이 우세하고 대역 분리가 제거되어 금속(도전성) 대역이 생성된다. 이것은 때때로 "혼잡한 엘리베이터(crowded elevator)" 현상으로 설명된다. 엘리베이터가 그 안에 사람이 몇 명밖에 없는 동안, 사람들은 쉽게 주위를 이동할 수 있고, 이는 도전성/저 임피던스 상태와 유사하다. 반면 엘리베이터가 특정 농도의 사람들에게 도달하면, 사람들은 더이상 움직일 수 없으며, 이는 절연성/고 임피던스 상태와 유사하다. 그러나, 양자 현상에 대한 모든 고전적 설명과 같이, 예시적인 목적으로 제공된 이러한 고전적 설명은 불완전한 비유일 뿐이며, 본 발명은 이러한 측면에 제한되지 않는다는 것을 이해해야 한다.
또한, 일 실시 예에서, 절연성/고 임피던스 상태로부터 도전성/저 임피던스 상태로 스위칭하는 것은 저항의 변화뿐만 아니라 커패시턴스의 변화를 가져올 수 있다. 예를 들어, CES는 가변 커패시턴스의 특성과 함께 가변 저항의 특성을 포함할 수 있다. 즉, CES 장치의 임피던스 특성은 저항성 및 용량성 구성 요소 모두를 포함할 수 있다. 예를 들어, 금속 상태에서, CEM은 실질적으로 제로 전기장을 가질 수 있고, 따라서 실질적으로 제로 커패시턴스를 가질 수 있다. 유사하게, 절연성/고 임피던스 상태(전자 차폐(screening)는 자유 전자의 밀도가 낮아서 매우 불완전할 수 있음)에서, 외부 전기장이 CEM을 관통할 수 있고, 따라서 CEM은 CEM의 유전 함수(dielectric function)에서의 물리적 변화로 인한 커패시턴스를 가질 수 있다. 따라서, 예를 들어, CES에서 절연성/고 임피던스 상태로부터 도전성/저 임피던스 상태로의 트랜지션은 일 실시 예에서 저항 및 커패시턴스 모두의 변화를 가져올 수 있다.
일 실시 예에서, CES 장치는 CES 장치의 CEM의 대다수 체적에서 모트 트랜지션에 응답하여 임피던스 상태를 스위칭할 수 있다. 일 실시 예에서, CES 장치는 "벌크 스위치(bulk switch)"를 포함할 수 있다. 여기서 사용된 바와 같이, "벌크 스위치"라는 용어는 적어도 모트 트랜지션에 응답하는 것과 같은 임피던스 상태를 스위칭하는 CES 장치의 CEM의 대다수 체적을 가리킨다. 예를 들어, 일 실시 예에서, CES 장치의 CEM의 실질적으로 모두는 모트 트랜지션에 반응하여 절연성/고 임피던스 상태에서 도전성/저 임피던스 상태로 또는 도전성/저 임피던스 상태에서 절연성/고 임피던스 상태로 스위칭할 수 있다. 일 실시 예에서, CEM은 하나 이상의 전이 금속 산화물(TMO), 하나 이상의 희토류 산화물, 주기율표의 하나 이상의 f 블록 원소의 하나 이상의 산화물, 하나 이상의 희토류 전이 금속 산화물 페로브스카이트, 이트륨, 및/또는 이테르븀(ytterbium)을 포함하지만, 본 발명은 이에 한정되는 것은 아니다. 일 실시 예에서, CES 장치와 같은 장치는 알루미늄, 카드뮴, 크롬, 코발트, 구리, 금, 철, 망간, 수은, 몰리브덴, 니켈, 팔라듐, 레늄, 루테늄, 은, 주석, 티타늄, 바나듐 및 아연(산소 또는 다른 유형의 리간드와 같은 양이온에 연결될 수 있음) 또는 그의 조합을 포함하는 그룹으로부터 선택된 하나 이상의 재료를 구비하는 CEM을 포함할 수 있지만, 본 발명은 이에 대해 범위가 제한되지 않는다.
도 1a는 도전성 단자들(101 및 103)과 같은 도전성 단자들 사이에 개재된 재료(102)와 같은 CEM을 포함하는 CES 장치(100)의 예시적인 실시 예를 도시한다. 일 실시 예에서, CES 장치(100)와 같은 CES 장치는 가변 임피더 장치를 포함한다. 본 명세서에서 이용되는 바와 같이, "상관 전자 스위치" 및 "가변 임피더"라는 용어는 상호 교환 가능할 수 있다. 적어도 부분적으로, 도전 단자(101 및 103) 사이와 같이, 단자들 사이에서의 임계 전압 및 임계 전류의 인가를 통해, 재료(102)와 같은 CEM은 상술한 도전성/저 임피던스 상태와 절연성/고 임피던스 상태 사이에서 트랜지션한다. 상술한 바와 같이, CES 장치(100)와 같은 가변 임피더 장치 내의 재료(102)와 같은 CEM은, 하기에 더 상술된 것과 같이, 인가된 임계 전압 및 인가된 임계 전류의 결과로서 상관 전자 스위치 재료의 양자 역학적 트랜지션으로 인해 제1 임피던스 상태와 제2 임피던스 상태 사이에서 트랜지션할 수 있다. 또한, 상술한 바와 같이, 가변 임피더 장치(100)와 같은 가변 임피더 장치는 가변 저항 및 가변 커패시턴스 모두의 특성을 나타낼 수 있다.
특정 실시 예에서, CES 장치(100)와 같은 가변 임피더 장치는 적어도 부분적으로 상관 전자 스위치 재료의 양자 역학적 트랜지션에 기인한 절연성/고 임피던스 상태와 도전성/저 임피던스 상태 사이에서의 적어도 CEM의 다수의 부분의 트랜지션에 기초하여 복수의 검출 가능한 임피던스 상태들 사이에서 트랜지션할 수 있는 CEM을 포함할 수 있다. 예를 들어, 일 실시 예에서, CES 장치의 CEM의 실질적으로 전부는 모트 트랜지션에 응답하여 절연성/고 임피던스 상태로부터 도전성/저 임피던스 상태로 또는 도전성/저 임피던스 상태로부터 절연성/고 임피던스 상태로 스위칭할 수 있다는 점에서 CES 장치는 벌크 스위치를 포함할 수 있다. 이와 관련하여, "임피던스 상태"는 단지 몇 가지 예를 제공하기 위한 값, 심볼, 파라미터 및/또는 조건을 나타내는 가변 임피더 장치의 검출 가능한 상태를 의미한다. 하나의 특정 실시 예에서, 후술되는 바와 같이, CES 장치의 임피던스 상태는 판독 및/또는 감지 동작에서 CES 장치의 단자 상에서 검출된 신호에 적어도 부분적으로 기초하여 검출될 수 있다. 다른 특정 실시 예에서, 후술되는 바와 같이, CES 장치는 예를 들어 "기록" 및/또는 "프로그램" 동작에서 CES 장치의 단자를 가로지르는 하나 이상의 신호의 인가에 의해 CES 장치에 대한 특정 값, 심볼, 및/또는 파라미터를 표시 또는 저장하고, 및/또는 CES 장치에 대한 특정 커패시턴스 값을 달성하도록 특정 임피던스 상태에 놓일 수 있다. 물론, 본 발명은 본 명세서에 설명된 특정 예시적인 실시 예에 대한 범위에 제한되지 않는다.
도 1b는 예를 들어 CES/가변 임피더 장치를 나타내는 전기 회로 개략도에서 이용될 수 있는 예시적인 심볼(110)을 도시한다. 예시적인 심볼(110)은 CES 장치(100)와 같은 CES/가변 임피더 장치의 가변 저항 및 가변 커패시턴스 특성을 뷰어에게 상기시키기 위한 것이다. 예시적인 심볼(110)은 실제 회로도를 나타내는 것이 아니라, 단지 전기 회로도 심볼을 의미한다. 물론, 본 발명은 이러한 측면에서의 범위로 제한되지 않는다.
도 2는 CES 장치(100)와 같은 예시적인 CES/가변 임피더 장치의 등가 회로의 개략도를 도시한다. 상술한 바와 같이, CES/가변 임피더 장치는 가변 저항 및 가변 커패시턴스의 특성 모두를 포함할 수 있다. 즉, CES 장치(100)와 같은 CES/가변 임피더 장치의 임피던스 특성은 상기 장치의 저항 및 커패시턴스 특성에 적어도 부분적으로 따를 수 있다. 예를 들어, 가변 임피더 장치에 대한 등가 회로는 일 실시 예에서 가변 커패시터(220)와 같은 가변 커패시터와 병렬인 가변 레지스터(210)와 같은 가변 레지스터를 포함할 수 있다. 물론, 가변 레지스터(210) 및 가변 커패시터(220)가 도 2에 이산 구성 요소를 구비하는 것으로 도시되지만, CES(100)와 같은 가변 임피더 장치는 CEM(102)과 같은 실질적으로 동질인 CEM을 포함할 수 있고, CEM은 가변 커패시턴스 및 가변 저항의 특성을 포함한다.
아래의 표 1은 CES 장치(100)와 같은 예시적인 가변 임피더 장치에 대한 예시적인 진리표를 나타낸다.
Figure pct00002
일 실시 예에서, 표 1에 도시된 예시적인 진리표는 CES 장치(100)와 같은 가변 임피더 장치의 저항이 적어도 부분적으로는 CEM 전체에 인가된 전압의 함수인 저 저항 상태와 고 저항 상태 사이에서 트랜지션할 수 있음을 나타낸다. 일 실시 예에서, 저 저항 상태의 저항은 고 저항 상태의 저항보다 10 내지 100,000 배 더 낮을 수 있지만, 본 발명은 이에 대해 범위가 제한되지 않는다. 유사하게, 표 1은 CES 장치(100)와 같은 가변 임피더 장치의 커패시턴스가 적어도 부분적으로 예시적인 실시 예에 대해 CEM 전체에 인가된 전압의 함수인 대략 0 또는 매우 작은 커패시턴스를 포함할 수 있는 저 커패시턴스 상태와, 고 커패시턴스 상태 사이에서 트랜지션할 수 있다. 또한, 표 1에 나타낸 바와 같이, 가변 임피더 장치의 고 저항/고 커패시턴스 상태에서 저 저항/저 커패시턴스 상태로의 트랜지션은 고 임피던스 상태에서 저 임피던스 상태로의 트랜지션으로 표시될 수 있다. 유사하게, 저 저항/저 커패시턴스 상태로부터 고 저항/고 커패시턴스 상태로의 트랜지션은 저 임피던스 상태로부터 고 임피던스 상태로의 트랜지션으로 표현될 수 있다.
CES(100)와 같은 가변 임피더는 저항이 아니고, 오히려 가변 커패시턴스 및 가변 저항 모두의 특성을 갖는 장치를 포함한다는 것에 유의해야 한다. 일 실시 예에서, 저항 및/또는 커패시턴스 값, 및 그에 따른 임피던스 값은 적어도 부분적으로 인가된 전압에 따른다.
도 3은 일 실시 예에 따라 예시적인 CES 장치(100)와 같은 CES 장치의 전기 도전성 단자(101 및 103)와 같은 도전성 단자를 가로지르는 전압에 대한 전류 밀도의 플롯을 도시한다. 가변 임피더 장치(100)와 같은 가변 임피더 장치의 단자에 인가된 전압(예를 들면, 기록 동작시)에 적어도 부분적으로 기초하여, CEM(102)과 같은 CEM은 도전성/저 임피던스 상태 또는 절연성/고 임피던스 상태에 놓일 수 있다. 예를 들어, 전압(Vreset) 및 전류 밀도(J reset )의 인가는 CES 장치를 절연성/고 임피던스 상태로 놓을 수 있고, 전압(Vset) 및 전류 밀도(J set )의 인가는 CES 장치를 도전성/저 임피던스 상태로 놓는다. 즉, 일 실시 예에서, "설정" 조건은 CES 장치(100)와 같은 가변 임피더 장치를 도전성/저 임피던스 상태로 놓을 수 있고, "리셋" 조건은 CES 장치(100)와 같은 가변 임피더 장치를 절연성/고 임피던스 상태로 놓을 수 있다. CES 장치를 저 임피던스 상태 또는 고 임피던스 상태에 놓은 후에, CES 장치의 특정 상태는 적어도 부분적으로 CES 장치(100)와 같은 가변 임피더 장치의 전기 도전성 단자(101 및 103)와 같은 단자에서의 전압(Vread)의 인가(예를 들어, 판독 동작에서) 및 전류 또는 전류 밀도의 검출에 의해 검출될 수 있다.
일 실시 예에서, CES 장치의 CEM은 예를 들어, 페로스코바이트(peroskovites), 모트 절연체, 전하 교환 절연체 및/또는 안데르센 장애(Anderson disorder) 절연체와 같은 임의의 전이 금속 산화물(TMO)을 포함할 수 있다. 특정 실시 예에서, CES 장치는 소수의 예시를 제공하기 위해 산화니켈, 산화코발트, 산화철, 산화 이트륨 및 예를 들면 Cr 도핑된 스트론튬 티탄산염(titanate), 란타넘 티탄산염 및 망가나이트 계열(예를 들어, 프라에시디움(praesydium) 칼슘 망가나이트 및 프라에시디움 란타넘 망가나이트를 포함하는)과 같은 페로스코바이트와 같은 재료로 형성될 수 있다. 일 실시 예에서, 불완전(incomplete) d 및 f 오비탈 껍질을 갖는 원소를 포함하는 산화물은 CES 장치에서 사용하기에 충분한 임피던스 스위칭 특성을 나타낼 수 있다. 일 실시 예에서, CES는 전기주조(electroforming)없이 제조될 수 있다. 다른 실시 예는 본 발명을 벗어나지 않고 다른 전이 금속 화합물을 사용할 수 있다. 예를 들어, {M(chxn)2Br}Br2(여기서, M은 Pt, Pd 또는 Ni를 포함할 수 있고, chxn은 1R, 2R-사이클로헥산디아민을 포함함) 및 다른 금속 복합체가 본 발명의 범위를 벗어나지 않고 사용될 수 있다.
일 실시 예에서, 도 1의 CES 장치는 TMO 가변 임피던스 재료를 포함하는 재료를 구비할 수 있지만, 이들은 단지 예시적인 것이며 본 발명의 범위를 제한하려는 것은 아니라는 것을 이해해야 한다. 특정 구현 예는 다른 가변 임피던스 재료도 사용할 수 있다. 니켈 산화물, NiO는 하나의 특정 TMO로서 개시된다. 본원에서 논의된 NiO 재료는 외부 리간드로 도핑될 수 있고, 일 실시 예에서, 이는 인터페이싱을 부동태화(passivate)하고 전압 및 임피던스를 조정가능하도록 허용함으로써 가변 임피던스 특성을 안정화시킬 수 있다. 특정 실시 예에서, 본원에 개시된 NiO 가변 임피던스 재료는 NiO(Cx)로 표시될 수 있는 탄소 함유 리간드를 포함할 수 있다. 여기서, 당업자는 일 실시 예에서 단지 원자가를 밸런싱함으로써 임의의 특정 탄소 함유 리간드 및 NiO와의 탄소 함유 리간드의 임의의 특정 조합에 대한 x 값을 판정할 수 있다. 다른 특정 실시 예에서, 외부 리간드로 도핑된 NiO는 NiO(Lx)로 표현될 수 있으며, 여기서 Lx는 리간드 원소 또는 화합물이고 x는 NiO의 한 단위에 대한 리간드의 단위 수를 나타낸다. 당업자는 일 실시 예에서 단지 원자가를 밸린싱함으로써 임의의 특정 리간드 및 리간드와 NiO 또는 임의의 다른 전이 금속의 임의의 특정 조합에 대한 x의 값을 판정할 수 있다.
일 실시 예에 따르면, 충분한 바이어스가 인가되고(예를 들어, 대역 분리 전위를 초과하는 경우) 상기 모트 조건이 충족되면(주입된 전자 정공 = 스위칭 영역 내의 전자), CES 장치는 신속하게 모트 트랜지션을 통해 도전성/저 임피던스 상태에서 절연체 상태로 스위칭할 수 있다. 이것은 도 3의 플롯의 포인트(308)에서 발생할 수 있다. 이 포인트에서, 전자는 더 이상 차폐(screen)되지 않고 국부화된다. 이 상관 관계는 대역을 분리하여 절연체를 형성한다. CES 장치의 CEM이 여전히 절연성/고 임피던스 상태에 있는 동안, 전류는 정공의 운반에 의해 생성될 수 있다. CES 장치의 단자들을 가로질러 충분한 바이어스가 인가되면, 전자는 MIM 장치의 전위 장벽 위의 금속-절연체-금속(MIM: metal-insulator-metal) 다이오드에 주입될 수 있다. 충분한 전자가 주입되고 충분한 전위가 설정 조건을 달성하기 위해 단자들을 가로질러 인가되면, 전자의 증가는 전자를 차폐하고 전자의 국부화를 제거하여, 금속을 형성하는 대역 분리 전위를 붕괴시켜 CES 장치를 도전성/저 임피던스 상태로 놓을 수 있다.
일 실시 예에 따르면, CES 장치의 CEM에서의 전류는 기록 동작 동안 제한된 외부 전류에 적어도 부분적으로 기초하여 판정된 외부적으로 인가된 "컴플라이언스" 조건(compliance condition)에 의해 제어되어 CES 장치를 도전성/저 임피던스 상태로 놓는 설정 조건을 달성할 수 있다. 이 외부적으로 인가된 컴플라이언스 전류는 또한 후속 리셋 조건의 전류 밀도 요건도 설정한다. 도 3의 특정 구현 예에 도시된 바와 같이, CES 장치를 도전성/저 임피던스 상태로 위치시키기 위해 포인트(316)에서 기록 동작 중에 인가되는 전류 밀도(J comp )는 CES 장치를 후속하는 기록 동작에서 절연성/고 임피던스 상태로 위치시키기 위한 컴플라이언스 조건을 판정할 수 있다. 도시된 바와 같이, 일 실시 예에서, CES 장치의 CEM은 포인트(308)에서 전압(Vreset )에서 전류 밀도 J reset ≥ J comp 의 인가에 의해 절연성/고 임피던스 상태로 배치될 수 있으며, 여기서 J comp가 외부적으로 인가될 수 있다.
따라서, 외부적으로 인가된 컴플라이언스 전류와 같은 컴플라이언스 전류는 모트 트랜지션을 위해 정공에 의해 "캡쳐"되어야 하는 CES 장치의 CEM에서 다수의 전자를 설정할 수 있다. 즉, CES 장치를 도전성/저 임피던스 상태로 놓기 위해 기록 동작시 인가된 전류는 그런 다음 CES 장치를 절연성/고 임피던스 상태로 트랜지션시키기 위해 CES 장치의 CEM으로 주입되는 다수의 정공을 판정할 수 있다. 하기에서 더 상술되는 바와 같이, 컴플라이언스 전류가 동적으로 인가될 수 있다.
위에서 지적한 바와 같이, 절연성/고 임피던스 상태로의 트랜지션은 포인트(308)에서의 모트 트랜지션에 응답하여 발생할 수 있다. 상기에서 지적한 바와 같이, 그러한 모트 트랜지션은 전자의 농도 n이 전자 정공(hole)의 농도 p와 같은 CES 장치의 CEM에서의 조건에서 발생할 수 있다. 이 조건은 다음과 같은 수학식(1)로 표현되는 후속 모트 기준이 충족될 때 발생한다:
Figure pct00003
여기서,
Figure pct00004
는 토마스 페르미(Thomas Fermi) 차폐 길이(screening length)이고; C는 모트 트랜지션에 대해 약 0.26에 해당하는 상수이다.
일 실시 예에 따르면, 도 3에 도시된 플롯의 영역(304)에서의 전류 또는 전류 밀도는, CES 장치(100)와 같은 가변 임피더 장치의 단자들(101 및 103)과 같은 단자들을 가로질러 인가된 전압 신호로부터의 정공들의 주입에 응답하여 존재할 수 있다. 여기서, 정공의 주입은 임계 전압(VMI)이 CES 장치(100)와 같은 가변 임피더 장치의 단자(101 및 103)와 같은 단자들을 가로질러 인가될 때 전류(IMI)에서 도전성 절연체 트랜지션에 대한 모트 기준을 충족할 수 있다. 이는 다음과 같은 수학식(2)에 따라 모델링될 수 있다:
Figure pct00005
여기서 Q(VMI)는 주입된 전하(정공 또는 전자)이고 인가된 전압의 함수이다. 본 명세서에서 사용된 바와 같이, 표기 "MI"는 금속 대 절연체 트랜지션을 나타내며, 표기 "IM"은 절연체 금속 트랜지션을 의미한다. 즉, "VMI"는 임계 전압을 나타내며 "IMI"는 CEM을 도전성/저 임피던스 상태에서 절연성/고 임피던스 상태로 트랜지션하는 임계 전류를 나타낸다. 유사하게, "VIM"은 임계 전압을 나타내고 "IMI"는 CEM을 절연성/고 임피던스 상태에서 도전성/저 임피던스 상태로 트랜지션하는 임계 전류를 나타낸다.
모트 트랜지션을 가능하게 하는 정공의 주입은 대역 사이에서 그리고 임계 전압(VMI)과 임계 전류(IMI)에 반응하여 발생할 수 있다. 수학식(1)에 따라 수학식(2)에서 IMI에 의해 주입된 정공에 의한 모트 트랜지션을 가져 오기 위해 필요한 전하 농도와 전자 농도 n을 같게함으로써 토마스 페르미 차폐 길이
Figure pct00006
에 대한 이러한 임계 전압(VMI)의 종속성을 하기와 같이 수학식(3)에 따라 모델링할 수 있다:
Figure pct00007
여기서, ACEM은 CES 장치(100)와 같은 가변 임피더 장치의 CEM(102)과 같은 CEM의 단면적이고, 예시적인 플롯(300)의 포인트(308)에 도시된 J reset (VMI)은 CES 장치의 CEM을 절연성/고 임피던스 상태로 놓기 위해 임계 전압(VMI)에서 CEM에 인가되는 CEM(102)과 같은 CEM을 통과하는 전류 밀도이다. 일 실시 예에서, CEM은 적어도 부분적으로 불균등화(disproportionation) 반응에 의해 도전성/저 임피던스 상태와 절연성/고 임피던스 상태 사이에서 스위칭될 수 있다.
일 실시 예에 따르면, CES 장치(100)와 같은 가변 임피더 장치의 CEM(102)과 같은 CEM은 모트 트랜지션 기준을 충족시키기 위해(예를 들어, 절연성/고 임피던스 상태로부터의 트랜지션에 의해) 충분한 수의 전자의 주입에 의해 도전성/저 임피던스 상태로 배치될 수 있다.
CES 장치의 CEM을 도전성/저 임피던스 상태로 트랜지션할 때, 충분한 전자가 주입되고 가변 임피더 장치의 단자를 가로지르는 전위가 임계 스위칭 전위(예를 들면, Vset)를 넘어서기 때문에, 주입된 전자가 불균등화 반응을 역전시키고 밴드 갭을 폐쇄하기 위해 이중 점유 전자를 차폐하고 비국부화(unlocalize) 시키는 것을 시작한다. 도전성/저 임피던스 상태로의 트랜지션을 가능하게 하는 임계 전압(VIM)에서의 금속-절연체 모트 트랜지션시 CES 장치의 CEM을 도전성/저 임피던스 상태로 트랜지션하기 위해, 도 3의 포인트(314)에 도시된 전류 밀도(J set (VIM))는 하기와 같은 수학식(4)에 따라 표시될 수 있다:
Figure pct00008
여기서, aB는 보어 반경이다.
일 실시 예에 따르면, 판독 동작에서 CES 장치의 메모리 상태를 검출하기위한 "판독 창"(302)은 CES 장치의 CEM이 절연성/고 임피던스 상태에 있는 동안의 도 3의 플롯의 부분(306)과, 판독 전압(Vread)에서 CES 장치의 CEM이 도전성/저 임피던스 상태에 있는 동안의 도 3의 플롯의 부분(304) 사이의 차이로서 나타낸다. 특정 실시 예에서, 판독 창(302)은 CES 장치(100)와 같은 가변 임피더 장치의 상관 전자 스위치 재료(102)와 같은 CEM의 토마스 페르미 차폐 길이
Figure pct00009
를 판정하는데 사용될 수 있다. 예를 들어, 전압(Vreset)에서, 전류 밀도(J reset 및 J set )는 하기와 같이 수학식(5)에 따라 상관될 수 있다:
Figure pct00010
여기서, J off 는 Vreset에서 절연성/고 임피던스 상태에서의 CEM의 전류 밀도를 나타낸다. 예를 들어, 도 3의 포인트(309)를 참조하라.
또 다른 실시 예에서, 기록 동작시 CES 장치의 CEM을 절연성/고 임피던스 또는 도전성/저 임피던스 상태로 위치시키는 "기록 창(write window)"(310)은 Vreset과 Vset 사이의 차이로서 나타낼 수 있다. |Vset| > |Vreset|를 설정하면 도전성/저 임피던스와 절연성/고 임피던스 상태 사이에서 스위칭을 가능하게 할 수 있다. Vreset은 대략적으로 상관에 의해 야기된 대역 분리 전위를 포함할 수 있고, Vset은 약 2배의 대역 분리 전위를 포함하여, 판독 창이 대략적으로 대역 분리 전위를 포함할 수 있도록 한다. 특정 구현 예에서, 기록 창(310)의 크기는 적어도 부분적으로 CES 장치의 CEM의 재료 및 도핑에 의해 판정될 수 있다.
일 실시 예에서, CES 장치(100)와 같은 가변 임피더 장치의 임피던스 상태로 표시된 값을 판독하는 프로세스는 CES 장치의 CEM에 인가되는 전압을 포함할 수 있다. 일 실시 예에서, CES 장치의 CEM 내의 전류 및/또는 전류 밀도 중 적어도 하나가 측정될 수 있고, CES 장치의 CEM의 임피던스 상태는 측정된 전류 및/또는 전류 밀도에 대해 적어도 부분적으로 판정될 수 있다.
부가적으로, 일 실시 예에서, 임피던스 상태의 임피던스는 CES 장치의 CEM의 커패시턴스 및 저항의 조합에 적어도 부분적으로 따를 수 있다. 일 실시 예에서, 판정된 임피던스 상태는 복수의 임피던스 상태 중 하나를 포함할 수 있다. 예를 들어 제1 임피던스 상태는 저 저항 및 저 커패시턴스를 포함할 수 있고, 제2 임피던스 상태는 고 저항 및 고 커패시턴스를 포함할 수 있다. 또한, 일 실시 예에서, 복수의 임피던스 상태들의 임피던스의 비는 CES 장치의 CEM의 물리적 특성에 비례할 수 있다. 일 실시 예에서, CES 장치의 CEM의 물리적 특성은 토마스 페르미 차폐 길이 및 보어 반경 중 적어도 하나를 포함할 수 있다. 또한, 일 실시 예에서, 복수의 임피던스 상태의 개별 임피던스 상태는 데이터 값과 연관될 수 있다. 또한, 일 실시 예에서, 미리 결정된 전압에서 제1 임피던스 상태와 제2 임피던스 상태 사이의 전류의 차이는 판독 창의 표시를 제공한다. 그러나 본 발명은 이러한 측면에서 범위가 제한되지 않는다.
일 실시 예에서, 복수의 전자들이 CES가 제1 임피던스 상태로 들어가도록 CES 장치의 CEM에 제공될 수 있다. CES가 제2 임피던스 상태로 들어가도록 복수의 정공이 CEM에 제공될 수 있다. 또한, 일 실시 예에서, 복수의 전자는 CES를 가로지르는 전압이 설정 전압 임계값보다 커지게 할 수 있고, 복수의 정공은 CES를 가로지르는 전압이 리셋 전압 임계값 이상이 되도록 할 수 있다. 또한, 일 실시 예에서, CEM을 가로지르는 전압은 CEM에서의 전류 밀도가 설정 전류 밀도 및/또는 설정 전류 이상이 되도록 할 수 있고, CEM을 가로지르는 전압은 CEM에서의 전류 밀도가 리셋 전류 밀도 및/또는 리셋 전류 이상이 되도록 할 수 있다.
또한, 일 실시 예에서, CEM을 가로지르는 설정 전압 및 CES 장치의 CEM을 통과하는 설정 전류 밀도가 초과될 수 있다. 또한, CEM을 가로지르는 리셋 전압 및 CES 장치의 CEM을 통과하는 리셋 전류 밀도가 초과될 수 있다. 또한, 일 실시 예에서, 복수의 임피던스 상태의 개별 임피던스 상태는 데이터 값과 연관될 수 있다.
일 실시 예에서, 리셋 전압, 설정 전압 및 설정 전압과 리셋 전압 간의 차이 중 적어도 하나는 CES 장치의 CEM의 물리적 특성에 비례한다. CEM의 물리적 특성은 예를 들어, 국부화에 기인한 강한 전자 전위 및/또는 전자의 상관관계 중 적어도 하나를 포함할 수 있다. 또한, 일 실시 예에서, 설정 전압 및 리셋 전압의 차이는 기록/프로그램 창 중 적어도 하나의 크기의 표시를 제공할 수 있다.
상술한 바와 같이, 정확한 전압 기준 신호는 매우 다양한 범위의 전자 장치 유형 및/또는 전자 회로 유형에서 중요한 용도를 찾을 수 있다. 예를 들어, 그리고 제한적인 것은 아닌, 보다 정확한 전압 기준 신호는 몇 가지만 예를 들면 데이터 변환기, 위상 동기 루프 회로, 및/또는 고속 트랜시버와 같은 광범위한 장치 및/또는 회로 유형을 포함하는 혼합 신호 칩의 중요한 빌딩 블록이 될 수 있다. 본원에 개시된 실시 예는 전압 기준 신호를 생성하기 위한 장치, 기술 및/또는 프로세스를 설명할 수 있다. 하나 이상의 실시 예에서, 전압 기준 신호는 예를 들어 온도, 프로세스 및/또는 전압의 변화를 설명하기 위해 조정 가능할 수 있다. 또한, 하나 이상의 실시 예들에서, 전압 기준 신호를 조정하기 위한 예시적인 기술은 하기에서 더 완전하게 설명되는 바와 같이, CES(100)와 같은 가변 임피더 장치의 사용을 포함할 수 있다.
도 4는 일 실시 예에 따라 Vref(411)와 같은 전압 기준 신호를 생성하기 위한 회로(400)의 개략적인 블록도이다. 일 실시 예에서, 기준 전류 소스(500)와 같은 기준 전류 소스는 Iref(401)와 같은 기준 전류를 생성할 수 있다. 출력 전류 생성 유닛(430)과 같은 출력 전류 생성 회로는 Iref(401)와 같은 기준 전류에 적어도 부분적으로 기초하여 출력 전류(402)와 같은 출력 전류를 생성할 수 있다. 또한, 온도 보상 유닛(420)과 같은 온도 보상 회로는 출력 전류 생성 유닛(430)과 같은 출력 전류 생성 회로에 대한 온도 보상 전류(403)와 같은 온도 보상 전류를 생성할 수 있다. 일 실시 예에서, 출력 전류 생성 유닛(430)과 같은 출력 전류 생성 회로는 출력 전류(402)와 같은 출력 전류를 생성하기 위해 Iref(401)와 같은 기준 전류를 온도 보상 전류(403)와 같은 온도 보상 전류와 조합할 수 있다. 일 실시 예에서, 온도 보상 전류(403)와 같은 온도 보상 전류는 Iref(401)와 같은 기준 전류에 추가되거나, 또는 그로부터 차감될 수 있고, 따라서, 출력 전류(402)와 같은 출력 전류는 적어도 부분적으로 온도 보상에 기인하여 증가 또는 감소 될 수 있다.
일 실시 예에서, 출력 전류(402)와 같은 출력 전류는 EN(403)와 같은 이네이이블 신호의 어서션에 적어도 부분적으로 응답하여 트랜지스터(460)와 같은 도전성 엘리먼트를 통해 흐르도록 허용될 수 있다. 일 실시 예에서, 트랜지스터(460)는 NMOS 트랜지스터를 포함할 수 있다. 출력 전류(402)와 같은 출력 전류는 CES(100)와 같은 가변 임피더 장치를 통해 흐를수 있다. 또한, 일 실시 예에서, Vref(411)와 같은 전압 기준 신호는 적어도 부분적으로 CES(100)와 같은 가변 임피더 장치를 통해 흐르는 출력 전류(402)와 같은 출력 전류의 결과로서 생성될 수 있다. 예를 들어, Vref(411)에 대한 전압 레벨은 CES(100)를 가로지르는 전압 강하에 트랜지스터(460)를 가로지르는 전압 강하를 더한 것과 대략 동일할 수 있다.
따라서, Vref(411)의 전압 레벨은 CES(100)의 임피던스 특성에 적어도 부분적으로 따를 수 있다. 상술한 바와 같이, CES(100)와 같은 가변 임피더 장치는 복수의 임피던스 상태 중 하나에서 동작할 수 있고, 그에 따라 프로그래밍 될 수 있다. 일 실시 예에서, Vref(411)의 전압 레벨은 CES(100)를 하나의 임피던스 상태에서 다른 임피던스 상태로 트랜지션시킴으로써 조정될 수있다. 예를 들어, Vref(411)의 전압 레벨을 증가시키기 위해, CES(100)는 저 임피던스 상태로부터 고 임피던스 상태로 트랜지션하도록 프로그래밍될 수 있다. CES(100)에서의 고 임피던스는 CES(100)를 가로지르는 더 큰 전압 강하를 가져올 수 있고, 따라서 노드(412)에서의 더 큰 전압 및 더 큰 Vref(411)를 가져온다. 유사하게, Vref(411)의 전압 레벨을 감소시키기 위해, CES(100)는 고 임피던스 상태에서 저 임피던스 상태로 트랜지션하도록 프로그래밍된다. CES(100)에서의 저 임피던스는 CES(100)를 가로지르는 전압 강하를 감소시킬 수 있고, 따라서 노드(412)에서 감소된 전압 및 감소된 Vref(411)를 가져온다.
CES(100)와 같은 가변 임피더 장치를 프로그램하기 위해, CES 기록 유닛(440)과 같은 기록 회로는 CES(100)와 같은 가변 임피더 장치에 선택 가능한 전압을 인가하여 제1 임피던스 상태로부터 제2 임피던스 상태로 트랜지션하도록 한다. 예를 들어, CES(100)를 고 임피던스 상태에서 저 임피던스 상태로 트랜지션시키기 위해, CES(100)에 설정 조건을 달성하기에 충분한 전압이 인가될 수 있다. 또한, CES(100)를 저 임피던스 상태에서 고 임피던스 상태로 트랜지션시키기 위해, 리셋 조건을 달성하기에 충분한 전압이 CES(100)에 인가될 수 있다. 또한, 가변 임피더 장치 기록 동작을 수행하기 위해, WR# 404와 같은 기록 이네이블 신호가 어서 트되어 트랜지스터(450)와 같은 도전성 엘리먼트를 이네이블하도록 한다. 일 실시 예에서, 트랜지스터(450)는 PMOS 트랜지스터를 포함할 수 있다. 또한, 가변 임피더 장치 기록 동작을 수행하기 위해, EN(403)과 같은 이네이블 신호는 트랜지스터(460)와 같은 도전성 엘리먼트를 디세이블하기 위해 디어서트(deassert) 될 수 있다. 따라서, 일 실시 예에서, 가변 임피더 기록 동작을 수행하기 위해, WR# 404가 어서트될 수 있고 EN(403)은 디어서트 될 수 있다.
일 실시 예에서, Vref(411)와 같은 전압 기준 신호는 다수의 상이한 방식으로 조정될 수 있다. 예를 들어, 상술한 바와 같이, CES(100)와 같은 가변 임피더 장치는 상이한 임피던스 상태로 들어가도록 프로그래밍 될 수 있다. 또한, 일 실시 예에서, Vref(411)는 온도 보상 유닛(420)과 같은 온도 보상 회로에 의해 생성된 온도 보상 전류에 따라 조정될 수 있다. 또한, 일 실시 예에서, Vref(411)는 Iref(401)와 같은 기준 전류를 조정함으로써 조정될 수 있다. 예를 들어, 일 실시 예에서, 기준 전류 소스(500)와 같은 기준 전류 소스는 프로그래밍 가능한 전류 소스를 포함할 수 있다.
도 5는 일 실시 예에 따라, 기준 전류를 생성하기 위한 예시적인 회로(500)의 개략적인 블록도이다. 상이한 레벨의 전류를 생성하기 위해, 프로그래밍 가능한 기준 전류를 생성하는 예시적인 회로(500)는 디지털-아날로그 변환기 전류 소스(I_DAC)(520)와 같은 예시적인 프로그래밍 가능한 전류 소스에 결합되는 단위(unit) 전류 소스(510)와 같은 예시적인 전류 소스를 포함할 수 있다. 일 실시 예에서, 단위 전류 소스(510)는 I_DAC(520)와 같은 프로그래밍 가능한 전류 소스에 "단위" 크기와 같은 크기의 전류를 제공할 수 있다. 또한, 일 실시 예에서, I_DAC(520)와 같은 프로그래밍 가능한 전류 소스는 예를 들어 Iref와 같은 기준 전류를 생성하기 위해 단위 전류 소스(510)에 의해 제공되는 것과 같은 단위 전류의 배수를 제공할 수 있다.
도 5에 도시된 바와 같이, 일 실시 예에서 디지털 코드(525)는 I_DAC(520)와 같은 프로그래밍 가능한 전류 소스에 제공될 수 있다. 예를 들어, I_DAC(520)와 같은 프로그래밍 가능한 전류 장치는 디지털 코드(525)와 같은 디지털 코드에 따라 다양한 레벨의 전류를 생성할 수 있다. 일 실시 예에서, 기준 전류 레벨은 바람직한 경우(예를 들어, 프로세스, 전압 및/또는 온도의 변화를 보상하는 것과 같이) 디지털 코드를 조정함으로써 조정될 수 있다. 이러한 방식으로, I_DAC(520)와 같은 프로그래밍 가능한 전류 소스는 Iref(401)에 대한 상이한 전류 레벨을 생성하도록 프로그래밍 및/또는 조정될 수 있다. 물론, 본 발명은 본원에 기술된 기준 전류를 생성하는 특정한 예시에 범위가 제한되지 않는다.
도 6은 일 실시 형태에 따라 Vref(651)와 같은 전압 기준 신호를 생성하기 위한 예시적인 회로(600)의 개략도이다. 일 실시 예에서, 기준 전류 소스(500)와 같은 기준 전류 소스는 Iref(401)와 같은 기준 전류를 생성할 수 있다. 출력 전류 생성 회로는 도전성 엘리먼트(621, 622 및 623)를 포함하는 전류 미러 회로를 포함할 수 있다. 출력 전류 생성 회로는 Iref(401)와 같은 기준 전류에 적어도 부분적으로 기초하여 출력 전류(681)와 같은 출력 전류를 생성할 수 있다. 일 실시 예에서, 도전성 엘리먼트(621, 622 및 623)는 예를 들어 PMOS 트랜지스터들을 포함할 수 있다. 또한, 온도 보상 회로는 저항(631) 및 도전성 엘리먼트(632, 633)를 포함할 수 있다. 일 실시 예에서, 온도 보상 회로는 출력 전류(681)의 레벨을 조정할 수 있는 온도 보상 전류를 노드(661)에서 생성할 수 있다. 일 실시 예에서, 도전성 엘리먼트(632 및 633)는 예를 들어 NMOS 트랜지스터들을 포함할 수 있다. 또한, 일 실시 예에서, 도전성 엘리먼트(622, 623)는 Iref(401)와 같은 기준 전류를 노드(661)에 의해 도전성 엘리먼트(623)에 인가된 것과 같은 온도 보상 전류와 조합하여 출력 전류(681)와 같은 출력 전류를 생성할 수 있다. 일 실시 예에서, 온도 보상 전류는 노드(661)를 통해 도전성 엘리먼트(623)에 인가될 수 있고, Iref(401)와 같은 기준 전류에 가산되거나 또는 그로부터 감산될 수 있다. 따라서, 출력 전류(681)와 같은 출력 전류는 일 실시 예에서, 적어도 부분적으로 온도 보상으로 인해 증가 또는 감소 될 수 있다.
일 실시 예에서, 저항(631)은 n 웰(well) 저항을 포함할 수 있지만, 본 발명은 이에 관해 범위가 한정되지 않는다. 온도 보상 회로에 이용되는 저항은 예를 들어 원하는 온도 계수에 따라 설계 및/또는 선택될 수 있다. 하나 이상의 실시 예에서, n 웰 저항은 예를 들어, 양의 온도 계수의 특성을 가질 수 있다. 다른 실시 예에서, 저항(631)은 예를 들어 음의 온도 계수를 갖는 고 저항 폴리실리콘 저항을 포함할 수 있다. 다시, 본 발명은 이러한 측면에서 범위가 제한되지 않는다.
일 실시 예에서, 출력 전류(681)와 같은 출력 전류는 적어도 부분적으로 EN(607)과 같은 이네이블 신호의 어서션에 응답하여 트랜지스터(624)와 같은 도전성 엘리먼트를 통해 흐르도록 할 수 있다. 일 실시 예에서, 트랜지스터(624)는 NMOS 트랜지스터를 포함할 수 있다. 출력 전류(681)와 같은 출력 전류는 CES(100)와 같은 가변 임피더 장치를 통해 흐를 수 있다. 또한, 일 실시 예에서, Vref(651)와 같은 전압 기준 신호는 적어도 부분적으로 예를 들어, CES(100)와 같은 가변 임피더 장치를 통해 흐르는 출력 전류(681)와 같은 출력 전류의 결과로서 생성될 수 있다. 예를 들어, Vref(651)에 대한 전압 레벨은 일 실시 예에서 CES(100)를 가로지르는 전압 강하와 트랜지스터(624)를 가로지르는 전압 강하의 합과 대략적으로 동일하다.
따라서, Vref(651)의 전압 레벨은 CES(100)의 임피던스 특성에 적어도 부분적으로 따를 수 있다. 상술한 바와 같이, CES(100)와 같은 가변 임피더 장치는 복수의 임피던스 상태 중 하나에서 동작할 수 있고, 그에 따라 프로그래밍 될 수 있다. 일 실시 예에서, Vref(651)의 전압 레벨은 CES(100)를 하나의 임피던스 상태에서 다른 임피던스 상태로 트랜지션시킴으로써 조정될 수 있다. 예를 들어, Vref(651)의 전압 레벨을 증가시키기 위해, CES(100)는 저 임피던스 상태로부터 고 임피던스 상태로 트랜지션하도록 프로그래밍될 수 있다. CES(100)에서의 고 임피던스는 CES(100)를 가로지르는 더 큰 전압 강하를 가져올 수 있고, 따라서 노드(663)에서의 더 큰 전압 및 더 큰 Vref(651)를 가져올 수 있다. 유사하게, Vref(651)의 전압 레벨을 감소시키기 위해, CES(100)는 고 임피던스 상태에서 저 임피던스 상태로 트랜지션한다. CES(100)에서의 저 임피던스는 CES(100)를 가로지르는 전압 강하를 감소시킬 수 있고, 따라서 노드(663) 상의 전압 감소 및 Vref(651)의 감소를 가져온다.
CES(100)와 같은 가변 임피더 장치를 프로그램하기 위해, 도전성 엘리먼트(610, 611, 및 612)를 포함하는 것과 같은 기록 회로는 CES(100)와 같은 가변 임피더 장치에 선택 가능한 전압을 인가하여 제1 임피던스 상태로부터 제2 임피던스 상태로 트랜지션하도록 한다. 예를 들어, CES(100)를 고 임피던스 상태로부터 저 임피던스 상태로 트랜지션하기 위해, CES(100)에 설정 조건을 달성하기에 충분한 전압이 인가될 수 있다. CES(100)와 같은 가변 임피더 장치에서 설정 조건을 달성하기 위한 기록 동작을 수행하기 위해, Set# 602와 같은 설정 신호가 도전성 엘리먼트(610)를 이네이블하도록 어서트되고, WR#가 도전성 엘리먼트(613)를 이네이블하여, VDD(601)와 같은 공급 전압을 노드(663)에 의해 CES(100)에 결합하도록 어서트될 수 있다. 일 실시 예에서, 도전성 엘리먼트(610, 611, 612, 및 613)는 예를 들어 PMOS 트랜지스터들을 포함할 수 있다.
또한, CES(100)를 저 임피던스 상태에서 고 임피던스 상태로 트랜지션시키기 위해, 리셋 조건을 달성하기에 충분한 전압이 CES(100)에 인가될 수 있다. CES(100)와 같은 가변 임피더 장치에서 리셋 조건을 달성하기 위한 기록 동작을 수행하기 위해, 일 실시 예에서, Reset# 603와 같은 리셋 신호는 도전성 엘리먼트(612)를 이네이블하도록 어서트되고, WR#는 도전성 엘리먼트(613)를 이네이블하도록 어서트될 수 있다. 일 실시 예에서, 도전성 엘리먼트(613)를 통해 노드(663)에 결합된 전압은 VDD(601)와 같은 공급 전압에 도전성 엘리먼트(611)를 가로지르는 전압 강하를 마이너스한 것과 대략 같은 전압 레벨을 가질 수 있다. 일 실시 예에서, 도전성 엘리먼트(611)는 두꺼운 산화물 PMOS 트랜지스터를 포함할 수 있다. 또한, CES 장치(100)를 하나의 임피던스 상태에서 다른 임피던스 상태로 트랜지션시키는 것과 같은 가변 임피더 장치 기록 동작을 수행하기 위해, EN(607)과 같은 이네이블 신호는 디어서트되어 트랜지스터(624)와 같은 도전성 엘리먼트를 디세이블하고 트랜지스터(641)와 같은 또다른 도전성 엘리먼트를 디세이블한다. 따라서, 일 실시 예에서, 설정 조건 또는 리셋 조건이 특정되는지에 따라, 가변 임피더 기록 동작을 수행하기 위해, WR# 604가 어서트될 수 있고 EN(607)이 디어서트될 수 있고, 도전성 엘리먼트(610 또는 612) 중 하나가 이네이블 될 수 있다. 판독 동작의 경우, WR# 604가 어서트되지 않고 EN(607)이 어서트될 수 있다. 본 명세서에 사용된 바와 같이, "판독 동작"이라는 용어는 예를 들어 하나 이상의 전자 회로에 의해 기준 전압 신호로서 이용될 수 있는 것과 같은 유효한 Vref(651) 신호의 출력을 가리킨다.
일 실시 예에서, VDD(601)는 약 1.2V의 전압 레벨을 가질 수 있다. 두꺼운 산화물 PMOS 트랜지스터(611)를 가로지르는 전압 강하는 예를 들어 약 0.55V일 수 있다. 물론, 본 발명은 이러한 측면에서 범위가 제한되지 않는다. 또한, 일 실시 예에서, Vref(651)와 같은 전압 기준 신호는 다수의 상이한 방식들 중 임의의 방식으로 조정될 수 있다. 예를 들어, 상술한 바와 같이, CES(100)와 같은 가변 임피더 장치는 상이한 임피던스 상태로 들어가도록 프로그래밍 될 수 있다. 또한, 일 실시 예에서, Vref(651)는 상술한 바와 같이 온도 보상 회로에 의해 생성된 온도 보상 전류에 따라 조정될 수 있다. 또한, 일 실시 예에서, Vref(651)는 상술한 바와 같이 Iref(401)와 같은 기준 전류를 조정함으로써 조정될 수 있다. 일 실시 예에서, Vref(651)와 같은 전압 기준 신호는 약 0.1V 및 0.8V의 범위 내에서 조정될 수 있지만, 본 발명은 이에 대해 범위가 한정되지 않는다.
일 실시 예에서, CES(100)와 같은 가변 임피더 장치는 적어도 부분적으로 선택 신호(S0)를 펄싱하여 도전성 엘리먼트(614)를 일시적으로 이네이블함으로써 초기 상태로 프로그래밍 될 수 있다. 일 실시 예에서, 도전성 엘리먼트는 예를 들어 NMOS 트랜지스터를 포함할 수 있다. 이러한 기능은 일 실시 예에서 선택적일 수 있다. 물론, 본 발명은 본 명세서에 설명된 임의의 구체적인 예시에 대해 범위가 제한되지 않는다.
또한, 일 실시 예에서, EN(607)과 같은 이네이블 신호의 어서션은 트랜지스터(641)와 같은 도전성 엘리먼트가 다이오드 접속된 트랜지스터(642)와 같은 도전성 엘리먼트를 노드(663)에 결합하게 할 수 있다. 트랜지스터(641)를 이네이블링함으로써, 일 실시 예에서, 노드(663)는 도전성 엘리먼트(642)에 의해 생성된 전압으로 클램핑될 수 있다. 일 실시 예에서, 판독 동작에 대해, 노드(663)는 약 0.5V의 전압 레벨로 클램핑될 수 있지만, 본 발명은 이에 대해 제한되지 않는다. 일 실시 예에서, 노드(663)에서의 전압을 설정 또는 리셋 동작에 필요한 전압보다 낮은 전압으로 클램핑함으로써, CES 장치(100)는 판독 동작 중에 임피던스 상태를 변경하는 것이 방지될 수 있다.
본원에 기술된 실시 예가 CES(100)와 같은 단일 가변 임피더 장치를 이용하지만, 다른 실시 예는 직렬 및/또는 병렬로 결합된 임의의 수의 가변 임피더 장치를 포함할 수 있다. 예를 들어, 일 실시 예에서, 복수의 CES 장치는 직렬 및/또는 병렬로 노드(663)에 결합되어 다중 레벨의 임피던스의 프로그래밍을 가능하게 하고, 따라서 Vref(651)의 조정 가능성을 증가시킬 수 있다. 또한, 일 실시 예에서, 복수의 가변 임피더 장치들 중 각각의 가변 임피더 장치들은 개별적으로 프로그래밍 가능할 수 있다.
아래의 표 2는 일 실시 예에서 예시적인 회로(600)의 다양한 신호에 대한 진리표를 도시한다.
Figure pct00011
상술한 설명에서, 본 발명의 다양한 실시 예가 설명되었다. 설명의 목적을 위해, 크기, 시스템 및/또는 구성과 같은 특정 사항이 예로서 제시되었다. 다른 경우에, 본 발명을 모호하게 하지 않도록 공지된 특징을 생략 및/또는 단순화하였다. 본 명세서에서 특정 피처가 도시 및/또는 설명되었지만, 많은 수정, 대체, 변경 및/또는 등가물이 이제 당업자에게 발생할 수 있다. 따라서, 첨부된 청구 범위는 청구 범위 내에 속하는 모든 변경 및/또는 변경을 포함하도록 의도된 것으로 이해되어야 한다.

Claims (21)

  1. 전압 기준 신호(voltage reference signal)를 생성하는 단계로서, 상기 전압 기준 신호의 전압 레벨은 상관 전자 스위치의 프로그래밍 가능한 임피던스 상태에 적어도 부분적으로 기초하는 상기 전압 기준 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1 항에 있어서, 제1 임피던스 상태로부터 제2 임피던스 상태로의 상기 상관 전자 스위치에서의 트랜지션을 유발함으로써 상기 전압 기준 신호의 상기 전압 레벨을 조정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제2 항에 있어서, 상기 전압 기준 신호의 상기 전압 레벨을 조정하는 단계는 적어도 부분적으로 온도 변화를 보상하도록 상기 전압 레벨을 조정하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제2 항 또는 제3 항에 있어서, 상기 전압 기준 신호의 상기 전압 레벨을 조정하는 단계는 적어도 부분적으로 프로세스 변화를 보상하도록 상기 전압 레벨을 조정하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서, 적어도 부분적으로 상관 전자 장치에 선택 가능한 전압을 인가함으로써 제1 임피던스 상태로부터 제2 임피던스 상태로 상기 상관 전자 스위치의 상기 프로그래밍 가능한 임피던스 상태를 트랜지션하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제5 항에 있어서, 상기 상관 전자 장치에 상기 선택 가능한 전압을 인가하는 단계는, 적어도 부분적으로 기록 이네이블 신호의 어서션을 통해 제1 도전성 엘리먼트를 이네이블하고, 적어도 부분적으로 설정 신호의 어서션을 통해 제2 도전성 엘리먼트를 이네블함으로써 상기 상관 전자 스위치에 공급 전압을 결합하는 단계를 포함하고,
    상기 제1 임피던스 상태는 고 임피던스 상태를 포함하고, 상기 제2 임피던스 상태는 저 임피던스 상태를 포함하는 것을 특징으로 하는 방법.
  7. 제5 항에 있어서, 상기 상관 전자 장치에 상기 선택 가능한 전압을 인가하는 단계는, 적어도 부분적으로 기록 이네이블 신호의 어서션을 통해 제1 도전성 엘리먼트를 이네이블하고, 적어도 부분적으로 리셋 신호의 어서션을 통해 제2 도전성 엘리먼트를 이네블함으로써 상기 상관 전자 스위치에 두꺼운 산화물 트랜지스터(thick oxide transistor)를 통한 공급 전압을 결합하는 단계를 포함하고,
    상기 제1 임피던스 상태는 저 임피던스 상태를 포함하고, 상기 제2 임피던스 상태는 고 임피던스 상태를 포함하는 것을 특징으로 하는 방법.
  8. 제1 항 내지 제7 항 중 어느 한 항에 있어서, 상기 전압 기준 신호를 생성하는 단계는 출력 전류를 생성하기 위해 온도 보상된 전류를 기준 전류에 가산하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제8 항에 있어서, 상기 전압 기준 신호를 생성하는 단계는 생성된 상기 출력 전류를 상기 상관 전자 스위치에 제공하는 단계를 더 포함하고,
    상기 전압 기준 신호의 상기 전압 레벨은 상기 상관 전자 스위치를 통해 흐르는 상기 생성된 출력 전류로 인해 상기 상관 전자 스위치를 가로질러 형성된 전압과 실질적으로 동일한 것을 특징으로 하는 방법.
  10. 제8 항 또는 제9 항에 있어서, 적어도 부분적으로 상기 기준 전류를 조정함으로써 상기 전압 기준 신호의 상기 전압 레벨을 조정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 상관 전자 스위치; 및
    전압 기준 신호를 생성하기 위해 출력 전류를 상기 상관 전자 스위치에 제공하는 출력 전류 생성 유닛으로서, 상기 전압 기준 신호의 전압 레벨은 적어도 부분적으로 상기 상관 전자 스위치의 프로그래밍 가능한 임피던스 상태에 기초하는 것을 특징으로 하는 장치.
  12. 제11 항에 있어서, 상관 전자 스위치 기록 유닛을 더 포함하고, 상기 상관 전자 스위치 기록 유닛은:
    상기 전압 기준 신호의 상기 전압 레벨을 조정하고,
    제1 임피던스 상태로부터 제2 임피던스 상태로의 상기 상관 전자 스위치에서의 트랜지션을 유발하는
    것을 특징으로 하는 장치.
  13. 제12 항에 있어서, 상기 상관 전자 스위치 기록 유닛은 상기 상관 전자 스위치에 선택 가능한 전압을 인가함으로써 상기 상관 전자 스위치에서 상기 트랜지션을 유발하는 것을 특징으로 하는 장치.
  14. 제13 항에 있어서,
    상기 상관 전자 스위치 기록 유닛은:
    제1 도전성 엘리먼트를 이네이블하기 위해 기록 이네이블 신호의 어서션에 응답하고, 제2 도전성 엘리먼트를 이네이블하기 위해 설정 신호의 어서션에 응답하여 공급 전압을 상기 상관 전자 스위치에 결합함으로써
    상기 상관 전자 스위치에 상기 선택 가능한 전압을 인가하고,
    상기 제1 임피던스 상태는 고 임피던스 상태를 포함하고, 상기 제2 임피던스 상태는 저 임피던스 상태를 포함하는 것을 특징으로 하는 장치.
  15. 제13 항에 있어서, 상관 전자 장치에 상기 선택 가능한 전압을 인가하기 위해, 상기 상관 전자 스위치 기록 유닛은 제1 도전성 엘리먼트를 이네이블하기 위해 기록 이네이블 신호의 어서션에 응답하고, 제2 도전성 엘리먼트를 이네이블하기 위해 리셋 신호의 어서션에 응답하여 공급 전압을 두꺼운 산화물 트랜지스터를 통해 상기 상관 전자 스위치에 결합하고, 상기 제1 임피던스 상태는 저 임피던스 상태를 포함하고, 상기 제2 임피던스 상태는 고 임피던스 상태를 포함하는 것을 특징으로 하는 장치.
  16. 제11 항 내지 제15 항 중 어느 한 항에 있어서, 기준 전류 신호를 생성하기 위한 기준 전류 생성 유닛을 더 포함하고,
    상기 출력 전류 생성 유닛은 상기 상관 전자 스위치에 대한 상기 출력 전류를 생성하기 위해 상기 기준 전류 신호를 온도 보상 전류 신호와 조합하는 것을 특징으로 하는 장치.
  17. 제16 항에 있어서, 적어도 부분적으로 온도 변화를 보상하기 위해 온도 보상 전류 신호의 전류 레벨을 조정하는 온도 보상 유닛을 더 포함하는 것을 특징으로 하는 장치.
  18. 제16 항 또는 제17 항에 있어서, 상기 기준 전류 생성 유닛은 상기 기준 전류 신호의 상기 전류 레벨을 조정하여 상기 전압 기준 신호의 전압 레벨을 조정하는 것을 특징으로 하는 장치.
  19. 제16 항 내지 제18 항 중 어느 한 항에 있어서, 상기 기준 전류 생성 유닛은 프로그래밍 가능한 전류 소스를 포함하는 것을 특징으로 하는 장치.
  20. 제19 항에 있어서, 상기 프로그래밍 가능한 전류 소스는 지정된 디지털 코드에 따라 상기 기준 전류 신호를 생성하기 위한 디지털-아날로그 전류 변환기를 포함하는 것을 특징으로 하는 장치.
  21. 제11 항 내지 제20 항 중 어느 한 항에 있어서, 추가적인 하나 이상의 상관 전자 스위치를 더 포함하고, 상기 상관 전자 스위치 및 상기 추가적인 하나 이상의 상관 전자 스위치는 직렬, 병렬 또는 임의의 조합으로 결합되고,
    상기 출력 전류 생성 유닛은 상기 전압 기준 신호를 생성하기 위해 상기 출력 전류를 상기 상관 전자 스위치 및 상기 추가적인 하나 이상의 상관 전자 스위치에 제공하고,
    상기 전압 기준 신호의 전압 레벨은 상기 상관 전자 스위치 및 상기 추가적인 하나 이상의 상관 전자 스위치의 개별적으로 프로그래밍 가능한 임피던스 상태에 적어도 부분적으로 기초하는 것을 특징으로 하는 장치.
KR1020187007102A 2015-08-13 2016-08-12 프로그래밍 가능한 전압 기준 KR102549162B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/826,064 2015-08-13
US14/826,064 US9851738B2 (en) 2015-08-13 2015-08-13 Programmable voltage reference
PCT/GB2016/052517 WO2017025761A1 (en) 2015-08-13 2016-08-12 Programmable voltage reference

Publications (2)

Publication Number Publication Date
KR20180061160A true KR20180061160A (ko) 2018-06-07
KR102549162B1 KR102549162B1 (ko) 2023-06-30

Family

ID=56852291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187007102A KR102549162B1 (ko) 2015-08-13 2016-08-12 프로그래밍 가능한 전압 기준

Country Status (6)

Country Link
US (2) US9851738B2 (ko)
KR (1) KR102549162B1 (ko)
CN (1) CN108140403B (ko)
GB (1) GB2556286B (ko)
TW (1) TWI705319B (ko)
WO (1) WO2017025761A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347254B2 (en) 2015-08-13 2022-05-31 ARM, Ltd. Programmable voltage reference

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US10267831B2 (en) * 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10761976B2 (en) 2016-11-28 2020-09-01 Arm Limited Method and apparatus for memory wear leveling
US9953726B1 (en) 2016-11-28 2018-04-24 Arm Limited Fast quasi-parity checker for correlated electron switch (CES) memory array
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
GB2557297B (en) * 2016-12-05 2020-02-19 Advanced Risc Mach Ltd Generating a reference current for sensing
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10734805B2 (en) 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
US10438022B2 (en) 2016-12-16 2019-10-08 Arm Limited Logic encryption using on-chip memory cells
US9767924B1 (en) 2016-12-16 2017-09-19 Arm Limited Fast memory array repair using local correlated electron switch (CES) memory cells
US9882576B1 (en) 2017-01-04 2018-01-30 Arm Limited Analog to digital converter using correlated electron material devices
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
GB2561011B (en) * 2017-03-31 2021-03-17 Advanced Risc Mach Ltd Initialisation of a storage device
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10373680B2 (en) 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10510393B2 (en) * 2017-09-15 2019-12-17 Samsung Electronics Co., Ltd Resistive memory device including reference cell and operating method thereof
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070047961A1 (en) * 2005-08-29 2007-03-01 Sharp Kabushiki Kaisha Infrared communication receiver
US20070262795A1 (en) * 2006-04-28 2007-11-15 Apsel Alyssa B Current source circuit and design methodology
US7796417B1 (en) * 2008-04-14 2010-09-14 Altera Corporation Memory circuits having programmable non-volatile resistors

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416497A3 (fr) * 2002-10-31 2004-07-21 STMicroelectronics S.A. Cellules mémoire multi-niveaux à programmation unique
US6912150B2 (en) 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US7170274B2 (en) 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7164291B2 (en) 2004-08-11 2007-01-16 Texas Instruments Incorporated Integrated header switch with low-leakage PMOS and high-leakage NMOS transistors
DE102005001667B4 (de) * 2005-01-13 2011-04-21 Qimonda Ag Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
EP2082426B1 (en) 2006-11-08 2012-12-26 Symetrix Corporation Correlated electron memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
TWI334604B (en) * 2007-06-25 2010-12-11 Ind Tech Res Inst Sensing circuits of phase change memory
JP5121439B2 (ja) * 2007-12-26 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
US8018197B2 (en) * 2008-06-18 2011-09-13 Freescale Semiconductor, Inc. Voltage reference device and methods thereof
JP4642942B2 (ja) 2009-04-27 2011-03-02 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
KR101094904B1 (ko) 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
US8625328B2 (en) * 2009-10-15 2014-01-07 Panasonic Corporation Variable resistance nonvolatile storage device
KR20110046808A (ko) * 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
KR101652333B1 (ko) * 2010-02-10 2016-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
US20120005112A1 (en) * 2010-03-03 2012-01-05 Bradley Woodworth Submission validation system and method
KR101201858B1 (ko) * 2010-08-27 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US8773887B1 (en) 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
FR2976712B1 (fr) * 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
WO2013080499A1 (ja) 2011-12-02 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US8536899B1 (en) * 2012-03-30 2013-09-17 Intel Corporation Calibration circuit apparatus and method
CN103366790A (zh) 2012-03-30 2013-10-23 硅存储技术公司 用于读出放大器的可调整参考发生器
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
KR101983274B1 (ko) * 2012-05-18 2019-05-30 삼성전자주식회사 상변화 랜덤 액세스 메모리 장치 및 센싱 방법
US9412940B2 (en) 2012-08-03 2016-08-09 Ecole Polytechnique Federale De Lausanne (Epfl) Resistive switching element and use thereof
US9042154B2 (en) 2012-08-28 2015-05-26 Micron Technology, Inc. Non-volatile memory including reference signal path
JP6398090B2 (ja) 2014-02-20 2018-10-03 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
US9331123B2 (en) * 2014-05-09 2016-05-03 Tower Semiconductor Ltd. Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
DE102014219840B4 (de) 2014-09-30 2016-11-03 Dialog Semiconductor (Uk) Limited Stromgenerator und Verfahren mit geringem Overhead für Beleuchtungsschaltungen
CN104299645A (zh) * 2014-10-22 2015-01-21 中国科学院微电子研究所 一种阻变存储器写操作电路
US9722179B2 (en) * 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070047961A1 (en) * 2005-08-29 2007-03-01 Sharp Kabushiki Kaisha Infrared communication receiver
US20070262795A1 (en) * 2006-04-28 2007-11-15 Apsel Alyssa B Current source circuit and design methodology
US7796417B1 (en) * 2008-04-14 2010-09-14 Altera Corporation Memory circuits having programmable non-volatile resistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347254B2 (en) 2015-08-13 2022-05-31 ARM, Ltd. Programmable voltage reference

Also Published As

Publication number Publication date
GB2556286B (en) 2020-10-14
US20170045905A1 (en) 2017-02-16
TW201725466A (zh) 2017-07-16
KR102549162B1 (ko) 2023-06-30
US11347254B2 (en) 2022-05-31
CN108140403A (zh) 2018-06-08
US9851738B2 (en) 2017-12-26
WO2017025761A1 (en) 2017-02-16
TWI705319B (zh) 2020-09-21
GB201802329D0 (en) 2018-03-28
US20180081384A1 (en) 2018-03-22
CN108140403B (zh) 2021-10-29
GB2556286A (en) 2018-05-23

Similar Documents

Publication Publication Date Title
KR102549162B1 (ko) 프로그래밍 가능한 전압 기준
KR102676421B1 (ko) 상관 전자 스위치를 위한 프로그래밍 가능한 전류
US11183998B2 (en) Correlated electron switch
US10763433B2 (en) Asymmetric correlated electron switch operation
US10148279B2 (en) Digital to analog conversion with correlated electron switch devices
WO2018134561A1 (en) Electronic filter circuit
WO2018206921A1 (en) Controlling current through correlated electron switch elements during programming operations

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant