CN108140403A - 可编程电压参考 - Google Patents

可编程电压参考 Download PDF

Info

Publication number
CN108140403A
CN108140403A CN201680058941.8A CN201680058941A CN108140403A CN 108140403 A CN108140403 A CN 108140403A CN 201680058941 A CN201680058941 A CN 201680058941A CN 108140403 A CN108140403 A CN 108140403A
Authority
CN
China
Prior art keywords
voltage
associated electrical
current
ces
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680058941.8A
Other languages
English (en)
Other versions
CN108140403B (zh
Inventor
巴尔·S·桑德胡
乔治·麦克尼尔·拉蒂摩尔
罗伯特·坎贝尔·艾特肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN108140403A publication Critical patent/CN108140403A/zh
Application granted granted Critical
Publication of CN108140403B publication Critical patent/CN108140403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Abstract

本技术总地涉及用于生成可编程电压参考信号的装置和方法。

Description

可编程电压参考
技术领域
本技术总地涉及用于生成可编程电压参考信号的装置和方法。
背景技术
例如可以在各种各样的电子设备类型中找到诸如电子开关设备的集成电路器件。例如，存储器、逻辑和/或其他电子设备可以包括在计算机、数码相机、蜂窝电话、平板设备、个人数字助理等中使用的电子开关。在考虑对任何特定应用的适用性时，设计者可能感兴趣的关于(诸如可能被包括在存储器、逻辑和/或其他电子设备中的)电子开关设备的因素，可能包括例如物理尺寸、存储密度、工作电压和/或功耗。设计者可能感兴趣的其他示例因素可能包括制造成本、制造难易、可扩展性、和/或可靠性。此外，对具有较低功率和/或较高速度特性的存储器、逻辑和/或其他电子设备的需求似乎不断增加。
附图说明
通过示例的方式，在附图中以图示的方式示出了该技术，其中：
图1a是包括相关电子材料的相关电子开关设备的示例实施例的框图；
图1b是相关电子开关的示例符号；
图2是相关电子开关的示例等效电路；
图3示出了相关电子开关的电流密度相对于电压的示例曲线图；
图4是用于生成电压参考信号的示例电路的示意框图；
图5是示例电流源的示意图；以及
图6是用于生成电压参考信号的示例电流的示意图。
具体实施方式
以下详细描述参考作为说明书一部分的附图，其中相似的附图标记始终指示相似的部分以指示对应的和/或类似的组件。应理解，诸如出于说明的简单和/或清楚的目的，附图中示出的组件不一定按比例绘制。例如，一些组件的尺寸可能相对于其他组件被放大。此外，应该理解，可以使用其他实施例。此外，可以进行结构上和/或其他改变而不偏离所要求保护的主题。还应该注意，可以使用例如诸如上、下、顶部、底部等的方向和/或参考，来辅助附图的讨论和/或不意在限制要求保护的主题的应用。因此，下面的详细描述不被理解为限制所要求保护的主题和/或等同物。
贯穿本说明书对一个实现方式、实现方式、一个实施例、实施例等的引用意味着结合具体实现方式和/或实施例描述的特定特征、结构和/或特性被包括在要求保护的主题的至少一个实现方式和/或实施例中。因此，例如在贯穿该说明书的各个地方出现的这样的短语不一定意指相同的实施方式或意指所描述的任何一个特定的实现方式。此外，应该理解，所描述的特定特征、结构和/或特性能够以各种方式组合在一个或多个实现方式中，并且因此，例如在所意图的权利要求范围内。当然总体而言，这些和其他问题随上下文变化。因此，描述和/或使用的特定上下文提供了关于将得到的推论的有用指导。
如本文所使用的，通常使用术语“耦合”、“连接”和/或类似术语。应该理解，这些术语不是意为同义词。而是，“连接”通常用于指示例如两个或更多组件处于直接物理接触，包括电接触；而“耦合”通常用于表示两个或更多组件可能处于直接物理接触，包括电接触；然而，“耦合”还通常表示两个或更多组件不一定直接接触，但仍然能够协作和/或交互。例如在适当的上下文中，术语“耦合”也通常被理解为表示间接连接。
如本文所使用的，术语“和”、“或”、“和/或”和/或类似术语包括还期望至少部分基于使用这些术语的特定上下文的多个含义。通常，如果“或”用于关联诸如A、B或C之类的一列项，则意在表示：A、B和C(此处用在包括性的语境中)以及A，B或C(此处用在排他性的语境中)。另外，术语“一个或多个”和/或类似术语用于描述单数形式的任何特征、结构和/或特性，和/或还用于描述多个和/或某些其他特征、结构和/或特性的组合。同样，术语“基于”和/或类似的术语不一定被理解为意在传达排他性的一组因素，而是允许存在不一定明确描述的附加因素。当然，对于上述所有内容，描述和/或使用的特定上下文提供了关于将做出的推论的有用指导。应该注意的是，以下描述仅提供一个或多个说明性示例，并且要求保护的主题不限于这些一个或多个说明性示例；然而，同样地，描述和/或使用的特定上下文提供了关于将做出的推论的有用指导。
在很宽范围的电子设备类型和/或电子电路类型中，准确的电压参考信号可以发现有重要的用途。例如但不作为限制，更准确的电压参考信号可以是混合信号芯片中的重要构建块，包括宽范围的设备和/或电路类型，诸如数据转换器、锁相环电路、高速收发器等。本文公开的实施例可以描述用于生成电压参考信号的示例装置、技术和/或过程。在一个或多个实施例中，电压参考信号可以是可调整的，例如以便考虑温度、过程和/或电压的变化。在一个或多个实施例中，用于调整电压参考信号的示例技术可以包括使用可变阻抗器设备，也被称为相关电子开关设备，如下面更全面地解释的。
本公开的特定实施例包括相关电子材料(CEM)以形成(例如，在存储器和/或逻辑器件中的)相关电子开关(CES)。CES设备还可以用在各种其他电子电路类型(例如，滤波器电路、数据转换器、锁相环电路和高速收发器)中，尽管所要求保护主题的范围不受限制于这方面。在这种情况下，CES可能表现出由于电子相关而非固态结构相变(例如，相变存储器(PCM)设备中的晶体/非晶体、或电阻性RAM设备中的丝状物形成和导电)而引起的大体上突然的导体/绝缘体转变。在一个实施例中，与例如熔化/固化或丝状物形成相反，CES中的大体上突然的导体/绝缘体转变可以响应于量子力学现象。如本文所使用的，术语“导电状态”、“较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以被称为“导电/较低阻抗状态”。类似地，术语“绝缘状态”和“较高阻抗状态”在本文中可以互换使用，和/或有时可以被称为“绝缘/较高阻抗状态”。
可以参考莫特(Mott)转变来理解相关电子开关材料在绝缘/较高阻抗状态和导电/较低阻抗状态之间的量子力学转变。在Mott转变中，如果发生Mott转变条件，则材料可以从绝缘/较高阻抗状态切换到导电/较低阻抗状态。Mott标准由(nC)1/3a≈0.26定义，其中nC是电子浓度，“a”是波尔(Bohr)半径。如果达到临界载流子浓度从而满足Mott标准，则Mott转变将发生，并且CES的状态将从较高电阻/较高电容状态(即，绝缘/较高阻抗状态)改变为较低电阻/较低电容状态(即，导电/较低阻抗状态)。
Mott转变可由电子的局部化来控制。当载流子被局域化时，电子之间的强库仑相互作用将CEM的能带分离以形成绝缘体。当电子不再局部化时，弱的库仑相互作用占主导并且能带分离被去除，导致金属(导电)能带。这有时被解释为“拥挤的电梯(crowdedelevator)”现象。当电梯内只有少数人时，人们可以轻松地移动，这类似于导电/较低阻抗状态。另一方面，当电梯达到一定人群浓度时，人们不能再移动，这类似于绝缘/较高阻抗状态。然而应该理解，如同所有经典的量子现象解释一样，为了说明目的提供的这种经典解释，仅仅是一种不完全的类比，并且所要求保护的主题不受限制于这方面。
此外，在实施例中，除了电阻改变之外，从绝缘/较高阻抗状态切换到导电/较低阻抗状态还可能引起电容变化。例如，CES可能包含可变电阻属性和可变电容属性。即，CES设备的阻抗特性可能包括电阻和电容分量两者。例如，在金属状态下，CEM可以具有基本为零的电场，并因此具有基本为零的电容。类似地，在绝缘/较高阻抗状态下(其中，由于自由电子密度较低，电子屏蔽可能非常不理想)，外部电场可能能够穿透CEM，因此CEM将由于CEM的介电函数的物理变化而具有电容。因此，例如在实施例中，CES中从绝缘/较高阻抗状态到导电/较低阻抗状态的转变可以导致电阻和电容两者的变化。
在实施例中，CES设备可以响应于CES设备的CEM的大部分体积中的Mott转变来切换阻抗状态。在实施例中，CES设备可以包括“大体积开关(bulk switch)”。如本文所使用的，术语“大体积开关”指的是CES设备的CEM的至少大部分体积例如响应于Mott转变而切换阻抗状态。例如，在实施例中，CES设备的CEM的大体上全部可以响应于Mott转变从绝缘/较高阻抗状态切换到导电/较低阻抗状态或者从导电/较低阻抗状态切换到绝缘/较高阻抗状态。在实施例中，CEM可以包括一种或多种过渡金属氧化物(TMO)、一种或多种稀土氧化物、周期表的一种或多种f段元素的一种或多种氧化物、一种或多种稀土过渡金属氧化物钙钛矿、钇(yttrium)和/或镱(ytterbium)，尽管所要求保护的主题的范围不受限制于这方面。在实施例中，诸如CES设备的设备可以包括CEM，该CEM包括从包括铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌的组中选择的一种或多种材料(其可以链接到诸如氧之类的阳离子或其它类型的配体)或其组合，尽管所要求保护的主题的范围不受限制于这方面。
图1a示出了CES设备100的示例实施例，该CES设备100包括位于诸如导电端子101和103的导电端子之间的诸如材料102的CEM。在实施例中，诸如CES设备100的CES设备可以包括可变阻抗器设备。如本文所使用的，术语“相关电子开关”和“可变阻抗器”可以是可互换的。至少部分地通过在端子之间(诸如，在导电端子101和103之间)施加临界电压和临界电流，诸如材料102的CEM可以在上述导电/较低阻抗状态和绝缘/较高阻抗状态之间转变。如前所述，由于施加的临界电压和施加的临界电流导致的相关电子开关材料的量子力学跃迁，如下面更详细描述的，诸如CES设备100的可变阻抗器设备中的诸如材料102的CEM可以在第一阻抗状态和第二阻抗状态之间转变。此外，如上所述，诸如可变阻抗器设备100的可变阻抗器设备可以表现出可变电阻和可变电容两者的特性。
在特定实施例中，诸如CES设备100的可变阻抗器设备可以包括CEM，该CEM可以至少部分地基于由于相关电子开关材料的量子力学跃迁导致的绝缘/较高阻抗状态与导电/较低阻抗状态之间的转变，在多个可检测阻抗状态之间转变。例如，在实施例中，CES设备可以包括大体积开关，因为大体上CES设备的全部CEM可以响应于Mott转变从绝缘/较高阻抗状态切换到导电/较低阻抗状态或从导电/较低阻抗状态切换到绝缘/较高阻抗状态。在这种情况下，“阻抗状态”是指可变阻抗器设备的可检测状态，该可检测状态指示数值、符号、参数和/或条件(仅提供一些示例)。在一个特定实施例中，如下所述，CES设备的阻抗状态可以至少部分地基于在读取和/或感测操作中在CES设备的端子上检测到的信号来检测。在另一特定实施例中，如下所述，CES设备可以被置于特定阻抗状态以表示或存储特定值、符号和/或参数，和/或通过例如在“写入”和/或“编程”操作中跨CES设备的端子应用一个或多个信号来实现CES设备的特定电容值。当然，所要求保护的主题不限于本文描述的特定示例的实施例的范围。
图1b描绘了可以用来在例如电子电路示意图中表示CES/可变阻抗器设备的示例符号110。示例符号110旨在向观看者提醒诸如CES设备100的CES/可变阻抗器设备的可变电阻和可变电容的特性。示例符号110并不意在表示实际电路图，而仅意在作为电子电路图符号。当然，所要求保护的主题的范围不受限制于这些方面。
图2描绘了诸如CES设备100的示例CES/可变阻抗器设备的等效电路的示意图。如上所述，CES/可变阻抗器设备可以包括可变电阻和可变电容两者的特性。即，诸如CES设备100的CES/可变阻抗器设备的阻抗特性可以至少部分取决于设备的电阻和电容特性。例如，在实施例中，用于可变阻抗器设备的等效电路可以包括与可变电容器(例如可变电容器220)并联的可变电阻器(例如可变电阻器210)。当然，虽然可变电阻器210和可变电阻器电容器220在图2中被描绘为包括分立的组件，但诸如CES 100的可变阻抗器设备可以包括诸如CEM 102的大体上均匀的CEM，其中CEM包括可变电容和可变电阻的特性。
下面的表1描绘了诸如CES设备100的示例可变阻抗器设备的示例真值表。
电阻 电容 阻抗
Rhigh(Vapplied) Chigh(Vapplied) Zhigh(Vapplied)
Rlow(Vapplied) Clow(Vapplied)～0 Zlow(Vapplied)
表1：相关电子开关真值表
在实施例中，表1中示出的示例真值表示出了诸如CES设备100的可变阻抗器设备的电阻可以在较低电阻状态和较高电阻状态之间转变，该较低电阻状态和较高电阻状态至少部分地为施加在CEM上的电压的函数。在实施例中，较低电阻状态的电阻可以比较高电阻状态的电阻低10倍到100,000倍，尽管所要求保护的主题的范围不受限制于这方面。类似地，表1示出了诸如CES设备100的可变阻抗器设备的电容可以在较低电容状态和较高电容状态之间转变，在示例实施例中，该较低电容状态可以包括近似为零或非常小的电容，该较高电容状态可以至少部分地是跨CEM施加的电压的函数。而且，如表1所示，可变阻抗器设备从较高电阻/较高电容状态到较低电阻/较低电容状态的转变，可以表示为从较高阻抗状态到较低阻抗状态的转变。类似地，从较低电阻/较低电容状态到较高电阻/较高电容状态的转变可以表示为从较低阻抗状态到较高阻抗状态的转变。
应当注意，诸如CES 100的可变阻抗器不是电阻器，而是包括具有可变电容和可变电阻的两者特性的设备。在实施例中，电阻和/或电容值以及因此的阻抗值，至少部分地取决于所施加的电压。
图3示出了根据实施例的电流密度相对于跨CES设备(诸如示例CES设备100)的导电端子(诸如导电端子101和103)的电压的曲线图。至少部分基于(例如，在写入操作中)施加到诸如可变阻抗器设备100的可变阻抗器设备的端子的电压，诸如CEM 102的CEM可以被置于导电/较低阻抗状态或绝缘/较高阻抗状态。例如，施加电压Vreset和电流密度Jreset可以将CES设备置于绝缘/较高阻抗状态，以及施加电压Vset和电流密度Jset可以将CES设备置于导电/较低阻抗状态。即，在实施例中，“设置(set)”条件可以将诸如CES设备100的可变阻抗器设备置于导电/较低阻抗状态，并且“复位(reset)”条件可以将诸如CES设备100的可变阻抗器设备置于绝缘/较高阻抗状态。在将CES设备置于较低阻抗状态或较高阻抗状态之后，CES设备的特定状态可以至少部分地通过在诸如CES设备100的可变阻抗器设备的端子(诸如导电端子101和103)处施加电压Vread(例如，在读取操作中)和检测电流或电流密度来进行检测。
在实施例中，CES设备的CEM可以包括例如钙钛矿、Mott绝缘体、电荷交换绝缘体、和Anderson无序绝缘体之类的任何过渡金属氧化物(TMO)。在特定实施例中，CES设备可以由诸如氧化镍、氧化钴、氧化铁、氧化钇、以及钙钛矿(peroskovites，诸如掺Cr钛酸锶、钛酸镧)、以及包括镨钙锰氧化物(praesydium calcium manganate)和镨镧锰氧化物(praesydium lanthanum manganite)的锰酸盐(manganate)家族之类的材料形成(仅提供一些示例)。在实施例中，包含具有不完全d和f轨道外壳(orbital shell)的元素的氧化物可能表现出供CES设备中使用的足够的阻抗切换性质。在实施例中，可以在不进行电铸的情况下制备CES。其他实施例可以采用其他过渡金属化合物而不偏离所要求保护的主题。例如，可以使用{M(chxn)2Br}Br2和其他这样的金属配合物而不偏离所要求保护的主题的范围，其中M可以包括Pt、Pd或Ni，并且chxn包括1R、2R-环己烷二胺。
在一个实施例中，图1的CES设备可以包括包含TMO可变阻抗材料的材料，但应当理解这些仅是示例性的并且不意在限制所要求保护的主题。具体实施方式也可以采用其他可变阻抗材料。公开了氧化镍NiO作为一种具体的TMO。在实施例中，本文讨论的NiO材料可以掺杂有外部配体，其可以通过钝化界面并允许可调整的电压和阻抗来稳定可变阻抗特性。在特定实施例中，本文公开的NiO可变电阻材料可以包括含碳配体，其可以由NiO(Cx)来表示。此处，在实施例中，本领域技术人员可以简单地通过配平化合价来确定任何特定含碳配体和含碳配体与NiO的任何特定组合的x值。在另一特定示例实施例中，掺杂有外部配体的NiO可以表示为NiO(Lx)，其中Lx是配体元素或化合物，并且x指示用于一个单位NiO的配体的单位数目。在实施例中，本领域技术人员可以简单地通过配平化合价来确定任何特定配体和配体与NiO或任何其他过渡金属的任何特定组合的x的值。
根据实施例，如果施加充足的偏压(例如，超过能带分离势能)并且满足上述Mott条件(注入的电子空穴＝切换区域中的电子)，则CES设备可以经由Mott转变从导电/较低阻抗状态快速地切换到绝缘体状态。这可以发生在图3中曲线的点308处。在该点处，电子不再被屏蔽并变得局部化。这种相关将能带分离以形成绝缘体。当CES设备的CEM仍然处于绝缘/较高阻抗状态时，电流可以通过电子空穴的传输而生成。如果跨CES设备的端子施加充足的偏压，则可以通过金属-绝缘体-金属(MIM)设备的势垒将电子注入到MIM二极管中。如果注入了充足的电子并跨端子施加了充足的势能以满足设置条件，则电子的增加可以屏蔽电子并消除电子的局部化，这可能会破坏形成金属的能带分离势能，从而将CES设备置于导电/较低阻抗状态。
根据实施例，可以通过至少部分地基于在写入操作期间受限的外部电流而确定的外部施加的“符合性(compliance)”条件，来控制CES设备的CEM中的电流，来实现将CES设备置于导电/较低阻抗状态的设置条件。这种外部施加的符合性电流还设置了随后的复位条件的电流密度要求。如图3的特定实施方式中所示，在实施中，在写入操作期间在点316处施加的用于将CES设备置于导电/较低阻抗状态的电流密度Jcomp可以确定在后续写入操作中用于将CES设备置于绝缘/较高阻抗状态的符合性条件。如图所示，在实施例中，CES设备的CEM可能随后通过在点308处施加在电压Vreset下的电流密度Jreset≥Jcomp而被置于绝缘/较高阻抗状态，其中Jcomp可以从外部施加。
符合性电流(诸如外部施加的符合性电流)因此可以在CES设备的CEM中设置多个电子，这些电子将被空穴“捕获”用于Mott转变。换言之，在写入操作中施加的用于将CES设备置于导电/较低阻抗状态的电流可以确定要注入到CES设备的CEM的空穴的数量，以用于随后将CES设备转变到绝缘/较高阻抗状态。如下面更全面地讨论的那样，可以动态地施加符合性电流。
如上指出的，在点308处，到绝缘/较高阻抗状态的转变可以响应于Mott转变而发生。如上文指出的，这样的Mott转变可以发生在CES设备的CEM中电子浓度n等于电子空穴浓度p的情况下。当满足以下Mott标准时会发生该情况，如以下表达式(1)所示：
其中：λTF是托马斯费米(Thomas Fermi)屏蔽长度；并且C是常数，针对Mott转变约等于0.26。
根据实施例，响应于由跨诸如CES设备100的可变阻抗器设备的端子(例如端子101和103)施加的电压信号而进行空穴的注入，可存在图3所示的曲线的区域304中的电流或电流密度。此处，当跨诸如CES设备100的可变阻抗器设备的端子(例如端子101和103)施加临界电压VMI时，在电流IMI处，空穴的注入可以满足Mott转变标准用于从导电到绝缘体转变。这可以根据表达式(2)建模如下：
Q(VMI)＝qn(VMI) (2)
其中，Q(VMI)是注入的电荷(空穴或电子)，并且其是所施加电压的函数。如本文所用，符号“MI”表示金属到绝缘体的转变，并且符号“IM”表示绝缘体到金属的转变。即，“VMI”是指临界电压，而“IMI”指的是将CEM从导电/较低阻抗状态转变为绝缘/较高阻抗状态的临界电流。类似地，“VMI”是指临界电压，“IIM”指的是将CEM从绝缘/较高阻抗状态转变为导电/较低阻抗状态的临界电流。
注入空穴以实现Mott转变，可以发生在能带之间并且响应于临界电压VMI和临界电流IMI。使电子浓度n等于所需要的电荷浓度，通过根据表达式(1)由表达式(2)中的IMI注入空穴，以得到Mott转变，这种临界电压VMI对托马斯费米屏蔽长度(Thomas Fermi screeninglength)λTF的依赖性可以根据表达式(3)建模如下：
其中ACEM是诸如CES设备100的可变阻抗器设备的诸如CEM 102的CEM的横截面面积，并且其中，在示例曲线300的点308处描绘的Jreset(VMI)是通过诸如CEM 102的CES的电流密度，该电流密度将以临界电压VMI施加到CEM以将CES设备的CEM置于绝缘/较高阻抗状态。在实施例中，CEM可以至少部分地通过歧化反应在导电/较低阻抗状态和绝缘/较高阻抗状态之间转变。
根据实施例，诸如CES设备100的可变阻抗器设备的诸如CEM 102的CEM可以通过注入满足Mott转换标准的足够数量的电子，而被置于导电/较低阻抗状态(例如，通过从绝缘/较高阻抗状态转变)。
在将CES设备的CEM转变为导电/较低阻抗状态时，由于已经注入了足够的电子并且跨可变阻抗器设备的端子的势能克服了临界切换势能(例如，Vset)，所以注入的电子开始屏蔽并且使得双占据的电子去局部化以逆转歧化反应和闭合能带间隙。在图3的点314处描绘的，用于在允许实现到导电/较低阻抗状态的转变的临界电压VIM下在金属-绝缘体Mott转变中将CES设备的CEM转变为导电/较低阻抗状态的电流密度Jset(VIM)可以根据如下表达式(4)表达：
Q(VIM)＝qn(VIM)
其中：aB是Bohr半径。
根据实施例，用于在读取操作中检测CES设备的存储器状态的“读取窗口”302可以被设置为在读取电压Vread下当CES设备的CEM处于绝缘/较高阻抗状态时图3的曲线图的306部分和当CES设备的CEM处于导电/较低阻抗状态时图3的曲线图的304部分之间的差。在特定实施方式中，读取窗口302可以用于确定诸如CES设备100的可变阻抗器设备的CEM(诸如相关电子开关材料102)的托马斯费米屏蔽长度λTF。例如，在电压Vreset下，电流密度Jreset和Jset可以根据如下表达式(5)进行相关：
其中Joff表示在Vreset处的绝缘/较高阻抗状态下的CEM的电流密度。参见例如图3的点309。
在另一实施例中，用于在写入操作中将CES设备的CEM置于绝缘/较高阻抗状态或导电/较低阻抗状态的“写入窗口”310可以被设置为Vreset和Vset之间的差。建立|Vset|>|Vreset|可以实现在导电/较低阻抗状态和绝缘/较高阻抗状态之间的切换。Vreset可以大约包括由于相关而引起的能带分离势能，并且Vset可以大约包括能带分离势能的两倍，使得读取窗口大约包括能带分离势能。在特定实施方式中，写入窗口310的大小可以至少部分地由CES设备的CEM的材料和掺杂来确定。
在实施例中，用于读取表示为诸如CES设备100的可变阻抗器设备的阻抗状态的值的过程可以包括：将电压施加到CES设备的CEM。在实施例中，可以测量CES设备的CEM内的电流和/或电流密度中的至少一个，并且可以至少部分地根据所测量的电流和/或电流密度来确定CES设备的CEM的阻抗状态。
此外，在实施例中，阻抗状态的阻抗可以至少部分地取决于CES设备的CEM的电容和电阻的组合。在实施例中，所确定的阻抗状态可以包括多个阻抗状态中的一个。例如，第一阻抗状态可以包括较低电阻和较低电容，并且第二阻抗状态可以包括较高电阻和较高电容。此外，在实施例中，多个阻抗状态的阻抗的比率可以与CES设备的CEM的物理属性成比例。在实施例中，CES设备的CEM的物理属性可以包括托马斯费米屏蔽长度和Bohr半径中的至少一个。此外，在实施例中，多个阻抗状态中的各个阻抗状态可以与数据值相关联。此外，在实施例中，在预定电压下的第一阻抗状态与第二阻抗状态之间的电流差提供了对读取窗口的指示。然而，所要求保护的主题的范围不受限制于这些方面。
在实施例中，可以向CES设备的CEM提供多个电子，使得CES进入第一阻抗状态。可以向CEM提供多个空穴，使得CES进入第二阻抗状态。而且，在实施例中，多个电子可以使跨CES的电压大于设置电压阈值，并且多个空穴可以使跨CES的电压等于或大于复位电压阈值。此外，在实施例中，跨CEM的电压可能导致CEM中的电流密度等于或大于设置电流密度和/或设置电流，并且跨CEM的电压可能导致CEM中的电流密度等于或大于复位电流密度和/或复位电流。
此外，在实施例中，跨CEM的设置电压和通过CES设备的CEM的设置电流密度可被超过。此外，跨CEM的复位电压和通过CES设备的CEM的复位电流密度可被超过。此外，在实施例中，多个阻抗状态中的各个阻抗状态可以与数据值相关联。
在实施例中，复位电压、设置电压、以及设置电压与复位电压之间的差中的至少一个与CES设备的CEM的物理属性成比例。CEM的物理属性可以包括例如由于定位导致的强电子电势和/或电子相关中的至少一个。而且，在实施例中，设置电压和复位电压之间的差可以提供对写入/编程窗口中的至少一个的大小的指示。
如前所述，准确的电压参考信号可以在非常广泛的电子设备类型和/或电子电路类型中找到重要用途。例如但不作为限制的，更准确的电压参考信号可以是混合信号芯片中的重要构建块，包括宽范围的设备和/或电路类型，例如数据转换器、锁相环电路、和/或高速收发器(仅举几个示例)。本文公开的实施例可以描述用于生成电压参考信号的装置、技术和/或过程。在一个或多个实施例中，例如，电压参考信号可以是可调整的，以便考虑温度、工艺(process)和/或电压的变化。而且，在一个或多个实施例中，用于调整电压参考信号的示例技术可以包括使用诸如CES 100的可变阻抗器设备，如下面更全面地解释的。
图4是根据实施例的用于生成诸如Vref 411的电压参考信号的电路400的示意性框图。在实施例中，诸如参考电流源500之类的参考电流源可以生成诸如Iref 401之类的参考电流。诸如输出电流生成单元430之类的输出电流生成电路可以至少部分地基于诸如Iref401的参考电流生成诸如输出电流402之类的输出电流。此外，诸如温度补偿单元420之类的温度补偿电路可以生成诸如温度补偿电流403之类的温度补偿电流到诸如输出电流生成单元430之类的输出电流生成电路。在实施例中，诸如输出电流生成单元430之类的输出电流生成电路可以将诸如Iref 401之类的参考电流与诸如温度补偿电流403之类的温度补偿电流组合以生成诸如输出电流402之类的输出电流。在实施例中，诸如温度补偿电流403之类的温度补偿电流可以与诸如Iref 401之类的参考电流相加或相减，并且因此，诸如输出电流402之类的输出电流可以至少部分地由于温度补偿而增加或减少。
在实施例中，诸如输出电流402之类的输出电流可以被允许至少部分地响应于使能信号(诸如EN 403)的断言而流经诸如晶体管460的导电元件。在实施例中，晶体管460可以包括NMOS晶体管。诸如输出电流402之类的输出电流可以流过诸如CES 100的可变阻抗器设备。而且，在实施例中，诸如Vref 411之类的电压参考信号可以至少部分地由于诸如输出电流402的输出电流流经诸如CES 100的可变阻抗器设备而被生成。例如，在实施例中，Vref411的电压电平可以约等于跨CES 100的电压降加上跨晶体管460的电压降。
因此，Vref 411的电压电平可以至少部分地取决于CES 100的阻抗特性。如前所述，诸如CES 100之类的可变阻抗器设备可以在多个阻抗状态中的一个阻抗状态下操作，并且可被相应地编程。在实施例中，可以通过将CES 100从一个阻抗状态转变到另一个阻抗状态来调整Vref 411的电压电平。例如，为了增加Vref 411的电压电平，CES 100可以被编程为从较低阻抗状态转变到较高阻抗状态。CES 100中较高的阻抗可以导致跨CES 100的较大电压降，并因此导致节点412上的较大电压和较大的Vref 411。类似地，为了降低Vref 411的电压电平，CES 100可以被编程为从较高阻抗状态转变到较低阻抗状态。CES 100中的较低阻抗可以导致跨CES 100的电压降降低，并因此导致节点412上的电压降低和Vref 411减小。
为了对诸如CES 100之类的可变阻抗器设备进行编程，诸如CES写入单元440之类的写入电路可将可选择的电压施加到诸如CES 100之类的可变阻抗器设备，以从第一阻抗状态转变到第二阻抗状态。例如，为了将CES 100从较高阻抗状态转变到较低阻抗状态，可以将足以实现设定条件的电压施加到CES 100。此外，为了将CES 100从较低阻抗状态转变到较高阻抗状态，可以将足以实现复位条件的电压施加到CES 100。此外，为了执行可变阻抗器设备写入操作，可以断言诸如WR#404的写入使能信号以启用诸如晶体管450之类的导电元件。在实施例中，晶体管450可以包括PMOS晶体管。而且，为了执行可变阻抗器设备写入操作，可以取消断言诸如EN 403之类的使能信号以禁用诸如晶体管460之类的导电元件。因此，在实施例中，为了执行可变阻抗器写入操作，可以断言WR#404并且可以取消断言EN403。
在实施例中，可以以几种不同的方式调整诸如Vref 411之类的电压参考信号。例如，如上面所讨论的，诸如CES 100之类的可变阻抗器设备可以被编程以进入不同的阻抗状态。此外，在实施例中，可以根据诸如温度补偿单元420之类的温度补偿电路生成的温度补偿电流来调整Vref 411。此外，在实施例中，可以通过调整诸如Iref 401之类的参考电流来调整Vref 411。例如，在实施例中，诸如参考电流源500之类的参考电流源可以包括可编程电流源。
图5是用于生成参考电流的示例电路500的示意框图。为了产生不同的电流水平，用于生成用于可编程参考电流的示例电路500可以包括诸如单位电流源510之类的示例电流源，其耦合到诸如数字模拟转换器电流源(I_DAC)520之类的示例可编程电流源。在实施例中，单位电流源510可以对到诸如I_DAC 520之类的可编程电流源提供诸如“单位”量的电流量。此外，在实施例中，诸如I_DAC 520之类的可编程电流源可以提供诸如由单位电流源510提供的单位电流的倍数，以生成诸如Iref 401的参考电流。
如图5所描绘的，在实施例中，数字编码525可以被提供到诸如I_DAC 520之类的可编程电流源。例如，诸如I_DAC 520之类的可编程电流设备可以根据诸如数字编码525之类的数字编码来生成各种电流水平。如果需要，可以例如通过调整数字编码来调整参考电流水平(从而对例如工艺、电压和/或温度的变化进行补偿)。以这种方式，可以对诸如I_DAC520之类的可编程电流源进行编程和/或调整，以生成用于Iref 401的不同水平的电流。当然，所要求保护的主题的范围不限制于本文描述的用于生成参考电流的具体的示例。
图6是根据实施例的用于生成诸如Vref 651之类的电压参考信号的示例电路600的示意图。在实施例中，诸如参考电流源500之类的参考电流源可以生成诸如Iref 401之类的参考电流。输出电流生成电路可以包括电流镜电路，该电流镜电流包括导电元件621、622和623。输出电流生成电路可以至少部分地基于诸如Iref 401之类的参考电流来生成诸如输出电流681之类的输出电流。在实施例中，例如，导电元件621、622和623可以包括PMOS晶体管。此外，温度补偿电路可以包括电阻器631和导电元件632和633。在实施例中，温度补偿电路可以在节点661处生成可以调节输出电流681的水平的温度补偿电流。在实施例中，例如，导电元件632和633可以包括NMOS晶体管。而且，在实施例中，导电元件622和623可以将诸如Iref 401之类的参考电流与通过节点661施加到导电元件623的温度补偿电流组合以生成诸如输出电流681之类的输出电流。在实施例中，温度补偿电流可以经由节点661施加到导电元件623，并且可以与诸如Iref 401之类的参考电流相加或相减。因此，在实施例中，诸如输出电流681之类的输出电流可以至少部分地由于温度补偿而增加或减少。
在实施例中，电阻器631可以包括n阱电阻器，尽管所要求保护的主题的范围不受限制于此方面。例如，取决于期望的温度系数，可以设计和/或选择用于温度补偿电路中的电阻器。在一个或多个实施例中，例如，n阱电阻器可以具有正温度系数的特性。在另一实施例中，例如，电阻器631可以包括具有负温度系数的较高电阻的多晶硅电阻器。同样，所要求保护的主题的范围不受限制于这些方面。
在实施例中，诸如输出电流681之类的输出电流可以被允许至少部分地响应于诸如EN 607之类的使能信号的断言而流经诸如晶体管624的导电元件。在实施例中，晶体管624可以包括NMOS晶体管。诸如输出电流681之类的输出电流可以流经诸如CES 100之类的可变阻抗器设备。此外，在实施例中，诸如Vref 651之类的电压参考信号可以至少部分地由于诸如输出电流681之类的输出电流流经诸如CES 100的可变阻抗器设备而被生成。例如，在实施例中，Vref 651的电压电平可以约等于跨CES 100的电压降加上跨晶体管624的电压降。
因此，Vref 651的电压电平可以至少部分地取决于CES 100的阻抗特性。如先前提及的，诸如CES 100之类的可变阻抗器设备可以在多个阻抗状态中的一个阻抗状态下操作，并且可以可被相应地编程。在实施例中，Vref651的电压电平可以通过将CES 100从一个阻抗状态转变到另一阻抗状态来调整。例如，为了增加Vref 651的电压电平，CES 100可以被编程为从较低阻抗状态转变到较高阻抗状态。CES 100中较高的阻抗可导致跨CES 100的较大电压降，并因此导致节点663上的较大电压和较大的Vref 651。类似地，为了降低Vref 651的电压电平，CES 100可以被编程为从较高阻抗状态转变到较低阻抗状态。CES 100中的较低阻抗可导致跨CES 100的降低的电压降，并因此导致节点663上的降低的电压和降低的Vref651。
为了对诸如CES 100之类的可变阻抗器设备进行编程，诸如包括导电元件610、611和612的写入电路可以将可选择的电压施加到诸如CES 100之类的可变阻抗器设备，以从第一阻抗状态转换到第二阻抗状态。例如，为了将CES 100从较高阻抗状态转变到较低阻抗状态，可以将足以实现设置条件的电压施加到CES 100。为了执行写入操作以实现诸如CES100之类的可变阻抗器设备中的设置条件，可以断言诸如Set#602之类的设置信号以启用导电元件610，并且可以断言WR#以启用导电元件613，从而通过节点663将诸如VDD 601之类的电源电压耦合到CES 100。在实施例中，例如，导电元件610、611、612和613可以包括PMOS晶体管。
此外，为了将CES 100从较低阻抗状态转变到较高阻抗状态，可以将足以实现复位条件的电压施加到CES 100。为了执行写入操作以实现诸如CES 100之类的可变阻抗器设备中的复位条件，可以断言诸如Reset#603之类的复位信号以启用导电元件612，并且可以断言WR#以启用导电元件613。在实施例中，通过导电元件613耦合到节点663的电压可以具有约等于诸如VDD 601之类的电源电压的电压电平减去跨导电元件611的电压降。在实施例中，导电元件611可以包括厚氧化物PMOS晶体管。此外，为了执行可变阻抗器设备写入操作，诸如为了将CES器件100从一个阻抗状态转变到另一阻抗状态，可以取消断言诸如EN 607之类的使能信号以禁用诸如晶体管624之类的导电元件并且禁用诸如晶体管641之类的另一导电元件。因此，在实施例中，为了执行可变阻抗器写入操作，可以断言WR#604并且可以取消断言EN 607，并且可以取决于指定的是设置条件还是复位条件而启用导电元件610或612中的一个。对于读取操作，WR#604可以不被断言，并且EN 607可以被断言。如本文所使用的，术语“读取操作”指的是有效Vref 651信号的输出，例如该信号可被一个或多个电子电路用作参考电压信号。
在实施例中，VDD 601可以具有约1.2V的电压电平。例如，跨厚氧化物PMOS晶体管611的电压降可以是约0.55V。当然，所要求保护的主题的范围不限制于这些方面。此外，在实施例中，可以以几种不同方式中的任何一种来调整诸如Vref 651之类的电压参考信号。例如，如上面所讨论的，诸如CES 100之类的可变阻抗器设备可以被编程以进入不同的阻抗状态。此外，在实施例中，如上所述可以根据由温度补偿电路生成的温度补偿电流来调整Vref651。此外，在实施例中，还如上所述，也可以通过调整诸如Iref 401之类的参考电流来调整Vref 651。在实施例中，诸如Vref 651之类的电压参考信号可以在约0.1V和0.8V的范围内进行调整，尽管所要求保护的主题的范围不受限制于此方面。
在实施例中，诸如CES 100之类的可变阻抗器设备可以至少部分地通过将选择信号S0施加脉冲以暂时启用导电元件614而被编程为初始状态。在实施例中，导电元件可以包括例如NMOS晶体管。在实施例中，这样的功能可以是可选的。当然，所要求保护的主题在范围上不限于本文描述的任何特定示例实施例。
此外，在实施例中，诸如EN 607之类的使能信号的断言可以使诸如晶体管641之类的导电元件能够将诸如二极管连接的晶体管642之类的导电元件耦合到节点663。在实施例中，通过启用晶体管641，节点663可以被钳位到由导电元件642生成的电压。在实施例中，对于读取操作，节点663可被钳位到约0.5V的电压电平，尽管所要求保护的主题不限于此方面。在实施例中，通过将节点663处的电压钳位到比设置或复位操作所需电压低的电压，可以防止CES设备100在读取操作期间改变阻抗状态。
虽然本文描述的实施例使用单个可变阻抗器设备(诸如CES 100)，但是其它实施例可以并入串联和/或并联耦合的任意数量的可变阻抗器设备。例如，在实施例中，多个CES设备可以串联和/或并联耦合到节点663，以允许多个阻抗水平的编程，并因此允许Vref 651的较大可调性。而且，在实施例中，多个可变阻抗器设备中的各个可变阻抗器设备可以是单独可编程的。
下面的表2描绘了实施例中的示例电路600的各种信号的真值表。
表2-示例电路600的真值表
在前面的描述中，已经描述了要求保护的主题的各种实施例。出于解释的目的，阐述了作为示例的细节，诸如数量、系统和/或配置。在其他情况下，众所周知的特征被省略和/或简化以免混淆所要求保护的主题。虽然本文已经说明和/或描述了某些特征，但本领域技术人员现能够想到许多修改、替换、改变和/或等同物。因此，应该理解，所附权利要求旨在覆盖落入所要求保护的主题内的所有修改和/或改变。

Claims (21)

1.一种方法，包括：
生成电压参考信号，其中所述电压参考信号的电压电平至少部分地基于相关电子开关的可编程阻抗状态。
2.根据权利要求1所述的方法，还包括通过引起所述相关电子开关从第一阻抗状态到第二阻抗状态的转变，来调整所述电压参考信号的电压电平。
3.根据权利要求2所述的方法，其中调整所述电压参考信号的电压电平包括调整所述电压电平以至少部分地补偿温度变化。
4.根据权利要求2或3所述的方法，其中调整所述电压参考信号的电压电平包括调整所述电压电平以至少部分地补偿工艺变化。
5.根据前述权利要求中任一项所述的方法，还包括至少部分地通过将可选电压施加到所述相关电子设备，来将所述相关电子开关的可编程阻抗状态从所述第一阻抗状态转变到所述第二阻抗状态。
6.根据权利要求5所述的方法，其中将所述可选电压施加到所述相关电子设备包括：至少部分地通过用写入使能信号的断言来启用第一导电元件，以及至少部分地通过用设置信号的断言来启用第二导电元件，来将电源电压耦合到所述相关电子开关，
其中所述第一阻抗状态包括较高阻抗状态，并且其中所述第二阻抗状态包括较低阻抗状态。
7.根据权利要求5所述的方法，其中将所述可选电压施加到所述相关电子设备包括：至少部分地通过用写入使能信号的断言来启用第一导电元件，并且至少部分地通过用复位信号的断言来启用第二导电元件，来通过厚氧化物晶体管将电源电压耦合到所述相关电子开关，
其中所述第一阻抗状态包括较低阻抗状态，并且其中所述第二阻抗状态包括较高阻抗状态。
8.根据前述权利要求中任一项所述的方法，其中生成所述电压参考信号包括将温度补偿电流与参考电流相加以生成输出电流。
9.根据权利要求8所述的方法，其中生成所述电压参考信号还包括将所生成的输出电流提供到所述相关电子开关，
其中由于所生成的输出电流流经所述相关电子开关，所述电压参考信号的电压电平大体上等于跨所述相关电子开关而形成的电压。
10.根据权利要求8或9所述的方法，还包括至少部分地通过调整所述参考电流来调整所述电压参考信号的电压电平。
11.一种装置，包括：
相关电子开关，以及
输出电流生成单元，用于向所述相关电子开关提供输出电流，以生成电压参考信号，其中所述电压参考信号的电压电平至少部分地基于所述相关电子开关的可编程阻抗状态。
12.根据权利要求11所述的装置，还包括用于进行以下操作的相关电子开关写入单元：
调整所述电压参考信号的电压电平，以及
引起所述相关电子开关从第一阻抗状态到第二阻抗状态的转变。
13.根据权利要求12所述的装置，其中所述相关电子开关写入单元通过将可选电压施加到所述相关电子开关，来引起所述相关电子开关中的转变。
14.根据权利要求13所述的装置，其中所述相关电子开关写入单元通过以下操作将所述可选电压施加到所述相关电子开关：
响应于写入使能信号的断言来启用第一导电元件，并且响应于设置信号的断言来启用第二导电元件，而将电源电压耦合到所述相关电子开关，
其中所述第一阻抗状态包括较高阻抗状态，并且其中所述第二阻抗状态包括较低阻抗状态。
15.根据权利要求13所述的装置，其中为了施加所述可选电压到所述相关电子设备，响应于写入使能的断言来启用第一导电元件并且响应于复位信号的断言来启用第二导电元件，所述相关电子开关写入单元通过厚氧化物晶体管将电源电压耦合到所述相关电子开关，其中所述第一阻抗状态包括较低阻抗状态，并且其中所述第二阻抗状态包括较高阻抗状态。
16.根据权利要求11至15中任一项所述的装置，还包括参考电流生成单元，用于生成参考电流信号，
其中所述输出电流生成单元将所述参考电流信号与温度补偿电流信号组合以生成用于所述相关电子开关的输出电流。
17.根据权利要求16所述的装置，其还包括温度补偿单元，以调整所述温度补偿电流信号的电流水平以至少部分地补偿温度变化。
18.根据权利要求16或17所述的装置，其中所述参考电流生成单元调整所述参考电流信号的电流水平以调整所述电压参考信号的电压电平。
19.根据权利要求16、17或18中任一项所述的装置，其中所述参考电流生成单元包括可编程电流源。
20.根据权利要求19所述的装置，其中所述可编程电流源包括数字模拟电流转换器，以根据所指定的数字编码生成所述参考电流信号。
21.根据权利要求11至20中任一项所述的装置，还包括附加的一个或多个相关电子开关，其中所述相关电子开关和所述附加的一个或多个相关电子开关将以串联、并联或任意组合的方式而耦合，并且
其中所述输出电流生成单元将所述输出电流提供给所述相关电子开关和所述附加的一个或多个相关电子开关，以生成所述电压参考信号，并且
其中所述电压参考信号的电压电平至少部分地基于所述相关电子开关和所述附加的一个或多个相关电子开关的单独可编程阻抗状态。
CN201680058941.8A 2015-08-13 2016-08-12 可编程电压参考 Active CN108140403B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/826,064 2015-08-13
US14/826,064 US9851738B2 (en) 2015-08-13 2015-08-13 Programmable voltage reference
PCT/GB2016/052517 WO2017025761A1 (en) 2015-08-13 2016-08-12 Programmable voltage reference

Publications (2)

Publication Number Publication Date
CN108140403A true CN108140403A (zh) 2018-06-08
CN108140403B CN108140403B (zh) 2021-10-29

Family

ID=56852291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058941.8A Active CN108140403B (zh) 2015-08-13 2016-08-12 可编程电压参考

Country Status (6)

Country Link
US (2) US9851738B2 (zh)
KR (1) KR102549162B1 (zh)
CN (1) CN108140403B (zh)
GB (1) GB2556286B (zh)
TW (1) TWI705319B (zh)
WO (1) WO2017025761A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347254B2 (en) 2015-08-13 2022-05-31 ARM, Ltd. Programmable voltage reference

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10147879B2 (en) 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US9773550B2 (en) 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US9621161B1 (en) 2015-12-28 2017-04-11 Arm Ltd. Method and circuit for detection of a fault event
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10170700B2 (en) 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US9786370B2 (en) 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9805777B2 (en) 2016-02-24 2017-10-31 Arm Ltd. Sense amplifier
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US9792982B1 (en) 2016-03-31 2017-10-17 Arm Ltd. Method, system and device for read signal generation
US10134986B2 (en) 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US9997702B2 (en) 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10267831B2 (en) * 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US10352971B2 (en) 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US9972388B2 (en) 2016-10-12 2018-05-15 Arm Ltd. Method, system and device for power-up operation
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9990992B2 (en) 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9792984B1 (en) 2016-10-27 2017-10-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9953726B1 (en) 2016-11-28 2018-04-24 Arm Limited Fast quasi-parity checker for correlated electron switch (CES) memory array
US10761976B2 (en) 2016-11-28 2020-09-01 Arm Limited Method and apparatus for memory wear leveling
US9871528B1 (en) 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10193063B2 (en) 2016-12-01 2019-01-29 Arm Ltd. Switching device formed from correlated electron material
GB2557297B (en) * 2016-12-05 2020-02-19 Advanced Risc Mach Ltd Generating a reference current for sensing
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10734805B2 (en) 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
US9767924B1 (en) 2016-12-16 2017-09-19 Arm Limited Fast memory array repair using local correlated electron switch (CES) memory cells
US10438022B2 (en) 2016-12-16 2019-10-08 Arm Limited Logic encryption using on-chip memory cells
US9882576B1 (en) 2017-01-04 2018-01-30 Arm Limited Analog to digital converter using correlated electron material devices
US10141504B2 (en) 2017-01-24 2018-11-27 Arm Ltd. Methods and processes for forming devices from correlated electron material (CEM)
US9947402B1 (en) 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
GB2561011B (en) * 2017-03-31 2021-03-17 Advanced Risc Mach Ltd Initialisation of a storage device
US10002665B1 (en) 2017-04-05 2018-06-19 Arm Ltd. Memory devices formed from correlated electron materials
US10115473B1 (en) 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10269414B2 (en) 2017-05-09 2019-04-23 Arm Ltd. Bit-line sensing for correlated electron switch elements
US10373680B2 (en) 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10521338B2 (en) 2017-06-05 2019-12-31 Arm Ltd. Method, system and device for memory device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10510393B2 (en) * 2017-09-15 2019-12-17 Samsung Electronics Co., Ltd Resistive memory device including reference cell and operating method thereof
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110476A1 (en) * 2003-11-26 2005-05-26 Debanjan Mukherjee Trimmable bandgap voltage reference
US20070047961A1 (en) * 2005-08-29 2007-03-01 Sharp Kabushiki Kaisha Infrared communication receiver
US20080106925A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
CN101911205A (zh) * 2007-12-26 2010-12-08 株式会社东芝 非易失性半导体存储器件
CN102197434A (zh) * 2009-10-15 2011-09-21 松下电器产业株式会社 电阻变化型非易失性存储装置
US20130308377A1 (en) * 2012-05-18 2013-11-21 Samsung Electronics Co., Ltd. Sensing Circuits And Phase Change Memory Devices Including The Same
US20140036575A1 (en) * 2010-02-10 2014-02-06 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
CN104299645A (zh) * 2014-10-22 2015-01-21 中国科学院微电子研究所 一种阻变存储器写操作电路

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1416497A3 (fr) * 2002-10-31 2004-07-21 STMicroelectronics S.A. Cellules mémoire multi-niveaux à programmation unique
US6912150B2 (en) 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7164291B2 (en) 2004-08-11 2007-01-16 Texas Instruments Incorporated Integrated header switch with low-leakage PMOS and high-leakage NMOS transistors
DE102005001667B4 (de) * 2005-01-13 2011-04-21 Qimonda Ag Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung
WO2007127995A2 (en) * 2006-04-28 2007-11-08 Apsel Alyssa B Current source circuit and design methodology
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
EP2082426B1 (en) 2006-11-08 2012-12-26 Symetrix Corporation Correlated electron memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
TWI334604B (en) * 2007-06-25 2010-12-11 Ind Tech Res Inst Sensing circuits of phase change memory
US7796417B1 (en) * 2008-04-14 2010-09-14 Altera Corporation Memory circuits having programmable non-volatile resistors
US8018197B2 (en) * 2008-06-18 2011-09-13 Freescale Semiconductor, Inc. Voltage reference device and methods thereof
US8305795B2 (en) 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
KR101094904B1 (ko) 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
KR20110046808A (ko) * 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US20120005112A1 (en) * 2010-03-03 2012-01-05 Bradley Woodworth Submission validation system and method
KR101201858B1 (ko) * 2010-08-27 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US8773887B1 (en) 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
FR2976712B1 (fr) * 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
WO2013080499A1 (ja) 2011-12-02 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US8536899B1 (en) * 2012-03-30 2013-09-17 Intel Corporation Calibration circuit apparatus and method
CN103366790A (zh) 2012-03-30 2013-10-23 硅存储技术公司 用于读出放大器的可调整参考发生器
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9412940B2 (en) 2012-08-03 2016-08-09 Ecole Polytechnique Federale De Lausanne (Epfl) Resistive switching element and use thereof
US9042154B2 (en) 2012-08-28 2015-05-26 Micron Technology, Inc. Non-volatile memory including reference signal path
WO2015125473A1 (ja) 2014-02-20 2015-08-27 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置
US9331123B2 (en) * 2014-05-09 2016-05-03 Tower Semiconductor Ltd. Logic unit including magnetic tunnel junction elements having two different anti-ferromagnetic layers
DE102014219840B4 (de) 2014-09-30 2016-11-03 Dialog Semiconductor (Uk) Limited Stromgenerator und Verfahren mit geringem Overhead für Beleuchtungsschaltungen
EP3373352A1 (en) * 2014-12-09 2018-09-12 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110476A1 (en) * 2003-11-26 2005-05-26 Debanjan Mukherjee Trimmable bandgap voltage reference
US20070047961A1 (en) * 2005-08-29 2007-03-01 Sharp Kabushiki Kaisha Infrared communication receiver
US20080106925A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Correlated electron memory
CN101911205A (zh) * 2007-12-26 2010-12-08 株式会社东芝 非易失性半导体存储器件
CN102197434A (zh) * 2009-10-15 2011-09-21 松下电器产业株式会社 电阻变化型非易失性存储装置
US20140036575A1 (en) * 2010-02-10 2014-02-06 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
US20130308377A1 (en) * 2012-05-18 2013-11-21 Samsung Electronics Co., Ltd. Sensing Circuits And Phase Change Memory Devices Including The Same
CN104299645A (zh) * 2014-10-22 2015-01-21 中国科学院微电子研究所 一种阻变存储器写操作电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347254B2 (en) 2015-08-13 2022-05-31 ARM, Ltd. Programmable voltage reference

Also Published As

Publication number Publication date
TW201725466A (zh) 2017-07-16
GB201802329D0 (en) 2018-03-28
US20170045905A1 (en) 2017-02-16
US9851738B2 (en) 2017-12-26
CN108140403B (zh) 2021-10-29
TWI705319B (zh) 2020-09-21
US11347254B2 (en) 2022-05-31
GB2556286B (en) 2020-10-14
WO2017025761A1 (en) 2017-02-16
KR102549162B1 (ko) 2023-06-30
KR20180061160A (ko) 2018-06-07
GB2556286A (en) 2018-05-23
US20180081384A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
CN108140403A (zh) 可编程电压参考
US10958266B2 (en) Programmable current for correlated electron switch
EP3329524B1 (en) Correlated electron switch
US10763433B2 (en) Asymmetric correlated electron switch operation
US10270416B2 (en) Electronic filter circuit
CN110622248B (zh) 控制在编程操作期间通过相关电子开关元件的电流
CN110520930A (zh) 用于关联电子开关(ces)器件操作的方法、系统和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant