KR20180056720A - 감광성 칩 패키징 구조 및 그 패키징 방법 - Google Patents

감광성 칩 패키징 구조 및 그 패키징 방법 Download PDF

Info

Publication number
KR20180056720A
KR20180056720A KR1020187011117A KR20187011117A KR20180056720A KR 20180056720 A KR20180056720 A KR 20180056720A KR 1020187011117 A KR1020187011117 A KR 1020187011117A KR 20187011117 A KR20187011117 A KR 20187011117A KR 20180056720 A KR20180056720 A KR 20180056720A
Authority
KR
South Korea
Prior art keywords
layer
image sensor
metal
sensor chip
photosensitive
Prior art date
Application number
KR1020187011117A
Other languages
English (en)
Inventor
지치 왕
구올리앙 시에
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201510726417.0A external-priority patent/CN105244360B/zh
Priority claimed from CN201520857975.6U external-priority patent/CN205159328U/zh
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20180056720A publication Critical patent/KR20180056720A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

감광성 칩 패키징 구조 및 그 패키징 방법으로서, 감광성 칩 패키징 구조는, 서로 대향하여 배열되는 제1 표면(210a) 및 제2 표면(210b)이 제공되는 감광성 칩(210) ― 제1 표면(210a)에는 감광성 구역(211)이 제공됨 ―; 서로 대향하여 배열되는 제3 표면(330a) 및 제4 표면(330b)이 제공되는 보호용 커버 플레이트(330) ― 제3 표면(330a)은 제1 표면(210a)을 커버함 ―; 보호용 커버 플레이트(330)의 제4 표면(330b) 상에 배열되는 광 차폐층(511)을 포함하고, 광 차폐층(511) 상에 개구가 배치되고, 개구는 감광성 구역(211)을 노출시키고, 광 차폐층(511)은 제4 표면(330b) 상에 위치된 광 흡수층(501) 및 광 흡수층(501) 상에 위치된 금속층(502)을 포함하고; 감광성 칩 패키징 구조의 보호용 커버 플레이트(330) 상에 광 차폐층(511)을 형성하는 것에 의해, 열악한 이미징 및 고스팅과 같은 감광성 칩의 결함들이 제거되어 감광성 칩의 이미징 품질을 개선한다.

Description

감광성 칩 패키징 구조 및 그 패키징 방법
본 출원은 2015년 10월 29일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "PHOTOSENSITIVE CHIP PACKAGING STRUCTURE AND PACKAGING METHOD THEREOF"인 중국 특허 출원 제201510726417.0호에 대한 우선권, 및 2015년 10월 29일에 중화 인민 공화국 국가 지적 재산권국에 출원되고 발명의 명칭이 "IMAGE SENSOR CHIP PACKAGE"인 중국 특허 출원 제201520857975.6호에 대한 우선권을 주장하며, 상기 출원 둘 모두는 그 전체가 참조로 본원에 통합되어 있다.
본 개시는 반도체들의 기술 분야에 관한 것이고, 특히 이미지 센서 칩 패키지 및 그 패키징 방법에 관한 것이다.
사진 기술과 같은 광 및 음영 기술들의 발전에 따라, 수신된 광 신호들을 전기 신호들로 변환하기 위한 기능 칩들로서 이미지 센서 칩들에 대한 많은 시장 수요가 존재하며, 이는 일반적으로 전자 제품들의 카메라들에 적용된다.
또한, 이미지 센서 칩 패키징 기술은 신속하게 개발되고 있으며, 웨이퍼가 패키징 및 테스트되고, 그 후, 개별적인 마감된 칩들을 획득하기 위해 커팅되는 웨이퍼 레벨 칩 크기 패키징(WLCSP) 기술이 현재 주류이다. 패키징 기술에 의해, 개별적인 패키징된 칩 제품은 개별적인 결정 입자와 거의 동일한 크기를 갖고, 따라서, 더 가볍고, 더 작고, 더 짧고, 더 얇고 더 저렴한 마이크로전자 제품들에 대한 시장 요건을 충족한다. 웨이퍼 레벨 칩 크기 패키징(WLCSP) 기술은 현재 패키징 분야의 핫스팟이며 향후 개발 동향을 표현한다.
감광성 구역은 이미지 센서 칩의 표면 상에 배열된다. 패키징 프로세스 동안 감광성 구역이 손상 및 오염되는 것을 방지하기 위해, 감광성 구역이 배열되는 이미지 센서 칩의 표면은 일반적으로 보호용 커버 플레이트에 의해 커버된다. 보호용 커버 플레이트는, 웨이퍼 레벨 패키징 및 커팅 프로세스 후에 남아 있을 수 있어서, 후속 프로세스 및 및 장래의 동작들 동안 이미지 센서 칩을 보호한다.
보호용 커버 플레이트는 이미지 센서 칩의 감광성 구역에 의한 외부 광의 포착을 용이하게 하기 위해 투명도를 갖는다. 그러나, 보호용 커버 플레이트는 이미지 센서 칩을 보호하는 동안 바람직하지 않은 영향들을 미친다. 일반적으로, 광이 보호용 커버 플레이트로 진입한 후 광은 보호용 커버 플레이트의 내부에서 반사될 수 있어서, 바람직하지 않은 이미지, 고스트 등을 유발할 수 있다. 당업자들에 의해 해결되어야 할 기술적인 문제는 이러한 바람직하지 않은 영향들을 제거하는 방법이다.
예를 들어, 종래 기술에 따른 이미지 센서 칩 패키지의 개략도인 도 1을 참조한다. 이미지 센서 칩 패키지는, 서로 대향하는 제1 표면 및 제2 표면을 갖는 이미지 센서 칩(10); 이미지 센서 칩(10)의 제1 표면 상에 위치되는 감광성 구역(20); 감광성 구역(20)의 측 상에서 이미지 센서 칩(10)의 제1 표면 상에 위치되는 접촉 패드(21); 이미지 센서 칩(10)의 제2 표면으로부터 이미지 센서 칩(10)의 제1 표면까지 연장되는 스루 홀(넘버링되지 않음) ― 여기서 접촉 패드(21)는 스루 홀을 통해 노출됨 ―; 스루 홀의 측벽 및 이미지 센서 칩(10)의 제2 표면 상에 위치되는 절연층(11); 절연층(11)의 표면 및 스루 홀의 바닥에 위치되는 금속 배선층(12) ― 여기서 금속 배선층(12)은 접촉 패드(21)에 전기적으로 연결됨 ―; 금속 배선층(12) 및 절연층(11)을 커버하는 솔더 마스크층(13) ― 여기서 솔더 마스크층(13)은 개구를 가짐 ―; 솔더 마스크층(13)의 개구에 위치되고, 금속 배선층(12)을 통해 접촉 패드(21)에 전기적으로 연결되는 솔더 볼(14); 이미지 센서 칩(10)의 제1 표면을 커버하는 보호용 기판(30); 및 보호용 기판(30) 상에 배열되고 보호용 기판(30)과 이미지 센서 칩(10) 사이에 위치되는 지지 댐(support dam)(31)을 포함하고, 여기서 감광성 구역은 지지 댐(31)에 의해 둘러싸인다.
앞서 설명된 이미지 센서 칩의 사용 시에, 광(I1)은 보호용 기판(30) 상에 입사되고, 광(I2)의 일부는 보호용 기판(30)의 측벽(30s)에 도달되어, 측벽 상에서의 광 반사를 도출할 수 있다. 반사광이 감광성 구역(20) 상에 입사되는 경우, 특히, 광(I2)의 입사각이 특정 조건을 충족하는 경우, 이미지 센서 칩의 이미징이 간섭받는다. 예를 들어, 보호용 기판(30)이 유리로 제조되고 공기에 의해 외부가 둘러싸여 있고, 광(I2)의 입사각이 유리-대-공기 계면(glass-to-air interface)에 대한 광(I2)의 임계각보다 큰 경우, 광(I2)은 보호용 기판(30)의 측벽(30s) 상에서 전반사될 수 있고, 전반사된 광(I2)은 보호용 기판(30) 내에서 전파되고, 감광성 구역(20)으로 굴절되어 감광성 구역(20)에 심각한 간섭을 초래하며, 따라서 이미지 센서 칩은 바람직하지 않은 이미지 또는 고스트를 생성하여 이미징 품질을 감소시킨다.
또한, 웨이퍼 레벨 칩 패키지가 더 작아짐에 따라, 웨이퍼 레벨 칩 상에 더 많은 이미지 센서 칩들이 집적되고, 개별적인 마감된 칩 패키지의 크기가 더 작아지고, 보호용 기판(30)의 측벽은 감광성 구역(20)의 에지에 더 가까워지고, 따라서, 앞서 설명된 간섭은 더 심각해진다.
본 개시에서, 이미지 센서 칩에 의해 생성되는 바람직하지 않은 이미지, 고스트 등의 문제는, 보호용 커버를 개선하여, 이미지 센서 칩의 이미징 품질을 개선함으로써 해결된다.
앞서 설명된 문제를 해결하기 위해, 본 개시에 따른 이미지 센서 칩 패키지가 제공되며, 이는, 서로 대향하는 제1 표면 및 제2 표면을 갖는 이미지 센서 칩 ― 제1 표면 상에 감광성 구역이 배열됨 ―; 서로 대향하는 제3 표면 및 제4 표면을 갖는 보호용 커버 플레이트 ― 제3 표면은 제1 표면을 커버함 ―; 및 보호용 커버 플레이트의 제4 표면 상에 배열되는 광 차폐층을 포함하며, 광 차폐층은 개구를 갖고, 감광성 구역은 개구를 통해 노출된다. 광 차폐층은 제4 표면 상에 위치된 광 흡수층 및 광 흡수층 상에 위치된 금속층을 포함한다.
바람직하게는, 광 흡수층은 흑색 접착제(black glue)로 제조된다.
바람직하게는, 광 흡수층은 흑색 감광성 접착제(black photosensitive glue)로 제조된다.
바람직하게는, 금속층은 표면 흑화(blackening) 처리에 의해 프로세싱된다.
바람직하게는, 금속층은 알루미늄으로 제조된다.
바람직하게는, 지지 댐은 보호용 커버 플레이트의 제3 표면 상에 배열되고, 여기서 지지 댐 및 보호용 커버 플레이트의 제3 표면에 의해 중공 캐비티가 인클로징되고, 중공 캐비티에 감광성 구역이 위치된다.
바람직하게는, 이미지 센서 칩 패키지는, 제1 표면 상에 배열되고 감광성 구역 외부에 위치되는 접촉 패드; 제2 표면으로부터 제1 표면까지 연장되는 스루 홀 ― 여기서 접촉 패드는 스루 홀을 통해 노출됨 ―; 제2 표면 및 스루 홀의 측벽의 표면을 커버하는 절연층; 절연층 및 스루 홀의 바닥에 위치되는 금속 배선층 ― 여기서 금속 배선층은 접촉 패드에 전기적으로 연결됨 ―; 금속 배선층 및 절연층 상에 위치되는 솔더 마스크층 ― 여기서 솔더 마스크층은 개구를 갖고, 금속 배선층은 개구의 바닥으로부터 노출됨 ―; 및 개구를 채우는 솔더 볼을 더 포함하고, 솔더 볼은 금속 배선층에 전기적으로 연결된다.
본 개시에 따른 이미지 센서 칩 패키징 방법이 추가로 제공되고, 이 방법은, 웨이퍼를 제공하는 단계 ― 여기서 웨이퍼는 어레이로 배열되는 다수의 이미지 센서 칩들을 갖고, 웨이퍼는 서로 대향하는 제1 표면 및 제2 표면을 갖고, 제1 표면 상에 감광성 구역들이 배열됨 ―; 이미지 센서 칩들에 대응하는 다수의 보호용 커버 플레이트들을 갖는 기판을 제공하는 단계 ― 기판은 서로 대향하는 제3 표면 및 제4 표면을 가짐 ―; 웨이퍼를 기판과 정렬 및 라미네이팅하는 단계 ― 여기서 제1 표면은 제3 표면에 의해 커버됨 ―; 및 다수의 이미지 센서 칩 패키지들을 형성하기 위해 웨이퍼 및 기판을 커팅하는 단계를 포함한다. 광 차폐층은 기판의 제4 표면 상에 형성되고, 광 차폐층은 이미지 센서 칩들에 대응하는 개구들을 갖고, 감광성 구역들은 개구들을 통해 노출된다. 광 차폐층은 제4 표면 상에 위치된 광 흡수층 및 광 흡수층 상에 위치된 금속층을 포함한다.
바람직하게는, 광 흡수층은 흑색 접착제로 제조되고, 광 차폐층을 형성하는 단계는, 흑색 접착제층을 형성하기 위해 기판의 제4 표면 전체 상에 흑색 접착제를 적용하는 단계; 금속 재료층을 형성하기 위해 흑색 접착제층 상에 금속 재료를 증착하는 단계; 금속 재료층 상에 표면 흑화 처리를 수행하는 단계; 금속층을 형성하기 위해 금속 재료층 상에 개구들을 에칭 형성하는 단계; 및 광 흡수층을 형성하기 위해 마스크로서 금속층을 사용함으로써 흑색 접착제층 상에 개구들을 에칭 형성하는 단계를 포함한다.
바람직하게는, 광 흡수층은 흑색 감광성 접착제로 제조되고, 차폐층을 형성하는 단계는, 흑색 감광성 접착제층을 형성하기 위해 기판의 제4 표면 전체 상에 흑색 감광성 접착제를 적용하는 단계; 금속 재료층을 형성하기 위해 흑색 감광성 접착제층 상에 금속 재료를 증착하는 단계; 금속 재료층 상에 표면 흑화 처리를 수행하는 단계; 금속층을 형성하기 위해 금속 재료층 상에 개구를 에칭 형성하는 단계; 및 광 흡수층을 형성하기 위해 노출 및 현상 프로세스에 의해 포토레지스트층으로서 금속층을 사용함으로써 흑색 감광성 접착제층 상에 개구를 형성하는 단계를 포함한다.
바람직하게는, 금속층은 알루미늄층이다.
바람직하게는, 이미지 센서 칩들 각각은 제1 표면 상에 배열되고 감광성 구역 외부에 위치되는 접촉 패드를 더 포함한다. 웨이퍼를 기판과 정렬 및 라미네이팅한 후, 패키징 방법은, 웨이퍼의 제2 표면 상에서 제1 표면까지 연장되는 스루 홀을 형성하는 단계 ― 여기서 접촉 패드는 스루 홀을 통해 노출됨 ―; 웨이퍼의 제2 표면 및 스루 홀의 측벽의 표면을 커버하는 절연층을 형성하는 단계; 절연층 및 스루 홀의 바닥에 위치되는 금속 배선층을 형성하는 단계 ― 여기서 금속 배선층은 접촉 패드에 전기적으로 연결됨 ―; 금속 배선층 및 절연층 상에 위치되는 솔더 마스크층을 형성하는 단계 ― 여기서 솔더 마스크층은 개구를 갖고, 금속 배선층은 개구의 바닥으로부터 노출됨 ―; 및 개구를 채우는 솔더 볼을 형성하는 단계를 더 포함하고, 솔더 볼은 금속 배선층에 전기적으로 연결된다.
본 개시의 유리한 효과는 이미지 센서 칩 패키지의 보호용 커버 플레이트 상에 광 차폐층을 형성함으로써 이미지 센서 칩에 의해 생성된 바람직하지 않은 이미지, 고스트 등의 단점들을 극복하여, 이미지 센서 칩의 이미지 품질을 개선하는 것이다.
도 1은 종래 기술에 따른 이미지 센서 칩 패키지의 개략도이다.
도 2는 본 개시의 실시예에 따른 이미지 센서 칩 패키지의 개략도이다.
도 3은 웨이퍼의 개략적 상면도이다.
도 4는 A-A1에 따른 도 3의 웨이퍼의 개략적 단면도이다.
도 5는 본 개시의 실시예에 따른 기판의 개략적 단면도이다.
도 6a 내지 도 6e는 본 개시의 실시예에 따라 기판 상에 광 차폐층을 형성하는 프로세스의 흐름을 도시한다.
도 7a 내지 도 7e는 본 개시의 다른 실시예에 따라 기판 상에 광 차폐층을 형성하는 프로세스의 흐름을 도시한다.
도 8은 웨이퍼를 기판과 정렬 및 라미네이팅한 후 획득되는 구조의 개략도이다.
도 9는 웨이퍼를 패키징한 후 획득되는 구조의 개략도이다.
본 개시의 실시예들은 도면들과 관련하여 이하 상세히 설명된다. 실시예들은 본 개시를 제한하도록 의도되지 않으며, 실시예들에 따른 당업자들에 의한 구조들, 방법들 또는 기능들에 대한 변경들은 본 개시의 보호 범위 내에 속해야 한다.
이러한 도면들은 본 개시의 실시예들의 이해를 돕기 위한 목적으로 제공되며, 본 개시를 과도하게 제한하는 것으로 해석되어서는 안 된다. 명확성을 위해, 도면들에 도시된 치수들은 비례적으로 도시되지 않으며, 확대, 축소 또는 다른 방식으로 변경될 수 있다. 또한, 길이, 폭 및 깊이의 3차원 공간적 크기들은 실제 생성에 포함되어야 한다. 또한, 제1의 특징부가 제2 특징부 "상"에 있는 것으로 아래에서 설명되는 것은, 제1 특징부 및 제2 특징부가 직접 접촉으로 형성되는 실시예를 포함할 수 있고, 제1 특징부와 제2 특징부 사이에 추가적인 특징부가 형성되는 실시예를 더 포함할 수 있고, 이러한 경우 제1 및 제2 특징부들은 직접 접촉하지 않을 수 있다.
본 개시의 실시예에 따른 이미지 센서 칩 패키지의 개략도인 도 2를 참조한다. 이미지 센서 칩 패키지는, 서로 대향하는 제1 표면(210a) 및 제2 표면(210b)을 갖는 이미지 센서 칩(210) ― 제1 표면(210a) 상에 감광성 구역(211)이 배열됨 ―; 및 서로 대향하는 제3 표면(330a) 및 제4 표면(330b)을 갖는 보호용 커버 플레이트(330)를 포함하고, 제3 표면(330a)은 제1 표면(210a)을 커버한다. 지지 댐(320)은 제3 표면(330a) 상에 배열된다. 지지 댐(320)은 보호용 커버 플레이트(330)와 이미지 센서 칩(210) 사이에 위치된다. 감광성 구역(211)은 지지 댐(320) 및 보호용 커버 플레이트(330)의 제3 표면(330a)에 의해 인클로징되는 중공 캐비티에 위치된다.
광 차폐층(511)은 보호용 커버 플레이트(330)의 제4 표면(330b) 상에 배열된다. 광 차폐층(511)은 개구를 갖고, 이를 통해 감광성 구역(211)에 대응하는 제4 표면(330b)의 구역이 노출된다. 즉, 감광성 구역(211)은 개구를 통해 노출된다. 일부 실시예들에서, 개구의 영역은 감광성 구역(211)의 영역과 동일하거나 그보다 크고, 개구로부터 보호용 커버 플레이트(330)로 입사하는 광은 보호용 커버 플레이트(330)를 통해 침투할 수 있고 감광성 구역(211)에 진입할 수 있어서, 감광성 구역(211)에 대한 광 차폐층(511)의 간섭을 회피할 수 있다.
광 차폐층(511)은 보호용 커버 플레이트(330)의 제4 표면(330b) 상에 위치된 광 흡수층(501) 및 광 흡수층(501) 상에 위치된 금속층을 포함한다. 광 흡수층(501)은 주로 보호용 커버 플레이트(330)의 내부로부터 제4 표면(330b)에 투영되는 광을 흡수하기 위해 사용된다. 금속층(502)은 주로, 외부로부터 광 차폐층(511)으로 입사하는 광이 보호용 커버 플레이트(330)의 내부로 진입하는 것을 방지하고 광 흡수층(501)에 대한 보호를 제공하기 위해 사용된다.
실시예에서, 광 흡수층(501)은 흑색 감광성 접착제 또는 흑색 접착제로 제조된다. 금속층(502)은 알루미늄으로 제조되고, 금속층(502)은 표면 흑화 처리에 의해 프로세싱되어, 금속층(502)의 표면 상에 입사하는 광의 정반사로 인한 이미지 센서 칩(210)의 이미징 품질에 대한 간섭을 방지한다.
광 흡수층(501)은 소프트 유기 재료로 제조되기 때문에, 금속층(502)이 없는 광 흡수층(501)은 후속 프로세스들에서 쉽게 스크래치될 수 있다. 금속층(502)은 스크래치 및 마모에 양호하게 저항하기에 충분할 정도로 견고하기 때문에, 광 흡수층(501) 상에 금속층(502)을 형성함으로써 후속 프로세스들에서 광 흡수층(501)이 스크래치되는 것이 방지될 수 있다.
금속층(502)이 광에 대해 불투명하기 때문에, 광 흡수층(501)은 박막화될 수 있고 낮은 흡수율을 갖는 흡수재로 제조될 수 있다. 금속층(502)이 없으면, 광 흡수층(501)은 높은 흡수율을 갖도록 요구된다. 예를 들어, 오직 95% 초과의 흡수율이 양호한 차광 효과를 달성할 수 있다. 금속층(502)을 추가함으로써, 광 흡수층의 흡수율에 대한 요건이 감소된다. 양호한 차광 효과를 달성하기 위해 90%의 흡수율을 갖는 흡수재가 선택될 수 있다. 높은 흡수율을 갖는 흡수재는 높은 비용을 초래하기 때문에, 금속층(502)을 추가함으로써 비용이 감소된다.
접촉 패드(212)는 이미지 센서 칩(210)의 제1 표면(210) 상에 배열되고, 감광성 구역(211) 외부에 위치된다. 실시예에서, 이미지 센서 칩(210)의 제2 표면(210b)으로부터 제1 표면(210a)까지 연장되는 스루 홀 ― 여기서 접촉 패드(212)는 스루 홀을 통해 노출됨 ―; 제2 표면(210b) 및 스루 홀의 측벽 상에 위치되는 절연층(213); 절연층(213) 및 스루 홀의 바닥에 위치되는 금속 배선층(214) ― 여기서 금속 배선층(214)은 접촉 패드(212)에 전기적으로 연결됨 ―; 금속 배선층(214) 및 절연층(213) 상에 위치되는 솔더 마스크층(215) ― 여기서 솔더 마스크층(215)은 개구를 갖고, 금속 배선층(214)은 개구의 바닥으로부터 노출됨 ―; 및 개구를 채우는 솔더 볼(216)을 포함하고, 솔더 볼(216)은 금속 배선층(214)에 전기적으로 연결되는 이미지 센서 칩(210)이 제공된다. 이러한 방식으로, 접촉 패드(212)는 금속 배선층(214)을 통해 솔더 볼(216)에 전기적으로 연결된다. 솔더 볼(214)을 다른 외부 회로들에 전기적으로 연결함으로써, 이미지 센서 칩(210)과 다른 외부 회로들 사이의 전기적 연결이 실현된다.
결과적으로, 도 2에 도시된 이미지 센서 칩 패키지를 형성하기 위해 본 개시의 실시예에 따른 이미지 센서 칩 패키징 방법이 제공된다. 본 개시의 실시예에 따른 패키징 프로세스 동안 형성된 중간적 구조들의 개략도들인 도 3 내지 도 9를 참조한다.
먼저, 도 3 및 도 4를 참조하면, 웨이퍼(200)가 제공된다. 도 3은 웨이퍼(200)의 구조의 개략적인 상면도이고, 도 4는 A-A1을 따른 도 3의 웨이퍼(200)의 단면도이다.
웨이퍼(200)는 서로 대향하는 제1 표면(200a) 및 제2 표면(200b)을 갖는다. 웨이퍼(200)는 어레이로 배열된 복수의 이미지 센서 칩들(210) 및 인접한 이미지 센서 칩들(210) 사이에 위치되는 커팅 트렌치 구역들(220)을 포함한다. 웨이퍼(200)가 패키징된 후, 웨이퍼(200)는 커팅 트렌치 구역들(220)을 따라 커팅되어 다수의 이미지 센서 칩 패키지들을 형성한다.
이미지 센서 칩(210)은 감광성 구역(211) 및 감광성 구역(211)의 외부에 위치되는 접촉 패드(212)를 포함한다. 감광성 구역(211)은 감광성 구역(211)에 조사되는 광 신호들을 전기 신호들로 변환하기 위해 어레이로 배열되는 다수의 포토다이오드들을 포함할 수 있다. 접촉 패드(212)는 감광성 구역(211)의 컴포넌트들을 외부 회로들에 연결하기 위한 입력 단자 및 출력 단자로서 기능한다. 이미지 센서 칩(210)은 본 개시에서 제한되지 않는 다른 기능적 컴포넌트들을 더 포함할 수 있다. 본 개시에서, 이미지 감지 기능을 갖는 임의의 반도체 칩이 이미지 센서 칩으로 고려된다.
본 개시의 실시예에 따른 패키징 방법의 후속 단계들에 대해, 명확성과 간략함을 위해, 도 3에 도시된 바와 같은 방향 A-A1에서 웨이퍼(200)의 단면도의 예로 설명되며, 유사한 단계들이 또한 다른 구역들에서 수행됨을 주목해야 한다.
다음으로, 도 5를 참조하면, 기판(300)이 제공된다. 기판(300)은 후속 프로세스들에서 웨이퍼(200)의 제1 표면(200a)을 커버하여 웨이퍼(200) 상의 감광성 구역(211)을 보호한다.
광은 기판(300)을 통해 감광성 구역(211)에 도달하도록 요구되기 때문에, 기판(300)은 투명한 재료로 제조되고 높은 투과율을 갖는다. 구체적으로, 기판(300)은 무기 유리, 유기 유리 또는 특정 강도를 갖는 다른 투명 재료들로 제조될 수 있다.
또한, 기판(300)의 높은 강도 및 투과 성능을 확보하기 위해, 기판의 두께에 대한 특정 요건이 존재한다. 실시예에서, 기판(300)의 두께는 예를 들어 50㎛ 내지 500㎛의 범위이고, 기판(300)의 두께는 400㎛일 수 있다.
기판(300)은 서로 대향하는 제3 표면(300a) 및 제 4 표면(300b)을 갖고, 기판(300)의 2개의 표면들(300a 및 300b)은 평탄하고 매끄러워서 입사광의 산란, 난반사 등을 초래하지 않는다. 기판(300)은 패키징 프로세스 및 커팅 프로세스 이후 이미지 센서 칩(210)의 보호용 커버 플레이트(330)로서 유지된다.
기판(300)의 제3 표면(300a) 상에는 다수의 지지 댐들(320)이 형성된다. 어레이로 배열된 다수의 중공 캐비티들은 지지 댐들(320) 및 기판(300)의 제3 표면(300a)에 의해 인클로징되고, 여기서 중공 캐비티들 각각은 감광성 구역(211)에 대응한다.
광 차폐층(511)은 기판(300)의 제4 표면(300b) 상에 형성된다. 광 차폐층(511)은 감광성 구역들(211)에 대응하는 다수의 개구들(520)을 포함한다. 개구(520)는, 패키지가 형성된 후 감광성 구역(211)을 노출시키기 위해 감광성 구역(211)의 영역보다 크거나 그와 동일한 영역을 갖는다.
광 차폐층(511)은 기판(300)의 제4 표면(300b) 상에 위치된 광 흡수층(501) 및 광 흡수층(501) 상에 위치된 금속층(502)을 포함한다.
광 흡수층(501)은 흑색 접착제 또는 흑색 감광성 접착제와 같이 불투명하거나 또는 투명성이 낮은 흑색 유기 재료로 제조된다. 흑색 접착제는 에폭시 수지 접착제와 같은 반도체 프로세스에서 일반적으로 사용되는 비-감광성 흑색 접착제를 지칭한다. 흑색 감광성 접착제는 일반적으로 반도체 프로세스에서 사용되는 감광성 유기 접착제를 지칭한다.
금속층(502)은 제4 표면(300b)과 접촉하지 않는 광 흡수층(501)의 다른 표면 상에 위치된다. 금속층(502)은 표면 흑화 처리에 의해 프로세싱될 수 있어서, 금속층(502)의 표면 상에서 광의 정반사가 발생할 수 없다. 금속층(502)은 알루미늄, 알루미늄 합금 또는 다른 적절한 금속 재료들로 제조될 수 있다.
광 흡수층이 흑색 접착제로 제조되는 경우, 광 차폐층(511)을 형성하는 프로세스는 도 6a 내지 도 6e를 참조하면 다음과 같다.
도 6a에 도시된 바와 같이, 흑색 접착제층(5010)을 형성하기 위해, 흑색 접착제는 스핀-코팅 프로세스로 기판(300)의 전체 제4 표면(300b) 상에 적용된다.
도 6b에 도시된 바와 같이, 금속 재료층(5020)을 형성하기 위해 금속 재료가 흑색 접착제층(5010) 상에 증착되고, 금속 재료층(5020)은 표면 흑화 처리에 의해 프로세싱된다.
도 6c에 도시된 바와 같이, 패터닝된 포토레지스트층(503)이 금속 재료층(5020) 상에 형성된다.
도 6d에 도시된 바와 같이, 패터닝된 금속층(502)을 형성하기 위해, 개구가 금속 재료층(5020) 상에 에칭된다.
도 6e에 도시된 바와 같이, 패터닝된 광 흡수층(501)을 형성하기 위해, 마스크로서 금속층(502)을 사용하는 건식 에칭 프로세스에 의해 흑색 접착제층(5010) 상에 개구가 에칭된다.
광 흡수층이 흑색 감광성 접착제로 제조되는 경우, 광 차폐층(511')을 형성하는 프로세스는 도 7a 내지 도 7e를 참조하면 다음과 같다.
도 7a에 도시된 바와 같이, 흑색 감광성 접착제층(5010')을 형성하기 위해, 흑색 감광성 접착제는 스핀-코팅 프로세스로 기판(300)의 전체 제4 표면(300b) 상에 적용된다.
도 7b에 도시된 바와 같이, 금속 재료층(5020')을 형성하기 위해 금속 재료가 흑색 감광성 접착제층(5010') 상에 증착되고, 금속 재료층(5020')은 표면 흑화 처리에 의해 프로세싱된다.
도 7c에 도시된 바와 같이, 패터닝된 포토레지스트층(503')이 금속 재료층(5020') 상에 형성된다.
도 7d에 도시된 바와 같이, 패터닝된 금속층(502')을 형성하기 위해, 개구가 금속 재료층(5020') 상에 에칭된다.
도 7e에 도시된 바와 같이, 패터닝된 광 흡수층(501')을 형성하기 위해, 마스크로서 금속층(502')을 사용하는 노출 및 현상 프로세스에 의해 흑색 접착제층(5010') 상에 개구가 형성된다.
실시예에서, 금속층(502)(또는 금속층(502'))은 알루미늄층이고, 알루미늄층은 산-염기 용액으로 표면 흑화 처리에 의해 프로세싱된다. 예를 들어, 알루미늄층 상에 흑색 황화물 필름층을 형성하기 위해, 알루미늄층은 황계(sulfur-based) 알칼리 용액으로 프로세싱되어, 알루미늄층의 정반사 방지 성능을 개선할 수 있다. 일부 실시예들에서, 표면 흑화 처리된 금속층의 두께는 1㎛ 내지 10㎛의 범위이다.
일부 실시예들에서, 광 흡수층의 두께는 1㎛ 내지 10㎛의 범위이다.
다른 실시예들에서, 기판(300)의 제4 표면(300b) 상에 광 차폐층(511)을 형성하는 단계는, 웨이퍼(200)가 기판(300)과 정렬되고 라미네이팅된 후 또는 지지 댐(320)이 기판(300) 상에 형성되기 전에 수행될 수 있고, 이는 본 개시에서 제한되지 않으며 특정 프로세스 조건들에 따라 선택될 수 있음을 주목해야 한다.
실시예에서, 지지 댐(320)은 포토레지스트 접착제로 제조된다. 포토레지스트 접착제층을 형성하기 위해 포토레지스트 접착제는 스프레이 코팅 프로세스 또는 스핀 코팅 프로세스로 기판(300)의 제3 표면(300a) 상에 적용되고, 어레이로 배열된 다수의 지지 댐들(320)을 형성하기 위해 포토레지스트 접착제층은 노출 및 현상 프로세스로 패터닝된다. 일부 실시예들에서, 어레이로 배열되는 다수의 지지 댐들(320)을 형성하기 위해, 지지 댐(320)은 또한, 증착 프로세스에 의해 증착되고 그 다음 리소그래피 및 에칭 프로세스에 의해 패터닝될 수 있는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 다른 절연 매체 재료들로 제조될 수 있다.
다음으로, 도 8을 참조하면, 기판(300)의 제3 표면(300a)은 웨이퍼(200)의 제1 표면(200a)과 정렬 및 라미네이팅된다. 중공 캐비티(마킹되지 않음)는 기판(300)의 지지 댐(320) 및 제3 표면(300a)에 의해 인클로징되고, 감광성 구역(211)은 중공 캐비티 내에 위치된다.
실시예에서, 기판(300)은 접착층(미도시)을 통해 웨이퍼(200)와 정렬 및 라미네이팅된다. 예를 들어, 접착층은 스크린 인쇄 프로세스 또는 스핀 코팅 프로세스로 지지 댐(320)의 최상부 표면 상에 형성될 수 있고, 그 다음, 기판(300)의 제3 표면(300a) 및 웨이퍼(200)의 제1 표면(200a)은 접착층을 통해 함께 본딩되도록 정렬 및 라미네이팅된다. 접착층은 접착뿐만 아니라 절연 및 밀봉을 위해 기능한다. 접착층은 실리카 겔, 에폭시 수지, 벤조시클로부텐 또는 다른 폴리머 재료들과 같은 폴리머 본딩 재료로 제조될 수 있다.
실시예에서, 기판(300)의 제3 표면(300a)이 웨이퍼(200)의 제1 표면(200a)과 바운딩된 후, 중공 캐비티는 지지 댐(320) 및 웨이퍼(200)의 제1 표면(200a)에 의해 인클로징된다. 중공 캐비티의 위치는 감광성 구역(211)의 위치에 대응하고, 중공 캐비티의 영역은, 감광성 구역(211)이 중공 캐비티에 위치되도록 감광성 구역(211)의 영역보다 약간 더 크다. 실시예에서, 기판(300) 및 웨이퍼(200)가 본딩된 후, 웨이퍼(200) 상의 접촉 패드(212)는 기판(300)의 지지 댐(320)에 의해 커버된다. 기판(300)은 후속 프로세스들에서 웨이퍼(200)를 보호할 수 있다.
다음으로, 도 9를 참조하면, 웨이퍼(200)가 패키징된다.
먼저, 스루 홀의 후속 에칭을 용이하게 하기 위해, 웨이퍼(200)는 웨이퍼(200)의 제2 표면(200b) 상에서 박막화된다. 웨이퍼(200)는 기계적 연마 프로세스, 화학 기계적 연마 프로세스 등에 의해 박막화될 수 있다. 그 다음, 스루 홀(마킹되지 않음)을 형성하기 위해 웨이퍼(200)의 제2 표면(200b) 상에서 웨이퍼(200)가 에칭되고, 여기서 웨이퍼(200)의 제1 표면(200a) 측의 접촉 패드(212)가 스루 홀을 통해 노출된다. 다음으로, 웨이퍼(200)의 제2 표면(200b) 및 스루 홀의 측벽 상에 절연층(213)이 형성되고, 여기서 스루 홀의 바닥에 위치된 접촉 패드(212)는 절연층(213)에 의해 커버되지 않고, 절연층(213)은 웨이퍼(200)의 제2 표면(200b), 및 스루 홀에 의해 노출된 웨이퍼(200)의 기판에 전기 절연을 제공할 수 있다. 절연층(213)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 절연 수지로 제조될 수 있다. 다음으로, 접촉 패드(212)에 연결된 금속 배선층(214)은 절연층(213)의 표면 상에 형성되어, 접촉 패드(212)는 웨이퍼(200)의 제2 표면(200b)에 유도되고 외부 회로에 연결되며, 여기서 금속 필름을 증착하고 금속 필름을 에칭함으로써 금속 배선층(214)이 형성된다. 다음으로, 개구(마킹되지 않음)를 갖는 솔더 마스크층(215)이 금속 배선층(214)의 표면 및 절연층(213)의 표면 상에 형성되고, 여기서 금속 배선층(214)의 표면의 일부는 개구에 의해 노출된다. 솔더 마스크층(215)은 실리콘 산화물, 실리콘 질화물 또는 다른 절연 재료들로 제조되고, 금속 배선층(214)을 보호하기 위해 사용된다. 다음으로, 솔더 볼(216)은 솔더 마스크층(215)의 표면 상에 형성되고, 여기서 솔더 볼(216)은 개구를 채운다. 솔드 볼(216)은 구리, 알루미늄, 금, 주석, 납 또는 다른 금속 재료들로 제조될 수 있는 솔더 볼, 금속 열 및 다른 연결 구조들일 수 있다.
웨이퍼(200)가 패키징된 후, 커팅 프로세스로 획득된 칩 패키지는 솔더 볼(216)을 통해 외부 회로에 연결될 수 있다. 광 신호들이 이미지 센서 칩의 감광성 구역(211)에 의해 전기 신호들로 변환된 후, 전기 신호들은 프로세싱을 위해 접촉 패드(212), 금속 배선층(214) 및 솔더 볼(216)을 통해 외부 회로로 순차적으로 송신될 수 있다.
도 2에 도시된 바와 같이 다수의 패키지들은 커팅 프로세스를 통해 형성된다.
본 명세서에서 실시예들의 설명이 이루어졌지만, 실시예들 각각은 단지 하나의 독립적인 기술적 솔루션이 아님을 이해해야 한다. 본 명세서의 설명 방식은 단지 명확성을 위한 것이고, 당업자는 본 명세서를 전체적으로 취해야 한다. 실시예들에서의 기술적 솔루션들은 또한 당업자들에 의해 이해될 수 있는 다른 실시예들을 형성하도록 적절히 조합될 수 있다.
앞서 기술된 일련의 상세한 설명들은 본 개시의 실현가능한 실시예들의 단지 특정 설명들일 뿐이며 본 개시의 보호 범위를 제한하려 의도되지 않는다. 본 개시의 기술적 사상을 벗어나지 않는 임의의 등가의 실시예 또는 수정은 본 개시의 보호 범위 내에 속해야 한다.

Claims (12)

  1. 이미지 센서 칩 패키지로서,
    서로 대향하는 제1 표면 및 제2 표면을 갖는 이미지 센서 칩 ― 상기 제1 표면 상에 감광성 구역이 배열됨 ―;
    서로 대향하는 제3 표면 및 제4 표면을 갖는 보호용 커버 플레이트 ― 상기 제3 표면은 상기 제1 표면을 커버함 ―; 및
    상기 보호용 커버 플레이트의 상기 제4 표면 상에 배열되는 광 차폐층을 포함하며, 상기 광 차폐층은 개구를 갖고, 상기 감광성 구역은 상기 개구를 통해 노출되고,
    상기 광 차폐층은 상기 제4 표면 상에 위치된 광 흡수층 및 상기 광 흡수층 상에 위치된 금속층을 포함하는,
    이미지 센서 칩 패키지.
  2. 제1항에 있어서,
    상기 광 흡수층은 흑색 접착제로 제조되는,
    이미지 센서 칩 패키지.
  3. 제1항에 있어서,
    상기 광 흡수층은 흑색 감광성 접착제로 제조되는,
    이미지 센서 칩 패키지.
  4. 제1항에 있어서,
    상기 금속층은 표면 흑화 처리에 의해 프로세싱되는,
    이미지 센서 칩 패키지.
  5. 제4항에 있어서,
    상기 금속층은 알루미늄으로 제조되는,
    이미지 센서 칩 패키지.
  6. 제1항에 있어서,
    상기 보호용 커버 플레이트의 상기 제3 표면 상에 지지 댐이 배열되고, 상기 지지 댐 및 상기 보호용 커버 플레이트의 상기 제3 표면에 의해 중공 캐비티가 인클로징되고, 상기 중공 캐비티에 상기 감광성 구역이 위치되는,
    이미지 센서 칩 패키지.
  7. 제1항에 있어서,
    상기 제1 표면 상에 배열되고 상기 감광성 구역 외부에 위치되는 접촉 패드;
    상기 제2 표면으로부터 상기 제1 표면까지 연장되는 스루 홀 ― 상기 접촉 패드는 상기 스루 홀을 통해 노출됨 ―;
    상기 제2 표면 및 상기 스루 홀의 측벽의 표면을 커버하는 절연층;
    상기 절연층 및 상기 스루 홀의 바닥에 위치되는 금속 배선층 ― 상기 금속 배선층은 상기 접촉 패드에 전기적으로 연결됨 ―;
    상기 금속 배선층 및 상기 절연층 상에 위치되는 솔더 마스크층 ― 상기 솔더 마스크층은 개구를 갖고, 상기 금속 배선층은 상기 개구의 바닥으로부터 노출됨 ―; 및
    상기 개구를 채우는 솔더 볼을 더 포함하고, 상기 솔더 볼은 상기 금속 배선층에 전기적으로 연결되는,
    이미지 센서 칩 패키지.
  8. 이미지 센서 칩 패키징 방법으로서,
    웨이퍼를 제공하는 단계 ― 상기 웨이퍼는 어레이로 배열되는 복수의 이미지 센서 칩들을 갖고, 상기 웨이퍼는 서로 대향하는 제1 표면 및 제2 표면을 갖고, 상기 제1 표면 상에 감광성 구역들이 배열됨 ―;
    서로 대향하는 제3 표면 및 제4 표면을 갖는 기판을 제공하는 단계;
    상기 웨이퍼를 상기 기판과 정렬 및 라미네이팅하는 단계 ― 상기 제1 표면은 상기 제3 표면에 의해 커버됨 ―; 및
    제1항에 따른 복수의 이미지 센서 칩 패키지들을 형성하기 위해 상기 웨이퍼 및 상기 기판을 커팅하는 단계를 포함하고,
    상기 기판의 상기 제4 표면 상에 광 차폐층이 형성되고, 상기 광 차폐층은 상기 이미지 센서 칩들에 대응하는 개구들을 갖고, 상기 감광성 구역들은 상기 개구들을 통해 노출되고;
    상기 광 차폐층은 상기 제4 표면 상에 위치된 광 흡수층 및 상기 광 흡수층 상에 위치된 금속층을 포함하는,
    이미지 센서 칩 패키징 방법.
  9. 제8항에 있어서,
    상기 광 흡수층은 흑색 접착제로 제조되고, 상기 광 차폐층을 형성하는 단계는,
    흑색 접착제층을 형성하기 위해 상기 기판의 제4 표면 전체 상에 상기 흑색 접착제를 적용하는 단계;
    금속 재료층을 형성하기 위해 상기 흑색 접착제층 상에 금속 재료를 증착하는 단계;
    상기 금속 재료층에 표면 흑화 처리를 수행하는 단계;
    상기 금속층을 형성하기 위해 상기 금속 재료층 상에 상기 개구들을 에칭하는 단계; 및
    상기 광 흡수층을 형성하기 위해 마스크로서 상기 금속층을 사용함으로써 상기 흑색 접착제층 상에 상기 개구들을 에칭하는 단계를 포함하는,
    이미지 센서 칩 패키징 방법.
  10. 제8항에 있어서,
    상기 광 흡수층은 흑색 감광성 접착제로 제조되고, 상기 광 차폐층을 형성하는 단계는,
    흑색 감광성 접착제층을 형성하기 위해 상기 기판의 제4 표면 전체 상에 상기 흑색 감광성 접착제를 적용하는 단계;
    금속 재료층을 형성하기 위해 상기 흑색 감광성 접착제층 상에 금속 재료를 증착하는 단계;
    상기 금속 재료층 상에 표면 흑화 처리를 수행하는 단계;
    상기 금속층을 형성하기 위해 상기 금속 재료층 상에 상기 개구들을 에칭하는 단계; 및
    상기 광 흡수층을 형성하기 위해 포토레지스트층으로서 상기 금속층을 사용하는 노출 및 현상 프로세스에 의해 상기 흑색 감광성 접착제층 상에 상기 개구들을 형성하는 단계를 포함하는,
    이미지 센서 칩 패키징 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 금속층은 알루미늄층인,
    이미지 센서 칩 패키징 방법.
  12. 제7항에 있어서,
    상기 이미지 센서 칩들 각각은 상기 제1 표면 상에 배열되고 상기 감광성 구역 외부에 위치되는 접촉 패드를 더 포함하고; 상기 웨이퍼를 상기 기판과 정렬 및 라미네이팅한 후, 상기 패키징 방법은,
    상기 웨이퍼의 상기 제2 표면 상에서 상기 제1 표면까지 연장되는 스루 홀을 형성하는 단계 ― 상기 접촉 패드는 상기 스루 홀을 통해 노출됨 ―;
    상기 웨이퍼의 제2 표면 및 상기 스루 홀의 측벽의 표면을 커버하는 절연층을 형성하는 단계;
    상기 절연층 및 상기 스루 홀의 바닥에 위치되는 금속 배선층을 형성하는 단계 ― 상기 금속 배선층은 상기 접촉 패드에 전기적으로 연결됨 ―;
    상기 금속 배선층 및 상기 절연층 상에 위치되는 솔더 마스크층을 형성하는 단계 ― 상기 솔더 마스크층은 상기 개구를 갖고, 상기 금속 배선층은 상기 개구의 바닥으로부터 노출됨 ―; 및
    상기 개구를 채우는 솔더 볼을 형성하는 단계를 더 포함하고, 상기 솔더 볼은 상기 금속 배선층에 전기적으로 연결되는,
    이미지 센서 칩 패키징 방법.
KR1020187011117A 2015-10-29 2016-10-28 감광성 칩 패키징 구조 및 그 패키징 방법 KR20180056720A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201510726417.0A CN105244360B (zh) 2015-10-29 2015-10-29 感光芯片封装结构及其封装方法
CN201520857975.6 2015-10-29
CN201520857975.6U CN205159328U (zh) 2015-10-29 2015-10-29 感光芯片封装结构
CN201510726417.0 2015-10-29
PCT/CN2016/103791 WO2017071649A1 (zh) 2015-10-29 2016-10-28 感光芯片封装结构及其封装方法

Publications (1)

Publication Number Publication Date
KR20180056720A true KR20180056720A (ko) 2018-05-29

Family

ID=58631116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011117A KR20180056720A (ko) 2015-10-29 2016-10-28 감광성 칩 패키징 구조 및 그 패키징 방법

Country Status (4)

Country Link
US (1) US20190067352A1 (ko)
JP (1) JP2018533217A (ko)
KR (1) KR20180056720A (ko)
WO (1) WO2017071649A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102070665B1 (ko) * 2015-09-02 2020-01-29 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 패키지 구조 및 패키징 방법
US9919915B2 (en) * 2016-06-14 2018-03-20 Invensense, Inc. Method and system for MEMS devices with dual damascene formed electrodes
US20190006531A1 (en) * 2017-06-30 2019-01-03 Semiconductor Components Industries, Llc CISCSP Package and Related Methods
CN107425031B (zh) * 2017-09-05 2022-03-01 盛合晶微半导体(江阴)有限公司 背照式cmos传感器的封装结构及封装方法
US20210111131A1 (en) * 2019-10-15 2021-04-15 Cirrus Logic International Semiconductor Ltd. Conformal shield for blocking light in an integrated circuit package

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637669A (en) * 1979-09-05 1981-04-11 Hitachi Ltd Semiconductor device
JPH0685221A (ja) * 1992-08-31 1994-03-25 Sony Corp 固体撮像装置
JP2002373977A (ja) * 2001-06-14 2002-12-26 Canon Inc 固体撮像装置
KR20050043073A (ko) * 2003-11-05 2005-05-11 삼성전자주식회사 컬러 필터 기판, 그 제조방법 및 액정 표시 장치
JP2008186875A (ja) * 2007-01-29 2008-08-14 Matsushita Electric Ind Co Ltd 光学デバイス
US8546739B2 (en) * 2007-03-30 2013-10-01 Min-Chih Hsuan Manufacturing method of wafer level chip scale package of image-sensing module
JP2009237466A (ja) * 2008-03-28 2009-10-15 Toppan Printing Co Ltd カーボンブラック分散液、黒色感光性組成物、カラーフィルタ、及び液晶表示装置
JP2010040850A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 半導体装置及びその製造方法
JP5342838B2 (ja) * 2008-08-28 2013-11-13 ラピスセミコンダクタ株式会社 カメラモジュール及びその製造方法
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
JP2013520808A (ja) * 2010-02-26 2013-06-06 精材科技股▲ふん▼有限公司 チップパッケージおよびその製造方法
US8581386B2 (en) * 2010-02-26 2013-11-12 Yu-Lin Yen Chip package
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US8779452B2 (en) * 2010-09-02 2014-07-15 Tzu-Hsiang HUNG Chip package
JP5990867B2 (ja) * 2011-02-15 2016-09-14 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5849719B2 (ja) * 2012-01-23 2016-02-03 旭硝子株式会社 光吸収体及びこれを用いた撮像装置
US20130307147A1 (en) * 2012-05-18 2013-11-21 Xintec Inc. Chip package and method for forming the same
KR101762756B1 (ko) * 2012-12-03 2017-07-28 후지필름 가부시키가이샤 Ir 컷 필터 및 그 제조 방법, 고체 촬상 장치, 차광막의 형성 방법
JP2014216475A (ja) * 2013-04-25 2014-11-17 凸版印刷株式会社 固体撮像装置及びその製造方法
JP2015114410A (ja) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6312241B2 (ja) * 2014-03-19 2018-04-18 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 透明基板
US20160104805A1 (en) * 2014-10-13 2016-04-14 Stmicroelectronics Pte Ltd Optical semiconductor device including blackened tarnishable bond wires and related methods
US10986281B2 (en) * 2015-07-31 2021-04-20 Sony Corporation Pinhole camera, electronic apparatus and manufacturing method
CN105070734A (zh) * 2015-09-02 2015-11-18 苏州晶方半导体科技股份有限公司 封装结构及封装方法
CN105244360B (zh) * 2015-10-29 2019-02-26 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
CN205159328U (zh) * 2015-10-29 2016-04-13 苏州晶方半导体科技股份有限公司 感光芯片封装结构

Also Published As

Publication number Publication date
WO2017071649A1 (zh) 2017-05-04
US20190067352A1 (en) 2019-02-28
JP2018533217A (ja) 2018-11-08

Similar Documents

Publication Publication Date Title
KR20180056720A (ko) 감광성 칩 패키징 구조 및 그 패키징 방법
CN105244360B (zh) 感光芯片封装结构及其封装方法
CN106449546B (zh) 影像传感芯片封装结构及其封装方法
KR102103393B1 (ko) 이미지 감지 칩 패키징 구조 및 패키징 방법
CN105070734A (zh) 封装结构及封装方法
WO2022227451A1 (zh) 封装结构和封装方法
KR102070665B1 (ko) 패키지 구조 및 패키징 방법
CN205159328U (zh) 感光芯片封装结构
WO2021139296A1 (zh) 封装结构和封装方法
US20180090524A1 (en) Image sensor package and method of packaging the same
CN204991711U (zh) 封装结构
US10490583B2 (en) Packaging structure and packaging method
TWI594409B (zh) 影像傳感晶片封裝結構及封裝方法
CN113161378A (zh) 影像传感芯片封装结构、及封装方法
CN206040624U (zh) 影像传感芯片封装结构
CN213936192U (zh) 封装结构
JP6557776B2 (ja) パッケージ構造およびパッケージング方法
CN214672618U (zh) 封装结构
CN215220727U (zh) 影像传感芯片封装结构
TW202412294A (zh) 影像感測器封裝結構及相關方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application