KR20180054461A - 시트, 테이프 및 반도체 장치의 제조 방법 - Google Patents

시트, 테이프 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180054461A
KR20180054461A KR1020170148639A KR20170148639A KR20180054461A KR 20180054461 A KR20180054461 A KR 20180054461A KR 1020170148639 A KR1020170148639 A KR 1020170148639A KR 20170148639 A KR20170148639 A KR 20170148639A KR 20180054461 A KR20180054461 A KR 20180054461A
Authority
KR
South Korea
Prior art keywords
film
layer
semiconductor
resin
epoxy resin
Prior art date
Application number
KR1020170148639A
Other languages
English (en)
Inventor
고지 시가
류이치 기무라
나오히데 다카모토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20180054461A publication Critical patent/KR20180054461A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J151/00—Adhesives based on graft polymers in which the grafted component is obtained by reactions only involving carbon-to-carbon unsaturated bonds; Adhesives based on derivatives of such polymers
    • C09J151/003—Adhesives based on graft polymers in which the grafted component is obtained by reactions only involving carbon-to-carbon unsaturated bonds; Adhesives based on derivatives of such polymers grafted on to macromolecular compounds obtained by reactions only involving unsaturated carbon-to-carbon bonds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F265/00—Macromolecular compounds obtained by polymerising monomers on to polymers of unsaturated monocarboxylic acids or derivatives thereof as defined in group C08F20/00
    • C08F265/04—Macromolecular compounds obtained by polymerising monomers on to polymers of unsaturated monocarboxylic acids or derivatives thereof as defined in group C08F20/00 on to polymers of esters
    • C08F265/06—Polymerisation of acrylate or methacrylate esters on to polymers thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/29—Compounds containing one or more carbon-to-nitrogen double bonds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C09J2423/04—Presence of homo or copolymers of ethene
    • C09J2423/046—Presence of homo or copolymers of ethene in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2451/00—Presence of graft polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 개시는, 익스팬드 시의 분단 정밀도가 우수한 시트를 제공한다.
본 개시의 시트는, 기재층 및 기재층 상에 위치하는 점착제층을 포함하는 다이싱 필름을 포함한다. 본 개시의 시트는, 점착제층 상에 위치하는 필름을 더 포함한다. 본 개시의 시트에 있어서, 점착제층의 두께는 2㎛ 내지 10㎛이며, 필름의 두께는 5㎛ 내지 20㎛이다.

Description

시트, 테이프 및 반도체 장치의 제조 방법{SHEET, TAPE AND METHOD OF MANUFACTURING SEMICONDUCTOR APPARATUS}
본 개시는, 시트와, 테이프와, 반도체 장치의 제조 방법에 관한 것이다.
최근 들어, 플립 칩 실장의 반도체 장치가 널리 이용되고 있다. 플립 칩 실장의 반도체 장치는, 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 반도체 칩이 기판에 고정된 것이다. 이러한 반도체 장치에서는, 반도체 칩의 이면이 이면 보호 필름으로 보호되어 있는 경우가 있다.
반도체 칩의 형성 방법은, 블레이드 다이싱이 일반적이지만, 블레이드 다이싱에서는, 반도체 칩 측면에 칩핑이라고 불리는 균열이 발생되는 경우가 있다. 이 균열은, 실장 공정·신뢰성 시험 등에 있어서의 가열로 확대되어, 불량률 증가의 원인이 된다.
칩핑은, 스텔스 다이싱(등록 상표)으로 저감할 수 있다. 스텔스 다이싱은, 반도체 웨이퍼에 레이저로 개질층을 형성하고, 반도체 웨이퍼를 다이싱 필름에 접합시켜, 다이싱 필름의 익스팬드로 반도체 웨이퍼를 칩 사이즈로 분단하는 방법이다.
스텔스 다이싱은, 이면 보호 필름을 사용하는 경우, 이면 보호 필름을 반도체 웨이퍼에 접합시켜, 이면 보호 필름을 열경화하고, 반도체 웨이퍼에 레이저로 개질층을 형성하여, 이면 보호 필름이 부착된 반도체 웨이퍼를 다이싱 필름에 접합시켜, 익스팬드로 분단 후 이면 보호 필름이 부착된 칩을 형성한다는 순서(이하, 「선행 순서」라고 함)를 취하는 것으로 한다.
일본 특허 공개 제2016-115943호 공보 일본 특허 공개 제2015-99825호 공보 일본 특허 공개 제2014-185285호 공보 일본 특허 공개 제2010-199541호 공보
그러나, 익스팬드로 이면 보호 필름이 칩 윤곽을 따라 분단되지 않는 경우가 있다. 분단의 정밀도는, 칩 사이즈가 작아질수록 저하된다. 칩의 소형화가 진행되는 가운데, 이면 보호 필름의 분단 정밀도를 향상시켜야 한다.
본 개시는, 익스팬드 시의 분단 정밀도가 우수한 시트를 제공하는 것을 목적으로 한다. 본 개시는, 테이프 및 반도체 장치의 제조 방법을 제공하는 것도 목적으로 한다.
본 개시의 시트는, 기재층 및 기재층 상에 위치하는 점착제층을 포함하는 다이싱 필름을 포함한다. 본 개시의 시트는, 점착제층 상에 위치하는 필름을 더 포함한다. 본 개시의 시트에 있어서, 점착제층의 두께는 2㎛ 내지 10㎛이며, 필름의 두께는 5㎛ 내지 20㎛이다. 본 개시의 시트는, 반도체 장치의 제조 방법에 사용하기 위한 것이라고 할 수 있다. 반도체 장치의 제조 방법은, 본 개시에 있어서의 시트의 필름에, 개질 영역을 갖는 반도체 웨이퍼를 고정하는 공정과, 다이싱 필름을 확장함으로써 개질 영역을 기점으로 반도체 웨이퍼를 분단하는 공정을 포함한다.
본 개시에서는, 점착제층의 두께 상한이 10㎛인 것과 동시에 필름 두께의 상한이 20㎛이기 때문에, 칩의 윤곽을 따라 필름을 분단할 수 있다. 따라서, 종래 사이즈의 칩(예를 들어, 한 변이 4mm인 정사각형의 칩)의 분단에 사용할 수 있을 뿐 아니라, 소형 칩(예를 들어, 한 변이 1mm인 정사각형의 칩)에도 사용할 수 있다. 또한, 점착제층의 두께 하한이 2㎛이기 때문에, 기재층 엠보싱 볼록부가 점착제층으로부터 돌출되는 것을 방지하는 것이 가능하고, 기재층 엠보싱 볼록부의 돌출에 의한, 점착제층과 필름의 계면 접착력의 저하를 억제할 수 있다. 또한, 필름의 두께 하한이 5㎛이기 때문에, 필름을 반도체 이면 보호 용도로 사용한 경우에, 필름을 인자 레이저가 관통되는 것을 방지할 수 있다. 또한, 필름이 다이싱 필름과 일체화되기 때문에, 선행 순서와 비교하여 공정수를 저감할 수 있다.
본 개시의 시트에 있어서, 0℃에서의 필름의 파단 신율이 20％ 이하인 것이 바람직하다.
본 개시의 시트에서는, 다이싱 필름에 있어서의, -15℃ 파단 신율의 25℃ 파단 신율에 대한 비가 0.3 이상 1 미만인 것이 바람직하다.
기재층의 양면은, 제1 주면과 제2 주면으로 정의되고, 제1 주면 상에 점착제층이 위치하며, 제1 주면의 표면 조도는, 제2 주면의 표면 조도보다도 큰 것이 바람직하다. 제2 주면의 표면 조도는 200㎚ 이하인 것이 바람직하다.
필름이 반도체 이면 보호 필름인 것이 바람직하다.
기재층이, 에틸렌-아세트산비닐 공중합체층을 포함하는 것이 바람직하다.
본 개시의 테이프는, 박리 라이너와, 박리 라이너 상에 위치하는 시트를 포함한다.
본 개시에서의 반도체 장치의 제조 방법은, 시트의 필름에, 개질 영역을 갖는 반도체 웨이퍼를 고정하는 공정과, 다이싱 필름을 확장함으로써 개질 영역을 기점으로 반도체 웨이퍼를 분단하는 공정을 포함한다.
도 1은 실시 형태 1에 있어서의 테이프의 개략 평면도.
도 2는 실시 형태 1에 있어서의 테이프의 일부의 개략 단면도.
도 3은 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 사시도.
도 4는 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 5는 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 6은 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 7은 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 8은 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 9는 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 10은 실시 형태 1에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 11은 변형예 1에 있어서의 시트의 개략 단면도.
도 12는 실시 형태 2에 있어서의 테이프의 일부의 개략 단면도.
도 13은 실시 형태 2에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 14는 실시 형태 2에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
도 15는 실시 형태 2에 있어서의 반도체 장치의 제조 공정의 개략 단면도.
이하에 실시 형태 1과 실시 형태 2를 들어, 본 개시를 상세하게 설명하지만, 본 개시는 이들 실시 형태에만 한정되는 것은 아니다. 실시 형태 1에서는, 「과제를 해결하기 위한 수단」의 필름을, 반도체 이면 보호 필름으로서 사용한다. 실시 형태 2에서는, 「과제를 해결하기 위한 수단」의 필름을, 다이 본딩 필름으로서 사용한다.
실시 형태 1
실시 형태 1에서는, 「과제를 해결하기 위한 수단」의 필름을, 반도체 이면 보호 필름으로서 사용한다.
도 1에 도시된 바와 같이, 테이프(1)는, 박리 라이너(13)와, 박리 라이너(13) 상에 위치하는 시트(71a, 71b, 71c, ……, 71m)(이하, 「시트(71)」라고 총칭함)를 포함한다. 테이프(1)는 롤 형상을 이룰 수 있다. 시트(71a)와 시트(71b) 사이의 거리, 시트(71b)와 시트(71c) 사이의 거리, …… 시트(71l)와 시트(71m) 사이의 거리는 일정하다.
박리 라이너(13)는 테이프 형상을 이룬다. 박리 라이너(13)는, 예를 들어 폴리에틸렌테레프탈레이트(PET) 필름이다.
도 2에 나타낸 바와 같이, 시트(71)는 다이싱 필름(12)을 포함한다. 다이싱 필름(12)은 원반 형상을 이룬다.
-15℃에서의 다이싱 필름(12)의 파단 신율은, 예를 들어 450％ 이상이다. -15℃ 파단 신율의 상한은, 예를 들어 550％이다. -15℃의 「파단 신율」은 다음 식으로 구한다.
파단 신율=(파단 시의 척간 거리-인장 전의 척간 거리)/인장 전의 척간 거리×100
25℃에서의 다이싱 필름(12)의 파단 신율은, 예를 들어 550％ 이상이다. 25℃ 파단 신율의 상한은, 예를 들어 600％이다. 25℃의 「파단 신율」은 다음 식으로 구한다.
파단 신율=(파단 시의 척간 거리-인장 전의 척간 거리)/인장 전의 척간 거리×100
다이싱 필름(12)에 있어서, -15℃ 파단 신율의 25℃ 파단 신율에 대한 비(-15℃ 파단 신율/25℃ 파단 신율)는, 바람직하게는 0.3 이상, 보다 바람직하게는 0.5 이상, 더욱 바람직하게는 0.7 이상이다. 0.3 미만이면 쿨 익스팬드(예를 들어, -15℃ 환경 하의 익스팬드)로 다이싱 필름(12)이 찢어지는 경우가 있다. 가령 다이싱 필름(12)이 찢어지지 않았다고 해도, 다이싱 필름(12)의 히트 슈링크 성능이 나쁜 경향이 있다. 히트 슈링크 성능이 충분하지 못한 경우, 절단폭을 유지하기가 어렵다. 이 비는, 바람직하게는 1 미만이다.
다이싱 필름(12)은 기재층(121)을 포함한다. 기재층(121)은 원반 형상을 이룬다. 기재층(121)의 두께는, 예를 들어 50㎛ 내지 150㎛이다. 기재층(121)의 양면은, 제1 주면과 제2 주면으로 정의할 수 있다. 기재층(121)의 제1 주면은 점착제층(122)과 접하고 있다. 기재층(121)의 제1 주면은, 엠보싱면일 수 있다. 기재층(121)에 있어서의 제1 주면의 표면 조도는, 기재층(121)에 있어서의 제2 주면의 표면 조도보다도 큰 것이 바람직하다. 기재층(121)에 있어서의 제1 주면의 표면 조도는, 예를 들어 500㎚ 내지 1500㎚이다. 기재층(121)에 있어서의 제2 주면의 표면 조도는 200㎚ 이하가 바람직하다. 「표면 조도」는, 산술 평균 조도 Ra이다. 「표면 조도」는, 레이저 현미경 「장치명: OPTICS 3CCD COLOR CONFOCAL MICRO SCOPE H300(레이저텍사제)」을 이용하여, 배율 50배로 기재층(121) 표면에 초점이 맞는 점을 중심으로 깊이 방향에 ±15㎛로 스캔함으로써 Ra를 산출한다.
기재층(121)은, 에틸렌-아세트산비닐 공중합체(이하, 「EVA」라고 함)층을 포함한다. 기재층(121)은, EVA 단층으로 이루어질 수 있다. 기재층(121)은, EVA층과 EVA층 이외의 플라스틱층으로 이루어지는 것도 가능하다. 기재층(121)은, 에너지선을 투과하는 성질을 갖는 것이 바람직하다.
다이싱 필름(12)은 점착제층(122)을 포함한다. 점착제층(122)은 원반 형상을 이룬다. 점착제층(122)의 두께는 2㎛ 내지 10㎛이다. 2㎛ 미만이면 익스팬드 시에 칩이 박리될 위험이 있다. 이것은, 기재층(121)에 있어서의 제1 주면의 엠보싱 볼록부가 점착제층(122)으로부터 돌출하여, 이 엠보싱 볼록부 돌출이, 점착제층(122)과 반도체 이면 보호 필름(11)의 계면의 접착력을 저하시키기 때문이라고 생각된다. 점착제층(122)이 2㎛ 미만이면 점착제층(122)이, 기재층(121)에 있어서의 제1 주면의 엠보싱을 메울 수 없는 경우가 있고, 이 경우는 레이저 인자성이 나쁘다. 이것은, 점착제층(122)과 기재층(121)에 있어서의 계면의 공극이 레이저 투과율을 저하시키기 때문이라고 생각된다. 한편, 점착제층(122)의 두께가 10㎛를 넘으면, 분단성이 나쁜 경향이 있다. 즉, 칩의 윤곽을 따르지 않고 반도체 이면 보호 필름(11)이 분단되는 경향이 있다. 점착제층(122)의 양면은, 제1 주면과 제2 주면으로 정의할 수 있다. 점착제층(122)의 제1 주면은 반도체 이면 보호 필름(11)의 제1층(111)과 접하고 있다. 점착제층(122)의 제2 주면은 기재층(121)과 접하고 있다. 점착제층(122)을 구성하는 점착제는, 예를 들어 아크릴계 점착제, 고무계 점착제이다. 그 중에서도 아크릴계 점착제가 바람직하다. 아크릴계 점착제는, 예를 들어 (메트)아크릴산 알킬에스테르의 1종 혹은 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체(단독 중합체 또는 공중합체)를 베이스 중합체로 하는 아크릴계 점착제일 수 있다.
점착제층(122)은 제1 부분(122A)을 포함할 수 있다. 제1 부분(122A)은 원반 형상을 이룰 수 있다. 제1 부분(122A)은 반도체 이면 보호 필름(11)과 접하고 있다. 제1 부분(122A)은, 제2 부분(122B)보다 단단하다. 제1 부분(122A)은, 에너지선에 의해 경화되어 있을 수 있다. 점착제층(122)은, 제1 부분(122A)을 둘러싸는 제2 부분(122B)을 더 포함할 수 있다. 제2 부분(122B)은 도넛판 형상을 이룰 수 있다. 제2 부분(122B)은, 에너지선에 의해 경화되는 성질을 가질 수 있다. 에너지선으로서 자외선 등을 들 수 있다. 제2 부분(122B)은, 도넛판 형상의 제1 영역과, 제1 영역을 둘러싸는 도넛판 형상의 제2 영역으로 이루어질 수 있다. 제2 부분(122B)의 제1 영역은, 반도체 이면 보호 필름(11)과 접한다. 한편, 제2 부분(122B)의 제2 영역은, 반도체 이면 보호 필름(11)과 접하지 않는다.
시트(71)는 반도체 이면 보호 필름(11)을 포함한다. 반도체 이면 보호 필름(11)은 원반 형상을 이룬다. 반도체 이면 보호 필름(11)의 양면은, 제1 주면과 제2 주면으로 정의할 수 있다. 반도체 이면 보호 필름(11)의 제1 주면은, 박리 라이너(13)와 접하고 있다. 반도체 이면 보호 필름(11)의 제2 주면은 점착제층(122)과 접하고 있다.
반도체 이면 보호 필름(11)의 두께는 5㎛ 내지 20㎛이다. 5㎛ 미만이면 인자 레이저가 반도체 이면 보호 필름(11)을 관통하여, 칩에 손상을 줄 수 있다. 한편, 반도체 이면 보호 필름(11)의 두께가 20㎛를 넘으면, 분단성이 나쁜 경향이 있다.
0℃에서의 반도체 이면 보호 필름(11)의 파단 신율은 20％ 이하인 것이 바람직하다. 20％를 넘으면, -15℃ 환경 하에서의 분단성이 나쁜 경향이 있다. 「파단 신율」은 다음 식으로 구한다.
파단 신율=(파단 시의 척간 거리-인장 전의 척간 거리)/인장 전의 척간 거리×100
반도체 이면 보호 필름(11)은, 제1층(111)과 제2층(112)을 포함한다. 제1층(111)은, 점착제층(122)과 제2층(112) 사이에 위치한다. 제2층(112)은, 박리 라이너(13)와 제1층(111) 사이에 위치한다.
반도체 이면 보호 필름(11)은 제1층(111)을 포함한다. 제1층(111)은 원반 형상을 이룬다. 제1층(111)의 양면은, 제1 주면과 제2 주면으로 정의할 수 있다. 제1층(111)의 제1 주면은, 제2층(112)과 접하고 있다. 제1층(111)의 제2 주면은 점착제층(122)과 접하고 있다. 제1층(111)의 두께는, 예를 들어 5㎛ 내지 10㎛이다.
제1층(111)은, 경화층인 것이 바람직하다. 제1층(111)은, 성막 시의 가열로 경화시킬 수 있다. 제1층(111)은, 레이저로 마크를 부여하기 위한 층일 수 있다.
제1층(111)은 유색인 것이 바람직하다. 유색이면, 다이싱 필름(12)과 반도체 이면 보호 필름(11)을 간단하게 구별할 수 있다. 제1층(111)은, 예를 들어 흑색, 청색, 적색 등의 짙은 색인 것이 바람직하다. 흑색이 특히 바람직하다. 레이저 마크를 시인하기 쉽기 때문이다.
짙은 색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*가, 60 이하(0 내지 60)[바람직하게는 50 이하(0 내지 50), 더욱 바람직하게는 40 이하(0 내지 40)]가 되는 진한 색을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*가, 35 이하(0 내지 35)[바람직하게는 30 이하(0 내지 30), 더욱 바람직하게는 25 이하(0 내지 25)]가 되는 흑색계 색을 의미하고 있다. 또한, 흑색에 있어서, L*a*b* 표색계로 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들어 양쪽 모두, -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
또한, L*a*b* 표색계로 규정되는 L*, a*, b*는, 색채 색차계(상품명 「CR-200」미놀타사제; 색채 색차계)를 사용하여 측정함으로써 구해진다. 또한, L*a*b* 표색계는, 국제 조명 위원회(CIE)가 1976년에 권장한 색 공간이며, CIE1976(L*a*b*) 표색계라고 칭해지는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본 공업 규격에서는, JIS Z 8729에 규정되어 있다.
제1층(111)은 수지 성분을 포함할 수 있다. 제1층(111)에 있어서의 수지 성분의 함유량은, 바람직하게는 30중량％ 이상, 보다 바람직하게는 40중량％ 이상이다. 제1층(111)에 있어서의 수지 성분의 함유량은, 바람직하게는 80중량％ 이하, 보다 바람직하게는 70중량％ 이하이다.
수지 성분은, 열 가소성 수지와 열경화성 수지를 경화 전에 포함할 수 있다. 수지 성분 100중량％에 있어서의 열 가소성 수지의 함유량은, 바람직하게는 10중량％ 이상, 보다 바람직하게는 20중량％ 이상이다. 수지 성분 100중량％에 있어서의 열 가소성 수지의 함유량 상한은, 예를 들어 70중량％, 바람직하게는 50중량％, 보다 바람직하게는 40중량％이다. 열경화성 수지의 함유량은, 수지 성분 100중량％에 있어서, 바람직하게는 30중량％ 이상, 보다 바람직하게는 50중량％ 이상이다. 열경화성 수지의 함유량 상한은, 수지 성분 100중량％에 있어서, 예를 들어 90중량％, 바람직하게는 80중량％, 보다 바람직하게는 70중량％이다.
열 가소성 수지로서는, 예를 들어 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열 가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌테레프탈레이트)나 PBT(폴리부틸렌테레프탈레이트) 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 열 가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 아크릴 수지가 적합하다.
열경화성 수지로서는, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 열경화성 수지로서는, 특히, 반도체 칩을 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 사용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지 등의 2관능 에폭시 수지나 다관능 에폭시 수지 또는 히단토인형 에폭시 수지, 트리스글리시딜이소시아누레이트형 에폭시 수지 혹은 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 사용할 수 있다.
제1층(111)은, 25℃에서 액상의 에폭시 수지와, 25℃에서 고체 상태의 에폭시 수지를 경화 전에 포함할 수 있다. 이 경우, 작업성이 우수하다. 액상 에폭시 수지의 고체상 에폭시 수지에 대한 비의 값은, 예를 들어 0.4 이상, 바람직하게는 0.6 이상, 보다 바람직하게는 0.8 이상, 더욱 바람직하게는 1.0 이상이다. 여기서, 액상 에폭시 수지의 고체상 에폭시 수지에 대한 비는, 액상 에폭시 수지 함유량의 고체상 에폭시 수지 함유량에 대한 중량비이다.
페놀 수지는, 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 에폭시 수지 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5당량 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다.
제1층(111)은 열경화 촉진 촉매를 경화 전에 포함할 수 있다. 예를 들어, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등이다. 열경화 촉진 촉매의 함유량은, 수지 성분 100중량부에 대해 예를 들어 5중량부 내지 15중량부이다.
제1층(111)은 충전제를 포함할 수 있다. 무기 충전제가 적합하다. 무기 충전제는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 알루미나, 산화베릴륨, 탄화규소, 질화규소, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등이다. 충전제는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 실리카가 바람직하고, 용융 실리카가 특히 바람직하다. 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛인 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
제1층(111)에 있어서의 충전제의 함유량은, 바람직하게는 10중량％ 이상, 보다 바람직하게는 20중량％ 이상, 더욱 바람직하게는 30중량％ 이상이다. 제1층(111)에 있어서의 충전제의 함유량은, 바람직하게는 70중량％ 이하, 보다 바람직하게는 60중량％ 이하, 더욱 바람직하게는 50중량％ 이하이다.
제1층(111)은, 바람직하게는 착색제를 포함한다. 착색제는, 예를 들어 염료, 안료이다. 그 중에서도 염료가 바람직하고, 흑색 염료가 보다 바람직하다. 제1층(111)에 있어서의 착색제의 함유량은, 경화 전에 있어서, 바람직하게는 0.5중량％ 이상, 보다 바람직하게는 1중량％ 이상, 더욱 바람직하게는 2중량％ 이상이다. 제1층(111)에 있어서의 착색제의 함유량은, 경화 전에 있어서, 바람직하게는 10중량％ 이하, 보다 바람직하게는 8중량％ 이하, 더욱 바람직하게는 5중량％ 이하이다.
제1층(111)은, 다른 첨가제를 적절히 포함할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제, 이온 트랩제, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
반도체 이면 보호 필름(11)은 제2층(112)을 포함한다. 제2층(112)은 원반 형상을 이룬다. 제2층(112)의 양면은, 제1 주면과 제2 주면으로 정의할 수 있다. 제2층(112)의 제1 주면은, 박리 라이너(13)와 접하고 있다. 제2층(112)의 제2 주면은 제1층(111)과 접하고 있다. 제2층(112)의 두께는, 예를 들어 5㎛ 내지 10㎛이다.
제2층(112)은, 열경화성을 가질 수 있다. 제2층(112)은, 미경화의 층일 수 있다.
제2층(112)은 유색일 수 있다. 유색이면, 다이싱 필름(12)과 반도체 이면 보호 필름(11)을 간단하게 구별할 수 있다. 제2층(112)은, 예를 들어 흑색, 청색, 적색 등의 짙은 색인 것이 바람직하다. 흑색이 특히 바람직하다. 레이저 마크를 시인하기 쉽기 때문이다. L*a*b* 표색계로 규정되는 L*의 적합 범위는, 제1층(111)에 있어서의 L*의 적합 범위와 같다.
제2층(112)은 수지 성분을 포함할 수 있다. 제2층(112)에 있어서의 수지 성분의 함유량은, 바람직하게는 30중량％ 이상, 보다 바람직하게는 40중량％ 이상이다. 제2층(112)에 있어서의 수지 성분의 함유량은, 바람직하게는 80중량％ 이하, 보다 바람직하게는 70중량％ 이하이다.
수지 성분은, 열 가소성 수지와 열경화성 수지를 포함할 수 있다. 수지 성분 100중량％에 있어서의 열 가소성 수지의 함유량은, 바람직하게는 10중량％ 이상, 보다 바람직하게는 20중량％ 이상이다. 수지 성분 100중량％에 있어서의 열 가소성 수지의 함유량 상한은, 예를 들어 70중량％, 바람직하게는 50중량％, 보다 바람직하게는 40중량％이다. 열경화성 수지의 함유량은, 수지 성분 100중량％에 있어서, 바람직하게는 30중량％ 이상, 보다 바람직하게는 50중량％ 이상이다. 열경화성 수지의 함유량 상한은, 수지 성분 100중량％에 있어서, 예를 들어 90중량％, 바람직하게는 80중량％, 보다 바람직하게는 70중량％이다.
열 가소성 수지로서는, 예를 들어 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열 가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌테레프탈레이트)나 PBT(폴리부틸렌테레프탈레이트) 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 열 가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 아크릴 수지가 적합하다.
열경화성 수지로서는, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 사용할 수 있다. 열경화성 수지로서는, 특히, 반도체 칩을 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 사용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지 등의 2관능 에폭시 수지나 다관능 에폭시 수지 또는 히단토인형 에폭시 수지, 트리스글리시딜이소시아누레이트형 에폭시 수지 혹은 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 사용할 수 있다.
제2층(112)은, 25℃에서 액상의 에폭시 수지와, 25℃에서 고체 상태의 에폭시 수지를 포함할 수 있다. 이 경우, 작업성이 우수하다. 액상 에폭시 수지의 고체상 에폭시 수지에 대한 비의 값은, 예를 들어 0.4 이상, 바람직하게는 0.6 이상, 보다 바람직하게는 0.8 이상, 더욱 바람직하게는 1.0 이상이다. 여기서, 액상 에폭시 수지의 고체상 에폭시 수지에 대한 비는, 액상 에폭시 수지 함유량의 고체상 에폭시 수지 함유량에 대한 중량비이다.
페놀 수지는, 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 에폭시 수지 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5당량 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다.
제2층(112)은, 열경화 촉진 촉매를 포함하지 않는 것이 바람직하다. 열경화 촉진 촉매는, 예를 들어 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등이다.
제2층(112)은, 충전제를 포함할 수 있다. 무기 충전제가 적합하다. 무기 충전제는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 알루미나, 산화베릴륨, 탄화규소, 질화규소, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등이다. 충전제는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도, 실리카가 바람직하고, 용융 실리카가 특히 바람직하다. 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛인 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예를 들어 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
제2층(112)에 있어서의 충전제의 함유량은, 바람직하게는 10중량％ 이상, 보다 바람직하게는 20중량％ 이상, 더욱 바람직하게는 30중량％ 이상이다. 제2층(112)에 있어서의 충전제의 함유량은, 바람직하게는 70중량％ 이하, 보다 바람직하게는 60중량％ 이하, 더욱 바람직하게는 50중량％ 이하이다.
제2층(112)은, 착색제를 포함할 수 있다. 착색제는, 예를 들어 염료, 안료이다. 그 중에서도 염료가 바람직하고, 흑색 염료가 보다 바람직하다. 제2층(112)에 있어서의 착색제의 함유량은, 바람직하게는 0.5중량％ 이상, 보다 바람직하게는 1중량％ 이상, 더욱 바람직하게는 2중량％ 이상이다. 제2층(112)에 있어서의 착색제의 함유량은, 바람직하게는 10중량％ 이하, 보다 바람직하게는 8중량％ 이하, 더욱 바람직하게는 5중량％ 이하이다.
제2층(112)은, 다른 첨가제를 적절히 포함할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제, 이온 트랩제, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
시트(71)는, 반도체 장치를 제조하기 위하여 사용된다. 여기에서는, 반도체 장치의 제조 방법을 설명한다.
도 3에 나타낸 바와 같이, 조사 전 반도체 웨이퍼(4P)의 내부에 집광점을 맞추어, 격자상의 분할 예정 라인(4L)에 따라 레이저광(100)을 조사하고, 조사 전 반도체 웨이퍼(4P)에 개질 영역(41)을 형성하고, 반도체 웨이퍼(4)를 얻는다. 조사 전 반도체 웨이퍼(4P)로서는, 실리콘 웨이퍼, 실리콘 카바이트 웨이퍼, 화합물 반도체 웨이퍼 등을 들 수 있다. 화합물 반도체 웨이퍼로서는, 질화갈륨 웨이퍼 등을 들 수 있다.
레이저광(100)의 조사 조건은, 예를 들어 이하의 조건의 범위 내에서 적절히 조정할 수 있다.
(A) 레이저광(100)
레이저광원 반도체 레이저 여기 Nd: YAG 레이저
파장 1064㎚
레이저광 스폿 단면적 3.14×10-8㎠
발진 형태 Q 스위치 펄스
반복 주파수 100㎑ 이하
펄스폭 1μs 이하
출력 1mJ 이하
레이저광 품질 TEM00
편광 특성 직선 편광
(B) 집광용 렌즈
배율 100배 이하
NA 0.55
레이저광 파장에 대한 투과율 100％ 이하
(C) 조사 전 반도체 웨이퍼(4P)가 적재되는 적재대의 이동 속도 280㎜/초 이하
도 4에 나타낸 바와 같이, 반도체 웨이퍼(4)는 개질 영역(41)을 포함한다. 개질 영역(41)은, 다른 영역과 비교하여 취약하다. 반도체 웨이퍼(4)는, 반도체 칩(4A, 4B, 4C, ……, 4F)을 더 포함한다.
도 5에 나타낸 바와 같이, 테이프(1)로부터 박리 라이너(13)를 제거하고, 가열 테이블로 데워진 반도체 웨이퍼(4)를 롤로, 시트(71)의 반도체 이면 보호 필름(11)에 고정한다. 반도체 웨이퍼(4)의 고정은, 예를 들어 40℃ 이상, 바람직하게는 45℃ 이상, 보다 바람직하게는 50℃ 이상, 더욱 바람직하게는 55℃ 이상으로 행한다. 반도체 웨이퍼(4)를 고정은, 예를 들어 100℃ 이하, 바람직하게는 90℃ 이하로 행한다. 반도체 웨이퍼(4)의 고정 압력은, 예를 들어 1×105Pa 내지 1×107Pa이다. 롤 속도는, 예를 들어 10㎜/sec이다.
반도체 웨이퍼(4) 부착의 시트(71)를 가열함으로써 반도체 이면 보호 필름(11)의 제2층(112)을 반도체 웨이퍼(4)에 밀착시킨다. 가열은, 예를 들어 70℃ 이상, 바람직하게는 75℃ 이상으로 행한다. 가열 온도의 상한은 예를 들어 85℃이다. 가열은, 예를 들어 30분 이상 행한다. 가열 시간의 상한은 예를 들어 60분이다.
반도체 이면 보호 필름(11)의 제1층(111)에 다이싱 필름(12) 너머로 레이저를 조사하고, 제1층(111)에 마크를 부여한다. 레이저는, 기체 레이저, 고체 레이저, 액체 레이저 등을 사용할 수 있다. 기체 레이저는, 예를 들어 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등) 등이다. 고체 레이저는, 예를 들어 YAG 레이저(Nd: YAG 레이저 등), YVO4 레이저이다.
도 6에 나타낸 바와 같이, 밀어 올림 수단(33)으로 다이싱 필름(12)을 밀어올리고, 다이싱 필름(12)을 확장한다. 확장의 온도는, 바람직하게는 10℃ 이하, 보다 바람직하게는 0℃ 이하이다. 온도의 하한은 예를 들어 -20℃이다.
다이싱 필름(12)의 확장에 의해, 개질 영역(41)을 기점으로 반도체 웨이퍼(4)가 분단됨과 함께, 반도체 이면 보호 필름(11)도 분단된다. 이 결과, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)가 다이싱 필름(12) 상에 형성된다.
도 7에 나타낸 바와 같이, 밀어 올림 수단(33)을 하강시킨다. 이 결과, 다이싱 필름(12)에 느슨해짐이 발생한다. 느슨해짐은, 다이싱 필름(12)의 웨이퍼 고정 영역과 다이싱 링 고정 영역 사이에 발생한다.
도 8에 나타낸 바와 같이, 다이싱 필름(12)을 흡착 테이블(32)로 밀어올려 확장하고, 확장을 유지하면서 흡착 테이블(32)에 다이싱 필름(12)을 흡인 고정한다.
도 9에 나타낸 바와 같이, 흡착 테이블(32)에 다이싱 필름(12)을 흡인 고정한 채, 흡착 테이블(32)을 하강시킨다.
흡착 테이블(32)에 다이싱 필름(12)을 흡인 고정한 채, 다이싱 필름(12)의 느슨해짐에 열풍을 대고, 느슨해짐을 제거한다. 열풍의 온도는, 바람직하게는 170℃ 이상, 보다 바람직하게는 180℃ 이상이다. 열풍 온도의 상한은, 예를 들어 240℃, 바람직하게는 220℃이다.
점착제층(122)에 자외선을 조사하고, 점착제층(122)을 경화시킨다.
분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을 다이싱 필름(12)으로부터 박리한다.
도 10에 나타낸 바와 같이, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을, 플립 칩 본딩 방식(플립 칩 실장 방식)으로 피착체(6)에 고정한다. 구체적으로는, 반도체 칩(4A)의 회로면이 피착체(6)와 대향하는 형태로, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을 피착체(6)에 고정한다. 예를 들어, 반도체 칩(4A)의 범프(51)를 피착체(6)의 도전재(땜납 등)(61)에 접촉시켜, 가압하면서 도전재(61)를 용융시킨다. 반도체 칩(4A)과 피착체(6) 사이에는 공극이 있다. 공극의 높이는 일반적으로 30㎛ 내지 300㎛ 정도이다. 고정 후는 공극 등의 세정을 행할 수 있다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 기판을 사용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
범프나 도전재의 재질로서는, 특별히 한정되지 않고 예를 들어, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)이나, 금계 금속재, 구리계 금속재 등을 들 수 있다. 또한, 도전재(61)의 용융 시의 온도는, 통상 260℃ 정도이다.
반도체 칩(4A)과 피착체(6) 사이의 공극을 밀봉 수지로 밀봉한다. 통상 175℃로 60초간 내지 90초간의 가열을 행함으로써 밀봉 수지를 경화시킨다.
밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않는다. 밀봉 수지로서는, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예를 들어 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)이나, 열 가소성 수지 등이 포함되어 있어도 된다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있다. 밀봉 수지의 형상은, 필름상, 태블릿상 등이다.
이상의 방법에 의해 얻어진 반도체 장치(플립 칩 실장의 반도체 장치)는, 피착체(6)와, 피착체(6)에 고정된, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을 포함한다.
플립 칩 실장 방식으로 실장된 반도체 장치는, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도, 얇고, 작다. 이로 인해, 각종 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 사용할 수 있다. 구체적으로는, 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 소위 「휴대 전화」, 「PHS」, 소형의 컴퓨터(예를 들어, 소위 「PDA」(휴대 정보 단말기), 소위 「노트북 컴퓨터」, 소위 「넷북(상표)」, 소위 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 소위 「디지털 카메라(상표)」, 소위 「디지털 비디오 카메라」, 소형 텔레비전, 소형 게임기기, 소형 디지털 오디오 플레이어, 소위 「전자 수첩」, 소위 「전자 사전」, 소위 「전자 서적」용 전자 기기 단말기, 소형 디지털 타입의 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등)의 전자 기기(예를 들어, 소위 「데스크탑 퍼스널 컴퓨터」, 슬림형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 리코더, DVD 플레이어 등), 프로젝터, 마이크로 머신 등) 등이어도 된다. 또한, 전자 부품 또는 전자 기기·전자 부품의 재료·부재로서는, 예를 들어 소위 「CPU」의 부재, 각종 기억 장치(소위 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
변형예 1
도 11에 나타낸 바와 같이, 반도체 이면 보호 필름(11)은 단층이다. 반도체 이면 보호 필름(11)의 적합한 구성 성분은 제2층(112)의 그것과 같다. 반도체 이면 보호 필름(11)에 있어서의 구성 성분의 적합한 함유량은, 제2층(112)에 있어서의 구성 성분의 그것과 같다.
변형예 2
점착제층(122)의 제1 부분(122A)은, 에너지선에 의해 경화되는 성질을 갖는다. 점착제층(122)의 제2 부분(122B)도 에너지선에 의해 경화되는 성질을 갖는다. 변형예 2에서는, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을 형성하는 공정 후에, 점착제층(122)에 에너지선을 조사해 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을 픽업한다. 에너지선을 조사하기 위하여, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)의 픽업이 용이하다.
변형예 3
점착제층(122)의 제1 부분(122A)은 에너지선에 의해 경화되고 있다. 점착제층(122)의 제2 부분(122B)도 에너지선에 의해 경화되고 있다.
변형예 4
점착제층(122)의 제1 주면 전체가 반도체 이면 보호 필름(11)과 접하고 있다.
(기타)
변형예 1 내지 변형예 4 등은, 임의로 조합할 수 있다.
이상과 같이, 실시 형태 1에 관한 반도체 장치의 제조 방법은, 시트(71)의 반도체 이면 보호 필름(11)에, 개질 영역(41)을 갖는 반도체 웨이퍼(4)를 고정하는 공정과, 다이싱 필름(12)을 확장함으로써 개질 영역(41)을 기점으로 반도체 웨이퍼(4)를 분단하는 공정을 포함한다. 반도체 이면 보호 필름(11)에 반도체 웨이퍼(4)를 고정하는 공정과, 반도체 웨이퍼(4)를 분단하는 공정 사이에, 반도체 웨이퍼(4) 부착의 시트(71)를 가열하는 공정을 실시 형태 1에 관한 반도체 장치의 제조 방법은 더 포함한다.
실시 형태 1에 관한 반도체 장치의 제조 방법은, 반도체 웨이퍼(4)를 분단하는 공정으로 형성된, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을 다이싱 필름(12)으로부터 박리하는 공정을 더 포함한다. 반도체 이면 보호 필름(11)에 반도체 웨이퍼(4)를 고정하는 공정과, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)을 다이싱 필름(12)으로부터 박리하는 공정 사이에, 반도체 이면 보호 필름(11)을 경화하는 공정을 실시 형태 1에 관한 반도체 장치의 제조 방법은 포함하지 않는다.
실시 형태 2
실시 형태 2에서는, 「과제를 해결하기 위한 수단」의 필름을, 다이 본딩 필름으로서 사용한다.
도 12에 나타낸 바와 같이, 실시 형태 2의 테이프(1)는, 반도체 이면 보호 필름(11)을 대신하여 다이 본딩 필름(11)을 구비한다. 다이 본딩 필름(11)의 두께는, 실시 형태 1에 있어서의 반도체 이면 보호 필름(11)의 그것과 같다. 다이 본딩 필름(11)의 적합한 물성(예를 들어, 파단 신율)은, 실시 형태 1에 있어서의 반도체 이면 보호 필름(11)의 그것과 같다. 다이 본딩 필름(11)의 적합한 구성 성분은, 실시 형태 1에 있어서의 제2층(112)의 그것과 같다. 다이 본딩 필름(11)에 있어서의 구성 성분의 적합한 함유량은, 실시 형태 1에 있어서의 제2층(112)의 그것과 같다.
도 13에 나타낸 바와 같이, 분단 후 다이 본딩 필름(11A)이 부착된 반도체 칩(4A)을 형성한다. 이것의 형성 순서는, 분단 후 반도체 이면 보호 필름(11A)이 부착된 반도체 칩(4A)의 그것과 같다(도 3 내지 도 9 참조).
도 14에 나타낸 바와 같이, 분단 후 다이 본딩 필름(11A)이 부착된 반도체 칩(4A)을 피착체(6)에 압착하고, 분단 후 다이 본딩 필름(11A)을 경화시킨다.
도 15에 나타낸 바와 같이, 반도체 칩(4A)의 전극 패드와 피착체(6)의 단자 부를 본딩 와이어(7)로 전기적으로 접속하고, 밀봉 수지(8)로 반도체 칩(4A)을 밀봉한다.
이상과 같이, 실시 형태 2에 관한 반도체 장치의 제조 방법은, 시트(71)의 다이 본딩 필름(11)에, 개질 영역(41)을 갖는 반도체 웨이퍼(4)를 고정하는 공정과, 다이싱 필름(12)을 확장함으로써 개질 영역(41)을 기점으로 반도체 웨이퍼(4)를 분단하는 공정을 포함한다. 반도체 웨이퍼(4)를 분단하는 공정으로 형성된, 분단 후 다이 본딩 필름(11A)이 부착된 반도체 칩(4A)을 다이싱 필름(12)으로부터 박리하는 공정을, 실시 형태 1에 관한 반도체 장치의 제조 방법은 더 포함한다.
실시예
이하에, 본 발명의 바람직한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 그들에만 한정하는 취지의 것은 아니다.
원료·약품을 다음에 나타낸다.
아크릴산에스테르 공중합체(나가세 켐텍스사제 SG-P3)
에폭시 수지 1(닛본 가야쿠사제 EPPN-501HY)
에폭시 수지 2(도토 가세이사제 KI-3000-4)
에폭시 수지 3(미쯔비시 가가꾸사제 jER YL980)
페놀 수지 1(메이와 가세이사제 MEH7851-H)
페놀 수지 2(메이와 가세이사제 MEH7851-SS)
필러(아드마텍스사제 SO-25R 평균 입경 0.5㎛의 구상 실리카)
염료(오리엔트 가가꾸 고교사제 OIL BLACK BS)
촉매(시코쿠 가세사제 큐어졸 2PZ)
다이싱 필름의 제작
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 2-에틸헥실(이하, 「2EHA」라고 함) 100중량부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고 함) 19중량부, 과산화 벤조일 0.4중량부 및 톨루엔 80중량부를 넣고, 질소 기류 중에서 60℃에서 10시간 중합 처리를 하여, 아크릴계 중합체 A를 얻었다. 아크릴계 중합체 A에, 2-메타크릴로일옥시에틸이소시아네이트(이하, 「MOI」라고 함) 12중량부를 추가하여, 공기 기류 중에서 50℃에서 60시간, 부가 반응 처리를 하고, 아크릴계 중합체 A’를 얻었다. 이어서, 아크릴계 중합체 A’100중량부(고형분)에 대해, 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 닛본 폴리우레탄사제) 0.75중량부 및 광중합 개시제(이르가큐어 651, 시바 스페셜티 케미컬즈사제) 2중량부를 추가하여, 고형분 농도 28％가 되도록 톨루엔을 추가하여, 점착제 용액을 얻었다. 점착제 용액을, PET 박리 라이너의 실리콘 처리를 실시한 면 상에 도포하고, 120℃에서 2분간 가열 건조하고, 점착제층을 형성했다. 계속해서, 점착제층의 노출면에, EVA 필름을 접합하고, 23℃에서 72시간 보존하고, 다이싱 필름을 얻었다.
실시예 1 내지 5·비교예 1 내지 8에 있어서의 다이싱 필름 일체형 반도체 이면 보호 필름의 제작
표 1에 따라 원료·약품을 메틸에틸케톤에 용해하고, 고형분 농도 28중량％의 수지 조성물 용액을 조제하고, 수지 조성물의 용액을 박리 라이너(실리콘 이형 처리한 두께 50㎛의 폴리에틸렌테레프탈레이트 필름)에 도포하고, 130℃에서 2분간 건조시켜, 반도체 이면 보호 필름을 얻었다. 반도체 이면 보호 필름을, 다이싱 필름의 점착제층에 핸드 롤러로 적층하여, 다이싱 필름 일체형 반도체 이면 보호 필름을 얻었다.
실시예 1 내지 5·비교예 1 내지 8에 있어서의 다이싱 필름 일체형 반도체 이면 보호 필름의 구조
실시예 1 내지 5·비교예 1 내지 8에 있어서의 다이싱 필름 일체형 반도체 이면 보호 필름의 구조는, 도 11에 나타내는 그것과 같다. 실시예 1 내지 5·비교예 1 내지 8의 다이싱 필름 일체형 반도체 이면 보호 필름은, 다이싱 필름과, 다이싱 필름의 점착제층 상에 위치하는 반도체 이면 보호 필름으로 이루어진다. 다이싱 필름은, EVA 필름과 점착제층으로 이루어진다.
실시예 6 내지 9에 있어서의 다이싱 필름 일체형 반도체 이면 보호 필름의 제작
표 1에 따라 원료·약품을 메틸에틸케톤에 용해하고, 고형분 농도 28중량％의 수지 조성물 용액을 조제하고, 수지 조성물의 용액을 박리 라이너에 도포하고, 130℃에서 2분간 건조시켜, 레이저 마크층(이하, 「LM층」이라는 경우가 있음)을 얻었다. 웨이퍼 마운트층(이하, 「WM층」이라는 경우가 있음)은, 레이저 마크층과 같은 순서로 제작했다. 레이저 마크층과 웨이퍼 마운트층을 100℃, 0.6MPa로 라미네이터에서 적층하여, 반도체 이면 보호 필름을 얻었다. 반도체 이면 보호 필름을, 다이싱 필름의 점착제층에 핸드 롤러로 적층하여, 다이싱 필름 일체형 반도체 이면 보호 필름을 얻었다.
실시예 6 내지 9에 있어서의 다이싱 필름 일체형 반도체 이면 보호 필름의 구조
실시예 6 내지 9에 있어서의 다이싱 필름 일체형 반도체 이면 보호 필름의 구조는, 도 2에 나타내는 그것과 같다. 실시예 6 내지 9의 다이싱 필름 일체형 반도체 이면 보호 필름은, 다이싱 필름과, 다이싱 필름의 점착제층 상에 위치하는 반도체 이면 보호 필름으로 이루어진다. 다이싱 필름은, EVA 필름과 점착제층으로 이루어진다. 반도체 이면 보호 필름은, 레이저 마크층과 웨이퍼 마운트층으로 이루어진다. 레이저 마크층은, 도 2의 제1층(111)에 상당한다. 웨이퍼 마운트층은, 도 2의 제2층(112)에 상당한다.
두께 측정
다이싱 필름 일체형 반도체 이면 보호 필름을 동결 절단하고, 현미경 「VHX-2000(KEYENCE제)」으로 단면 관찰을 행하고, 각 층의 두께를 계측했다. 각 층에 있어서의 가장 두꺼운 부분의 두께를 표 1·2에 나타낸다.
반도체 이면 보호 필름에 있어서의 신율의 측정
다이싱 필름 일체형 반도체 이면 보호 필름의 반도체 이면 보호 필름을 박리하고, 반도체 이면 보호 필름으로부터, 폭 25㎜의 시험편을 잘라냈다. 시험편을, 인장 시험기 「오토그래프(AUTOGRAPH)AG-X(SHIMADZU사제)」에 척간 거리 100㎜가 되게 세트하고, 0℃의 분위기 하에서 속도 50㎜/min으로 시험편을 잡아 당기고, 완전히 파단했을 때의 신장량을 측정하여, 「신율」을 다음 식에서 구했다. 이 식에 의하면, 파단 시의 척간 거리가 200㎜인 경우, 신율은 100％가 된다.
(파단 시의 척간 거리-인장 전의 척간 거리)/인장 전의 척간 거리×100
다이싱 필름에 있어서의 신율의 측정
다이싱 필름 일체형 반도체 이면 보호 필름의 다이싱 필름을 박리하고, 다이싱 필름으로부터, 폭 10㎜의 시험편을 잘라냈다. 시험편을, 인장 시험기 「오토그래프(AUTOGRAPH)AG-X(SHIMADZU사제)」에 척간 거리 50㎜가 되게 세트하고, 25℃ 또는 -15℃의 분위기 하에서 속도 300㎜/min으로 시험편을 잡아 당기고, 완전히 파단했을 때의 신장량을 측정하여, 「신율」을 다음 식에서 구했다. 이 식에 의하면, 파단 시의 척간 거리가 100㎜인 경우, 신율은 100％가 된다.
(파단 시의 척간 거리-인장 전의 척간 거리)/인장 전의 척간 거리×100
레이저 인자성 평가
다이싱 필름 일체형 반도체 이면 보호 필름의 반도체 이면 보호 필름(실시예 6 내지 9에서는 웨이퍼 마운트층)에 실리콘 웨이퍼를, 온도 80℃, 0.15MPa로 라미네이터로 접합했다. 반도체 이면 보호 필름(실시예 6 내지 9에서는 레이저 마크층)에, 레이저 마킹 장치 「MD-S9910」(KEYENCE사제)으로, 레이저 파워 0.23W, 마킹 스피드300㎜/s, 주파수 10㎑의 조건으로 레이저를 다이싱 필름 너머로 조사했다. 레이저 조사에서 반도체 이면 보호 필름에 관통 구멍이 형성된 경우를 ×로 하고, 관통 구멍이 형성되지 않은 경우를 ○으로 했다.
다이싱 필름의 찢어짐 평가
두께 300㎛의 12인치 웨이퍼를 한 변이 3mm인 정사각형의 칩 크기로 다이싱하고, 다이싱 필름 일체형 반도체 이면 보호 필름의 반도체 이면 보호 필름에 다이싱 후 웨이퍼를 온도 80℃, 0.15MPa로 라미네이터로 접합했다. 익스팬더 「DDS2300(DISCO사제)」로 -15℃에서 2분간 냉각하고, 밀어 올림양 15㎜, 밀어 올림 속도 150㎜/s로 익스팬드하고, 그 상태에서 1분간 유지하고, 다이싱 필름에 찢어짐이 있는지 여부를 관찰했다. 다이싱 필름에 찢어짐이 있는 경우를 ×로 하고, 찢어짐이 없는 경우를 ○으로 했다.
분단성 평가
두께 300㎛의 12인치 웨이퍼를 한 변이 3mm인 정사각형의 칩 크기로 다이싱하고, 다이싱 필름 일체형 반도체 이면 보호 필름의 반도체 이면 보호 필름에 다이싱 후 웨이퍼를 온도 80℃, 0.15MPa로 라미네이터로 접합했다. 익스팬더 「DDS2300(DISCO사제)」로 -15℃에서 2분간 냉각하고, 밀어 올림양 15㎜, 밀어 올림 속도 150㎜/s로 익스팬드하고, 그 상태에서 1분간 유지했다. 익스팬드를 풀고, 밀어 올림양 15㎜, 밀어 올림 속도 1㎜/s로 다시 밀어 올려, 다이싱 필름과 히터 사이의 거리 20㎜, 회전 속도 5°/s, 200℃에서 다이싱 필름의 밀어 올림 영역을 가열하고, 수축시켰다. 그 후, 반도체 이면 보호 필름에 있어서, 칩 각각과 접한 사각 형상의 접촉 영역을 관찰했다. 접촉 영역의 윤곽을 구성하는 4개의 각 선분이 칩을 따라 연장되어 있는지를 관찰했다. 다음 식에서 분단율을 산출하고, 분단율이 90％ 이상인 경우를 A, 90％ 미만 70％ 이상인 경우를 B, 70％ 미만 50％ 이상인 경우를 C, 50％ 미만 30％ 이상인 경우를 D, 30％ 미만을 E로 했다. 칩이 익스팬드로 다이싱 필름으로부터 박리된 경우에는 ×로 했다.
분단율=칩을 따라 연장하는 선분의 수/전체 선분의 수×100
Figure pat00001
Figure pat00002

Claims (8)

  1. 기재층 및 상기 기재층 상에 위치하는 점착제층을 포함하는 다이싱 필름과,
    상기 점착제층 상에 위치하는 필름
    을 포함하는 시트이며,
    상기 점착제층의 두께가 2㎛ 내지 10㎛이며,
    상기 필름의 두께가 5㎛ 내지 20㎛이며,
    상기 시트는,
    상기 시트의 상기 필름에, 개질 영역을 갖는 반도체 웨이퍼를 고정하는 공정과,
    상기 다이싱 필름을 확장함으로써 상기 개질 영역을 기점으로 상기 반도체 웨이퍼를 분단하는 공정
    을 포함하는 반도체 장치의 제조 방법에 사용하기 위한 것인, 시트.
  2. 제1항에 있어서, 0℃에서의 상기 필름의 파단 신율이 20％ 이하인, 시트.
  3. 제1항에 있어서, 상기 다이싱 필름에 있어서, -15℃ 파단 신율의 25℃ 파단 신율에 대한 비가 0.3 이상 1 미만인, 시트.
  4. 제1항에 있어서, 상기 기재층의 양면은, 제1 주면과 제2 주면으로 정의되고,
    상기 제1 주면 상에 점착제층이 위치하며,
    상기 제1 주면의 표면 조도는, 상기 제2 주면의 표면 조도보다도 크고,
    상기 제2 주면의 표면 조도는 200㎚ 이하인,
    시트.
  5. 제1항에 있어서, 상기 필름이 반도체 이면 보호 필름인, 시트.
  6. 제1항에 있어서, 상기 기재층이, 에틸렌-아세트산비닐 공중합체층을 포함하는, 시트.
  7. 박리 라이너와,
    상기 박리 라이너 상에 위치하는, 제1항에 기재된 시트
    를 포함하는, 테이프.
  8. 제1항 내지 제7항 중 어느 한 항에 기재된 시트의 상기 필름에, 상기 개질 영역을 갖는 상기 반도체 웨이퍼를 고정하는 공정과,
    상기 다이싱 필름을 확장함으로써 상기 개질 영역을 기점으로 상기 반도체 웨이퍼를 분단하는 공정
    을 포함하는 반도체 장치의 제조 방법.
KR1020170148639A 2016-11-14 2017-11-09 시트, 테이프 및 반도체 장치의 제조 방법 KR20180054461A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016221443A JP6812213B2 (ja) 2016-11-14 2016-11-14 シート、テープおよび半導体装置の製造方法
JPJP-P-2016-221443 2016-11-14

Publications (1)

Publication Number Publication Date
KR20180054461A true KR20180054461A (ko) 2018-05-24

Family

ID=62172120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170148639A KR20180054461A (ko) 2016-11-14 2017-11-09 시트, 테이프 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JP6812213B2 (ko)
KR (1) KR20180054461A (ko)
CN (1) CN108084912A (ko)
SG (1) SG10201708893XA (ko)
TW (1) TWI733931B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092157A (ja) * 2018-12-05 2020-06-11 日東電工株式会社 ダイシングダイボンドフィルム
CN111524848A (zh) * 2019-02-01 2020-08-11 相丰科技股份有限公司 拉伸膜扩张方法及膜扩张机
JP2020145392A (ja) * 2019-03-08 2020-09-10 日東電工株式会社 ダイシングテープ、及び接着フィルム付きダイシングテープ
WO2020194613A1 (ja) * 2019-03-27 2020-10-01 日立化成株式会社 半導体装置の製造方法、ダイボンディングフィルム、及びダイシング・ダイボンディング一体型接着シート
JP7411381B2 (ja) * 2019-10-28 2024-01-11 藤森工業株式会社 ダイシングテープ、及び半導体部品の製造方法
CN111349403A (zh) * 2020-03-27 2020-06-30 深圳市伟业鑫精密科技有限公司 用于电子设备的复合片材以及制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074136A (ja) * 2008-08-20 2010-04-02 Hitachi Chem Co Ltd 半導体装置の製造方法
KR101555741B1 (ko) * 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
CN104508069B (zh) * 2012-08-02 2017-03-29 琳得科株式会社 膜状粘接剂、半导体接合用粘接片、和半导体装置的制造方法
JP6211771B2 (ja) * 2013-02-08 2017-10-11 日東電工株式会社 粘着テープ
JP6091954B2 (ja) * 2013-03-26 2017-03-08 リンテック株式会社 粘着シート、保護膜形成用フィルム、保護膜形成用複合シート、およびマーキング方法
KR102221484B1 (ko) * 2014-03-24 2021-02-26 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트 및 가공물의 제조 방법
JP6334223B2 (ja) * 2014-03-26 2018-05-30 リンテック株式会社 粘着シート
JP6295135B2 (ja) * 2014-04-24 2018-03-14 日東電工株式会社 ダイシング・ダイボンドフィルム

Also Published As

Publication number Publication date
TWI733931B (zh) 2021-07-21
SG10201708893XA (en) 2018-06-28
CN108084912A (zh) 2018-05-29
JP6812213B2 (ja) 2021-01-13
JP2018081954A (ja) 2018-05-24
TW201833271A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
JP6812213B2 (ja) シート、テープおよび半導体装置の製造方法
TWI521578B (zh) 切晶黏晶膜
KR101647260B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP5681374B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5439264B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
TWI768030B (zh) 切晶黏晶膜
TWI789409B (zh) 黏晶膜、切晶黏晶膜及半導體裝置製造方法
KR102397666B1 (ko) 다이 본드 필름, 다이싱 시트 부착 다이 본드 필름, 반도체 장치 및 반도체 장치의 제조 방법
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
KR101563765B1 (ko) 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치
TW201704409A (zh) 半導體背面用膜及其用途
TW201907470A (zh) 切晶帶、切晶黏晶膜、及半導體裝置之製造方法
JP6577341B2 (ja) 積層体および半導体装置の製造方法
TW201905995A (zh) 切晶帶一體型接著性片材
TW202035605A (zh) 接著膜、附有切晶帶之接著膜、及半導體裝置製造方法
KR20170056446A (ko) 적층체 및 합동체·조합의 회수 방법·반도체 장치의 제조 방법
KR102559864B1 (ko) 적층체 및 합동체·반도체 장치의 제조 방법
KR102430188B1 (ko) 시트, 테이프 및 반도체 장치의 제조 방법
KR20160129756A (ko) 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
KR102444114B1 (ko) 시트, 테이프, 및 반도체 장치의 제조 방법
TW202028392A (zh) 切晶黏晶膜
TW202039612A (zh) 切晶黏晶膜