KR20180037770A - 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 제조방법 - Google Patents

아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 제조방법 Download PDF

Info

Publication number
KR20180037770A
KR20180037770A KR1020160128370A KR20160128370A KR20180037770A KR 20180037770 A KR20180037770 A KR 20180037770A KR 1020160128370 A KR1020160128370 A KR 1020160128370A KR 20160128370 A KR20160128370 A KR 20160128370A KR 20180037770 A KR20180037770 A KR 20180037770A
Authority
KR
South Korea
Prior art keywords
substrate
passivation layer
amine
diode
based polymer
Prior art date
Application number
KR1020160128370A
Other languages
English (en)
Other versions
KR102221385B1 (ko
Inventor
나문경
강인호
김상철
문정현
방욱
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020160128370A priority Critical patent/KR102221385B1/ko
Publication of KR20180037770A publication Critical patent/KR20180037770A/ko
Application granted granted Critical
Publication of KR102221385B1 publication Critical patent/KR102221385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 기판 상부에 얼라인 키를 형성하는 단계, 상기 얼라인 키를 통해 도판트를 주입하는 단계, 상기 기판 및 상기 도판트에 열처리를 하는 단계, 상기 기판의 상부에 컨택 비아 및 전극을 형성하는 단계를 포함하는 다이오드 제조방법에 있어서, 상기 기판의 상부에 컨택 비아 및 전극을 형성하는 단계 이후에, 전극이 배치되지 않은 영역에 아민계 폴리머 용액을 습식코팅하여 순방향 및 역방향 특성이 향상되는 패시베이션층을 형성하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 용액을 이용하여 원하는 패턴의 패시베이션층을 형성 가능하며, 저온에서 습식공정을 통해 패시베이션층을 형성하기 때문에 기판의 변형 및 순방향과 역방향 모두에서 특성저하가 방지된다. 또한, 패시베이션층 적용을 통해 외부 환경으로부터 소자를 보호 가능하며, 표면 누설전류 감소로 인해 순방향 특성이 향상되고 패시베이션층 전계완화 효과로 역방향 특성이 향상되어 다이오드 전체의 전기적 특성 향상 효과를 얻을 수 있다. 뿐만 아니라, 저온에서 습식공정을 통해 패시베이션층을 형성하기 때문에 진공 장치가 필요하지 않으며, 고온 및 기체로부터 작업자의 안전이 보장된다.

Description

아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 제조방법 {The silicon carbide diodes and manufacturing methods, including the amine-based polymer}
본 발명은 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 그 제조방법에 관한 것으로, 더욱 상세하게는 용액을 이용하여 원하는 패턴의 패시베이션을 형성 가능하며, 저온에서 습식공정을 통해 패시베이션층을 형성하기 때문에 기판의 변형 및 순방향과 역방향 모두에서 특성저하가 방지되는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 그 제조방법에 관한 것이다.
다이오드(diode)란 전류를 옴의 법칙에 따라 순방향 전압에서는 전류가 흐르고, 역방향에서는 전류가 거의 흐르지 않는 성질을 가진 반도체 소자(semiconductor device)를 말한다. 이러한 다이오드는 20세기 중반에 실리콘을 기반으로 상용화되었으며 꾸준히 개발되어 사용되어 왔다. 하지만 기존 실리콘 재료의 물성적 한계로 인해 실리콘보다 우수한 물성을 가진 전력반도체 소자의 개발에 대한 필요성이 대두되고 있다. 다이오드 제작에 사용되는 물질은 높은 항복전압, 적은 손실, 빠른 스위칭 등과 같은 특성을 구현할 수 있어야 한다. 그 중 탄화규소(silicon carbide, SiC) 및 질화칼륨(gallium nitride, GaN)은 실리콘에 비해 넓은 밴드갭 에너지(band gap energy)를 가진 와이드 밴드갭 반도체 물질로 실리콘을 대체할 수 있는 다이오드 재료이다. 그 중 탄화규소는 밴드갭 에너지가 약 3.2 내지 3.3eV로 실리콘에 비해 3배, 절연파괴전압이 3MV/cm로 실리콘의 약 10배를 가지고 있으며, 열전도도가 3.7W/cm·K로 실리콘의 3배 특성을 가지고 있다. 이러한 특성으로 인해 높은 항복전압 특성을 나타내며 고온에서도 낮은 손실을 가지는 다이오드 재료라고 할 수 있다.
고전압용으로 제조되는 탄화규소 다이오드는 작동시 외부와의 절연뿐만 아니라 실제 전계(electric field)가 형성되는 곳을 서로 전기적으로 절연시켜 주는 패시베이션(passivation) 층이 필수적이다. 기존 실리콘을 이용한 반도체 공정에서는 패시베이션 층으로 산화막(SiO2)을 주로 이용하였고, 산화막을 형성하기 위해서는 고온 공정을 필요로 하거나, 또는 위험한 소스 기체(source gas)를 사용하는 공정이 수반된다. 이는 탄화규소를 이용한 산화막 형성에도 실리콘과 같은 공정을 사용하고 있다. 산화막 형성 공정은 크게 열 산화법(thermal oxidation), 화학기상증착법(chemical vapor deposition, CVD)이 있다. 그 중 패시베이션층으로 적용하기 위해서 열 산화법을 적용하게 되면, 기판 소재인 탄화규소가 소모되는 공정을 수반하므로 실질적으로 적용이 불가능하다.
화학기상증착법은 기판에 온도를 증가시키고 실리콘(Si)과 산소(O)를 제공할 수 있는 전구체(precusor)로 실란 가스(SiH4)와 이산화질소(NO2)와 같은 반응성 가스를 반응성 챔버 내에 공급하여 기판 표면에서 반응을 일으켜 산화막을 증착하는 방법이다. 이와 같은 화학기상증착법은 반응을 일으키는 방법에 따라 열화학기상증착법(thermal CVD), 광화학기상증착법(photo CVD), 플라즈마기상증착법(plasma enhanced CVD), 상압화학기상증착법(atmopheric pressure CVD), 진공화학기상증착법(low pressure CVD) 등으로 나뉜다.
종래의 화학기상증착법을 이용하여 기판 상부에 패시베이션층을 형성할 경우 고온에서 공정을 수행하거나, 고온의 로(furnace)에서 공정을 수행하게 되면 고온에서 장기간 열처리에 의해 탄화규소 기판에 스트레스가 가해져 기판의 비틀림 현상이 발생하게 된다. 특히 플라즈마를 이용하는 화학기상증착법은 증착시 제조된 탄화규소 소자가 플라즈마에 노출되게 되며, 이는 산화막 특성을 저하시키는 요인이 된다. 산화막 내의 이동전하(mobile oxide charge), 고정 산화 전하(fixed oixde charge) 등에 의해 누설전류가 발생하고 높은 전계에서 소자의 파괴를 유발하기도 한다. 또한 산화막은 측정을 위한 전극을 형성하기 위해서는 건식 에칭 공정을 이용한 산화막 식각 공정이 뒤따른다. 하지만 이와 같이 건식 식각시 제작된 다이오드 표면까지 식각되어 다이오드의 특성을 저하시키는 문제점이 있다.
따라서 본 발명의 목적은, 용액을 이용하여 원하는 패턴의 패시베이션층을 형성 가능하며, 저온에서 습식공정을 통해 패시베이션층을 형성하기 때문에 기판의 변형 및 순방향과 역방향 모두에서 특성저하가 방지되는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 그 제조방법을 제공하는 것이다.
또한, 패시베이션층 적용을 통해 외부 환경으로부터 소자를 보호 가능하며, 표면 누설전류 감소로 인해 순방향 특성이 향상되고 패시베이션층 전계완화 효과로 역방향 특성이 향상되어 다이오드 전체의 전기적 특성 향상 효과를 얻을 수 있는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 그 제조방법을 제공하는 것이다.
뿐만 아니라, 저온에서 습식공정을 통해 패시베이션층을 형성하기 때문에 진공 장치가 필요하지 않으며, 고온 및 기체로부터 작업자의 안전이 보장되는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 그 제조방법을 제공하는 것이다.
상기한 목적은, 기판 상부에 얼라인 키를 형성하는 단계, 상기 얼라인 키를 통해 도판트를 주입하는 단계, 상기 기판 및 상기 도판트에 열처리를 하는 단계, 상기 기판의 상부에 컨택 비아 및 전극을 형성하는 단계를 포함하는 다이오드 제조방법에 있어서, 상기 기판의 상부에 컨택 비아 및 전극을 형성하는 단계 이후에, 전극이 배치되지 않은 영역에 아민계 폴리머 용액을 습식코팅하여 순방향 및 역방향 특성이 향상되는 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법에 의해서 달성된다.
여기서, 상기 패시베이션층을 형성하는 단계는, 상기 아민계 폴리머 용액 중 용매를 건조시켜 아민계 폴리머만 상기 기판의 상부에 형성되도록 기판을 열처리하는 단계를 더 포함하며, 상기 기판을 열처리하는 단계는, 100 내지 400℃에서 이루어지는 것이 바람직하다.
상기 아민계 폴리머 용액은 아민계 폴리머와 용매를 혼합한 용액이며, 상기 아민계 폴리머는 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아미드이미드(polyamideimide), 폴리아크릴아미드(polyacrylamide), 폴리에틸렌이민(polyethyleneimine) 및 이의 혼합으로 이루어진 군으로부터 선택되며, 상기 용매는 쌍극성 아프로틱 용매(dipolar aprotic solvent)인 N,Ndimethylacetamide(DMAc), N-methylpyrrolidione(NMP) 또는 dimethylformamide(DMF) 중 적어도 어느 하나인 것이 바람직하다.
또한, 상기 아민계 폴리머 용액은 100 내지 2000cP의 점도로 이루어진 것이 바람직하다.
상기한 목적은 또한, 기판-도판트-패시베이션층을 포함하는 실리콘 카바이드 다이오드에 있어서, 상기 패시베이션층은, 아민계 폴리머의 코팅을 통해 이루어지며, 순방향 및 역방향 특성이 향상되는 패시베이션층 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드에 의해서도 달성된다.
여기서, 상기 아민계 폴리머는 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아미드이미드(polyamideimide), 폴리아크릴아미드(polyacrylamide), 폴리에틸렌이민(polyethyleneimine) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것이 바람직하다.
상술한 본 발명의 구성에 따르면, 용액을 이용하여 원하는 패턴의 패시베이션층을 형성 가능하며, 저온에서 습식공정을 통해 패시베이션층을 형성하기 때문에 기판의 변형 및 순방향과 역방향 모두에서 특성저하가 방지된다.
또한, 패시베이션층 적용을 통해 외부 환경으로부터 소자를 보호 가능하며, 표면 누설전류 감소로 인해 순방향 특성이 향상되고 패시베이션층 전계완화 효과로 역방향 특성이 향상되어 다이오드 전체의 전기적 특성 향상 효과를 얻을 수 있다.
뿐만 아니라, 저온에서 습식공정을 통해 패시베이션층을 형성하기 때문에 진공 장치가 필요하지 않으며, 고온 및 기체로부터 작업자의 안전이 보장된다.
도 1은 본 발명의 실시예에 따른 아민계 폴리머를 포함한 실리콘 카바이드 다이오드의 단면도이고,
도 2는 다이오드 제조방법의 순서도이고,
도 3은 아민계 폴리머층의 경화 열처리 온도에 따른 누설전류를 나타낸 그래프이고,
도 4는 비교예 및 실시예에 따른 다이오드의 이상계수를 나타낸 그래프이고,
도 5는 비교예 및 실시예에 따른 다이오드의 항복전압을 나타낸 그래프이다.
이하 도면을 참고하여 본 발명에 따른 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 및 제조방법을 상세히 설명한다.
아민계 폴리머를 포함한 실리콘 카바이드 다이오드(100)는, 도 1에 도시된 바와 같이 기판(110)-도판트(130)-전극(190)-패시베이션층(150)을 포함하는 구조로 이루어져 있으며, 이 이외에도 컨택 비아(170)를 더 포함할 수 있다. 여기서 패시베이션층(150)은 아민계 폴리머의 코팅을 통해 이루어지는 것이 본 발명의 특징이다.
이러한 구조를 가지는 다이오드(100)의 제조방법은, 도 2에 도시된 바와 같이 기판의 상부에 얼라인 키를 형성한다(S1).
실리콘 카바이드(silicon carbide, SiC)를 이용하여 고전압 다이오드(100)의 제조를 위해서는 많은 반도체 공정을 거치게 된다. 먼저, 실리콘 카바이드 다이오드(100)를 제조 가능하도록 기판(110)은 실리콘 카바이드(SiC)를 사용하여 제조한다. 실리콘 카바이드 기판(110)은 기판본체(111)와, 기판본체(111)의 상부에 에피층(epi layer, 113)이 적층된 형태로 이루어진다. 에피층(113)은 기판본체(111)와 동일한 결정방위를 가지며 기판본체(111)의 상부에 얇게 피복되는 층을 말한다. 이러한 실리콘 카바이드 기판(110)의 상부에 포토리소그래피(photolithography) 공정을 통해 얼라인 키(align key)를 형성한다. 얼라인 키는 이후의 포토리소그래피 공정에서 포토레지스트를 이용해 패턴을 형성할 때 정렬을 맞추는 기준이 된다.
이를 상세히 설명하면 먼저 선택영역에만 이온주입을 하기 위하여 이온주입 마스크를 형성한다. 이온주입 마스크는 먼저 산화막을 증착한 후에 포토리소그래피 공정을 통해 포토레지스트 패턴을 형성한 후 산화막을 식각한다. 포토레지스트를 제거하면 이온주입 마스크의 제작이 완료된다. 이후 식각 공정을 통해 원하는 패턴의 패턴홈(115)이 형성된다.
이온주입법을 통해 패턴홈(115)에 도판트(130)를 주입한다(S2).
에피층(113)의 전계가 형성되는 곳에 접합(junction)을 형성하는 데, 이를 위해 에피층(113)에 형성된 패턴홈(115)에 이온주입법을 이용하여 도판트(dopant, 130)를 주입하게 된다. 여기서 도판트(130)는 n형 반도체의 경우 안티몬(Sb), 비소(As), 인(P), 질소(N) 등과 같은 원소를 사용하고, p형 반도체의 경우 알루미늄(Al), 붕소(B), 갈륨(Ga), 인듐(In) 등의 원소를 사용하는 데 이러한 원소는 한정되지는 않는다.
열처리를 통해 도판트(130)의 활성화 및 탄화규소 기판(110)의 결정격자 손상을 회복시킨다(S3).
도판트(130) 및 실리콘 카바이드 기판(110)에 열처리를 한다. 주입된 도판트(130)는 전계를 형성하기 위한 캐리어(carrier) 역할을 하기 때문에 고온 열처리를 통해 활성화시키고, 실리콘 카바이드의 결정격자 손상을 회복시킨다. 만약 도판트(130)가 활성화되지 못하면 오히려 저항으로 작용하여 전계의 흐름을 방해하게 된다.
S2 단계에서 이온 주입법을 이용하여 도판트(130)를 주입할 때 고 에너지가 가해지는 이온 주입법을 통해 도판트(130)를 주입하게 된다. 이온 주입 공정은 주입하고자 하는 도판트(130)를 이온 상태에서 가속화시켜 주입하게 되는데, 이때 실리콘 카바이드 결정의 규칙성에 손상을 주게 되므로 결정성이 저하된다. 즉 도판트(130)를 주입할 때 고 에너지에 의해 실리콘 카바이드 기판(110)의 결정격자 손상이 유발된다. 따라서 실리콘 카바이드 기판(110)의 결정격자 손상을 회복시키고 도판트(130)의 활성화를 위해 고온 활성화 열처리를 하게 된다.
주입된 도판트(130)의 활성화 및 실리콘 카바이드 기판(110)의 결정격자 손상 회복을 위한 고온 활성화 열처리는 1650 내지 1750℃의 온도에서 불활성 가스 분위기 하에서 이루어지며, 이때 시간은 30분 내지 2시간 정도 이루어지는 것이 바람직하다. 열처리 온도가 1650℃ 미만일 경우 결정격자 손상이 완전히 회복되지 않으며, 도판트(130)가 활성화되지 않아 면저항이 증가하며, 이에 따른 누설전류 또한 증가하게 된다. 또한 열처리 온도가 1750℃를 초과할 경우 실리콘 카바이드 기판(110)의 결정격자 손상의 측정이 불가능하다는 문제가 있다.
S2 단계에서의 이온 주입은 제작하는 소자의 구조에 따라 도판트(130)의 종류가 같거나 다른 것을 1 내지 4회까지 진행하거나 또는 이온 주입을 하지 않고 반도체와 금속 간의 접합이 되는 구조의 소자를 제작할 수도 있다. 에피층(113)에 이온주입 공정이 진행된 경우에는 그 부분은 상부에 오믹 컨택(191)이 형성되도록 한다.
실리콘 카바이드 기판(110)의 상부에 컨택 비아(170) 및 전극(190)을 형성한다(S4).
도판트(130)가 외부로 노출된 기판(110)의 영역에 컨택 비아(contact via, 170) 및 전극(190)을 형성한다. 컨택 비아(170)는 전극(190)이 반도체와 접촉을 하도록 형성하는 곳으로, 이온주입이 된 기판(110)일 경우 형성 후에 오믹 컨택(191)이 형성되고, 이온주입이 되지 않았을 경우 금속이 오믹 컨택(191)이 형성되지 않는다. 컨택 비아(170)의 상부 또는 하부에는 오믹 컨택(ohmic contact, 191)이 배치되고, 그 상부에 패드 메탈(pad metal, 193)을 배치하여 전극(190)을 형성한다.
전극(190)이 배치되지 않은 영역에 아민계 폴리머 용액을 습식코팅하여 순방향 및 역방향 특성이 향상되는 패시베이션층(150)을 형성한다(S5).
아민계 폴리머 용액을 이용하여 고전압용 다이오드(100)에 공급되는 고전압을 견딜 수 있도록 기판(110)에서 전계가 형성되는 곳을 절연시키거나 패시베이션(passivation) 역할을 하는 패시베이션층(150)을 형성한다. 패시베이션층(150)은 제조된 다이오드(100)를 외부 환경으로부터 보호 및 성능 저하를 방지하기 위하여 존재한다. 패시베이션층(150)이 적용되지 않은 다이오드는 항복이 일어날 때 회복 불가한 항복이 일어나 소자가 재구동되지 않는다는 문제점이 있다. 따라서 본 발명에서는 아민계 폴리머 용액을 이용하여 용액 공정이 가능하며 습식코팅을 통해 패시베이션층(150)이 형성된다. 아민계 폴리머를 적용한 다이오드(100)의 경우 단순히 항복전압이 향상될 뿐만 아니라 회복가능한 항복전압이 발생하도록 하여 소자에 정격이상의 전압이 가해져도 소자의 파괴가 일어나지 않아 재구동시 소자가 구동을 하게 된다.
아민계 폴리머 용액은 아민계 폴리머와 용매가 혼합된 용액을 말하며, 이러한 아민계 폴리머 용액을 이용하여 패시베이션층(150)을 형성할 경우 원하는 영역에만 패시베이션층(150)을 형성할 수 있어 종래에 식각 단계를 이루지 않아도 패턴 형성이 가능하다. 종래의 경우 진공 또는 고온의 조건에서 건식 식각 단계를 거쳤는데, 건식 식각 단계를 거칠 경우 별도의 진공 장비가 필요하거나 고온에서 반응성이 큰 기체를 이용하여 작업하기 때문에 작업자의 안전이 보장되지 못할 뿐만 아니라 기판이 변형되어 다이오드의 특성이 저하된다. 하지만 아민계 폴리머 용액을 이용하여 패시베이션층(150)을 형성할 경우 기판(110)의 변형이 발생하지 않으며, 원하는 패턴을 선택적으로 즉 전극(190)이 배치되지 않은 영역에 선택적으로 패터닝할 수 있으며 필요에 따라서 선택적으로 지울 수 있어 패터닝이 매우 용이하다.
아민계 폴리머는 일반적인 폴리머 물질에 비해 열안정성이 우수하며, 낮은 유전상수를 가지기 때문에 패시베이션층(150)에 적합한 물질이다. 이와 같은 아민계 폴리머는 패터닝이 용이하도록 용매와 함께 혼합하여 사용하는 데, 용매는 N,Ndimethylacetamide(DMAc), N-methylpyrrolidione(NMP) 또는 dimethylformamide(DMF)와 같은 쌍극성 아프로틱 용매(dipolar aprotic solvent)인 것이 바람직하다. 패시베이션층(150)을 형성하기 위해 아민계 폴리머 용액은 100 내지 2000cP의 점도로 이루어지는 것이 바람직하다. 점도가 100cP 미만일 경우 패시베이션층(150)을 반복 코팅하는 횟수가 늘어나 공정 시간이 길어지고 작업자가 번거롭다는 단점이 있다. 또한 2000cP를 초과할 경우 점도가 높아 코팅하기 용이하지 못하며, 이로 인해 균일한 코팅이 이루어지지 않을 수도 있다. 또한 아민계 폴리머 용액 중 아민계 폴리머의 함량은 20 내지 80wt%인 것이 바람직한데, 아민계 폴리머가 20wt% 미만일 경우 아민계 폴리머의 함량이 적어 반복 코팅을 해야하는 번거로움이 있으며, 80wt%를 초과할 경우 아민계 폴리머가 균일하게 도포되지 않을 수 있다.
아민계 폴리머는 스핀코팅(Spin coating), 딥코팅(Dip coating), 스프레이코팅(Spray coating), 스크린프린팅(Screen printing), 슬롯코팅(Slot coating), 노즐프린팅(Nozzle printing), 슬롯-다이코팅(Slot-diecoating), 그라비어코팅(Gravure coating) 중 어느 하나의 방법을 이용하여 수행된다. 그 중 가장 바람직한 방법은 스핀코팅인데, 스핀코팅 공정을 통해 1000 내지 5000rpm 속도로 기판을 회전시켜 아민계 폴리머층을 형성한다.
이후 아민계 폴리머층에 존재하는 용매를 건조시켜 아민계 폴리머만 기판(110)의 상부에 형성되도록 기판(110)을 열처리하여 패시베이션층(150)을 형성한다. 이때 가열온도는 80 내지 400℃로 종래의 열산화법을 사용할 때의 온도인 1000 내지 1200℃보다 저온에서 가열이 수행된다. 가열에 의해 아민계 폴리머로 제조된 패시베이션층(150)이 기판의 상부에 형성된다.
도 3은 종래의 열산화법에 비해 아민계 폴리머층의 경화 열처리 온도를 저온에서 수행하였을 경우 온도에 따른 누설전류를 나타낸 그래프이다. 그래프에서 확인할 수 있는 바와 같이 200℃, 250℃, 300℃, 350℃에서는 누설전류가 거의 없는 데 비해, 400℃에서는 누설전류 수치가 점점 증가하는 것을 확인할 수 있으며, 450℃에서 경화 열처리를 진행한 경우에는 절연막으로서 역할을 수행하지 못할 정도로 누설전류가 높은 것을 확인할 수 있다. 따라서 본 발명에서는 가열온도를 80 내지 400℃ 범위 내에서 진행하여 패시베이션층의 누설전류가 증가하는 것을 방지하도록 하는 것이 바람직하다.
아민계 폴리머는 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아미드이미드(polyamideimide), 폴리아크릴아미드(polyacrylamide), 폴리에틸렌이민(polyethyleneimine) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것이 바람직하나 이에 한정되지는 않는다.
이러한 구성으로 이루어진 고전압용 다이오드(100)는 용액법을 통해 제조되며, 저온 습식공정을 통해 아민계 폴리머 패시베이션층(150)을 코팅하기 때문에 고온 및 기체로부터 작업자의 안전이 보장되며, 진공 장치를 별도로 구비하지 않아도 된다. 또한 기판(110)의 변형 및 특성저하를 방지할 수 있다.
이하 본 발명의 구체적인 비교예 및 실시예를 설명한다.
<비교예 1>
쇼트키 배리어 다이오드(schottky barrier diode, SBD) 제작을 위한 실리콘카바이드(SiC)는 에피층의 농도가 2×1015cm-3이고 두께가 15㎛인 것을 사용하였다. 쇼트키 배리어 다이오드는 반도체와 금속 간의 접촉에 의한 특성을 이용한 소자로서, 에피층의 특성에 따라 다이오드의 특성이 구현된다. 전면에는 별도의 이온주입 공정을 진행하지 않는다.
제작하는 다이오드의 뒷면(back-side)에 오믹 컨택을 형성하기 위하여 BOE(buffered oxide etchant)를 이용하여 세정 후, 니켈(Ni) 금속을 뒷면 전체에 증착하였다. RTA(rapid thermal annealing) 장비를 이용하여 950℃에서 90초간 열처리하여 오믹 컨택을 형성하였다.
그 후 전면 금속 형성을 위해 몰리브덴(Mo) 금속을 전면에 증착한 후, 포토리소그래피 공정을 통해 포토레지스트를 이용한 마스크 패턴을 형성하였다. 그리고 몰리브덴 금속 에천트를 이용하여 에칭을 한 후 포토레지스트를 이용하여 몰리브덴 금속 패턴 형성을 형성하여 다이오드를 제작하였다. 이후에 별도의 패시베이션층은 형성하지 않았으며, 제작된 다이오드의 전기적 특성 평가를 위해 순방향 특성과 역방향 특성을 측정하였다.
<비교예 2>
쇼트키 배리어 다이오드(schottky barrier diode, SBD) 제작을 위한 실리콘카바이드(SiC)는 에피층의 농도가 2×1015cm-3이고 두께가 15㎛인 것을 사용하였다. P base 층을 형성하기 위하여 선택영역에 이온 주입이 되도록 마스크를 제작하였다. 알루미늄(Al) 이온을 다중 에너지 단계로 나누어 총 이온 주입량(dose) 2.01×1014cm-2를 500℃로 이루어진 실리콘 카바이드 기판에 주입하였다. 쇼트키 배리어 다이오드는 반도체와 금속 간의 접촉에 의한 특성을 이용한 소자로서, 에피층의 특성에 따라 다이오드의 특성이 구현된다. 전면에는 별도의 이온주입 공정을 진행하지 않는다.
제작하는 다이오드의 뒷면(back-side)에 오믹 컨택을 형성하기 위하여 BOE(buffered oxide etchant)를 이용하여 세정 후, 니켈(Ni) 금속을 뒷면 전체에 증착하였다. RTA(rapid thermal annealing) 장비를 이용하여 950℃에서 90초간 열처리하여 오믹 컨택을 형성하였다.
그 후 전면 금속 형성을 위해 몰리브덴(Mo) 금속을 전면에 증착한 후, 포토리소그래피 공정을 통해 포토레지스트를 이용한 마스크 패턴을 형성하였다. 그리고 몰리브덴 금속 에천트를 이용하여 에칭을 한 후 포토레지스트를 이용하여 몰리브덴 금속 패턴 형성을 형성하여 다이오드를 제작하였다.
패시베이션(passivation)층으로 실리콘다이옥사이드 산화막(SiO2 막)을 형성하였다. 실리콘다이옥사이드 산화막은 화학기상증착법을 이용하여 실리콘 카바이드 기판에 1000Å 증착하고, 포토레지스트 패턴을 이용하여 패턴을 형성 후, BOE를 통해 에칭하여 컨택 부분을 형성하였다. 제작된 다이오드의 전기적 특성 평가를 위해 순방향 특성과 역방향 특성을 측정하였다.
<실시예>
쇼트키 배리어 다이오드(schottky barrier diode, SBD) 제작을 위한 실리콘카바이드(SiC)는 에피층의 농도가 2×1015cm-3이고 두께가 15㎛인 것을 사용하였다. 쇼트키 배리어 다이오드는 반도체와 금속 간의 접촉에 의한 특성을 이용한 소자로서, 에피층의 특성에 따라 다이오드의 특성이 구현된다. 전면에는 별도의 이온주입 공정을 진행하지 않는다.
제작하는 다이오드의 뒷면(back-side)에 오믹 컨택을 형성하기 위하여 BOE(buffered oxide etchant)를 이용하여 세정 후, 니켈(Ni) 금속을 뒷면 전체에 증착하였다. RTA(rapid thermal annealing) 장비를 이용하여 950℃에서 90초간 열처리하여 오믹 컨택을 형성하였다.
그 후 전면 금속 형성을 위해 몰리브덴(Mo) 금속을 전면에 증착한 후, 포토리소그래피 공정을 통해 포토레지스트를 이용한 마스크 패턴을 형성하였다. 그리고 몰리브덴 금속 에천트를 이용하여 에칭을 한 후 포토레지스트를 이용하여 몰리브덴 금속 패턴 형성을 형성하여 다이오드를 제작하였다.
패시베이션(passivation)층으로 폴리이미드(polyimide)층을 형성하였다. 폴리이미드를 적용한 다이오드는 폴리이미드 도포 후 포토리소그래피 공정을 이용하여 패턴을 형성하였다. 최종 경화는 300℃의 질소 분위기 하에서 한 시간 동안 진행하였으며, 제작된 다이오드의 전기적 특성 평가를 위해 순방향 특성과 역방향 특성을 측정하였다.
다이오드의 순방향 특성을 통해 구동 전압을 평가할 수 있고, 역방향 특성을 통해 다이오드의 항복특성을 평가할 수 있다. 특히 도 4에 도시된 바와 같이 순방향 특성 그래프에서 이상계수(idelity factor)를 평가한 결과, 몰리브덴 금속을 이용한 다이오드는 패시베이션층을 포함하지 않는(none passivation) 다이오드로 이는 이상계수가 1.04로 낮은 값을 나타내는 것을 확인할 수 있었다. 이에 비해 실리콘다이옥사이드 산화막(oxide) 및 폴리이미드(polyimide)로 이루어진 패시베이션층을 적용한 다이오드의 경우에는 두 가지 물질을 적용한 후 모두 이상계수가 1.03으로 패시베이션층이 형성되지 않은 경우보다 순방향 특성이 향상되는 것을 알 수 있다. 다이오드의 이상계수는 제작된 다이오드가 완벽할수록 1에 가까운 값을 나타내며, 일반적으로 1.1 내지 1.5의 값을 가진다. 비교예의 다이오드는 패시베이션층을 포함하지 않더라도 1에 가까운 값을 나타내기는 하지만, 폴리이미드의 적용으로 이상계수가 1.03으로 향상된 것을 확인할 수 있다.
도 5는 다이오드의 역방향 특성을 나타낸 그래프로, 본 발명의 패시베이션층을 적용한 경우 및 적용하지 않은 경우의 항복전압을 측정하였다. 패시베이션층을 적용하지 않은(none passivation) 다이오드의 경우 항복전압이 1500V의 값을 나타내며, 실리콘다이옥사이드 산화막(oxide)으로 이루어진 패시베이션층을 적용한 다이오드의 경우에는 항복전압이 약 800V로 감소하는 것을 확인할 수 있다. 이 두 가지 다이오드는 다이오드 특성이 회복되지 않은 비가역(irreversible) 항복이 일어나 재측정시 다이오드의 특성을 나타내지 못한다는 문제점이 있다. 이에 비해 폴리이미드를 패시베이션층으로 적용한 다이오드의 경우 항복전압이 약 2000V에서 나타나는 것을 확인할 수 있다. 항복전압 1200V 이상 구간에서는 누설전류가 증가하지만 이것은 낮은 수준이며, 회복이 가능한 항복이 일어나 다이오드로서 재구동이 가능하다.
이와 같은 실시예를 통해 본 발명과 같이 저온에서 습식공정을 통해 패시베이션층을 형성하게 되면 실리콘 카바이드 기판의 손상이 방지되며, 이로 인해 저항이 감소하여 순방향의 표면 누설 전류 감소 및 이상계수가 감소하고 역방향의 항복전압이 증가되어 전계완화 효과를 보이는 것을 확인할 수 있었다. 또한 본 발명의 다이오드 및 그 제조방법은 종래 기술과 같이 진공 공정 또는 고온 공정을 거치지 않기 때문에 별도의 진공 장치가 필요하지 않으며, 고온에서 작업자가 작업을 수행하지 않기 때문에 작업자의 안전이 보장된다.
100: 다이오드 110: 기판
111: 기판본체 113: 에피층
115: 패턴홈 130: 도판트
150: 패시베이션층 170: 컨택 비아
190: 전극 191: 오믹 컨택
193: 패드 메탈

Claims (8)

  1. 기판 상부에 얼라인 키를 형성하는 단계, 상기 얼라인 키를 통해 도판트를 주입하는 단계, 상기 기판 및 상기 도판트에 열처리를 하는 단계, 상기 기판의 상부에 컨택 비아 및 전극을 형성하는 단계를 포함하는 다이오드 제조방법에 있어서,
    상기 기판의 상부에 컨택 비아 및 전극을 형성하는 단계 이후에,
    전극이 배치되지 않은 영역에 아민계 폴리머 용액을 습식코팅하여 순방향 및 역방향 특성이 향상되는 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법.
  2. 제 1항에 있어서,
    상기 패시베이션층을 형성하는 단계는,
    상기 아민계 폴리머 용액 중 용매를 건조시켜 아민계 폴리머만 상기 기판의 상부에 형성되도록 기판을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법.
  3. 제 2항에 있어서,
    상기 기판을 열처리하는 단계는,
    100 내지 400℃에서 이루어지는 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법.
  4. 제 1항에 있어서,
    상기 아민계 폴리머 용액은 아민계 폴리머와 용매를 혼합한 용액이며,
    상기 아민계 폴리머는 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아미드이미드(polyamideimide), 폴리아크릴아미드(polyacrylamide), 폴리에틸렌이민(polyethyleneimine) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법.
  5. 제 4항에 있어서,
    상기 용매는 쌍극성 아프로틱 용매(dipolar aprotic solvent)인 N,Ndimethylacetamide(DMAc), N-methylpyrrolidione(NMP) 또는 dimethylformamide(DMF) 중 적어도 어느 하나인 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법.
  6. 제 1항에 있어서,
    상기 아민계 폴리머 용액은 100 내지 2000cP의 점도로 이루어진 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법.
  7. 기판-도판트-패시베이션층을 포함하는 실리콘 카바이드 다이오드에 있어서,
    상기 패시베이션층은, 아민계 폴리머의 코팅을 통해 이루어지며, 순방향 및 역방향 특성이 향상되는 패시베이션층 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드.
  8. 제 9항에 있어서,
    상기 아민계 폴리머는 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아미드이미드(polyamideimide), 폴리아크릴아미드(polyacrylamide), 폴리에틸렌이민(polyethyleneimine) 및 이의 혼합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 아민계 폴리머를 포함한 실리콘 카바이드 다이오드.
KR1020160128370A 2016-10-05 2016-10-05 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법 KR102221385B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160128370A KR102221385B1 (ko) 2016-10-05 2016-10-05 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160128370A KR102221385B1 (ko) 2016-10-05 2016-10-05 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법

Publications (2)

Publication Number Publication Date
KR20180037770A true KR20180037770A (ko) 2018-04-13
KR102221385B1 KR102221385B1 (ko) 2021-03-02

Family

ID=61974441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160128370A KR102221385B1 (ko) 2016-10-05 2016-10-05 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법

Country Status (1)

Country Link
KR (1) KR102221385B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102530569B1 (ko) 2021-11-29 2023-05-08 재단법인 부산테크노파크 전계 집중 완화를 위한 실리콘 카바이드 쇼트키 다이오드의 에칭방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192773A (ja) * 2010-03-15 2011-09-29 Fuji Electric Co Ltd 半導体素子及び半導体素子の製造方法
WO2011158953A1 (en) * 2010-06-15 2011-12-22 Ricoh Company, Ltd. Leaving substituent-containing compound, organic semiconductor material formed therefrom, organic electronic device, organic thin-film transistor and display device using the organic semiconductor material, method for producing film-like product, pi-electron conjugated compound and method for producing the pi-electron conjugated compound
JP5054885B2 (ja) * 2003-07-03 2012-10-24 三星電子株式会社 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
KR20130103359A (ko) * 2012-03-09 2013-09-23 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체장치 및 그 제조방법
US20130313684A1 (en) * 2005-03-25 2013-11-28 Vishay General Semiconductor Llc Process for forming a planar diode using one mask
WO2016103434A1 (ja) * 2014-12-26 2016-06-30 株式会社日立製作所 半導体装置およびその製造方法、並びに半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054885B2 (ja) * 2003-07-03 2012-10-24 三星電子株式会社 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
US20130313684A1 (en) * 2005-03-25 2013-11-28 Vishay General Semiconductor Llc Process for forming a planar diode using one mask
JP2011192773A (ja) * 2010-03-15 2011-09-29 Fuji Electric Co Ltd 半導体素子及び半導体素子の製造方法
WO2011158953A1 (en) * 2010-06-15 2011-12-22 Ricoh Company, Ltd. Leaving substituent-containing compound, organic semiconductor material formed therefrom, organic electronic device, organic thin-film transistor and display device using the organic semiconductor material, method for producing film-like product, pi-electron conjugated compound and method for producing the pi-electron conjugated compound
KR20130103359A (ko) * 2012-03-09 2013-09-23 미쓰비시덴키 가부시키가이샤 탄화 규소 반도체장치 및 그 제조방법
WO2016103434A1 (ja) * 2014-12-26 2016-06-30 株式会社日立製作所 半導体装置およびその製造方法、並びに半導体モジュール

Also Published As

Publication number Publication date
KR102221385B1 (ko) 2021-03-02

Similar Documents

Publication Publication Date Title
US7569496B2 (en) Method for manufacturing SiC semiconductor device
US7772058B2 (en) Method of manufacturing silicon carbide semiconductor device
JP4100652B2 (ja) ＳｉＣショットキーダイオード
US20080318438A1 (en) Method for manufacturing sic semiconductor device
JP5046083B2 (ja) 炭化珪素半導体装置の製造方法
JP5761354B2 (ja) 半導体装置および半導体装置の製造方法
EP2015348B1 (en) Method for manufacturing a SiC semiconductor device
US8877656B2 (en) Method for manufacturing silicon carbide semiconductor device
US8765562B2 (en) Method for manufacturing silicon carbide semiconductor device
TW201515073A (zh) 碳化矽半導體裝置的製造方法
CN105580112A (zh) 制造碳化硅半导体器件的方法
KR102221385B1 (ko) 아민계 폴리머를 포함한 실리콘 카바이드 다이오드 제조방법
US8772139B2 (en) Method of manufacturing semiconductor device
WO2010073455A1 (ja) 炭化珪素半導体素子の製造方法
JP2012146832A (ja) 半導体装置
KR102311791B1 (ko) 아민계 폴리머를 포함한 다이오드 제조방법
JP6253133B2 (ja) 炭化珪素半導体装置の製造方法
JP3635956B2 (ja) 炭化けい素ショットキーバリアダイオードの製造方法
JP2014130913A (ja) 半導体装置及びその駆動方法
KR100861472B1 (ko) 고전압 반도체 소자 및 그 제조방법
JP2012175021A (ja) 電力用半導体装置
JP2008072146A (ja) ＳｉＣショットキーダイオードの製造方法
CN110581181B (zh) 一种碳化硅肖特基二极管及其制备方法
WO2021019888A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPH10294448A (ja) 高耐圧半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant