KR20180029892A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180029892A
KR20180029892A KR1020170114433A KR20170114433A KR20180029892A KR 20180029892 A KR20180029892 A KR 20180029892A KR 1020170114433 A KR1020170114433 A KR 1020170114433A KR 20170114433 A KR20170114433 A KR 20170114433A KR 20180029892 A KR20180029892 A KR 20180029892A
Authority
KR
South Korea
Prior art keywords
insulating layer
regions
layer
inorganic insulating
region
Prior art date
Application number
KR1020170114433A
Other languages
English (en)
Other versions
KR101913512B1 (ko
Inventor
준 하나리
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20180029892A publication Critical patent/KR20180029892A/ko
Application granted granted Critical
Publication of KR101913512B1 publication Critical patent/KR101913512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L51/5237—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3265—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

무기 절연층(78)의 균열이나 배선(68)의 단선의 발생을 억제하는 것을 목적으로 한다. 주변 영역 PA에서 수지 기판(10)에 적층된 복수층은, 복수의 단자(70)를 향하는 배선 방향 WD로 각각이 연장되는 복수의 배선(68)을 포함하는 도전층(66)과, 적어도 1층으로 이루어지는 무기 절연층(78)을 포함한다. 무기 절연층(78)은, 복수의 배선(68)에 각각 겹치는 복수의 제1 영역 R1과, 이웃끼리의 제1 영역 R1의 사이에 각각이 위치하는 복수의 제2 영역 R2에 설치된다. 무기 절연층(78)은, 복수의 제1 영역 R1의 각각에 제1 부분(80)을 갖는다. 무기 절연층(78)은, 복수의 제2 영역 R2의 각각에 제2 부분(82)을 갖는다. 제1 부분(80)은, 배선 방향 WD로 연속된다. 제2 부분(82)은, 대응하는 1개의 제2 영역 R2의 일부를 피해 설치되거나 또는 제1 부분(80)보다도 얇게 설치되거나 중 적어도 한쪽이며, 인접하는 제1 부분(80)에 연결된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은, 표시 장치에 관한 것이다.
최근, 표시 장치의 소형화 혹은 표시 영역의 확대를 위해서, 화상을 표시하는 표시 영역의 주연에 있는, 소위 프레임 영역을 좁게 하는 것(프레임폭 협소화)이 요구되고 있다. 프레임 영역에는, 배선이나 회로가 설치되어 있다. 특히, 스마트폰 등의 모바일 기기에 있어서 프레임폭 협소화의 요구가 엄격해지고 있다. 그러나, 프레임폭 협소화(협액연화)의 아이디어는 이미 다 나온 감이 있어, 다른 방법으로 대응해야만 하게 되어 있다.
그래서, 플렉시블 디스플레이를 사용하고, 그 프레임 영역을 이측으로 절곡함으로써, 실질적으로 프레임폭 협소화하는 것이 검토되고 있다. 특허문헌 1에는, 가요성을 갖는 수지 기판 위에 회로층 및 유기 일렉트로루미네센스층이 형성된 플렉시블 디스플레이가 개시되어 있다.
일본 특허공개 제2010-098645호 공보
회로층을 수지 기판에 형성할 때에는, 수지 기판으로부터의 오염을 방지하기 위해서, SiN이나 SiO 등의 무기 절연층으로 이루어지는 하지막을 형성해 두는 것이 일반적이다. 하지막의 형성은, 수지 기판의 표면에 대한 손상이나, 수지 기판으로부터 발생하는 물질에 의한 설비에 대한 영향을 저감시켜, 배선과 수지 기판의 밀착성을 높이는 데도 효과적이다. 그러나, 무기 절연층은 비교적 단단하기 때문에, 수지 기판의 꼬임이나 비틀림이 발생하면 균열이 쉽게 발생해, 그 위에 형성된 배선의 단선이 문제가 된다.
그래서, 배선의 바로 아래에서는 하지막을 남겨, 이웃끼리의 배선의 사이에서 하지막을 제거하는 방법이 생각된다. 그러나, 다수의 배선을 형성하는 영역이 넓은 경우, 수지 기판의 꼬임이나 비틀림이 발생하면, 일부의 배선에 응력이 집중되어, 하지막의 균열이나 배선의 단열이 역시 문제가 된다.
본 발명은, 무기 절연층의 균열이나 배선의 단선 발생을 억제하는 것을 목적으로 한다.
본 발명에 따른 표시 장치는, 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 수지 기판과, 상기 표시 영역에 설치된 복수의 발광 소자와, 상기 복수의 발광 소자를 밀봉하는 밀봉층과, 상기 주변 영역에서 상기 수지 기판에 적층된 복수층을 포함하고, 상기 복수층은, 복수의 단자를 향하는 배선 방향으로 각각이 연장되는 복수의 배선을 포함하는 도전층과, 적어도 1층으로 이루어지는 무기 절연층을 포함하고, 상기 무기 절연층은, 상기 복수의 배선에 각각 겹치는 복수의 제1 영역과, 이웃끼리의 상기 제1 영역의 사이에 각각이 위치하는 복수의 제2 영역에 설치되고, 상기 무기 절연층은, 상기 복수의 제1 영역의 각각에 제1 부분을 갖고, 상기 무기 절연층은, 상기 복수의 제2 영역의 각각에 제2 부분을 갖고, 상기 제1 부분은, 상기 배선 방향으로 연속되고, 상기 제2 부분은, 대응하는 1개의 상기 제2 영역의 일부를 피해 설치되거나 또는 상기 제1 부분보다도 얇게 설치되거나 중 적어도 한쪽이며, 인접하는 상기 제1 부분에 연결되어 있는 것을 특징으로 한다.
본 발명에 의하면, 무기 절연층은, 제1 영역뿐만 아니라 제2 영역에도 설치되므로, 응력을 분산시킬 수 있어, 이에 의해, 무기 절연층의 균열이나 배선의 단선 발생을 억제할 수 있다. 또한, 무기 절연층의 제2 부분(배선과 겹치지 않는 부분)은, 제2 영역의 일부를 피해 설치되거나 또는 제1 부분(배선과 겹치는 부분)보다도 얇게 설치되거나 중 적어도 한쪽이다. 그로 인해, 제2 부분에서 응력을 흡수하고, 제1 부분의 균열을 억제하여, 제1 부분에 겹치는 배선의 단선을 억제할 수 있다.
도 1은, 본 발명의 제1 실시 형태에 따른 표시 장치의 평면도이다.
도 2는, 본 발명의 제1 실시 형태에 따른 표시 장치의 측면도이다.
도 3은, 도 2에 도시한 표시 장치의 사용 상태를 나타내는 도면이다.
도 4는, 도 1에 도시한 표시 장치의 Ⅳ-Ⅳ선 단면을 일부 생략하여 나타내는 확대도이다.
도 5는, 도 1에 도시한 표시 장치의 Ⅴ-Ⅴ선 단면을 일부 생략하여 나타내는 확대도이다.
도 6은, 도 1에 Ⅵ으로 나타내는 부분을 잘라내어 확대한 사시도이다.
도 7은, 도 6에 도시한 Ⅶ-Ⅶ선을 따라 절단하여 나타내는 주변 영역의 단면도이다.
도 8은, 도 6에 도시한 Ⅷ-Ⅷ선을 따라 절단하여 나타내는 주변 영역의 단면도이다.
도 9는, 본 발명의 제2 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다.
도 10은, 본 발명의 제3 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다.
도 11은, 본 발명의 제4 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다.
도 12는, 본 발명의 제5 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다.
도 13은, 본 발명의 제6 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제1 영역으로 절단하여 나타내는 단면도이다.
도 14는, 본 발명의 제6 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제2 영역으로 절단하여 나타내는 단면도이다.
도 15는, 본 발명의 제7 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제1 영역으로 절단하여 나타내는 단면도이다.
도 16은, 본 발명의 제8 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제1 영역으로 절단하여 나타내는 단면도이다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 단, 본 발명은, 그 요지를 일탈하지 않는 범위에서 다양한 형태로 실시할 수 있으며, 이하에 예시하는 실시 형태의 기재 내용으로 한정하여 해석되는 것은 아니다.
도면은, 설명을 보다 명확하게 하기 위해서, 실제의 형태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 표현되는 경우가 있지만, 어디까지나 일례로서, 본 발명의 해석을 한정하는 것은 아니다. 본 명세서와 각 도면에 있어서, 기출의 도면에 관하여 설명한 것과 마찬가지의 기능을 구비한 요소에는, 동일한 부호를 부여하고, 중복되는 설명을 생략하는 경우가 있다.
또한, 본 발명의 상세한 설명에 있어서, 어떤 구성물과 다른 구성물의 위치 관계를 규정할 때, 「위에」 「아래에」란, 어떤 구성물의 바로 위 혹은 바로 아래에 위치하는 경우뿐만 아니라, 특별히 언급이 없는 한은, 사이에 또 다른 구성물을 개재하는 경우를 포함하는 것으로 한다.
[제1 실시 형태]
도 1은, 본 발명의 제1 실시 형태에 따른 표시 장치의 평면도이다. 도 2는, 본 발명의 제1 실시 형태에 따른 표시 장치의 측면도이다. 표시 장치로서, 유기 일렉트로루미네센스 표시 장치를 예로 든다. 표시 장치는, 예를 들어 적색, 녹색 및 청색으로 이루어지는 복수 색의 단위 화소(서브 픽셀)를 조합하여, 풀 컬러의 화소를 형성하고, 풀 컬러의 화상을 표시하게 되어 있다. 표시 장치는, 수지 기판(10)을 갖는다. 수지 기판(10)은, 표시 영역 DA 및 표시 영역 DA를 둘러싸는 주변 영역 PA를 포함한다. 수지 기판(10)에는, 주변 영역 PA에서, 제1 플렉시블 프린트 기판(12)이 접속되어 있다. 제1 플렉시블 프린트 기판(12)에는, 화상을 표시하기 위한 소자를 구동하기 위한 집적 회로 칩(14)이 탑재되어 있다. 제1 플렉시블 프린트 기판(12)에는, 또한, 제2 플렉시블 프린트 기판(16)이 접속되어 있다. 제2 플렉시블 프린트 기판(16)에는, 외부와의 전기적 접속을 위한 커넥터(18)가 설치되고, 전자 부품(20)이 탑재되어 있다.
도 3은, 도 2에 도시한 표시 장치의 사용 상태를 나타내는 도면이다. 표시 장치는, 수지 기판(10)을 구부려서 예를 들어 도시하지 않은 하우징에 수납된다. 표시 장치는, 주변 영역 PA에서 구부러져 있으며, 표시 영역 DA에서는 평탄한 상태로 유지된다.
도 4는, 도 1에 도시한 표시 장치의 Ⅳ-Ⅳ선 단면을 일부 생략하여 나타내는 확대도이다. 수지 기판(10)은, 폴리이미드 수지나 폴리에틸렌 테레프탈레이트 등을 포함하며, 예를 들어 10 내지 20㎛의 막 두께로 가요성을 갖는다. 수지 기판(10)에는, 그 자체가 함유하는 불순물에 대한 배리어로 되는 하지 절연막(22)이 형성되어 있다. 하지 절연막(22)은, 실리콘 산화막 또는 실리콘 질화막 등이며, 그들의 적층 구조여도 된다. 예를 들어, 질화막, 산화막 및 질화막의 3층 구조이면, 각각, 20 내지 50㎚, 20 내지 50㎚ 및 100 내지 500㎚의 막 두께를 갖는다. 도 1에 도시한 바와 같이, 하지 절연막(22)은, 사각형의 네 코너를 잘라버린 평면형 형상으로 되어 있다. 즉, 하지 절연막(22)의 코너부(22a)는, 코너부를 없애 곡선에서 변이 접속되거나, 코너부가 있었다고 해도 둔각으로 되어 있다. 이에 의해, 응력의 집중을 방지하여 신뢰성을 향상시키고 있다.
하지 절연막(22)의 위에는 반도체층(24)이 형성되어 있다. 반도체층(24)은, 예를 들어 아몰퍼스 실리콘층을 엑시머 레이저로 어닐 처리하여 50㎚의 막 두께로 형성하는 폴리실리콘층이다. 반도체층(24)에 소스 전극(26) 및 드레인 전극(27)이 전기적으로 접속하고, 반도체층(24)을 덮어 게이트 절연막(28)이 형성되어 있다. 게이트 절연막(28)은, 화학식이 Si(OC2H5)4의 화합물인 TEOS(TetraEthOxySilane) 등이며, 80 내지 100㎚의 막 두께로 형성한다. 소스 전극(26) 및 드레인 전극(27)은, Mo, AlNd, Mo 혹은 Ti, Al, Ti 등의 적층 구조를 갖고, 3층이면, 100 내지 200㎚, 300 내지 600㎚ 및 30 내지 100㎚의 막 두께를 각각 갖는다.
게이트 절연막(28)의 위에는 게이트 전극(30)이 형성되고, 게이트 전극(30)을 덮어 층간 절연층(32)이 형성되어 있다. 소스 전극(26) 및 드레인 전극(27)은, 게이트 절연막(28)을 관통하고 있다. 소스 전극(26) 및 드레인 전극(27)은, 표시 영역 DA에서는, 층간 절연층(32)의 바로 위에 있어 층간 절연층(32)을 관통한다. 반도체층(24), 소스 전극(26), 드레인 전극(27) 및 게이트 전극(30), 및 게이트 절연막(28)을 포함하는 박막 트랜지스터(34)가 구성된다. 박막 트랜지스터(34)는, 표시 영역 DA에 설치된다. 표시 영역 DA에서는, 게이트 절연막(28)의 바로 위에 게이트 전극(30)이 있다. 박막 트랜지스터(34)를 덮도록 평탄화층(38)이 설치되어 있다. 평탄화층(38)은, 폴리이미드 수지나 감광성 아크릴 수지 등의 유기 재료에 의해 2 내지 3㎛의 막 두께로 형성한다.
평탄화층(38)의 위에는, 복수의 단위 화소(서브 픽셀) 각각에 대응하도록 구성되는 복수의 화소 전극(40)(예를 들어 양극)이 설치되어 있다. 화소 전극(40)은, MgAg 등으로 형성한다. 화소 전극(40)은, 전극막과 광 반사막의 적층 구조가 되도록 ITO(Indium Tin Oxide), ITO, Ag 및 ITO의 막을, 각각, 30 내지 60㎚, 30 내지 60㎚, 100 내지 150㎚ 및 10 내지 20㎚의 막 두께로 적층해도 된다. 또는, 이들 막 두께로 IZO(Indium Zinc Oxide), IZO, Ag 및 IZO의 막을 적층하여, 화소 전극(40)을 형성해도 된다. 화소 전극(40)은, 평탄화층(38)을 관통하는 콘택트 홀(36)에 의해, 층간 절연막(32)의 위에서 소스 전극(26) 및 드레인 전극(27)의 한쪽에 전기적으로 접속하고 있다.
화소 전극(40)은, 후술하는 발광 소자(42)의 일부를 구성하지만, 캐패시터(44)의 한쪽의 전극으로도 되어 있다. 캐패시터(44)는, 화소 전극(40)과, 그 하방에 있는 용량 전극(46)과, 화소 전극(40)과 용량 전극(46)의 사이에 개재되는 유전 절연막(48)을 포함한다. 유전 절연막(48)은, 질화막 및 산화막의 적층 혹은 질화막으로서 200㎚ 이하의 막 두께를 갖는다. 용량 전극(46)은, Mo, AlNd 및 Mo 혹은 Ti, Al 및 Ti 등의 3층 구조를 포함하며, 200㎚ 이하의 막 두께를 갖는다. 캐패시터(44)는, 화소 전극(40)에 공급하는 전류를 제어하기 위한 신호를 유지한다.
화소 전극(40) 위에, 폴리이미드 수지나 아크릴계 수지 등으로, 예를 들어 1 내지 2㎛의 막 두께를 갖는 절연층(50)이 형성되어 있다. 절연층(50)은, 화소 전극(40)의 주연부에 놓이고, 화소 전극(40)의 일부(예를 들어 중앙부)를 개구시키도록 형성되어 있다. 절연층(50)에 의해, 화소 전극(40)의 일부를 둘러싸는 뱅크가 형성된다.
화소 전극(40) 위에, 발광층(52)이 설치되어 있다. 발광층(52)은, 화소 전극(40)마다 따로따로(분리하여) 설치되고, 절연층(50)에도 놓이도록 되어 있다. 이 경우에는 각 화소에 대응하여 청색, 적색 또는 녹색으로 발광층(52)이 발광하게 된다. 각 화소에 대응하는 색은 이것으로 한정되지 않고, 예를 들어 황색 또는 백색 등이어도 된다. 발광층(52)은, 예를 들어 증착에 의해 형성된다. 또는, 발광층(52)은, 표시 영역 DA(도 1 참조)를 덮는 전체면에, 복수의 화소에 걸치도록 형성해도 된다. 즉, 발광층(52)을 절연층(50) 위에서 연속하도록 형성해도 된다. 이 경우, 발광층(52)은 용매 분산에 의한 도포에 의해 형성한다. 발광층(52)을 복수의 화소에 걸치도록 형성하는 경우에는, 전체 서브 픽셀에 있어서 백색으로 발광하고, 도시하지 않은 컬러 필터를 통해 원하는 색 파장 부분을 취출하는 구성이 된다.
발광층(52)의 위에는, 대향 전극(54)(공통 전극 또는 음극)이 설치되어 있다. 대향 전극(54)은, 뱅크로 되는 절연층(50) 위에 놓인다. 발광층(52), 및 발광층(52)을 사이에 두고 끼우는 화소 전극(40) 및 대향 전극(54)을 포함하는 발광 소자(42)가 구성된다. 발광층(52)은, 화소 전극(40) 및 대향 전극(54)의 사이에 끼워지고, 양자 간을 흐르는 전류에 의해 휘도가 제어되어 발광한다. 발광층(52)과 화소 전극(40)의 사이에는, 도시하지 않은 정공 수송층 및 정공 주입층의 적어도 1층을 형성해도 된다. 발광층(52)과 대향 전극(54)의 사이에는, 도시하지 않은 전자 수송층 및 전자 주입층의 적어도 1층을 형성해도 된다. 복수의 발광 소자(42)는, 표시 영역 DA에 설치되고, 복수의 박막 트랜지스터(34)에 의해 구동된다. 복수의 발광 소자(42)의 각각에 대응하여 캐패시터(44)가 설치되어 있다.
복수의 발광 소자(42)는 밀봉층(56)에 의해 밀봉되어 있다. 발광 소자(42)는, 대향 전극(54)에 적층하는 밀봉층(56)에 의해 덮임으로써 밀봉되어 수분으로부터 차단된다. 밀봉층(56)은, 적어도 1층의 무기 절연막(58)을 포함하고, 적층 구조여도 된다. 밀봉층(56)은, 한 쌍의 무기 절연막(58)의 사이에 수지 등을 포함하는 적어도 1층의 유기 절연막(60)을 사이에 끼우는 구조여도 된다. 한 쌍의 무기 절연막(58)은, 각각, SiN 등의 질화막이며, 예를 들어 1 내지 10㎛의 막 두께를 갖는다. 유기 절연막(60)은, 예를 들어 5 내지 50㎛의 막 두께를 갖는다. 밀봉층(56)은, 표시 영역 DA(도 1 참조)를 덮는다.
도 5는, 도 1에 도시한 표시 장치의 Ⅴ-Ⅴ선 단면을 일부 생략하여 나타내는 확대도이다. 대향 전극(54)은, 주변 영역 PA에서 캐소드 콘택트(62)를 통해 주변 회로(64)에 접속되어 있다. 주변 영역 PA에서는, 밀봉층(56)의 한 쌍의 무기 절연막(58)이 그 사이에 있는 유기 절연막(60)으로부터 비어져 나오고 있으며, 유기 절연막(60)의 주위에서 한 쌍의 무기 절연막(58)이 상하로 접촉하고 있다.
도 6은, 도 1에 Ⅵ으로 나타내는 부분을 잘라내어 확대한 사시도이다. 수지 기판(10)에는, 주변 영역 PA에 복수층이 적층되어 있다. 복수층은, 도전층(66)을 포함한다. 도전층(66)은, 복수의 배선(68)을 포함한다. 배선(68)은, MoW 등으로 형성한다. 배선(68)이, Ti, Al 및 Ti의 적층 구조이면, 각각, 100 내지 200㎚, 100 내지 300㎚ 및 100 내지 200㎚의 막 두께를 갖는다. 복수의 배선(68)은, 각각, 신호선, 주사선, 전원선 및 접지선 등이다.
도 7은, 도 6에 도시한 Ⅶ-Ⅶ선을 따라 절단하여 나타내는 주변 영역의 단면도이다. 도 8은, 도 6에 도시한 Ⅷ-Ⅷ선을 따라 절단하여 나타내는 주변 영역의 단면도이다. 복수의 배선(68)은, 각각, 복수의 단자(70)를 향하는 방향(배선 방향 WD)으로 연장된다. 복수의 단자(70)는, 도 1에 도시한 제1 플렉시블 프린트 기판(12)에 전기적으로 접속된다.
단자(70)는, 반도체막(72)을 포함한다. 반도체막(72)은, 도 4에 도시한 박막 트랜지스터(34)의 반도체층(24)과 동일한 재료로 동시에 형성됨으로써 동일층에 위치한다. 단자(70)는, 전극막(74)을 포함한다. 전극막(74)은, 소스 전극(26) 및 드레인 전극(27)과 동일한 재료로 동시에 형성됨으로써 동일층에 위치한다. 반도체막(72)과 전극막(74)이 적층되어 있다.
도 4에 도시한 표시 영역 DA에 있어서, 반도체층(24)의 아래에 있는 하지 절연막(22)은, 도 7에 도시한 주변 영역 PA로 연장되어 반도체막(72)의 아래에 이른다. 표시 영역 DA의 층간 절연층(32)은, 주변 영역 PA로 연장되어, 반도체막(72)의 위에서 적어도 그 중앙부에 개구(76)를 갖는다. 전극막(74)은, 층간 절연층(32)의 개구(76)에서는 반도체막(72)에 접촉해서 놓이도록, 개구(76)의 주연에서는 층간 절연층(32)에 접촉해서 놓이도록 되어 있다.
도 6에 도시한 바와 같이, 복수층은, 적어도 1층으로 이루어지는 무기 절연층(78)을 포함한다. 무기 절연층(78)은, 복수의 배선(68)에 각각 겹치는 복수의 제1 영역 R1에 설치되어 있다. 무기 절연층(78)은, 복수의 제1 영역 R1의 각각에 제1 부분(80)을 갖는다. 제1 부분(80)은, 배선 방향 WD로 연속되어 있다.
무기 절연층(78)은, 이웃끼리의 제1 영역 R1의 사이에 각각이 위치하는 복수의 제2 영역 R2에 설치되어 있다. 무기 절연층(78)은, 복수의 제2 영역 R2의 각각에 제2 부분(82)을 갖는다. 제2 부분(82)은, 인접하는 제1 부분(80)에 연결되어 있다. 제2 부분(82)은, 대응하는 1개의 제2 영역 R2의 일부를 피해 설치되거나 또는 제1 부분(80)보다도 얇게 설치되거나 중 적어도 한쪽(본 실시 형태에서는 전자)이다.
무기 절연층(78)은, 복수의 제2 영역 R2의 각각에, 배선 방향 WD로 배열되는 복수의 슬릿(84)을 갖는다. 제2 부분(82)은, 복수의 슬릿(84)에 의해 배선 방향 WD로 배열되는 복수의 제2 부분(82)으로 분리되어 있다. 복수의 제2 영역 R2의 각각에 있는 복수의 슬릿(84)과, 바로 옆의 제2 영역 R2에 있는 복수의 슬릿(84)은, 인접하도록 배열되어 있다. 마찬가지로, 복수의 제2 영역 R2의 각각에 있는 복수의 제2 부분(82)과, 바로 옆의 제2 영역 R2에 있는 복수의 제2 부분(82)은, 인접하게 배열되어 있다.
도 4에 도시한 게이트 절연막(28)은, 도 7에 도시한 바와 같이, 주변 영역 PA에 이르도록 연장되어 무기 절연층(78)의 적어도 1층을 구성한다. 주변 영역 PA에서는, 게이트 절연막(28)의 바로 위에, 복수의 배선(68)이 있다. 배선(68)은, 게이트 전극(30)과 동일한 재료로 동시에 형성되고, 동일층에 위치한다. 도 4에 도시한 층간 절연층(32)도, 주변 영역 PA에 이르도록 연장되어 무기 절연층(78)의 적어도 1층을 구성한다. 즉, 무기 절연층(78)은, 표시 영역 DA에서도 수지 기판(10)에 적층된다.
또한, 게이트 절연막(28) 및 층간 절연층(32)의 한쪽만이 무기 절연층(78)의 적어도 1층을 구성해도 된다. 또한, 표시 영역 DA로부터 주변 영역 PA에 걸쳐, 밀봉층(56)의 위에 유기 재료로 이루어지는 필름(도시생략)을 부착해도 된다. 그 필름은, 무기 절연층(78)에 적층해도 된다.
본 실시 형태에 의하면, 무기 절연층(78)은, 제1 영역 R1뿐만 아니라 제2 영역 R2에도 설치되므로, 응력을 분산시킬 수 있어, 이에 의해, 무기 절연층(78)의 균열이나 배선(68)의 단선의 발생을 억제할 수 있다. 또한, 무기 절연층(78)의 제2 부분(82)(배선(68)과 겹치지 않는 부분)은, 제2 영역 R2의 일부를 피해 설치되거나 또는 제1 부분(80)(배선(68)과 겹치는 부분)보다도 얇게 설치되거나 중 적어도 한쪽이다. 그로 인해, 제2 부분(82)에서 응력을 흡수하고, 제1 부분(80)의 균열을 억제하여, 제1 부분(80)에 겹치는 배선(68)의 단선을 억제할 수 있다.
[제2 실시 형태]
도 9는, 본 발명의 제2 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다.
무기 절연층(278)은, 복수의 슬릿(284)을 갖는다. 각각의 제2 영역 R2에, 일군의 슬릿(284)이 배선 방향 WD로 배열되어 있다. 일군의 슬릿(284)에 의해, 일군의 제2 부분(282)이 배선 방향 WD로 서로 떨어져 배열되어 있다. 이들 상세는, 제1 실시 형태에서 설명한 내용이 해당한다.
본 실시 형태에서는, 전체적으로, 복수의 슬릿(284)이 지그재그 형상으로 배열되어 있다. 즉, 이웃끼리의 제2 영역 R2에 있는 슬릿(284)은, 이웃끼리 배열되지 않게 되어 있다. 그 때문에, 전체적으로, 복수의 제2 부분(282)도 지그재그 형상으로 배열된다. 즉, 이웃끼리의 제2 영역 R2에 있는 제2 부분(282)은, 이웃끼리 배열되지 않게 되어 있다. 그 밖의 내용은, 제1 실시 형태에서 설명한 내용이 해당한다.
[제3 실시 형태]
도 10은, 본 발명의 제3 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다. 또한, 중간 부분을 생략하여 나타내고 있다.
각각의 제2 영역 R2에는, 배선 방향 WD를 따라서, 표시 영역 DA(도 1 참조)에 가까운 측의 제1 위치 P1 및 표시 영역 DA로부터 먼 측의 제2 위치 P2에, 제2 부분(382)이 배치되어 있다. 여기서, 서로 가장 떨어진 한 쌍의 제2 영역 R22의 각각에서는, 제1 위치 P11 및 제2 위치 P22는 가장 떨어져 있다. 서로 가장 떨어진 한 쌍의 제2 영역 R22의 각각에 있는 제1 위치 P11은, 다른 어느 제2 영역 R2에 있는 제1 위치 P1보다도 표시 영역 DA(도 1 참조)에 가깝다. 서로 가장 떨어진 한 쌍의 제2 영역 R22의 각각에 있는 제2 위치 P22는, 다른 어느 제2 영역 R2에 있는 제2 위치 P2보다도 표시 영역 DA(도 1 참조)로부터 가장 멀다.
적어도 하나의 제2 영역 R2마다, 제1 위치 P1 및 제2 위치 P2의 각각이, 대향 방향에 접근하도록 어긋나 있다. 이에 의해, 복수의 제2 부분(382)이, X자 형상으로 교차하는 제1 방향 D1 및 제 2 방향 D2를 따라 배열되므로, 적은 수의 제2 부분(382)에 의해, 주변 영역 PA의 무기 절연층(378)의 파손을 방지할 수 있다.
[제4 실시 형태]
도 11은, 본 발명의 제4 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다.
무기 절연층(478)은, 복수층을 포함한다. 복수층의 무기 절연층(478)의 적어도 1층(예를 들어 층간 절연막(432))은, 복수의 제1 영역 R1 및 복수의 제2 영역 R2의 양쪽에 설치되어 있다. 복수층의 무기 절연층(478)의 다른 적어도 1층(예를 들어 하지 절연막(422), 게이트 절연막(428))은, 복수의 제2 영역 R2를 피해 복수의 제1 영역 R1에 설치되어 있다. 따라서, 제2 부분(482)은, 제1 부분(480)보다도 얇아져 있다. 즉, 본 실시 형태에서는, 제2 영역 R2에서 무기 절연층(478)(제2 부분(482))을 얇게 함으로써 제1 실시 형태에서 설명한 무기 절연층(78)에 슬릿(84)을 형성한 구조와 동등한 효과를 얻어지게 되어 있다.
[제5 실시 형태]
도 12는, 본 발명의 제5 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층의 일부를 나타내는 사시도이다.
본 실시 형태는, 제1 실시 형태와 제4 실시 형태를 조합한 특징을 갖는다. 즉, 제2 부분(582)이 제1 부분(580)보다도 얇아져 있으며, 또한, 무기 절연층(578)은 제2 영역 R2에 슬릿(584)을 갖는다.
[제6 실시 형태]
도 13은, 본 발명의 제6 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제1 영역에서 절단하여 나타내는 단면도이다. 본 실시 형태에서는, 도 4에 도시한 유전 절연막(48)이, 주변 영역 PA에 이르도록 연장되고, 무기 절연층(678)의 1층을 구성한다. 유전 절연막(48)은, 무기 절연층(678)의 최상층으로 되어 있다. 유전 절연막(48)의 아래에는, 표시 영역 DA로부터 연장되어 온 층간 절연층(32)이 있고, 양자가 배선(668)을 덮고 있다. 배선(668)의 아래에는, 표시 영역 DA로부터 연장되어 온 게이트 절연막(28) 및 하지 절연막(22)이 있다.
도 14는, 본 발명의 제6 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제2 영역으로 절단하여 나타내는 단면도이다. 제2 영역 R2에서도, 유전 절연막(48)은, 무기 절연층(678)의 최상층으로 되어 있으며, 유전 절연막(48)의 아래에는 층간 절연층(32), 게이트 절연막(28) 및 하지 절연막(22)이 있다.
[제7 실시 형태]
도 15는, 본 발명의 제7 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제1 영역으로 절단하여 나타내는 단면도이다.
무기 절연층(778)은, 표시 영역 DA로부터 연장되어 온 층간 절연층(32)을 포함한다. 층간 절연층(32)은, 반도체막(772)의 단부에 겹친다. 반도체막(772)의 단부에는, 게이트 절연막(28)도 겹친다. 반도체막(772)의 단부와 배선(768)의 사이에는, 게이트 절연막(28) 및 층간 절연층(32)이 개재된다. 또한, 반도체막(772)보다도 수지 기판(10)의 선단에 가까운 위치에도 층간 절연층(32)이 존재한다.
주변 영역 PA에서는, 층간 절연층(32)의 바로 위에 복수의 배선(768)이 있다. 복수의 배선(768)은, 도 4에 도시한 소스 전극(26) 및 드레인 전극(27)과 동일한 재료로 동시에 형성한다. 유전 절연막(48)이 주변 영역 PA에 이르도록 연장되어, 복수의 단자(770)를 제외하고 복수의 배선(768)을 덮고 있다. 유전 절연막(48)은, 무기 절연층(778)의 1층(최상층)이다.
[제8 실시 형태]
도 16은, 본 발명의 제8 실시 형태에 따른 표시 장치의 주변 영역에서 수지 기판에 적층된 복수층을 제1 영역으로 절단하여 나타내는 단면도이다.
본 실시 형태는, 층간 절연층(32)의 형상이 제7 실시 형태와 상이하다. 층간 절연층(32)은, 반도체막(872)의 단부에 겹치지 않는다. 그로 인해, 배선(868)이, 반도체막(872)의 단부에 인접한 위치에서, 게이트 절연막(28)에 접촉해서 겹친다. 또한, 반도체막(872)보다도 수지 기판(10)의 선단에 가까운 위치에는, 층간 절연층(32)이 존재하지 않는다.
또한, 표시 장치는, 유기 일렉트로루미네센스 표시 장치로는 한정되지 않고, 양자 도트 발광 소자(QLED: Quantum-Dot Light Emitting Diode)와 같은 발광 소자를 각 화소에 구비한 표시 장치여도 되고, 액정 표시 장치여도 된다.
본 발명은, 전술한 실시 형태로 한정되는 것이 아니라 다양한 변형이 가능하다. 예를 들어, 실시 형태에서 설명한 구성은, 실질적으로 동일한 구성, 동일한 작용 효과를 발휘하는 구성 또는 동일한 목적을 달성할 수 있는 구성으로 치환할 수 있다.
10: 수지 기판
12: 제1 플렉시블 프린트 기판
14: 집적 회로 칩
16: 제2 플렉시블 프린트 기판
18: 커넥터
20: 전자 부품
22: 하지 절연막
22a: 코너부
24: 반도체층
26: 소스 전극
27: 드레인 전극
28: 게이트 절연막
30: 게이트 전극
32: 층간 절연층
34: 박막 트랜지스터
36: 콘택트 홀
38: 평탄화층
40: 화소 전극
42: 발광 소자
44: 캐패시터
46: 용량 전극
48: 유전 절연막
50: 절연층
52: 발광층
54: 대향 전극
56: 밀봉층
58: 무기 절연막
60: 유기 절연막
62: 캐소드 콘택트
64: 주변 회로
66: 도전층
68: 배선
70: 단자
72: 반도체막
74: 전극막
76: 개구
78: 무기 절연층
80: 제1 부분
82: 제2 부분
84: 슬릿
150: 무기 절연층
278: 무기 절연층
282: 제2 부분
284: 슬릿
378: 무기 절연층
382: 제2 부분
422: 하지 절연막
428: 게이트 절연막
432: 층간 절연층
478: 무기 절연층
480: 제1 부분
482: 제2 부분
578: 무기 절연층
580: 제1 부분
582: 제2 부분
584: 슬릿
668: 배선
678: 무기 절연층
768: 배선
770: 단자
772: 반도체막
778: 무기 절연층
868: 배선
872: 반도체막
DA: 표시 영역
D1: 제1 방향
D2: 제2 방향
PA: 주변 영역
WD: 배선 방향
R1: 제1 영역
R2: 제2 영역
R22: 제2 영역
P1: 제1 위치
P11: 제1 위치
P2: 제2 위치
P22: 제2 위치

Claims (11)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 수지 기판과,
    상기 표시 영역에 설치된 복수의 발광 소자와,
    상기 복수의 발광 소자를 밀봉하는 밀봉층과,
    상기 주변 영역에서 상기 수지 기판에 적층된 복수층
    을 포함하고,
    상기 복수층은, 복수의 단자를 향하는 배선 방향으로 각각이 연장되는 복수의 배선을 포함하는 도전층과, 적어도 1층으로 이루어지는 무기 절연층을 포함하고,
    상기 무기 절연층은, 상기 복수의 배선에 각각 겹치는 복수의 제1 영역과, 이웃끼리의 상기 제1 영역의 사이에 각각이 위치하는 복수의 제2 영역에 설치되고,
    상기 무기 절연층은, 상기 복수의 제1 영역의 각각에 제1 부분을 갖고,
    상기 무기 절연층은, 상기 복수의 제2 영역의 각각에 제2 부분을 갖고,
    상기 제1 부분은, 상기 배선 방향으로 연속되며,
    상기 제2 부분은, 대응하는 1개의 상기 제2 영역의 일부를 피해 설치되거나 또는 상기 제1 부분보다도 얇게 설치되거나 중 적어도 한쪽이며, 인접하는 상기 제1 부분에 연결되어 있는 것을 특징으로 하는, 표시 장치.
  2. 제1항에 있어서,
    상기 무기 절연층은, 상기 복수의 제2 영역의 각각에, 상기 배선 방향으로 배열되는 복수의 슬릿을 갖고,
    상기 제2 부분은, 상기 복수의 슬릿에 의해 상기 배선 방향으로 배열되는 복수의 제2 부분으로 분리되고,
    상기 복수의 제2 영역의 각각에 있는 상기 복수의 슬릿과, 바로 옆의 상기 제2 영역에 있는 상기 복수의 슬릿은, 인접하도록 배열되어 있는 것을 특징으로 하는, 표시 장치.
  3. 제1항에 있어서,
    상기 무기 절연층은, 상기 복수의 제2 영역의 각각에 일군의 슬릿이 상기 배선 방향으로 배열되도록, 복수의 슬릿을 갖고,
    상기 제2 부분은, 상기 일군의 슬릿에 의해 상기 배선 방향으로 배열되는 복수의 제2 부분으로 분리되고,
    상기 복수의 슬릿은, 지그재그 형상으로 배열되어 있는 것을 특징으로 하는, 표시 장치.
  4. 제1항에 있어서,
    상기 복수의 제2 영역의 각각에서, 상기 표시 영역에 가까운 측 및 상기 표시 영역으로부터 먼 측에, 상기 제2 부분을 각각 배치하는 한 쌍의 위치가 있고,
    서로 가장 떨어진 한 쌍의 상기 제2 영역의 각각에서는, 상기 한 쌍의 위치는 가장 떨어져 있고, 상기 표시 영역에 가장 가까운 위치 및 상기 표시 영역으로부터 가장 먼 위치에 있으며,
    적어도 하나의 상기 제2 영역마다, 상기 한 쌍의 위치의 각각이, 상기 한 쌍의 위치 대향 방향에 접근하도록 어긋나 있는 것을 특징으로 하는, 표시 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 부분은, 상기 제1 부분보다도 얇아져 있고,
    상기 무기 절연층은, 복수층의 무기 절연층을 포함하며,
    상기 복수층의 무기 절연층의 적어도 1층은, 상기 복수의 제1 영역 및 상기 복수의 제2 영역에 설치되고,
    상기 복수층의 무기 절연층의 다른 적어도 1층은, 상기 복수의 제2 영역을 피해 상기 복수의 제1 영역에 설치되어 있는 것을 특징으로 하는, 표시 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 무기 절연층은, 상기 표시 영역에서도 상기 수지 기판에 적층되는 것을 특징으로 하는, 표시 장치.
  7. 제6항에 있어서,
    상기 표시 영역에, 상기 복수의 발광 소자의 각각을 구동하기 위한 박막 트랜지스터를 더 갖고,
    상기 박막 트랜지스터의 게이트 절연막 및 상기 박막 트랜지스터를 덮는 층간 절연막 중 적어도 한쪽의 절연막은, 상기 주변 영역에 이르도록 연장되고, 상기 무기 절연층의 적어도 1층을 구성하는 것을 특징으로 하는, 표시 장치.
  8. 제7항에 있어서,
    상기 무기 절연층은, 상기 게이트 절연막을 포함하고,
    상기 표시 영역에서는, 상기 게이트 절연막의 바로 위에, 상기 박막 트랜지스터의 게이트 전극이 있으며,
    상기 주변 영역에서는, 상기 게이트 절연막의 바로 위에, 상기 복수의 배선이 있는 것을 특징으로 하는, 표시 장치.
  9. 제7항에 있어서,
    상기 무기 절연층은, 상기 층간 절연막을 포함하고,
    상기 표시 영역에서는, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극이, 상기 층간 절연층의 바로 위에 있어서 상기 층간 절연층을 관통하고,
    상기 주변 영역에서는, 상기 층간 절연층의 바로 위에, 상기 복수의 배선이 있는 것을 특징으로 하는, 표시 장치.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 발광 소자의 각각에 대응하는 캐패시터를 더 갖고,
    상기 캐패시터는, 화소 전극과, 용량 전극과, 상기 화소 전극과 상기 용량 전극의 사이에 개재되는 유전 절연막을 포함하며,
    상기 유전 절연막은, 상기 주변 영역에 이르도록 연장되고, 상기 무기 절연층의 1층을 구성하는 것을 특징으로 하는, 표시 장치.
  11. 제10항에 있어서,
    상기 유전 절연막은, 상기 무기 절연층의 최상층인 것을 특징으로 하는, 표시 장치.
KR1020170114433A 2016-09-12 2017-09-07 표시 장치 KR101913512B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-177705 2016-09-12
JP2016177705A JP6962673B2 (ja) 2016-09-12 2016-09-12 樹脂基板

Publications (2)

Publication Number Publication Date
KR20180029892A true KR20180029892A (ko) 2018-03-21
KR101913512B1 KR101913512B1 (ko) 2018-10-30

Family

ID=61560941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170114433A KR101913512B1 (ko) 2016-09-12 2017-09-07 표시 장치

Country Status (5)

Country Link
US (1) US9991284B2 (ko)
JP (1) JP6962673B2 (ko)
KR (1) KR101913512B1 (ko)
CN (1) CN107819007B (ko)
TW (1) TWI652813B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189673B2 (en) 2018-12-31 2021-11-30 Lg Display Co., Ltd. Organic light-emitting display device having first, second and third bank layers and method of fabricating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504682B2 (ja) * 2015-03-11 2019-04-24 株式会社Ｆｕｊｉ 部品種類自動判別方法及び部品種類自動判別システム並びに画像処理用部品データ作成方法及び画像処理用部品データ作成システム
US11380222B2 (en) * 2018-03-27 2022-07-05 Sharp Kabushiki Kaisha Display device
WO2019186819A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及びその製造方法
KR102454248B1 (ko) * 2018-03-29 2022-10-17 삼성디스플레이 주식회사 표시 장치
US11943955B2 (en) * 2018-09-27 2024-03-26 Sharp Kabushiki Kaisha Display device and method for manufacturing display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288080A (ja) 2006-04-20 2007-11-01 Seiko Epson Corp フレキシブル電子デバイス
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2010098645A (ja) 2008-10-20 2010-04-30 Seiko Epson Corp プロジェクター、投写システム、プログラムおよび情報記憶媒体
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
US9472507B2 (en) * 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
CN203365869U (zh) 2013-08-12 2013-12-25 京东方科技集团股份有限公司 阵列基板及显示装置
KR102047920B1 (ko) * 2013-09-11 2019-11-25 삼성디스플레이 주식회사 표시 장치용 패널 및 그 제조 방법
KR102085961B1 (ko) * 2013-12-24 2020-03-06 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9515099B2 (en) * 2014-07-31 2016-12-06 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same
US9276055B1 (en) * 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
CN105720071A (zh) 2014-12-02 2016-06-29 上海和辉光电有限公司 有机发光二极管显示装置
JP6512833B2 (ja) * 2015-01-16 2019-05-15 株式会社ジャパンディスプレイ 表示装置
CN105609660B (zh) * 2016-03-22 2017-11-24 京东方科技集团股份有限公司 一种oled显示面板及其封装方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189673B2 (en) 2018-12-31 2021-11-30 Lg Display Co., Ltd. Organic light-emitting display device having first, second and third bank layers and method of fabricating the same

Also Published As

Publication number Publication date
TWI652813B (zh) 2019-03-01
CN107819007B (zh) 2021-08-10
CN107819007A (zh) 2018-03-20
US9991284B2 (en) 2018-06-05
KR101913512B1 (ko) 2018-10-30
US20180076221A1 (en) 2018-03-15
JP6962673B2 (ja) 2021-11-05
TW201820604A (zh) 2018-06-01
JP2018044985A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
US10593742B2 (en) Display device
KR101913512B1 (ko) 표시 장치
US10204846B2 (en) Display device
US10319799B2 (en) Flexible display device including bent flexible substrate and bent circuit layer
US10809837B2 (en) Display device with built-in touch sensor
JP6456317B2 (ja) 表示装置、および可撓性表示装置
US11782542B2 (en) Display device
JP6715708B2 (ja) 表示装置
KR101890469B1 (ko) 표시장치 및 그 제조 방법
WO2021039173A1 (ja) 表示装置
US10095054B2 (en) Display device
JP6664278B2 (ja) 表示装置
US10396303B2 (en) Organic electroluminescence display device
US20190157606A1 (en) Display device and manufacturing method therefor
KR20180030341A (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR101961019B1 (ko) 표시 장치
US20230422550A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant