KR20180021214A - 다공성 필름들 내로의 uv-보조 재료 주입 - Google Patents

다공성 필름들 내로의 uv-보조 재료 주입 Download PDF

Info

Publication number
KR20180021214A
KR20180021214A KR1020187004526A KR20187004526A KR20180021214A KR 20180021214 A KR20180021214 A KR 20180021214A KR 1020187004526 A KR1020187004526 A KR 1020187004526A KR 20187004526 A KR20187004526 A KR 20187004526A KR 20180021214 A KR20180021214 A KR 20180021214A
Authority
KR
South Korea
Prior art keywords
hydrogen
patterned substrate
gap
silicon
dielectric
Prior art date
Application number
KR1020187004526A
Other languages
English (en)
Other versions
KR102546214B1 (ko
Inventor
브라이언 색스턴 언더우드
아비지트 바수 말리크
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20180021214A publication Critical patent/KR20180021214A/ko
Application granted granted Critical
Publication of KR102546214B1 publication Critical patent/KR102546214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

패터닝된 기판 상의 다공성 필름들에 의해 경험되는 수축률을 감소시키기 위한 방법들이 설명된다. 필름은, 탄소, 산소 및 질소 중 1개 또는 2개를 더 함유하는 실리콘-및-수소-함유 층일 수 있다. 증착 직후에, 실리콘-및-수소-함유 층은, 비교적 작은 분자 전구체(예컨대, NH3 또는 C2H2) 및 UV 광원에 대한 동시적인 노출에 의해 처리된다. 그 처리는, 반응 이전의 상당한 침투로 인해, 심지어 다공성 필름의 최하부에서 다공성 필름에 의해 경험되는 후속적인 수축률을 감소시킬 수 있다. 그 처리는, 다공성 필름으로 충전된 트렌치의 최하부에서의 수축률을 감소시킬 수 있으며, 이는, 프로세싱이 완료된 후에, 트렌치 내에 더 큰 충전 팩터를 유지하는 이익을 제공한다.

Description

다공성 필름들 내로의 UV-보조 재료 주입
[0001] 본원에서 개시되는 실시예들은 다공성 필름들을 프로세싱하는 것에 관한 것이다.
[0002] 반도체 회로 엘리먼트들의 소형화는, 대략 14 nm의 피처 사이즈들이 상업적 스케일로 제조되는 수준에 도달했다. 치수들이 계속해서 더 작아짐에 따라, 전기 누화를 회피하는 유전체 재료로 회로 엘리먼트들 간의 갭을 충전(filling)하는 것과 같은, 프로세스 단계들에 대한 새로운 난제들이 발생한다. 엘리먼트들 간의 폭이 계속해서 줄어듦에 따라, 엘리먼트들 간의 갭이 종종 키가 더 커지고(taller) 더 좁아져서(narrower), 유전체 재료가 달라붙어 보이드(void)들 또는 약한 시임(seam)들을 생성하지 않고서는 갭을 충전하기 어렵게 만든다. 종래의 화학 기상 증착(CVD; chemical vapor deposition) 기법들은, 갭이 완전히 충전되기 전에 갭의 최상부에서의 재료의 과성장(overgrowth)을 종종 경험한다. 이는, 과성장에 의해 증착 유전체 재료가 조기에 컷오프(cut off)되는 갭에서 보이드 또는 시임을 생성할 수 있으며; 문제는 때때로 브레드로핑(breadloafing)으로 지칭된다.
[0003] 브레드로핑 문제에 대한 하나의 해결책은, 갭들 내로 더 용이하게 유동하는 유전체 시재료(dielectric starting material)들을 위해 액체 전구체들을 사용하는 것이었다. 이를 수행하기 위해 상업적으로 현재 사용되는 기법은 SOG(spin-on-glass)로 지칭된다. 더 최근에는, CVD에 의해 증착되는 유전체 재료들에 유동성 특징(flowable characteristic)들을 부여하는 기법들이 개발되었다. 이들 기법들은, 유동성 전구체들을 증착하여 키가 크고 좁은 갭을 다공성 재료로 충전하면서, 보이드들 또는 약한 시임들을 생성하는 발생정도(incidence)를 감소시킬 수 있다. 새로운 유동성 CVD 기법들이 키가 크고 좁은(즉, 높은 종횡비의) 갭들을 다공성 재료들(이를테면, 저-k 유전체 재료들)로 충전하는 데 있어서 중대한 돌파구를 제시하지만, 후속적인 프로세싱 동안 다공성 재료가 겪는 수축률을 감소시킬 필요성이 여전히 존재한다.
[0004] 패터닝된 기판 상의 다공성 필름들에 의해 경험되는 수축률을 감소시키기 위한 방법들이 설명된다. 필름은 탄소, 산소 및 질소 중 적어도 하나를 더 함유하는 실리콘-및-수소-함유 층일 수 있다. 증착 직후에, 실리콘-및-수소-함유 층은, 비교적 작은 분자 전구체(예컨대, NH3 또는 C2H2) 및 UV 광원에 대한 동시적인 노출에 의해 처리된다. 그 처리는, 반응 이전의 상당한 침투로 인해, 심지어 다공성 필름의 최하부에서 다공성 필름에 의해 경험되는 후속적인 수축률을 감소시킬 수 있다. 그 처리는, 다공성 필름으로 충전된 갭의 최하부에서의 수축률을 감소시킬 수 있으며, 이는, 프로세싱이 완료된 후에, 갭 내에 더 큰 충전 팩터를 유지하는 이익을 제공한다.
[0005] 본원에서 설명되는 실시예들은 패터닝된 기판 상에 갭필 유전체(gapfill dielectric)를 프로세싱하는 방법들을 포함한다. 방법들은 패터닝된 기판 상에 실리콘-및-수소-함유 필름을 형성하는 단계를 포함한다. 실리콘-및-수소-함유 필름은 패터닝된 기판 상의 갭을 충전한다. 방법들은 실리콘-및-수소-함유 필름을 수소-함유 전구체에 노출시키면서 실리콘-및-수소-함유 필름을 UV-광에 노출시키는 단계를 더 포함한다. 수소-함유 전구체는 질소, 실리콘 및 탄소 중 적어도 하나를 더 포함한다. 실리콘-및-수소-함유 필름은, 실리콘-및-수소-함유 필름을 노출시키는 동작 다음에 실리콘, 탄소, 질소, 수소 및 산소 이외의 어떤 엘리먼트들도 함유하지 않을 수 있다.
[0006] 본원에서 설명되는 실시예들은 패터닝된 기판의 갭을 충전하는 방법들을 포함한다. 방법들은 패터닝된 기판 상의 갭 내로 저-k 유전체 재료를 유동시키는 단계를 포함한다. 방법들은 저-k 유전체 재료를 수소-함유 전구체에 노출시키는 단계를 더 포함한다. 방법들은 패터닝된 기판을 UV-광에 노출시키는 단계를 더 포함한다. 패터닝된 기판을 UV-광에 노출시키는 동작과 저-k 유전체 재료를 수소-함유 전구체에 노출시키는 동작은 동시에 발생한다.
[0007] 본원에서 설명되는 실시예들은 갭필 재료를 강화하는 방법들을 포함한다. 방법들은 갭을 갖는 패터닝된 기판을 기판 프로세싱 챔버의 기판 프로세싱 구역 내로 이송하는 단계를 포함한다. 갭은 다공성 유전체로 충전된다. 방법들은 수소-함유 전구체를 기판 프로세싱 구역 내로 유동시키는 동시에 갭 상에 UV 광을 비추는(shining) 단계를 더 포함한다. 방법들은 패터닝된 기판을 가열하는 단계를 더 포함하고, 패터닝된 기판을 가열하는 단계는 갭의 최하부 근처의 다공성 유전체를 35% 미만으로 수축시킨다. 패터닝된 기판을 가열하는 단계는 실시예들에 따라, 기판의 온도를 150℃ 초과, 200℃ 초과, 250℃ 초과 또는 300℃ 초과로 증가시킬 수 있다.
[0008] 추가의 실시예들 및 특징들이 이하의 설명에서 부분적으로 기술되고, 부분적으로는 본 명세서의 검토 시에 당업자들에게 자명해지거나, 또는 실시예들의 실시에 의해 학습될 수 있다. 실시예들의 특징들 및 장점들은, 본 명세서에서 설명되는 수단들, 조합들, 및 방법들에 의해 실현되고 획득될 수 있다.
[0009] 실시예들의 특성 및 장점들의 추가의 이해는 본 명세서 및 도면들의 나머지 부분들을 참조하여 인식될 수 있다.
[0010] 도 1은 실시예들에 따라, 패터닝된 기판 상에 다공성 필름을 형성하는 방법의 선택된 단계들을 예시하는 흐름도이다.
[0011] 도 2는 실시예들에 따라, 패터닝된 기판 상에 다공성 필름을 형성하는 방법의 선택된 단계들을 예시하는 흐름도이다.
[0012] 도 3은 실시예들에 따른 기판 프로세싱 시스템을 도시한다.
[0013] 도 4a는 실시예들에 따른 기판 프로세싱 챔버를 도시한다.
[0014] 도 4b는 실시예들에 따른 가스 분배 샤워헤드를 도시한다.
[0015] 첨부된 도면들에서, 유사한 컴포넌트들 및/또는 특징들은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 타입의 다양한 컴포넌트들은 참조 라벨 다음에 대시기호 및 유사한 컴포넌트들 사이를 구별하는 제2 라벨에 의해 구별될 수 있다. 본 명세서에서 제1 참조 라벨만이 사용되면, 그 설명은, 제2 참조 라벨과는 무관하게 동일한 제1 참조 라벨을 갖는 유사한 컴포넌트들 중 임의의 컴포넌트에 적용가능하다.
[0016] 패터닝된 기판 상의 다공성 필름들에 의해 경험되는 수축률을 감소시키기 위한 방법들이 설명된다. 필름은, 탄소, 산소 및 질소 중 1개 또는 2개를 더 함유하는 실리콘-및-수소-함유 층일 수 있다. 증착 직후에, 실리콘-및-수소-함유 층은, 비교적 작은 분자 전구체(예컨대, NH3 또는 C2H2) 및 UV 광원에 대한 동시적인 노출에 의해 처리된다. 그 처리는, 반응 이전의 상당한 침투로 인해, 심지어 다공성 필름의 최하부에서 다공성 필름에 의해 경험되는 후속적인 수축률을 감소시킬 수 있다. 그 처리는, 다공성 필름으로 충전된 갭의 최하부에서의 수축률을 감소시킬 수 있으며, 이는, 프로세싱이 완료된 후에, 갭 내에 더 큰 충전 팩터를 유지하는 이익을 제공한다.
[0017] 다공성 재료들이 예컨대, 저-k 유전체 필름들을 생성하는 데 사용될 수 있지만, 다른 환경들에서 유용할 수 있다. 다공성 필름들은 비-유동성 또는 유동성 증착 방법들을 포함하는 다양한 방법들에 의해 형성될 수 있다. 유동성 증착 방법들은, 다공성 필름들이 패터닝된 기판의 갭들 내로 침투할 수 있게 함으로써 도움이 될 수 있다. 다공성 필름들은 특히, 패터닝된 기판의 온도가 증착-후 프로세싱 동안 상승될 때, 수축되기 쉬울 수 있다. 본원에서 설명되는 바와 같은 동시적인 노출을 이용한 UV 광 처리는 다공성 필름들의 구조에 이익이 되는 것으로 밝혀졌다. UV-보조 화학적 반응에서 수소-함유 전구체로부터의 수소는 질소, 실리콘, 및/또는 탄소로 대체될 수 있다. UV 광은 반응을 촉진시키기 위해 필요하지만, 먼저 다공성 필름 내로 깊숙이 침투하는 데 필요한 낮은 반응 확률을 유지한다. 본원에서 제시된 기법들을 사용하여 생성된 다공성 필름들은, 증착-후 프로세싱 동안 그리고 제조된 반도체 디바이스들의 수명 동안 훨씬 더 적은 수축률을 보일 수 있다. 감소된 수축률은, (1) 전도성 엘리먼트들 간의 누화를 감소시킴으로써 그리고 (2) 생산 수율을 증가시키는 더 큰 물리적 안정성을 제공함으로써, 반도체 디바이스의 동작에 이익이 될 수 있다. 동시적으로 노출되는 전구체들로부터의 재료는, 이전에 달성된 것보다 훨씬 더 깊숙이 다공성 필름들을 전달하며, 이는 타이트한 공간들의 최하부에서도 수축률을 유익하게 감소시킨다. 일부 다공성 갭필 필름들이 50%의 수축률을 보였지만, 본원에서 설명되는 방법들은 실시예들에 따라 증착 후에 35% 미만, 30% 미만 또는 25% 미만으로 수축될 수 있다.
[0018] 실시예들을 더 양호하게 이해하고 인지하기 위해, 실시예들에 따라 기판 상에 다공성 필름을 형성하는 방법(101)의 선택된 단계들을 예시하는 흐름도인 도 1에 대한 참조가 이제 이루어진다. 동작(110)에서, 다공성 실리콘-및-수소-함유 필름은 패터닝된 기판 상에 초기에 형성된다. 이어서, 패터닝된 기판은 기판 프로세싱 구역에 배치될 수 있다. 동작(120)에서, C2H2는 기판 프로세싱 구역 내로 유동된다. 패터닝된 기판이 C2H2에 노출되는 것과 동시에, 패터닝된 기판은 자외선(UV; ultraviolet) 광으로 조명된다. 실시예들에서, 조명 전에 C2H2를 필름 내로 더 깊숙이 하기 위해, UV 광 노출의 시작 전에, C2H2가 기판 프로세싱 구역 내로 유동된다. UV 광의 효과들 외에, 기판 프로세싱 구역은 동작들(120 및 130) 동안 무-플라즈마(plasma-free)일 수 있다. 실시예들에 따라, C2H2로부터의 탄소가 다공성 실리콘-및-수소-함유 필름에 진입하고 필름을 계속해서 최하부까지 프로세싱한다(동작(140)).
[0019] 일반적으로 말해서, 질소, 실리콘, 및 탄소 중 적어도 하나를 더 포함하는 수소-함유 전구체는 기판 프로세싱 구역 내로 유동될 수 있다. 실시예들에서, 수소-함유 전구체는 수소 및 탄소를 포함하거나 또는 수소 및 탄소로 이루어질 수 있다. 실시예들에 따라, 수소-함유 전구체는 2개, 3개, 또는 4개의 탄소 원자들을 가질 수 있고, 적어도 하나의 다중 결합(이중 결합 또는 삼중 결합)을 포함할 수 있다. 예컨대, 수소-함유 전구체는 C2H2, C2H4, C3H6 및 C4H8 중 하나일 수 있다. 실시예들에 따라, 수소-함유 전구체는 수소 및 질소를 포함하거나 또는 수소 및 질소로 이루어질 수 있다. 실시예들에서, 수소-함유 전구체는 1개 또는 2개의 질소 원자들을 가질 수 있고 댕글링 결합(dangling bond)을 포함할 수 있다. 예컨대, 수소-함유 전구체는 NH3, N2H2 및 N2H4 중 하나일 수 있다. 실시예들에서, 수소-함유 전구체는 수소 및 실리콘을 포함하거나 또는 수소 및 실리콘으로 이루어질 수 있다. 실시예들에 따라, 수소-함유 전구체는 2개, 3개, 4개의(그리고 때때로 그 초과의) 실리콘 원자들을 가질 수 있고, 단일 결합들을 포함하거나 또는 단일 결합들로 이루어질 수 있다. 예컨대, 수소-함유 전구체는 SiH4, Si2H6, Si3H8, Si4H10, Si5H10, Si5H12, Si6H12, 및 Si6H14 중 하나일 수 있다. 실시예들에서, 수소-함유 전구체는 수소, 실리콘 및 탄소를 포함하며, C=O 리간드를 포함할 수 있다. 실시예들에 따라, 수소-함유 전구체는 수소(H2), 질소(N2), 헬륨, 네온, 아르곤과 같은 하나 또는 그 초과의 추가의 가스들을 수반할 수 있다. 실시예들에 따라 본원에서 개시되는 모든 실시예들의 자외선 처리들 동안, 기판 프로세싱 구역은, 수분이 없을 수 있고 그리고 산소가 없을 수 있다. 실시예들에서, 다공성 유전체 필름을 둘러싸는 환경은 수소-함유 전구체 이외에는 화학적으로 불활성일 수 있다.
[0020] 본원에서 설명되는 전구체들은 작은 사이즈에 기반하여 그리고 일부 경우들에서는 UV 광의 감소된 직접 흡수에 기반하여 선택되었다. 이들 특성들 둘 모두는, 전구체들이, 다공성 필름들을 고밀도화(densify)하고 강화하기 위해 반응하기 직전에, 설명된 재료들 내로 더 깊숙이 침투하는 데 도움이 된다. 전구체들에 의한 UV 광의 조기의 흡수는 화학적 반응성을 너무 일찍 증가시킬 것이며, 이는 다공성 필름의 최상부 근처의 전구체들을 고갈시킬 것이다. 실시예들에서, 반응 메커니즘은 다공성 기판에 의한 UV 광의 흡수를 수반하며, 이어서, 이는, 수소-함유 전구체에 대해 반응성이다. 전구체의 작은 사이즈는 또한, 개방-셀 다공성 기판 내에서의 급속한 깊은 확산을 촉진한다. 본질적으로, 동작들(120/130) 동안에는 다공성 필름의 최상부에서 어떤 증착도 발생하지 않는다.
[0021] 동작(110)에서, 다공성 필름은 다양한 방법들, 이를테면, SOG(spin-on glass), SOD(spin-on dielectric) 또는 CVD(chemical vapor deposition)에 의해 증착될 수 있다. 다공성 필름은 초기 증착 후에 유동할 수 있는데, 이는 패터닝된 기판 상의 좁은 갭들을 충전하는 데 도움이 될 수 있다. 다공성 필름은 유동성 다공성 필름으로 지칭될 수 있고, 고형화 후에 측정되는 바와 같이 낮은 유전 상수(저-k)를 가질 수 있다. 실시예들에 따라, 저-k 유전체 필름은, 완성된 디바이스의 트렌치에서 2.2 내지 3.0의 유전 상수를 가질 수 있다. 실시예들에서, 다공성 필름은 실리콘 및 수소를 포함하고, S-C-H 필름, Si-N-H 필름, Si-O-H 필름, Si-C-N-H 필름, Si-O-C-H 필름 또는 Si-O-N-H 필름일 수 있다. 실시예들에 따라, 다공성 필름은 실리콘, 탄소 및 수소를 포함하거나 또는 실리콘, 탄소 및 수소로 이루어질 수 있다. 실시예들에 따라, 다공성 필름은 실리콘, 질소 및 수소를 포함하거나 또는 실리콘, 질소 및 수소로 이루어질 수 있다. 실시예들에 따라, 다공성 필름은 실리콘, 산소 및 수소를 포함하거나 또는 실리콘, 산소 및 수소로 이루어질 수 있다. 실시예들에 따라, 다공성 필름은 실리콘, 탄소, 질소 및 수소를 포함하거나 또는 실리콘, 탄소, 질소 및 수소로 이루어질 수 있다. 실시예들에 따라, 다공성 필름은 실리콘, 탄소, 산소 및 수소를 포함하거나 또는 실리콘, 탄소, 산소 및 수소로 이루어질 수 있다. 실시예들에 따라, 다공성 필름은 실리콘, 산소, 질소 및 수소를 포함하거나 또는 실리콘, 산소, 질소 및 수소로 이루어질 수 있다.
[0022] 패터닝된 기판은, 수소-함유 전구체를 기판 프로세싱 구역 내로 유동시키면서 패터닝된 기판을 UV 광으로 조사하여, 동작들(120/130)에서 다공성 필름과의 화학적 반응을 야기함으로써 처리된다. 실시예들에서, 기판 프로세싱 구역은, 수소-함유 전구체를 너무 반응성으로 만드는 것(이 경우, 처리 유효성의 깊이가 감소될 것임)을 회피하기 위해, 동작(140) 동안에는 플라즈마가 없을 수 있다(무-플라즈마(plasma-free)일 수 있음). 실시예들에 따라, 수소-함유 전구체는 기판 프로세싱 구역으로 가는 도중에 어떤 플라즈마도 통과하지 않을 수 있다. 처리된 필름은 처리되지 않은 다르게-유사한 필름보다 수축이 더 적고 더 많은 물리적 세기를 유지하는 것으로 밝혀졌다. 질소, 실리콘 또는 탄소가 다공성 필름 내로 주입되고, 좁은 갭들 내의 깊은 부분들에서도 다공성 필름의 세기의 증가를 야기하는 브리지-결합 사이트(bridge-bonded site)들을 형성할 수 있다. 짧은 실리콘 체인들은, 본원의 방법들이 착수되지 않을 때, 휘발(volatilization)을 겪는 것으로 의심되는데, 이는 더 큰 수축률을 초래할 수 있다. 본원에서 설명되는 방법들은 또한, 갭들 내의 보이드들을 감소시킬 수 있으며, 완성된 디바이스들의 성능 및 신뢰성에 더 이익이 된다. 실시예들에 따라, 세기 그리고 그와 동시적인 수축률의 감소는 다공성 필름 내의 모든 깊이들(갭 외측 또는 내측)에서 실질적으로 균일할 수 있다.
[0023] 본원에서 설명되는 기법들을 사용하여 충전되는 갭들(예컨대, 비아들 및 트렌치들)은, 1:1보다 상당히 더 큰(예컨대, 5:1 초과, 6:1 초과, 8:1 초과, 10:1 초과 또는 12:1 초과의) 높이 대 폭(즉, H/W)의 종횡비(AR; aspect ratio)를 정의하는 높이 및 폭을 가질 수 있다. 많은 경우들에서, 높은 AR은 실시예들에 따라, 32 nm 미만의, 28 nm 미만의, 22 nm 미만의 또는 16 nm 미만의 작은 갭 폭들로 인한 것이다. 실시예들에서, 높이는 100 nm 초과, 150 nm 초과, 250 nm 초과 또는 0.5 μm 초과일 수 있다. "최상부(top)" 및 "상부(up)"는 본원에서, 기판 평면으로부터 수직으로 멀리 있는 그리고 수직 방향으로 기판의 질량의 중심으로부터 더 멀리 떨어진 부분들/방향들을 설명하는 데 사용될 것이다. "수직"은 "상부" 방향으로 "최상부"를 향해 정렬된 아이템들을 설명하는 데 사용될 것이다. 다른 유사한 용어들(이를테면, "높이" 및 "폭")이 사용될 수 있어서 그 의미들이 이제 명백해질 것이다.
[0024] 수소-함유 전구체(예컨대, C2H2)와의 화학적 반응이 진행 온도에 의존하지 않기 때문에, 실시예들에서, 동작들(120/130) 동안의 기판의 온도는 150℃ 미만, 120℃ 미만, 100℃ 미만 또는 80℃ 미만일 수 있다. 원하는 화학적 반응이, 열적으로-활성화된 증착이 발생하는 포인트(C2H2에 대해 ~400℃)까지 계속 발생할 것이기 때문에, 더 높은 온도들이 사용될 수 있다. 실시예들에 따라, 패터닝된 기판의 온도는, 필름이 강화될 수 있기 전에 필름을 손상시키는 것을 회피하기 위해, 동작(110)과 동작들(120/130)의 시작 간에 이들 온도들 각각 미만으로 유지될 수 있다. 원하는 화학적 반응이, 열적으로-활성화된 증착이 발생하는 포인트(C2H2에 대해 ~400℃)까지 계속 발생할 것이기 때문에, 더 높은 온도들이 사용될 수 있다. 실시예들에서, 패터닝된 기판의 온도는 동작들(120/130) 동안 그리고 동작(110과 120/130) 간에 500℃ 미만, 400℃ 미만 또는 300℃ 미만일 수 있다.
[0025] 동작들(120/130)에서의 다공성 필름의 UV 처리 동안의 기판 프로세싱 구역의 압력은 1 Torr 내지 1000 Torr, 또는 3 Torr 내지 200 Torr 또는 6 Torr 내지 50 Torr일 수 있다. 더 높은 압력들은 더 적은 다공성의 필름들을 더 균일하게 처리하는 데 도움이 될 수 있다. 본원의 모든 예들에 대해 주어지는 모든 필름 특성들 및 프로세스 파라미터들은 모든 다른 예들에 또한 적용된다. 실시예들에서, 수소-함유 전구체는 10 sccm 내지 4000 sccm, 200 sccm 내지 3000 sccm, 또는 500 sccm 내지 2000 sccm의 유량으로 기판 프로세싱 구역 내로 유동될 수 있다. 수소-함유 전구체는 가스 또는 액체의 형태로 공급될 수 있다. 개시된 실시예들에서, 본원에서 설명되는 모든 방법들에 대한 적절한 UV 광의 파장들은 100 nm 내지 450 nm일 수 있거나 또는 100 nm 내지 400 nm일 수 있다. UV 광은 기판 프로세싱 구역 내부 또는 외부에서 생성되어, 적절한 투과성의 진공 뷰포트(vacuum viewport)를 통해 기판 프로세싱 구역 내로 통과할 수 있다. UV 광은 엑시머 레이저에 의해 생성될 수 있다.
[0026] 실시예들에 따라 기판 상에 다공성 유전체 필름을 형성하는 방법(201)의 선택된 단계들을 예시하는 흐름도인 도 2에 대한 참조가 이제 이루어질 것이다. 동작(210)에서, 다공성 필름은 패터닝된 기판 상에 초기에 형성된다. 이어서, 패터닝된 기판은 기판 프로세싱 구역에 배치될 수 있다. 동작(220)에서, 패터닝된 기판은 기판 프로세싱 구역 내부에서 NH3에 노출되는 동시에, 패터닝된 기판은 자외선(UV) 광으로 또한 조명된다. 실시예들에 따라, 다공성 유전체 필름 내로의 더 깊은 침투를 보장하기 위해, NH3에 대한 노출은 UV 광에 대한 노출 전에 개시될 수 있다. 전술한 바와 같이, 동작(220) 동안, 기판 프로세싱 구역은 무-플라즈마일 수 있다. 실시예들에 따라, NH3로부터의 질소가 다공성 필름에 진입하고 필름을 실질적으로 균일하게 최상부로부터 최하부로 프로세싱한다(동작(230)). 본원에서 제시되는 다른 예들에서와 같이, UV 광 및 수소-함유 전구체(예컨대, NH3) 둘 모두의 동시적인 존재는, 후속적인 프로세싱에서 실질적으로 더 적은 수축률을 보이는 다공성 유전체 층을 유발하는 것으로 밝혀졌다.
[0027] 본원에서 설명되는 모든 예들에 대해, 실시예들에 따라, 패터닝된 기판 상에 다공성 필름을 형성하는 동작으로부터, 패터닝된 기판을 수소-함유 전구체에 노출시키고 그리고 패터닝된 기판을 UV 광으로 조명하여 다공성 필름을 강화하는 동작들까지, 패터닝된 기판은 외부 대기(반도체 프로세싱 메인프레임 또는 챔버 외부의 클린룸으로부터의 대기)에 노출되지 않을 수 있다.
[0028] 본원에서 설명된 증착 방법들 중 임의의 또는 모든 증착 방법들은, 실시예들에 따라 다공성 필름 내의 깊은 곳에서의 유익한 화학적 반응들을 보장하기 위해 증착 동안 기판 프로세싱 구역에서 낮은 전자 온도(electron temperature)를 가질 수 있다. 전자 온도는 기판 프로세싱 구역에서 랭뮤어 프로브(Langmuir probe)를 사용하여 측정될 수 있다. 실시예들에서, 전자 온도는 0.5 eV 미만, 0.45 eV 미만, 0.4 eV 미만, 또는 0.35 eV 미만일 수 있다. 대안적인 명명법을 도입하면, 기판 프로세싱 구역은 본원에서 설명된 증착 프로세스들 동안 "무-플라즈마"로서 본원에서 설명될 수 있다. "무-플라즈마"는 반드시 그 구역에 플라즈마가 없다는 것을 의미하지는 않는다. 플라즈마 구역 내에 생성된 이온화된 종 및 자유 전자들은 극도로 작은 농도들로 파티션(샤워헤드)의 기공들(애퍼처들)을 통해 이동할 수 있다. 챔버 플라즈마 구역 내에서의 플라즈마의 경계들은 정의하기 어렵고, 샤워헤드의 애퍼처들을 통해 기판 프로세싱 구역을 침범할 수 있다. 게다가, 본원에서 설명된 증착 프로세스들의 바람직한 특징들을 제거하지 않으면서, 낮은 강도의 플라즈마가 기판 프로세싱 구역에서 생성될 수 있다. 여기된 플라즈마 배출물들의 생성 동안 챔버 플라즈마 구역보다 훨씬 더 낮은 강도의 이온 밀도를 갖는 플라즈마에 대한 모든 원인들은, 본원에서 사용되는 바와 같은 "무-플라즈마"의 범위를 벗어나지 않는다.
[0029] 다공성 필름들을 형성할 수 있는 기판 프로세싱 챔버들의 몇몇 실시예들이 이제 설명될 것이며, 일부 선택 구성들에서 패터닝된 기판을 화학적으로 처리하는 데 또한 사용될 수 있다. 도 3은 실시예들에 따른 증착 및 경화 챔버들을 위한 예시적인 프로세싱 시스템(1001)을 도시한다. FOUP(front opening unified pod)들(1002)은 로봇 아암들(1004)을 통해 기판들을 저압 홀딩 영역들(1006) 내로 공급한다. 제2 로봇 아암(1010)은 기판 웨이퍼들을 홀딩 영역들(1006)로부터 기판 프로세싱 챔버들(1008a-f)로 그리고 거꾸로(back) 이송하는 데 사용될 수 있다.
[0030] 기판 프로세싱 챔버들(1008a-f)은 증착된 층(들) 상에 다양한 처리들을 수행하거나 또는 증착하도록 구성될 수 있다. 일 구성에서, 2개의 쌍들의 프로세싱 챔버(예컨대, 1008c-d 및 1008e-f)는 기판 상에 유동성 유전체 재료를 증착하는 데 사용될 수 있고, 세 번째 쌍의 프로세싱 챔버들(예컨대, 1008a-b)은 자외선 또는 e-빔 조명을 사용하여 유전체 재료를 경화시키는 데 사용될 수 있다.
[0031] 도 4a는 실시예들에 따른 기판 프로세싱 챔버(1101)를 도시한다. 원격 플라즈마 시스템(RPS; remote plasma system)(1110)이 가스를 프로세싱할 수 있고, 이어서 가스는 가스 유입 어셈블리(1111)를 통해 이동한다. 2개의 별개의 가스 공급 채널들은 가스 유입 어셈블리(1111) 내에서 볼 수 있다. 제 1 채널(1112)은 원격 플라즈마 시스템(RPS)(1110)을 통과하는 가스를 반송하는 한편, 제 2 채널(1113)은 RPS(1110)를 우회한다. 실시예들에서, 제 1 채널(1112)은 프로세스 가스를 위해 사용될 수 있고, 제 2 채널(1113)은 처리 가스를 위해 사용될 수 있다. 덮개(또는 전도성 최상부 부분)(1121) 및 천공된 파티션(1153)은 이들 사이에 절연 링(1124)을 갖는 것으로 도시되며, 그 절연 링(1124)은 천공된 파티션(1153)에 대해 덮개(1121)에 AC 전위가 인가되게 할 수 있다. 프로세스 가스가 제 1 채널(1112)을 통해 챔버 플라즈마 구역(1120) 내로 이동하고, 단독으로 또는 RPS(1110)와 조합되어 챔버 플라즈마 구역(1120) 내에서 플라즈마에 의해 여기될 수 있다. 챔버 플라즈마 구역(1120) 및/또는 RPS(1110)의 결합은 본원에서 원격 플라즈마 시스템으로 지칭될 수 있다. 천공된 파티션(샤워헤드로 또한 지칭됨)(1153)은 챔버 플라즈마 구역(1120)을 샤워헤드(1153) 아래의 기판 프로세싱 구역(1170)으로부터 분리한다. 샤워헤드(1153)는, 챔버 플라즈마 구역(1120) 내에 존재하는 플라즈마가 기판 프로세싱 구역(1170) 내의 가스들을 직접적으로 여기시키는 것을 방지하게 할 수 있는 한편, 여기된 종(플라즈마 배출물들)은 챔버 플라즈마 구역(1120)으로부터 기판 프로세싱 구역(1170) 내로 여전히 이동하게 할 수 있다.
[0032] 샤워헤드(1153)는 챔버 플라즈마 구역(1120)과 기판 프로세싱 구역(1170) 간에 포지셔닝되고, 챔버 플라즈마 구역(1120) 내에서 생성된 플라즈마 배출물들(전구체들 또는 다른 가스들의 여기된 유도체들)이 플레이트의 두께를 가로지르는 복수의 관통-홀들(1156)을 통과하게 한다. 샤워헤드(1153)는 또한, 하나 또는 그 초과의 중공형 볼륨들(1151)을 가지며, 하나 또는 그 초과의 중공형 볼륨들(1151)은 증기 또는 가스(이를테면, 실리콘-및-탄소-함유 전구체)의 형태의 전구체(예컨대, TSA)로 충전될 수 있고, 작은 홀들(1155)을 통해 기판 프로세싱 구역(1170) 내로 통과하지만, 챔버 플라즈마 구역(1120) 내로는 직접적으로 통과하지 않는다.
[0033] 도시된 실시예에서, 샤워헤드(1153)는, 챔버 플라즈마 구역(1120) 내에서의 플라즈마에 의한 여기 시에, 프로세스 가스들의 플라즈마 배출물들을 함유하는 프로세스 가스들을 (관통-홀들(1156)을 통해) 분배할 수 있다. 생성된 플라즈마 배출물들이 TSA를 만날 때, 질소-함유 전구체(예컨대, NH3)가 RPS(1110)을 통해 유동하여 Si-N-H 필름을 형성할 수 있다. 전구체들은 본원에서 처리되는 다양한 필름들을 화학 기상 증착에 의해 형성하도록 선택될 수 있다. 화학 기상 증착을 사용하지 않고서 다공성 필름들을 형성하기 위해 다른 기법들(예컨대, SOD 또는 SOG)이 사용될 수 있다. 프로세스 가스는 또한, 헬륨, 아르곤, 질소(N2) 등과 같은 캐리어 가스를 포함할 수 있다. 제 2 채널(1113)은 또한, 프로세스 가스 및/또는 캐리어 가스 및/또는, 성장하는 또는 증착 직후(as-deposited)의 필름으로부터 원하지 않는 성분을 제거하는 데 사용되는 필름-처리 또는 경화 가스를 전달할 수 있다. 플라즈마 배출물들은 프로세스 가스의 이온화된 또는 중성 유도체들을 포함할 수 있고, 본원에서, 유입되는 프로세스 가스의 원자적 구성성분(atomic constituent)을 나타내는 라디칼-산소 전구체로 또한 지칭될 수 있다.
[0034] 도 4b는 실시예들에 따른, 프로세싱 챔버와 함께 사용하기 위한 샤워헤드(1153)의 저면도이다. 샤워헤드(1153)는 도 4a에 도시된 샤워헤드에 대응한다. 샤워헤드(1153)의 최하부 상의 더 큰 내경(ID; inner-diameter) 및 최상부의 더 작은 ID를 갖는 관통-홀들(1156)이 도시된다. 작은 홀들(1155)은 샤워헤드의 표면에 걸쳐 실질적으로 균일하게, 심지어 관통-홀들(1156) 간에도 분포되는데, 이는 더 균일한 혼합을 제공하는데 도움이 된다.
[0035] 샤워헤드(1153) 내의 관통-홀들(1156)을 통해 도달하는 플라즈마 배출물들이, 중공형 볼륨들(1151)로부터 발생하여(originating) 작은 홀들(1155)을 통해 도달하는 실리콘-및-탄소-함유 전구체와 조합될 때, 기판 프로세싱 구역(1170) 내의 페디스털(도시되지 않음)에 의해 지지되는 기판 상에 예시적인 필름이 생성된다. 기판 프로세싱 구역(1170)이 경화와 같은 다른 프로세스들을 위해 플라즈마를 지원하도록 구비될 수 있지만, 예시적인 필름의 성장 동안에는 어떤 플라즈마도 존재하지 않는다. 페디스털은 비교적 낮은 온도들(실온 내지 대략 120℃)을 유지하기 위해, 지지되는 기판을 냉각 또는 가열하도록 구성될 수 있다.
[0036] 플라즈마는 샤워헤드(1153) 위의 챔버 플라즈마 구역(1120) 내에서 또는 샤워헤드(1153) 아래의 기판 프로세싱 구역(1170) 내에서 점화될 수 있다. 산소-함유 가스의 유입(inflow)으로부터 라디칼-산소 전구체를 생성하기 위해, 플라즈마가 챔버 플라즈마 구역(1120) 내에 존재한다. 통상적으로 라디오 주파수(RF; radio frequency) 범위의 AC 전압이 프로세싱 챔버의 전도성 최상부 부분(1121)과 샤워헤드(1153) 간에 인가되어, 증착 동안 챔버 플라즈마 구역(1120) 내에서 플라즈마를 점화한다. RF 전력 공급부는 13.56 MHz의 높은 RF 주파수를 생성하지만, 단독의 또는 13.56 MHz 주파수와 조합된 다른 주파수들을 또한 생성할 수 있다. 예시적인 RF 주파수들은 2.4 GHz와 같은 마이크로파 주파수들을 포함한다. 실시예들에서, 원격 플라즈마 전력은 유동성 필름의 증착 동안 1000 와트 초과 또는 대략 1000 와트, 2000 와트 초과 또는 대략 2000 와트, 3000 와트 초과 또는 대략 3000 와트 또는 4000 와트 초과 또는 대략 4000 와트일 수 있다. 기판 프로세싱 시스템은 시스템 제어기에 의해 제어된다. 기판 상에 필름 스택을 증착하기 위한 프로세스는 시스템 제어기에 의해 실행되는 컴퓨터 프로그램 제품을 사용하여 구현될 수 있다.
[0037] 본원에서 사용되는 바와 같은 "기판"은 층들이 상부에 형성된 또는 형성되지 않은 지지 기판일 수 있다. 지지 기판은 다양한 도핑 농도들 및 프로파일들의 절연체 또는 반도체일 수 있고, 예컨대, 집적 회로들의 제조에서 사용되는 타입의 반도체 기판일 수 있다. "전구체"라는 용어는, 표면으로부터 재료를 제거하기 위한 또는 표면 상에 재료를 증착하기 위한 반응에 참여하는 임의의 프로세스 가스를 나타내기 위해 사용된다. "여기된 상태"의 가스는, 가스 분자들 중 적어도 일부가 진동적으로-여기된, 분리된 그리고/또는 이온화된 상태들에 있는 가스를 설명한다. 가스(또는 전구체)는 2개 또는 그 초과의 가스들(또는 전구체들)의 조합일 수 있다. "라디칼 전구체"는, 표면으로부터 재료를 제거하거나 또는 표면 상에 재료를 증착하기 위한 반응에 참여하는 플라즈마 배출물들(플라즈마에서 나가는 여기된 상태의 가스)을 설명하기 위해 사용된다. 실시예들에서, "라디칼-산소 전구체"는 산소를 함유하는 라디칼 전구체이고, 무-질소(nitrogen-free)일 수 있다. "불활성 가스"라는 문구는, 식각할 때 또는 필름 내로 통합될 때 화학적 결합들을 형성하지 않는 임의의 가스를 나타낸다. 예시적인 불활성 가스들은 희가스들을 포함하지만, (통상적으로) 미량(trace amounts)이 필름 내에 포획될 때 어떤 화학적 결합들도 형성되지 않는 한, 다른 가스들을 포함할 수 있다.
[0038] "갭"라는 용어는, 식각된 기하학적 구조가 큰 수평적 종횡비(horizontal aspect ratio)를 갖는다는 어떤 암시도 없이, 전반적으로 사용된다. 표면의 위에서 볼 때, 갭들은 원형, 타원형, 다각형, 직사각형, 또는 다양한 다른 형상들로 보일 수 있다. "트렌치"는 (예컨대, 5 초과 또는 10 초과의 길이 대 폭 비율을 갖는) 긴 갭이다. 트렌치는 재료의 섬(island) 둘레의 해자(moat)의 형상일 수 있으며, 그 종횡비는 해자(moat)의 길이 또는 둘레를 해자의 폭으로 나눈 것이다. "비아"라는 용어는, 수직 전기 연결을 형성하기 위해 금속으로 충전되거나 충전되지 않을 수 있는 (위에서 볼 때) 낮은 종횡비의 갭을 나타내기 위해 사용된다.
[0039] 몇몇 실시예들을 설명하였지만, 당업자들은, 실시예들의 사상으로부터 벗어남이 없이, 다양한 수정들, 대안적인 구성들, 및 등가물들이 사용될 수 있다는 것을 인지할 것이다. 부가적으로, 실시예들을 불필요하게 불명료하게 하는 것을 방지하기 위해, 다수의 잘-알려진 프로세스들 및 엘리먼트들은 설명되지 않았다. 따라서, 상기 설명은 청구항들의 범위를 제한하는 것으로 간주되지 않아야 한다.
[0040] 수치 범위가 주어진 경우, 그러한 수치 범위의 상한들과 하한들 사이에 존재하는 각각의 값은, 문맥상 달리 명백히 표시되어 있지 않는 한 하한의 단위의 소수점 이하 추가 한 자리까지 또한 구체적으로 기재된 것으로 해석된다. 명시된 범위 내의 임의의 명시된 값 또는 그 범위에 속하는 값과 그러한 명시된 범위 내의 임의의 다른 명시된 값 또는 그 범위에 속하는 다른 값 사이에 존재하는 각각의 소범위가 포함된다. 이러한 소범위의 상한들과 하한들은 독립적으로 그러한 범위에 포함되거나 그러한 범위에서 제외될 수 있고, 각각의 범위는, 상한과 하한 중 하나 또는 둘 모두가 그러한 소범위에 포함되든지 그러한 소범위에서 제외되든지 간에, 임의의 한계값이 명시된 범위에서 구체적으로 제외된 것이 아닌 한, 또한 개시된 실시예들에 포함된다. 명시된 범위가 한계값들 중 하나 또는 둘 모두를 포함하는 경우, 그렇게 포함된 한계값들 중 하나 또는 둘 모두를 제외한 범위들이 또한 포함된다.
[0041] 본원 및 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들의 표현은 문맥상 명백히 달리 지시되지 않는 한, 복수의 지시대상들을 포함한다. 따라서, 예컨대, "프로세스"에 대한 참조는 복수의 그러한 프로세스들을 포함하고, "전구체"에 대한 참조는 당업자들에게 알려진 하나 또는 그 초과의 전구체들 및 그 등가물들에 대한 참조를 포함하며, 기타의 경우에 유사하다.
[0042] 또한, 포함한다("comprise"), 포함하는("comprising"), 포함한다("include"), 포함하는("including") 및 포함한다("includes")라는 단어들이, 본 명세서 및 이하의 청구항들에서 사용될 때, 언급된 특징들, 정수들, 컴포넌트들, 또는 단계들의 존재를 특정하도록 의도되지만, 이들은 하나 또는 그 초과의 다른 특징들, 정수들, 컴포넌트들, 단계들, 동작들, 또는 그룹들의 존재 또는 부가를 배제하는 것은 아니다.

Claims (20)

  1. 패터닝된 기판 상에 갭필 유전체(gapfill dielectric)를 프로세싱하는 방법으로서,
    상기 패터닝된 기판 상에 실리콘-및-수소-함유 필름을 형성하는 단계 ― 상기 실리콘-및-수소-함유 필름은 상기 패터닝된 기판 상의 갭을 충전(fill)함 ―; 및
    상기 실리콘-및-수소-함유 필름을 수소-함유 전구체에 노출시키면서 상기 실리콘-및-수소-함유 필름을 UV-광에 노출시키는 단계를 포함하고,
    상기 수소-함유 전구체는 질소, 실리콘 및 탄소 중 적어도 하나를 더 포함하는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  2. 제1 항에 있어서,
    상기 수소-함유 전구체는 탄소를 포함하고 그리고 분자 내의 2개의 탄소 원자들 간에 이중 공유 결합(double covalent bond) 또는 삼중 공유 결합을 갖는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  3. 제1 항에 있어서,
    상기 수소-함유 전구체는 각각의 분자 내에 2개, 3개, 또는 4개의 탄소 원자들을 포함하는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  4. 제1 항에 있어서,
    상기 수소-함유 전구체는 C2H2, C2H4, C3H6 및 C4H8 중 적어도 하나를 포함하는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  5. 제1 항에 있어서,
    상기 수소-함유 전구체는 수소 및 탄소로 이루어지는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  6. 제1 항에 있어서,
    상기 수소-함유 전구체는 질소를 포함하고 그리고 댕글링 결합(dangling bond)을 갖는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  7. 제1 항에 있어서,
    상기 수소-함유 전구체는 각각의 분자 내에 1개 또는 2개의 질소 원자들을 포함하는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  8. 제1 항에 있어서,
    상기 수소-함유 전구체는 NH3, N2H4 및 N2H2 중 적어도 하나를 포함하는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  9. 제1 항에 있어서,
    상기 수소-함유 전구체는 수소 및 질소로 이루어지는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  10. 제1 항에 있어서,
    상기 수소-함유 전구체는 SiH4, Si2H6, Si3H8, Si4H10, Si5H10, Si5H12, Si6H12, 및 Si6H14 중 적어도 하나를 포함하는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  11. 제1 항에 있어서,
    상기 실리콘-및-수소-함유 필름을 형성하는 단계는 상기 패터닝된 기판의 표면 상에서의 초기 증착 후에 상기 갭 내로 재료를 유동시키는 단계를 포함하는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  12. 제1 항에 있어서,
    상기 실리콘-및-수소-함유 필름은, 상기 실리콘-및-수소-함유 필름을 노출시키는 동작 후에 실리콘, 탄소, 질소, 수소 및 산소 이외의 어떤 엘리먼트들도 함유하지 않는,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  13. 제1 항에 있어서,
    상기 실리콘-및-수소-함유 필름을 노출시키는 동안의 상기 패터닝된 기판의 온도는 150℃ 미만인,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  14. 제1 항에 있어서,
    상기 실리콘-및-수소-함유 필름은 다공성 필름인,
    패터닝된 기판 상에 갭필 유전체를 프로세싱하는 방법.
  15. 패터닝된 기판의 갭을 충전하는 방법으로서,
    상기 패터닝된 기판 상의 갭 내로 저-k 유전체 재료를 유동시키는 단계;
    상기 저-k 유전체 재료를 수소-함유 전구체에 노출시키는 단계; 및
    상기 패터닝된 기판을 UV-광에 노출시키는 단계를 포함하고,
    상기 패터닝된 기판을 UV-광에 노출시키는 동작과 상기 저-k 유전체 재료를 수소-함유 전구체에 노출시키는 동작은 동시에 발생하는,
    패터닝된 기판의 갭을 충전하는 방법.
  16. 제15 항에 있어서,
    상기 저-k 유전체 재료는, 상기 저-k 유전체 재료를 노출시키는 동작 전에, 실리콘, 산소, 탄소 및 수소로 이루어지는,
    패터닝된 기판의 갭을 충전하는 방법.
  17. 제15 항에 있어서,
    상기 저-k 유전체 재료는 완성된 디바이스의 갭에서 2.2 내지 3.0의 유전 상수를 갖는,
    패터닝된 기판의 갭을 충전하는 방법.
  18. 제15 항에 있어서,
    상기 수소-함유 전구체는 수소, 및 실리콘, 질소 및 탄소 중 적어도 하나를 포함하는,
    패터닝된 기판의 갭을 충전하는 방법.
  19. 갭필 재료를 강화하는 방법으로서,
    갭을 포함하는 패터닝된 기판을 기판 프로세싱 챔버의 기판 프로세싱 구역 내로 이송하는 단계 ― 상기 갭은 다공성 유전체로 충전됨 ―;
    수소-함유 전구체를 상기 기판 프로세싱 구역 내로 유동시키는 동시에 상기 갭 상에 UV 광을 비추는(shining) 단계; 및
    상기 패터닝된 기판을 가열하는 단계를 포함하고,
    상기 패터닝된 기판을 가열하는 단계는 상기 갭의 최하부 근처의 상기 다공성 유전체를 35% 미만으로 수축시키는,
    갭필 재료를 강화하는 방법.
  20. 제19 항에 있어서,
    상기 갭의 높이-대-폭 종횡비는 5:1 초과인,
    갭필 재료를 강화하는 방법.
KR1020187004526A 2015-07-13 2016-06-02 다공성 필름들 내로의 uv-보조 재료 주입 KR102546214B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/797,960 2015-07-13
US14/797,960 US9947576B2 (en) 2015-07-13 2015-07-13 UV-assisted material injection into porous films
PCT/US2016/035580 WO2017011088A1 (en) 2015-07-13 2016-06-02 Uv-assisted material injection into porous films

Publications (2)

Publication Number Publication Date
KR20180021214A true KR20180021214A (ko) 2018-02-28
KR102546214B1 KR102546214B1 (ko) 2023-06-20

Family

ID=57757413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187004526A KR102546214B1 (ko) 2015-07-13 2016-06-02 다공성 필름들 내로의 uv-보조 재료 주입

Country Status (5)

Country Link
US (1) US9947576B2 (ko)
KR (1) KR102546214B1 (ko)
CN (1) CN107851558B (ko)
TW (1) TWI706438B (ko)
WO (1) WO2017011088A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607832B2 (en) 2018-01-15 2020-03-31 Samsung Electronics Co., Ltd. Method and apparatus for forming a thin layer
JP2021009980A (ja) * 2019-07-03 2021-01-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070086070A (ko) * 2004-11-12 2007-08-27 액셀리스 테크놀로지스, 인크. 다공성 저 ｋ 유전 필름의 자외선 지원 기공 밀봉
US7265061B1 (en) * 2003-05-09 2007-09-04 Novellus Systems, Inc. Method and apparatus for UV exposure of low dielectric constant materials for porogen removal and improved mechanical properties
KR20090040870A (ko) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 ｃｖｄ에 의한 디실란 전구체로부터의 고품질 실리콘 산화물 필름의 형성
KR20130101479A (ko) * 2012-03-05 2013-09-13 노벨러스 시스템즈, 인코포레이티드 조정 가능한 습식 에칭률을 갖는 유동성 산화물 막

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054206A (en) 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
US20040058090A1 (en) 2001-09-14 2004-03-25 Carlo Waldfried Low temperature UV pretreating of porous low-k materials
US7098149B2 (en) 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7018941B2 (en) * 2004-04-21 2006-03-28 Applied Materials, Inc. Post treatment of low k dielectric films
US7482265B2 (en) 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
DE102006051496B4 (de) 2006-10-31 2008-09-25 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem porösen Materialschichtstapel mit kleinem ε mit reduzierter UV-Empfindlichkeit und Verfahren zu dessen Herstellung
US20090061237A1 (en) * 2007-08-28 2009-03-05 International Business Machines Corporation LOW k POROUS SiCOH DIELECTRIC AND INTEGRATION WITH POST FILM FORMATION TREATMENT
US20110159202A1 (en) 2009-12-29 2011-06-30 Asm Japan K.K. Method for Sealing Pores at Surface of Dielectric Layer by UV Light-Assisted CVD
US8377823B2 (en) 2010-02-17 2013-02-19 Renesas Electronics Corporation Semiconductor device including porous layer covered by poreseal layer
JP2013521650A (ja) 2010-03-05 2013-06-10 アプライド マテリアルズ インコーポレイテッド ラジカル成分ｃｖｄによる共形層
JP2012015411A (ja) 2010-07-02 2012-01-19 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
US8765573B2 (en) * 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US20130217241A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
US9023737B2 (en) * 2012-07-11 2015-05-05 Asm Ip Holding B.V. Method for forming conformal, homogeneous dielectric film by cyclic deposition and heat treatment
US9514932B2 (en) 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
US9040430B2 (en) 2013-06-27 2015-05-26 Lam Research Corporation Method of stripping organic mask with reduced damage to low-K film
US9190263B2 (en) * 2013-08-22 2015-11-17 Asm Ip Holding B.V. Method for forming SiOCH film using organoaminosilane annealing
US9136108B2 (en) 2013-09-04 2015-09-15 Asm Ip Holding B.V. Method for restoring porous surface of dielectric layer by UV light-assisted ALD
US9029265B2 (en) 2013-10-15 2015-05-12 United Microelectronics Corp. Method for forming semiconductor structure
US9406547B2 (en) * 2013-12-24 2016-08-02 Intel Corporation Techniques for trench isolation using flowable dielectric materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265061B1 (en) * 2003-05-09 2007-09-04 Novellus Systems, Inc. Method and apparatus for UV exposure of low dielectric constant materials for porogen removal and improved mechanical properties
KR20070086070A (ko) * 2004-11-12 2007-08-27 액셀리스 테크놀로지스, 인크. 다공성 저 ｋ 유전 필름의 자외선 지원 기공 밀봉
KR20090040870A (ko) * 2007-10-22 2009-04-27 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 ｃｖｄ에 의한 디실란 전구체로부터의 고품질 실리콘 산화물 필름의 형성
KR20130101479A (ko) * 2012-03-05 2013-09-13 노벨러스 시스템즈, 인코포레이티드 조정 가능한 습식 에칭률을 갖는 유동성 산화물 막

Also Published As

Publication number Publication date
CN107851558A (zh) 2018-03-27
TWI706438B (zh) 2020-10-01
CN107851558B (zh) 2022-08-02
US9947576B2 (en) 2018-04-17
TW201712731A (zh) 2017-04-01
WO2017011088A1 (en) 2017-01-19
KR102546214B1 (ko) 2023-06-20
US20170018455A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
KR102479806B1 (ko) 유동성 저-k 유전체 갭필 처리
US9018108B2 (en) Low shrinkage dielectric films
US8551891B2 (en) Remote plasma burn-in
US8741788B2 (en) Formation of silicon oxide using non-carbon flowable CVD processes
US8466073B2 (en) Capping layer for reduced outgassing
US8304351B2 (en) In-situ ozone cure for radical-component CVD
US7910491B2 (en) Gapfill improvement with low etch rate dielectric liners
US20120238108A1 (en) Two-stage ozone cure for dielectric films
KR20130135301A (ko) 라디칼 증기 화학 기상 증착
US20140329027A1 (en) Low temperature flowable curing for stress accommodation
KR102141670B1 (ko) 저온 경화 모듈러스 강화
KR102546214B1 (ko) 다공성 필름들 내로의 uv-보조 재료 주입
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
TWI743242B (zh) 高壓退火及降低濕蝕刻速率
KR20190095142A (ko) 실리콘 산화물막에 대한 증착후 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant